[go: up one dir, main page]

JP2008160502A - Substrate voltage generation circuit, solid-state imaging device, and imaging device - Google Patents

Substrate voltage generation circuit, solid-state imaging device, and imaging device Download PDF

Info

Publication number
JP2008160502A
JP2008160502A JP2006347051A JP2006347051A JP2008160502A JP 2008160502 A JP2008160502 A JP 2008160502A JP 2006347051 A JP2006347051 A JP 2006347051A JP 2006347051 A JP2006347051 A JP 2006347051A JP 2008160502 A JP2008160502 A JP 2008160502A
Authority
JP
Japan
Prior art keywords
voltage
circuit
substrate
substrate voltage
differential amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006347051A
Other languages
Japanese (ja)
Inventor
Eiichi Saikai
栄一 西海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2006347051A priority Critical patent/JP2008160502A/en
Publication of JP2008160502A publication Critical patent/JP2008160502A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To optimally set a voltage value of substrate voltage Vsub according to an imaging mode with low power consumption. <P>SOLUTION: This substrate voltage generation circuit has a differential amplifier circuit 12 for receiving reference voltage used for reference in generating substrate voltage Vsub as a first input, and an inverter circuit 13 for inverting and outputting output voltage of the first input side of the differential amplifier circuit 12 as substrate voltage Vsub, interposes a voltage division circuit 15 in a path for feeding back the output voltage of the inverter circuit 13 to the differential amplifier circuit 11 as a second input, switches resistors 154-1, 154-2 and 154-3 in accordance with an imaging mode to change a voltage division ratio of the voltage division circuit 15, thereby optimally setting the voltage value of the substrate voltage Vsub according to the imaging mode. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、基板電圧発生回路、固体撮像装置および撮像装置に関する。   The present invention relates to a substrate voltage generation circuit, a solid-state imaging device, and an imaging device.

ＣＣＤ(Charge Coupled Device)イメージセンサに代表される電荷転送型の固体撮像装置では、一般的に、Ｎ型基板に形成したＰウェル内に、フォトダイオード、垂直転送部および画素を分離するチャネルストップ部等を埋め込み、Ｎ型基板を正電圧の基板電圧Ｖｓｕｂでバイアスすることで、フォトダイオードで生ずる過剰電荷を基板側に掃き捨てる縦型オーバーフロードレイン構造が採られている。   In a charge transfer type solid-state imaging device represented by a CCD (Charge Coupled Device) image sensor, generally, a photodiode, a vertical transfer unit, and a channel stop unit that separates pixels in a P-well formed on an N-type substrate Etc. and a vertical overflow drain structure is employed in which the N-type substrate is biased with a positive substrate voltage Vsub to sweep away excess charges generated in the photodiode to the substrate side.

この縦型オーバーフロードレイン構造では、例えば高輝度の被写体を撮像した際にフォトダイオードで生ずる過剰電荷が、オーバーフローバリアを乗り越えて基板側に排出されるために、フォトダイオードに蓄積される電荷量が飽和する。このオーバーフローバリアの高さは基板に印加する基板電圧Ｖｓｕｂの電位によって決まり、基板電圧Ｖｓｕｂの電位が高いとオーバーフローバリアの高さが低くなり、フォトダイオードの飽和電荷量が減少する。   In this vertical overflow drain structure, for example, when an image of a high-luminance object is imaged, excess charge generated in the photodiode crosses the overflow barrier and is discharged to the substrate side, so the amount of charge accumulated in the photodiode is saturated. To do. The height of the overflow barrier is determined by the potential of the substrate voltage Vsub applied to the substrate. When the potential of the substrate voltage Vsub is high, the height of the overflow barrier is lowered and the saturation charge amount of the photodiode is reduced.

逆に、基板電圧Ｖｓｕｂの電位が低いとオーバーフローバリアの高さが高くなり、フォトダイオードの飽和電荷量が増加するが、その分だけ過剰な電荷がフォトダイオードから垂直転送部に溢れ出すブルーミング現象が発生しやすくなる。したがって、基板電圧Ｖｓｕｂの電圧値を適正に設定することが重要である。このため、固体撮像装置には、安定した基板電圧Ｖｓｕｂを発生する基板電圧発生回路が備えられている（例えば、特許文献１参照）。   Conversely, when the substrate voltage Vsub potential is low, the overflow barrier height increases and the saturation charge amount of the photodiode increases, but there is a blooming phenomenon in which excess charge overflows from the photodiode to the vertical transfer portion. It tends to occur. Therefore, it is important to set the voltage value of the substrate voltage Vsub appropriately. For this reason, the solid-state imaging device includes a substrate voltage generation circuit that generates a stable substrate voltage Vsub (see, for example, Patent Document 1).

特開平１０−５６５９７号公報JP-A-10-56597

ところで、固体撮像装置では、撮像モード（動画モード／静止画モード）によって、また静止画モードでもシャッタ速度によって基板電圧Ｖｓｕｂの最適値を変えている。具体的には、動画モードやシャッタ速度が速い場合は露光時間が長く、フォトダイオードの蓄積電荷量が多くなり、その電荷量が極端に多くなった場合に、フォトダイオードから垂直転送部に溢れ出してブルーミングを起こす懸念があることから、オーバーフローバリアを低く設定するために、基板電圧Ｖｓｕｂの最適値を相対的に高くする必要がある。   By the way, in the solid-state imaging device, the optimum value of the substrate voltage Vsub is changed depending on the imaging mode (moving image mode / still image mode) and also in the still image mode depending on the shutter speed. Specifically, when the video mode or shutter speed is fast, the exposure time is long, the amount of charge stored in the photodiode increases, and when the amount of charge increases extremely, the photodiode overflows to the vertical transfer section. Therefore, in order to set the overflow barrier low, the optimum value of the substrate voltage Vsub needs to be relatively high.

このため、図７に示すように、定電圧回路１０１、インバータ回路１０２およびエミッタフォロア回路１０３からなる基板電圧発生回路において、インバータ回路１０２とエミッタフォロア回路１０３の間に設けられた端子Ｃｓｕｂに切り替えスイッチ１０４を介して、抵抗値が異なる例えば３個の抵抗１０５−１，１０５−２，１０５−３を接続し、切り替えスイッチ１０４によって抵抗１０５−１，１０５−２，１０５−３のいずれかを選択することで、基板電圧Ｖｓｕｂの電圧値を撮像モードに応じた最適値に設定するようにしている。   For this reason, as shown in FIG. 7, in the substrate voltage generating circuit composed of the constant voltage circuit 101, the inverter circuit 102, and the emitter follower circuit 103, the switch is switched to the terminal Csub provided between the inverter circuit 102 and the emitter follower circuit 103. For example, three resistors 105-1, 105-2, and 105-3 having different resistance values are connected via 104, and one of the resistors 105-1, 105-2, and 105-3 is selected by the changeover switch 104. Thus, the voltage value of the substrate voltage Vsub is set to an optimum value according to the imaging mode.

ここで、抵抗１０５−１，１０５−２，１０５−３の各抵抗値をＲ１０１，Ｒ１０２，Ｒ１０３とし、抵抗１０５−１がシャッタ速度の速い場合に、抵抗１０５−２がシャッタ速度の遅い場合に、抵抗１０５−３が動画モードの場合にそれぞれ対応するものとする。そして、動画モードやシャッタ速度が速い場合は、基板電圧Ｖｓｕｂの最適値を相対的に高く設定する必要があるために、抵抗値Ｒ１０１，Ｒ１０２，Ｒ１０３の大小関係は、Ｒ１０１＞Ｒ１０２＞Ｒ１０３となる。   Here, when the resistance values of the resistors 105-1, 105-2, and 105-3 are R101, R102, and R103, the resistor 105-1 has a high shutter speed, and the resistor 105-2 has a low shutter speed. It is assumed that each of the resistors 105-3 corresponds to the case of the moving image mode. When the moving image mode or the shutter speed is fast, the optimum value of the substrate voltage Vsub needs to be set relatively high, so that the magnitude relationship between the resistance values R101, R102, and R103 is R101> R102> R103. .

上述したように、切り替えスイッチ１０４によって抵抗１０５−１，１０５−２，１０５−３のいずれかを選択することで、基板電圧Ｖｓｕｂの電圧値を撮像モードに応じた最適値に設定することができるのであるが、動画モードやシャッタ速度が速い場合、特に動画モードのような長時間露光時に、抵抗値が相対的に小さい抵抗１０５−３に大電流が長時間に亘って流れることになるために、消費電力が増大するという問題がある。   As described above, the voltage value of the substrate voltage Vsub can be set to an optimum value according to the imaging mode by selecting any one of the resistors 105-1, 105-2, and 105-3 with the changeover switch 104. However, when the moving image mode or the shutter speed is high, a large current flows through the resistor 105-3 having a relatively small resistance value for a long time, particularly during long exposure such as in the moving image mode. There is a problem that power consumption increases.

そこで、本発明は、低消費電力にて基板電圧の電圧値を撮像モードに応じた最適値に設定することが可能な基板電圧発生回路、これを用いた固体撮像装置および当該固体撮像装置を搭載した撮像装置を提供することを目的とする。   Therefore, the present invention is equipped with a substrate voltage generation circuit capable of setting the voltage value of the substrate voltage to an optimum value according to the imaging mode with low power consumption, a solid-state imaging device using the same, and the solid-state imaging device An object of the present invention is to provide an imaging apparatus.

本発明による基板電圧発生回路は、固体撮像装置の半導体基板に印加する基板電圧を生成する基準となる基準電圧を第１入力とする差動アンプ回路と、前記差動アンプ回路の前記第１入力側の出力電圧を反転して基板電圧として出力とするインバータ回路と、前記インバータ回路の出力電圧を分圧し、その分圧した電圧を前記差動アンプ回路に第２の入力として与えるとともに、撮像モードに応じて分圧比が可変な分圧回路とを備えた構成となっている。この基板電圧発生回路は、固体撮像装置において、半導体基板に印加する基板電圧を生成する回路として用いられる。また、この基板電圧発生回路を備えた固体撮像装置は、撮像装置において、その画像入力部として用いられる。   A substrate voltage generation circuit according to the present invention includes a differential amplifier circuit having a reference voltage as a reference for generating a substrate voltage to be applied to a semiconductor substrate of a solid-state imaging device as a first input, and the first input of the differential amplifier circuit. An inverter circuit that inverts the output voltage on the side to output as a substrate voltage, and divides the output voltage of the inverter circuit, and supplies the divided voltage as a second input to the differential amplifier circuit, and an imaging mode And a voltage dividing circuit having a variable voltage dividing ratio. This substrate voltage generation circuit is used as a circuit for generating a substrate voltage to be applied to a semiconductor substrate in a solid-state imaging device. In addition, the solid-state imaging device including the substrate voltage generation circuit is used as an image input unit in the imaging device.

上記構成の基板電圧発生回路、これを用いた固体撮像装置および当該固体撮像装置を画像入力部として用いた撮像装置において、基準電圧を第１入力とする差動アンプ回路に、その第２入力としてインバータ回路の出力電圧をフィードバックする経路中に分圧回路が介在することで、当該分圧回路の分圧比でインバータ回路の出力電圧である基板電圧の電圧値が決まる。そして、撮像モードに応じて分圧回路の分圧比が変わることで、基板電圧の電圧値が撮像モードに対応した最適値に設定される。また、分圧回路の分圧抵抗の抵抗値ではなく、分圧比で基板電圧の電圧値が決まることで、分圧抵抗の抵抗値を高く設定できる。そして、分圧抵抗が高抵抗値であることで、撮像モードに応じて分圧回路の分圧比を変えた際に、分圧抵抗に流れる電流が抑えられる。   In the substrate voltage generation circuit having the above configuration, a solid-state imaging device using the same, and an imaging device using the solid-state imaging device as an image input unit, a differential amplifier circuit having a reference voltage as a first input is used as a second input. Since the voltage dividing circuit is interposed in the path for feeding back the output voltage of the inverter circuit, the voltage value of the substrate voltage, which is the output voltage of the inverter circuit, is determined by the voltage dividing ratio of the voltage dividing circuit. Then, by changing the voltage dividing ratio of the voltage dividing circuit according to the imaging mode, the voltage value of the substrate voltage is set to an optimum value corresponding to the imaging mode. Further, since the voltage value of the substrate voltage is determined not by the resistance value of the voltage dividing resistor of the voltage dividing circuit but by the voltage dividing ratio, the resistance value of the voltage dividing resistor can be set high. Since the voltage dividing resistor has a high resistance value, the current flowing through the voltage dividing resistor can be suppressed when the voltage dividing ratio of the voltage dividing circuit is changed according to the imaging mode.

本発明によれば、基板電圧の電圧値を決める分圧回路の分圧抵抗に流れる電流を抑えることができるために、低消費電力にて基板電圧の電圧値を撮像モードに応じた最適値に設定することができる。   According to the present invention, since the current flowing through the voltage dividing resistor of the voltage dividing circuit that determines the voltage value of the substrate voltage can be suppressed, the voltage value of the substrate voltage is set to an optimum value corresponding to the imaging mode with low power consumption. Can be set.

以下、本発明の実施の形態について図面を参照して詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

［基板電圧発生回路］
図１は、本発明の一実施形態に係る基板電圧発生回路の構成例を示す回路図である。図１に示すように、本実施形態に係る基板電圧発生回路１０は、定電圧回路１１、差動アンプ回路１２、インバータ回路１３、エミッタフォロア回路１４および分圧回路１５を有する構成となっている。 [Substrate voltage generator]
FIG. 1 is a circuit diagram showing a configuration example of a substrate voltage generating circuit according to an embodiment of the present invention. As shown in FIG. 1, the substrate voltage generation circuit 10 according to the present embodiment includes a constant voltage circuit 11, a differential amplifier circuit 12, an inverter circuit 13, an emitter follower circuit 14, and a voltage dividing circuit 15. .

定電圧回路１１は、電源電圧ＶＤＤの変動などの影響を受けない安定した一定電圧を、基板電圧Ｖｓｕｂを生成する基準となる基準電圧として発生する。この定電圧回路１１としては、例えば図７に示すように、抵抗分圧回路とインバータ回路の組み合わせからなる回路構成のものを用いることができる。ただし、これは一例に過ぎず、この回路構成に限られるものではない。   The constant voltage circuit 11 generates a stable constant voltage that is not affected by fluctuations in the power supply voltage VDD or the like as a reference voltage that serves as a reference for generating the substrate voltage Vsub. As the constant voltage circuit 11, for example, as shown in FIG. 7, a circuit configuration having a combination of a resistance voltage dividing circuit and an inverter circuit can be used. However, this is only an example and is not limited to this circuit configuration.

差動アンプ回路１２は、５つのＭＯＳ電界効果トランジスタ（以下、ＭＯＳトランジスタと記述する）１２１〜１２５によって構成されている。ここでは、５つのＭＯＳトランジスタ１２１〜１２５として、Ｎチャネルのトランジスタが用いられているが、これに限られるものではない。   The differential amplifier circuit 12 includes five MOS field effect transistors (hereinafter referred to as MOS transistors) 121 to 125. Here, N-channel transistors are used as the five MOS transistors 121 to 125, but the present invention is not limited to this.

ＭＯＳトランジスタ１２１は、ＭＯＳトランジスタ１２２，１２３の各ソースと基準電位ノードであるグランドとの間に接続され、ゲートにバイアス電圧が印加されることによって本差動アンプ回路１２に一定の電流を流す定電流回路を構成している。   The MOS transistor 121 is connected between the sources of the MOS transistors 122 and 123 and the ground which is a reference potential node, and a constant voltage is supplied to the differential amplifier circuit 12 by applying a bias voltage to the gate. A current circuit is configured.

ＭＯＳトランジスタ１２２，１２３は、ソースが共通に接続されて差動動作をなす差動対トランジスタであり、差動アンプ回路１２の一方の入力端となるＭＯＳトランジスタ１２２のゲートには、定電圧回路１１で生成される一定電圧が基準電圧として印加される。ＭＯＳトランジスタ１２２，１２３としては、同じサイズで、同じ閾値電圧を持つトランジスタが用いられる。   The MOS transistors 122 and 123 are differential pair transistors whose sources are connected in common to perform a differential operation. The constant voltage circuit 11 is connected to the gate of the MOS transistor 122 serving as one input terminal of the differential amplifier circuit 12. Is applied as a reference voltage. As the MOS transistors 122 and 123, transistors having the same size and the same threshold voltage are used.

ＭＯＳトランジスタ１２４，１２５は、ゲートとドレインが共通に接続されたダイオード接続となっており、ＭＯＳトランジスタ１２２，１２３の各ドレインと電源ＶＤＤとの間に接続されることによって負荷抵抗として作用する。ＭＯＳトランジスタ１２４，１２５としては、同じサイズで、同じ閾値電圧を持つトランジスタが用いられる。   The MOS transistors 124 and 125 are diode-connected with their gates and drains connected in common, and operate as load resistors by being connected between the drains of the MOS transistors 122 and 123 and the power supply VDD. As the MOS transistors 124 and 125, transistors having the same size and the same threshold voltage are used.

このように、ＭＯＳトランジスタ１２２とＭＯＳトランジスタ１２３、ＭＯＳトランジスタ１２４とＭＯＳトランジスタ１２５がそれぞれ、同サイズでかつ同閾値電圧であることで、差動アンプ回路１２の２つの入力端の電位が同一の場合、ＭＯＳトランジスタ１２２およびＭＯＳトランジスタ１２４を流れる電流とＭＯＳトランジスタ１２３およびＭＯＳトランジスタ１２５を流れる電流は等価となる。   As described above, when the MOS transistor 122 and the MOS transistor 123, and the MOS transistor 124 and the MOS transistor 125 have the same size and the same threshold voltage, the potentials at the two input terminals of the differential amplifier circuit 12 are the same. The current flowing through MOS transistor 122 and MOS transistor 124 is equivalent to the current flowing through MOS transistor 123 and MOS transistor 125.

インバータ回路１３は、１つの抵抗１３１と、１つのＰチャネルＭＯＳトランジスタ１３２と、例えば３つのＮチャネルＭＯＳトランジスタ１３３，１３４，１３５からなるＣＭＯＳインバータ構成となっている。   The inverter circuit 13 has a CMOS inverter configuration including one resistor 131, one P-channel MOS transistor 132, and, for example, three N-channel MOS transistors 133, 134, and 135.

抵抗１３１は、一端が電源ＶＤＤに接続されている。ＭＯＳトランジスタ１３２は、ソースで抵抗１３１の他端に接続され、ゲートが差動アンプ回路１２の出力端、即ちＭＯＳトランジスタ１２２のドレインに接続されている。このＭＯＳトランジスタ１３２については、負荷電流や最大電圧を考慮してサイズを決めるとともに、信頼性を考慮して閾値電圧Ｖｔｈを決定する。   One end of the resistor 131 is connected to the power supply VDD. The MOS transistor 132 has a source connected to the other end of the resistor 131, and a gate connected to the output end of the differential amplifier circuit 12, that is, the drain of the MOS transistor 122. The size of the MOS transistor 132 is determined in consideration of the load current and the maximum voltage, and the threshold voltage Vth is determined in consideration of reliability.

３つのＭＯＳトランジスタ１３３，１３４，１３５は、ゲートとドレインが共通に接続されたダイオード接続となっており、ＭＯＳトランジスタ１３２，のドレインとグランドとの間に直列に接続されている。   The three MOS transistors 133, 134, and 135 are diode-connected with their gates and drains connected in common, and are connected in series between the drain of the MOS transistor 132 and the ground.

エミッタフォロア回路１４は、ＮＰＮ型バイポーラトランジスタ１４１からなり、当該トランジスタ１４１のベースがインバータ回路１３の出力端、即ちＭＯＳトランジスタ１３２，１３３のドレイン共通接続ノードＮ１１に接続され、コレクタが電源ＶＤＤに接続され、エミッタから基板電圧Ｖｓｕｂを導出する構成となっている。   The emitter follower circuit 14 includes an NPN bipolar transistor 141, the base of the transistor 141 is connected to the output terminal of the inverter circuit 13, that is, the drain common connection node N11 of the MOS transistors 132 and 133, and the collector is connected to the power supply VDD. The substrate voltage Vsub is derived from the emitter.

分圧回路１５は、抵抗１５１、コンデンサ１５２、切り替えスイッチ１５３および例えば３つの抵抗１５４−１，１５４−２，１５４−３によって構成されている。   The voltage dividing circuit 15 includes a resistor 151, a capacitor 152, a changeover switch 153, and, for example, three resistors 154-1, 154-2, and 154-3.

抵抗１５１は、一端がインバータ回路１３の出力端、即ちドレイン共通接続ノードＮ１１に接続され、他端が差動アンプ回路１２の他方の入力端となるＭＯＳトランジスタ１２３のゲートに接続されている。コンデンサ１５２は、抵抗１５１に対して並列に接続されており、発振を防止する負帰還容量として作用する。   One end of the resistor 151 is connected to the output end of the inverter circuit 13, that is, the drain common connection node N <b> 11, and the other end is connected to the gate of the MOS transistor 123 serving as the other input end of the differential amplifier circuit 12. The capacitor 152 is connected in parallel to the resistor 151, and acts as a negative feedback capacitor that prevents oscillation.

切り替えスイッチ１５３は、可動接点ａと３つの固定接点ｂ，ｃ，ｄを有し、可動接点ａが抵抗１５１とＭＯＳトランジスタ１２３のゲートとの共通接続ノードＮ１２に接続されており、外部から与えられる撮像モード（動画モード／静止画モードでのシャッタ速度等）を示すモード信号によって切り替え制御が行われる   The changeover switch 153 has a movable contact a and three fixed contacts b, c, and d. The movable contact a is connected to a common connection node N12 between the resistor 151 and the gate of the MOS transistor 123, and is given from the outside. Switching control is performed by a mode signal indicating an imaging mode (such as a shutter speed in a moving image mode / still image mode).

３つの抵抗１５４−１，１５４−２，１５４−３は、切り替えスイッチ１５３の固定接点ｂ，ｃ，ｄの各々とグランドとの間に接続されている。ここで、抵抗１５４−１，１５４−２，１５４−３の各抵抗値をＲ１１，Ｒ１２，Ｒ１３とし、抵抗１５４−１が静止画モードでシャッタ速度が所定の速度よりも速い場合に、抵抗１５４−２が静止画モードでシャッタ速度が所定の速度以下の遅い場合に、抵抗１５４−３が動画モードの場合にそれぞれ対応するものとする。そして、抵抗値Ｒ１１，Ｒ１２，Ｒ１３の大小関係は、Ｒ１１＞Ｒ１２＞Ｒ１３となる。   The three resistors 154-1, 154-2, and 154-3 are connected between the fixed contacts b, c, and d of the changeover switch 153 and the ground. Here, when the resistance values of the resistors 154-1, 154-2, and 154-3 are R11, R12, and R13, and the resistor 154-1 is in the still image mode and the shutter speed is higher than a predetermined speed, the resistor 154 -2 corresponds to the case where the resistor 154-3 is in the moving image mode when the still image mode is slow and the shutter speed is lower than a predetermined speed. And the magnitude relationship of resistance value R11, R12, R13 becomes R11> R12> R13.

ここで、抵抗１５１については、抵抗素子のシンボルを用いて示しているが、例えばＭＯＳ抵抗で構成することにより、ポリシリコン抵抗で構成する場合よりも、高抵抗値を効率良く得ることができる。抵抗１５１として高抵抗値のものを用いることで、抵抗１５４−１，１５４−２，１５４−３としても、図７の抵抗１０５−１，１０５−２，１０５−３に比べて極めて高い抵抗値のものが用いられる。なお、抵抗１５１および抵抗１５４−１，１５４−２，１５４−３として、通常の抵抗部品を用いることも可能である。   Here, the resistor 151 is indicated by using a symbol of a resistance element. However, by configuring the resistor 151 with, for example, a MOS resistor, a high resistance value can be obtained more efficiently than when configured with a polysilicon resistor. By using a resistor 151 having a high resistance value, the resistors 154-1, 154-2, and 154-3 also have extremely high resistance values compared to the resistors 105-1, 105-2, and 105-3 in FIG. Is used. In addition, it is also possible to use normal resistance components as the resistor 151 and the resistors 154-1, 154-2, and 154-3.

上記構成の基板電圧発生回路１０において、差動アンプ回路１２は、定電圧回路１１から一方の入力端に与えられる入力電圧１と、インバータ回路１４から分圧回路１５を介して他方の入力端に与えられる入力電圧２とが異なる場合、入力電圧１と入力電圧２との差に応じた電流が、電圧の大きい方の回路に流れるように動作する。   In the substrate voltage generation circuit 10 configured as described above, the differential amplifier circuit 12 is connected to the input voltage 1 given from the constant voltage circuit 11 to one input terminal, and from the inverter circuit 14 to the other input terminal via the voltage dividing circuit 15. When the applied input voltage 2 is different, an operation is performed so that a current corresponding to the difference between the input voltage 1 and the input voltage 2 flows in the circuit having the larger voltage.

例えば、入力電圧１の方が入力電圧２よりも大きい場合には、差動アンプ回路１２のＭＯＳトランジスタ１２２，１２４側の回路を多く電流が流れる。これにより、差動アンプ回路１２の出力端の電位が、入力電圧１と入力電圧２とが等しいときよりも下がる。それに伴って、インバータ回路１３の入力電圧も、差動アンプ回路１２の入力電圧１と入力電圧２とが等しいときよりも低くなる。   For example, when the input voltage 1 is larger than the input voltage 2, a large amount of current flows through the circuits on the MOS transistors 122 and 124 side of the differential amplifier circuit 12. As a result, the potential at the output terminal of the differential amplifier circuit 12 is lower than when the input voltage 1 and the input voltage 2 are equal. Accordingly, the input voltage of the inverter circuit 13 is also lower than when the input voltage 1 and the input voltage 2 of the differential amplifier circuit 12 are equal.

このとき、インバータ回路１３においては、入力電圧が低くなることにより、出力電圧が高くなる。インバータ回路１３の出力電圧が高くなることで、当該出力電圧を分圧回路１５で分圧して得られる差動アンプ回路１２の入力電圧２が高くなり、入力電圧１との差が小さくなる。これにより、差動アンプ回路１２のＭＯＳトランジスタ１２２，１２４側の回路を流れる電流が減少するために、差動アンプ回路１２の出力端の電位が前回よりも上がる。   At this time, in the inverter circuit 13, the output voltage becomes higher due to the lower input voltage. As the output voltage of the inverter circuit 13 increases, the input voltage 2 of the differential amplifier circuit 12 obtained by dividing the output voltage by the voltage dividing circuit 15 increases, and the difference from the input voltage 1 decreases. As a result, the current flowing through the circuits on the MOS transistors 122 and 124 side of the differential amplifier circuit 12 decreases, so that the potential at the output terminal of the differential amplifier circuit 12 rises from the previous time.

この回路動作の繰り返しにより、最終的に、入力電圧２が入力電圧１と等しくなり、当該入力電圧１として定電圧回路１１から与えられる一定電圧で、エミッタフォロア回路１４から出力される基板電圧Ｖｓｕｂの電圧値が決まる。この基板電圧Ｖｓｕｂは、ＣＣＤイメージセンサ（図示せず）の基板に印加される。   By repeating this circuit operation, the input voltage 2 finally becomes equal to the input voltage 1, and the substrate voltage Vsub output from the emitter follower circuit 14 is a constant voltage given from the constant voltage circuit 11 as the input voltage 1. The voltage value is determined. This substrate voltage Vsub is applied to the substrate of a CCD image sensor (not shown).

そして、本実施形態に係る基板電圧発生回路１０では、インバータ回路１４の出力電圧を差動アンプ回路１２の他方の入力端に入力電圧２として帰還するフィードバック経路中に、抵抗分圧による分圧回路１５を介在させ、切り替えスイッチ１５３によって抵抗１５４−１，１５４−２，１５４−３を切り替えて抵抗比を変更することにより、基板電圧Ｖｓｕｂの電圧値を撮像モードに応じた最適値に設定するようにしている。すなわち、分圧回路１５での抵抗分圧によって得られる入力電圧２の電圧値により、撮像モードに応じて基板電圧Ｖｓｕｂの最適値が決まる。   In the substrate voltage generation circuit 10 according to the present embodiment, a voltage dividing circuit using resistance voltage division is fed back in the feedback path that feeds back the output voltage of the inverter circuit 14 to the other input terminal of the differential amplifier circuit 12 as the input voltage 2. 15, and the resistance value is changed by switching the resistors 154-1, 154-2, and 154-3 by the changeover switch 153, so that the voltage value of the substrate voltage Vsub is set to an optimum value according to the imaging mode. I have to. That is, the optimum value of the substrate voltage Vsub is determined by the voltage value of the input voltage 2 obtained by resistance voltage division in the voltage dividing circuit 15 according to the imaging mode.

具体的には、外部から与えられる撮像モードを示すモード信号により、切り替えスイッチ１５３が抵抗１５４−１を選択したときには、抵抗１５１の抵抗値と抵抗１５４−１の抵抗値Ｒ１１との抵抗比によって静止画モードでシャッタ速度が相対的に速いときの基板電圧Ｖｓｕｂの最適値が決まる。   Specifically, when the changeover switch 153 selects the resistor 154-1 based on a mode signal indicating an imaging mode given from the outside, the switch is stationary depending on the resistance ratio between the resistance value of the resistor 151 and the resistance value R11 of the resistor 154-1. The optimum value of the substrate voltage Vsub when the shutter speed is relatively fast in the image mode is determined.

切り替えスイッチ１５３が抵抗１５４−２を選択したときには、抵抗１５１の抵抗値と抵抗１５４−２の抵抗値Ｒ１２との抵抗比によって静止画モードでシャッタ速度が相対的に遅いときの基板電圧Ｖｓｕｂの最適値が決まり、切り替えスイッチ１５３が抵抗１５４−３を選択したときには、抵抗１５１の抵抗値と抵抗１５４−３の抵抗値Ｒ１３との抵抗比によって動画モードのときの基板電圧Ｖｓｕｂの最適値が決まる。   When the changeover switch 153 selects the resistor 154-2, the optimum substrate voltage Vsub when the shutter speed is relatively slow in the still image mode due to the resistance ratio between the resistance value of the resistor 151 and the resistance value R12 of the resistor 154-2. When the value is determined and the changeover switch 153 selects the resistor 154-3, the optimum value of the substrate voltage Vsub in the moving image mode is determined by the resistance ratio between the resistance value of the resistor 151 and the resistance value R13 of the resistor 154-3.

このように、本実施形態に係る基板電圧発生回路１０においては、基板電圧Ｖｓｕｂの電圧値を変更する際に、入力電圧２の電圧値を、抵抗１５４−１，１５４−２，１５４−３の抵抗値Ｒ１１，Ｒ１２，Ｒ１３で決めるのではなく、抵抗１５１の抵抗値と抵抗１５４−１，１５４−２，１５４−３の各抵抗値Ｒ１１，Ｒ１２，Ｒ１３との抵抗比で決める構成を採っている。   Thus, in the substrate voltage generation circuit 10 according to the present embodiment, when changing the voltage value of the substrate voltage Vsub, the voltage value of the input voltage 2 is changed to the resistances 154-1, 154-2, and 154-3. Instead of determining the resistance values R11, R12, and R13, a configuration is adopted in which the resistance value of the resistor 151 is determined by the resistance ratio of the resistance values R11, R12, and R13 of the resistors 154-1, 154-2, and 154-3. Yes.

したがって、抵抗１５１の抵抗値と抵抗１５４−１，１５４−２，１５４−３の各抵抗値Ｒ１１，Ｒ１２，Ｒ１３との抵抗比は、撮像モードに対応した基板電圧Ｖｓｕｂの最適値によって決まるものの、抵抗１５１の抵抗値および抵抗１５４−１，１５４−２，１５４−３の各抵抗値Ｒ１１，Ｒ１２，Ｒ１３については、基板電圧Ｖｓｕｂの最適値に対応した抵抗比が得られれば良い訳であるから自由に設定できる。   Therefore, although the resistance ratio between the resistance value of the resistor 151 and the resistance values R11, R12, and R13 of the resistors 154-1, 154-2, and 154-3 is determined by the optimum value of the substrate voltage Vsub corresponding to the imaging mode, For the resistance value of the resistor 151 and the resistance values R11, R12, and R13 of the resistors 154-1, 154-2, and 154-3, it is only necessary to obtain a resistance ratio corresponding to the optimum value of the substrate voltage Vsub. Can be set freely.

このことは、抵抗１５４−１，１５４−２，１５４−３の各抵抗値Ｒ１１，Ｒ１２，Ｒ１３を、図７の従来技術における抵抗１０５−１，１０５−２，１０５−３に比べて極めて高い抵抗値に設定できることを意味する。   This means that the resistance values R11, R12, and R13 of the resistors 154-1, 154-2, and 154-3 are extremely higher than the resistors 105-1, 105-2, and 105-3 in the prior art of FIG. It means that the resistance value can be set.

そして、抵抗１５４−１，１５４−２，１５４−３の各抵抗値Ｒ１１，Ｒ１２，Ｒ１３を高抵抗値に設定することで、動画モードやシャッタ速度が相対的に速いとき、抵抗１５４−２，１５４−３に長い時間に亘って電流が流れたとしても、それらの抵抗値Ｒ１２，Ｒ１３が大きいことによって電流値が小さいために消費電力を抑えることができる。   Then, by setting the resistance values R11, R12, and R13 of the resistors 154-1, 154-2, and 154-3 to high resistance values, when the moving image mode and the shutter speed are relatively fast, the resistors 154-2, Even if a current flows to 154-3 for a long time, the power value can be suppressed because the resistance value R12, R13 is large and the current value is small.

また、出力段にインバータ回路１３を設けたことにより、エミッタフォロア回路１４の出力側の負荷が、基板電圧Ｖｓｕｂに電子シャッタ動作のためのシャッタパルスの重畳等によって変動したとしても、インバータ回路１３の出力インピーダンスが小さいためにその変動の影響を受けず、一定値の基板電圧Ｖｓｕｂを出力することができる。   Further, by providing the inverter circuit 13 at the output stage, even if the load on the output side of the emitter follower circuit 14 fluctuates due to the superimposition of the shutter pulse for the electronic shutter operation on the substrate voltage Vsub, the inverter circuit 13 Since the output impedance is small, the substrate voltage Vsub having a constant value can be output without being affected by the fluctuation.

特に、インバータ回路１３において、差動アンプ回路１２から与えられる入力電圧を受けるＭＯＳトランジスタ１３２としてＰチャネルのトランジスタを用いることにより、インバータ回路１３の入力電圧よりも低い電圧値の基板電圧Ｖｓｕｂを出力することができる利点もある。しかも、インバータ回路１３において、ＭＯＳトランジスタ１３２としてＰチャネルのトランジスタを用いることにより、基板電圧Ｖｓｕｂの電圧値の出力範囲を０Ｖ電源電圧まで、広範囲で調整することができる。   In particular, in the inverter circuit 13, the substrate voltage Vsub having a voltage value lower than the input voltage of the inverter circuit 13 is output by using a P-channel transistor as the MOS transistor 132 that receives the input voltage supplied from the differential amplifier circuit 12. There are also advantages that can be made. In addition, by using a P-channel transistor as the MOS transistor 132 in the inverter circuit 13, the output range of the voltage value of the substrate voltage Vsub can be adjusted over a wide range up to 0V power supply voltage.

（変形例１）
図２は、変形例１に係る基板電圧発生回路の構成例を示す回路図であり、図中、図１と同等部分には同一符号を付して示している。本変形例１に係る基板電圧発生回路１０Ａにおいて、先述した実施形態に係る基板電圧発生回路１０と異なるのは、差動アンプ回路１２Ａの構成のみであり、それ以外は同じである。 (Modification 1)
FIG. 2 is a circuit diagram showing a configuration example of a substrate voltage generating circuit according to Modification 1. In FIG. 2, the same parts as those in FIG. The substrate voltage generation circuit 10A according to the first modification differs from the substrate voltage generation circuit 10 according to the above-described embodiment only in the configuration of the differential amplifier circuit 12A, and is otherwise the same.

図２において、差動アンプ回路１２Ａは、５つのＭＯＳトランジスタ１２１〜１２５に加えて、さらに２つのＮチャネルＭＯＳトランジスタ１２６，１２７を有している。ＭＯＳトランジスタ１２６は、ＭＯＳトランジスタ１２２のドレインとＭＯＳトランジスタ１２４のソースとの間に接続されている。ＭＯＳトランジスタ１２７は、ＭＯＳトランジスタ１２３のドレインとＭＯＳトランジスタ１２５のソースとの間に接続されている。さらに、ＭＯＳトランジスタ１２６，１２７は、各ゲートがＭＯＳトランジスタ１２３のゲートに共通に接続されている。   In FIG. 2, the differential amplifier circuit 12 </ b> A has two N-channel MOS transistors 126 and 127 in addition to five MOS transistors 121 to 125. The MOS transistor 126 is connected between the drain of the MOS transistor 122 and the source of the MOS transistor 124. The MOS transistor 127 is connected between the drain of the MOS transistor 123 and the source of the MOS transistor 125. Further, the gates of the MOS transistors 126 and 127 are commonly connected to the gate of the MOS transistor 123.

これらＭＯＳトランジスタ１２６，１２７は、グランドと電源ＶＤＤと間に直列に接続されたＭＯＳトランジスタ１２１、ＭＯＳトランジスタ１２２およびＭＯＳトランジスタ１２４からなる直列回路と、同じくグランドと電源ＶＤＤと間に直列に接続されたＭＯＳトランジスタ１２１、ＭＯＳトランジスタ１２３およびＭＯＳトランジスタ１２５からなる直列回路とにそれぞれ直列に挿入された抵抗素子として機能する。   The MOS transistors 126 and 127 are connected in series between the ground and the power supply VDD, and the series circuit including the MOS transistor 121, the MOS transistor 122, and the MOS transistor 124 connected in series between the ground and the power supply VDD. It functions as a resistance element inserted in series with each of a series circuit composed of the MOS transistor 121, the MOS transistor 123, and the MOS transistor 125.

（変形例２）
図３は、変形例２に係る基板電圧発生回路の構成例を示す回路図であり、図中、図２と同等部分には同一符号を付して示している。本変形例２に係る基板電圧発生回路１０Ｂにおいて、先述した実施形態に係る基板電圧発生回路１０と異なるのは、差動アンプ回路１２Ｂの構成のみであり、それ以外は同じである。 (Modification 2)
FIG. 3 is a circuit diagram showing a configuration example of a substrate voltage generating circuit according to Modification 2. In FIG. 3, the same parts as those in FIG. The substrate voltage generation circuit 10B according to the second modification differs from the substrate voltage generation circuit 10 according to the above-described embodiment only in the configuration of the differential amplifier circuit 12B, and is otherwise the same.

図３において、差動アンプ回路１２Ａは、５つのＭＯＳトランジスタ１２１〜１２５に加えて、さらに２つのＮチャネルＭＯＳトランジスタ１２６，１２７を有している。ＭＯＳトランジスタ１２６は、ゲートとドレインとが共通に接続されたダイオード接続となっており、ＭＯＳトランジスタ１２２のドレインとＭＯＳトランジスタ１２４のソースとの間に接続されている。ＭＯＳトランジスタ１２７は、ゲートとドレインとが共通に接続されたダイオード接続となっており、ＭＯＳトランジスタ１２３のドレインとＭＯＳトランジスタ１２５のソースとの間に接続されている。   In FIG. 3, the differential amplifier circuit 12 </ b> A has two N-channel MOS transistors 126 and 127 in addition to five MOS transistors 121 to 125. The MOS transistor 126 has a diode connection in which the gate and the drain are connected in common, and is connected between the drain of the MOS transistor 122 and the source of the MOS transistor 124. The MOS transistor 127 has a diode connection in which the gate and the drain are connected in common, and is connected between the drain of the MOS transistor 123 and the source of the MOS transistor 125.

これらＭＯＳトランジスタ１２６，１２７についても、変形例１の場合と同様に、グランドと電源ＶＤＤと間に直列に接続されたＭＯＳトランジスタ１２１、ＭＯＳトランジスタ１２２およびＭＯＳトランジスタ１２４からなる直列回路と、同じくグランドと電源ＶＤＤと間に直列に接続されたＭＯＳトランジスタ１２１、ＭＯＳトランジスタ１２３およびＭＯＳトランジスタ１２５からなる直列回路とにそれぞれ直列に挿入された抵抗素子として機能する。   As in the case of the first modification, these MOS transistors 126 and 127 also have a series circuit including a MOS transistor 121, a MOS transistor 122, and a MOS transistor 124 connected in series between the ground and the power supply VDD, It functions as a resistance element inserted in series in a series circuit composed of a MOS transistor 121, a MOS transistor 123, and a MOS transistor 125 connected in series with the power supply VDD.

（変形例３）
図４は、変形例３に係る基板電圧発生回路の構成例を示す回路図であり、図中、図１と同等部分には同一符号を付して示している。本変形例３に係る基板電圧発生回路１０Ｃにおいて、先述した実施形態に係る基板電圧発生回路１０と異なるのは、差動アンプ回路１２Ｃの構成のみであり、それ以外は同じである。 (Modification 3)
FIG. 4 is a circuit diagram showing a configuration example of a substrate voltage generating circuit according to Modification 3. In the figure, the same parts as those in FIG. The substrate voltage generation circuit 10C according to the third modification differs from the substrate voltage generation circuit 10 according to the above-described embodiment only in the configuration of the differential amplifier circuit 12C, and is otherwise the same.

図４において、差動アンプ回路１２Ａは、５つのＭＯＳトランジスタ１２１〜１２５に加えて、２つの抵抗１２８，１２９を有している。抵抗１２８は、ＭＯＳトランジスタ１２２のドレインとＭＯＳトランジスタ１２４のソースとの間に接続されている。抵抗１２９は、ＭＯＳトランジスタ１２３のドレインとＭＯＳトランジスタ１２５のソースとの間に接続されている。   In FIG. 4, the differential amplifier circuit 12 </ b> A has two resistors 128 and 129 in addition to five MOS transistors 121 to 125. The resistor 128 is connected between the drain of the MOS transistor 122 and the source of the MOS transistor 124. The resistor 129 is connected between the drain of the MOS transistor 123 and the source of the MOS transistor 125.

以上説明した変形例１，２，３に係る差動アンプ回路１２Ａ，１２Ｂ，１２Ｃではいずれも、グランドと電源ＶＤＤと間に直列に接続されたＭＯＳトランジスタ１２１、ＭＯＳトランジスタ１２２およびＭＯＳトランジスタ１２４からなる直列回路と、同じくグランドと電源ＶＤＤと間に直列に接続されたＭＯＳトランジスタ１２１、ＭＯＳトランジスタ１２３およびＭＯＳトランジスタ１２５からなる直列回路とにそれぞれ抵抗素子が直列に挿入された構成となっている。   Each of the differential amplifier circuits 12A, 12B, and 12C according to the modified examples 1, 2, and 3 described above includes the MOS transistor 121, the MOS transistor 122, and the MOS transistor 124 that are connected in series between the ground and the power supply VDD. A resistor element is inserted in series in each of the series circuit and the series circuit composed of the MOS transistor 121, the MOS transistor 123, and the MOS transistor 125 that are connected in series between the ground and the power supply VDD.

このように、ＭＯＳトランジスタ１２１、ＭＯＳトランジスタ１２２およびＭＯＳトランジスタ１２４の直列回路と、ＭＯＳトランジスタ１２１、ＭＯＳトランジスタ１２３およびＭＯＳトランジスタ１２５の直列回路とに抵抗素子が直列に挿入されることで、抵抗素子が挿入された分だけ個々のＭＯＳトランジスタにかかる電界が緩和されるために、個々のＭＯＳトランジスタでのホット・キャリアの発生を抑制することができる。因みに、ホット・キャリアは、インパクト・イオン化するために、基板電流の基となったり、酸化膜中に飛び込んで素子も信頼性を低下させたりする。   As described above, the resistance element is inserted in series into the series circuit of the MOS transistor 121, the MOS transistor 122, and the MOS transistor 124 and the series circuit of the MOS transistor 121, the MOS transistor 123, and the MOS transistor 125. Since the electric field applied to each MOS transistor is relaxed by the amount inserted, generation of hot carriers in each MOS transistor can be suppressed. Incidentally, since hot carriers are impact ionized, they become the basis of the substrate current, or jump into the oxide film and reduce the reliability of the device.

なお、上記実施形態およびその変形例１，２，３に係る基板電圧発生回路１０，１０Ａ，１０Ｂ，１０Ｃでは、撮像モードに応じて分圧回路１５の分圧比を３段階に可変な構成としたが、３段階に限られるものではなく、例えば、静止画モードにおけるシャッタ速度を３段階以上に分類して、分圧回路１５の分圧比を４段階以上に可変な構成とすることも可能である。   In the substrate voltage generation circuits 10, 10A, 10B, and 10C according to the above-described embodiment and its modifications 1, 2, and 3, the voltage dividing ratio of the voltage dividing circuit 15 is variable in three stages according to the imaging mode. However, the present invention is not limited to three stages. For example, the shutter speed in the still image mode can be classified into three or more stages, and the voltage dividing ratio of the voltage dividing circuit 15 can be changed to four or more stages. .

上記実施形態およびその変形例１，２，３に係る基板電圧発生回路１０，１０Ａ，１０Ｂ，１０Ｃは、ＣＣＤイメージセンサの半導体基板（以下、単に「基板」と略記する場合もある）にバイアス電圧として印加する基板電圧Ｖｓｕｂを発生するための基板電圧発生回路として用いられる。この基板電圧発生回路は、ＣＣＤイメージセンサの基板外に設けられる外部回路として用いることも可能であるが、外付け部品の削減などを図る上では、ＣＣＤイメージセンサと同じ基板（チップ）上に実装して用いるのが好ましい。   The substrate voltage generation circuits 10, 10A, 10B, and 10C according to the embodiment and the modifications 1, 2, and 3 thereof are bias voltages applied to the semiconductor substrate of the CCD image sensor (hereinafter sometimes simply referred to as “substrate”). Is used as a substrate voltage generating circuit for generating a substrate voltage Vsub to be applied. This substrate voltage generation circuit can be used as an external circuit provided outside the CCD image sensor substrate, but it is mounted on the same substrate (chip) as the CCD image sensor in order to reduce the number of external components. And preferably used.

（ＣＣＤイメージセンサ）
図５は、同一基板上に形成された基板電圧発生回路を有する本発明に係るＣＣＤイメージセンサの構成の概略を示す図である。 (CCD image sensor)
FIG. 5 is a diagram showing a schematic configuration of a CCD image sensor according to the present invention having a substrate voltage generating circuit formed on the same substrate.

図５において、撮像部５１は、例えばＮ型の半導体基板５０上に複数個のセンサ部（画素）５２が行列状に配置された構成となっている。センサ部５２は、光電変換素子、例えばＰＮ接合のフォトダイオードを有し、入射光をその光量に応じた電荷量の信号電荷に変換して蓄積する。   In FIG. 5, the imaging unit 51 has a configuration in which a plurality of sensor units (pixels) 52 are arranged in a matrix on an N-type semiconductor substrate 50, for example. The sensor unit 52 includes a photoelectric conversion element, for example, a PN junction photodiode, and converts incident light into a signal charge having a charge amount corresponding to the light amount, and accumulates the signal charge.

撮像部５１には、センサ部５２の行列状配列に対して画素列（垂直列）ごとに画素の配列方向に沿って複数本の垂直転送部５３が設けられている。さらに、センサ部５２の各々と垂直転送部５３との間には、センサ部５２で光電変換され、ここに蓄積された信号電荷を垂直転送部５３へ読み出す読み出しゲート部５４が設けられている。   The imaging unit 51 is provided with a plurality of vertical transfer units 53 along the pixel arrangement direction for each pixel column (vertical column) with respect to the matrix arrangement of the sensor units 52. Further, between each of the sensor units 52 and the vertical transfer unit 53, there is provided a read gate unit 54 that performs photoelectric conversion by the sensor unit 52 and reads the signal charges accumulated therein to the vertical transfer unit 53.

垂直転送部５３は、読み出しゲート部５４を通して各センサ部５２から読み出された信号電荷を順に垂直方向に転送する。垂直転送部５３による信号電荷の転送先側には、垂直転送部５３から順に垂直転送される信号電荷を水平方向に転送する水平転送部５５が配置されている。   The vertical transfer unit 53 sequentially transfers signal charges read from each sensor unit 52 through the read gate unit 54 in the vertical direction. On the transfer destination side of the signal charge by the vertical transfer unit 53, a horizontal transfer unit 55 for transferring the signal charge vertically transferred in order from the vertical transfer unit 53 in the horizontal direction is arranged.

水平転送部５５の転送先側の端部には、例えばフローティング・ディフュージョン・アンプからなる電荷検出部５６が配されている。電荷検出部５６は、水平転送部５５によって転送されてくる信号電荷を電気信号に変換し、出力端子５７を介して基板５０の外部に出力する。   At the end of the horizontal transfer unit 55 on the transfer destination side, a charge detection unit 56 made of, for example, a floating diffusion amplifier is disposed. The charge detection unit 56 converts the signal charge transferred by the horizontal transfer unit 55 into an electric signal, and outputs it to the outside of the substrate 50 via the output terminal 57.

このように、センサ部５２、垂直転送部５３、読み出しゲート部５４、水平転送部５５および電荷検出部５６が形成された半導体基板５０上、即ちＣＣＤイメージセンサと同じ基板（チップ）５０上には、当該基板５０にバイアス電圧として印加する基板電圧Ｖｓｕｂを発生するための基板電圧発生回路６０が実装されている。具体的には、基板電圧発生回路６０は、Ｎ型基板５０上のＰウェル（図示せず）内に形成される。   Thus, on the semiconductor substrate 50 on which the sensor unit 52, the vertical transfer unit 53, the readout gate unit 54, the horizontal transfer unit 55, and the charge detection unit 56 are formed, that is, on the same substrate (chip) 50 as the CCD image sensor. A substrate voltage generation circuit 60 for generating a substrate voltage Vsub to be applied as a bias voltage to the substrate 50 is mounted. Specifically, the substrate voltage generation circuit 60 is formed in a P well (not shown) on the N-type substrate 50.

ＣＣＤイメージセンサにおいて、センサ部５１で光電変換され、ここに蓄積される信号電荷の電荷量は、基板５０側のオーバーフローバリアの高さによって決定される。このオーバーフローバリアの高さは、基板５０に印加されるバイアス電圧、即ち基板電圧Ｖｓｕｂの電圧値によって決まる。この基板電圧Ｖｓｕｂを発生するのが基板電圧発生回路６０である。そして、基板電圧発生回路６０として、先述した実施形態およびその変形例１，２，３に係る基板電圧発生回路１０，１０Ａ，１０Ｂ，１０Ｃが用いられる。   In the CCD image sensor, the amount of signal charges photoelectrically converted by the sensor unit 51 and accumulated therein is determined by the height of the overflow barrier on the substrate 50 side. The height of the overflow barrier is determined by the bias voltage applied to the substrate 50, that is, the voltage value of the substrate voltage Vsub. The substrate voltage generation circuit 60 generates the substrate voltage Vsub. As the substrate voltage generation circuit 60, the substrate voltage generation circuits 10, 10A, 10B, and 10C according to the above-described embodiment and the modifications 1, 2, and 3 thereof are used.

このように、基板電圧発生回路６０をＣＣＤイメージセンサと同じ基板５０上に実装することで、基板外に設ける場合に比べて、ＣＣＤイメージセンサの外付け部品を削減できる等の利点がある。   As described above, by mounting the substrate voltage generation circuit 60 on the same substrate 50 as the CCD image sensor, there is an advantage that external components of the CCD image sensor can be reduced as compared with the case where the substrate voltage generation circuit 60 is provided outside the substrate.

また、基板電圧発生回路６０として、先述した実施形態およびその変形例１，２，３に係る基板電圧発生回路１０，１０Ａ，１０Ｂ，１０Ｃを用いることで、これら基板電圧発生回路では、分圧回路１５の分圧比を切り替えたときに、特に動画モードやシャッタ速度が相対的に速いときに、基板電圧Ｖｓｕｂの電圧値を決める分圧回路１５の抵抗（図１〜図４の抵抗１５４−１，１５４−２，１５−４３）に流れる電流を小さく抑えることができるために、基板電圧発生回路６０の低消費電力化、ひいてはＣＣＤイメージセンサ全体の低消費電力化を図ることができる。   Further, by using the substrate voltage generation circuits 10, 10A, 10B, and 10C according to the above-described embodiment and its modifications 1, 2, and 3 as the substrate voltage generation circuit 60, in these substrate voltage generation circuits, a voltage dividing circuit is used. When the voltage dividing ratio of 15 is switched, particularly when the moving image mode and the shutter speed are relatively fast, the resistance of the voltage dividing circuit 15 that determines the voltage value of the substrate voltage Vsub (the resistors 154-1 of FIGS. 1 to 4). 154-2, 15-43) can be kept small, so that the power consumption of the substrate voltage generation circuit 60 can be reduced, and consequently the power consumption of the entire CCD image sensor can be reduced.

ところで、基板電圧発生回路６０をＣＣＤイメージセンサと同じ基板５０上に実装する場合、チップサイズをできるだけ小さくするには、図５からも明らかなように、基板電圧発生回路６０は撮像部５１に近接して配置されることになる。このとき、基板電圧発生回路６０において、従来技術で述べてように、動画モードやシャッタ速度が速い場合のような長時間露光時に、抵抗値が相対的に小さい抵抗に大電流が長時間に亘って流れ、この大電流が基板５０上のＰウェル（図示せず）に流れ込む。   By the way, when the substrate voltage generation circuit 60 is mounted on the same substrate 50 as the CCD image sensor, the substrate voltage generation circuit 60 is close to the imaging unit 51 in order to make the chip size as small as possible. Will be placed. At this time, in the substrate voltage generating circuit 60, as described in the prior art, during a long time exposure such as when the moving image mode or the shutter speed is high, a large current is applied to a resistor having a relatively small resistance value for a long time. This large current flows into a P well (not shown) on the substrate 50.

すると、Ｐウェルに流れ込む大電流に起因してホット・キャリアが発生する。そして、このホット・キャリアが原因となって撮像部５１の基板電圧発生回路６０に近い部分が局所的に発熱し、その発熱によってホット・スポットと称される発光が局所的に生じるために、撮像画像に悪影響を及ぼすことになる。   Then, hot carriers are generated due to a large current flowing into the P-well. The portion near the substrate voltage generation circuit 60 of the imaging unit 51 is locally heated due to the hot carriers, and light emission referred to as a hot spot is locally generated by the generated heat. It will adversely affect the image.

これに対して、先述した実施形態およびその変形例１，２，３に係る基板電圧発生回路１０，１０Ａ，１０Ｂ，１０Ｃでは、撮像モードに応じて分圧回路１５の分圧比を切り替えたときに、基板電圧Ｖｓｕｂの電圧値を調整する抵抗の抵抗値が従来技術の場合に比べて格段に大きいことによって当該抵抗に流れる電流を抑えることができるために、ホット・キャリアが発生することがない。したがって、ホット・キャリアが原因となる撮像部５１の局所的な発光も生じることがないために、撮像画像を悪化させることなく、長時間露光を行うことができることになる。   On the other hand, in the substrate voltage generation circuits 10, 10A, 10B, and 10C according to the above-described embodiment and its modifications 1, 2, and 3, when the voltage dividing ratio of the voltage dividing circuit 15 is switched according to the imaging mode. Since the resistance value of the resistor that adjusts the voltage value of the substrate voltage Vsub is much larger than that in the prior art, the current flowing through the resistor can be suppressed, so that hot carriers are not generated. Therefore, local light emission of the imaging unit 51 caused by hot carriers does not occur, so that long-time exposure can be performed without deteriorating the captured image.

なお、上記構成のＣＣＤイメージセンサは、ワンチップとして形成された形態であってもよいし、撮像部と、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。   Note that the CCD image sensor having the above-described configuration may be formed as a single chip, or a module-like form having an imaging function in which an imaging unit and a signal processing unit or an optical system are packaged together. It may be.

また、上記構成のＣＣＤイメージセンサは、撮像装置において、その画像入力部として用いることができる。ここで、撮像装置とは、デジタルスチルカメラやビデオカメラ等のカメラシステムや、携帯電話機などの撮像機能を有する電子機器のことを言う。なお、電子機器に搭載される上記モジュール状の形態、即ちカメラモジュールを撮像装置とする場合もある。   Further, the CCD image sensor having the above configuration can be used as an image input unit in an imaging apparatus. Here, the imaging apparatus refers to a camera system such as a digital still camera or a video camera, or an electronic device having an imaging function such as a mobile phone. Note that the above-described module form mounted on an electronic device, that is, a camera module may be used as an imaging device.

［撮像装置］
図６は、本発明に係る撮像装置の構成の一例を示すブロック図である。図６に示すように、本発明に係る撮像装置は、レンズ群６１を含む光学系、画像入力部であるＣＣＤ撮像装置６２、当該ＣＣＤ撮像装置６２を駆動するＣＣＤ駆動回路６３、信号処理回路６４およびシステムコントローラ６５などを有する構成となっている。 [Imaging device]
FIG. 6 is a block diagram showing an example of the configuration of the imaging apparatus according to the present invention. As shown in FIG. 6, the imaging apparatus according to the present invention includes an optical system including a lens group 61, a CCD imaging apparatus 62 that is an image input unit, a CCD drive circuit 63 that drives the CCD imaging apparatus 62, and a signal processing circuit 64. And a system controller 65 and the like.

レンズ群６１は、被写体からの入射光（像光）を取り込んでＣＣＤ撮像装置６２の撮像面上に結像する。ＣＣＤ撮像装置６２は、レンズ群６１によって撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。   The lens group 61 takes in incident light (image light) from a subject and forms an image on the imaging surface of the CCD imaging device 62. The CCD image pickup device 62 converts the amount of incident light imaged on the image pickup surface by the lens group 61 into an electric signal for each pixel and outputs it as a pixel signal.

このＣＣＤ撮像装置６２として、先述した実施形態およびその変形例１，２，３に係る基板電圧発生回路１０，１０Ａ，１０Ｂ，１０Ｃを基板電圧発生回路６０として用いたＣＣＤイメージセンサが用いられる。ここでは、図５に示したように、基板電圧発生回路６０がＣＣＤ撮像装置６２の基板上に実装されている場合を例に挙げるが、基板電圧発生回路６０をＣＣＤ撮像装置６２の基板の外付け回路とすることも可能である。   As this CCD image pickup device 62, a CCD image sensor using the substrate voltage generation circuits 10, 10A, 10B, and 10C according to the above-described embodiment and its modifications 1, 2, and 3 as the substrate voltage generation circuit 60 is used. Here, as shown in FIG. 5, the case where the substrate voltage generation circuit 60 is mounted on the substrate of the CCD image pickup device 62 will be described as an example. An attached circuit is also possible.

ＣＣＤ駆動回路６３は、図５において、センサ部５２から垂直転送部５３への信号電荷の読み出し、垂直転送部５３の転送駆動、水平転送部５５の転送駆動などを行う。信号処理回路６４は、ＣＣＤ撮像装置６２から出力される撮像信号に対して、ＣＤＳ(Correlated Double Sampling;相関二重サンプリング)などの各種の信号処理を行う。   In FIG. 5, the CCD drive circuit 63 performs reading of signal charges from the sensor unit 52 to the vertical transfer unit 53, transfer drive of the vertical transfer unit 53, transfer drive of the horizontal transfer unit 55, and the like. The signal processing circuit 64 performs various signal processing such as CDS (Correlated Double Sampling) on the imaging signal output from the CCD imaging device 62.

システムコントローラ６５は、ＣＣＤ駆動回路６３や信号処理回路６４に対する種々の制御を行うとともに、ＣＣＤ撮像装置６２に内蔵されている基板電圧発生回路６０に対して、撮像モードを示すモード信号、具体的には動画モード、静止画モード、静止画モードでもシャッタ速度の高速／低速などを示すモード信号を与える。このモード信号が与えられることで、基板電圧発生回路６０は、基板電圧Ｖｓｕｂの電圧値として撮像モードに対応した最適値を設定する。   The system controller 65 performs various controls on the CCD drive circuit 63 and the signal processing circuit 64, and also sends a mode signal indicating an imaging mode to the substrate voltage generation circuit 60 built in the CCD imaging device 62, specifically, Gives a mode signal indicating the high / low shutter speed even in the moving image mode, still image mode, and still image mode. By receiving this mode signal, the substrate voltage generation circuit 60 sets an optimum value corresponding to the imaging mode as the voltage value of the substrate voltage Vsub.

上述したように、ビデオカメラやデジタルスチルカメラ、さらには携帯電話機等のモバイル機器向けカメラモジュールなどの撮像装置において、その画像入力部であるＣＣＤ撮像装置５２として、先述した実施形態およびその変形例１，２，３に係る基板電圧発生回路１０，１０Ａ，１０Ｂ，１０Ｃを有するＣＣＤイメージセンサを用いることで、当該ＣＣＤイメージセンサでは、消費電力を低減できるために、撮像装置の低消費電力化に寄与できる。加えて、上記ＣＣＤイメージセンサでは、撮像画像を悪化させることなく、長時間露光を行うことができるために、特に動画モードやシャッタ速度が低速の撮像モードにおいても高画質の画像を撮像できる。   As described above, in the imaging device such as a video camera, a digital still camera, and a camera module for a mobile device such as a mobile phone, the above-described embodiment and the modified example 1 are used as the CCD imaging device 52 as the image input unit. , 2, and 3, the CCD image sensor having the substrate voltage generation circuits 10, 10 </ b> A, 10 </ b> B, and 10 </ b> C can reduce power consumption, thereby contributing to low power consumption of the imaging apparatus. it can. In addition, since the CCD image sensor can perform long exposure without deteriorating the captured image, a high-quality image can be captured particularly in the moving image mode and the imaging mode with a low shutter speed.

本発明の一実施形態に係る基板電圧発生回路の構成例を示す回路図である。It is a circuit diagram showing an example of composition of a substrate voltage generating circuit concerning one embodiment of the present invention. 変形例１に係る基板電圧発生回路の構成例を示す回路図である。10 is a circuit diagram illustrating a configuration example of a substrate voltage generation circuit according to Modification Example 1. FIG. 変形例２に係る基板電圧発生回路の構成例を示す回路図である。10 is a circuit diagram illustrating a configuration example of a substrate voltage generation circuit according to Modification 2. FIG. 変形例３に係る基板電圧発生回路の構成例を示す回路図である。FIG. 10 is a circuit diagram illustrating a configuration example of a substrate voltage generation circuit according to Modification 3. 本発明に係るＣＣＤイメージセンサの構成の概略を示す図である。It is a figure which shows the outline of a structure of the CCD image sensor which concerns on this invention. 本発明に係る撮像装置の構成の一例を示すブロック図である。It is a block diagram which shows an example of a structure of the imaging device which concerns on this invention. 従来例に係る基板電圧発生回路の構成例を示す回路図である。It is a circuit diagram which shows the structural example of the board | substrate voltage generation circuit which concerns on a prior art example.

符号の説明Explanation of symbols

１０，１０Ａ，１０Ｂ，１０Ｃ，６０…基準電圧発生回路、１１…定電圧回路、１２，１２Ａ，１２Ｂ，１２Ｃ…差動アンプ回路、１３…インバータ回路、１４…エミッタフォロア回路、１５…分圧回路、５０…半導体基板、５１…撮像部、５２…センサ部、５３…垂直転送部、５４…読み出しゲート部、５５…水平転送部、５６…電荷検出部   DESCRIPTION OF SYMBOLS 10, 10A, 10B, 10C, 60 ... Reference voltage generation circuit, 11 ... Constant voltage circuit, 12, 12A, 12B, 12C ... Differential amplifier circuit, 13 ... Inverter circuit, 14 ... Emitter follower circuit, 15 ... Voltage divider circuit , 50 ... Semiconductor substrate, 51 ... Imaging unit, 52 ... Sensor unit, 53 ... Vertical transfer unit, 54 ... Read gate unit, 55 ... Horizontal transfer unit, 56 ... Charge detection unit

Claims (6)

固体撮像装置の半導体基板に印加する基板電圧を生成する基準となる基準電圧を第１入力とする差動アンプ回路と、
前記差動アンプ回路の前記第１入力側の出力電圧を反転して基板電圧として出力とするインバータ回路と、
前記インバータ回路の出力電圧を分圧し、その分圧した電圧を前記差動アンプ回路に第２の入力として与えるとともに、撮像モードに応じて分圧比が可変な分圧回路と
を備えたことを特徴とする基板電圧発生回路。 A differential amplifier circuit having, as a first input, a reference voltage serving as a reference for generating a substrate voltage to be applied to a semiconductor substrate of the solid-state imaging device;
An inverter circuit that inverts the output voltage on the first input side of the differential amplifier circuit and outputs it as a substrate voltage;
A voltage dividing circuit that divides an output voltage of the inverter circuit and supplies the divided voltage as a second input to the differential amplifier circuit, and a variable voltage dividing ratio according to an imaging mode. Substrate voltage generation circuit. 前記インバータ回路は、ＰチャネルのＭＯＳトランジスタで前記第１入力側の出力電圧を受ける
ことを特徴とする請求項１記載の基板電圧発生回路。 The substrate voltage generation circuit according to claim 1, wherein the inverter circuit receives an output voltage on the first input side by a P-channel MOS transistor. 前記差動アンプ回路は、差動対トランジスタと負荷抵抗との間に直列に接続された抵抗素子を有する
ことを特徴とする請求項１記載の基板電圧発生回路。 The substrate voltage generation circuit according to claim 1, wherein the differential amplifier circuit includes a resistance element connected in series between a differential pair transistor and a load resistor. 光電変換素子を含む画素が行列状に形成されるとともに、前記画素で得られた信号電荷を転送する電荷転送部が形成された半導体基板と、
前記画素の基板側のオーバーフローバリアの高さを決める基板電圧を生成し、当該基板電圧を前記半導体基板に印加する基板電圧発生回路とを備え、
前記基板電圧発生回路は、
前記基板電圧を生成する基準となる基準電圧を第１入力とする差動アンプ回路と、
前記差動アンプ回路の前記第１入力側の出力電圧を反転して基板電圧として出力とするインバータ回路と、
前記インバータ回路の出力電圧を分圧し、その分圧した電圧を前記差動アンプ回路に第２の入力として与えるとともに、撮像モードに応じて分圧比が可変な分圧回路とを有する
ことを特徴とする固体撮像装置。 Pixels including photoelectric conversion elements are formed in a matrix, and a semiconductor substrate on which a charge transfer unit that transfers signal charges obtained by the pixels is formed;
A substrate voltage generating circuit that generates a substrate voltage that determines a height of an overflow barrier on a substrate side of the pixel, and that applies the substrate voltage to the semiconductor substrate;
The substrate voltage generation circuit includes:
A differential amplifier circuit having, as a first input, a reference voltage serving as a reference for generating the substrate voltage;
An inverter circuit that inverts the output voltage on the first input side of the differential amplifier circuit and outputs it as a substrate voltage;
A voltage dividing circuit that divides the output voltage of the inverter circuit, supplies the divided voltage as a second input to the differential amplifier circuit, and has a variable voltage dividing ratio in accordance with an imaging mode. Solid-state imaging device. 前記基板電圧発生回路は、前記半導体基板上に前記画素および前記電荷転送部と共に実装されている
ことを特徴とする請求項４記載の固体撮像装置。 The solid-state imaging device according to claim 4, wherein the substrate voltage generation circuit is mounted on the semiconductor substrate together with the pixel and the charge transfer unit. 固体撮像装置と、
前記固体撮像装置の半導体基板に印加する基板電圧を生成する基板電圧発生回路とを備え、
前記基板電圧発生回路は、
前記基板電圧を生成する基準となる基準電圧を第１入力とする差動アンプ回路と、
前記差動アンプ回路の前記第１入力側の出力電圧を反転して基板電圧として出力とするインバータ回路と、
前記インバータ回路の出力電圧を分圧し、その分圧した電圧を前記差動アンプ回路に第２の入力として与えるとともに、撮像モードに応じて分圧比が可変な分圧回路とを有する
ことを特徴とする撮像装置。 A solid-state imaging device;
A substrate voltage generating circuit for generating a substrate voltage to be applied to the semiconductor substrate of the solid-state imaging device,
The substrate voltage generation circuit includes:
A differential amplifier circuit having, as a first input, a reference voltage serving as a reference for generating the substrate voltage;
An inverter circuit that inverts the output voltage on the first input side of the differential amplifier circuit and outputs it as a substrate voltage;
A voltage dividing circuit that divides the output voltage of the inverter circuit, supplies the divided voltage as a second input to the differential amplifier circuit, and has a variable voltage dividing ratio in accordance with an imaging mode. An imaging device.
JP2006347051A 2006-12-25 2006-12-25 Substrate voltage generation circuit, solid-state imaging device, and imaging device Pending JP2008160502A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006347051A JP2008160502A (en) 2006-12-25 2006-12-25 Substrate voltage generation circuit, solid-state imaging device, and imaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006347051A JP2008160502A (en) 2006-12-25 2006-12-25 Substrate voltage generation circuit, solid-state imaging device, and imaging device

Publications (1)

Publication Number Publication Date
JP2008160502A true JP2008160502A (en) 2008-07-10

Family

ID=39660910

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006347051A Pending JP2008160502A (en) 2006-12-25 2006-12-25 Substrate voltage generation circuit, solid-state imaging device, and imaging device

Country Status (1)

Country Link
JP (1) JP2008160502A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013016904A (en) * 2011-06-30 2013-01-24 Nikon Corp Imaging apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013016904A (en) * 2011-06-30 2013-01-24 Nikon Corp Imaging apparatus

Similar Documents

Publication Publication Date Title
JP3969190B2 (en) Imaging signal processing method, imaging signal processing apparatus, and imaging apparatus
TWI592018B (en) Photoelectric conversion device and photoelectric conversion system
JP5521745B2 (en) Solid-state imaging device, driving method thereof, and camera system
US20080007640A1 (en) Photoelectric conversion circuit and solid-state image-sensing device using it
US20080062296A1 (en) Photoelectric conversion device and imaging device
US8035713B2 (en) Driving circuit, driving method, solid imaging device, and electronic apparatus
US8692919B2 (en) Photo-sensor, measurement apparatus and camera system
US20110279720A1 (en) Solid-state imaging device and camera
JP2013051527A (en) Solid-state imaging device and imaging apparatus
US20170180665A1 (en) Method for driving image capture device, image capture device, and image capture system
US20090268072A1 (en) Solid-state imaging device, driving method thereof, and camera
JP3664035B2 (en) Solid-state imaging device
JP4086514B2 (en) Photoelectric conversion device and imaging device
JP4770618B2 (en) Solid-state imaging device
JP4654046B2 (en) Clamp circuit for CMOS image sensor
JP4300654B2 (en) Solid-state imaging device
US9860462B2 (en) Solid-state imaging device, method of driving solid-state imaging device, and imaging system
KR102546197B1 (en) Unit Pixel Apparatus and Operation Method Thereof
JP2008039451A (en) Temperature detection circuit, test method thereof, and semiconductor device
JPWO2007066762A1 (en) Solid-state imaging device
JP2009141548A (en) Substrate bias generation circuit, solid-state imaging device, and imaging device
CN100358343C (en) Solid-state image pickup device with CMOS image sensor having amplified pixel arrangement
JP2008160502A (en) Substrate voltage generation circuit, solid-state imaging device, and imaging device
Zarnowski et al. 1.5-FET-per-pixel standard CMOS active column sensor
JP3824965B2 (en) Solid-state image sensor