JP2008160347A

JP2008160347A - Semiconductor relay device

Info

Publication number: JP2008160347A
Application number: JP2006345310A
Authority: JP
Inventors: Hideo Nishikawa; 英男西川; Takeshi Nobe; 武野辺
Original assignee: Matsushita Electric Works Ltd
Current assignee: Panasonic Electric Works Co Ltd
Priority date: 2006-12-22
Filing date: 2006-12-22
Publication date: 2008-07-10

Abstract

PROBLEM TO BE SOLVED: To allow stable opening/closing operations even at a high temperature state in a semiconductor relay device for opening/closing a semiconductor switching element. SOLUTION: A semiconductor relay device 1 includes: an oscillation circuit 2 oscillated by an input signal; an inductor section 3 which has first and second inductors L1 and L2 electromagnetically coupled to each other and converts an oscillation signal from the oscillation circuit 2 into an electromagnetic signal; a rectifier circuit 4 for rectifying an inductor output signal from the second inductor L2; and a charging/discharging circuit 5 for charging/discharging a rectifier output signal from the rectifier circuit 4 to perform switching drive of a MOSFET 20 for output. By this configuration, since a charging/discharging output signal for switching drive can be obtained by the charging/discharging circuit 5 on the basis of the rectifier output signal resulting from rectifying the oscillation signal from the oscillation circuit 2, without using electromotive force of a light receiving element based on the optical signal of a light emitting element, the MOSFET 20 for output can be stably operated to be opened/closed even at the high temperature state. COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、入力信号に応答して出力される制御信号に基づいて、出力用ＭＯＳＦＥＴをスイッチング動作させる半導体リレー装置に関するものである。 The present invention relates to a semiconductor relay device that switches an output MOSFET based on a control signal output in response to an input signal.

従来、この種の半導体リレー装置としては、例えば、特許文献１に示されるように、入力信号により電気信号を光信号に変換する発光素子と、この発光素子からの光信号を受光して所定の起電力を発生する受光素子とを備え、この起電力を基に出力用ＭＯＳＦＥＴをオン、オフするものがある。図１１に、このリレー装置の構成を示す。このリレー装置においては、発光素子として発光ダイオード（ＬＥＤ）１０１と、フォトダイオードアレイ１０７を有する。入力端子１０４、１０６から抵抗１０５を介して入力される入力信号によりＬＥＤ１０１で光信号を発光し、この光信号をフォトダイオードアレイ１０７で受光して所定の起電力を発生させる。この起電力により得られた所定電圧は、放電用の抵抗１１１を介してＭＯＳＦＥＴ１１５のゲート１１８とソース１１７間にスイッチング電圧として印加され、ＭＯＳＦＥＴ１１５をスイッチングする。 Conventionally, as this type of semiconductor relay device, for example, as shown in Patent Document 1, a light emitting element that converts an electrical signal into an optical signal by an input signal, and a light signal received from the light emitting element are received in a predetermined manner. There is a light receiving element that generates an electromotive force, and an output MOSFET is turned on and off based on the electromotive force. FIG. 11 shows the configuration of this relay device. This relay device includes a light emitting diode (LED) 101 and a photodiode array 107 as light emitting elements. An LED 101 emits an optical signal by an input signal input from the input terminals 104 and 106 via the resistor 105, and the optical signal is received by the photodiode array 107 to generate a predetermined electromotive force. The predetermined voltage obtained by this electromotive force is applied as a switching voltage between the gate 118 and the source 117 of the MOSFET 115 via the discharging resistor 111, and the MOSFET 115 is switched.

即ち、この半導体リレー装置は、入力信号によるＬＥＤ１０１のオン、オフによりフォトダイオードアレイ１０７で発生する起電力をオン、オフし、出力用ＭＯＳＦＥＴ１１５をスイッチング駆動して、出力端子１２１、１２２を開閉している。 That is, this semiconductor relay device turns on and off the electromotive force generated in the photodiode array 107 by turning on and off the LED 101 according to the input signal, switches the output MOSFET 115, and opens and closes the output terminals 121 and 122. Yes.

ところで、上記半導体リレー装置においては、出力用ＭＯＳＦＥＴ１１５を駆動するには、ある所定電圧以上の制御電圧が必要である。この所定電圧は、受光素子のフォトダイオードアレイ１０７で発生する起電力の大きさで決まり、さらにこの起電力の大きさは、ＬＥＤ１０１で発生する光信号の大きさで決まってくる。従って、ＬＥＤ１０１は常にある一定以上の光信号を発生することが求められる。 By the way, in the semiconductor relay device, in order to drive the output MOSFET 115, a control voltage higher than a predetermined voltage is required. The predetermined voltage is determined by the magnitude of the electromotive force generated in the photodiode array 107 of the light receiving element, and the magnitude of the electromotive force is determined by the magnitude of the optical signal generated in the LED 101. Therefore, the LED 101 is required to always generate a certain or more optical signal.

しかしながら、ＬＥＤ１０１は、１００℃以上の高温状態において、一般に発光効率が劣化するため、発光する光信号の大きさが減少し、これに伴いフォトダイオードアレイ１０７における誘起電力も低下し、出力用ＭＯＳＦＥＴ１１５を駆動するための所定電圧が得られず、高温時にスイッチング動作が不安定となることがある。このため、出力用ＭＯＳＦＥＴ１１５自体は１００℃以上の温度範囲で動作可能であるにも拘わらず、半導体リレーとしての動作温度範囲が１００℃未満に制約される。 However, since the light emission efficiency of the LED 101 generally deteriorates at a high temperature of 100 ° C. or higher, the magnitude of the light signal to be emitted decreases, and accordingly, the induced power in the photodiode array 107 also decreases, and the output MOSFET 115 is reduced. A predetermined voltage for driving cannot be obtained, and the switching operation may become unstable at high temperatures. For this reason, although the output MOSFET 115 itself can operate in a temperature range of 100 ° C. or higher, the operating temperature range as a semiconductor relay is limited to less than 100 ° C.

さらに、フォトダイオードアレイ１０７は、フォトダイオード単体の光起電力が温度により変化し、一般に常温では０．７ボルト程度である起電力が高温では小さくなり、低温では大きくなる傾向にある。このため、特にダイオードを複数個直列に接続するフォトダイオードアレイ１０７における全起電力は、接続されるフォトダイオードの個数が多いほど高温における低下量が大きくなり、高温において出力用ＭＯＳＦＥＴ１１５のスイッチングが不安定になる。従って、この高温における起電力低下を補うため、より多くのフォトダイオードを有するフォトダイオードアレイ１０７を必要としていた。また、半導体リレー装置を、ＬＳＩ化する場合、ＬＥＤ１０１やフォトダイオードアレイ１０７などの異なるデバイスを含むため半導体プロセスが複雑になると共に、ＬＥＤ１０１とフォトダイオードアレイ１０７間で照射のための間隔を必要とするので、半導体基板上でコンパクトに１チップ化することが難しい。
米国特許第４２６８８４３号明細書 Furthermore, in the photodiode array 107, the photoelectromotive force of a single photodiode changes with temperature, and generally the electromotive force, which is about 0.7 volts at room temperature, tends to decrease at high temperatures and increase at low temperatures. For this reason, in particular, the total electromotive force in the photodiode array 107 in which a plurality of diodes are connected in series decreases with increasing temperature as the number of connected photodiodes increases, and switching of the output MOSFET 115 becomes unstable at high temperatures. become. Therefore, a photodiode array 107 having a larger number of photodiodes is necessary to compensate for the decrease in electromotive force at this high temperature. Further, when the semiconductor relay device is made into an LSI, the semiconductor process becomes complicated because different devices such as the LED 101 and the photodiode array 107 are included, and an interval for irradiation between the LED 101 and the photodiode array 107 is required. Therefore, it is difficult to make a single chip compactly on a semiconductor substrate.
US Pat. No. 4,268,883

本発明は、上記の問題を解決するためになされたものであり、発光ダイオード及びフォトダイオードアレイを使用せず、高温状態でも、半導体スイッチ素子を確実に開閉動作することができ、安定したリレー動作が得られる半導体リレー装置を提供することを目的とする。 The present invention has been made to solve the above-described problems, and can reliably open and close the semiconductor switch element even in a high temperature state without using a light emitting diode and a photodiode array, and a stable relay operation. An object of the present invention is to provide a semiconductor relay device capable of obtaining the above.

上記目的を達成するために請求項１の発明は、入力信号に応答して半導体スイッチング素子を開閉する半導体リレー装置において、前記入力信号を発振させる発振回路と、前記発振回路の出力を電磁信号に変換する第１のインダクタと、前記第１のインダクタからの電磁信号を受けて電気信号を発生する第２のインダクタと、前記第２のインダクタからの出力を整流する整流回路と、前記整流回路の出力を充放電する充放電回路と、を備え、前記充放電回路の出力に発生する電位差により前記半導体スイッチング素子をオン、オフするものである。 In order to achieve the above object, according to a first aspect of the present invention, in a semiconductor relay device that opens and closes a semiconductor switching element in response to an input signal, an oscillation circuit for oscillating the input signal, and an output of the oscillation circuit as an electromagnetic signal A first inductor that converts, a second inductor that receives an electromagnetic signal from the first inductor and generates an electrical signal, a rectifier circuit that rectifies an output from the second inductor, and A charge / discharge circuit for charging / discharging the output, and turning on / off the semiconductor switching element by a potential difference generated at the output of the charge / discharge circuit.

請求項２の発明は、請求項１に記載の半導体リレー装置において、前記充放電回路は、抵抗により構成されているものである。 According to a second aspect of the present invention, in the semiconductor relay device according to the first aspect, the charge / discharge circuit is constituted by a resistor.

請求項３の発明は、請求項１に記載の半導体リレー装置において、前記充放電回路は、前記第１のインダクタと電磁的に結合される磁気抵抗素子により構成されているものである。 According to a third aspect of the present invention, in the semiconductor relay device according to the first aspect, the charge / discharge circuit includes a magnetoresistive element that is electromagnetically coupled to the first inductor.

請求項４の発明は、請求項１に記載の半導体リレー装置において、前記充放電回路は、抵抗とＰ型ＭＯＳＦＥＴにより構成され、前記抵抗は前記Ｐ型ＭＯＳＦＥＴのゲート端子とソース端子間に接続され、前記Ｐ型ＭＯＳＦＥＴのゲート端子とドレイン端子を充放電回路の入力とし、該ソース端子とドレイン端子を充放電回路の出力としたものである。 According to a fourth aspect of the present invention, in the semiconductor relay device according to the first aspect, the charge / discharge circuit includes a resistor and a P-type MOSFET, and the resistor is connected between a gate terminal and a source terminal of the P-type MOSFET. The gate terminal and drain terminal of the P-type MOSFET are input to the charge / discharge circuit, and the source terminal and drain terminal are output from the charge / discharge circuit.

請求項５の発明は、請求項１に記載の半導体リレー装置において、前記充放電回路は、抵抗とＮ型ＭＯＳＦＥＴとにより構成され、前記抵抗は前記Ｎ型ＭＯＳＦＥＴのゲート端子とソース端子間に接続され、前記Ｎ型ＭＯＳＦＥＴのドレイン端子とゲート端子を充放電回路の入力とし、該ドレイン端子とソース端子を充放電回路の出力としたものである。 According to a fifth aspect of the present invention, in the semiconductor relay device according to the first aspect, the charge / discharge circuit includes a resistor and an N-type MOSFET, and the resistor is connected between a gate terminal and a source terminal of the N-type MOSFET. The drain terminal and gate terminal of the N-type MOSFET are input to the charge / discharge circuit, and the drain terminal and source terminal are output to the charge / discharge circuit.

請求項６の発明は、請求項１に記載の半導体リレー装置において、前記充放電回路は、前記第１のインダクタからの電磁信号を受けて電気信号を発生する第３のインダクタと、前記第３のインダクタのからの電気信号を整流する第２の整流回路と、前記第２の整流回路の出力端に接続された抵抗と、前記抵抗がゲート端子とソース端子間に接続され、ドレイン端子とソース端子とを充放電入出力とするＮ型ＭＯＳＦＥＴと、を備えたものである。 According to a sixth aspect of the present invention, in the semiconductor relay device according to the first aspect, the charge / discharge circuit receives the electromagnetic signal from the first inductor and generates an electric signal; and the third inductor A second rectifier circuit for rectifying an electrical signal from the inductor of the first, a resistor connected to an output terminal of the second rectifier circuit, the resistor connected between a gate terminal and a source terminal, a drain terminal and a source And an N-type MOSFET having a terminal as a charge / discharge input / output.

請求項７の発明は請求項１乃至請求項６のいずれか一項に記載の半導体リレー装置において、前記半導体スイッチング素子の出力に直列に挿入された抵抗を備え、この抵抗の両端に発生する電位差により前記充放電回路をフィードバック制御するようにしたものである。 A seventh aspect of the present invention is the semiconductor relay device according to any one of the first to sixth aspects, further comprising a resistor inserted in series with the output of the semiconductor switching element, and a potential difference generated across the resistor. Thus, the charge / discharge circuit is feedback-controlled.

請求項８の発明は、請求項１乃至請求項７のいずれか一項に記載の半導体リレー装置において、前記発振回路、第１のインダクタ、第２のインダクタ、整流回路及び充放電回路を同一の半導体基板上に形成したものである。 According to an eighth aspect of the present invention, in the semiconductor relay device according to any one of the first to seventh aspects, the oscillation circuit, the first inductor, the second inductor, the rectifier circuit, and the charge / discharge circuit are the same. It is formed on a semiconductor substrate.

請求項９の発明は、請求項８に記載の半導体リレー装置において、前記発振回路、第１のインダクタ、第２のインダクタ、整流回路及び充放電回路を含む回路群を複数個、同一の半導体基板上に形成したものである。 The invention according to claim 9 is the semiconductor relay device according to claim 8, wherein a plurality of circuit groups including the oscillation circuit, the first inductor, the second inductor, the rectifier circuit, and the charge / discharge circuit are provided in the same semiconductor substrate. It is formed above.

請求項１０の発明は、請求項１乃至請求項９のいずれか一項に記載の半導体リレー装置において、前記半導体スイッチング素子を出力用ＭＯＳＦＥＴとしたものである。 According to a tenth aspect of the present invention, in the semiconductor relay device according to any one of the first to ninth aspects, the semiconductor switching element is an output MOSFET.

請求項１の発明によれば、発光素子や受光素子を用いることなく、入力信号に応答する発振信号を基にして得た電気信号を制御信号として半導体スイッチング素子をオン、オフすることができるので、高温状態でも、半導体スイッチング素子を確実に開閉でき、安定したリレー動作を得ることができる。 According to the first aspect of the present invention, the semiconductor switching element can be turned on / off using the electric signal obtained based on the oscillation signal responding to the input signal as a control signal without using a light emitting element or a light receiving element. Even in a high temperature state, the semiconductor switching element can be reliably opened and closed, and a stable relay operation can be obtained.

請求項２の発明によれば、充放電回路を抵抗のみで構成できるので、充放電回路が簡単となり小型化、かつ低コストにできる。 According to the second aspect of the present invention, since the charge / discharge circuit can be configured by only the resistor, the charge / discharge circuit can be simplified and reduced in size and cost.

請求項３の発明によれば、磁気抵抗素子として結合される磁気信号レベルが高いときに高抵抗となり、低いときに高抵抗となる素子を用いれば、磁気抵抗素子の抵抗値を入力信号が高レベル及び低レベルのときに対応して、高抵抗及び低抵抗とすることができる。これにより、入力信号に同期して自動的に充電時に高抵抗に、放電時に低抵抗にできるので、受動素子だけを用いて低コストで容易に充放電の応答を速くすることができる。 According to the third aspect of the present invention, if an element having a high resistance when the magnetic signal level coupled as the magnetoresistive element is high and an element having a high resistance when the magnetic signal level is low is used, the resistance value of the magnetoresistive element is increased. Corresponding to the level and low level, high resistance and low resistance can be achieved. As a result, the high resistance can be automatically set at the time of charging and the low resistance at the time of discharging in synchronization with the input signal, so that the charge / discharge response can be easily accelerated at low cost using only the passive element.

請求項４の発明によれば、充放電回路における充電時及び放電時の各インピーダンスをＰ型ＭＯＳＦＥＴである半導体素子をオン、オフさせて得ることができるので、充電時のインピーダンスをより大きく、放電時のインピーダンスをより小さくでき、充放電の応答をより速く確実に行うことができる。 According to the invention of claim 4, since each impedance at the time of charging and discharging in the charging / discharging circuit can be obtained by turning on and off the semiconductor element which is a P-type MOSFET, the impedance at the time of charging is further increased. The impedance at the time can be made smaller, and the charge / discharge response can be performed more quickly and reliably.

請求項５の発明によれば、Ｎ型ＭＯＳＦＥＴを用いて充放電回路をスイッチングさせるので、充放電の応答をより速くすることができる。 According to the invention of claim 5, since the charge / discharge circuit is switched using the N-type MOSFET, the charge / discharge response can be made faster.

請求項６の発明によれば、充放電回路におけるＮ型ＭＯＳＦＥＴへの駆動電圧を第３のインダクタと第２の整流回路から別途に得ることができるので、Ｎ型ＭＯＳＦＥＴの駆動回路設計の自由度が増し、Ｎ型ＭＯＳＦＥＴに必要以上に駆動電圧を掛けないように最適に設計できる。従って、必要最小の電流容量を持つ入力容量の小さいＮ型ＭＯＳＦＥＴを選んで設計することができるので、Ｎ型ＭＯＳＦＥＴのスイッチング応答を速くして、装置全体のリレー応答をより高速にできる。 According to the sixth aspect of the present invention, since the drive voltage to the N-type MOSFET in the charge / discharge circuit can be obtained separately from the third inductor and the second rectifier circuit, the degree of freedom in designing the drive circuit of the N-type MOSFET Therefore, the N-type MOSFET can be optimally designed so as not to apply a driving voltage more than necessary. Therefore, an N-type MOSFET having a minimum necessary current capacity and a small input capacitance can be selected and designed, so that the switching response of the N-type MOSFET can be made faster and the relay response of the entire device can be made faster.

請求項７の発明によれば、半導体スイッチング素子に流れる電流の大きさにより充放電回路の出力を制御できるので、充放電回路により過電流時に半導体スイッチング素子の電流を制限して半導体スイッチング素子を保護することができる。 According to the invention of claim 7, since the output of the charge / discharge circuit can be controlled by the magnitude of the current flowing through the semiconductor switching element, the current of the semiconductor switching element is limited by the charge / discharge circuit to protect the semiconductor switching element at the time of overcurrent. can do.

請求項８の発明によれば、入出力の各回路を１チップ化することができるので、装置全体を小型化することができる。 According to the eighth aspect of the present invention, since each input / output circuit can be made into one chip, the entire apparatus can be miniaturized.

請求項９の発明によれば、１チップで半導体リレーの複数接点化が可能となるので、小型化と共に高機能化することができる。 According to the ninth aspect of the present invention, since a plurality of contact points of the semiconductor relay can be formed with one chip, it is possible to increase the function while reducing the size.

請求項１０の発明によれば、半導体スイッチング素子を出力用ＭＯＳＦＥＴとしたことにより、高耐圧で信頼性の高い半導体リレーを形成することができる。 According to the invention of claim 10, since the semiconductor switching element is an output MOSFET, a semiconductor relay with high breakdown voltage and high reliability can be formed.

以下、本発明の第１の実施形態に係る半導体リレー装置について図面を参照して説明する。図１は、本実施形態における半導体リレー装置１と、本半導体リレー装置１により開閉される出力用ＭＯＳＦＥＴ２０（半導体スイッチング素子）とを示す。本半導体リレー装置１は、発振回路２と、インダクタ部３と、整流回路４と、充放電回路５とを有する。図２は、本半導体リレー装置１の動作を説明するための各種信号波形を示す。ここで、Ａ１は入力信号、Ａ２は発振回路２の発振信号、Ｂ１はインダクタ部３のインダクタ出力信号、Ｂ２は整流回路４の整流出力信号を示し、Ｂ３は充放電回路５の充放電出力信号、Ｂ４は出力用ＭＯＳＦＥＴ２０のオン、オフ時の出力端子２０ａ、２０ｂ間の出力電圧波形を示す。 Hereinafter, a semiconductor relay device according to a first embodiment of the present invention will be described with reference to the drawings. FIG. 1 shows a semiconductor relay device 1 according to the present embodiment and an output MOSFET 20 (semiconductor switching element) that is opened and closed by the semiconductor relay device 1. The semiconductor relay device 1 includes an oscillation circuit 2, an inductor unit 3, a rectifier circuit 4, and a charge / discharge circuit 5. FIG. 2 shows various signal waveforms for explaining the operation of the semiconductor relay device 1. Here, A1 is an input signal, A2 is an oscillation signal of the oscillation circuit 2, B1 is an inductor output signal of the inductor unit 3, B2 is a rectification output signal of the rectification circuit 4, and B3 is a charge / discharge output signal of the charge / discharge circuit 5. , B4 indicate output voltage waveforms between the output terminals 20a and 20b when the output MOSFET 20 is on and off.

半導体リレー装置１において、発振回路２は、入力端子２ａ、２ｂからの入力信号Ａ１のオン、オフに応答して発振する電子回路により構成され、入力信号Ａ１がＬＯＷからＨＩＧＨになると、インダクタ部３が電磁結合し易く、整流回路４が整流し易い所定の周波数のパルス状の発振信号Ａ２を発生する。このような入力信号Ａ１により発振する発振回路２は、デジタルＬＳＩ回路等を用いて形成できるので、温度的に極めて安定した発振信号を容易に得ることができる。この発振回路２で発生された発振信号Ａ２は、インダクタ部３に入力され、電磁信号に変換される。 In the semiconductor relay device 1, the oscillation circuit 2 is configured by an electronic circuit that oscillates in response to the on / off of the input signal A1 from the input terminals 2a and 2b. When the input signal A1 changes from LOW to HIGH, the inductor unit 3 Generates a pulsed oscillation signal A2 having a predetermined frequency that is easy to be electromagnetically coupled and the rectifier circuit 4 is easy to rectify. Since the oscillation circuit 2 that oscillates by such an input signal A1 can be formed using a digital LSI circuit or the like, an oscillation signal that is extremely stable in terms of temperature can be easily obtained. The oscillation signal A2 generated by the oscillation circuit 2 is input to the inductor unit 3 and converted into an electromagnetic signal.

インダクタ部３は、インダクタ部３の入力側となる第１のインダクタＬ１と、この第１のインダクタＬ１からの電磁信号を受けて電気信号を発生する出力側の第２のインダクタＬ２とを有し、インダクタＬ１、Ｌ２間の巻き線数比に応じて入出力間でインピーダンスを変換するコイルトランスを形成している。このインダクタ部３の第１のインダクタＬ１に入力された発振信号Ａ２は、電磁信号に変換され、第２のインダクタＬ２から交流状の矩形波を成すインダクタ出力信号Ｂ１として出力され、整流回路４に入力される。 The inductor unit 3 includes a first inductor L1 that is an input side of the inductor unit 3 and an output-side second inductor L2 that receives an electromagnetic signal from the first inductor L1 and generates an electrical signal. A coil transformer is formed that converts impedance between input and output in accordance with the ratio of the number of windings between the inductors L1 and L2. The oscillation signal A2 input to the first inductor L1 of the inductor unit 3 is converted into an electromagnetic signal and output from the second inductor L2 as an inductor output signal B1 that forms an AC-shaped rectangular wave. Entered.

整流回路４は、両波整流回路（図示なし）を有し、この両波整流回路により、第２のインダクタＬ２からのインダクタ出力信号Ｂ１を両波整流し、両波整流された整流出力信号Ｂ２を出力し、この整流出力信号Ｂ２は、充放電回路５に入力される。 The rectifier circuit 4 includes a double-wave rectifier circuit (not shown). The double-wave rectifier circuit rectifies the inductor output signal B1 from the second inductor L2 and rectifies the two-wave rectified output signal B2. This rectified output signal B 2 is input to the charge / discharge circuit 5.

充放電回路５は、種々の構成を採用することができ、例えば、図３に示すように、抵抗５１により構成され、整流回路４に並列に接続されると共に、出力用ＭＯＳＦＥＴ２０のゲート端子２１とソース端子２２端子間に接続されている。整流出力信号Ｂ２は、出力用ＭＯＳＦＥＴ２０の入力容量によりそのピーク電圧が積分されて、充放電回路５の充放電出力信号Ｂ３となり、充放電回路５の両端に電位差を発生させる。 The charging / discharging circuit 5 can employ various configurations. For example, as shown in FIG. 3, the charging / discharging circuit 5 includes a resistor 51 and is connected in parallel to the rectifier circuit 4, and is connected to the gate terminal 21 of the output MOSFET 20. The source terminal 22 is connected between the terminals. The peak voltage of the rectified output signal B 2 is integrated by the input capacitance of the output MOSFET 20 to become a charge / discharge output signal B 3 of the charge / discharge circuit 5, and a potential difference is generated between both ends of the charge / discharge circuit 5.

出力用ＭＯＳＦＥＴ２０は、半導体リレー装置１により開閉される半導体スイッチング素子である。この出力用ＭＯＳＦＥＴ２０は、充放電回路５の両端の電位差が出力用ＭＯＳＦＥＴ２０のゲート端子２１とソース端子２２間に印加されることによりスイッチングされ、出力用ＭＯＳＦＥＴ２０の出力端子２０ａ、２０ｂ間がオン、オフされて開閉される。なお、出力用ＭＯＳＦＥＴ２０は、高耐圧で電流容量が大きいため、ゲート端子２１とソース端子２２間に比較的大きい入力容量（例えば、数１０００ｐＦ）を持つ。 The output MOSFET 20 is a semiconductor switching element that is opened and closed by the semiconductor relay device 1. The output MOSFET 20 is switched by applying a potential difference between both ends of the charge / discharge circuit 5 between the gate terminal 21 and the source terminal 22 of the output MOSFET 20, and the output terminals 20 a and 20 b of the output MOSFET 20 are turned on and off. Is opened and closed. Since the output MOSFET 20 has a high breakdown voltage and a large current capacity, the output MOSFET 20 has a relatively large input capacity (for example, several thousand pF) between the gate terminal 21 and the source terminal 22.

上記のように構成された半導体リレー装置１におけるリレー動作について説明する。発振回路２において、その入力端子２ａ、２ｂに印加される入力信号Ａ１がＬＯＷからＨＩＧＨになると、所定の周波数のパルス状の発振信号Ａ２を発生する。この発振信号Ａ２は、発振回路２の負荷となっているインダクタ部３のインダクタＬ１に流れ、電磁信号に変換される。このインダクタＬ１からの電磁信号は、インダクタＬ１と電磁的に結合する第２のインダクタＬ２に誘起されてインダクタ出力信号Ｂ１を発生する。そして、このインダクタＬ２からのインダクタ出力信号Ｂ１は、整流回路４で両波整流されて整流出力信号Ｂ２となる。この整流出力信号Ｂ２は、充放電回路５で充放電され、この充放電回路５から充放電出力信号Ｂ３が出力される。この充放電回路５の出力の両端の電位差が出力用ＭＯＳＦＥＴ２０のゲート端子２１とソース端子２２に印加される。この電位差は、出力用ＭＯＳＦＥＴ２０の制御信号となり、この制御信号により出力用ＭＯＳＦＥＴ２０はスイッチングされ、その出力端子２０ａ、２０ｂ間の出力波形Ｂ４に示すように、入力信号Ａ１と同期してオン、オフされてリレー動作が行われる。 The relay operation in the semiconductor relay device 1 configured as described above will be described. In the oscillation circuit 2, when the input signal A1 applied to the input terminals 2a and 2b changes from LOW to HIGH, a pulsed oscillation signal A2 having a predetermined frequency is generated. The oscillation signal A2 flows into the inductor L1 of the inductor unit 3 serving as a load of the oscillation circuit 2, and is converted into an electromagnetic signal. The electromagnetic signal from the inductor L1 is induced by a second inductor L2 that is electromagnetically coupled to the inductor L1 to generate an inductor output signal B1. The inductor output signal B1 from the inductor L2 is subjected to both-wave rectification by the rectifier circuit 4 to be a rectified output signal B2. The rectified output signal B2 is charged / discharged by the charge / discharge circuit 5, and the charge / discharge output signal B3 is output from the charge / discharge circuit 5. A potential difference between both ends of the output of the charge / discharge circuit 5 is applied to the gate terminal 21 and the source terminal 22 of the output MOSFET 20. This potential difference becomes a control signal for the output MOSFET 20, and the output MOSFET 20 is switched by this control signal, and is turned on and off in synchronization with the input signal A1 as shown in the output waveform B4 between the output terminals 20a and 20b. Relay operation is performed.

このように、第１の実施形態の半導体リレー装置１によれば、発振回路２が温度的に極めて安定であり、この出力である発振信号Ａ２を基にして生成される整流出力信号Ｂ２も安定なものとなるので、この整流出力信号Ｂ２に基づく充放電回路５の出力の電位差も安定なものにできる。これにより、従来のように高温で不安定な発光素子や受光素子を用いることなく、入力信号に応答する発振信号を基にして得た制御信号により、高温でも確実にＭＯＳＦＥＴ２０をオン、オフでき、安定したスイッチング動作の半導体リレー装置１を得ることができる。なお、発振回路２の発振信号Ａ２は、整流されて直流の整流出力信号Ｂ２に変換されるので、その電圧が出力用ＭＯＳＦＥＴ２０を駆動できる所定電圧以上であれば、出力用ＭＯＳＦＥＴ２０をスイッチングすることができることから、その発振周波数は多少変動しても問題はない。 Thus, according to the semiconductor relay device 1 of the first embodiment, the oscillation circuit 2 is extremely stable in temperature, and the rectified output signal B2 generated based on the oscillation signal A2 that is the output is also stable. Therefore, the potential difference of the output of the charge / discharge circuit 5 based on the rectified output signal B2 can be made stable. Thereby, without using a light emitting element and a light receiving element that are unstable at high temperatures as in the prior art, the MOSFET 20 can be reliably turned on and off even at high temperatures by a control signal obtained based on an oscillation signal that responds to an input signal. The semiconductor relay device 1 having a stable switching operation can be obtained. Since the oscillation signal A2 of the oscillation circuit 2 is rectified and converted into a DC rectified output signal B2, if the voltage is equal to or higher than a predetermined voltage that can drive the output MOSFET 20, the output MOSFET 20 can be switched. Therefore, there is no problem even if the oscillation frequency varies somewhat.

図４は、本発明の第２の実施形態を示す。以下の実施形態では、充放電回路５の構成が相違するものを示す。本実施形態は、第１の実施形態と同様の構成において、充放電回路５が、抵抗５１に代えて、第１のインダクタＬ１と電磁的に結合される磁気抵抗素子５２により構成される。 FIG. 4 shows a second embodiment of the present invention. In the following embodiment, the structure of the charge / discharge circuit 5 is different. In the present embodiment, the charge / discharge circuit 5 is configured by a magnetoresistive element 52 that is electromagnetically coupled to the first inductor L1 instead of the resistor 51 in the same configuration as that of the first embodiment.

この磁気抵抗素子５２は、印加磁界の大きさによって抵抗値が変化する可変抵抗素子である。ここでは、磁気抵抗素子５２として、結合される磁気信号レベルが高いときに高抵抗となり、低いときに低抵抗となる可変抵抗素子を用いる。このような磁気抵抗素子５２としては、例えば、ＭＲ（ＭａｇｎｅｔｏＲｅｓｉｓｔｉｖｅ）効果素子や高透磁率を有する鉄ニッケル合金（通称パーマロイ）等がある。 The magnetoresistive element 52 is a variable resistance element whose resistance value varies depending on the magnitude of the applied magnetic field. Here, a variable resistance element is used as the magnetoresistive element 52. The variable resistance element has a high resistance when the magnetic signal level to be coupled is high and a low resistance when the magnetic signal level is low. Examples of such a magnetoresistive element 52 include an MR (Magneto Resistive) effect element and an iron-nickel alloy (commonly called permalloy) having a high magnetic permeability.

上記構成において、入力信号がＨＩＧＨのとき、発振回路２の発振信号により第１のインダクタＬ１で磁界が発生すると、この磁界が磁気抵抗素子５２に電磁結合され、磁気抵抗素子５２の抵抗が大きくなる。これにより、充放電回路５の充電時のインピーダンスを高くできる。また、入力信号がＬＯＷとなると、発振信号が無くなるので、磁気抵抗素子５２に結合する磁界が無くなり、磁気抵抗素子５２の抵抗が小さくなり、充放電回路５の放電時のインピーダンスを低くできる。 In the above configuration, when a magnetic field is generated in the first inductor L1 by the oscillation signal of the oscillation circuit 2 when the input signal is HIGH, this magnetic field is electromagnetically coupled to the magnetoresistive element 52, and the resistance of the magnetoresistive element 52 increases. . Thereby, the impedance at the time of charge of the charging / discharging circuit 5 can be made high. Further, when the input signal becomes LOW, there is no oscillation signal, so there is no magnetic field coupled to the magnetoresistive element 52, the resistance of the magnetoresistive element 52 is reduced, and the impedance of the charge / discharge circuit 5 during discharge can be lowered.

このように第２の実施形態によれば、磁気抵抗素子５２の抵抗値を入力信号のＨＩＧＨとＬＯＷで可変することにより、、充放電回路５を入力信号に同期して出力用ＭＯＳＦＥＴ２０の充放電の応答を速くすることができる。また、この充放電回路５は、受動素子だけを用いて構成できるので、低コストにできると共に、半導体能動素子のオン、オフ時に発生するスイッチングノイズがないので、他の回路にノイズ妨害を与えることが少ない。 As described above, according to the second embodiment, by changing the resistance value of the magnetoresistive element 52 according to the HIGH and LOW of the input signal, the charge / discharge circuit 5 is charged / discharged of the output MOSFET 20 in synchronization with the input signal. Can speed up the response. In addition, since the charge / discharge circuit 5 can be configured using only passive elements, the cost can be reduced, and there is no switching noise generated when the semiconductor active element is turned on / off, so that other circuits are disturbed by noise. Less is.

図５は、本発明の第３の実施形態を示す。本実施形態は、第１の実施形態と同様の構成において、充放電回路５が、抵抗５３とＰ型ＭＯＳＦＥＴ５４とにより構成される。ここでは、充放電回路５の構成のみ図示している。 FIG. 5 shows a third embodiment of the present invention. In the present embodiment, the charge / discharge circuit 5 includes a resistor 53 and a P-type MOSFET 54 in the same configuration as that of the first embodiment. Here, only the configuration of the charge / discharge circuit 5 is illustrated.

充放電回路５において、抵抗５３は、Ｐ型ＭＯＳＦＥＴ５４のゲート端子５４ａとソース端子５４ｂ間に接続される。また、ゲート端子５４ａとドレイン端子５４ｃは、充放電回路５の入力側として、整流回路４の出力側に接続され、ドレイン端子５４ｃとソース端子５４ｂは、充放電回路５の出力側として、出力用ＭＯＳＦＥＴ２０の入力側に接続される。また、Ｐ型ＭＯＳＦＥＴ５４は、ゲート電圧がゼロのときは、ソース・ドレイン間に電流が流れるデプレッション形のＰ型ＭＯＳＦＥＴ５４を用いている。 In the charge / discharge circuit 5, the resistor 53 is connected between the gate terminal 54 a and the source terminal 54 b of the P-type MOSFET 54. The gate terminal 54a and the drain terminal 54c are connected to the output side of the rectifier circuit 4 as the input side of the charge / discharge circuit 5, and the drain terminal 54c and the source terminal 54b are used as the output side of the charge / discharge circuit 5 for output. It is connected to the input side of the MOSFET 20. The P-type MOSFET 54 uses a depletion type P-type MOSFET 54 in which a current flows between the source and the drain when the gate voltage is zero.

上記構成において、Ｐ型ＭＯＳＦＥＴ５４のゲート端子５４ａへの入力電圧がＬＯＷのときは、デプレッション形により、Ｐ型ＭＯＳＦＥＴ５４は導通状態にあるので、そのソース・ドレイン間は、短絡状態となりインピーダンスが低くなっている。また、ゲート端子５４ａへの入力電圧がＨＩＧＨのときは、抵抗５３における電圧降下により、ゲート端子５４ａの電位の方がソース端子５４ｂの電位より高くなる。このため、Ｐ型ＭＯＳＦＥＴ５４は、非導通となり、ソース・ドレイン間は開放となるので、そのインピーダンスが高くなる。これにより、充放電回路５のインピーダンスを、入力信号Ａ１がＬＯＷにおける放電時に低く、ＨＩＧＨにおける充電時に高くできる。 In the above configuration, when the input voltage to the gate terminal 54a of the P-type MOSFET 54 is LOW, the P-type MOSFET 54 is in a conductive state due to the depletion type. Yes. Further, when the input voltage to the gate terminal 54a is HIGH, the potential of the gate terminal 54a becomes higher than the potential of the source terminal 54b due to a voltage drop in the resistor 53. For this reason, the P-type MOSFET 54 becomes non-conductive and the source and drain are opened, so that the impedance becomes high. Thereby, the impedance of the charging / discharging circuit 5 can be made low when the input signal A1 is discharged when LOW, and high when charging when HIGH.

このように第３の実施形態によれば、ゲート電圧がゼロにおいて導通状態となるデプレッション形のＰ型ＭＯＳＦＥＴ５４を用いて充放電回路５をスイッチングさせるので、充放電回路５の充電時のインピーダンスをより大きく、放電時のインピーダンスをより小さくでき、出力用ＭＯＳＦＥＴ２０に対する充放電の応答を速くすることができる。 As described above, according to the third embodiment, since the charging / discharging circuit 5 is switched using the depletion type P-type MOSFET 54 that becomes conductive when the gate voltage is zero, the impedance of the charging / discharging circuit 5 during charging is further increased. The impedance at the time of discharging can be further reduced, and the charge / discharge response to the output MOSFET 20 can be accelerated.

図６は、本発明の第４の実施形態を示す。本実施形態は、第１の実施形態と同様の構成において、充放電回路５が、抵抗５５とＮ型ＭＯＳＦＥＴ５６とにより構成される。ここでは、充放電回路５の構成のみ図示している。 FIG. 6 shows a fourth embodiment of the present invention. In the present embodiment, the charge / discharge circuit 5 includes a resistor 55 and an N-type MOSFET 56 in the same configuration as that of the first embodiment. Here, only the configuration of the charge / discharge circuit 5 is illustrated.

充放電回路５において、抵抗５５はＮ型ＭＯＳＦＥＴ５６のゲート端子５６ａとソース端子５６ｂ間に接続される。また、ドレイン端子５６ｃとゲート端子５６ａとは、充放電回路５の入力側となり、整流回路４の出力側に接続される。また、ドレイン端子５６ｃとソース端子５６ｂは、充放電回路５の出力側となり、出力用ＭＯＳＦＥＴ２０（図１参照）の入力側に接続される。また、Ｎ型ＭＯＳＦＥＴ５６は、前記Ｐ型ＭＯＳＦＥＴ５４と同様に、ゲート電圧がゼロでもソース・ドレイン間に電流が流れるデプレッション形としている。 In the charge / discharge circuit 5, the resistor 55 is connected between the gate terminal 56 a and the source terminal 56 b of the N-type MOSFET 56. Further, the drain terminal 56 c and the gate terminal 56 a become the input side of the charge / discharge circuit 5 and are connected to the output side of the rectifier circuit 4. Moreover, the drain terminal 56c and the source terminal 56b become the output side of the charging / discharging circuit 5, and are connected to the input side of the output MOSFET 20 (see FIG. 1). Similarly to the P-type MOSFET 54, the N-type MOSFET 56 is a depletion type in which a current flows between the source and drain even when the gate voltage is zero.

上記構成において、Ｎ型ＭＯＳＦＥＴ５６のゲート端子５６ａへの入力電圧がＬＯＷのときは、デプレッション形により、Ｎ型ＭＯＳＦＥＴ５６は導通状態にあるので、そのソース・ドレイン間は、略短絡状態となりインピーダンスが低くなっている。また、ゲート端子５６ａへの入力電圧がＨＩＧＨのときは、抵抗５５における電圧降下により、ゲート端子５６ａの電位がソース端子５６ｂの電位より低くなる。このため、Ｎ型ＭＯＳＦＥＴ５６は、非導通となり、ソース・ドレイン間は開放となり、そのインピーダンスが高くなる。これにより、充放電回路５のインピーダンスを、入力信号Ａ１がＨＩＧＨにおける充電時に高く、ＬＯＷにおける放電時に低くできる。 In the above configuration, when the input voltage to the gate terminal 56a of the N-type MOSFET 56 is LOW, the N-type MOSFET 56 is in a conductive state due to the depletion type. ing. Further, when the input voltage to the gate terminal 56a is HIGH, the potential of the gate terminal 56a becomes lower than the potential of the source terminal 56b due to the voltage drop in the resistor 55. For this reason, the N-type MOSFET 56 becomes non-conductive, the source and drain are opened, and the impedance is increased. As a result, the impedance of the charge / discharge circuit 5 can be increased when the input signal A1 is charged when HIGH and discharged when LOW is discharged.

このように、第４の実施形態によれば、前記Ｐ型ＭＯＳＦＥＴ５４より動作速度の速いＮ型ＭＯＳＦＥＴ５６を用いて、充放電回路５のインピーダンスを切替えることができるので、出力用ＭＯＳＦＥＴ２０に対する充放電の応答をより速く行うことができる。 Thus, according to the fourth embodiment, since the impedance of the charge / discharge circuit 5 can be switched using the N-type MOSFET 56 having a higher operation speed than the P-type MOSFET 54, the charge / discharge response to the output MOSFET 20 is achieved. Can be done faster.

図７は、本発明の第５の実施形態を示す。本実施形態は、第１の実施形態と同様の構成において、充放電回路５が、インダクタ部３の第３のインダクタＬ３、第２の整流回路５７、抵抗５８、及びＮ型ＭＯＳＦＥＴ５９を備える。 FIG. 7 shows a fifth embodiment of the present invention. In the present embodiment, the charge / discharge circuit 5 includes the third inductor L3, the second rectifier circuit 57, the resistor 58, and the N-type MOSFET 59 of the inductor unit 3 in the same configuration as the first embodiment.

第３のインダクタＬ３は、第２のインダクタＬ２とは別に、第１のインダクタＬ１と電磁的に結合されたコイルにより形成される。これにより、第３のインダクタＬ３は、第１のインダクタＬ１から独立に電磁信号を受けて電気信号を発生し、この電気信号は第２の整流回路５７で整流される。第２の整流回路５７の出力側は抵抗５８に接続され、この抵抗５８の両端はＮ型ＭＯＳＦＥＴ５９のゲート端子５９ａとソース端子５９ｂに接続される。Ｎ型ＭＯＳＦＥＴ５９のドレイン端子５９ｃとソース端子５９ｂが、出力用ＭＯＳＦＥＴ２０のゲート端子２１とソース端子２２に接続されている。 The third inductor L3 is formed of a coil that is electromagnetically coupled to the first inductor L1 separately from the second inductor L2. Accordingly, the third inductor L3 receives an electromagnetic signal independently from the first inductor L1 to generate an electric signal, and this electric signal is rectified by the second rectifier circuit 57. The output side of the second rectifier circuit 57 is connected to a resistor 58, and both ends of the resistor 58 are connected to the gate terminal 59 a and the source terminal 59 b of the N-type MOSFET 59. The drain terminal 59 c and the source terminal 59 b of the N-type MOSFET 59 are connected to the gate terminal 21 and the source terminal 22 of the output MOSFET 20.

上記構成により、第２の整流回路５７は、入力信号Ａ１のＨＩＧＨ、ＬＯＷに対応する整流出力信号を生成し、この整流出力信号は充放電作用を行う抵抗５８に加えられる。この抵抗５８からの充放電出力信号によりＮ型ＭＯＳＦＥＴ５９をオン、オフし、出力用ＭＯＳＦＥＴ２０を開閉する。これにより、充放電回路５の充電時のインピーダンスを高く、放電時のインピーダンスを低くすることができ、出力用ＭＯＳＦＥＴ２０に対する充放電の応答を高速に行うことができる。 With the above configuration, the second rectifier circuit 57 generates a rectified output signal corresponding to HIGH and LOW of the input signal A1, and this rectified output signal is added to the resistor 58 that performs charging and discharging. The N-type MOSFET 59 is turned on / off by the charge / discharge output signal from the resistor 58, and the output MOSFET 20 is opened / closed. Thereby, the impedance at the time of charge of the charge / discharge circuit 5 can be made high, the impedance at the time of discharge can be made low, and the charge / discharge response to the output MOSFET 20 can be performed at high speed.

このように第５の実施形態によれば、充放電の応答を高速に行うことができると共に、Ｎ型ＭＯＳＦＥＴ５９への駆動電圧を第３のインダクタと第２の整流回路から独立に得ることができる。このため、Ｎ型ＭＯＳＦＥＴ５９の駆動回路設計の自由度が増し、Ｎ型ＭＯＳＦＥＴ５９に必要以上に駆動電圧を掛けない最適設計が可能となる。従って、必要最小の電流容量を持つ入力容量の小さいＮ型ＭＯＳＦＥＴ５９を選んで設計することができ、Ｎ型ＭＯＳＦＥＴ５９のスイッチング応答を速くして、リレー応答をより高速にできる。 As described above, according to the fifth embodiment, the charge / discharge response can be performed at a high speed, and the drive voltage to the N-type MOSFET 59 can be obtained independently from the third inductor and the second rectifier circuit. . For this reason, the degree of freedom in designing the drive circuit of the N-type MOSFET 59 is increased, and an optimum design is possible in which the drive voltage is not applied to the N-type MOSFET 59 more than necessary. Therefore, it is possible to select and design an N-type MOSFET 59 having a minimum necessary current capacity and a small input capacitance. The switching response of the N-type MOSFET 59 can be made faster, and the relay response can be made faster.

図８は、本発明の第６の実施形態を示す。本実施形態は、第１の実施形態と同様の構成において、出力用ＭＯＳＦＥＴ２０（半導体スイッチング素子）の出力に直列に挿入された電流検出用の抵抗２３を備え、この抵抗２３の両端にに発生する電位差Ｖｓにより充放電回路５をフィードバック制御する。 FIG. 8 shows a sixth embodiment of the present invention. The present embodiment includes a current detection resistor 23 inserted in series with the output of the output MOSFET 20 (semiconductor switching element) in the same configuration as the first embodiment, and is generated at both ends of the resistor 23. The charge / discharge circuit 5 is feedback controlled by the potential difference Vs.

充放電回路５は、充放電電流を流す抵抗５１（単体でも充放電回路となる）とその両端に接続されるバイポーラトランジスタ６１からなる電流制限回路６とを有し、バイポーラトランジスタ６１のコレクタ端子６１ｃは出力用ＭＯＳＦＥＴ２０のゲート端子２１に接続され、エミッタ端子６１ｂは接地されている。出力用ＭＯＳＦＥＴ２０は、ソース端子２２と接地間に、出力用ＭＯＳＦＥＴ２０に流れる電流を検出する抵抗２３が接続され、この抵抗２３のソース端子２２側はバイポーラトランジスタ６１のベース端子６１ａに接続されている。 The charging / discharging circuit 5 includes a resistor 51 (which can be a charging / discharging circuit as a single unit) through which a charging / discharging current flows and a current limiting circuit 6 including a bipolar transistor 61 connected to both ends of the resistor 51, and a collector terminal 61 c of the bipolar transistor 61. Is connected to the gate terminal 21 of the output MOSFET 20, and the emitter terminal 61b is grounded. The output MOSFET 20 is connected between the source terminal 22 and the ground to a resistor 23 for detecting a current flowing through the output MOSFET 20, and the source terminal 22 side of the resistor 23 is connected to the base terminal 61 a of the bipolar transistor 61.

上記構成において、抵抗２３の両端に発生する検出電圧Ｖｓは、バイポーラトランジスタ６１のベース端子６１ａにフィードバックされる。これにより、出力用ＭＯＳＦＥＴ２０に流れる電流が大きくなると、バイポーラトランジスタ６１が導通され、充放電回路５の出力インピーダンスを低下し、出力用ＭＯＳＦＥＴ２０の電流を遮断又は低減することができる。 In the above configuration, the detection voltage Vs generated across the resistor 23 is fed back to the base terminal 61 a of the bipolar transistor 61. Thereby, when the current flowing through the output MOSFET 20 increases, the bipolar transistor 61 is turned on, the output impedance of the charge / discharge circuit 5 is lowered, and the current of the output MOSFET 20 can be cut off or reduced.

このように、第６の実施形態によれば、出力用ＭＯＳＦＥＴ２０に流れる電流の大きさにより充放電回路５の出力を制御できるので、過電流時に充放電回路５により出力用ＭＯＳＦＥＴ２０の電流を制限して出力用ＭＯＳＦＥＴ２０を保護することができる。なお、本実施形態では、電流制限回路６を充放電回路５と一体化したが、充放電回路５と分離して充放電回路５の前後に構成してもよい。 As described above, according to the sixth embodiment, since the output of the charge / discharge circuit 5 can be controlled by the magnitude of the current flowing through the output MOSFET 20, the current of the output MOSFET 20 is limited by the charge / discharge circuit 5 during overcurrent. Thus, the output MOSFET 20 can be protected. In the present embodiment, the current limiting circuit 6 is integrated with the charging / discharging circuit 5, but may be configured before and after the charging / discharging circuit 5 separately from the charging / discharging circuit 5.

図９（ａ）、（ｂ）は、本発明の第７の実施形態に係る半導体リレー装置１の構成を示す。本実施形態は、第１の実施形態と同様の構成において、上述した各回路から成る入力側の回路群３２及び出力側の回路群３３を同一の半導体基板３０上に形成したしたものである。 FIGS. 9A and 9B show the configuration of the semiconductor relay device 1 according to the seventh embodiment of the present invention. In the present embodiment, an input-side circuit group 32 and an output-side circuit group 33 including the above-described circuits are formed on the same semiconductor substrate 30 in the same configuration as that of the first embodiment.

半導体リレー装置１は、発振回路２（図１参照）を有する部分を入力側回路群３２とし、インダクタ部３、整流回路４（図１参照）、及び充放電回路５を有する部分を出力側回路群３３として、回路群３２、３３を同一半導体基板３０上に絶縁膜である誘電体膜３１（３１ａ）で直流的に分離してチップ状に形成したものである。 In the semiconductor relay device 1, a portion having the oscillation circuit 2 (see FIG. 1) is used as the input side circuit group 32, and a portion having the inductor unit 3, the rectifier circuit 4 (see FIG. 1), and the charge / discharge circuit 5 is the output side circuit. As the group 33, the circuit groups 32 and 33 are formed on the same semiconductor substrate 30 in a chip shape by being separated in a direct current manner by a dielectric film 31 (31a) which is an insulating film.

出力側回路群３３は、出力側回路チップ３４と出力側回路チップ３４のチップ上に形成されたインダクタチップ３５から成り、インダクタチップ３５は、平面コイルで構成された第１のインダクタＬ１及び第２のインダクタＬ２を電磁結合させながら誘電体膜３１（３１ｂ）で直流的に絶縁分離して構成されている。第１のインダクタＬ１の両端は、接続パッド３３ａ、３３ｂに接続され、さらに、この接続パッド３３ａ、３３ｂからボンディングワイヤ３６ａ、３６ｂを介して、入力側回路群３２の発振回路２の出力パッド３２ａ、３２ｂと接続されている。また、第２のインダクタＬ２の両端は、誘電体膜３１内に形成された導通孔３７ａ、３７ｂに接続され、この導通孔３７ａ、３７ｂを介して、出力側回路チップ３４の整流回路４の入力側と接続されている。なお、絶縁膜として、誘電体膜３１以外の絶縁部材を用いてもよい。 The output side circuit group 33 includes an output side circuit chip 34 and an inductor chip 35 formed on the chip of the output side circuit chip 34. The inductor chip 35 includes a first inductor L1 and a second inductor formed of planar coils. The inductor L2 is isolated and DC-insulated by the dielectric film 31 (31b) while being electromagnetically coupled. Both ends of the first inductor L1 are connected to the connection pads 33a and 33b, and the output pads 32a of the oscillation circuit 2 of the input side circuit group 32 are connected to the connection pads 33a and 33b via the bonding wires 36a and 36b. 32b. Further, both ends of the second inductor L2 are connected to conduction holes 37a and 37b formed in the dielectric film 31, and the input of the rectifier circuit 4 of the output side circuit chip 34 is connected through the conduction holes 37a and 37b. Connected with the side. An insulating member other than the dielectric film 31 may be used as the insulating film.

このように第７の実施形態の半導体リレー装置１によれば、入出力側の各回路群を半導体基板３０上に１チップ化で構成することができるので、装置全体を小型化することができる。なお、インダクタ部３は、出力側回路群３３でなく、入力側回路群３２に構成することもできる。また、誘電体膜３１を多層化することにより、ボンディングワイヤ３６ａ、３６ｂを半導体基板３０内で配線処理することも可能である。 Thus, according to the semiconductor relay device 1 of the seventh embodiment, each circuit group on the input / output side can be formed on the semiconductor substrate 30 as a single chip, so that the entire device can be miniaturized. . The inductor unit 3 can be configured not in the output side circuit group 33 but in the input side circuit group 32. Further, the dielectric wires 31 can be multilayered so that the bonding wires 36 a and 36 b can be processed in the semiconductor substrate 30.

図１０は、本発明の第８の実施形態に係る半導体リレー装置１の構成を示す。本実施形態は、第１の実施形態と同様の構成において、複数組の入力側回路群及び出力側回路群の各回路群を同一の半導体基板３０上に形成したものである。 FIG. 10 shows a configuration of a semiconductor relay device 1 according to the eighth embodiment of the present invention. In the present embodiment, a plurality of sets of input-side circuit groups and output-side circuit groups are formed on the same semiconductor substrate 30 in the same configuration as in the first embodiment.

本実施形態の半導体リレー装置１において、半導体基板３０は、第１の入力側回路群３２と第１の出力側回路群３３の入出力対に加え、第２の入力側回路群３８と第２の出力側回路群３９、第３の入力側回路群４０と第３の出力側回路群４１の各入出力対を有している。これらの各回路群は、誘電体膜３１により半導体基板３０において直流的に分離されている。 In the semiconductor relay device 1 of the present embodiment, the semiconductor substrate 30 includes the second input side circuit group 38 and the second input side in addition to the input / output pair of the first input side circuit group 32 and the first output side circuit group 33. Output side circuit group 39, third input side circuit group 40, and third output side circuit group 41. Each of these circuit groups is galvanically separated on the semiconductor substrate 30 by the dielectric film 31.

このように第８の実施態の半導体リレー装置１によれば、複数組の第１乃至第３の各入力側回路群３２、３８、４０及び第１乃至第３の各出力側回路群３３、３９、４１の各回路群を同一の半導体基板上に入出力対として形成したことにより、複数の出力用ＭＯＳＦＥＴ２０を同時にスイッチングできるので、複数の半導体リレーを小型に形成することができる。 As described above, according to the semiconductor relay device 1 of the eighth embodiment, a plurality of sets of the first to third input side circuit groups 32, 38, and 40 and the first to third output side circuit groups 33, Since each of the circuit groups 39 and 41 is formed as an input / output pair on the same semiconductor substrate, a plurality of output MOSFETs 20 can be switched simultaneously, so that a plurality of semiconductor relays can be formed in a small size.

上述した各種実施形態に係る半導体リレー装置１によれば、従来の発光素子と受光素子を用いる光信号による光結合は、光の指向性が狭いため、厳密な位置合わせが必要であるが、インダクタ間の電磁結合は電磁波の指向性が広いため、それらの配設位置に自由度があり、配置設計が簡単となり、製造も容易になる。また、トランス結合により、光結合と同様に入力側と出力側を電気的に絶縁することができる。 According to the semiconductor relay device 1 according to the various embodiments described above, the optical coupling by the optical signal using the conventional light emitting element and the light receiving element requires narrow alignment because the directivity of light is narrow. Since the electromagnetic coupling between them has a wide directivity of electromagnetic waves, there is a degree of freedom in the arrangement positions thereof, the arrangement design becomes simple, and the manufacture becomes easy. Moreover, the input side and the output side can be electrically insulated by transformer coupling as in the case of optical coupling.

なお、本発明は、上記実施形態に限られるものではなく、様々な変形が可能である。本実施形態では、半導体スイッチング素子として出力用ＭＯＳＦＥＴを用いたが、炭化珪素静電誘導型トランジスタ（ＳｉＣ−ＳＩＴ）などの他の半導体スイッチング素子にも適用することができる。また、出力用ＭＯＳＦＥＴの過電流防止用の電流制限回路として、バイポーラトランシスタを用いたが他のＭＯＳＦＥＴ等の半導体素子を用いても同様に行うことができる。また、上記では半導体リレー装置として、半導体スイッチング素子を別部材とした例を示したが、同素子をも含んだものが半導体リレー装置として構成されてもよい。 In addition, this invention is not restricted to the said embodiment, Various deformation | transformation are possible. In the present embodiment, the output MOSFET is used as the semiconductor switching element, but the present invention can also be applied to other semiconductor switching elements such as a silicon carbide static induction transistor (SiC-SIT). Further, although a bipolar transistor is used as a current limiting circuit for preventing overcurrent of the output MOSFET, the same can be achieved by using other semiconductor elements such as MOSFETs. Moreover, although the example which used the semiconductor switching element as another member was shown as the semiconductor relay apparatus in the above, what also contains the same element may be comprised as a semiconductor relay apparatus.

本発明の第１の実施形態に係る半導体リレー装置の回路図。1 is a circuit diagram of a semiconductor relay device according to a first embodiment of the present invention. 同上装置の動作を説明するための波形図。The wave form diagram for demonstrating operation | movement of an apparatus same as the above. 同上装置の充放電回路の回路図。The circuit diagram of the charging / discharging circuit of an apparatus same as the above. 本発明の第２の実施形態に係る半導体リレー装置の回路図。The circuit diagram of the semiconductor relay apparatus which concerns on the 2nd Embodiment of this invention. 本発明の第３の実施形態に係る半導体リレー装置の充放電回路の回路図。The circuit diagram of the charging / discharging circuit of the semiconductor relay apparatus which concerns on the 3rd Embodiment of this invention. 本発明の第４の実施形態に係る半導体リレー装置の充放電回路の回路図。The circuit diagram of the charging / discharging circuit of the semiconductor relay apparatus which concerns on the 4th Embodiment of this invention. 本発明の第５の実施形態に係る半導体リレー装置の回路図。The circuit diagram of the semiconductor relay apparatus which concerns on the 5th Embodiment of this invention. 本発明の第６の実施形態に係る半導体リレー装置の回路図。The circuit diagram of the semiconductor relay apparatus which concerns on the 6th Embodiment of this invention. （ａ）は本発明の第７の実施形態に係る半導体リレー装置の平面図、（ｂ）は（ａ）におけるＸ−Ｘ線断面図。(A) is a top view of the semiconductor relay apparatus which concerns on the 7th Embodiment of this invention, (b) is the XX sectional view taken on the line in (a). 本発明の第８の実施形態に係る半導体リレー装置の平面図。The top view of the semiconductor relay apparatus which concerns on the 8th Embodiment of this invention. 従来の半導体リレー装置の回路図。The circuit diagram of the conventional semiconductor relay apparatus.

Explanation of symbols

１半導体リレー装置
２発振回路
３インダクタ部（第１のインダクタ、第２のインダクタ、第３のインダクタ）
４整流回路
５充放電回路
２０出力用ＭＯＳＦＥＴ（半導体スイチング素子）
３０半導体基板
３２入力側回路群
３３出力側回路群
５１、５３、５５、５８抵抗
５２磁気抵抗素子
５４Ｐ型ＭＯＳＦＥＴ
５６、５９Ｎ型ＭＯＳＦＥＴ
５４ａ、５６ａゲート端子
５４ｂ、５６ｂソース端子
５４ｃ、５６ｃドレイン端子
Ａ１入力信号
Ｌ１第１のインダクタ
Ｌ２第２のインダクタ
Ｌ３第３のインダクタ DESCRIPTION OF SYMBOLS 1 Semiconductor relay apparatus 2 Oscillation circuit 3 Inductor part (1st inductor, 2nd inductor, 3rd inductor)
4 Rectifier circuit 5 Charge / discharge circuit 20 MOSFET for output (semiconductor switching element)
30 Semiconductor substrate 32 Input side circuit group 33 Output side circuit group 51, 53, 55, 58 Resistance 52 Magnetoresistive element 54 P-type MOSFET
56, 59 N-type MOSFET
54a, 56a Gate terminal 54b, 56b Source terminal 54c, 56c Drain terminal A1 Input signal L1 First inductor L2 Second inductor L3 Third inductor

Claims

In a semiconductor relay device that opens and closes a semiconductor switching element in response to an input signal,
An oscillation circuit for oscillating the input signal;
A first inductor for converting the output of the oscillation circuit into an electromagnetic signal;
A second inductor for receiving an electromagnetic signal from the first inductor and generating an electrical signal;
A rectifier circuit for rectifying the output from the second inductor;
A charge / discharge circuit for charging / discharging the output of the rectifier circuit;
With
A semiconductor relay device, wherein the semiconductor switching element is turned on and off by a potential difference generated at an output of the charge / discharge circuit.

The semiconductor relay device according to claim 1, wherein the charge / discharge circuit includes a resistor.

The semiconductor relay device according to claim 1, wherein the charge / discharge circuit includes a magnetoresistive element that is electromagnetically coupled to the first inductor.

The charge / discharge circuit is composed of a resistor and a P-type MOSFET,
The resistor is connected between a gate terminal and a source terminal of the P-type MOSFET,
2. The semiconductor relay device according to claim 1, wherein the gate terminal and the drain terminal of the P-type MOSFET are input to a charge / discharge circuit, and the source terminal and the drain terminal are output from the charge / discharge circuit.

The charge / discharge circuit includes a resistor and an N-type MOSFET,
The resistor is connected between a gate terminal and a source terminal of the N-type MOSFET,
2. The semiconductor relay device according to claim 1, wherein the drain terminal and the gate terminal of the N-type MOSFET are input to a charge / discharge circuit, and the drain terminal and the source terminal are output to the charge / discharge circuit.

The charge / discharge circuit is
A third inductor for receiving an electromagnetic signal from the first inductor and generating an electrical signal;
A second rectifier circuit for rectifying an electrical signal from the third inductor;
A resistor connected to an output terminal of the second rectifier circuit;
An N-type MOSFET in which the resistor is connected between a gate terminal and a source terminal, and the drain terminal and the source terminal are charged and discharged, and
The semiconductor relay drive device according to claim 1, comprising:

7. The semiconductor device according to claim 1, further comprising a resistor inserted in series with an output of the semiconductor switching element, wherein the charge / discharge circuit is feedback-controlled by a potential difference generated at both ends of the resistor. A semiconductor relay driving device according to claim 1.

8. The semiconductor according to claim 1, wherein the oscillation circuit, the first inductor, the second inductor, the rectifier circuit, and the charge / discharge circuit are formed on the same semiconductor substrate. Relay device.

9. The semiconductor relay device according to claim 8, wherein a plurality of circuit groups including the oscillation circuit, the first inductor, the second inductor, the rectifier circuit, and the charge / discharge circuit are formed on the same semiconductor substrate. .

The semiconductor relay device according to any one of claims 1 to 9, wherein the semiconductor switching element is an output MOSFET.