[go: up one dir, main page]

JP2008159878A - 高さ制御機能を備えたノーフローアンダーフィルによるフリップチップ実装方法 - Google Patents

高さ制御機能を備えたノーフローアンダーフィルによるフリップチップ実装方法 Download PDF

Info

Publication number
JP2008159878A
JP2008159878A JP2006347502A JP2006347502A JP2008159878A JP 2008159878 A JP2008159878 A JP 2008159878A JP 2006347502 A JP2006347502 A JP 2006347502A JP 2006347502 A JP2006347502 A JP 2006347502A JP 2008159878 A JP2008159878 A JP 2008159878A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor
resin
weight
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006347502A
Other languages
English (en)
Inventor
Shigehiko Uemura
成彦 植村
Akihiro Nakamura
昭広 中村
Takashi Mori
高志 森
Hirobumi Matsumoto
博文 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Mektron KK
Original Assignee
Nippon Mektron KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Mektron KK filed Critical Nippon Mektron KK
Priority to JP2006347502A priority Critical patent/JP2008159878A/ja
Priority to US11/901,169 priority patent/US7795075B2/en
Priority to CN2007101882095A priority patent/CN101211802B/zh
Publication of JP2008159878A publication Critical patent/JP2008159878A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H10W72/30
    • H10W74/012
    • H10W74/15
    • H10W74/473
    • H10W72/0711
    • H10W72/07178
    • H10W72/07232
    • H10W72/07234
    • H10W72/07236
    • H10W72/07251
    • H10W72/073
    • H10W72/20
    • H10W72/856
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/53Means to assemble or disassemble
    • Y10T29/5313Means to assemble electrical device
    • Y10T29/53174Means to fasten electrical component to wiring board, base, or substrate

Landscapes

  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】ノーフローアンダーフィルによるフリップチップ実装方法において、基板のパッド電極にバンプを確実に接触させ、信頼性高くリフローはんだ付けできるようにする。
【解決手段】基板52へ樹脂54を先塗りし、その後に、バンプ付き半導体50を基板52へ搭載して、基板52のパッド電極53とバンプ51とを接合するノーフローアンダーフィルによるフリップチップ実装方法において、リフロー治具10の基台11上面に基板52を載置し、基板52へフィラー55が高充填されている樹脂54を塗布し、基板52の所定位置にバンプ付き半導体50を搭載するとともに、半導体50の上部に基板52の製品外形寸法よりも大きい押さえ板21を載置し、かつ、押さえ板21の下面と基台11上面との間にスペーサ13を介装して押さえ板21の押圧量を規制するとともに、基台11上面に立設された位置決め用のガイドピン15にて押さえ板21の水平移動を規制する。
【選択図】図2

Description

本発明はノーフローアンダーフィルによるフリップチップ実装方法に関するものであり、特に、フィラーが高充填されている樹脂を基板へ先塗りして半導体を搭載したときに、基板のパッド電極にバンプを確実に接触させ、信頼性高くリフローはんだ付けできるようにした、高さ制御機能を備えたノーフローアンダーフィルによるフリップチップ実装方法に関するものである。
近年、電子機器の小型化が進み、省スペースおよび電気特性の向上などから、フリップチップ実装方法によって半導体を基板へ搭載することが多い。フリップチップ実装方法は、半導体チップの裏面に設けた端子電極にバンプと称される突起状電極を設け、基板に設けられているパッド電極に前記バンプを介して固定し導通させるものである。
前記バンプは、はんだ材などで形成されるが、接合面積が小さいため取付強度が不足することが多く、また、基板と半導体の熱膨張率の差異などから歪が発生し、機械的衝撃や熱衝撃により、前記バンプがパッド電極から離反するおそれがある。したがって、接合強度を高めるために、前記バンプを熱溶着で基板のパッド電極に接合させた後に、半導体と基板との隙間にエポキシ系の樹脂を流し込んで加熱硬化させるアンダーフィル処理がなされている。
しかし、上記アンダーフィル処理は、はんだ付けによる電極間の接続と、樹脂の硬化のそれぞれについて加熱処理が必要であり、加熱工程が多いのでコスト高となる。また、半導体と基板との隙間の側方から樹脂を流し込むため作業性が悪く、流し込むためのスペースも必要であり、電子機器の小型化の点では不利であった。
この不具合を解消するために、基板へ樹脂を先塗りしておき、その後に、バンプ付き半導体を基板へ押し付けることにより、先塗りした樹脂を押し広げてバンプとパッド電極とを接触させ、その状態のまま加熱することにより、電極間の接続と樹脂の硬化とを一回の加熱工程で行うノーフローアンダーフィルによる実装方法が提案されている(例えば、特許文献1参照)。
ここで、アンダーフィル処理またはノーフローアンダーフィル処理に使用するエポキシ系の樹脂には、フィラーと称されるアルミナや酸化シリカなどの粉末を混入して樹脂の強度を高めてある。アンダーフィル処理においては、バンプをパッド電極に接合させた後に樹脂を流し込むので、フィラーが悪影響を与えることはない。
しかし、ノーフローアンダーフィル処理においては、図7に示すように、半導体50の自重だけでバンプ51を基板52のパッド電極53へ接触させるので、樹脂54に混入されているフィラー55がバンプ51とパッド電極53との間に挟み込まれて、バンプ51とパッド電極53とに間隙が生じることがある。ノーフローアンダーフィル処理では、電極間の接続と樹脂の硬化とを同一加熱工程で行うため、バンプ51とパッド電極53とに間隙があると、この間隙が樹脂54で塞がれて電気的導通ができなくなる。
図8に示すように、重錘56などで半導体50を強制的に基板52へ押圧すれば、フィラー55が押し退けられて、あるいは、フィラー55を巻き込みながら、バンプ51とパッド電極53との電気的導通が確保される。しかし、この状態でリフローはんだ付けを行うと、バンプ51がパッド電極53に熱溶着したのちも重錘56の重みが作用し続けるため、バンプ51が圧壊したり、あるいは、パッド電極53からはみ出して電気的短絡を起こしたりするおそれがある。
ノーフローアンダーフィル処理において重錘を使用する構成としては、基板の上面に球状粒子を含有させた樹脂を塗布し、該球状粒子を基板のパッド電極間の領域に配置させ、半導体の上部に重錘を載置して、そのままリフローはんだ付けを行うようにした装置および方法が知られている(例えば、特許文献2参照)。
特開平10−125724号公報 特開2001−53109号公報
特許文献1記載の発明は、基板へ樹脂を先塗りして、電極間の接続と樹脂の硬化とを一回の加熱工程で行うので、工程の簡素化によるコストダウンが図られる。しかし、図7に示すように、樹脂に混入されているフィラーが、バンプとパッド電極との間に挟み込まれて、電気的導通ができなくなるおそれがある。樹脂に混入されているフィラーを少なくするか、まったく混入させなければ、フィラーの挟み込みによる不具合を解消することができるが、樹脂の強度が低減してバンプが破壊するおそれがある。
特許文献2記載の発明は、重錘によってフィラーを押し退けて、あるいは、フィラーを巻き込んで、バンプとパッド電極との電気的導通を確保するとともに、樹脂の中に球状粒子を混入することにより、半導体と基板との間隙を所定の寸法に保持しようとするものである。しかし、必ずしも球状粒子が基板のパッド電極間の領域に正確に配置されるとは限らず、重錘が位置ずれを起こすおそれもある。
そこで、本発明は、ノーフローアンダーフィルによるフリップチップ実装方法において、フィラーが高充填されている樹脂を基板へ先塗りして半導体を搭載したときに、基板のパッド電極にバンプを確実に接触させ、信頼性高くリフローはんだ付けできるようにすることを目的とする。
本発明は上記目的を達成するために提案されたものであり、請求項1記載の発明は、基板へ樹脂を先塗りし、その後に、バンプ付き半導体を前記基板へ搭載して、基板のパッド電極と前記バンプとを接合するノーフローアンダーフィルによるフリップチップ実装方法において、リフロー治具の基台上面に前記基板を載置し、該基板へフィラーが高充填されている樹脂を塗布し、該基板の所定位置に前記バンプ付き半導体を搭載するとともに、該半導体の上部に前記基板の製品外形寸法よりも大きい重錘を載置し、かつ、該重錘の下面と前記基台上面との間にスペーサを介装して重錘の押圧量を規制するとともに、前記基台上面に立設された位置決めガイドにて該重錘の水平移動を規制することを特徴とする高さ制御機能を備えたノーフローアンダーフィルによるフリップチップ実装方法を提供する。
この構成によれば、フィラーが高充填されている樹脂を基板へ先塗りして半導体を搭載したときに、半導体の上部に載置された重錘が半導体を強制的に基板へ押圧し、該重錘は位置決めガイドにより水平移動が規制されているので、バンプが位置ずれを起こすことなく正確にパッド電極へ押圧される。
この状態でリフローはんだ付けを行うと、たとえ、樹脂に混入されているフィラーがバンプとパッド電極との間に挟み込まれたとしても、前記重錘が半導体を強制的に基板へ押圧するので、該フィラーがバンプとパッド電極との間から押し退けられ、前記バンプが熱溶着によってパッド電極と確実に接合される。あるいは、挟み込まれたフィラーがバンプとパッド電極との間に巻き込まれながら上方から押圧され、前記バンプが熱溶着によってパッド電極と確実に接合される。そして、重錘の下面と基台上面との間にスペーサを介装してあるので、バンプが熱溶着されても重錘の押圧量がスペーサにて規制され、バンプが圧懐したり、あるいは、パッド電極からはみ出して電気的短絡を起こしたりすることはない。
本発明は、上述したように、樹脂に混入されているフィラーがバンプとパッド電極との間に挟みこまれたとしても、重錘で半導体を押圧することにより、フィラーが押し退けられ、あるいは、フィラーを巻き込みながら、バンプとパッド電極との間に隙間が発生するのを防止でき、リフローはんだ付けが行われてバンプとパッド電極との電気的導通を確保することができる。前記重錘は、位置決めガイドにより水平移動が規制されて、位置ずれを起こすことがなく、また、スペーサによって押圧量が規制されて、バンプが圧懐することを防止できる。
かくして、フィラーが高充填されている樹脂を使用して半導体を確実に実装することができ、ノーフローアンダーフィルによるフリップチップ実装方法における作業性ならびに信頼性の向上に寄与できる。
以下、本発明に係るノーフローアンダーフィルによるフリップチップ実装方法について、好適な実施例をあげて説明する。フィラーが高充填されている樹脂を基板へ先塗りして半導体を搭載したときに、基板のパッド電極にバンプを正しい姿勢で接触させ、確実にリフローはんだ付けできるようにするという目的を達成するために、本発明はリフロー治具の基台上面に前記基板を載置し、該基板へフィラーが高充填されている樹脂を塗布し、該基板の所定位置に前記バンプ付き半導体を搭載するとともに、該半導体の上部に前記基板の製品外形寸法よりも大きい重錘を載置し、かつ、該重錘の下面と前記基台上面との間にスペーサを介装して重錘の押圧量を規制するとともに、前記基台上面に立設された位置決めガイドにて該重錘の水平移動を規制することにより実現した。
図1は本発明の実装方法に使用されるリフロー治具10の分解斜視図である。このリフロー治具10は、基板50を載置する基台11と、該基台11の上方に設けられて半導体50を基板52へ搭載する押さえ板21とからなる。
前記基台11の上面には、基板52を正しい位置に固定するための固定ピン12が立設され、該基板52の両側にスペーサ13を固定ピン14にて固定するとともに、基板52の周囲四方にガイドピン15が立設されている。
前記押さえ板21には、ガイドピン15に対応する位置にガイド孔22が設けられ、前記ガイドピン15がガイド孔22に遊嵌して、押さえ板21を基台11に対して上下動可能に位置決めするとともに、押さえ板21の水平移動を規制する位置決めガイドとなっている。また、該押さえ板21は重錘としても作用し、後述するように、半導体50を基板52へ強制的に押圧する。
次に、本発明に係るノーフローアンダーフィルによるフリップチップ実装方法について説明する。図2は前記リフロー治具10の組立状態を模式的に誇張拡大した要部を示す説明図である。前記基台11には所定位置に基板52が固定され、パッド電極53が設けられている基板52の表面に、フィラー55が高充填されているエポキシ系の樹脂54が予め塗布されている。
樹脂54を塗布した基板52の上部には半導体50が配置され、該半導体50の裏面に設けたバンプ51と基板52のパッド電極53が位置ずれなく、樹脂54を介して上下に対峙している。そして、該半導体50の上部に基板52の製品外形寸法よりも大きい押さえ板21を載置する。
該押さえ板21は、半導体50を基板52へ強制的に押圧する重錘としても作用し、前記半導体50のバンプ51が先塗りされている樹脂54を押し広げて、図3に示すように、バンプ51とパッド電極53が接触する。その状態のまま、リフローはんだ処理にて加熱すれば、図4に示すように、バンプ51が熱溶着して基板52のパッド電極53に接合するとともに、樹脂54が硬化してバンプ51およびパッド電極53の周囲を保護する。
前記押さえ板21の下面と基台11の上面との間にスペーサ13が設けられており、押さえ板21が該スペーサ13に当接すると押さえ板21の下降が停止するので、バンプ51がパッド電極53に熱溶着したのちも重錘56の重みが作用し続けることがない。このように、押さえ板21の押圧量がスペーサ13によって規制されるので、バンプ51が圧懐したり、あるいは、パッド電極53からはみ出して電気的短絡を起こしたりすることを防止できる。
また、図5に示すように、樹脂54に混入されているフィラー55がバンプ51とパッド電極53との間に挟み込まれた場合であっても、前記押さえ板21が半導体50を強制的に基板52へ押圧するので、フィラー55がバンプ51とパッド電極53との間から押し退けられ、図3に示したように、前記バンプ51が熱溶着によってパッド電極53と確実に接合される。
あるいは、図6に示すように、挟み込まれたフィラー55がバンプ51とパッド電極53との間に巻き込まれながら上方から押圧され、前記バンプ51が熱溶着によってパッド電極53へ確実に接合される。この場合も、押さえ板21の押圧量がスペーサ13によって規制されるので、バンプ51が圧懐したり、あるいは、パッド電極53からはみ出して電気的短絡を起こしたりすることがない。
かくして、フィラー55が高充填されている樹脂54を使用して半導体50を確実に実装することができ、ノーフローアンダーフィルによるフリップチップ実装方法における作業性ならびに信頼性の向上に寄与できる。
なお、本発明は、本発明の精神を逸脱しない限り種々の改変を為すことができ、そして、本発明が該改変されたものに及ぶことは当然である。
本発明の実装方法に使用されるリフロー治具の分解斜視図。 図1のリフロー治具の組立状態を模式的に示す説明図。 図2のリフロー治具の動作過程を示す説明図。 図2のリフロー治具の最終過程を示す説明図。 図2のリフロー治具の他の動作過程を示す説明図。 図5のリフロー治具の最終過程を示す説明図。 従来のノーフローアンダーフィル処理の不具合を模式的に示す説明図。 図7に示す不具合を重錘により解消する一例を模式的に示す説明図。
符号の説明
10 リフロー治具
11 基台
13 スペーサ
15 ガイドピン
21 押さえ板(重錘)
22 ガイド孔
50 半導体
51 バンプ
52 基板
53 パッド電極
54 樹脂
55 フィラー

Claims (1)

  1. 基板へ樹脂を先塗りし、その後に、バンプ付き半導体を前記基板へ搭載して、基板のパッド電極と前記バンプとを接合するノーフローアンダーフィルによるフリップチップ実装方法において、
    リフロー治具の基台上面に前記基板を載置し、該基板へフィラーが高充填されている樹脂を塗布し、該基板の所定位置に前記バンプ付き半導体を搭載するとともに、該半導体の上部に前記基板の製品外形寸法よりも大きい重錘を載置し、かつ、該重錘の下面と前記基台上面との間にスペーサを介装して重錘の押圧量を規制するとともに、前記基台上面に立設された位置決めガイドにて該重錘の水平移動を規制することを特徴とする高さ制御機能を備えたノーフローアンダーフィルによるフリップチップ実装方法。
JP2006347502A 2006-12-25 2006-12-25 高さ制御機能を備えたノーフローアンダーフィルによるフリップチップ実装方法 Pending JP2008159878A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006347502A JP2008159878A (ja) 2006-12-25 2006-12-25 高さ制御機能を備えたノーフローアンダーフィルによるフリップチップ実装方法
US11/901,169 US7795075B2 (en) 2006-12-25 2007-09-14 Flip chip mounting method by no-flow underfill having level control function
CN2007101882095A CN101211802B (zh) 2006-12-25 2007-11-09 非流动、下装填方式的倒装片安装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006347502A JP2008159878A (ja) 2006-12-25 2006-12-25 高さ制御機能を備えたノーフローアンダーフィルによるフリップチップ実装方法

Publications (1)

Publication Number Publication Date
JP2008159878A true JP2008159878A (ja) 2008-07-10

Family

ID=39543424

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006347502A Pending JP2008159878A (ja) 2006-12-25 2006-12-25 高さ制御機能を備えたノーフローアンダーフィルによるフリップチップ実装方法

Country Status (3)

Country Link
US (1) US7795075B2 (ja)
JP (1) JP2008159878A (ja)
CN (1) CN101211802B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1865549A4 (en) * 2005-03-29 2012-07-11 Panasonic Corp FLIP-CHIP ATTACHING METHOD AND ASSEMBLY PROCESSING
US8159067B2 (en) * 2008-08-13 2012-04-17 International Business Machines Corporation Underfill flow guide structures
US8574964B2 (en) * 2010-04-14 2013-11-05 Stats Chippac, Ltd. Semiconductor device and method of forming electrical interconnection between semiconductor die and substrate with continuous body of solder tape
US9230896B2 (en) * 2012-06-05 2016-01-05 Stats Chippac, Ltd. Semiconductor device and method of reflow soldering for conductive column structure in flip chip package
CN108231603B (zh) * 2017-12-14 2019-08-09 通富微电子股份有限公司 一种芯片封装体的制备方法以及芯片封装体
KR102471274B1 (ko) * 2018-02-13 2022-11-28 삼성전자주식회사 리플로우를 위한 스택 툴 및 이를 포함하는 리플로우 장치
US20210035944A1 (en) * 2019-08-01 2021-02-04 Tien Chien Cheng Chip package fabrication kit and chip package fabricating method thereof

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06163612A (ja) * 1992-11-25 1994-06-10 Mitsubishi Electric Corp 半導体装置の製造方法及び製造装置
JPH11204590A (ja) * 1998-01-14 1999-07-30 Hitachi Ltd 電極板およびそれを用いた電子部品用通電検査装置
JP2001053109A (ja) * 1999-08-11 2001-02-23 Toshiba Corp 半導体装置およびその製造方法
JP2001274177A (ja) * 2000-03-24 2001-10-05 Denso Corp 半導体装置及びその製造方法
JP2004140221A (ja) * 2002-10-18 2004-05-13 Canon Inc 半導体装置及び半導体装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10125724A (ja) 1996-10-16 1998-05-15 Matsushita Electric Ind Co Ltd フリップチップのボンディング方法
JPH11227589A (ja) 1998-02-19 1999-08-24 Unisia Jecs Corp 弁ユニットおよびブレーキ装置
US7323360B2 (en) * 2001-10-26 2008-01-29 Intel Corporation Electronic assemblies with filled no-flow underfill
US7019403B2 (en) * 2003-08-29 2006-03-28 Freescale Semiconductor, Inc. Adhesive film and tacking pads for printed wiring assemblies
US7262079B2 (en) * 2005-02-10 2007-08-28 Altera Corporation Consolidated flip chip BGA assembly process and apparatus

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06163612A (ja) * 1992-11-25 1994-06-10 Mitsubishi Electric Corp 半導体装置の製造方法及び製造装置
JPH11204590A (ja) * 1998-01-14 1999-07-30 Hitachi Ltd 電極板およびそれを用いた電子部品用通電検査装置
JP2001053109A (ja) * 1999-08-11 2001-02-23 Toshiba Corp 半導体装置およびその製造方法
JP2001274177A (ja) * 2000-03-24 2001-10-05 Denso Corp 半導体装置及びその製造方法
JP2004140221A (ja) * 2002-10-18 2004-05-13 Canon Inc 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
CN101211802A (zh) 2008-07-02
US20080153201A1 (en) 2008-06-26
CN101211802B (zh) 2010-09-29
US7795075B2 (en) 2010-09-14

Similar Documents

Publication Publication Date Title
US6070321A (en) Solder disc connection
CN100585823C (zh) 电子元件焊接结构及电子元件焊接方法
US7795075B2 (en) Flip chip mounting method by no-flow underfill having level control function
WO2006035548A1 (ja) 配線基板および半導体装置
KR20020044577A (ko) 개선된 플립-칩 결합 패키지
JP2003100809A (ja) フリップチップ実装方法
JP2009105209A (ja) 電子装置及びその製造方法
US7732255B2 (en) Flip chip mounting method by no-flow underfill
JP5889160B2 (ja) 電子機器の製造方法
JP4324773B2 (ja) 半導体装置の製造方法
JP5104687B2 (ja) 接合シート及び電子回路装置並びに製造方法
JPH11340278A (ja) 半導体装置実装用樹脂シート及びフリップチップ実装方法並びに回路基板
JP4577686B2 (ja) 半導体装置及びその製造方法
JP2002033349A (ja) 半導体素子の実装方法、及び回路基板
JP2008135410A (ja) 電子部品の実装方法、電子部品を実装した回路基板及びその回路基板を搭載した電子機器
JP4090906B2 (ja) 半導体装置及びその製造方法
JP2005183561A (ja) 半導体装置の製造方法
JP2007258448A (ja) 半導体装置
JP2010258173A (ja) 半導体パッケージ部品の実装方法と実装構造体
JP2000049192A (ja) フリップチップ方式の素子実装方法
JP2006041145A (ja) 圧着装置及び半導体ベアチップの実装方法
JP2003324125A (ja) 半導体装置
JP4117480B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2005174981A (ja) 電子部品の製造方法及び電子部品
JP2010199207A (ja) 半導体装置の組み立て方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091104

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110712

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111108