JP2008159661A - 可変キャパシタ、可変キャパシタ装置、高周波回路用フィルタ及び高周波回路 - Google Patents

Abstract

【課題】複数のキャパシタを組み合わせて所望の容量可変範囲を得る一方、必要とするスイッチの数を低減又はなくす。
【解決手段】可変キャパシタは、基板を含む固定部に設けられた第１の電極部と、可変キャパシタの容量を第１の電極部との間に形成する第２の電極部を有する可動部とを備える。可動部は第１の駆動信号に応答して、第２の電極部が第１の電極部と対向する対向状態と、実質的に対向しない非対向状態とに選択的になるように変位する。
【選択図】図３

Description

本発明は、可変キャパシタ、これを用いた可変キャパシタ装置、高周波回路用フィルタ及び高周波回路高周波回路用フィルタに関するものである。前記可変キャパシタ及び前記可変キャパシタ装置は、例えば、無線通信装置やＲＦ測定装置等で用いることができるものである。

携帯電話機などの無線通信技術の進展に伴い、高周波回路等で用いる可変キャパシタの重要性が高まっている。従来は、このような可変キャパシタとして半導体デバイスであるバラクタが用いられているが、そのＱ値は小さく、種々の不都合を招いていた。

そこで、下記非特許文献１には、ＭＥＭＳ（Micro-Electro-Mechanical System）を用いた可変キャパシタが提案されている。この可変キャパシタは、平行平板をなすように配置された固定電極及び可動電極とを備えている。前記可動部は、両電極間の間隔が変化するよう固定電極に対して移動し得るとともに、両電極間の間隔が所定間隔（初期間隔）となる位置に復帰しようとするバネ力が生ずるように、支持部により支持されている。両電極は、当該可変のキャパシタの容量を形成するための容量電極、及び、前記バネ力に抗した静電力を発生させて両者間の間隔を調整するための駆動電極として、兼用されている。

しかしながら、非特許文献１に開示された可変キャパシタでは、可変により得られる最小の容量値に対する最大の容量値の比をさほど大きくすることができなかった。その理由について、以下に説明する。

非特許文献１に開示された可変キャパシタでは、可動電極は、固定電極と可動電極との間の静電力と前記バネ力とが釣り合う位置に停止する。前記バネ力は、両電極間の間隔が初期間隔から変化した量に比例する。一方、前記静電力は、両電極間の電圧の２乗に比例しかつ両電極間の間隔の２乗に反比例する。

したがって、両電極間の電圧を増大させていくと、両電極間の間隔が初期間隔からその１／３の間隔となるまでは、前記バネ力と前記静電力とが安定して釣り合い、印加した電圧に応じた電極間隔で可動電極が安定して停止する。一方、両電極間の電圧を増大させ、両電極間の間隔が初期間隔の１／３の間隔よりも狭まると、前記バネ力と前記静電力とが安定して釣り合うことができず、それ以上両電極間の電圧を増大させなくても、両電極間の間隔が１／３の間隔よりも狭いいずれの位置においても前記静電力が前記バネ力を上回ることになる。これにより、両電極間の間隔が初期間隔の１／３の間隔となるような電圧よりも大きい電圧を印加すると、その電圧の大きさに拘わらず、可動電極が固定電極に限界まで近づいてしまういわゆるプルイン現象が生ずる。

このため、両電極間に印加する電圧によって両電極間の間隔を連続的に調整し得る範囲（連続調整範囲）は、初期間隔からその１／３の間隔までの範囲に制限される。したがって、非特許文献１に開示された可変キャパシタでは、初期間隔時の容量値からその容量値の１．５倍の容量値までしか変えることができなかった。

そこで、下記特許文献１，２において、容量可変範囲を広げたりするなど所望の容量可変範囲を得ることができるようにするべく、複数の固定又は可変のキャパシタとそれらの他に特別に設けたスイッチとを組み合わせた可変キャパシタ装置が提案されている。

特許文献１に開示された可変キャパシタ装置（特許文献１では、「可変容量コンデンサ」と称している。）は、空隙をあけて対向する２つの電極からなる第１乃至第３の固定キャパシタと、第１及び第２のＭＥＭＳスイッチとから構成されている。そして、第１の固定キャパシタ（その容量はＣ１）と、第２の固定キャパシタ（その容量はＣ２）と第１のＭＥＭＳスイッチとの直列回路と、第３の固定キャパシタ（その容量はＣ３）と第２のＭＥＭＳスイッチとの直列回路とが、互いに並列接続されている。この可変キャパシタ装置によれば、第１及び第２のＭＥＭＳスイッチのオンオフ状態によって、得られる合成容量をＣ１、Ｃ１＋Ｃ２、Ｃ１＋Ｃ２＋Ｃ３の各容量値に可変することができる。

特許文献２に開示された可変キャパシタ装置は、可変キャパシタとしてのＭＥＭＳキャパシタとＭＥＭＳスイッチとの直列回路が複数並列接続されて構成されている。この可変キャパシタ装置によっても、各ＭＥＭＳスイッチのオンオフ状態を変えることで、得られる合成容量を種々の値に変えることができる。特許文献２の可変キャパシタ装置で用いられている可変キャパシタの単体は、基本的に、非特許文献１に開示された可変キャパシタと同様に構成されている。
特開平９−１９９３７６号公報 米国特許第６，５９３，６７２号明細書 Darrin J. Young and Bernhard E. Boser, A micromachined variable capacitor for monolithic low-noise VCOs, Solid-State and Actuator Workshop, Hilton Head, June 1996 pp86-89

しかしながら、前記従来の可変キャパシタ装置では、固定又は可変のキャパシタの他に特別にスイッチを要していたため、占有面積が増大したり、スイッチの接点間の接触抵抗に起因してＱ値が低下したり、キャパシタとスイッチとの間を接続する配線の抵抗に起因してＱ値が低下したりする。

また、用途によっては、２値の容量を得るだけで十分であるが、両容量値の比が大きいことが要請される場合もある。しかし、非特許文献１に開示された可変キャパシタや、特許文献２に開示された可変キャパシタ装置で用いられている可変キャパシタの単体では、前述したような理由で、互いの比の大きい２値の容量を得ることができなかった。そこで、例えば、十分に小さい容量値を持つ第１の固定キャパシタと、比較的大きい容量値を持つ第２のキャパシタとスイッチとの直列回路とを、並列接続することが考えられる。この場合には、前記スイッチをオフにすることで十分に小さい容量値を得ることができる一方、前記スイッチをオンにすることで比較的大きい容量値を得ることができ、互いの比の大きい２値の容量を得ることができる。しかし、この場合には、２つの固定キャパシタを要する上に、特別にスイッチを要するため、占有面積の増大やＱ値の低下を招いてしまう。

本発明は、このような事情に鑑みてなされたもので、複数のキャパシタを組み合わせることで所望の容量可変範囲を得ることができる一方、従来の可変キャパシタ装置に比べて特別に必要とするスイッチの数を低減又はなくすことができる可変キャパシタ装置、及び、これに用いることができる可変キャパシタを提供することを目的とする。

また、本発明は、他のキャパシタやスイッチを特別に要することなく、互いの比が大きい２値の容量を少なくとも得ることができる可変キャパシタを提供することを目的とする。

さらに、本発明は、前記可変キャパシタ装置や前記可変キャパシタを用いた高周波回路用フィルタ及び高周波回路を提供することを目的とする。

前記課題を解決するため、本発明の第１の態様による可変キャパシタは、基板を含む固定部に設けられた第１の電極部と、当該可変キャパシタの容量を前記第１の電極部との間に形成する第２の電極部を有する可動部とを備え、前記可動部は、第１の駆動信号に応答して、前記第２の電極部が前記第１の電極部と対向する対向状態と前記第２の電極部が前記第１の電極部と実質的に対向しない非対向状態とに選択的になるように、変位するものである。

本発明の第２の態様による可変キャパシタは、前記第１の態様において、前記可動部が薄膜で構成されたものである。

本発明の第３の態様による可変キャパシタは、前記第１又は第２の態様において、前記非対向状態における前記容量がほぼゼロであるものである。

本発明の第４の態様による可変キャパシタは、前記第１乃至第３のいずれかの態様において、前記対向状態における前記容量は、前記非対向状態における前記容量の１０倍以上であるものである。その倍率は、例えば、１００倍以上でもよいし、１０００倍以上でもよい。

本発明の第５の態様による可変キャパシタは、前記第１乃至第４のいずれかの態様において、前記可動部は、前記固定部に対して固定端が固定された片持ち梁構造を持ち、前記第２の電極部は、前記可動部の先端側に配置されたものである。

本発明の第６の態様による可変キャパシタは、前記第５の態様において、前記第１の電極部が高周波信号線の一部をなし、前記基板の主面の法線方向から見た平面視で、前記固定端側から前記先端側に向かう方向が前記高周波信号線の延びる方向と略直交するものである。

本発明の第７の態様による可変キャパシタは、前記第５又は第６の態様において、前記可動部は、前記第２の電極部と前記固定端との間に配置された湾曲部と、前記湾曲部と前記固定端との間に配置された直線状部とを有し、前記湾曲部は、前記可動部に駆動力が加えられていない状態において、自身の保有する応力によって、前記固定端側から前記先端側に向うに従って前記固定部側から反り上がるように湾曲し、前記直線状部は、前記可動部に駆動力が加えられていない状態において、自身の保有する応力によって、前記固定部から間隔をあけた状態で前記固定端側から前記先端側に向うに従って前記基板の主平面と略平行に延び、前記可動部に駆動力が加えられていない状態において、前記非対向状態となるものである。

本発明の第８の態様による可変キャパシタは、前記第７の態様において、前記固定部は、前記直線状部の少なくとも一部及び前記湾曲部の少なくとも一部に対応する箇所において第３の電極部を有し、前記可動部は、前記直線状部及び前記湾曲部において第４の電極部を有し、前記第１の駆動信号として前記第３及び第４の電極部間に駆動電圧が印加されて前記第３及び第４の電極部間に作用する静電力が、前記第１の駆動信号による駆動力として前記可動部に加えられ、前記第１の駆動信号による所定の大きさ以上の駆動力が前記可動部に加えられたときに、当該駆動力によって、前記直線状部の少なくとも一部及び前記湾曲部の少なくとも一部が前記固定部側にプルインされて前記対向状態となるものである。

本発明の第９の態様による可変キャパシタは、前記第８の態様において、前記第２の電極部と前記第４の電極部とが電気的に接続されたものである。

本発明の第１０の態様による可変キャパシタは、前記第８又は第９の態様において、前記第１の電極部と前記第３の電極部とが電気的に分離されたものである。

本発明の第１１の態様による可変キャパシタは、前記第１乃至第１０のいずれかの態様において、前記基板は、ＣＭＯＳ部が搭載された回路基板であるものである。

本発明の第１２の態様による可変キャパシタは、前記第１乃至第１１のいずれかの態様において、前記可動部は、前記対向状態において、第２の駆動信号に応答して、前記第１の電極部の少なくとも一部と前記第２の電極部との間の間隔が変化するように、部分的に変位するものである。

本発明の第１３の態様による可変キャパシタは、前記第１２の態様において、前記可動部における前記第２の電極の付近の部分が前記対向状態において固定部により支持されるように、前記可動部における前記第２の電極の付近の箇所又は当該箇所に対応する前記固定部における箇所に、前記対向状態において前記固定部又は前記可動部と当接する支持突起が設けられたものである。

本発明の第１４の態様による可変キャパシタは、前記第１３の態様において、前記可動部における前記第２の電極の付近の部分は、前記対向状態において、前記固定部により前記支持突起を介して両持ち状態で支持されるものである。

本発明の第１５の態様による可変キャパシタは、前記第１２乃至第１４のいずれかの態様において、前記第２の駆動信号として前記第１及び第２の電極部間に直流バイアス電圧が印加されて前記第１及び第２の電極部間に作用する静電力が、前記第２の駆動信号による駆動力として前記可動部に加えられるものである。

本発明の第１６の態様による可変キャパシタ装置は、複数のキャパシタを含み、当該複数のキャパシタの容量が合成されてなる合成容量が得られるように電気的に接続される可変キャパシタ装置であって、前記複数のキャパシタのうちの少なくとも１つのキャパシタは、前記第１乃至第１５のいずれかの態様による可変キャパシタであるものである。

本発明の第１７の態様による可変キャパシタ装置は、前記第１６の態様において、前記複数のキャパシタが並列接続されたものである。

本発明の第１８の態様による可変キャパシタ装置は、前記第１６又は第１７の態様において、前記複数のキャパシタのうちの２つ以上のキャパシタの各々が前記第１乃至第１５のいずれかの態様による可変キャパシタであり、当該２つ以上の可変キャパシタに対してそれぞれ独立して前記第１の駆動信号を供給し得るように構成されたものである。

本発明の第１９の態様による可変キャパシタ装置は、前記第１６乃至第１８のいずれかの態様において、前記複数のキャパシタのうちの２つ以上のキャパシタの各々が前記第１乃至第１５のいずれかの態様による可変キャパシタであり、当該２つ以上の可変キャパシタのうちの少なくとも１つの可変キャパシタと当該２つ以上の可変キャパシタのうちの他の少なくとも１つの可変キャパシタとでは、前記対向状態における前記第１及び第２の電極部同士の対向面積が異なるものである。

本発明の第２０の態様による可変キャパシタ装置は、前記第１６乃至第１９のいずれかの態様において、前記複数のキャパシタのうちの２つ以上のキャパシタの各々が前記第１乃至第１５のいずれかの態様による可変キャパシタであり、指令信号に応じて当該２つ以上の可変キャパシタに対してそれぞれ前記第１の駆動信号を供給する駆動回路を備えたものである。

本発明の第２１の態様による可変キャパシタ装置は、前記第１６乃至第２０のいずれかの態様において、前記複数のキャパシタのうちの２つ以上のキャパシタの各々が前記第１２乃至第１５のいずれかの態様による可変キャパシタであり、当該２つ以上の可変キャパシタのうちの少なくとも１つの可変キャパシタと当該２つ以上の可変キャパシタのうちの他の少なくとも１つの可変キャパシタとでは、前記対向状態における前記第１の電極部の少なくとも一部と前記第２の電極部との間の間隔の変化に対する前記第２の駆動信号の感度が異なるように構成されたものである。

本発明の第２２の態様による高周波回路用フィルタは、前記第１乃至第１５のいずれかの態様による可変キャパシタ又は前記第１６乃至第２１のいずれかの態様による可変キャパシタ装置を含むものである。

本発明の第２３の態様による高周波回路は、前記第１乃至第１５のいずれかの態様による可変キャパシタ又は前記第１６乃至第２１のいずれかの態様による可変キャパシタ装置を含むものである。

本発明によれば、複数のキャパシタを組み合わせることで所望の容量可変範囲を得ることができる一方、従来の可変キャパシタ装置に比べて特別に必要とするスイッチの数を低減又はなくすことができる可変キャパシタ装置、及び、これに用いることができる可変キャパシタを提供することができる。

また、本発明によれば、他のキャパシタやスイッチを特別に要することなく、互いの比が大きい２値の容量を少なくとも得ることができる可変キャパシタを提供することができる。

さらに、本発明によれば、前記可変キャパシタ装置や前記可変キャパシタを用いた高周波回路用フィルタ及び高周波回路を提供することができる。

以下、本発明による可変キャパシタ、可変キャパシタ装置、高周波回路用フィルタ及び高周波回路について、図面を参照して説明する。

［第１の実施の形態］

図１は、本発明の第１の実施の形態による可変キャパシタ１を模式的に示す概略平面図である。図２は、図１中のＡ−Ａ’線に沿った概略断面図である。ただし、図１及び図２は、本実施の形態による可変キャパシタ１の製造途中において、犠牲層３１〜３３等の犠牲層を除去する前の状態を示している。犠牲層３１〜３３等の犠牲層は、図１及び図２では省略しているので、後述する図９（ｂ）を参照されたい。なお、理解を容易にするため、図１では、膜１０，１２等の図示は省略するとともに、配線パターン１１，１４，１５及びオン駆動用固定電極１３にハッチングを付している。図１において、支持突起１６ａ〜１６ｄは、本来は隠れ線で示すべきであるが、図面表記の便宜上実線で示している。図３，図５及び図６はそれぞれ、本実施の形態による可変キャパシタ１の各動作状態を示す概略断面図であり、図２と同じ断面を示している。図３は後述するオン駆動用静電力及びアナログ駆動用静電力が両方とも印加されていない状態を示し、図５はオン駆動用静電力は印加されているがアナログ駆動用静電力は印加されていない状態を示し、図６はオン駆動用静電力及びアナログ駆動用静電力が両方とも印加されている状態を示している。図４は、本実施の形態による可変キャパシタ１の、図３に示す状態から図５へ示す状態へ移行する過程を示す概略断面図であり、図２と同じ断面を示している。

本実施の形態による可変キャパシタ１は、シリコン基板等の基板２と、脚部３と、直線状部４と、湾曲部５と、直線状部６と、平板状のプレート部７と、直線状部８とを備えている。

脚部３は、基板２上に順次形成された酸化珪素膜９，１０、アルミニウム系合金膜からなる配線パターン１１及び酸化珪素膜１２を介して、基板２から立ち上がっている。脚部３の上部の周囲には、補強用段差をなす立ち上がり部３ａが形成されている。基板２、酸化珪素膜９，１０、１２、配線パターン１１、並びに、後述するオン駆動用固定電極１３、配線パターン１４，１５等によって、固定部が構成されている。

直線状部４の一端は、脚部３に機械的に接続され、固定端となっている。直線状部４は、駆動力（本実施の形態では、オン駆動用静電力及びアナログ駆動用静電力）が加えられていない状態で、自身の保有する応力によって、図３に示すように基板２を含む固定部から間隔をあけた状態で前記一端側から他端側に向かうに従って基板２の主平面と略平行に延びている。

直線状部４の他端には、湾曲部５の一端が機械的に接続されている。湾曲部５は、駆動力（オン駆動用静電力及びアナログ駆動用静電力）が加えられていない状態で、自身の保有する応力によって、図３に示すように前記一端側から他端側に向かうに従って基板２側から反り上がるように湾曲している。

湾曲部５の他端には、駆動力（オン駆動用静電力及びアナログ駆動用静電力）が加えられていない状態で自身の保有する応力によって平板状となる直線状部６の一端が、機械的に接続されている。

直線状部６の他端には、平板状のプレート部７の一端が機械的に接続されている。プレート部７の周囲には、補強用段差をなす立ち上がり部７ａが形成されている。これにより、プレート部７は、剛性を持ち、常に平板状を維持する。

プレート部７の他端には、駆動力（オン駆動用静電力及びアナログ駆動用静電力）が加えられていない状態で自身の保有する応力によって平板状となる直線状部８の一端が、機械的に接続されている。直線状部８の他端は自由端となっている。直線状部６には支持突起１６ａ，１６ｂが設けられ、直線状部８には後述する支持突起１６ｃ，１６ｄが設けられている。支持突起１６ａ，１６ｂは、図１に示すように、直線状部６において、プレート部７における図１中の左側の立ち上がり部７ａから距離Ｌ１の位置に配置されている。支持突起１６ｃ，１６ｄは、直線状部８において、プレート部７における図１中の右側の立ち上がり部７ａから距離Ｌ１の位置に配置されている。支持突起１６ａ〜１６ｄは、図５や図６に示す状態になったときに、固定部（本実施の形態では、基板２上の酸化珪素膜１２）に当接して、プレート部７の付近の部分（本実施の形態では、プレート部７、並びに、その両側の直線状部６における長さＬ１の部分６ａ及び直線状部８における長さＬ１の部分８ａ）を両持ち状態で支持する。このとき、直線状部６の長さＬ１の部分６ａ及び直線状部８における長さＬ１の部分８ａは、バネ部として作用し、剛性を持つプレート部７を基板２と平行のまま基板２との間隔を狭め得るようにプレート部７を支持する。

以上説明したように各部３〜８が順次機械的に直列的に接続されることによって、直線状部４、湾曲部５、直線状部６、プレート部７及び直線状部８が、全体として、直線状部４の一端を固定端とした片持ち梁構造を持つ可動部を構成している。もっとも、本発明で採用し得る可動部は、このような片持ち梁構造に限定されるものではない。

湾曲部５は、下側の窒化珪素膜２１と中間のアルミニウム系合金膜２２と上側の窒化珪素膜２３とが積層された３層の薄膜で構成されている。湾曲部５は、力を受けない状態において、膜２１〜２３の応力によって、図３に示すように上方（基板２とは反対側）に湾曲している。このような湾曲状態は、膜２１〜２３の成膜条件を適宜設定することにより実現することができる。

直線状部４は、下側の窒化珪素膜２４と、中間下側のアルミニウム系合金膜２５と、湾曲部５からそのまま連続して延びた中間上側のアルミニウム系合金膜２２と、湾曲部５からそのまま連続して延びた上側の窒化珪素膜２３とが積層された４層の薄膜で構成されている。直線状部４は、力を受けない状態において、膜２２〜２５の応力によって、図３に示すように直線状に延びている。このような直線状態は、膜２２〜２５の成膜条件を適宜設定することにより実現することができる。

脚部３は、直線状部４を構成する窒化珪素膜２３，２４及びアルミニウム系合金膜２２，２５がそのまま連続して延びることによって構成されている。アルミニウム系合金膜２５は、脚部３において、窒化珪素膜１２，２４に形成された開口を介して配線パターン１１に接続されている。

直線状部６，プレート部７及び直線状部８は、下側の窒化珪素膜２６と、中間下側のアルミニウム系合金膜２７と、湾曲部５からそのまま連続して延びた中間上側のアルミニウム系合金膜２２と、湾曲部５からそのまま連続して延びた上側の窒化珪素膜２３とが積層された４層の薄膜で構成されている。ただし、直線状部６，８に設けられた支持突起１６ａ〜１６ｄは、アルミニウム系合金膜２２，２７で構成されている。直線状部６，８は、力を受けない状態において、膜２２，２３，２６，２７の応力によって、図３に示すように直線状に延びている。このような直線状態は、膜２２，２３，２６，２７の成膜条件を適宜設定することにより実現することができる。また、プレート部７は、膜２２，２３，２６，２７の成膜条件の設定によるのみならず、前述した立ち上がり部７ａにより補強されることで、常に平板状を維持する。

以上の説明からわかるように、本実施の形態では、可動部（直線状部４、湾曲部５、直線状部６、プレート部７及び直線状部８）の全体に渡って全体的に導通するように１層又は２層の導電膜（具体的には、アルミニウム系合金膜２２，２５，２７）が形成され、当該導電膜が配線パターン１１に電気的に接続されている。そして、本実施の形態では、当該導電膜は、その箇所に応じて、後述する電極となったりその配線となったりする。

本実施の形態では、前記導電膜（アルミニウム系合金膜２２，２５，２７）における直線状部４の大部分、湾曲部５の全体及び直線状部６の一部分に渡って設けられた部分が、オン駆動用可動電極（第４の電極部）となっており、このオン駆動用可動電極に対応する箇所（図１、図２、図５及び図６に示す各状態において対向する箇所）には、酸化珪素膜１０，１２間に、アルミニウム系合金膜からなるオン駆動用固定電極（第３の電極部）１３が形成されている。

本実施の形態では、前記導電膜（特に、アルミニウム系合金膜２２，２７）におけるプレート部７の部分が、容量用可動電極（第２の電極部）となっている。本実施の形態では、この容量用可動電極は、アナログ駆動用可動電極としても兼用される。オン駆動用固定電極（第３の電極部）１３に対する配線をなすアルミニウム系合金膜からなる配線パターン１４が、酸化珪素膜９，１０間に形成されている。図面には示していないが、配線パターン１４は、酸化珪素膜１０に形成された開口を介して、オン駆動用固定電極１３に電気的に接続されている。酸化珪素膜１０，１２間には、アルミニウム系合金膜からなる配線パターン１５が形成されている。本実施の形態では、配線パターン１５における前記容量用可動電極に対応する部分（図１、図２、図５及び図６に示す各状態においてプレート部７と対向する配線パターン１５の部分）が、容量用固定電極（第１の電極部）となっている。本実施の形態では、この容量用固定電極は、アナログ駆動用固定電極としても兼用される。

本実施の形態による可変キャパシタ１の容量は、容量用可動電極と容量用固定電極との間の容量、したがって、配線パターン１１，１５間の容量として得られる。配線パターン１５は例えば高周波信号線として用いることができ、配線パターン１１は例えば接地線又は第２の高周波信号線として用いることができる。なお、本実施の形態では、配線パターン１５（したがって、容量用固定電極）とオン駆動用固定電極１３とは電気的に分離されているが、必ずしもこれに限定されるものではない。

なお、先の説明からわかるように、本実施の形態では、前記容量用可動電極と前記オン駆動用可動電極とが電気的に接続され両方とも配線パターン１１に接続されていることになるが、両電極を電気的に分離することも可能である。

本実施の形態では、図３に示す状態における湾曲部５の湾曲の程度や湾曲部５の長さなどを適宜設定することによって、図３に示す状態において、容量用可動電極（アルミニウム系合金膜２２，２７におけるプレート部７の部分）が容量用固定電極としての配線パターン１５と実質的に対向しないように、設定されている。本実施の形態では、このように容量用可動電極が容量用可動電極と実質的に対向しないだけでなく、湾曲部５の長さなどを適宜設定することによって図３に示す状態における容量用可動電極（アルミニウム系合金膜２２，２７におけるプレート部７の部分）と容量用固定電極としての配線パターン１５との間の距離が十分に長くなるように設定され、これにより、図３に示す状態において、容量用可動電極と容量用固定電極との間の容量がほぼゼロとなるようになっている。例えば、図３に示す状態における容量用可動電極と容量用固定電極との間の容量は、図５に示す状態における容量用可動電極と容量用固定電極との間の容量の１／１０以下に設定してもよいし、１／１００以下に設定してもよいし、１／１０００以下に設定してもよい。本実施の形態では、基板２の主面の法線方向から見た平面視で、前記固定端（脚部３に接続された直線状部４の一端）側から前記自由端（直線状部８の先端）側へ向かう方向が、配線パターン１５の延びる方向と直交している。したがって、その方向が斜めをなす場合に比べて、図３に示すような状態において、容量用可動電極と容量用固定電極との間の容量をよりゼロに近づけ易くなるとともに、後述する第２の実施の形態の場合のように可変キャパシタ１を複数並設する場合に、配置密度を高めることができる。なお、用途によっては、図３に示す状態において、容量用可動電極と容量用固定電極との間の容量が限りなくゼロに近い方が好ましい場合（例えば、後述する第２の実施の形態の場合）もあるし、ある程度の大きさとなることが好ましい場合（例えば、当該可変キャパシタ１を単体で用いる場合）もある。

また、本実施の形態では、湾曲部５の長さや配線パターン１５との位置関係などを適宜設定することによって、図５及び図６に示す各状態において、容量用可動電極（アルミニウム系合金膜２２，２７におけるプレート部７の部分）が容量用固定電極としての配線パターン１５の一部と対向するように、設定されている。本実施の形態では、前述したように、図５及び図６に示す各状態において、支持突起１６ａ〜１６ｄが基板２上の酸化珪素膜１２に当接するようになっている。

なお、本実施の形態による可変キャパシタ１において、直線状部６，８、プレート部７及び配線パターン１５以外の要素によって、被駆動体（直線状部６，８及びプレート部７）を駆動するマイクロアクチュエータが構成されている。

次に、本実施の形態による可変キャパシタ１の製造方法の一例について、図７乃至図９を参照して説明する。図７乃至図９は、各製造工程を示す概略断面図であり、図２に対応している。

まず、シリコン基板１の上に、酸化珪素膜９を全面に形成する。次いで、酸化珪素膜９上にアルミニウム系合金膜を形成し、フォトリソエッチング法により、そのアルミニウム系合金膜を配線パターン１４（図７乃至図９では図示せず。図１参照。）の形状にパターニングする。その後、酸化珪素膜１０をデポした後、その酸化珪素膜１０に、フォトリソエッチング法により、配線パターン１４とのコンタクト部となる開口を形成する。次いで、アルミニウム系合金膜をデポし、フォトリソエッチング法により、そのアルミニウム系合金膜を、配線パターン１１，１５及びオン駆動用固定電極１３の形状にパターニングする。図７（ａ）は、この状態を示している。なお、配線パターン１１，１５及びオン駆動用固定電極１３の材料としては、アルミニウム、銅、金などを用いてもよい。また、本実施の形態による可変キャパシタ１を高周波回路で使用する場合は、配線パターン１１，１５及びオン駆動用固定電極１３の膜厚は、例えば、１μｍ以上あるいは２μｍ以上とすることも可能である。

次に、酸化珪素膜１２を全面にデポした後、その酸化珪素膜１２に、フォトリソエッチング法により、脚部３における配線パターン１１とのコンタクト部となる開口１２ａを形成する。図７（ｂ）は、この状態を示している。

次いで、図７（ｂ）に示す状態の基板上の凹所（ただし、脚部３に相当する箇所を除く。）に、レジスト等の犠牲層３１を埋め込む。引き続いて、レジスト等の犠牲層３２を塗布し、フォトリソグラフィにより、その犠牲層３２において、脚部３を形成すべき位置に開口３２ａを形成するとともに支持突起１６ａ〜１６ｄを形成すべき位置に開口３２ｂを形成する。さらに、レジスト等の犠牲層３３を塗布し、その犠牲層３３を、フォトリソグラフィにより、脚部３の上部の立ち上がり部３ａ及びプレート部７の立ち上がり部７ａを形成するための形状にパターニングする。図８（ａ）は、この状態を示している。

その後、窒化珪素膜を全面にデポした後、その窒化珪素膜を、フォトリソエッチング法により、脚部３及び直線状部４における窒化珪素膜２４の形状並びに直線状部６，８及びプレート部７の窒化珪素膜２６の形状に、パターニングする。図８（ｂ）は、この状態を示している。

次に、アルミニウム系合金膜をデポし、そのアルミニウム系合金膜を、フォトリソエッチング法により、脚部３及び直線状部４におけるアルミニウム系合金膜２５の形状並びに直線状部６，８及びプレート部７のアルミニウム系合金膜２７の形状に、パターニングする。次いで、窒化珪素膜２１をデポし、フォトリソエッチング法により、その窒化珪素膜２１を湾曲部５の形状に合わせてパターニングする。引き続いて、アルミニウム系合金膜２２をデポし、フォトリソエッチング法により、そのアルミニウム系合金膜２２を、脚部３、直線状部４、湾曲部５、直線状部６、プレート部７及び直線状部８の形状に合わせてパターニングする。図９（ａ）は、この状態を示している。

次いで、窒化珪素膜２３をデポし、フォトリソエッチング法により、窒化珪素膜２３を、脚部３、直線状部４、湾曲部５、直線状部６、プレート部７及び直線状部８の形状に合わせてパターニングする。図９（ｂ）は、この状態を示している。

その後、全面にレジスト等の犠牲層（図示せず）を塗布した後、ダイシングソーなどでチップ毎に分割する。最後に、犠牲層３１〜３３及びその他の犠牲層を除去する。これにより、湾曲部５が図３に示すように上方に湾曲し、本実施の形態による可変キャパシタ１が完成する。

なお、可動部をなす窒化珪素膜２１，２３，２４，２６及びアルミニウム系合金膜２２、２５，２７の成膜は、犠牲層を除去した後に、成膜時のストレスによって図３に示すような形状となるような条件で、行う。

次に、本実施の形態による可変キャパシタ１の動作について、図３乃至図６を参照して説明する。

配線パターン１１とオン駆動用固定電極１３との間を同電位とするとともに、配線パターン１１と配線パターン１５との間に直流バイアス電圧を印加しなければ、オン駆動用可動電極（アルミニウム系合金膜２２，２５，２７における直線状部４の大部分、湾曲部５の全体及び直線状部６の一部分に渡る部分）とオン駆動用固定電極１３との間に静電力（オン駆動用静電力）が加わらないとともに、容量用可動電極（アルミニウム系合金膜２２，２７におけるプレート部７の部分）と容量用固定電極（配線パターン１５の一部）との間に静電力（アナログ駆動用静電力）が加わらない。したがって、図３に示す状態となる。図３に示す状態では、直線状部４は、自身の保有する応力によって、基板２側（固定部）から間隔をあけた状態で基板２の主平面と略平行に延びている。また、図３に示す状態では、湾曲部５は、自身の保有する応力によって、基板２側から反り上がるように湾曲している。直線状部６，８は、自身の保有応力によって平板状となっている。その結果、本実施の形態では、図３に示す状態では、容量用可動電極（アルミニウム系合金膜２２，２７におけるプレート部７の部分）は、容量用固定電極（配線パターン１５の一部）と実質的に対向しない非対向状態となり、これらの両電極間の容量Ｃは、ほぼゼロとなっている。両電極間の容量Ｃがほぼゼロであるので、両電極間の容量形成をオフにした状態と実質的に同一の状態である。したがって、図３に示す状態を非対向状態又はオフ状態と呼ぶ場合がある。

従来のＭＥＭＳ可変キャパシタでは、平行平板を基本原理としており、可変容量を形成すべき容量用可動電極と容量用固定電極は、常に対向状態で用い、両電極間の間隔を変えることで容量を可変にすべきであるというのが、従来の技術常識であった。本実施の形態による可変キャパシタ１では、このような従来の技術常識に反して、図３に示す非対向状態を実現するのである。

次に、図３に示す状態において、配線パターン１１とオン駆動用固定電極１３との間に所定の大きさ以上の電圧（第１の駆動信号）を印加した場合の、状態遷移について説明する。この電圧は直流でも交流でもよい。この場合、オン駆動用可動電極（アルミニウム系合金膜２２，２５，２７における直線状部４の大部分、湾曲部５の全体及び直線状部６の一部分に渡る部分）とオン駆動用固定電極１３との間にオン駆動用静電力が加わる。当初の図３に示す状態では、オン駆動用可動電極のうちの直線状部４の部分とオン駆動用固定電極１３との間の間隔が、オン駆動用可動電極のうちの湾曲部５の部分とオン駆動用固定電極１３との間の間隔に比べて小さいので、オン駆動用可動電極のうちの直線状部４の部分とオン駆動用固定電極１３との間で大きな静電力が加わり、オン駆動用可動電極のうちの湾曲部５の部分とオン駆動用固定電極１３との間でさほど静電力は加わらない。その結果、まず、図４に示すように、直線状部４のみがオン駆動用固定電極１３側にプルインされることになる。図４に示す状態になると、オン駆動用可動電極のうちの湾曲部５の部分は、その固定端側付近でオン駆動用固定電極１３との間の間隔が著しく狭まり、オン駆動用固定電極１３から大きな静電力を受けることになる。その結果、湾曲部５は、固定端側の部分から先端側にかけて順次オン駆動用固定電極１３側にプルインされていき、最終的に、図５に示すように、湾曲部５のオン駆動用固定電極１３側へのプルインが完了する。

本発明者は、このような可変キャパシタ１の動作（特に、マイクロアクチュエータの動作）を次のようにして実証した。すなわち、本発明者は、本実施の形態による可変キャパシタ１と同様の可変キャパシタを試作した。この試作の可変キャパシタにおいて、配線パターン１１とオン駆動用固定電極１３との間に印加する直流の印加電圧を０Ｖから徐々に上げた後に更に徐々に下げて０Ｖに戻した。そして、可変キャパシタ１の前述したような各動作状態（変位状態）を示す指標値として、各印加電圧を印加しているときにそれぞれ、配線パターン１１とオン駆動用固定電極１３との間の容量値を測定した。この可変キャパシタにおいて、測定された容量値が小さいほど、直線状部４や湾曲部５がオン駆動用固定電極１３から遠ざかっていることを示し、測定された容量値が大きいほど、直線状部４や湾曲部５がオン駆動用固定電極１３に近づいていることを示すことになる。その測定結果を図１０に示す。図１０の横軸は、配線パターン１１とオン駆動用固定電極１３との間の直流の印加電圧を示している。図１０の縦軸は、印加電圧が０Ｖのときに測定された容量値を基準として、この基準容量値に対する測定容量値の変化量（差分）を示している。図１０において、印加電圧１３Ｖの付近で測定容量値がステップ状に増大した点Ｂが、最初に図４に示すように直線状部４のみが固定電極１３側にプルインされた状態に相当している。印加電圧２８Ｖの付近で測定容量値が大きく急激に増大した点Ｃが、最初に図５に示すように直線状部４及び湾曲部５の両方がオン駆動用固定電極１３側にプルインされた状態に相当している。図１０から、本実施の形態による可変キャパシタ１の前述した動作（特に、マイクロアクチュエータの動作）が実証されたことがわかる。

本実施の形態では、可変キャパシタ１（特にそのマイクロアクチュエータ）は、前述した動作を行うため、直線状部４を取り除いて湾曲部５の一端（図１及び図２中の左端）を直接に脚部３に固定した構成を採用するような場合に比べて、より低い駆動電圧で、湾曲部５を固定電極１３側へプルインされた状態にすることができる。もっとも、本発明では、直線状部４を取り除いて湾曲部５の一端（図１及び図２中の左端）を直接に脚部３に固定した構成を採用してもよい。

本実施の形態では、図５に示す状態において、支持突起１６ａ〜１６ｄが基板２上の酸化珪素膜１２に当接する。そして、支持突起１６ａ〜１６ｄによって、プレート部７の付近の部分（本実施の形態では、プレート部７、並びに、その両側の直線状部６における長さＬ１の部分６ａ及び直線状部８における長さＬ１の部分８ａ）が両持ち状態で支持される。図５に示す状態では、容量用可動電極（アルミニウム系合金膜２２，２７におけるプレート部７の部分）は、容量用固定電極（配線パターン１５の一部）と対向した対向状態となり、これらの両電極間の容量Ｃは、ほぼゼロではなく、それよりもかなり大きい予め設定された所望の値となる。したがって、図５に示す状態は、これらの両電極間の容量形成をオンにした状態（すなわち、あたかも、両電極間が対向状態で形成する容量を配線パターン１１，１５間にスイッチでオンにして有効に接続した状態）と実質的に同一の状態である。よって、図５に示す状態を対向状態又はオン状態と呼ぶ場合がある。この点については、図６に示す状態も図５に示す状態と同様であるので、図６に示す状態も対向状態又はオン状態と呼ぶ場合がある。

図５に示す状態では、配線パターン１１と配線パターン１５との間に直流バイアス電圧は印加されておらず、容量用可動電極（アルミニウム系合金膜２２，２７におけるプレート部７の部分）と容量用固定電極（配線パターン１５の一部）との間に静電力（アナログ駆動用静電力）が加わっていない状態を示している。図５に示す状態では、アナログ駆動用静電力が加わっていないので、直線状部６における長さＬ１の部分６ａ及び直線状部８における長さＬ１の部分８ａは、自身が有する応力によって平板状となっている。

図５に示す状態では、容量用可動電極（アルミニウム系合金膜２２，２７におけるプレート部７の部分）と容量用固定電極（アルミニウム系合金膜２２，２７におけるプレート部７の部分）とが平行平板をなしており、両電極間の間隔（ギャップ）ｇは初期間隔ｄ０となっている。この初期間隔ｄ０は、例えば、図９（ｂ）中の犠牲層３２，３３の各厚さによって適宜設定することができる。また、図５に示す状態において、容量用可動電極と容量用固定電極との間の容量Ｃは、前記間隔ｇのみならず両電極の対向面積Ｓにも依存する。

図１１は、本実施の形態による可変キャパシタ１で採用し得る現実的な寸法範囲の例において、両電極が平行平板をなす場合の各ギャップｇごとの対向面積Ｓと容量との関係を示す図である。図１１の横軸は、寸法のイメージを得るために、対向面積Ｓの指標値として、当該対向面積Ｓを持つ正方形の一辺の長さＬで示している。例えば、図１１の横軸の６００μｍは、対向面積Ｓが６００μｍ×６００μｍであることを示している。本実施の形態による可変キャパシタ１を設計する際には、図１１を利用して、ギャップｇの初期間隔ｄ０、並びに、対向面積Ｓ（すなわち、プレート部７の面積及び配線パターン１５の幅）を設定することができる。

図６は、図５と同じくオン状態（配線パターン１１とオン駆動用固定電極１３との間に所定の大きさ以上の電圧（第１の駆動信号）が印加され、直線状部４及び湾曲部５の両方がオン駆動用固定電極１３側にプルインされて、支持突起１６ａ〜１６ｄが基板２上の酸化珪素膜１２に当接されている状態）である上に、図５の場合と異なり、配線パターン１１と配線パターン１５との間に所定の大きさの直流バイアス電圧（第２の駆動信号）が印加され、容量用可動電極（アルミニウム系合金膜２２，２７におけるプレート部７の部分）と容量用固定電極（配線パターン１５の一部）との間に所定の大きさの静電力（アナログ駆動用静電力）が加わり、直線状部６，８の各部分６ａ，８ａが下方に撓んで、両電極間のギャップｇがｄ１（ｄ１＜ｄ０）に狭まった状態を示している。本実施の形態では、従来の可変キャパシタと同様に、配線パターン１１と配線パターン１５との間に印加する直流バイアス電圧の大きさをアナログ的に変えることで、両電極間の間隔ｇを初期間隔ｄ０からプルインが生ずるｄ０／３まで可変できるため、両電極間の容量を初期間隔ｄ０時の容量値Ｃ０の１．５倍の容量値である１．５×Ｃ０までアナログ的に可変できるようになっている。

なお、直線状部６，８の各部分６ａ，８ａのバネ性の硬さは、これらの部分６ａ，８ａの長さＬ１によって変わる。よって、この長さＬ１、すなわち、支持突起１６ａ〜１６ｄの位置を変えることで、両電極間の間隔ｇの変化に対する配線パターン１１と配線パターン１５との間に印加する直流バイアス電圧（第２の駆動信号）の感度を変えることができ、ひいては、オン状態で両電極間に得られる容量の変化に対する前記直流バイアス電圧の感度を変えることができる。

なお、図５に示す状態において、湾曲部５側の支持突起１６ａ，１６ｂは確実に基板２上の酸化珪素膜１２に当接するものの、先端側の支持突起１６ｃ，１６ｄは酸化珪素膜１２から若干浮く可能性がある。このような場合、必要に応じて、配線パターン１１と配線パターン１５との間に小さい直流のバイアス電圧（容量値Ｃ０からほとんど変化しない程度の大きさのバイアス電圧）を印加することで、先端側の支持突起１６ｃ，１６ｄも確実に酸化珪素膜１２に当接させることができ、安定した容量値Ｃ０を得ることができる。

図５や図６に示すオン状態（対向状態）において、配線パターン１１とオン駆動用固定電極１３との間を同電位とするとともに、配線パターン１１と配線パターン１５との間の直流バイアス電圧をゼロにすると、図３に示すオフ状態（非対向状態）に復帰する。

以上の説明からわかるように、本実施の形態による可変キャパシタ１は、従来の可変キャパシタとスイッチとの直列回路と実質的に同等の機能を有している。すなわち、本実施の形態による可変キャパシタ１の図３に示すオフ状態（非対向状態）では、容量用固定電極と容量用可動電極との間の容量Ｃがほぼゼロであるので、図３に示す状態は当該直列回路において前記スイッチをオフにした状態と実質的に同等である。また、本実施の形態による可変キャパシタ１の図５及び図６に示すオン状態（対向状態）は、当該直列回路において前記スイッチをオンにした状態と実質的に同等である。しかも、本実施の形態による可変キャパシタ１では、実際はスイッチを有しているわけではないので、特別なスイッチが不要となり、これにより、占有面積を低減することができるとともにＱ値の低下を防止することができる。また、配線による、ＲＦ信号の反射損や、インダクタンス成分、寄生容量なども、低下させることができる。

したがって、複数のキャパシタを組み合わせることで所望の容量可変範囲を得るに際して、当該複数のキャパシタのうちの少なくとも１つとして本実施の形態による可変キャパシタ１を用いれば、本実施の形態による可変キャパシタ１を用いた分だけ、特別なスイッチの数を低減することができ、その分、占有面積を低減することができるとともにＱ値の低下を防止することができる。その一例を、後述する第２の実施の形態として説明する。ただし、本発明では、複数のキャパシタを組み合わせたキャパシタ装置は、例えば、前記複数のキャパシタのうちの少なくとも１つが例えば本実施の形態による可変キャパシタ１であれば、他のキャパシタは、例えば非特許文献１に開示された可変キャパシタや特許文献１に開示されたような固定キャパシタでもよいし、当該固定キャパシタ等と併用されるＭＥＭＳスイッチ等を含んでもよいし、各キャパシタの接続関係も並列接続のみならず直列接続でもよいし、直並列接続など直列・並列を適宜組み合わせた接続関係を採用してもよい。

また、本実施の形態による可変キャパシタ１では、図３に示すオフ状態（非対向状態）において得られる容量Ｃは、ほぼゼロであるが、ゼロではなくて前記容量Ｃ０に比べて十分に小さな値である。よって、本実施の形態による可変キャパシタ１によれば、他のキャパシタやスイッチを特別に要することなく、図３に示すオフ状態で得られる十分に小さな容量値と、オン状態（対向状態）で得られるＣ０から１．５×Ｃ０までの容量値を得ることができ、互いの比が大きい２値の容量を含む容量値を得ることができる。したがって、本実施の形態による可変キャパシタ１は、他のキャパシタと組み合わせずに単体で用いても有用である。

本発明では、本実施の形態による可変キャパシタ１を、例えば、以下に説明するように変形してもよい。

本実施の形態では、支持突起１６ａ〜１６ｄは可動側の直線状部６，８に設けられているが、その代わりに、支持突起１６ａ〜１６ｄを固定部側（基板２側）に設けてもよい。

本実施の形態では、プレート部７はその周囲に立ち上がり部７ａによって剛性も有しているが、立ち上がり部７ａを形成せずにプレート部７もその両側の部分６ａ，８ａと同じく板ばね状としてもよい。この場合、オン状態において、プレート部７及びその両側の部分６ａ，８ａが全体として撓み得る両持ち梁となるが、オン状態において間隔ｄを変えるアナログ動作は可能である。

本実施の形態では、図５や図６に示すオン状態において、プレート部７及びその両側の部分６ａ，８ａが支持突起１６ａ〜１６ｄによって両持ち状態で支持されているが、例えば、先端側の支持突起１６ｃ，１６ｄを取り除いて、オン状態において、プレート部７及びその両側の部分６ａ，８ａが支持突起１６ａ，１６ｂが片持ち状態で支持されてもよい。この場合においても、オン状態において間隔ｄを変えるアナログ動作は可能である。なお、このような片持ち状態を採用する場合は、直線状部８は不要である。また、このような片持ち状態を採用する場合にも、プレート部７の周囲に立ち上がり部７ａを形成せずにプレート部７が撓み得るようにしてもよい。

本実施の形態では、前述したように、オン状態において間隔ｄを変えるアナログ動作が可能であるが、オン状態において間隔ｄを変えることができずにアナログ動作が不能となるように構成してもよい。具体的には、例えば、支持突起１６ａ〜１６ｄを立ち上がり部７ａの直下に配置したり、支持突起１６ａ〜１６ｄを除去したりしてもよい。

本実施の形態では、前述したように、容量用可動電極（アルミニウム系合金膜２２，２７におけるプレート部７の部分）が、オン状態において間隔ｄを変えるための電極（アナログ駆動用可動電極）として兼用され、容量用固定電極（オン状態において容量用可動電極が対向する配線パターン１５の部分）が、オン状態において間隔ｄを変えるための電極（アナログ駆動用固定電極）として兼用されている。しかし、容量用可動電極とアナログ動作用可動電極とを別個に設けるとともに、容量用固定電極とアナログ動作用固定電極とを別個に設けてもよい。

［第２の実施の形態］

図１２は、本発明の第２の実施の形態による可変キャパシタ装置の要部を模式的に示す概略平面図であり、図１に対応している。図１２も、図１と同様に、製造途中において犠牲層を除去する前の状態を示している。図１２において、図１中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。図１３は、本実施の形態による可変キャパシタ装置を示す回路図である。

本実施の形態による可変キャパシタ装置は、前記第１の実施の形態による可変キャパシタ１とそれぞれ同一の構成及び各部の寸法を有する５個の可変キャパシタ４１〜４５と、制御回路５１と、オンオフ駆動回路５２と、バイアス電圧印加回路５３とを備えている。

可変キャパシタ４１〜４５は、同一のシリコン基板２（図１２及び図１３では、図示せず。）に搭載されている。可変キャパシタ４１〜４５に関して、前述した配線パターン１１，１５がそれぞれ共通に接続されることで、図１３に示すように、可変キャパシタ４１〜４５は並列接続されている。

本実施の形態では、オンオフ駆動回路５２は、制御回路５１からのオンオフ制御信号（各可変キャパシタ４１〜４５のオンオフ状態を示す制御信号）に応答して、当該オンオフ制御信号が示すオンオフ状態を実現するように、各可変キャパシタ４１〜４５毎に、第１の駆動信号を供給する（すなわち、対応する配線パターン１４と配線パターン１１との間にオン駆動用電圧（当該可変キャパシタをオン状態にするのに必要な電圧）を印加するかあるいは配線パターン１４を配線パターン１１と同電位にする）。なお、本実施の形態では、各配線パターン１４はそれぞれ電気的に分離しており、オンオフ駆動回路５２によって、各可変キャパシタ４１〜４５をそれぞれ独立して設定し得るようになっている。

バイアス電圧印加回路５３は、制御回路５１からのバイアス電圧制御信号（配線パターン１１，１５間に印加すべき直流バイアス電圧の大きさを示す信号）を応答して、当該バイアス電圧制御信号が示す大きさの直流バイアス電圧を配線パターン１１，１５間に供給する。

制御回路５１は、外部からの指令信号（配線パターン１１，１５で得るべき容量の指令値を示す信号）に応答して、当該指令信号が示す容量値が得るために必要なオンオフ制御信号及びバイアス電圧制御信号を、オンオフ駆動回路５２及びバイアス電圧印加回路５３にそれぞれ供給する。製造誤差等の影響で、可変キャパシタ４１〜４５の同じオンオフ状態において同じ大きさの直流バイアス電圧を配線パターン１１，１５間に印加しても、配線パターン１１，１５間に得られる容量値はばらついてしまう。本実施の形態では、各可変キャパシタ４１〜４５が前述したアナログ動作可能となっていることを利用して、制御回路５１は、バイアス電圧制御信号を、実測データに基づいて得た関係（各可変キャパシタ４１〜４５のオンオフ状態及び直流バイアス電圧の大きさと配線パターン１１，１５間に得られる容量値との間の関係）に従って、指令信号が示す容量の指令値が正確に配線パターン１１，１５間に得られるように較正して出力するように構成されている。

なお、用途によって、制御回路５１は、前述したアナログ動作を較正目的でのみ利用して離散的な容量値が得られるように構成してもよいし、前述したアナログ動作を利用してある範囲においては連続的な容量値が得られるように構成してもよい。

制御回路５１、オンオフ駆動回路５２及びバイアス電圧印加回路５３は、シリコン基板２に搭載してもよいし、外部に配置してもよい。可変キャパシタ４１〜４５の部分は図７乃至図９を参照して説明した製造方法によって製造することができ、その製造方法はＣＭＯＳプロセスとコンパチブルであるので、制御回路５１、オンオフ駆動回路５２及びバイアス電圧印加回路５３をシリコン基板２に搭載する場合、これらの回路のＣＭＯＳ部を、可変キャパシタ４１〜４５の部分の下に積層したり、可変キャパシタ４１〜４５とは基板２における面方向に異なる領域に配置したりすることを、容易に行うことができる。また、基板２に搭載する回路としては、本実施の形態によるキャパシタ装置を含む高周波回路用フィルタ及びその他の高周波回路等も挙げることができる。また、本発明では、前記第１の実施の形態による可変キャパシタ１を単体で用いる場合にも、当該可変キャパシタ１を含む高周波回路用フィルタ又はその他の高周波回路等を基板２に搭載してもよい。この場合も、これらの回路のＣＭＯＳ部を、可変キャパシタ１の部分の下に積層したり、可変キャパシタ１とは基板２における面方向に異なる領域に配置したりすることを、容易に行うことができる。

本発明者は、本実施の形態によるキャパシタ装置と同様のキャパシタ装置を試作した。この試作の可変キャパシタ装置において、可変キャパシタ４１〜４５のうちオン状態にする可変キャパシタの数を変え、それぞれの場合について配線パターン１１，１５間の容量を測定した。ただし、配線パターン１１，１５間には、直流バイアス電圧は印加しなかった。図１４はその測定結果を示す。図１４の横軸は可変キャパシタ４１〜４５のうちのオン状態の可変キャパシタの数を示している。例えば、図１４の横軸のゼロは可変キャパシタ４１〜４５の全てをオフ状態にしたことを意味し、図１４の横軸のゼロは可変キャパシタ４１〜４５のうちの２つをオン状態にする一方３つをオフ状態にしたことを意味している。図１４の縦軸は、配線パターン１１，１５間の容量の変化量を示す。ここでは、全ての可変キャパシタ４１〜４５をオフ状態にした場合、配線パターン１１，１５間の容量はゼロｐＦであった。

本実施の形態では、各可変キャパシタ４１〜４５は各部の寸法まで同一であるので、直流バイアス電圧を印加しなければ、各可変キャパシタ４１〜４５の数に比例して配線パターン１１，１５間の容量が変化するはずである。図１４は、そのことを実証している。

本実施の形態によれば、前述した可変キャパシタ４１〜４５として前述した可変キャパシタ１と同一の構成を有するものが用いられているので、複数のキャパシタを組み合わせた従来のキャパシタ装置と異なり、特別なスイッチが不要となるとともに配線が１つですんでいる。したがって、本実施の形態によれば、占有面積を低減することができるとともにＱ値の低下を防止することができる。

なお、各可変キャパシタ４１〜４５として、可変キャパシタ１を前述したようにアナログ動作が不能となるように変形した可変キャパシタを用いてもよい。この場合、バイアス電圧印加回路５３は除去される。

［第３の実施の形態］

図１５は、本発明の第３の実施の形態による可変キャパシタ装置の要部を模式的に示す概略平面図であり、図１２に対応している。図１５も、図１２と同様に、製造途中において犠牲層を除去する前の状態を示している。図１５において、図１２中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。

本実施の形態による可変キャパシタ装置が前記第２の実施の形態による可変キャパシタ装置と異なる所は、以下に説明する点のみである。本実施の形態では、可変キャパシタ４５が除去されている。前記第２の実施の形態では、可変キャパシタ４１〜４５のいずれも、オン状態での容量用固定電極と容量用可動電極との間の対向面積が同一であるのに対し、本実施の形態では、図１５に示すように、可変キャパシタ４１〜４４では、順次、オン状態での容量用固定電極と容量用可動電極との間の対向面積が大きくなっている。これに伴い、本実施の形態では、配線パターン１１における可変キャパシタ４１，４２に対応する部分の幅Ｗ１に比べて、配線パターン１１における可変キャパシタ４３，４４に対応する部分の幅Ｗ２の方が広くなっている。本実施の形態では、配線パターン１１は高周波信号線として用いられるので、幅Ｗ１と幅Ｗ２との間の継ぎ目で高周波信号の反射が生じ難くなるように、配線パターン１１におけるその継ぎ目には４５゜のテーパー部１５ａが形成されている。

本実施の形態によれば、前記第２の実施の形態と同様の利点が得られる他、各キャパシタ４１〜４４のオン状態の容量がそれぞれ異なることから、前記第１の実施の形態に比べて、より広い範囲で配線パターン１１，１５間の容量を可変することができるという利点も得られる。

本発明者は、本実施の形態によるキャパシタ装置と同様のキャパシタ装置を試作した。この試作の可変キャパシタ装置において、実験用として、配線パターン１５及び全ての配線パターン１４を短絡し、これらと配線パターン１１との間に直流電圧を印加し、その印加電圧を徐々に上げていき、各印加電圧を印加しているときに配線パターン１１，１５間の容量を測定した。その結果を図１６に示す。図１６の横軸は前記印加電圧を示し、図１６の縦軸は配線パターン１１，１５間の容量の変化量を示す。ここでは、全ての可変キャパシタ４１〜４５がオフ状態の場合、配線パターン１１，１５間の容量は、０ｐＦ程度の極小さい値の容量値であった。

図１６において、点Ｅでは、可変キャパシタ４１がオン状態でかつ可変キャパシタ４２〜４３はオフ状態であり、配線パターン１１，１５の容量は０．２ｐＦであった。点Ｆでは、可変キャパシタ４１，４２，４４がオン状態でかつ可変キャパシタ４３がオフ状態であり、配線パターン１１，１５の容量は４．８ｐＦであり、点Ｅの容量０．２ｐＦの２４倍であった。点Ｇでは、全ての可変キャパシタ４１〜４４がオン状態であり、配線パターン１１，１５の容量は７ｐＦであり、点Ｅの容量０．２ｐＦの３５倍であった。点Ｈでは、全ての可変キャパシタ４１〜４４がオン状態であるが点Ｇの場合に比べてアナログ動作が進行した（電極間間隔が狭まった）ものと考えられ、配線パターン１１、１５の容量は７．４ｐＦであり、点Ｅの容量０．２ｐＦの３７倍であった。

図１６によって、０ｐＦから７．４ｐＦの非常に広い範囲（Ｅ点を基準にした場合の容量変化率は７．４／０．２＝３７）で、配線パターン１１，１５間の容量を可変することができることが、実証された。

なお、本来、図１６に示すように前記駆動電圧を上げていった場合は、所期の目論見通りであれば、前述したような順序で可変キャパシタ４１〜４４がオンするはずはないが、製造誤差等の影響でこのような順序でオンしたものと考えられる。ここでの実験結果としては、可変キャパシタ４１〜４４のオンオフ状態と得られる容量との関係が重要であり、オンする順序は特に問題ではない。

ところで、本実施の形態において、例えば、４個の可変キャパシタ４１〜４４のオン状態（ここでは、初期間隔ｄ０時とするが、例えば、前述したアナログ動作による較正した状態でもよい。）の容量値Ｃ４１〜Ｃ４４を、例えば、ΔＣを任意の容量値として、１×ΔＣ、２×ΔＣ、４×ΔＣ、８×ΔＣにそれぞれ設定してもよい。この設定は、例えば、可変キャパシタ４１〜４４のオン状態での容量用固定電極と容量用可動電極との間の対向面積を、それぞれ１倍、２倍、３倍、４倍に設定することによって、行うことができる。可変キャパシタ４１〜４４のオン状態の容量値を前述したように設定すると、各可変キャパシタ４１〜４４のオン・オフを独立して制御することで、ΔＣきざみに、１×ΔＣから１５×ΔＣまでの容量値をデジタル的に得ることができる。勿論、４個の可変キャパシタ４１〜４４をオフ状態とすれば、得られる容量値を実質的にゼロにすることもできる。

同様に、本実施の形態において、例えば、４個の可変キャパシタ４１〜４４のオン状態（ここでは、初期間隔ｄ０時とするが、例えば、前述したアナログ動作による較正した状態でもよい。）の容量値Ｃ４１〜Ｃ４４を、例えば、ΔＣを任意の容量値として、１０×ΔＣ、２０×ΔＣ、４０×ΔＣ、８０×ΔＣにそれぞれ設定してもよい。この場合、各可変キャパシタ４１〜４４のオン・オフを独立して制御することで、１０×ΔＣきざみに、１０×ΔＣから１５０×ΔＣまでの容量値をデジタル的に得ることができる。勿論、４個の可変キャパシタ４１〜４４をオフ状態とすれば、得られる容量値を実質的にゼロにすることもできる。

本実施の形態では、４個の可変キャパシタ４１〜４４が並列接続されているが、例えば、その個数を８個とし、８個の可変キャパシタのオン状態（ここでは、初期間隔ｄ０時とするが、例えば、前述したアナログ動作による較正した状態でもよい。）の容量値を、１×ΔＣ、２×ΔＣ、４×ΔＣ、８×ΔＣ、１０×ΔＣ、２０×ΔＣ、４０×ΔＣ、８０×ΔＣにそれぞれ設定してもよい。この場合、これらの８個の可変キャパシタのオン・オフを独立して制御することで、ΔＣきざみに、１×ΔＣから１６５×ΔＣまでの容量値をデジタル的に得ることができる。勿論、８個の可変キャパシタをオフ状態とすれば、得られる容量値を実質的にゼロにすることもできる。本発明者は、実際に、このようなデジタル可変キャパシタ装置を試作し、ΔＣきざみに、１×ΔＣから１６５×ΔＣまでの容量値をデジタル的に得ることができることを確認した。例えば、ΔＣ＝０．０１ｐＦのものを作製すれば、０．０１ｐＦきざみに、０．０１ｐＦから１．６５ｐＦまでの容量値をデジタル的に得ることができる。また、ΔＣ＝０．１ｐＦのものを作製すれば、０．１ｐＦきざみに、０．１ｐＦから１６．５ｐＦまでの容量値をデジタル的に得ることができる。さらに、ΔＣ＝０．２ｐＦのものを作製すれば、０．２ｐＦきざみに、０．２ｐＦから３３ｐＦまでの容量値をデジタル的に得ることができる。

［第４の実施の形態］

図１７は、本発明の第４の実施の形態による可変キャパシタ装置の要部を模式的に示す概略平面図であり、図１２に対応している。図１７も、図１２と同様に、製造途中において犠牲層を除去する前の状態を示している。図１７において、図１２中の要素と同一又は対応する要素には同一符号を付し、その重複する説明は省略する。

本実施の形態による可変キャパシタ装置が前記第２の実施の形態による可変キャパシタ装置と異なる所は、各可変キャパシタ４１〜４５で、直線状部６における部分６ａの長さ及び直線状部８における部分８ａの長さ（図１中のＬ１に相当）が互いに異なっている点のみである。したがって、各可変キャパシタ４１〜４５で、直線状部６，８の各部分６ａ，８ａのバネ性の硬さが互いに異なり、ひいては、個々に得られる容量に対する配線パターン１１，１５間に印加する直流バイアス電圧（第２の駆動信号）の感度が互いに異なっている。

したがって、本実施の形態によれば、前記第２の実施の形態と同様の利点が得られる他、次の利点も得られる。すなわち、本実施の形態によれば、例えば、全ての可変キャパシタ４１〜４５がオン状態で、配線パターン１１，１５間に印加する直流バイアス電圧を徐々に変えていく場合、配線パターン１１，１５間の容量が前記第１の実施の形態に比べて大きく変化することになる。よって、本実施の形態によれば、前記第１の実施の形態に比べて、より広い範囲で配線パターン１１，１５間の容量を可変することができるという利点も得られる。

［その他の実施の形態］

ここで、高周波回路の一例として高周波回路用フィルタの各例を図１８に示す。図１８（ａ）はローパスフィルタ、図１８（ｂ）はハイパスフィルタ、図１８（ｃ）はバンドパスフィルタ、図１８（ｄ）はバンドエリミネーションフィルタをそれぞれ示す。これらの図において、Ｃはキャパシタ、Ｌはインダクタンス、Ｐ１，Ｐ２はポートを示す。

本発明の各実施の形態による高周波回路用フィルタとして、図１８（ａ）〜（ｄ）にそれぞれ示すフィルタにおいて、キャパシタＣの代わりに、前記第１の実施の形態による可変キャパシタ１又はその変形例あるいは前記第２乃至第４のいずれかの実施の形態による可変キャパシタ装置を用いたフィルタを挙げることができる。勿論、本発明による可変キャパシタ及び可変キャパシタ装置は、フィルタ以外の種々の高周波回路（例えば、可変周波数発振器（ＶＦＯ）、同調増幅器、位相シフタ、インピーダンス整合回路など）においても用いることができる。

以上、本発明の各実施の形態及びその変形例について説明したが、本発明はこれらに限定されるものではない。

例えば、前述した実施の形態では、各可変キャパシタで採用されている対向状態と非対向状態との切り替えを行うためのアクチュエータは、駆動力として静電力が用いられる静電型であったが、いわゆる熱型や電磁型や圧電駆動型などの種々のマイクロアクチュエータを採用してもよい。

本発明の第１の実施の形態による可変キャパシタを模式的に示す概略平面図である。 図２は、図１中のＡ−Ａ’線に沿った概略断面図である。 本発明の第１の実施の形態による可変キャパシタの一動作状態を示す概略断面図である。 本発明の第１の実施の形態による可変キャパシタの状態遷移過程を示す概略断面図である。 本発明の第１の実施の形態による可変キャパシタの他の動作状態を示す概略断面図である。 本発明の第１の実施の形態による可変キャパシタの更に他の動作状態を示す概略断面図である。 本発明の第１の実施の形態による可変キャパシタの製造方法を示す工程図である。 図７に引き続く工程を示す工程図である。 図８に引き続く工程を示す工程図である。 本発明の第１の実施の形態による可変キャパシタに関する測定結果を示す図である。 平行平板間の面積と容量との関係を示す図である。 本発明の第２の実施の形態による可変キャパシタ装置の要部を模式的に示す概略平面図である。 本発明の第２の実施の形態による可変キャパシタ装置を示す回路図である。 本発明の第２の実施の形態による可変キャパシタ装置に関する測定結果を示す図である。 本発明の第３の実施の形態による可変キャパシタ装置の要部を模式的に示す概略平面図である。 本発明の第３の実施の形態による可変キャパシタ装置に関する測定結果を示す図である。 本発明の第４の実施の形態による可変キャパシタ装置の要部を模式的に示す概略平面図である。 高周波回路用フィルタの各例を示す図である。

符号の説明

１，４１〜４５ 可変キャパシタ
２ 基板
４，６，８ 直線部
５ 湾曲部
７ プレート部
１１，１４，１５ 配線パターン
１３ オン駆動用固定電極
１６ａ〜１６ｄ 支持突起

Claims (23)

1. 可変キャパシタであって、
   基板を含む固定部に設けられた第１の電極部と、当該可変キャパシタの容量を前記第１の電極部との間に形成する第２の電極部を有する可動部とを備え、
   前記可動部は、第１の駆動信号に応答して、前記第２の電極部が前記第１の電極部と対向する対向状態と前記第２の電極部が前記第１の電極部と実質的に対向しない非対向状態とに選択的になるように、変位することを特徴とする可変キャパシタ。
2. 前記可動部が薄膜で構成されたことを特徴とする請求項１記載の可変キャパシタ。
3. 前記非対向状態における前記容量がほぼゼロであることを特徴とする請求項１又は２記載の可変キャパシタ。
4. 前記対向状態における前記容量は、前記非対向状態における前記容量の１０倍以上であることを特徴とする請求項１乃至３のいずれかに記載の可変キャパシタ。
5. 前記可動部は、前記固定部に対して固定端が固定された片持ち梁構造を持ち、
   前記第２の電極部は、前記可動部の先端側に配置されたことを特徴とする請求項１乃至４のいずれかに記載の可変キャパシタ。
6. 前記第１の電極部が高周波信号線の一部をなし、
   前記基板の主面の法線方向から見た平面視で、前記固定端側から前記先端側に向かう方向が前記高周波信号線の延びる方向と略直交することを特徴とする請求項５記載の可変キャパシタ。
7. 前記可動部は、前記第２の電極部と前記固定端との間に配置された湾曲部と、前記湾曲部と前記固定端との間に配置された直線状部とを有し、
   前記湾曲部は、前記可動部に駆動力が加えられていない状態において、自身の保有する応力によって、前記固定端側から前記先端側に向うに従って前記固定部側から反り上がるように湾曲し、
   前記直線状部は、前記可動部に駆動力が加えられていない状態において、自身の保有する応力によって、前記固定部から間隔をあけた状態で前記固定端側から前記先端側に向うに従って前記基板の主平面と略平行に延び、
   前記可動部に駆動力が加えられていない状態において、前記非対向状態となる、
   ことを特徴とする請求項５又は６記載の可変キャパシタ。
8. 前記固定部は、前記直線状部の少なくとも一部及び前記湾曲部の少なくとも一部に対応する箇所において第３の電極部を有し、
   前記可動部は、前記直線状部及び前記湾曲部において第４の電極部を有し、
   前記第１の駆動信号として前記第３及び第４の電極部間に駆動電圧が印加されて前記第３及び第４の電極部間に作用する静電力が、前記第１の駆動信号による駆動力として前記可動部に加えられ、
   前記第１の駆動信号による所定の大きさ以上の駆動力が前記可動部に加えられたときに、当該駆動力によって、前記直線状部の少なくとも一部及び前記湾曲部の少なくとも一部が前記固定部側にプルインされて前記対向状態となる、
   ことを特徴とする請求項７記載の可変キャパシタ。
9. 前記第２の電極部と前記第４の電極部とが電気的に接続されたことを特徴とする請求項８記載の可変キャパシタ。
10. 前記第１の電極部と前記第３の電極部とが電気的に分離されたことを特徴とする請求項８又は９記載の可変キャパシタ。
11. 前記基板は、ＣＭＯＳ部が搭載された回路基板であることを特徴とする請求項１乃至１０のいずれかに記載の可変キャパシタ。
12. 前記可動部は、前記対向状態において、第２の駆動信号に応答して、前記第１の電極部の少なくとも一部と前記第２の電極部との間の間隔が変化するように、部分的に変位することを特徴とする請求項１乃至１１のいずれかに記載の可変キャパシタ。
13. 前記可動部における前記第２の電極の付近の部分が前記対向状態において固定部により支持されるように、前記可動部における前記第２の電極の付近の箇所又は当該箇所に対応する前記固定部における箇所に、前記対向状態において前記固定部又は前記可動部と当接する支持突起が設けられたことを特徴とする請求項１２記載の可変キャパシタ。
14. 前記可動部における前記第２の電極の付近の部分は、前記対向状態において、前記固定部により前記支持突起を介して両持ち状態で支持されることを特徴とする請求項１３記載の可変キャパシタ。
15. 前記第２の駆動信号として前記第１及び第２の電極部間に直流バイアス電圧が印加されて前記第１及び第２の電極部間に作用する静電力が、前記第２の駆動信号による駆動力として前記可動部に加えられる、ことを特徴とする請求項１２乃至１４のいずれかに記載の可変キャパシタ。
16. 複数のキャパシタを含み、当該複数のキャパシタの容量が合成されてなる合成容量が得られるように電気的に接続される可変キャパシタ装置であって、
    前記複数のキャパシタのうちの少なくとも１つのキャパシタは、請求項１乃至１５のいずれかに記載の可変キャパシタであることを特徴とする可変キャパシタ装置。
17. 前記複数のキャパシタが並列接続されたことを特徴とする請求項１６記載の可変キャパシタ装置。
18. 前記複数のキャパシタのうちの２つ以上のキャパシタの各々が請求項１乃至１５のいずれかに記載の可変キャパシタであり、当該２つ以上の可変キャパシタに対してそれぞれ独立して前記第１の駆動信号を供給し得るように構成されたことを特徴とする請求項１６又は１７記載の可変キャパシタ装置。
19. 前記複数のキャパシタのうちの２つ以上のキャパシタの各々が請求項１乃至１５のいずれかに記載の可変キャパシタであり、当該２つ以上の可変キャパシタのうちの少なくとも１つの可変キャパシタと当該２つ以上の可変キャパシタのうちの他の少なくとも１つの可変キャパシタとでは、前記対向状態における前記第１及び第２の電極部同士の対向面積が異なることを特徴とする請求項１６乃至１８のいずれかに記載の可変キャパシタ装置。
20. 前記複数のキャパシタのうちの２つ以上のキャパシタの各々が請求項１乃至１５のいずれかに記載の可変キャパシタであり、指令信号に応じて当該２つ以上の可変キャパシタに対してそれぞれ前記第１の駆動信号を供給する駆動回路を備えたことを特徴とする請求項１６乃至１９のいずれかに記載の可変キャパシタ装置。
21. 前記複数のキャパシタのうちの２つ以上のキャパシタの各々が請求項１２乃至１５のいずれかに記載の可変キャパシタであり、当該２つ以上の可変キャパシタのうちの少なくとも１つの可変キャパシタと当該２つ以上の可変キャパシタのうちの他の少なくとも１つの可変キャパシタとでは、前記対向状態における前記第１の電極部の少なくとも一部と前記第２の電極部との間の間隔の変化に対する前記第２の駆動信号の感度が異なるように構成されたことを特徴とする請求項１６乃至２０のいずれかに記載の可変キャパシタ装置。
22. 請求項１乃至１５のいずれかに記載の可変キャパシタ又は請求項１６乃至２１のいずれかに記載の可変キャパシタ装置を含むことを特徴とする高周波回路用フィルタ。
23. 請求項１乃至１５のいずれかに記載の可変キャパシタ又は請求項１６乃至２１のいずれかに記載の可変キャパシタ装置を含むことを特徴とする高周波回路。

Images