[go: up one dir, main page]

JP2008158100A - パターン管理方法及びパターン管理プログラム - Google Patents

パターン管理方法及びパターン管理プログラム Download PDF

Info

Publication number
JP2008158100A
JP2008158100A JP2006344804A JP2006344804A JP2008158100A JP 2008158100 A JP2008158100 A JP 2008158100A JP 2006344804 A JP2006344804 A JP 2006344804A JP 2006344804 A JP2006344804 A JP 2006344804A JP 2008158100 A JP2008158100 A JP 2008158100A
Authority
JP
Japan
Prior art keywords
pattern
patterns
chip
extracted
extracting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006344804A
Other languages
English (en)
Inventor
Kenji Yoshida
賢司 吉田
Soichi Inoue
壮一 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006344804A priority Critical patent/JP2008158100A/ja
Priority to US11/958,465 priority patent/US8086973B2/en
Publication of JP2008158100A publication Critical patent/JP2008158100A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/398Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/18Manufacturability analysis or optimisation for manufacturability
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【課題】 集積回路のチップレイアウトの中から欠陥の生じやすい危険パターンを簡易に抽出し、歩留まり向上及びプロセスマージンの安定化に寄与する。
【解決手段】 集積回路のチップレイアウトから危険パターンを抽出して管理するパターン管理方法であって、集積回路のチップレイアウトの中から、プロセス余裕度が所定値以下のパターンを抽出し(S2,S3)、抽出されたパターンに対し、類似パターンを同一パターンとして絞り込むことにより複数種の代表パターンに絞り込み(S6)、代表パターンから、チップの最外周に最も近いパターンを危険パターンとして抽出し(S8)、抽出された危険パターンを管理する(S9)。
【選択図】 図1

Description

本発明は、集積回路のチップレイアウトの中から欠陥の生じやすい危険パターンを抽出し管理するためのパターン管理方法に関する。
具体的には、フォトリソグラフィ工程及び加工工程において、設計、OPCのシステマティックエラーの改善、シミュレーション技術の向上と製造ラインの歩留まり向上、プロセスマージンの安定化に使用されるものである。特に、フォトリソグラフィ工程のマスク技術開発、シミュレーション技術向上とプロセス製造管理を行う際に使用されるものである。
従来、フォトリソグラフィ工程のマスク開発においては、世代毎にOPCのシミュレーションやデザインルールのチェック等を行い、ホットスポットとなる危険パターンを修正し、最適化を行ってきた。具体的には、OPCシミュレーションでデザイン通りに仕上げたマスクを作成し、工場側(生産ライン)で、試作・製品ロットを流品していた。しかし、デザインルールが厳しくなるに従い、問題パターン箇所を初期段階で対策し、デザインルール通りにマスク開発を行うことが非常に厳しくなってきた。
特に、プロセス余裕度が無くパターンが変動しやすい、チップ面内のパターンについては、影響度が予測できず、電気的不良(オープンやショート)が発生してしまう。この場合、工程の生産ロットを流品し歩留まり検証を行うまでは、製品が安定しないため、大きな歩留ロス、時間(TAT)ロスに繋がっていた。
また、マージンの狭い状態でロットの管理を行うため、未知の危険箇所の影響で、プロセスの揺らぎによって、低歩留まりを引き起こしてしまう。このような危険点のプロセス余裕度の無いパターンを抽出するためには、歩留まり確認ロットを流して、低歩留まりの箇所の不良解析・原因究明を行う必要があり、最適化に長い時間と技術者の人数を費やしていた。
このように従来、新規に投入した製品、デザインルールの厳しい製品、既存製品で歩留まりの安定性の無い製品については、デザインルールのチェックで検出できなかったシステマティックな危険箇所が発生してしまい、これが低歩留まりの原因になっていた。また、歩留まりに影響するホットスポットとなる危険箇所を検出するまでに多大な時間と費用がかかる問題があった。さらに、フォトリソグラフィでパターン形成を行ったウエハ上での危険点の抽出を行うものの、検査装置のプロセスの影響による検出感度の問題で、危険箇所が特定できず、安定した製品の供給ができないという問題があった。
特開2004−184633号公報
フォトリソグラフィ工程のマスク開発においては、パターンの危険箇所を特定するのが難しく、これが歩留まり及びプロセスマージンの低下を招く要因となっていた。
本発明は、上記事情を考慮してなされたもので、その目的とするところは、集積回路のチップレイアウトの中から欠陥の生じやすい危険パターンを簡易に抽出することができ、歩留まり向上及びプロセスマージンの安定化に寄与し得るパターン管理方法を提供することにある。
また、本発明の他の目的は、上記方法をコンピュータに実行させることのできるパターン管理プログラムを提供することにある。
上記課題を解決するために本発明は、次のような構成を採用している。
即ち、本発明の一態様に係わるパターン管理方法は、集積回路のチップレイアウトの中から、プロセス余裕度が所定値以下のパターンを抽出する工程と、前記抽出されたパターンに対し、類似パターンを同一パターンとして絞り込むことにより複数種の代表パターンに絞り込む工程と、前記代表パターンから、前記チップの最外周に最も近いパターンを危険パターンとして抽出する工程と、前記抽出された危険パターンを管理する工程と、を含むことを特徴とする。
また、本発明の別の一態様に係わるパターン管理方法は、集積回路のチップレイアウトの中から、サイドピークが1つ以上集光するパターンを抽出する工程と、前記抽出されたパターンから、前記チップの最外周に最も近いパターンを危険パターンとして抽出する工程と、前記抽出された危険パターンを管理する工程と、を含むことを特徴とする。
また、本発明の一態様は、コンピュータ読み取り可能なプログラムであり、集積回路のチップレイアウトの中から危険パターンを抽出して管理するパターン管理プログラムであって、集積回路のチップレイアウトの中から、プロセス余裕度が所定値以下のパターンを抽出手順と、前記抽出されたパターンに対し、類似パターンを同一パターンとして絞り込むことにより複数種の代表パターンに絞り込む手順と、前記代表パターンから、前記チップの最外周に最も近いパターンを危険パターンとして抽出する手順と、をコンピュータに実行させることを特徴とする。
本発明によれば、集積回路のチップレイアウトの中から危険パターンを簡易に抽出することができ、厳しいパターンの管理とプロセスコントロールが可能になり、歩留まり向上及びプロセスマージンの安定化が可能となる。
以下、本発明の詳細を図示の実施形態によって説明する。
(第1の実施形態)
図1は、本発明の第1の実施形態に係わるパターン管理方法を説明するためのフローチャートである。
まず、図2に示すような集積回路チップのレイアウトを入力する(ステップS1)。ここで、図2中の(a)はプリミィティブセル(ランダムロジックパターン)、(b)はSRAMパターン、(c)はDRAMパターン、(d)はアナログパターン、(e)はIOセル、(f)は機能IPブロック(MPU)である。
次いで、入力されたレイアウトから、プロセス余裕度の小さいパターンと大きいパターンに振り分ける(ステップS2,S3)。そして、図3に示すように、プロセス余裕度の小さいパターンを抽出する(ステップS4)と共に、プロセス余裕度の大きいパターンを抽出する(ステップS5)。
S4で抽出されたプロセス余裕度の小さいパターンに対しては、図4に示すように、代表パターンとして絞り込む(ステップS6)。具体的には、図5に示すように、抽出したパターンから、サイズ・形状(反転・ミラ−)が、同一の代表パターンのフィルタリングを行い、類似パターンを同一パターンとして絞り込む。一方、S5で抽出されたプロセス余裕度が大きいパターンに対しては、不要パターンとしてフィルタリングする(ステップS7)。
即ち、S3,S4,S5,S7では、
プロセス余裕度スペック < a,b,c,d,e,f → 除去
プロセス余裕度スペック > a,b,c,d,e,f → 抽出
と云う処理を行うことになる。
なお、プロセス余裕度の小さいパターンとは、リソグラフィマージン及び加工マージン(DOF、ドーズマージン、フォーカスマージン、エッチング変換差、膜の材質によるレジストすそ引き、限界解像度、光学照明条件(NA,σ,ε)、1次元及び2次元パターン(突当てパターン、囲まれパターン、背合せパターン、島パターン、狭スペースパターン、ショートニングパターン、内端差パターン、・プリミィティブセルパターン(ランダムロジックパターン)、SRAMパターン、DRAMパターン、アナログパターン、IOセルパターン、機能IPブロックパターン(MPU)))が、他のパターンと比較して少ないパターンである。
次いで、S6で絞り込まれた代表パターンに対し、代表危険箇所のチップ面内への最外周サンプリングと座標データの設定と出力を行う(ステップS8)。
具体的には、図6に示すように、チップ内の代表プロセス余裕度無しパターンの各4隅から最外周に一番近い代表パターン(xn,yn)を選択する。ここで、図6中の塗り潰しの星印は、チップコーナー部11,12,13,14から求めた代表パターン位置であり、白抜きの星印はチップ外周中心部21,22,23,24から求めた代表パターン位置である。続いて、選出した各パターンの最外周に隣接する、一つの楕円状危険エリア31若しくは多角形状危険点エリア32を決定する。続いて、一つの危険エリア31又は32から、重心となる中心点(重心位置A,B)を求める。続いて、一つの危険エリア31又は32の重心位置A又はBに一番近いパターンを中心パターンとして選出する。その後、代表パターン1〜5を危険パターンとして選択し、座標データを求める。
さらに、図7に示すように、(a),(b),(c),(d),(e)の各代表パターン毎に危険パターンを選択する。即ち、危険パターン別に(x1a,y1a)〜(x5a,y5a)、(x1b,y1b)〜(x5b,y5b)、(x1c,y1c)〜(x5c,y5c)、(x1d,y1d)〜(x5d,y5d)、の座標データを求める。
次いで、抽出したプロセス余裕度の無い危険パターンを管理する(ステップS8)。具体的には、危険パターンに対応する箇所でマスク上及びウエハ上の寸法測定、プロセスシミュレーション、パターンの補正などを行う。具体的には、マスク上、ウエハ上、及びマスクとウエハの差分のプロセス管理と制御とコントロール(寸法測定と制御とコントロール、形状測定と制御とコントロール、ロット間・ウエハ間・ショット間・ショット内・パターン間の寸法測定と制御とコントロール及び、形状測定と制御とコントロールと判定)を行う。
更に具体的には、例えば次のような処理を行う。
(1) マスク上の危険箇所のSEM寸法測定とAPC制御と補正
(2) マスク上の危険箇所の1,2次元形状計測・SEM画像出力
(3) マスク上の危険箇所1,2次元形状のシミュレーションとOPC補正
(4) ウエハ上のホットスポット箇所のSEM寸法測定とAPC制御と補正
(5) ウエハ上のホットスポット箇所の1,2次元形状計測・SEM画像出力
(6) ウエハ上のホットスポット箇所の1,2次元形状のシミュレーションとOPC補正
(7) ウエハ上の塗布現像装置の処理部、Unit間、Unit内の補正
(8) Δ(ウエハ−マスク)の寸法・形状の差分測定とAPC制御と補正
(9) Δ(ウエハ−マスク)の2次元形状 シミュレーションとOPC補正
(10) Δ(ウエハ−マスク)の露光装置の装置間差、パターン間、チップ内、チップ間、ウエハ間、ロット間のフォーカス測定とAPC制御と補正
(11) Δ(ウエハ−マスク)の露光装置の装置間差、パターン間、チップ内、チップ間、ウエハ間、ロット間のドース測定とAPC制御と補正
(12) Δ(ウエハ−マスク)の露光装置の装置間差、パターン間、チップ内、チップ間、ウエハ間、ロット間の一次元、2次元の寸法測定値とAPC制御と補正
(13) Δ(ウエハ−マスク)の露光機のレンズ収差測定とAPC制御と補正
(14)ウエハ上のホットスポット箇所の寸法結果及び、シミュレーション結果からのスペック管理と最適化
(15)ウエハ上のホットスポット箇所の寸法測定結果及び、シミュレーション結果からの危険箇所管理と危険パターンの修正
(16)ウエハ上のホットスポット箇所と GDSの照合と差分の測定とスペック判定
(18)ウエハ上のホットスポット箇所のGDSとの照合と差分測定値のシミュレーションとマスクOPC補正
(19) Δ(ウエハーマスク)の1,2次元パターン寸法データと形状データ(GDSデータ)のLot QC、装置QC管理と判定
ここで、危険パターンとは、プロセス余裕度が小さく欠陥等の生じやすいパターンであり、全てのパターンに対して各種管理(プロセス管理、寸法制御等)を行うのではなく、この危険パターンに関して各種管理を行う。危険パターンに欠陥の発生が無くなるようであれば、全てのパターンに欠陥が無いと見なすことができる。全てのパターンに対して各種管理を行うことは多大な時間と費用がかかるが、危険パターンに対してのみ各種管理を行うことにより、時間と費用を大幅に低減することができる。
即ち、集積回路レイアウトの製造工程におけるパターンの管理において、プロセス余裕度が小さいパターンのリソグラフィ工程における、特に厳しいパターンを抽出することにより、ショット内の全てのドーズ、フォーカス、マージンなどを判断することができ、厳しいパターンの管理とプロセスコントロールが可能になり、システマティック寸法精度の向上及び歩留まり安定化が可能になった。
このように本実施形態によれば、集積回路のチップレイアウトから欠陥の生じやすい危険パターンを簡易に抽出することができる。そして、この危険パターンを管理することにより、歩留まり向上及びプロセスマージンの安定化に寄与することができる。
(第2の実施形態)
図8は、本発明の第2の実施形態に係わるパターン管理方法を説明するためのフローチャートである。
本実施形態が先に説明した第1の実施形態と異なる点は、S2〜S5におけるレイアウトの振り分けである。即ち本実施形態では、S2,S3において、サイド(2次)ピークが1つ以上集光するパターンと集光しないパターンに振り分ける。そして、図9に示すように、S4において、サイドピーク(2次ピーク)集光有りパターンを抽出すると共に、S5において、サイドピークの無いパターンを抽出する。
ここで、サイドピークとは、図10に示すように、マスク51の開口部を通して露光光52を照射したときに、本来のピーク53のサイドに生じる2次ピーク54である。図11(a)に示すように、コンタクトホールパターン61が孤立している場合はサイドピークが集光することはない。しかし、図11(b)に示すように、コンタクトホールパターン61が隣接している場合、サイドピークが集光する。図中の塗り潰し星印は集光数1,白抜き星印は集光数2である。
即ち、S3,S4,S5,S7では、
サイド(2次)ピーク集光 ≦ 0 → 除去
サイド(2次)ピーク集光 > 0 ⇒ 抽出
と云う処理を行うことになる。
次いで、第1の実施形態と同様に、危険箇所のチップ面内への最外周サンプリングと座標データの設定と出力を行う(ステップS8)。ここで、第1の実施形態と同様に、S8の前に、S3で抽出されたサイドピークが集光するパターンに対して、前記図4に示すように、代表危険パターンとして絞り込むようにしても良い。
次いで、抽出したサイドピーク有りのパターンを管理する(ステップS8)。具体的な処理は、先の第1の実施形態と同様である。
このように本実施形態によれば、集積回路のチップレイアウトから、コンタクトホールパターンに関して欠陥の生じやすい危険パターンを簡易に抽出することができる。そして、この危険パターンを管理することにより、歩留まり向上及びプロセスマージンの安定化に寄与することができる。
(変形例)
なお、本発明は上述した各実施形態に限定されるものではない。第1の実施形態ではプロセス余裕度の小さいパターンの抽出を行い、第2の実施形態ではサイドピークの集光するパターンの抽出を行ったが、これらの両方の抽出を行うようにしても良い。また、第1の実施形態では、チップの最外周又は辺に最も近い4つのパターンと中心部のパターンの合計5つを危険パターンとして抽出したが、最外周又は辺に最も近い4つのパターンのみを危険パターンとして抽出するようにしても良い。
また、実施形態において記載した手法は、コンピュータに実行させることのできるプログラムとして、例えば磁気ディスク(フロッピー(登録商標)ディスク,ハードディスク等)、光ディスク(CD−ROM,DVD等)、半導体メモリなどの記録媒体に書き込んで適用したり、通信媒体により伝送して各種装置に適用することも可能である。本発明を実現するコンピュータは、記録媒体に記録されたプログラムを読み込み、このプログラムによって動作が制御されることにより、上述した処理を実行するものであればよい。
その他、本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。
第1の実施形態に係わるパターン管理方法を説明するためのフローチャート。 集積回路チップのレイアウトを示す図。 プロセス余裕度の少ないパターンを危険パターンとして抽出したレイアウトを示す図。 危険パターンを代表危険パターンとして絞り込んだレイアウトを示す図。 危険パターンから、同一の代表パターンのフィルタリングを行って類似パターンを同一パターンとして絞り込んだレイアウトを示す図。 チップ内の代表プロセス余裕度無しパターンの各4隅から最外周に一番近い代表パターン(xn,ym)を選択する様子を示す図。 代表パターン1〜5を危険パターンとして選択する様子を示す図。 第2の実施形態に係わるパターン管理方法を説明するためのフローチャート。 サイドピーク(2次ピーク)集光有りパターンを抽出したレイアウトを示す図。 本来のピークのサイドに生じる2次ピークの例を示す図。 サイドピークが集光する様子を示す図。
符号の説明
1,〜,5…代表パターン(危険パターン)
11,〜,14…チップコーナー部
21,〜,24…チップ外周中心部
31…楕円状危険エリア
32…多角形状危険エリア
51…マスク
52…露光光
53…ピーク
54…サイドピーク
61…コンタクトホールパターン

Claims (5)

  1. 集積回路のチップレイアウトの中から、プロセス余裕度が所定値以下のパターンを抽出する工程と、
    前記抽出されたパターンに対し、類似パターンを同一パターンとして絞り込むことにより複数種の代表パターンに絞り込む工程と、
    前記代表パターンから、前記チップの最外周に最も近いパターンを危険パターンとして抽出する工程と、
    前記抽出された危険パターンを管理する工程と、
    を含むことを特徴とするパターン管理方法。
  2. 集積回路のチップレイアウトの中から、サイドピークが1つ以上集光するパターンを抽出する工程と、
    前記抽出されたパターンから、前記チップの最外周に最も近いパターンを危険パターンとして抽出する工程と、
    前記抽出された危険パターンを管理する工程と、
    を含むことを特徴とするパターン管理方法。
  3. 前記危険パターンを抽出する工程として、前記チップの4つの角部に最も近いパターンをそれぞれ抽出、又は前記チップの4つの辺に最も近いパターンをそれぞれ抽出することを特徴とする請求項1又は2記載のパターン管理方法。
  4. 前記パターンを管理する工程として、前記危険パターンに対応する箇所でマスク上及びウエハ上の寸法測定、シミュレーション、補正を行うことを特徴とする請求項1記載のパターン管理方法。
  5. コンピュータ読み取り可能なプログラムであり、集積回路のチップレイアウトの中から危険パターンを抽出して管理するパターン管理プログラムであって、
    集積回路のチップレイアウトの中から、プロセス余裕度が所定値以下のパターンを抽出手順と、
    前記抽出されたパターンに対し、類似パターンを同一パターンとして絞り込むことにより複数種の代表パターンに絞り込む手順と、
    前記代表パターンから、前記チップの最外周に最も近いパターンを危険パターンとして抽出する手順と、
    をコンピュータに実行させることを特徴とするパターン管理プログラム。
JP2006344804A 2006-12-21 2006-12-21 パターン管理方法及びパターン管理プログラム Pending JP2008158100A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006344804A JP2008158100A (ja) 2006-12-21 2006-12-21 パターン管理方法及びパターン管理プログラム
US11/958,465 US8086973B2 (en) 2006-12-21 2007-12-18 Pattern management method and pattern management program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006344804A JP2008158100A (ja) 2006-12-21 2006-12-21 パターン管理方法及びパターン管理プログラム

Publications (1)

Publication Number Publication Date
JP2008158100A true JP2008158100A (ja) 2008-07-10

Family

ID=39659092

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006344804A Pending JP2008158100A (ja) 2006-12-21 2006-12-21 パターン管理方法及びパターン管理プログラム

Country Status (2)

Country Link
US (1) US8086973B2 (ja)
JP (1) JP2008158100A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013504063A (ja) * 2009-09-03 2013-02-04 ケーエルエー−テンカー・コーポレーション 計測システムおよび計測方法
US8972907B1 (en) 2013-09-10 2015-03-03 Kabushiki Kaisha Toshiba Layout correcting method, recording medium and design layout correcting apparatus

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5386109B2 (ja) * 2008-05-16 2014-01-15 株式会社ニューフレアテクノロジー データの検証方法および荷電粒子ビーム描画装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07122478A (ja) * 1993-10-27 1995-05-12 Sony Corp パターン投影方法
JP3977544B2 (ja) 1999-03-12 2007-09-19 株式会社東芝 半導体装置の回路設計方法およびプログラム記憶媒体
JP2002328460A (ja) * 2001-04-27 2002-11-15 Toshiba Corp パターン形成方法、露光用マスクの形成方法及び露光用マスク
JP3615182B2 (ja) * 2001-11-26 2005-01-26 株式会社東芝 光近接効果補正方法及び光近接効果補正システム
JP3825744B2 (ja) 2002-12-02 2006-09-27 株式会社東芝 フォトマスクの製造方法及び半導体装置の製造方法
JP2004226717A (ja) * 2003-01-23 2004-08-12 Renesas Technology Corp マスクの製造方法および半導体集積回路装置の製造方法
TW584789B (en) * 2003-05-26 2004-04-21 Fujitsu Ltd Pattern size correction apparatus, pattern size correction method and photomask

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013504063A (ja) * 2009-09-03 2013-02-04 ケーエルエー−テンカー・コーポレーション 計測システムおよび計測方法
US8873054B2 (en) 2009-09-03 2014-10-28 Kla-Tencor Corp. Metrology systems and methods
US8972907B1 (en) 2013-09-10 2015-03-03 Kabushiki Kaisha Toshiba Layout correcting method, recording medium and design layout correcting apparatus

Also Published As

Publication number Publication date
US20080216046A1 (en) 2008-09-04
US8086973B2 (en) 2011-12-27

Similar Documents

Publication Publication Date Title
JP4266189B2 (ja) 半導体集積回路パターンの検証方法、フォトマスクの作成方法、半導体集積回路装置の製造方法、及び半導体集積回路パターンの検証方法を実現するためのプログラム
CN100541498C (zh) 用处理灵敏度模型识别布局中制造问题区域的方法和装置
US11120182B2 (en) Methodology of incorporating wafer physical measurement with digital simulation for improving semiconductor device fabrication
KR20190139967A (ko) 디바이스 제조 프로세스의 수율의 예측 방법
CN106407490B (zh) 在芯片设计布局中发现未知问题图案的系统与方法
JP4064617B2 (ja) マスクパターン補正方法、マスクパターン補正装置、マスクパターン補正プログラムを格納した記録媒体、及び半導体装置の製造方法
TWI711107B (zh) 製造系統、半導體製程機台以及電弧放電保護方法
KR20200015708A (ko) 측정 방법 및 장치
CN103488043A (zh) 图案生成方法
JP2012252055A (ja) マスク検査方法、マスク作製方法および半導体装置の製造方法
US9547230B2 (en) Method for evaluating optical image of pattern, recording medium, and information processing apparatus
US8086973B2 (en) Pattern management method and pattern management program
US20140170539A1 (en) Determination of lithography tool process condition
JP2010122438A (ja) リソグラフィシミュレーションモデルの検証方法、検証プログラム及び検証装置
US20180217505A1 (en) Method for inspecting mask pattern, method for manufacturing mask, and method for manufacturing semiconductor device
TWI681479B (zh) 用於分析半導體晶圓之處理的方法及裝置
TWI597561B (zh) 圖案產生方法、遮罩的製造方法、曝光方法、半導體設備的製造方法、儲存媒體、以及資訊處理裝置
CN103488044A (zh) 光罩图案分析装置及光罩图案分析方法
US10699971B2 (en) Method for processing of a further layer on a semiconductor wafer
JP2011197304A (ja) マスクデータ作成方法、リソグラフィ用マスクの製造方法、半導体装置の製造方法およびフレア補正プログラム
US8885949B2 (en) Pattern shape determining method, pattern shape verifying method, and pattern correcting method
JP5980065B2 (ja) マスクデータの作成方法、プログラム、情報処理装置、マスク製造方法、露光方法及びデバイス製造方法
JP4856281B2 (ja) パターンレイアウト評価方法および半導体デバイス製造方法
JP2007311418A (ja) 検査レシピ作成方法および検査レシピ作成装置
JP2007081292A (ja) 検査方法、検査システムおよびプログラム