[go: up one dir, main page]

JP2008153673A - Semiconductor device and method for manufacturing same - Google Patents

Semiconductor device and method for manufacturing same Download PDF

Info

Publication number
JP2008153673A
JP2008153673A JP2007331612A JP2007331612A JP2008153673A JP 2008153673 A JP2008153673 A JP 2008153673A JP 2007331612 A JP2007331612 A JP 2007331612A JP 2007331612 A JP2007331612 A JP 2007331612A JP 2008153673 A JP2008153673 A JP 2008153673A
Authority
JP
Japan
Prior art keywords
impurity
island
film
type transistor
oxide film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2007331612A
Other languages
Japanese (ja)
Inventor
Takahiro Korenari
貴弘 是成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced LCD Technologies Development Center Co Ltd
Original Assignee
Advanced LCD Technologies Development Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced LCD Technologies Development Center Co Ltd filed Critical Advanced LCD Technologies Development Center Co Ltd
Priority to JP2007331612A priority Critical patent/JP2008153673A/en
Publication of JP2008153673A publication Critical patent/JP2008153673A/en
Abandoned legal-status Critical Current

Links

Images

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device and a method for manufacturing the same capable of forming a transistor having a high current driving ability and a high-voltage withstanding transistor and of easily manufacturing an enhancement type transistor and a depression type transistor on the same substrate. <P>SOLUTION: On an insulating substrate 1, a backing oxide film 2 and an a-Si film 3 are formed, impurity ions are implanted, laser light is irradiated for melting/re-crystallization, and thus a p-type polycrystalline silicon film 3 is formed and machined into an island shape. A gate oxide film 5 and a gate electrode 5e are formed. After a passivation film 6 is formed and a contact hole c for taking out an electrode are formed, the depression type transistor side is coated with a resist material r, impurity ions are implanted into the enhancement type transistor side using the gate electrode 5e as a mask, and thus an n-type source region 7 and a drain region 8 are formed. By the irradiation of laser light, the implanted ion impurities and the crystal damaged at the time of implantation are subjected to the activation and the restoration process, respectively. Next, the resist material r on the depression type transistor side is removed. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は多結晶半導体薄膜基板、半導体装置、および電子装置に係わり、特に多結晶膜(多結晶半導体薄膜)の表層部分に電界効果トランジスタを製造する技術および前記電界効果トランジスタを製造するための多結晶半導体薄膜基板ならびに前記電界効果トランジスタを組み込んだ液晶表示装置や情報処理装置等の電子装置の製造技術に適用した有効な技術に関する。   The present invention relates to a polycrystalline semiconductor thin film substrate, a semiconductor device, and an electronic device, and in particular, a technique for manufacturing a field effect transistor on a surface layer portion of a polycrystalline film (polycrystalline semiconductor thin film), and a multi-layer for manufacturing the field effect transistor. The present invention relates to an effective technique applied to a manufacturing technique of an electronic device such as a liquid crystal display device and an information processing device incorporating a crystalline semiconductor thin film substrate and the field effect transistor.

アクティブマトリクス駆動を行う液晶ディスプレイや有機ELディスプレイ等において、画素トランジスタと、周辺のドライバ回路を同一基板上(同一基板でなくとも同一のプロセスで形成する場合も含む)に形成することが求められている。液晶駆動電圧は通常のロジック回路に比べて駆動電圧が大きいため、耐圧の高いトランジスタが必要となる。例えば、シリコン基板やガラス基板、あるいはプラスチック基板上の少なくとも局所的な領域が単結晶に近い特性を持つように半導体薄膜を形成し、その領域に薄膜トランジスタを形成した場合、図1のような従来のトランジスタ構造では、チャネル長を長くしてもドレイン耐圧が大きくならない場合がある。チャネル長を長くしてドレイン耐圧を改善できた場合でもトランジスタサイズが大きくなるため、レイアウト上の問題ばかりでなく負荷容量が大きくなる等問題が多い。この問題を解決するために、高いドレイン耐圧を必要とするトランジスタにはオフセット領域に比較的低濃度の不純物を添加してドレイン端の電界強度を緩和するLDD(Lightly−Doped−Drain)を付加した構造がよく用いられるが、低濃度不純物の導入プロセスが追加となり、製造工程数が増えるため好ましくない場合がある。   In a liquid crystal display or an organic EL display that performs active matrix driving, it is required to form a pixel transistor and a peripheral driver circuit on the same substrate (including cases where they are formed by the same process even if they are not the same substrate). Yes. Since the liquid crystal drive voltage is higher than that of a normal logic circuit, a transistor with a high breakdown voltage is required. For example, when a semiconductor thin film is formed so that at least a local region on a silicon substrate, a glass substrate, or a plastic substrate has characteristics close to a single crystal, and a thin film transistor is formed in that region, a conventional thin film transistor as shown in FIG. In the transistor structure, the drain breakdown voltage may not increase even when the channel length is increased. Even when the channel length is increased and the drain breakdown voltage can be improved, the transistor size becomes large, so there are many problems such as an increase in load capacitance as well as a problem in layout. In order to solve this problem, LDD (Lightly-Doped-Drain) that relaxes the electric field strength at the drain end by adding a relatively low concentration impurity to the offset region is added to a transistor that requires a high drain breakdown voltage. Although the structure is often used, it may be undesirable because a process for introducing low-concentration impurities is added and the number of manufacturing steps increases.

一方で、図2のようなデプレッション型トランジスタは、構造の単純さゆえに単体では少ない工程数で製造でき、高いドレイン耐圧を持たせることができるが、一般的に電流駆動能力が低いこと、およびエンハンスメント型とデプレッション型を同一基板上に形成すると、ドープする不純物の極性や濃度が異なるため製造工程数が増える等の問題がある。   On the other hand, the depletion type transistor as shown in FIG. 2 can be manufactured by a small number of steps by itself due to the simplicity of the structure and can have a high drain breakdown voltage, but generally has a low current driving capability and enhancement. When the mold and the depletion mold are formed on the same substrate, there is a problem that the number of manufacturing steps increases because the polarity and concentration of impurities to be doped are different.

エンハンスメント型nチャネルMOSトランジスタの場合、図1に示すように、p型のp−Si膜3に高濃度n型(n+)のソース領域7とドレイン領域8が作られ、その間のチャネル領域の上に二酸化シリコン(SiO)からなるゲート酸化膜5と、その上にゲート電極5eが形成される。
また、ソース領域7とドレイン領域8にはソース電極7eとドレイン電極8eがそれぞれオーミック接触される。
以上のような構成で、ゲート電極5eにゲート電圧Vg>0を加えると、Vg=0ではドレイン電流Idは流れないが(ノーマリオフ)、Vgを徐々に上げていくと、チャネル領域が反転層で結ばれ、Vg≧Vt(しきい値電圧)でドレイン電流Idが流れ始め、Vgを高くするほど反転層が広がってIdが増加する。
In the case of an enhancement-type n-channel MOS transistor, as shown in FIG. 1, a high-concentration n-type (n +) source region 7 and drain region 8 are formed in a p-type p-Si film 3, and the channel region between them is formed. A gate oxide film 5 made of silicon dioxide (SiO 2 ) and a gate electrode 5e are formed thereon.
Further, the source electrode 7e and the drain electrode 8e are in ohmic contact with the source region 7 and the drain region 8, respectively.
With the above configuration, when the gate voltage Vg> 0 is applied to the gate electrode 5e, the drain current Id does not flow at Vg = 0 (normally off), but when Vg is gradually increased, the channel region becomes an inversion layer. As a result, the drain current Id begins to flow when Vg ≧ Vt (threshold voltage), and the inversion layer spreads and Id increases as Vg is increased.

デプレッション型pチャネルMOSトランジスタの場合、図2に示すように、p型のp−Si膜3にソース領域7とドレイン領域8が作られ、その間のボディ領域の上にゲート酸化膜5と、その上にゲート電極5eが形成される。
また、ソース領域7とドレイン領域8にはソース電極7eとドレイン電極8eがそれぞれオーミック接触される。
以上のような構成で、ゲート電極5eにゲート電圧Vg>0を加えると、Vg=0でドレイン電流Idが流れ(ノーマリオン)、Vgを徐々に上げていくと、ボディ領域の空乏層が広がってチャネルを狭くし、Vgを高くするほどIdが減少する。
In the case of a depletion type p-channel MOS transistor, as shown in FIG. 2, a source region 7 and a drain region 8 are formed in a p-type p-Si film 3, and a gate oxide film 5 is formed on the body region therebetween, A gate electrode 5e is formed thereon.
Further, the source electrode 7e and the drain electrode 8e are in ohmic contact with the source region 7 and the drain region 8, respectively.
With the above configuration, when the gate voltage Vg> 0 is applied to the gate electrode 5e, the drain current Id flows (normally on) at Vg = 0, and when Vg is gradually increased, the depletion layer in the body region expands. As the channel becomes narrower and Vg becomes higher, Id decreases.

以上に述べたように、同一基板上(同一基板でなくとも同一のプロセスで形成する場合も含む)に高い電流駆動能力を持つトランジスタ構造と高いドレイン耐圧を持つトランジスタ構造を少ない工程数で形成することが望まれている。
トランジスタをLDD構造とすることでドレイン耐圧を高くすることができるが工程数が増える。少ない工程数(例えばLDD構造を持たないトランジスタを製造するための工程数)で同時に上記2種類のトランジスタを形成することは難しい。
As described above, a transistor structure having a high current driving capability and a transistor structure having a high drain withstand voltage are formed in a small number of steps on the same substrate (including the case where the same substrate is used to form the same process). It is hoped that.
Although the drain breakdown voltage can be increased by making the transistor have an LDD structure, the number of steps increases. It is difficult to form the two types of transistors at the same time with a small number of steps (for example, the number of steps for manufacturing a transistor having no LDD structure).

そこで本発明は、高電流駆動能力を持つトランジスタと高耐圧トランジスタを形成すること、及び同一基板上にエンハンスメント型トランジスタとデプレッション型トランジスタとを簡便に製造できるようにすることを目的になされたものである。   Therefore, the present invention was made to form a transistor having a high current driving capability and a high breakdown voltage transistor, and to make it possible to easily manufacture an enhancement type transistor and a depletion type transistor on the same substrate. is there.

かかる目的を達成するために、本発明は以下のように構成した。   In order to achieve this object, the present invention is configured as follows.

すなわち、本発明の半導体装置は、絶縁基板と、
この絶縁基板上に設けられた下地酸化膜と、
この下地酸化膜上に設けられた同じ極性の第1の不純物がドープされ膜厚が同一の第1および第2の島状再結晶化半導体膜と、
前記第1の島状再結晶化半導体膜に設けられた前記第1の不純物と逆極性で高い不純物濃度のソース領域およびドレイン領域を有するnチャネル又はpチャネルエンハンスメント型トランジスタと、
前記第2の島状再結晶化半導体膜に設けられ、前記第1の不純物と逆極性の不純物をドープしないpチャネル又はnチャネルデプレッション型トランジスタとを具備することにより、上記目的が達成される。
That is, the semiconductor device of the present invention includes an insulating substrate,
A base oxide film provided on the insulating substrate;
First and second island-shaped recrystallized semiconductor films having the same thickness doped with a first impurity of the same polarity provided on the base oxide film;
An n-channel or p-channel enhancement type transistor having a source region and a drain region having a high impurity concentration opposite to that of the first impurity provided in the first island-shaped recrystallized semiconductor film;
The object is achieved by providing a p-channel or n-channel depletion type transistor which is provided in the second island-shaped recrystallized semiconductor film and which is not doped with an impurity having a polarity opposite to that of the first impurity.

また、前記第1および第2の島状再結晶化半導体膜は、溶融・再結晶化された半導体膜であることを特徴とする。   Further, the first and second island-shaped recrystallized semiconductor films are semiconductor films that are melted and recrystallized.

また、前記第1および第2の島状再結晶化半導体膜は、不純物濃度が膜厚方向に同様の分布であることを特徴とする。   The first and second island-shaped recrystallized semiconductor films are characterized in that the impurity concentration has a similar distribution in the film thickness direction.

また、高いドレイン耐圧を必要とするトランジスタを前記デプレッション型トランジスタで構成し、高い電流駆動能力を必要するトランジスタを前記デプレッション型トランジスタで構成したことを特徴とする。   In addition, a transistor that requires a high drain withstand voltage is configured by the depletion type transistor, and a transistor that requires a high current driving capability is configured by the depletion type transistor.

また、絶縁基板と、
この絶縁基板上に設けられた下地酸化膜と、
この下地酸化膜上に設けられた第1の不純物がドープされた島状再結晶化半導体膜と、
前記島状再結晶化半導体膜に設けられた前記第1の不純物と逆極性の不純物をドープしないデプレッション型トランジスタとを具備してなることを特徴とする。
An insulating substrate;
A base oxide film provided on the insulating substrate;
An island-shaped recrystallized semiconductor film doped with a first impurity provided on the base oxide film;
And a depletion type transistor which is provided in the island-like recrystallized semiconductor film and which is not doped with an impurity having a polarity opposite to that of the first impurity.

また、本発明の半導体装置の製造方法は、絶縁基板上に下地酸化膜を成膜する工程と、
前記下地酸化膜上に同じ極性の第1の不純物が同一不純物濃度でイオン打ち込みされ膜厚が同一の第1および第2の島状再結晶化半導体膜を生成する工程と、
前記第1および第2の島状再結晶化半導体膜上にゲート酸化膜およびゲート電極を形成する工程と、
前記ゲート酸化膜およびゲート電極上にパッシベーション膜を形成する工程と、
前記パッシベーション膜を形成した第1の島状再結晶化半導体膜側をレジスト材で被覆して、前記第2の島状再結晶化半導体膜に前記第1の不純物と逆極性の不純物を高い不純物濃度にイオン打ち込みしてソース領域およびドレイン領域を形成する工程と、
前記第1の島状再結晶化半導体膜上のレジスト材を除去し、第1および第2の島状再結晶化半導体膜上に電極用メタルを形成し、第1の島状再結晶化半導体膜にpチャネルまたはnチャネルデプレッション型トランジスタを、第2の島状再結晶化半導体膜にnチャネルまたはpチャネルエンハンスメント型トランジスタをそれぞれ形成する工程と、
からなることにより、上記目的が達成される。
The method for manufacturing a semiconductor device of the present invention includes a step of forming a base oxide film on an insulating substrate,
A step of generating first and second island-shaped recrystallized semiconductor films having the same film thickness by ion-implanting a first impurity having the same polarity with the same impurity concentration on the base oxide film;
Forming a gate oxide film and a gate electrode on the first and second island-shaped recrystallized semiconductor films;
Forming a passivation film on the gate oxide film and the gate electrode;
The first island-shaped recrystallized semiconductor film side on which the passivation film is formed is covered with a resist material, and the second island-shaped recrystallized semiconductor film is doped with an impurity having a polarity opposite to that of the first impurity. Forming a source region and a drain region by ion implantation to a concentration;
The resist material on the first island-shaped recrystallized semiconductor film is removed, electrode metal is formed on the first and second island-shaped recrystallized semiconductor films, and the first island-shaped recrystallized semiconductor is formed. Forming a p-channel or n-channel depletion type transistor in the film and an n-channel or p-channel enhancement type transistor in the second island-like recrystallized semiconductor film,
The above-mentioned purpose is achieved by comprising.

高い電流駆動能力を持つトランジスタ構造と高いドレイン耐圧を持つトランジスタ構造を同時に同一基板上に形成することができる。
また、本発明方法により、少ない工程数で、同一基板上にエンハンスメント型トランジスタとデプレッション型トランジスタとを製造できる。
A transistor structure having a high current driving capability and a transistor structure having a high drain breakdown voltage can be simultaneously formed on the same substrate.
Further, according to the method of the present invention, an enhancement type transistor and a depletion type transistor can be manufactured on the same substrate with a small number of steps.

以下に図面を参照して、本発明の実施の形態について説明する。   Embodiments of the present invention will be described below with reference to the drawings.

上述の問題を解決するためには、同一基板上(同一基板でなくとも同一のプロセスで形成する場合も含む)の、高いドレイン耐圧を必要とするトランジスタにデプレッション型構造を用い、高い電流駆動能力を必要とするトランジスタにエンハンスメント型構造を用いるとよい。この場合に製造工程数を増やさないために、半導体層に注入する不純物の種類(極性)やその濃度以外は同一の構造とする。例えば、エンハンスメント型構造は図1の構造とし、デプレッション型構造は図2の構造とし各層の膜厚は同一とする。また、不純物ドーピングの製造工程数を増やさないためには、半導体層に注入する不純物は、図1に示すように、エンハンスメント型をnチャネルで構成する場合は、図2に示すように、デプレッション型をpチャネルで構成し、逆に、図3に示すように、エンハンスメント型をpチャネルで構成する場合は、図4に示すように、デプレッション型をnチャネルで構成する。また、エンハンスメント型のチャネル領域の不純物濃度を膜厚方向に分布を持たせる場合も、デプレッション型のボディ領域の不純物濃度を膜厚方向に同様の分布を持たせる。
特にエンハンスメント型のチャネル領域とデプレッション型のボディ領域を同じ極性の不純物を同じ濃度分布で(同一製造プロセスで)形成することにより、工程数を増やすことなく製造できる。
In order to solve the above problems, a depletion-type structure is used for a transistor that requires a high drain breakdown voltage on the same substrate (including the case where it is formed by the same process even if it is not the same substrate), and has a high current driving capability. An enhancement type structure is preferably used for a transistor that requires a transistor. In this case, in order not to increase the number of manufacturing steps, the structure is the same except for the type (polarity) of impurities implanted into the semiconductor layer and its concentration. For example, the enhancement type structure is the structure shown in FIG. 1, the depletion type structure is the structure shown in FIG. 2, and the thickness of each layer is the same. Further, in order not to increase the number of impurity doping manufacturing steps, the impurity implanted into the semiconductor layer is a depletion type as shown in FIG. 2 when the enhancement type is composed of an n channel as shown in FIG. Is configured with a p-channel, and conversely, when the enhancement type is configured with a p-channel as shown in FIG. 3, the depletion type is configured with an n-channel as shown in FIG. Also, when the impurity concentration of the enhancement type channel region has a distribution in the film thickness direction, the impurity concentration of the depletion type body region has the same distribution in the film thickness direction.
In particular, the enhancement type channel region and the depression type body region can be manufactured without increasing the number of steps by forming impurities of the same polarity with the same concentration distribution (in the same manufacturing process).

図5に、本発明を実施した半導体装置の製造工程の断面図を示す。
図5において、(1)〜(2)に示すように、絶縁基板1の上に下地酸化膜2とa−Si膜3aを成膜し、これにボロンなどの不純物イオンaを打ち込み、さらにレーザ光bを照射して溶融・再結晶化し、p型のp−Si膜3を生成する。
次に、(3)〜(4)に示すように、その上に保護酸化膜4を成膜し、レジスト材rを塗布してパターンを露光し、p−Si膜3を島状に加工した後、レジスト材rを除去する。
次に、(5)〜(6)に示すように、その上にゲート酸化膜5を堆積して、その上にゲート電極5eを形成し、レジスト材rを塗布してパターンを露光し、ゲート電極5eを島状に加工した後、レジスト材rを除去する。
次に、(7)〜(8)に示すように、その上にパッシベーション膜6を成膜し、レジスト材rを塗布してパターンを露光し、電極取り出し用コンタクトホールcを形成した後、レジスト材rを除去する。
次に、(9)〜(10)に示すように、デプレッション型トランジスタ側をレジスト材rで被覆し、ゲート電極5eをマスクにしてエンハンスメント型トランジスタ側にリンなどの不純物イオンaを打ち込み、n型のソース領域7とドレイン領域8を形成する。
さらに、レーザ光bを照射してイオン注入不純物の活性化と注入時に損傷を受けた結晶の回復処理を行う。
次に、(11)〜(12)に示すように、デプレッション型トランジスタ側のレジスト材rを除去した後、電極用メタル9を形成する。
そして、レジスト材rを塗布してパターンを露光し、電極用メタル9を各電極に切り離した後、レジスト材rを除去する。
FIG. 5 shows a cross-sectional view of a manufacturing process of a semiconductor device embodying the present invention.
In FIG. 5, as shown in (1) to (2), a base oxide film 2 and an a-Si film 3a are formed on an insulating substrate 1, and impurity ions a such as boron are implanted into the base oxide film 2 and a laser. Irradiation with light b melts and recrystallizes to produce a p-type p-Si film 3.
Next, as shown in (3) to (4), a protective oxide film 4 is formed thereon, a resist material r is applied, the pattern is exposed, and the p-Si film 3 is processed into an island shape. Thereafter, the resist material r is removed.
Next, as shown in (5) to (6), a gate oxide film 5 is deposited thereon, a gate electrode 5e is formed thereon, a resist material r is applied, and the pattern is exposed to expose the gate. After the electrode 5e is processed into an island shape, the resist material r is removed.
Next, as shown in (7) to (8), a passivation film 6 is formed thereon, a resist material r is applied, the pattern is exposed, and an electrode extraction contact hole c is formed. The material r is removed.
Next, as shown in (9) to (10), the depletion type transistor side is covered with a resist material r, and impurity ions a such as phosphorus are implanted into the enhancement type transistor side using the gate electrode 5e as a mask to form an n type Source region 7 and drain region 8 are formed.
Further, the laser beam b is irradiated to activate the ion implantation impurity and recover the crystal damaged during the implantation.
Next, as shown in (11) to (12), after removing the depletion type transistor side resist material r, the electrode metal 9 is formed.
Then, a resist material r is applied to expose the pattern, and after the electrode metal 9 is cut into each electrode, the resist material r is removed.

エンハンスメント型トランジスタのソースおよびドレインは一般的にソース、ドレインの寄生抵抗を低減するために高い不純物濃度とする。チャネル領域は意図的に不純物を加えない場合もあるが、一般的にはしきい値電圧制御のためにソース、ドレインにドープしたものとは逆極性の不純物を低濃度でドープする。
よって、チャネル領域の濃度は必要なしきい値電圧によって規定されることが多い。
デプレッション型においてもボディ領域の濃度によってしきい値電圧やドレイン耐圧が変化するが、比較的許容範囲が広い。よってデプレッション型の不純物濃度をエンハンスメント型の不純物濃度で規定する(同一にする)ことができる。よって、エンハンスメント型とデプレッション型を同一製造プロセスで形成することができ、高い電流駆動能力を持ったトランジスタと高いドレイン耐圧を持ったトランジスタを同一製造プロセスで更に工程数を増やすことなく製造することができるため、製造コストの低減に役立つ。
In general, the source and drain of the enhancement type transistor have a high impurity concentration in order to reduce the parasitic resistance of the source and drain. In some cases, impurities are intentionally not added to the channel region, but in general, impurities having a polarity opposite to that doped in the source and drain are doped at a low concentration for threshold voltage control.
Therefore, the concentration of the channel region is often defined by the necessary threshold voltage.
Even in the depletion type, the threshold voltage and drain breakdown voltage vary depending on the concentration of the body region, but the tolerance is relatively wide. Therefore, the depletion type impurity concentration can be defined (same) as the enhancement type impurity concentration. Therefore, the enhancement type and the depletion type can be formed in the same manufacturing process, and a transistor having a high current driving capability and a transistor having a high drain breakdown voltage can be manufactured in the same manufacturing process without increasing the number of steps. This helps reduce manufacturing costs.

高電流駆動能力を持つエンハンスメント型トランジスタと高耐圧であるデプレッション型トランジスタを同一製造プロセスで形成する。その際、デプレッション型トランジスタのボディ領域の不純物濃度はエンハンスメント型のチャネル濃度と同じとし、エンハンスメント型のしきい値電圧が所望の電圧となるように決める。デバイスシミュレーションにより、エンハンスメント型、およびデプレッション型トランジスタのしきい値電圧のチャネル濃度依存性を計算した。計算においてソースおよびドレインの不純物濃度は十分高く、1.0E+20(cm−3)とし、ソース電極およびドレイン電極は半導体層とオーミック接触とし、ゲート電極はnポリシリコンゲートとした。 An enhancement type transistor having a high current driving capability and a depletion type transistor having a high breakdown voltage are formed by the same manufacturing process. At this time, the impurity concentration in the body region of the depletion type transistor is set to be the same as the enhancement type channel concentration, and the enhancement type threshold voltage is determined to be a desired voltage. The channel concentration dependence of the threshold voltage of enhancement type and depletion type transistors was calculated by device simulation. In the calculation, the impurity concentration of the source and drain was sufficiently high, 1.0E + 20 (cm −3 ), the source electrode and drain electrode were in ohmic contact with the semiconductor layer, and the gate electrode was n + polysilicon gate.

図6〜9に、計算結果に基づくId−Vg特性のチャネル濃度依存性グラフを示す。
図6、7は、nチャネルとpチャネルのエンハンスメント型トランジスタのもので、図8、9は、nチャネルとpチャネルのデプレッション型トランジスタのものである。
また、図10に、計算結果に基づくデプレッション型トランジスタのドレイン耐圧の不純物濃度依存性グラフを示す。
これより、チャネル濃度でエンハンスメント型トランジスタのしきい値電圧を制御することができ(図6、図7)、デプレッション型トランジスタの場合もこの不純物濃度の範囲内でトランジスタ動作させる(図8、図9)ことができるだけでなく、ドレイン耐圧も高く設計することができる(図10)。この結果から、同一プロセスかつ工程数を増やさずに、高電流駆動能力を持つトランジスタと高耐圧トランジスタを形成することが可能である。
6 to 9 show channel concentration dependence graphs of Id-Vg characteristics based on the calculation results.
6 and 7 show n-channel and p-channel enhancement type transistors, and FIGS. 8 and 9 show n-channel and p-channel depletion type transistors.
FIG. 10 shows an impurity concentration dependency graph of the drain breakdown voltage of the depletion type transistor based on the calculation result.
As a result, the threshold voltage of the enhancement type transistor can be controlled by the channel concentration (FIGS. 6 and 7), and the depletion type transistor is also operated within this impurity concentration range (FIGS. 8 and 9). ) Can be designed with a high drain breakdown voltage (FIG. 10). From this result, it is possible to form a transistor having a high current driving capability and a high breakdown voltage transistor without increasing the number of steps in the same process.

エンハンスメント型nチャネルトランジスタの断面図である。It is sectional drawing of an enhancement type n channel transistor. デプレッション型pチャネルトランジスタの断面図である。It is sectional drawing of a depletion type p-channel transistor. エンハンスメント型pチャネルトランジスタの断面図である。It is sectional drawing of an enhancement type p channel transistor. デプレッション型nチャネルトランジスタの断面図である。It is sectional drawing of a depletion type n channel transistor. 本発明を実施した半導体装置の製造工程の断面図である。It is sectional drawing of the manufacturing process of the semiconductor device which implemented this invention. nチャネルエンハンスメント型のチャネル濃度依存性グラフである。It is an n-channel enhancement type channel concentration dependence graph. pチャネルエンハンスメント型のチャネル濃度依存性グラフである。It is a channel concentration dependence graph of a p-channel enhancement type. nチャネルデプレッション型のチャネル濃度依存性グラフである。It is a channel concentration dependence graph of n channel depletion type. pチャネルデプレッション型のチャネル濃度依存性グラフである。It is a channel concentration dependence graph of a p-channel depletion type. デプレッション型のドレイン耐圧の不純物濃度依存性グラフである。It is an impurity concentration dependence graph of a depletion type drain breakdown voltage.

符号の説明Explanation of symbols

1 絶縁基板
2 下地酸化膜
3 p−Si膜
3a a−Si膜
4 保護酸化膜
5 ゲート酸化膜
5e ゲート電極
6 パッシベーション膜
7 ソース領域
7e ソース電極
8 ドレイン領域
8e ドレイン電極
9 電極用メタル
a 不純物イオン
b レーザ光
c 電極取り出し用コンタクトホール
r レジスト材
DESCRIPTION OF SYMBOLS 1 Insulating substrate 2 Base oxide film 3 p-Si film 3a a-Si film 4 Protective oxide film 5 Gate oxide film 5e Gate electrode 6 Passivation film 7 Source region 7e Source electrode 8 Drain region 8e Drain electrode 9 Electrode metal a Impurity ion b Laser beam c Contact hole for electrode extraction r Resist material

Claims (10)

絶縁基板と、
この絶縁基板上に設けられた下地酸化膜と、
この下地酸化膜上に設けられた同じ極性の第1の不純物がドープされ膜厚が同一の第1および第2の島状再結晶化半導体膜と、
前記第1の島状再結晶化半導体膜に設けられた前記第1の不純物と逆極性で高い不純物濃度のソース領域およびドレイン領域を有するnチャネルエンハンスメント型トランジスタと、
前記第2の島状再結晶化半導体膜に設けられ、前記第1の不純物と逆極性の不純物をドープしないpチャネルデプレッション型トランジスタとを具備してなることを特徴とする半導体装置。
An insulating substrate;
A base oxide film provided on the insulating substrate;
First and second island-shaped recrystallized semiconductor films having the same thickness doped with a first impurity of the same polarity provided on the base oxide film;
An n-channel enhancement type transistor having a source region and a drain region having a high impurity concentration opposite to that of the first impurity provided in the first island-shaped recrystallized semiconductor film;
A semiconductor device comprising: a p-channel depletion type transistor provided in the second island-shaped recrystallized semiconductor film and not doped with an impurity having a polarity opposite to that of the first impurity.
絶縁基板と、
この絶縁基板上に設けられた下地酸化膜と、
この下地酸化膜上に設けられた同じ極性の第1の不純物がドープされ膜厚が同一の第1および第2の島状再結晶化半導体膜と、
前記第1の島状再結晶化半導体膜に設けられた前記第1の不純物と逆極性で高い不純物濃度のソース領域およびドレイン領域を有するpチャネルエンハンスメント型トランジスタと、
前記第2の島状再結晶化半導体膜に設けられ、前記第1の不純物と逆極性の不純物をドープしないnチャネルデプレッション型トランジスタとを具備してなることを特徴とする半導体装置。
An insulating substrate;
A base oxide film provided on the insulating substrate;
First and second island-shaped recrystallized semiconductor films having the same thickness doped with a first impurity of the same polarity provided on the base oxide film;
A p-channel enhancement type transistor having a source region and a drain region having a high impurity concentration opposite to that of the first impurity provided in the first island-shaped recrystallized semiconductor film;
A semiconductor device comprising: an n-channel depletion type transistor which is provided in the second island-shaped recrystallized semiconductor film and which is not doped with an impurity having a polarity opposite to that of the first impurity.
前記第1および第2の島状再結晶化半導体膜は、溶融・再結晶化された半導体膜であることを特徴とする請求項1または2に記載の半導体装置。 3. The semiconductor device according to claim 1, wherein the first and second island-shaped recrystallized semiconductor films are melted and recrystallized semiconductor films. 前記第1および第2の島状再結晶化半導体膜は、不純物濃度が膜厚方向に同様の分布であることを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置。 4. The semiconductor device according to claim 1, wherein the first and second island-shaped recrystallized semiconductor films have the same impurity concentration distribution in the film thickness direction. 5. 高いドレイン耐圧を必要とするトランジスタを前記デプレッション型トランジスタで構成し、高い電流駆動能力を必要するトランジスタを前記デプレッション型トランジスタで構成したことを特徴とする請求項1乃至4のいずれか1項に記載の半導体装置。 5. The transistor according to claim 1, wherein a transistor that requires a high drain withstand voltage is configured by the depletion type transistor, and a transistor that requires a high current driving capability is configured by the depletion type transistor. Semiconductor device. 絶縁基板と、
この絶縁基板上に設けられた下地酸化膜と、
この下地酸化膜上に設けられた第1の不純物がドープされた島状再結晶化半導体膜と、
前記島状再結晶化半導体膜に設けられた前記第1の不純物と逆極性の不純物をドープしないデプレッション型トランジスタとを具備してなることを特徴とする半導体装置。
An insulating substrate;
A base oxide film provided on the insulating substrate;
An island-shaped recrystallized semiconductor film doped with a first impurity provided on the base oxide film;
A semiconductor device comprising: a depletion type transistor which is provided in the island-shaped recrystallized semiconductor film and which is not doped with an impurity having a polarity opposite to that of the first impurity.
絶縁基板上に下地酸化膜を成膜する工程と、
前記下地酸化膜上に同じ極性の第1の不純物が同一不純物濃度でイオン打ち込みされ膜厚が同一の第1および第2の島状再結晶化半導体膜を生成する工程と、
前記第1および第2の島状再結晶化半導体膜上にゲート酸化膜およびゲート電極を形成する工程と、
前記第2の島状再結晶化半導体膜に前記第1の不純物と逆極性の不純物を高い不純物濃度にイオン打ち込みしてソース領域およびドレイン領域を形成してnチャネルエンハンスメント型トランジスタを形成する工程と、
前記第1の島状再結晶化半導体膜に図5に示すように前記第1の不純物と逆極性の不純物をドーピングの製造工程なしにPチャネルデプレッション型トランジスタを形成する工程と、
からなる半導体装置の製造方法。
Forming a base oxide film on an insulating substrate;
A step of generating first and second island-shaped recrystallized semiconductor films having the same film thickness by ion-implanting a first impurity having the same polarity with the same impurity concentration on the base oxide film;
Forming a gate oxide film and a gate electrode on the first and second island-shaped recrystallized semiconductor films;
Forming an n-channel enhancement type transistor by ion-implanting an impurity having a polarity opposite to that of the first impurity to a high impurity concentration in the second island-shaped recrystallized semiconductor film to form a source region and a drain region; ,
Forming a P-channel depletion type transistor in the first island-like recrystallized semiconductor film without doping the impurity having the opposite polarity to the first impurity as shown in FIG. 5;
A method for manufacturing a semiconductor device comprising:
絶縁基板上に下地酸化膜を成膜する工程と、
前記下地酸化膜上に同じ極性の第1の不純物が同一不純物濃度でイオン打ち込みされ膜厚が同一の第1および第2の島状再結晶化半導体膜を生成する工程と、
前記第1および第2の島状再結晶化半導体膜上にゲート酸化膜およびゲート電極を形成する工程と、
前記第2の島状再結晶化半導体膜に前記第1の不純物と逆極性の不純物を高い不純物濃度にイオン打ち込みしてソース領域およびドレイン領域を形成してPチャネルエンハンスメント型トランジスタを形成する工程と、
前記第1の島状再結晶化半導体膜に図5に示すように前記第1の不純物と逆極性の不純物をドーピングの製造工程なしにnチャネルデプレッション型トランジスタを形成する工程と、
からなる半導体装置の製造方法。
Forming a base oxide film on an insulating substrate;
A step of generating first and second island-shaped recrystallized semiconductor films having the same film thickness by ion-implanting a first impurity having the same polarity with the same impurity concentration on the base oxide film;
Forming a gate oxide film and a gate electrode on the first and second island-shaped recrystallized semiconductor films;
Forming a source region and a drain region by ion-implanting an impurity having a polarity opposite to the first impurity into the second island-shaped recrystallized semiconductor film to a high impurity concentration to form a P-channel enhancement type transistor; ,
Forming an n-channel depletion type transistor in the first island-shaped recrystallized semiconductor film without doping a step of doping an impurity having a polarity opposite to that of the first impurity, as shown in FIG.
A method for manufacturing a semiconductor device comprising:
前記第1および第2の島状再結晶化半導体膜は、レーザ光に照射されて溶融・再結晶化された半導体膜であることを特徴とする請求項7または8に記載の半導体装置の製造方法。 9. The manufacturing method of a semiconductor device according to claim 7, wherein the first and second island-shaped recrystallized semiconductor films are semiconductor films melted and recrystallized by irradiation with laser light. Method. 前記エンハンスメント型トランジスタのチャネル領域とデプレッション型トランジスタのボディ領域は、同じ極性の不純物を膜厚方向に同じ濃度分布に形成したものであることを特徴とする請求項7または8に記載の半導体装置の製造方法。 9. The semiconductor device according to claim 7, wherein the channel region of the enhancement type transistor and the body region of the depletion type transistor are formed with impurities having the same polarity and having the same concentration distribution in the film thickness direction. Production method.
JP2007331612A 2007-12-25 2007-12-25 Semiconductor device and method for manufacturing same Abandoned JP2008153673A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007331612A JP2008153673A (en) 2007-12-25 2007-12-25 Semiconductor device and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007331612A JP2008153673A (en) 2007-12-25 2007-12-25 Semiconductor device and method for manufacturing same

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002336232A Division JP2004172350A (en) 2002-11-20 2002-11-20 Semiconductor device and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2008153673A true JP2008153673A (en) 2008-07-03

Family

ID=39655449

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007331612A Abandoned JP2008153673A (en) 2007-12-25 2007-12-25 Semiconductor device and method for manufacturing same

Country Status (1)

Country Link
JP (1) JP2008153673A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022111119A (en) * 2010-04-09 2022-07-29 株式会社半導体エネルギー研究所 semiconductor equipment

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022111119A (en) * 2010-04-09 2022-07-29 株式会社半導体エネルギー研究所 semiconductor equipment
JP7302068B2 (en) 2010-04-09 2023-07-03 株式会社半導体エネルギー研究所 semiconductor equipment

Similar Documents

Publication Publication Date Title
KR960011183B1 (en) Semiconductor devices
US20160260840A1 (en) Array substrate, manufacturing method thereof and display device
TW201705282A (en) Thin film transistor and method of manufacturing same
TW201501243A (en) Thin film transistor and active matrix organic light emitting diode assembly and manufacturing method thereof
TWI518845B (en) Thin film transistor and active matrix organic light emitting diode assembly and manufacturing method thereof
JP2007123844A (en) Manufacturing method of semiconductor device
JP2005229096A (en) Thin film transistor having LDD structure and manufacturing method thereof
KR100653298B1 (en) Manufacturing Method of Thin Film Transistor
JP2010177292A (en) Semiconductor device and method for manufacturing the same
KR20040016411A (en) Method of fabricating thin film transistor
US20060273391A1 (en) CMOS devices for low power integrated circuits
JP5099981B2 (en) Semiconductor device manufacturing method and MOS field effect transistor
JP2008153673A (en) Semiconductor device and method for manufacturing same
US20100207120A1 (en) Production method of semiconductor device and semiconductor device
US7696029B2 (en) Method for forming thin film devices for flat panel displays
JP2007142082A (en) Display device and manufacturing method thereof
JP2004172350A (en) Semiconductor device and its manufacturing method
JP3398665B2 (en) Method for manufacturing thin film transistor
US6790715B1 (en) Manufacturing method of CMOS thin film transistor
JP7403225B2 (en) Array substrate and its manufacturing method, display panel and display device
JP4510396B2 (en) Thin film transistor manufacturing method
KR20040058714A (en) Method for Manufacturing Thin Film Transistors in Liquid Crystal Display Device
JP3949650B2 (en) Method for manufacturing active matrix display device
KR100667080B1 (en) Method of manufacturing CMOS thin film transistor
US11527645B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A762 Written abandonment of application

Effective date: 20090413

Free format text: JAPANESE INTERMEDIATE CODE: A762