[go: up one dir, main page]

JP2008153328A - 薄膜パターン形成方法及び半導体装置の製造方法 - Google Patents

薄膜パターン形成方法及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2008153328A
JP2008153328A JP2006337844A JP2006337844A JP2008153328A JP 2008153328 A JP2008153328 A JP 2008153328A JP 2006337844 A JP2006337844 A JP 2006337844A JP 2006337844 A JP2006337844 A JP 2006337844A JP 2008153328 A JP2008153328 A JP 2008153328A
Authority
JP
Japan
Prior art keywords
mixing
resist
thin film
pattern
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006337844A
Other languages
English (en)
Inventor
Yosuke Saito
洋介 齋藤
Isao Tanaka
勲 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2006337844A priority Critical patent/JP2008153328A/ja
Priority to TW096145338A priority patent/TW200827945A/zh
Priority to US11/950,486 priority patent/US20080145768A1/en
Priority to CNA2007101993384A priority patent/CN101241847A/zh
Publication of JP2008153328A publication Critical patent/JP2008153328A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/40Treatment after imagewise removal, e.g. baking

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

【課題】レジストパターンのシュリンクプロセスに際して、ミキシングベークで発生する難溶解物を除去し、レジストパターンに発生するシミ状欠陥を防止する。
【解決手段】薄膜パターンの形成プロセスは、光リソグラフィを用いてレジストパターン12を形成するステップと、レジストパターン12上にミキシング生成用レジスト膜13を塗布により形成するステップと、加熱してミキシング層15を形成するステップと、0.05〜0.37重量%のテトラメチルアンモニウムハイドロオキサイドを含有する希釈アルカリ性現像液17で現像するステップと、純水でリンスするステップとを有し、レジストパターン12をミキシング層15でシュリンクさせた微細パターンを形成する。現像ステップでは、加熱ステップでミキシング生成用レジスト膜13内に形成された難溶解物16を除去する。
【選択図】図1D

Description

本発明は、薄膜パターン形成方法及び半導体装置の製造方法に関し、更に詳しくは、ミキシング生成用レジストを用いるシュリンク技術を採用する薄膜パターン形成方法、及び、その薄膜パターン形成方法を用いる半導体装置の製造方法に関する。
半導体素子は年々高集積化が進んでおり、この高集積化を牽引する技術の一つが光リソグラフィ技術である。光リソグラフィ技術は、素子を構成する回路パターンを微細に形成する技術である。従来は、光源の短波長化によって、光リソグラフィの微細化が達成されてきているものの、光源のこれ以上の短波長化には限界がある。そこで、光リソグラフィで形成したレジストパターンを縮小するシュリンク技術によって、光源の波長以下の微細なレジストパターンを形成する技術が提案されている。シュリンク技術には、高温の熱処理によってレジストに熱流動性を生じさせる方法と、レジストパターンとは別にミキシング生成用レジスト膜を用いる方法とが知られている。
図4A〜4Dを参照し、ミキシング生成用レジストを用いる従来の薄膜パターン形成方法について説明する。まず、図4Aに示すように、半導体基板11上に、化学増幅型レジスト材料からなるパターン形成用レジストを用い、光リソグラフィプロセスによって、通常のレジストパターン12を形成する。次いで、図4Bに示すように、レジストパターン12上にミキシング生成用レジストを塗布し、ミキシング生成用レジスト膜13を形成する。その後、図4Cに示すように、適当な温度でこれらを加熱するミキシングベークを行う。このミキシングベーク処理によって、レジストパターン12とミキシング生成用レジスト膜13との間に、つまり、レジストパターン12の表面にミキシング層15が形成される。
その後、純水を用いて、ミキシング生成用レジスト膜13を、現像・リンスすることで、図4Dに示すように、ミキシング層15の厚みだけ微細化されたレジストパターンが形成される。ミキシング生成用レジストを用いるリソグラフィについては、例えば特許文献1にその記載がある。
特開平05−166717号公報
上記従来のミキシング生成用レジストを用いる薄膜パターン形成方法では、図4Cに示すように、ミキシングベーク処理時に、ミキシング生成用レジスト膜13の内部に難溶解物16が生成する。生成した難溶解物16は、図4Dに示すように、純水を用いる現像・リンスの後に、レジストパターン上に付着し、シミ状欠陥を形成する。このシミ状欠陥は、リンスを長時間行うことや、或いは、界面活性剤を含む特殊なリンス液を使用することなどで除去できる。しかし、このようなシミ状欠陥の除去は、リンスの長時間化によるプロセスのスループット低下や、特殊なリンス液使用に伴う供給システムのハード改造、或いは、リンス液の費用増大などのため、リソグラフィプロセスのコスト上昇を伴う。従って、難溶解物又はシミ状欠陥を速やかに且つ低コストで除去する方法が望まれている。
本発明は、上記に鑑み、ミキシング生成用レジスト膜を用いてレジストマスクをシュリンクする技術を採用する薄膜パターン形成方法を改良し、シュリンク技術を用いて微細パターンを形成する際にも、上記シミ状欠陥が生じ難い薄膜パターン形成方法、及び、そのような薄膜パターン形成方法を用いる半導体装置の製造方法を提供することを目的とする。
上記目的を達成するために、本発明の薄膜パターン形成方法は、所定のパターンを有するレジストマスクを形成する工程と、
前記レジストマスクを覆うミキシング生成用レジスト膜を形成する工程と、
ミキシングベーク処理を行って、前記レジストマスクと前記ミキシング生成用レジスト膜との間にミキシング層を形成する工程と、
前記ミキシング生成用レジスト膜を、0.05〜0.37重量%の範囲のテトラメチルアンモニウムハイドロオキサイド(以下、TMAHと呼ぶ)を含む現像液で現像する工程と、
を有することを特徴とする。
本発明では、ミキシング生成用レジストを用いる薄膜パターンの形成において、ミキシング生成用レジストを現像する現像プロセスについて、純水のみで現像・リンスを行っている従来のプロセスとは異なり、0.05〜0.37重量(wt)%のTMAHを含む現像液で現像処理を行うことにより、レジストマスク表面のミキシング層を維持しつつ、ミキシング生成用レジストの内部に生成した難溶解物を除去できるので、最終的にシミ状欠陥が低減したレジストパターンの形成が可能である。
本発明の薄膜パターン形成方法は、前記現像工程に後続して、純水でリンスする工程を更に有してもよい。また、本発明の薄膜パターン形成方法は、半導体装置の製造プロセスで採用することが特に好ましい。
本発明の好適な実施形態では、ミキシング生成用レジストを現像する際に、0.05〜0.37wt%のTMAHを含む希釈アルカリ現像液で処理する。この現像液を用いることにより、ミキシングベーク処理に際してミキシング生成用レジスト膜の内部に発生する、シミ状欠陥の原因となる難溶解物を現像液中に溶解させる。従来からパターン形成用レジストの現像液として使われるTMAHの濃度は、一般的には例えば2.38%である。この2.38%のTMAH濃度の現像液を、ミキシング生成用レジスト膜の現像に導入すると、除去対象である難溶解物のみならず、ミキシングベーク処理で生成したミキシング層をも溶解してしまい、目的とするパターンシュリンクの効果を大きく阻害する。このため、上記濃度に希釈して用いることで、ミキシング層を残しつつ、難溶解物を除去する。
以下、図面を参照し、本発明の実施形態について詳細に説明する。図1A〜図1Fは、本発明の一実施形態に係る半導体装置の製造方法における薄膜パターン形成プロセスを順次に示すウエハの一部断面図である。まず、図1Aに示すように、半導体基板11上にパターン生成用レジストを塗布し、光リソグラフィプロセスを用いてパターニングし、レジストパターン12を形成する。パターン生成用レジストには、例えばメタクリル系ArFレジスト(東京応化社製)を採用する。また、形成するレジストパターン12は、例えば、半導体装置の製造プロセス中のコンタクトホールの作成に用いるパターンである。
次いで、レジストパターン12上に、ミキシング生成用レジストを塗布して、ミキシング生成用レジスト膜13を形成する(図1B)。ミキシング生成用レジストには、例えばR602(商標:AZ_EM社製)を用いる。ミキシング生成用レジストの膜厚は、例えば220nmである。次いで、基板温度を175℃とし、その温度で90秒間維持するミキシングベーク処理を行う(図1C)。このミキシングベーク処理によって、レジストパターン12とミキシング生成用レジスト膜13との間に、つまりレジストパターン12の表面に、ミキシング層15が形成される。ここで、ミキシング生成用レジスト膜13の内部には、シミ状欠陥の原因となる難溶解物16が形成されている。
次に、現像ユニットに搭載されている現像ノズルの希釈機能を使用し、ミキシング生成用レジスト膜13の表面に、希釈アルカリ現像液である0.05〜0.37Wt%のTMAH17を塗布する(図1D)。現像ユニットには、例えば東京エレクトロン社製の塗布現像機LITHIUSを用い、現像ノズルには、この現像ユニットに標準で搭載されているNewLD_Nozzleを使用する。全体を現像液である0.05〜0.37Wt%TMAH17に浸した状態で45秒間維持することで、ミキシング生成用レジスト膜13を溶解させる(図1E)。その後に、純水でリンスを行い、図1Fに示す、ミキシング層15によってシュリンクさせた微細パターンを得る。図1Fに示すように、現像に際してミキシング生成用レジスト膜13中の難溶解物16を除去したことにより、リンス後には、シミ状欠陥がない微細パターンが得られる。
図2は、上記実施形態の薄膜パターン形成プロセスで処理し、表面のシミ状欠陥の検査を行った結果を、従来の薄膜パターン形成プロセスで処理した結果と比較して示すシミ状欠陥MAPである。図2のシミ状欠陥MAPでは、従来のDIW(純水処理)による現像処理と、上記実施形態で0.22Wt%濃度のTMAHを採用した現像処理及び純水リンス処理とを組み合わせた処理とを、その処理後のシミ状欠陥の分布によって比較している。同図に示すように、従来の現像方法では、シミ状欠陥がウエハ1枚当たりに488個と多発しているのに対して、本実施形態の処理方法を採用すると、シミ状欠陥がウエハ1枚当たりで2個と激減している。これによって、本発明方法を採用することによるシミ状欠陥の大幅な低減効果が確認できた。
図3は、現像処理に使用した希釈アルカリ現像液中のTMAH濃度と、それを用いて現像及び純水リンス処理した後のシミ状欠陥の数、及び、その現像処理によって発生したミキシング層のパターン溶解量との関係を調べた結果を示す。本テストに用いた現像液のTMAH濃度は、0〜0.37%の範囲である。同図から理解できるように、TMAH濃度が0%、つまり、従来の純水を用いる現像処理では、シミ状欠陥の数がウエハ1枚当たり488個であるのに対し、現像液として用いるTMAHの濃度が0.05〜0.37%の範囲において、シミ状欠陥の数が大幅に減少しており、本発明の効果が確認できる。
また、図3において、上記濃度範囲のTMAHを使用した現像処理において溶解したミキシング層の量は、ミキシング層の全体の4%以下であった。つまり、本実施形態による現像処理では、純水を使用した現像処理に比して、約4%のシュリンク効果の減少が見られた。しかし、この溶解量は全体として見れば僅かであり、また、溶解量自体は、TMAH濃度の0.05〜0.37%の範囲で安定している。従って、本発明方法を採用することによるシュリンク効果の低下は、きわめて限定的であることが確認できた。
上記のように、本実施形態では、ミキシング生成用レジストを用いる薄膜パターン形成方法において、ミキシングベーク処理後のミキシング生成用レジストを0.05〜0.37wt%のTMAHを含有する希釈アルカリ現像液で処理する現像ステップを用いる。この現像ステップを導入することで、ミキシングベーク処理に際してミキシング生成用レジスト膜の内部に発生した難溶解物を溶解し、この難溶解物が現像後にシミ状欠陥としてパターン上に付着するのを防ぐ。従って、本発明方法を採用することにより、リンスの長時間化を防止し、また、特殊な現像液を使用する必要を除くため、プロセスのスループットを落とすことなく、低コストでシミ状欠陥の低減が可能になる。
以上、本発明をその好適な実施態様に基づいて説明したが、本発明の薄膜パターン形成方法及び半導体装置の製造方法は、上記実施態様の構成にのみ限定されるものではなく、上記実施態様の構成から種々の修正及び変更を施したものも、本発明の範囲に含まれる。
本発明の一実施形態に係る薄膜パターン形成方法における一工程段階を示す、半導体装置の断面図。 図1Aに後続する工程段階を示す、半導体装置の断面図。 図1Bに後続する工程段階を示す、半導体装置の断面図。 図1Cに後続する工程段階を示す、半導体装置の断面図。 図1Dに後続する工程段階を示す、半導体装置の断面図。 図1Eに後続する工程段階を示す、半導体装置の断面図。 実施形態の現像処理後のマスクに残るシミ状欠陥を、従来方法によるシミ状欠陥と比較してシミ状欠陥のMAPとして示すウエハ平面図。 実施形態の方法を採用し、現像処理後にレジストパターン上に残るシミ状欠陥の数と、現像によるミキシング層の溶解量とを、現像液中のTMAH濃度との関係で示すグラフ。 従来の薄膜パターン形成方法における一工程段階を示す、半導体装置の断面図。 図4Aに後続する工程段階を示す、半導体装置の断面図。 図4Bに後続する工程段階を示す、半導体装置の断面図。 図4Cに後続する工程段階を示す、半導体装置の断面図。
符号の説明
11:半導体基板
12:レジストパターン
13:ミキシング生成用レジスト膜
15:ミキシング層
16:難溶解物
17:希釈アルカリ性現像液

Claims (3)

  1. 所定のパターンを有するレジストマスクを形成する工程と、
    前記レジストマスクを覆うミキシング生成用レジスト膜を形成する工程と、
    ミキシングベーク処理を行って、前記レジストマスクと前記ミキシング生成用レジスト膜との間にミキシング層を形成する工程と、
    前記ミキシング生成用レジスト膜を、0.05〜0.37重量%の範囲のテトラメチルアンモニウムハイドロオキサイドを含む現像液で現像する工程と、
    を有することを特徴とする薄膜パターン形成方法。
  2. 前記現像工程に後続して、純水でリンスする工程を更に有する、請求項1に記載の薄膜パターン形成方法。
  3. 請求項1又は2に記載の薄膜パターン形成方法を用いることを特徴とする半導体装置の製造方法。
JP2006337844A 2006-12-15 2006-12-15 薄膜パターン形成方法及び半導体装置の製造方法 Pending JP2008153328A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006337844A JP2008153328A (ja) 2006-12-15 2006-12-15 薄膜パターン形成方法及び半導体装置の製造方法
TW096145338A TW200827945A (en) 2006-12-15 2007-11-29 Method for forming a film pattern having a reduced pattern size
US11/950,486 US20080145768A1 (en) 2006-12-15 2007-12-05 Method for forming a film pattern having a reduced pattern size
CNA2007101993384A CN101241847A (zh) 2006-12-15 2007-12-17 用于形成具有减小的图形尺寸的膜图形的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006337844A JP2008153328A (ja) 2006-12-15 2006-12-15 薄膜パターン形成方法及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2008153328A true JP2008153328A (ja) 2008-07-03

Family

ID=39527727

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006337844A Pending JP2008153328A (ja) 2006-12-15 2006-12-15 薄膜パターン形成方法及び半導体装置の製造方法

Country Status (4)

Country Link
US (1) US20080145768A1 (ja)
JP (1) JP2008153328A (ja)
CN (1) CN101241847A (ja)
TW (1) TW200827945A (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW372337B (en) * 1997-03-31 1999-10-21 Mitsubishi Electric Corp Material for forming micropattern and manufacturing method of semiconductor using the material and semiconductor apparatus
JP2001100428A (ja) * 1999-09-27 2001-04-13 Mitsubishi Electric Corp 半導体装置の製造方法、微細パターン形成用薬液および半導体装置
US6680263B2 (en) * 2002-02-12 2004-01-20 Sandia National Laboratories Method for applying a photoresist layer to a substrate having a preexisting topology
KR100493029B1 (ko) * 2002-10-26 2005-06-07 삼성전자주식회사 반도체 소자의 미세 패턴 형성방법
KR100641952B1 (ko) * 2004-02-06 2006-11-02 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성 방법

Also Published As

Publication number Publication date
US20080145768A1 (en) 2008-06-19
TW200827945A (en) 2008-07-01
CN101241847A (zh) 2008-08-13

Similar Documents

Publication Publication Date Title
CN102540761B (zh) 浸润式光刻的方法及其处理系统
KR100904966B1 (ko) 화학 용액 및 이것을 사용한 기판처리 방법
CN106324998B (zh) 光刻图形的形成方法
TW200523989A (en) Method for forming resist pattern and method for manufacturing semiconductor device
JP2007047782A (ja) 半導体基板の液浸リソグラフィ形成方法および半導体ウェハの処理方法
JP4564186B2 (ja) パターン形成方法
US6764946B1 (en) Method of controlling line edge roughness in resist films
JP4016009B2 (ja) パターン形成方法及び半導体装置の製造方法
JP2009295745A (ja) 半導体装置の製造方法
US8518634B2 (en) Cleaning process for semiconductor device fabrication
JP4302065B2 (ja) パターン形成方法
US7851139B2 (en) Pattern forming method
TWI324791B (ja)
JP2008153328A (ja) 薄膜パターン形成方法及び半導体装置の製造方法
JP2003179064A (ja) 配線パターンの形成方法
JP2009004478A (ja) パターン形成方法及び半導体装置の製造方法
JP2008066587A (ja) パターン形成方法
JP4512979B2 (ja) 半導体装置の製造方法
JP2008066467A (ja) パターン形成方法
JP2008311588A (ja) 液浸多重露光方法及び液浸露光システム
JP6057842B2 (ja) 半導体装置の製造方法
US7413848B2 (en) Method of removing photoresist and photoresist rework method
US7944025B2 (en) Semiconductor constructions
KR100819647B1 (ko) 반도체 소자의 제조 방법
JP4267298B2 (ja) 半導体素子の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081023

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090305