JP2008152022A - 集積回路装置、電気光学装置及び電子機器 - Google Patents

Abstract

【課題】 受信されたデータに対してエラー検出処理が必要な場合であっても低消費電力でデータ処理を行う集積回路装置、電気光学装置及び電子機器を提供する。
【解決手段】 集積回路装置は、送信データを受信するインタフェース回路と、前記インタフェース回路で受信されたデータのエラー検出処理を行うエラー検出回路と、前記エラー検出処理の結果に基づいて、前記インタフェース回路で受信されたデータに対して所与のデータ処理を行うデータ処理回路とを含み、前記エラー検出回路のエラー検出機能を有効又は無効に切替可能に構成されている。
【選択図】 図１

Description

本発明は、集積回路装置、電気光学装置及び電子機器に関する。

近年、液晶パネルに代表される表示パネル（広義には電気光学装置）の高精細化と大画面化とが進み、１画面分の表示データのデータサイズが急激に増大している。更に、１ピクセル当たりの表示データのビット数が増加する傾向にあるにもかかわらず、表示パネルが搭載される電子機器の小型化の要求により、表示パネルを実装する上で信号線数の増加が大きな課題となっている。

そこで、表示パネルを駆動する駆動回路に対して表示データを供給する場合に、該表示データを低振幅信号に変換して高速に伝送させることが行われる。これにより、表示データのデータサイズの拡大や信号線数の増加に対応することができる。

例えば特許文献１には、アプリケーションを実行するホストと、このホストに接続されたディスプレイと、ホストとディスプレイとを接続するインタフェースとを備える画像表示システムが開示されている。このインタフェースは、ホストからディスプレイに対して大容量のデータ転送を実現する第１のインタフェースと、ディスプレイからホストに対して小容量のデータ転送を実現する第２のインタフェースとを備えている。
特開２００１−１６６９１２号公報

しかしながら、特許文献１で開示された画像表示システムであっても、インタフェース回路が行うデータ転送の速度が高速になればなるほど、外来ノイズの影響を受けやすくなる。その結果、受信信号が本来受信すべき信号と異なる場合が生じ、表示側において画像の劣化を招く原因ともなる。そのため、高速なデータ転送を実現するためには受信データのエラーを検出するエラー検出処理が必須となり、エラーが検出されたときには画像の劣化を防止する対策が望まれる。

ところが、ホストが転送すべきデータ容量が多くなればなるほど、エラー検出のための演算を繰り返し行う必要が生じてしまう。特に携帯型の電子機器に搭載される表示パネルに対してホストがデータを転送する場合、表示パネル全体で要求される消費電力に対してエラー検出により発生する消費電力の割合がより大きくなってしまう。これは、データ転送速度が高速化するほど、エラー検出に伴う消費電力の影響が大きくなってしまうことを意味する。この点、転送されたデータに対してデータ処理を行う集積回路装置共通の課題である。

本発明は、以上のような技術的課題に鑑みてなされたものであり、その目的とするところは、受信されたデータに対してエラー検出処理が必要な場合であっても、低消費電力で該データに対してデータ処理を行う集積回路装置、電気光学装置及び電子機器を提供することにある。

上記課題を解決するために本発明は、
送信データを受信するインタフェース回路と、
前記インタフェース回路で受信されたデータのエラー検出処理を行うエラー検出回路と、
前記エラー検出処理の結果に基づいて、前記インタフェース回路で受信されたデータに対して所与のデータ処理を行うデータ処理回路とを含み、
前記エラー検出回路のエラー検出機能を有効又は無効に切替可能に構成されている集積回路装置に関係する。

また本発明に係る集積回路装置では、
外部設定端子を含み、
前記外部設定端子に印加された信号の状態に応じて、前記エラー検出回路の前記エラー検出機能が有効又は無効に切り替えられてもよい。

上記のいずれかの発明によれば、繰り返しエラー検出を行うことなく、最低限のエラー検出を行う一方、無駄なエラー検出処理に伴う消費電力の増大を防止することができるようになる。特に、集積回路装置が高速なシリアル転送によりデータを受信するためにエラー検出が望まれる場合、最低限のエラー検出を実現して誤動作を防止し、且つ低消費電力化を実現できるようになる。

また本発明に係る集積回路装置では、
前記エラー検出処理が有効の場合に、
メモリに格納されたエラー発生頻度情報を読み出し、該エラー発生頻度情報に対応した間隔で前記エラー検出回路の前記エラー検出機能を有効又は無効に切り替えることができる。

また本発明に係る集積回路装置では、
前記頻度情報は、
前記エラー検出処理に先立って、所与の期間中に蓄積されたエラー発生頻度情報であってもよい。

上記のいずれかの発明によれば、実際のエラーの発生頻度に即して、エラーの発生を検出して誤動作を防止すると共に、エラー検出回路の無駄な動作による消費電力の増大を抑えることができるようになる。そのため、エラーの検出精度と低消費電力化とを確実に両立させることができるようになる。

また本発明に係る集積回路装置では、
前記送信データに含まれるコマンドデータ及びパラメータデータのうち前記コマンドデータをデコードするデコーダを含み、
前記パラメータデータが、前記デコーダのデコード結果に基づいて特定され、
前記コマンドデータに対する前記エラー検出処理を行うと共に、前記パラメータデータに対する前記エラー検出処理を省略することができる。

本発明によれば、誤ったコマンドデータにより集積回路装置が制御されてしまう事態を確実に回避できるようになる。

また本発明に係る集積回路装置では、
前記送信データに含まれるコマンドデータ及びパラメータデータのうち前記コマンドデータをデコードするデコーダを含み、
前記パラメータデータが、前記デコーダのデコード結果に基づいて特定され、
前記コマンドデータに対してエラーが検出されたときには前記データ処理を省略すると共に、前記パラメータデータに対してエラーが検出されたときには前記データ処理を行うことができる。

本発明によれば、誤ったコマンドデータにより集積回路装置がデータ処理を実行して誤動作する事態を確実に回避できるようになる。

また本発明に係る集積回路装置では、
前記データ処理回路が、表示装置に対して表示駆動処理を行い、
前記インタフェース回路で受信されたデータが静止画データか動画データかを判別し、前記動画データであることが判別されたことを条件に前記エラー検出回路のエラー検出機能を無効にすることができる。

本発明によれば、表示データが動画データである場合には、受信データにエラーが発生していても表示画像が直ぐに更新されるため、表示画質への影響が少ないため、繰り返しエラー検出処理を行わないで消費電力を削減する一方、画質への影響を最小限に抑えることができるようになる。

また本発明に係る集積回路装置では、
前記インタフェース回路で受信されたデータが前記静止画データであることが判別されたことを条件に前記エラー検出回路のエラー検出機能を有効にすることができる。

本発明においては、表示データが静止画データである場合には、受信データにエラーが発生していると、表示画像が直ぐに更新されることがないため、画質への影響が大きく、消費電力を犠牲にして、繰り返しエラー検出処理を行う。これにより、画質への影響を抑えることができるようになる。

また本発明に係る集積回路装置では、
前記インタフェース回路で受信されたデータの受信間隔に基づいて、該データが前記静止画データか前記動画データかを判別することができる。

本発明によれば、ホストと集積回路装置との間の通信方式を変更することなく、表示データが動画データであるか静止画データであるかを簡素な構成で判別できるようになる。

また本発明は、
複数のゲート線と、
複数のソース線と、
各画素が各ゲート線及び各ソース線により特定される複数の画素と、
前記複数のゲート線を走査するゲートドライバと、
前記インタフェース回路で受信されたデータに基づいて前記複数のソース線を駆動する上記のいずれか記載の集積回路装置とを含む電気光学装置に関係する。

また本発明は、
複数のゲート線と、
複数のソース線と、
各画素が各ゲート線及び各ソース線により特定される複数の画素と、
前記複数のゲート線を走査すると共に、前記インタフェース回路で受信されたデータに基づいて前記複数のソース線を駆動する上記のいずれか記載の集積回路装置とを含む電気光学装置に関係する。

また本発明は、
上記のいずれか記載の集積回路装置を含む電気光学装置に関係する。

上記のいずれかの発明によれば、受信されたデータに対してエラー検出処理が必要な場合であっても、低消費電力で該データに対してデータ処理を行い、エラー検出の精度と低消費電力化とを両立させた電気光学装置を提供できる。

また本発明は、
ホストと、
前記ホストからのデータを受信する上記のいずれか記載の集積回路装置とを含む電子機器に関係する。

また本発明は、
上記のいずれか記載の電気光学装置を含む電子機器に関係する。

上記のいずれかの発明によれば、受信されたデータに対してエラー検出処理が必要な場合であっても、低消費電力で該データに対してデータ処理を行い、エラー検出の精度と低消費電力化とを両立させた電子機器を提供できる。

以下、本発明の実施の形態について図面を用いて詳細に説明する。なお、以下に説明する実施の形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また以下で説明される構成のすべてが本発明の必須構成要件であるとは限らない。

１． 集積回路装置
１．１ 第１の実施形態
図１に、第１の実施形態における集積回路装置を含むデータ処理システムの構成例を示す。集積回路装置が図１のすべてのブロックを含む必要はなく、図１に示すブロックのうち１又は複数のブロックが省略された構成であってもよい。

第１の実施形態におけるデータ処理システム３００は、集積回路装置３１０と、ホスト３３０とを含み、集積回路装置３１０とホスト３３０とがデータ転送バス３４０を介して接続されている。集積回路装置３１０は、ホスト３３０との間でデータ転送バス３４０を介した通信を行い、ホスト３３０からのデータに対して所与のデータ処理を行う。ホスト３３０は、図示しない中央演算処理装置（Central Processing Unit：ＣＰＵ）とメモリとを有し、該メモリに記憶されたアプリケーションプログラムを読み込んだＣＰＵが、該プログラムに対応した処理を実行できるようになっている。データ転送バス３４０は、例えば１本の信号線で構成されていてもよいし、１又は複数組の差動信号線で構成されていてもよい。

集積回路装置３１０は、インタフェース（Interface：以下、Ｉ／Ｆ）回路３１２と、エラー検出回路３１４と、データ処理回路３１６とを含む。Ｉ／Ｆ回路３１２は、データ転送バス３４０を介してホスト３３０からの送信データを受信する。エラー検出回路３１４は、Ｉ／Ｆ回路３１２で受信されたデータのエラー検出処理を行う。エラー検出回路３１４のエラー検出処理としては、例えばパリティ符号を用いた公知のエラー検出処理、チェックサムデータを用いた公知のエラー検出処理、巡回冗長検査（Cyclic Redundancy Check：ＣＲＣ）データを用いた公知のエラー検出処理、ＥＣＣ（Error Correcting Code）データを用いた公知のエラー検出処理、ハッシュ関数を用いた公知のエラー検出処理がある。データ処理回路３１６は、エラー検出回路３１４のエラー検出処理の結果（エラーの検出結果）に基づいて、Ｉ／Ｆ回路３１２で受信されたデータに対して所与のデータ処理を行う。データ処理回路３１６は、エラー検出回路３１４によりエラーが検出されたデータに対してはデータ処理を行わないようにし、エラーが検出されないデータに対してのみデータ処理を行うことができる。この結果、集積回路装置３１０の誤動作を防止できる。

このような集積回路装置３１０において、エラー検出を行うことで常に誤動作を防止すするためには、データ転送バス３４０を介してホスト３３０から受信されるデータすべてに対してエラー検出回路３１４がエラー検出処理を行う必要がある。そのため、ホスト３３０及び集積回路装置３１０の間で高速にデータ転送を行う場合には、データ転送速度に合わせて繰り返しエラー検出処理に必要な演算を行う必要がある。この場合、エラー検出処理が高速で、且つ繰り返し行われると、たとえ回路規模が小さいものであってもエラー検出回路３１４の消費電力は無視できなくなり、集積回路装置３１０を搭載する電子機器の消費電力の増大を招いてしまう。

そこで、第１の実施形態では、エラー検出回路３１４のエラー検出機能が、動的に有効に切り替えたり又は無効に切り替えたりすることができるように構成されている。

エラー検出機能が有効に設定されているときには、ホスト３３０からのデータに対して、エラー検出回路３１４が所与のエラー検出処理を行う。これにより、データ処理回路３１６は、エラー検出処理結果に基づいてデータ処理を行うことができ、エラーが検出されたデータに対するデータ処理を行わないようにすることができる。

エラー検出機能が無効に設定されているときには、ホスト３３０からのデータに対してエラー検出回路３１４がエラー検出処理を省略する。これにより、データ処理回路３１６は、エラーの有無にかかわらずホスト３３０からの受信データに対してデータ処理を行うことになる。しかしながら、エラー検出回路３１４の動作を停止させることができるので、その期間のエラー検出回路３１４の消費電力を削減できる。このとき、エラー検出処理が不要な期間にエラー検出機能を無効に設定することで、最低限のエラー検出を行う一方、無駄なエラー検出処理に伴う消費電極を削減できるようになる。

第１の実施形態では、集積回路装置３１０が外部設定端子ＴＭを含むことができる。そして、外部設定端子ＴＭに所与の設定信号が印加され、外部設定端子ＴＭに印加された信号（例えば、電圧）の状態に応じて、エラー検出回路３１４のエラー検出機能を有効から無効又は無効から有効に切り替えることができるようになっている。外部設定端子ＴＭに与える設定信号を動的に変化させることで、エラー検出機能の有効又は無効を動的に切り替えることができる。

以上のような集積回路装置３１０とホスト３３０との間では、パケットデータによるデータ転送が行われる。

図２（Ａ）、図２（Ｂ）に、第１の実施形態におけるパケットデータの説明図を示す。

集積回路装置３１０とホスト３３０との間では、図２（Ａ）又は図２（Ｂ）に示すパケット化されたコマンド又はデータが、データ転送バス３４０を介してやり取りされる。図２（Ａ）に示すパケットデータにより、例えばホスト３３０が集積回路装置３１０に対してコマンドを発行する。また、図２（Ｂ）に示すパケットデータにより、例えばホスト３３０が、集積回路装置３１０のデータ処理対象のデータを集積回路装置３１０に対して送信する。

図２（Ａ）、図２（Ｂ）に示すように、パケットデータは、パケットヘッダ部ＰＨ、データ部ＤＴ、パケットフッタ部ＰＦを有する。パケットヘッダ部ＰＨには、データの識別コードやデータタイプの他に、必要に応じてパケット長が設定される。データ部ＤＴには、コマンド発行用のデータ又は処理対象のデータが設定される。コマンド発行用のデータは、コマンドデータとパラメータデータとを含み、コマンドデータのデコード結果に基づいてパラメータデータが特定される。パケットフッタ部ＰＦには、エラー検出用データが設定される。ここで、エラー検出用データは、エラー検出回路３１４でエラーの有無が検出できるデータであり、例えばパリティ符号、ＣＲＣデータ、チェックサムデータ、ＥＣＣデータ、ハッシュ関数データ等がある。

なお、エラー検出回路３１４は、コマンドデータに対してエラー検出処理を行い、パラメータデータに対してエラー検出処理を省略してもよい。こうすることで、誤ったコマンドデータにより集積回路装置３１０が制御されてしまう事態を確実に回避できるようになる。

また、コマンドデータに対してエラーが検出されたときにはデータ処理回路３１６がデータ処理を中断する一方、パラメータデータに対してエラーが検出されたときにはデータ処理回路３１６がデータ処理を行ってもよい。こうすることで、誤ったコマンドデータにより集積回路装置３１０がデータ処理を実行して誤動作する事態を確実に回避できるようになる。

このようなパケットデータは、ショートパケット構造又はロングパケット構造を有する。

図３（Ａ）に、ショートパケット構造の一例を示す。図３（Ｂ）に、ロングパケット構造の一例を示す。

ショートパケット構造のパケットデータは、図３（Ａ）に示すように、パケットヘッダ部ＰＨ、データ部ＤＴ、パケットフッタ部ＰＦを有する。ショートパケット構造のパケットデータのパケットフッタ部ＰＦには、ＥＣＣ（Error Correcting Code）データが設定され、ＥＣＣデータに基づいてパケットデータの１ビットエラーが訂正され、２ビットエラーが検出される。

ロングパケット構造のパケットデータは、図３（Ｂ）に示すように、パケットヘッダ部ＰＨ、データ部ＤＴ、ＰＦ部を有する。ロングパケット構造のパケットデータのパケットヘッダ部ＰＨには、ＥＣＣデータが設定される。このＥＣＣデータに基づいて、パケットヘッダ部ＰＨ内の１ビットエラーが訂正され、２ビットエラーが検出される。また、ロングパケット構造のパケットデータのパケットフッタ部ＰＦには、チェックサムデータが設定される。このチェックサムデータに基づいて、データ部ＤＴの１ビット以上のエラーが検出される。

なお、図３（Ａ）、図３（Ｂ）ではエラー検出データとして、ＥＣＣデータやチェックサムデータを採用する例を説明したが、本発明がこれらのデータに限定されるものではない。

以上のようなパケットデータを送信するホスト３３０は、パケット生成部３３２と、Ｉ／Ｆ回路３３４とを含む。パケット生成部３３２は、図２（Ａ）に示すコマンドを、例えば図３（Ａ）に示すショートパケット構造のパケットデータにパケット化する。また、パケット生成部３３２は、図２（Ｂ）に示すデータ処理対象のデータを、例えば図３（Ｂ）に示すロングパケット構造のパケットデータにパケット化する。Ｉ／Ｆ回路３３４は、物理層回路を有し、送信されるパケットデータの各ビットに対応した信号をデータ転送バス３４０に出力する処理を行う。また、Ｉ／Ｆ回路３３４の物理層回路は、データ転送バス３４０を介して受信された信号のビットを検出し、受信データとして生成する処理を行う。

集積回路装置３１０は、更に、パケット処理部３１７と、デコーダ３１８と、ランダムアクセスメモリ（Random Access Memory：ＲＡＭ)３１９とを含むことができる。

パケット処理部３１７は、例えばＩ／Ｆ回路３１２により受信された信号に基づいて、図２（Ａ）、図２（Ｂ）、図３（Ａ）、図３（Ｂ）に示すパケットデータに一旦変換した後に、パケットヘッダ部ＰＨ、データ部ＤＴ及びパケットフッタ部ＰＦを特定する。そして、エラー検出回路３１４は、パケット処理部３１７で生成されたパケットデータから抽出された、図３（Ａ）又は図３（Ｂ）に示す構造のＥＣＣデータ又はチェックサムデータに基づいて、公知のエラー検出処理を行う。なお、パケット処理部３１７は、送信すべきデータをパケット化し、Ｉ／Ｆ回路３１２が、データ転送バス３４０を介してホスト３３０に対してデータを送信することができる。

デコーダ３１８は、パケット処理部３１７により特定されたデータ部ＤＴのコマンドデータをデコードすると共に、該コマンドデータのデコード結果に基づいてパラメータデータを抽出する。デコーダ３１８によるコマンドデータのデコード結果に対応したコマンド指示内容が、必要に応じて該コマンドデータに対応したパラメータデータと共にデータ処理回路３１６に伝達される。また、デコーダ３１８により、データ部ＤＴのデータがデータ処理回路３１６の処理対象のデータであると判別されると、該データがＲＡＭ３１９に格納される。

ＲＡＭ３１９は、デコーダ３１８の作業用のメモリとして用いられたり、データ処理回路３１６の作業用のメモリとして用いられたりする。

エラー検出回路３１４によりエラーが検出されなかったことを条件に、データ処理回路３１６は、例えばＲＡＭ３１９からデータを読み出し、該データに対して所与のデータ処理を行う。なお、データ処理回路３１６の処理結果を、例えばＲＡＭ３１９に書き戻すようにしてもよい。そして、ＲＡＭ３１９に書き戻されたデータを、パケット処理部３１７によりパケット化して、ホスト３３０に送信するようにしてもよい。

以上のように、第１の実施形態によれば、ホスト３３０と集積回路装置３１０との間で、データ転送バス３４０を介して高速にデータ転送が行われる場合であっても、エラー検出回路３１４のエラー検出機能を有効又は無効に切り替えることができるので、最低限のエラー検出を行う一方、無駄なエラー検出処理に伴う消費電力の増大を防止することができる。

１．２ 第２の実施形態
図４に、第２の実施形態における集積回路装置を含むデータ処理システムの構成例を示す。但し、図４において図１と同一部分には同一符号を付し、適宜説明を省略する。図４においても集積回路装置がすべてのブロックを含む必要はなく、図４に示すブロックのうち１又は複数のブロックが省略された構成であってもよい。

第２の実施形態におけるデータ処理システム４００の集積回路装置４１０が、第１の実施形態におけるデータ処理システム３００の集積回路装置３１０と異なる点は、集積回路装置４１０が、更にメモリ４１２にアクセスできる点である。メモリ４１２は、揮発性メモリであってもよいし、不揮発性メモリであってもよい。また、メモリ４１２は、集積回路装置３１０の外部に設けられていてもよい。このメモリ４１２には、所与の期間だけ、エラー検出回路３１４によって検出されたエラーの発生頻度情報が格納される。例えば所与の期間だけ、エラー検出回路３１４がエラーを検出するたびに、メモリ４１２に格納されるエラー発生頻度情報が更新される。即ち、エラー発生頻度情報は、エラー検出回路３１４のエラー検出処理に先立って、所与の期間中に蓄積された頻度情報である。そして、エラー検出回路３１４は、その後、メモリ４１２に格納されたエラー発生頻度情報を読み出し、該エラー発生頻度情報に対応した間隔でエラー検出機能を有効又は無効に切り替える。

例えば、データ処理システム４００（集積回路装置４１０）の電源投入直後に開始される初期化処理中において、エラー発生頻度情報を更新する期間を設ける。そして、この期間に、エラー検出処理を行ってエラーの発生頻度を集計し、エラー発生頻度情報として更新し続ける。

このようなエラー発生頻度情報を参照することで、データ処理システム４００が搭載されるシステムの条件や環境に応じた、ホスト３３０と集積回路装置４１０との間のデータのエラーの発生頻度を識別できるようになる。例えばエラー検出回路３１４のエラー検出機能を動的に有効又は無効に切り替えるが、エラー発生頻度情報によりエラーの発生頻度が少ない場合には、エラー検出機能を有効にする期間の間隔を長くする。またエラー発生頻度情報によりエラーの発生頻度が多い場合には、エラー検出機能を有効にする期間の間隔を短くする。こうすることで、エラーの発生を検出して誤動作を防止すると共に、エラー検出回路の無駄な動作による消費電力の増大を抑えることができるようになる。

また、エラー発生頻度情報を更新する期間が、集積回路装置４１０の製造後の出荷前の検査工程時や製品基板への実装工程時に設けられてもよい。即ち、検査工程や実装工程において蓄積されたエラー頻度情報を、不揮発性メモリで構成されたメモリ４１２に保存させる。そして、通常の使用時に、エラー検出回路３１４が、メモリ４１２に格納されたエラー発生頻度情報を読み出す。このエラー発生頻度情報によりエラーの発生頻度が少ない場合には、エラー検出機能を有効にする期間の間隔を長くする。またエラー発生頻度情報によりエラーの発生頻度が多い場合には、エラー検出機能を有効にする期間の間隔を短くする。こうすることで、エラーの発生を検出して誤動作を防止すると共に、エラー検出回路の無駄な動作による消費電力の増大を抑えることができるようになる。

１．３ 第３の実施形態
第３の実施形態では、ホストが、受信側である集積回路装置で発生したエラーの発生頻度を解析し、その解析結果に基づいてホストが該集積回路装置に対してエラー検出機能を有効にする期間の間隔を設定できるようにしている。こうすることで、ホストと集積回路装置の実際の動作条件に即して、適切な間隔でエラー検出回路を動作させることができるようになる。

図５に、第３の実施形態におけるデータ処理システムのシーケンスの一例を示す。

第３の実施形態におけるデータ処理システムは、第１又は第２の実施形態におけるデータ処理システムと同様の構成を有している。第３の実施形態では、まずホストがデータ転送バスを介して集積回路装置に対してダミーパケットデータを送信する（ＳＥＱ１）。ここで、ホストがダミーパケットデータではなく、通常のパケットデータやエラー発生頻度測定用パケットデータを送信してもよい。

次に、ホストからダミーパケットデータを受信した集積回路装置は、エラー検出回路のエラー検出機能を有効に設定した状態で、エラー検出を行う（ＳＥＱ２）。例えば、所定の期間、ホストが繰り返しダミーパケットデータを集積回路装置に対して送信し、集積回路装置が、ダミーパケットデータを受信するたびにエラー検出を行ってエラー発生頻度を集計し、エラーレポートを生成する（ＳＥＱ３）。

集積回路装置は、こうして生成されたエラーレポートを、データ転送バスを介してホストに送信し（ＳＥＱ４）、ホストが、エラーレポートを解析する（ＳＥＱ５）。ここで、ホストは、エラーレポートを解析して集積回路装置側のエラー発生頻度に基づいて、集積回路装置のエラー検出回路のエラー検出機能を有効にする期間の間隔を決定する。例えば、集積回路装置側のエラー発生頻度に対応した、エラー検出機能を有効にする期間の間隔を予めテーブル情報として保持しておき、該テーブル情報を参照することで、ホストは上記の間隔を決定することができる。

ホストは、集積回路装置からのエラーレポートに基づいて、エラー検出回路のエラー検出機能を有効にする期間の間隔をパケット化して、コマンドパケットデータとし集積回路装置に通知する（ＳＥＱ６）。このコマンドパケットデータを受信した集積回路装置は、該コマンドパケットデータの受信タイミング以降、該コマンドパケットデータに対応した間隔でエラー検出回路のエラー検出機能を有効に設定する（ＳＥＱ７）。

以上のように、ホストが、受信側である集積回路装置で発生したエラーの発生頻度を解析し、その解析結果に基づいてホストが該集積回路装置に対してエラー検出機能を有効にする期間の間隔を設定する。

２． 液晶装置への適用例
次に、第１〜第３の実施形態のいずれかの実施形態が適用される液晶表示システムについて説明する。液晶表示システムでは、データ処理として表示駆動処理が行われる。この場合、データ処理回路としての機能を表示ドライバが実現し、表示装置としての機能を表示パネルが実現する。

図６に、第１〜第３の実施形態のいずれかの実施形態が適用される液晶表示システムとしての液晶表示装置の構成の概要を示す。

なお図６では、電気光学装置としてアクティブマトリクス型の液晶表示パネルが採用された液晶表示装置について説明するが、パッシブマトリクス型の液晶表示パネルが採用された液晶表示装置であってもよい。また本発明に係る電気光学装置として液晶表示パネルに限定されるものではない。

液晶表示装置１０は、液晶表示パネル（広義には表示パネル、更に広義には電気光学装置）２０を含む。液晶表示パネル２０は、例えばガラス基板上に形成される。このガラス基板上には、Ｙ方向に複数配列されそれぞれＸ方向に伸びるゲート線（走査線）ＧＬ１〜ＧＬＭ（Ｍは２以上の整数）と、Ｘ方向に複数配列されそれぞれＹ方向に伸びるソース線（データ線）ＳＬ１〜ＳＬＮ（Ｎは２以上の整数）とが配置されている。また、ゲート線ＧＬｍ（１≦ｍ≦Ｍ、ｍは整数、以下同様。）とソース線ＳＬｎ（１≦ｎ≦Ｎ、ｎは整数、以下同様。）との交差位置に対応して、画素領域（画素）が設けられ、該画素領域に薄膜トランジスタ（Thin Film Transistor：以下、ＴＦＴと略す。）２２ｍｎが配置されている。

ＴＦＴ２２ｍｎのゲートは、ゲート線ＧＬｎに接続されている。ＴＦＴ２２ｍｎのソースは、ソース線ＳＬｎに接続されている。ＴＦＴ２２ｍｎのドレインは、画素電極２６ｍｎに接続されている。画素電極２６ｍｎと、これに対向する対向電極２８ｍｎとの間に液晶（広義には電気光学物質）が封入され、液晶容量（広義には液晶素子）２４ｍｎが形成される。画素電極２６ｍｎと対向電極２８ｍｎとの間の印加電圧に応じて画素の透過率が変化するようになっている。対向電極２８ｍｎには、対向電極電圧ＶＣＯＭが供給される。

このような液晶表示パネル２０は、例えば画素電極及びＴＦＴが形成された第１の基板と、対向電極が形成された第２の基板とを貼り合わせ、両基板の間に電気光学物質としての液晶を封入させることで形成される。

液晶表示装置１０は、表示ドライバ４０（広義には、集積回路装置）を含む。表示ドライバ４０は、液晶表示パネル２０を駆動する。表示ドライバ４０は、ソースドライバ（データドライバ）３０と、ゲートドライバ（走査ドライバ）３２とを含む。ソースドライバ３０は、表示データ（階調データ）に基づいて、液晶表示パネル２０のソース線ＳＬ１〜ＳＬＮを駆動する。ゲートドライバ３２は、一垂直走査期間内に、液晶表示パネル２０のゲート線ＧＬ１〜ＧＬＭを順次駆動（走査）する。

また、液晶表示装置１０は、電源回路１００を含むことができる。電源回路１００は、ソース線の駆動に必要な電圧を生成し、これらをソースドライバ３０に対して供給する。電源回路１００は、ゲート線の走査に必要な電圧を生成し、これをゲートドライバ３２に対して供給する。

更に電源回路１００は、対向電極電圧生成回路を含み、該対向電極電圧生成回路が対向電極電圧ＶＣＯＭを生成する。即ち電源回路１００は、ソースドライバ３０によって生成された極性反転信号ＰＯＬのタイミングに合わせて、高電位側電圧ＶＣＯＭＨと低電位側電圧ＶＣＯＭＬとを周期的に繰り返す対向電極電圧ＶＣＯＭを、液晶表示パネル２０の対向電極に出力する。

液晶表示装置１０は、ホスト３８を含むことができる。ホスト３８は、図示しないＣＰＵ及びメモリを含み、該メモリに格納されたプログラムを読み込んで実行したＣＰＵにより、表示ドライバ４０の各部、電源回路１００を制御する処理を実現する。例えば、ホスト３８は、ソースドライバ３０及びゲートドライバ３２に対し、動作モードの設定、極性反転駆動の設定、極性反転タイミングの設定、内部で生成した垂直同期信号や水平同期信号の供給等を行う。

なお図６では、液晶表示装置１０に電源回路１００又はホスト３８を含めて構成するようにしているが、これらのうち少なくとも１つを液晶表示装置１０の外部に設けて構成するようにしてもよい。

また、ソースドライバ３０は、ゲートドライバ３２及び電源回路１００のうち少なくとも１つを内蔵してもよい。

更にまた、表示ドライバ４０、ホスト３８及び電源回路１００の一部又は全部を液晶表示パネル２０上に形成してもよい。例えば図７では、液晶表示パネル２０上に、表示ドライバ４０が形成されている。このように液晶表示パネル２０は、複数のゲート線と、複数のソース線と、複数のゲート線の１つと複数のソース線の１つとにより特定される画素（画素電極）と、複数のゲート線を走査するゲートドライバと、複数のソース線を駆動するソースドライバとを含むように構成することができる。液晶表示パネル２０の画素形成領域７８に、複数の画素が形成されている。

図８に、図６又は図７の液晶表示装置の構成例を示す。

図８では、パネル基板９０上にゲート線やソース線が配設され画素が形成される画素形成領域９２が設けられる。そしてパネル基板９０の縁部に、表示ドライバ４０が実装される。パネル基板９０には、フレキシブル基板９４が接続され、フレキシブル基板９４には図４のメモリ４１２として機能するＥＥＰＲＯＭ（Electronically Erasable and Programmable Read Only Memory）９６が搭載される。フレキシブル基板９４には、図１又は図４のデータ転送バスとして機能するシリアルバス９８が設けられる。表示ドライバ４０とＥＥＰＲＯＭ９６は、所与の信号線を介して電気的に接続される。表示ドライバ４０とホスト３８は、図２（Ａ）、図２（Ｂ）、図３（Ａ）、図３（Ｂ）に示すようなパケットデータを、シリアルバス９８を介してやり取りする。

ＥＥＰＲＯＭ９６は、図４のメモリ４１２の機能を実現し、図８の液晶表示装置の検査時や製品出荷時に、エラー発生頻度情報が格納される。或いは、電源投入直後の初期化シーケンス中に、エラー発生頻度が蓄積され、エラー発生頻度情報として格納されるようになっている。表示ドライバ４０は、このようなＥＥＰＲＯＭ９６に格納されたエラー発生頻度情報を読み出し、該情報に基づいてエラー検出処理の機能を有効、無効に切り替えることができるようになっている。

２．１ インタフェース回路
図８では、ホスト３８と表示ドライバ４０とが、シリアルバスを介して接続される。シリアルバスは、２組の差動信号線により構成され、ホスト３８及び表示ドライバ４０間の転送信号が、２組の差動信号に変換されて伝送される。より具体的には、ホスト３８からの３種類以上の複数種類の送信信号が送信インタフェース（Interface：以下、Ｉ／Ｆ）回路によって２組の差動信号に変換されて、シリアルバスを介して転送される。そして、該シリアルバスに接続された受信Ｉ／Ｆ回路によって、元の複数種類の送信信号に変換されて表示ドライバ４０に供給される。

図９に、図６又は図７におけるホスト３８及び表示ドライバ４０間の構成例のブロック図を示す。

図９において、ホスト３８は５種類の送信信号を出力し、該送信信号を受けて２組の差動信号に変換する送信Ｉ／Ｆ回路５０が設けられている。送信Ｉ／Ｆ回路５０は、ホスト３８からの送信信号を、最大振幅値が該送信信号より低い２組の差動信号に変換し、変換後の差動信号をシリアルバス（差動信号線）９８に出力する制御を行う。即ち、ホスト３８からの並列の送信信号は、パラレル／シリアル変換され、直列の差動信号として送信される。図９では、送信Ｉ／Ｆ回路５０がホスト３８の外部に設けられているが、ホスト３８の内部に設けてもよい。

一端に送信Ｉ／Ｆ回路５０が接続されるシリアルバス９８の他端には、受信Ｉ／Ｆ回路５４が接続される。受信Ｉ／Ｆ回路５４は、シリアルバス９８を介して受信した受信信号を、最大振幅値が該受信信号より高い元の信号に変換し、該信号を表示ドライバ４０の駆動部６０に供給する。駆動部６０は、図６又は図７のソースドライバ３０及びゲートドライバ３２を含む。図９では、受信Ｉ／Ｆ回路５４がホスト３８の内部に設けられているが、ホスト３８の外部に設けてもよい。

そして、受信Ｉ／Ｆ回路５４がホスト３８（より具体的には、送信Ｉ／Ｆ回路５０）からの受信信号のエラーを検出し、その検出結果をエラー検出信号ＣＰＯとして駆動部６０（より具体的には、ソースドライバ３０）に通知する。受信Ｉ／Ｆ回路５４は、シリアルバス９８を介した伝送されてきた受信信号のエラー検出データに基づいてエラーを検出できる。

図１０に、ホスト３８又は表示ドライバ４０が出力する送信信号の例を示す。

ホスト３８は、表示制御信号（ＶＳ、ＨＳ、ＤＥ、ＰＣＬＫ）及び表示データＤＢＵＳを出力する。例えば１ピクセルが３ドットで構成される場合、表示データＤＢＵＳは、例えば８ビットのＲ成分の階調データ、８ビットのＧ成分の階調データ及び８ビットのＢ成分の階調データを有する。即ち、表示データＤＢＵＳは、２４ビットのデータである。この表示データＤＢＵＳは、１ピクセル分の２４ビットのデータがピクセルクロック信号ＰＣＬＫに同期して順次転送される。

上記の表示制御信号のうち垂直同期信号（Vertical Synchronization signal）ＶＳは、１垂直走査期間を規定する信号であり、例えば１垂直走査期間が垂直同期信号ＶＳの立ち下がりエッジで規定される。また水平同期信号（Horizontal Synchronization signal）ＨＳは、１水平走査期間を規定する信号であり、例えば１水平走査期間が水平同期信号ＨＳの立ち下がりエッジで規定される。データイネーブル信号（Data Enable signal）ＤＥは、表示データＤＢＵＳが有効か否かを示す信号である。データイネーブル信号ＤＥがＨレベルの期間の表示データＤＢＵＳは有効であることを示し、データイネーブル信号ＤＥがＬレベルの期間の表示データＤＢＵＳは無効であることを示す。ピクセルクロック信号ＰＣＬＫは、１ピクセル毎に表示データＤＢＵＳを転送するための同期信号である。

このようにホスト３８は、４ビットの表示制御信号と２４ビットの表示データを出力する。送信Ｉ／Ｆ回路５０は、ホスト３８から合計２８ビットの信号を受けて、２組の差動信号に変換し、シリアルバス９８を介して表示ドライバ４０に差動信号を伝送する。

図１１に、シリアルバス９８を介して伝送される差動信号の例を示す。

シリアルバス９８は、データ転送用の第１の差動信号線と、クロック転送用の第２の差動信号線とを含む。第１の差動信号線を構成する２つの信号線には、互いに位相が反転したデータ信号Ｄ及び反転データ信号ＤＸが出力される。第２の差動信号線を構成する２つの信号線には、互いに位相が反転したクロック信号ＣＬＫ及び反転クロック信号ＣＬＫＸが出力される。クロック信号ＣＬＫ及び反転クロック信号ＣＬＫＸは、シリアルバス９８を介したシリアル転送の転送基準タイミングとなる。データ信号Ｄ及び反転データ信号ＤＸは、表示制御信号（ＶＳ、ＨＳ、ＤＥ、ＰＣＬＫ）をシリアルで転送するために変化する。

そして、クロック信号ＣＬＫがＬレベルの期間（反転クロック信号ＣＬＫＸがＨレベルの期間）に、予め決められたＲ（Ｒは２以上の整数）ビット数のデータ信号Ｄ及び反転データ信号ＤＸが伝送される。同様に、クロック信号ＣＬＫがＨレベルの期間（反転クロック信号ＣＬＫＸがＬレベルの期間）に、Ｒビット数のデータ信号Ｄ及び反転データ信号ＤＸが伝送される。

このように図９の送信Ｉ／Ｆ回路５０は、図１０に示す表示制御信号及び表示データを図１１に示す差動信号に変換する。これに対して、図９の受信Ｉ／Ｆ回路５４は、図１１に示す差動信号を図１０に示す表示制御信号及び表示データに変換すると共に、該表示制御信号及び表示データのエラーの有無を検出し、エラー検出信号ＣＰＯを出力する。そして、受信Ｉ／Ｆ回路５４の出力信号が、駆動部６０に供給される。

図１２に、図９の受信Ｉ／Ｆ回路５４の構成例のブロック図を示す。

図１２において図１又は図４と同一部分には同一符号を付し、適宜説明を省略する。

受信Ｉ／Ｆ回路５４は、第１及び第２の差動レシーバＲｘ１、Ｒｘ２、シリアル／パラレル変換回路７０、ＰＬＬ（Phase Lock Loop）回路７２、タイミング生成回路７４、受信処理回路７６を含む。

送信Ｉ／Ｆ回路５０の第２の差動トランスミッタＴｘ２により駆動される第２の差動信号線に接続される第２の差動レシーバＲｘ２は、クロック信号ＣＬＫ及び反転クロック信号ＣＬＫＸを差動増幅することで、シリアルバス９８を介したシリアル転送の転送基準タイミングを生成する。ＰＬＬ回路７２は、第２の差動レシーバＲｘ２の出力信号に位相を同期させた基準クロックを、タイミング生成回路７４に出力する。

タイミング生成回路７４は、ＰＬＬ回路７２からの基準クロックに基づいて、シリアル／パラレル変換回路７０及び受信処理回路７６の基準タイミング信号を生成する。

送信Ｉ／Ｆ回路５０の第１の差動トランスミッタＴｘ１により駆動される第１の差動信号線に接続される第１の差動レシーバＲｘ１は、データ信号Ｄ及び反転データ信号ＤＸを差動増幅することで、シリアルバス９８を介してシリアル転送される転送データを生成する。シリアル／パラレル変換回路７０は、タイミング生成回路７４からの基準タイミング信号に同期して、第１の差動レシーバＲｘ１により差動増幅されたシリアル信号をパラレル信号に変換する。受信処理回路７６は、タイミング生成回路７４からの基準タイミング信号に同期して、シリアル／パラレル変換回路７０の出力信号から垂直同期信号ＶＳ、水平同期信号ＨＳ、データイネーブル信号ＤＥ、ピクセルクロック信号ＰＣＬＫ、及び表示データＤＢＵＳと、エラー検出信号ＣＰＯとを生成する。

このように受信Ｉ／Ｆ回路５４は、図１又は図４のＩ／Ｆ回路３１２の機能を実現することができる。更に、図１２の受信処理回路７６は、図１又は図４のデコーダ３１８、パケット処理部３１７、エラー検出回路３１４、エラー検出制御部５００を含むことができる。エラー検出制御部５００は、エラー検出回路３１４のエラー検出処理の機能を有効に設定したり、該機能を無効に設定したりする制御を行う。第１〜第３の実施形態のいずれかの集積回路装置としての表示ドライバの場合、エラー検出制御部５００は、外部設定端子ＴＭの信号状態に応じてエラー検出機能を有効又は無効に設定できたり、ＥＥＰＲＯＭ９６から読み出されたエラー発生頻度情報に応じてエラー検出機能を有効又は無効に設定できたりする。

更に、本実施形態では、エラー検出制御部５００が、更に、ホストからの受信データに応じてエラー検出機能を有効又は無効に設定できるようになっている。ホストからのデータには、コマンドデータや、該コマンドデータに付随するパラメータデータ、表示データ（動画データ、静止画データ）がある。例えばエラー検出制御部５００は、ホストからの受信データがコマンドデータである場合に、該コマンドデータに対してエラー検出処理を行うと共に、パラメータデータに対してエラー検出処理を省略するようにエラー検出回路３１４を制御することができる。

エラー検出回路３１４は、エラー検出処理が有効に設定されているときにホストからの受信データに対してエラー検出処理を行い、エラーが検出されたときにエラー検出信号ＣＰＯをアクティブにする。表示ドライバ４０は、このエラー検出信号ＣＰＯに基づいて、ホスト３８からの信号にエラーが発生したか否かを判別して、画質への影響を最小限に抑える制御を行う。

なお、図１２において、エラー検出回路３１４は、ホストからの受信データがコマンドデータである場合に、該コマンドデータに対してエラーが検出されたときには駆動部６０の表示駆動処理が停止されると共に、パラメータデータに対してエラーが検出されたときには駆動部６０の表示駆動処理を継続させるようにエラー検出信号ＣＰＯを出力するようにしてもよい。

図１３に、図１２のエラー検出制御部５００の構成例のブロック図を示す。

このエラー検出制御部５００は、受信Ｉ／Ｆ回路５４で受信されたデータが静止画データか動画データかを判別し、受信データが動画データであることが判別されたことを条件にエラー検出回路３１４のエラー検出機能を無効にするようにエラー検出イネーブル信号ＥｒｒＤＥＴＥｎを出力することができる。そして、エラー検出制御部５００は、受信Ｉ／Ｆ回路５４で受信されたデータが静止画データであることが判別されたことを条件にエラー検出回路３１４のエラー検出機能を有効にするようにエラー検出イネーブル信号ＥｒｒＤＥＴＥｎを出力する。このエラー検出イネーブル信号ＥｒｒＤＥＴＥｎにより、エラー検出回路３１４のエラー検出機能が有効又は無効に設定される。

このようなエラー検出制御部５００は、受信Ｉ／Ｆ回路５４で受信されたデータの受信間隔に基づいて、該データが静止画データか動画データかを判別することができる。

そのためエラー検出制御部５００は、カウンタ５１０、ラッチ５１２、比較部５１４、レジスタ５１６を含む。エラー検出制御部５００には、垂直同期信号ＶＳが入力される。カウンタ５１０は、垂直同期信号ＶＳのパルスをカウントする。従って、デコーダ３１８は、パケット処理部３１７により抽出されたコマンドデータをデコードし、該コマンドデータが書き込みコマンドのデータであるか否かを判別する。そしてデコーダ３１８は、書き込みコマンドのデータであると判別すると、書き込みコマンド検出パルスを発生する。

そして、ラッチ５１２は、カウンタ５１０のカウント値が所与のカウント値までカウントアップしたことを示すカウントアップ信号、又はデコーダ３１８からの書き込みコマンド検出パルスに同期して、カウンタ５１０のカウント値を取り込む。

レジスタ５１６には、受信データが動画データか静止画データかを判別するための受信間隔値が予め設定されている。比較部５１４は、レジスタ５１６の設定値とラッチ５１２に取り込まれたカウント値とを比較して、カウント値がレジスタ５１６の設定値以上のとき、カウンタ５１０を初期化すると共に、エラー検出イネーブル信号ＥｒｒＤＥＴＥｎをアクティブにする。

図１４（Ａ）、図１４（Ｂ）に、図１３のエラー検出制御部５００の動作例のタイミング図を示す。

図１４（Ａ）は、エラー検出制御部５００が、書き込みコマンド検出パルスによりエラー検出イネーブル信号ＥｒｒＤＥＴＥｎを非アクティブにする例を示している。図１４（Ｂ）は、エラー検出制御部５００が、カウントアップによりエラー検出イネーブル信号ＥｒｒＤＥＴＥｎをアクティブにする例を示している。

図１４（Ａ）は、説明の便宜上、レジスタ５１６の設定値を「４」としている。図１４（Ａ）に示すように、書き込みコマンド検出パルスによりラッチ５１２に取り込まれたカウント値が、レジスタの設定値と比較される。このとき、書き込みコマンド検出パルスによりカウンタ５１０のカウント値が初期化される。そして、エラー検出イネーブル信号ＥｒｒＤＥＴＥｎが非アクティブに設定される。

図１４（Ｂ）は、説明の便宜上、レジスタ５１６の設定値を「３」としている。図１４（Ｂ）に示すように、カウントアップによりラッチ５１２に取り込まれたカウント値が、レジスタの設定値と比較される。このとき、書き込みコマンド検出パルスによりカウンタ５１０のカウント値が初期化される。そして、エラー検出イネーブル信号ＥｒｒＤＥＴＥｎがアクティブに設定される。

ここでホスト３８は、書き込みコマンドを発行して、表示ドライバ４０の表示メモリに表示データを書き込む。例えば、ホスト３８は静止画データを書き込む場合は、表示メモリへの表示データの書き込みコマンドを発行する。一方、ホスト３８は動画データを書き込む場合には、同期パケットを送信した後に１画面分の表示データを送信することを繰り返す。このように、動画を表示する場合、所定の間隔で表示ドライバに表示データを供給し続ける必要があるため、図１３のような構成で表示データの受信間隔を検出することで、該表示データが静止画データか動画データかを判別できる。

従って、受信データの受信間隔が長い場合には静止画データと判別でき、該受信データの受信間隔が短い場合には動画データと判別できる。そして、受信間隔が短い場合には表示データが動画データであり、エラー検出イネーブル信号ＥｒｒＤＥＴＥｎを非アクティブとすることで、エラー検出回路３１４のエラー検出機能を無効に設定できる。この場合、受信データにエラーが発生していても表示画像は直ぐに更新されるため、表示画質への影響が少ない。また、繰り返しエラー検出処理を行う必要がなくなるため、消費電力を削減できるようになる。

これに対して、受信間隔が長い場合には表示データが静止画データであり、エラー検出イネーブル信号ＥｒｒＤＥＴＥｎをアクティブとすることで、エラー検出回路３１４のエラー検出機能を有効に設定できる。この場合、受信データにエラーが発生していると、表示画像の更新が頻繁に行われることがないため、エラーの発生した表示データを用いると表示画質への影響が大きい。そのため、表示データが静止画データの場合には、消費電力を犠牲にして、繰り返しエラー検出処理を行う。

３． 表示ドライバ
図１５に、図６又は図７の表示ドライバ４０の構成の概要を示す。

表示ドライバ４０は、上述の受信Ｉ／Ｆ回路５４、ソースドライバ３０及びゲートドライバ３２を含むことができる。受信Ｉ／Ｆ回路５４で受信された信号は、ソースドライバ３０又はゲートドライバ３２に供給される。図１５において受信Ｉ／Ｆ回路５４の構成は、図１２と同様であるため説明を省略する。

３．１ ゲートドライバ
図１６に、図１５のゲートドライバ３２の構成例を示す。

ゲートドライバ３２は、シフトレジスタ８０、レベルシフタ８２、出力制御回路８４を含む。

シフトレジスタ８０は、各ゲート線に対応して設けられ、順次接続された複数のフリップフロップを含む。このシフトレジスタ８０は、クロック信号ＶＣＫに同期してスタートパルス信号ＶＳＰをフリップフロップに保持すると、順次クロック信号ＶＣＫに同期して隣接するフリップフロップにスタートパルス信号ＶＳＰをシフトする。ここで入力されるクロック信号ＶＣＫは水平同期信号であり、スタートパルス信号ＶＳＰは垂直同期信号である。

レベルシフタ８２は、シフトレジスタ８０からの電圧のレベルを、液晶表示パネル２０の液晶素子とＴＦＴのトランジスタ能力とに応じた電圧のレベルにシフトする。この電圧レベルとしては、例えば２０Ｖ〜５０Ｖの高い電圧レベルが必要になる。

出力制御回路８４は、レベルシフタ８２によってシフトされた走査電圧をバッファリングしてゲート線に出力し、ゲート線を駆動する。出力制御回路８４は、ゲート線毎に設けられた論理積演算回路を含み、レベルシフタ８２によってシフトされた走査電圧と、出力イネーブル信号ＶＥＮＢとの論理積演算結果が、ゲート線の選択信号として出力される。

３．２ ソースドライバ
図１７に、図１５のソースドライバ３０の構成例のブロック図を示す。

ソースドライバ３０は、表示メモリ１２０、ラインラッチ１２２、レベルシフタ１２４、基準電圧発生回路１２６、ＤＡＣ（Digital-to-Analog Converter）（広義には電圧選択回路）１２８、出力バッファ１３０を含む。

更にソースドライバ３０は、表示タイミング生成回路１３６、レベルシフタ１３８を含む。

表示メモリ１２０には、受信Ｉ／Ｆ回路５４によって差動増幅後に生成された表示データＤＢＵＳが取り込まれる。例えば、表示データが静止画データの場合には、書き込みコマンドにより表示メモリ１２０に順次表示データが書き込まれる。例えば、表示データが動画データの場合には、受信Ｉ／Ｆ回路５４は、１ピクセル単位に表示データをシリアルにソースドライバ３０に供給し、該表示データが表示メモリ１２０に順次取り込まれていく。

ラインラッチ１２２は、表示メモリ１２０に取り込まれた表示データを、水平同期信号ＨＳに基づいてラッチする。

レベルシフタ１２４は、ラインラッチ１２２から読み出した各ビットの信号の電圧レベルを変換する。

基準電圧発生回路１２６は、各基準電圧が、各表示データに対応した複数の基準電圧を発生させる。より具体的には、基準電圧発生回路１２６は、高電位側電源電圧ＶＤＤＨ及び低電位側電源電圧ＶＳＳＨの間の電圧を抵抗分割した複数種類の基準電圧を発生させ、ＤＡＣ１２８に供給する。

ＤＡＣ１２８は、各基準電圧が表示データに対応した複数の基準電圧の中から、ソース線ごとにレベルシフタ１２４からの表示データに対応する駆動電圧（階調電圧）を出力する。より具体的には、ＤＡＣ１２８は、レベルシフタ１２４からの１ドット分の表示データをデコードし、デコード結果に基づいて複数の基準電圧のいずれかを選択する。ＤＡＣ１２８において選択された基準電圧は、駆動電圧として出力バッファ１３０に出力される。

出力バッファ１３０は、各データ出力部が各ソース線に対応して設けられた複数のデータ出力部を有する。出力バッファ１３０の各データ出力部は、ＤＡＣ１２８からの駆動電圧に基づいて、ソース線を駆動する。各データ出力部は、ボルテージフォロワ接続された演算増幅器を含む。

表示タイミング生成回路１３６は、垂直同期信号ＶＳ、水平同期信号ＨＳ、ピクセルクロック信号ＰＣＬＫ及びエラー検出信号ＣＰＯに基づいて、ソース線の駆動タイミングを制御する制御信号を生成する。例えばエラー検出信号ＣＰＯによりエラーが検出されたときには、ソース線駆動部は、ソース線の駆動を停止したり、ソース線に対向電極電圧と同電位の電圧を供給したりする。

更には、表示タイミング生成回路１３６は、垂直同期信号ＶＳ、水平同期信号ＨＳ、ピクセルクロック信号ＰＣＬＫ及びエラー検出信号ＣＰＯに基づいて、ゲート線の選択タイミングを制御する制御信号を生成する。そのためレベルシフタ１３８は、表示タイミング生成回路１３６によって生成された該制御信号の各ビットの電圧レベルを変換する。例えばレベルシフタ１３８は、ゲートドライバ３２の表示タイミングを制御するためのクロック信号ＶＣＫ、スタートパルス信号ＶＳＰ、出力イネーブル信号ＶＥＮＢを出力する。

これにより、ソースドライバ３０は、受信Ｉ／Ｆ回路５４でエラーが検出されたときに、ゲートドライバ３２に対して出力イネーブル信号ＶＥＮＢを出力できる。出力イネーブル信号ＶＥＮＢにより、ゲートドライバ３２は、ゲート線に選択電圧を供給しないようにできる。

４． 電子機器
図１８に、本実施形態における電子機器の構成例のブロック図を示す。ここでは、電子機器として、携帯電話機の構成例のブロック図を示す。図１８において、図６又は図７と同一部分には同一符号を付し、適宜説明を省略する。

携帯電話機９００は、カメラモジュール９１０を含む。カメラモジュール９１０は、ＣＣＤカメラを含み、ＣＣＤカメラで撮像した画像のデータを、ＹＵＶフォーマットでホスト３８に供給する。

携帯電話機９００は、液晶表示パネル２０を含む。液晶表示パネル２０は、ソースドライバ３０及びゲートドライバ３２を含む表示ドライバ４０によって駆動される。液晶表示パネル２０は、複数のソース線、複数のゲート線、複数の画素を含む。ソースドライバ３０は、表示データに基づいてソース線の駆動制御を行う。

ホスト３８は、表示ドライバ４０に接続され、ソースドライバ３０に対してＲＧＢフォーマットの表示データを供給する。

電源回路１００は、表示ドライバ４０に接続され、各ドライバに対して、駆動用の電源電圧を供給する。また液晶表示パネル２０の対向電極に、対向電極電圧ＶＣＯＭを供給する。

またホスト３８は、アンテナ９６０を介して受信された表示データを、変復調部９５０で復調した後、表示ドライバ４０に供給できる。ホスト３８は、このように表示データに基づき、表示ドライバ４０により液晶表示パネル２０に表示させる。

ホスト３８は、カメラモジュール９１０で生成された表示データを変復調部９５０で変調した後、アンテナ９６０を介して他の通信装置への送信を指示できる。

ホスト３８は、操作入力部９７０からの操作情報に基づいて階調データの送受信処理、カメラモジュール９１０の撮像、液晶表示パネル２０の表示処理を行う。

なお、本発明は上述した実施の形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば本実施形態における表示ドライバを、１つの出力線に複数ドット分の表示データに対応した複数種類の駆動電圧を多重化させて電気光学装置側でドット毎に駆動電圧を振り分けて電気光学装置を駆動する駆動回路に適用することができる。

また上記の実施形態では、エラーが検出されたときのエラー処理として、ソース線の駆動を停止したり、ソース線に対向電極電圧と同電位の電圧を供給したり、或いはゲート線に選択電圧を供給しないようにしたが、エラー処理の内容に本発明が限定されるものではない。更に、上記の実施形態における表示ドライバは、第１〜第３の実施形態における集積回路装置が適用されてもよいし、第１〜第３の実施形態の少なくとも２つの集積回路装置が適用されてもよいし、第１〜第３の実施形態のいずれかの集積回路装置が適用されてもよい。

また例えば、本発明は上述の液晶表示パネルの駆動に適用されるものに限らず、エレクトロルミネッセンス、プラズマディスプレイ装置の駆動に適用可能である。

また、本発明のうち従属請求項に係る発明においては、従属先の請求項の構成要件の一部を省略する構成とすることもできる。また、本発明の１の独立請求項に係る発明の要部を、他の独立請求項に従属させることもできる。

第１の実施形態の集積回路装置を含むデータ処理システムの構成例のブロック図。 図２（Ａ）、図２（Ｂ）は第１の実施形態のパケットデータの説明図。 図３（Ａ）はショートパケット構造の一例を示す図。図３（Ｂ）はロングパケット構造の一例を示す図。 第２の実施形態の集積回路装置を含むデータ処理システムの構成例を示す図。 第３の実施形態のデータ処理システムのシーケンスの一例を示す図。 第１〜第３の実施形態のいずれかの実施形態が適用される液晶表示システムとしての液晶表示装置の構成の概要を示す図。 第１〜第３の実施形態のいずれかの実施形態が適用される液晶表示システムとしての液晶表示装置の他の構成の概要を示す図。 図６又は図７の液晶表示装置の構成例を示す図。 図６又は図７のホスト及び表示ドライバ間の構成例のブロック図。 ホストが出力する送信信号の例を示す図。 シリアルバスを介して伝送される差動信号の例を示す図。 図９の受信Ｉ／Ｆ回路の構成例のブロック図。 図１２のエラー検出制御部の構成例のブロック図。 図１４（Ａ）、図１４（Ｂ）は図１３のエラー検出制御部の動作例のタイミング図。 図６又は図７の表示ドライバの構成の概要を示す図。 図１５のゲートドライバの構成例のブロック図。 図１５のソースドライバの構成例のブロック図。 本実施形態における電子機器の構成例のブロック図。

符号の説明

１０ 液晶表示装置、 ２０ 液晶表示パネル、 ３０ ソースドライバ、
３２ ゲートドライバ、 ３８、３００ ホスト、 ４０ 表示ドライバ、
１００ 電源回路、 ３００、４００ データ処理システム、
３１０、４１０ 集積回路装置、 ３１２、３３４ Ｉ／Ｆ回路、
３１４ エラー検出回路、 ３１６ データ処理回路、 ３１７ パケット処理部、
３１８ デコーダ、 ３１９ ＲＡＭ、 ３４０ データ転送バス、
３３２ パケット生成部、 ４１２ メモリ

Claims (14)

1. 送信データを受信するインタフェース回路と、
   前記インタフェース回路で受信されたデータのエラー検出処理を行うエラー検出回路と、
   前記エラー検出処理の結果に基づいて、前記インタフェース回路で受信されたデータに対して所与のデータ処理を行うデータ処理回路とを含み、
   前記エラー検出回路のエラー検出機能を有効又は無効に切替可能に構成されていることを特徴とする集積回路装置。
2. 請求項１において、
   外部設定端子を含み、
   前記外部設定端子に印加された信号の状態に応じて、前記エラー検出回路の前記エラー検出機能が有効又は無効に切り替えられることを特徴とする集積回路装置。
3. 請求項１又は２において、
   前記エラー検出処理が有効の場合に、
   メモリに格納されたエラー発生頻度情報を読み出し、該エラー発生頻度情報に対応した間隔で前記エラー検出回路の前記エラー検出機能を有効又は無効に切り替えることを特徴とする集積回路装置。
4. 請求項３において、
   前記頻度情報は、
   前記エラー検出処理に先立って、所与の期間中に蓄積されたエラー発生頻度情報であることを特徴とする集積回路装置。
5. 請求項１乃至４のいずれかにおいて、
   前記送信データに含まれるコマンドデータ及びパラメータデータのうち前記コマンドデータをデコードするデコーダを含み、
   前記パラメータデータが、前記デコーダのデコード結果に基づいて特定され、
   前記コマンドデータに対する前記エラー検出処理を行うと共に、前記パラメータデータに対する前記エラー検出処理を省略することを特徴とする集積回路装置。
6. 請求項１乃至４のいずれかにおいて、
   前記送信データに含まれるコマンドデータ及びパラメータデータのうち前記コマンドデータをデコードするデコーダを含み、
   前記パラメータデータが、前記デコーダのデコード結果に基づいて特定され、
   前記コマンドデータに対してエラーが検出されたときには前記データ処理を省略すると共に、前記パラメータデータに対してエラーが検出されたときには前記データ処理を行うことを特徴とする集積回路装置。
7. 請求項１乃至６のいずれかにおいて、
   前記データ処理回路が、表示装置に対して表示駆動処理を行い、
   前記インタフェース回路で受信されたデータが静止画データか動画データかを判別し、前記動画データであることが判別されたことを条件に前記エラー検出回路のエラー検出機能を無効にすることを特徴とする集積回路装置。
8. 請求項７において、
   前記インタフェース回路で受信されたデータが前記静止画データであることが判別されたことを条件に前記エラー検出回路のエラー検出機能を有効にすることを特徴とする集積回路装置。
9. 請求項７又は８において、
   前記インタフェース回路で受信されたデータの受信間隔に基づいて、該データが前記静止画データか前記動画データかを判別することを特徴とする集積回路装置。
10. 複数のゲート線と、
    複数のソース線と、
    各画素が各ゲート線及び各ソース線により特定される複数の画素と、
    前記複数のゲート線を走査するゲートドライバと、
    前記インタフェース回路で受信されたデータに基づいて前記複数のソース線を駆動する請求項１乃至９のいずれか記載の集積回路装置とを含むことを特徴とする電気光学装置。
11. 複数のゲート線と、
    複数のソース線と、
    各画素が各ゲート線及び各ソース線により特定される複数の画素と、
    前記複数のゲート線を走査すると共に、前記インタフェース回路で受信されたデータに基づいて前記複数のソース線を駆動する請求項１乃至９のいずれか記載の集積回路装置とを含むことを特徴とする電気光学装置。
12. 請求項１乃至９のいずれか記載の集積回路装置を含むことを特徴とする電気光学装置。
13. ホストと、
    前記ホストからのデータを受信する請求項１乃至９のいずれか記載の集積回路装置とを含むことを特徴とする電子機器。
14. 請求項１０乃至１２のいずれか記載の電気光学装置を含むことを特徴とする電子機器。

Images