JP2008147601A - Flip-chip bonding method and semiconductor device manufacturing method - Google Patents
Flip-chip bonding method and semiconductor device manufacturing method Download PDFInfo
- Publication number
- JP2008147601A JP2008147601A JP2006336404A JP2006336404A JP2008147601A JP 2008147601 A JP2008147601 A JP 2008147601A JP 2006336404 A JP2006336404 A JP 2006336404A JP 2006336404 A JP2006336404 A JP 2006336404A JP 2008147601 A JP2008147601 A JP 2008147601A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- flip
- bonding method
- bonding
- sealing material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H10W72/0711—
-
- H10W72/073—
-
- H10W74/00—
-
- H10W74/15—
-
- H10W90/722—
-
- H10W90/724—
-
- H10W90/732—
-
- H10W90/734—
Landscapes
- Wire Bonding (AREA)
Abstract
【課題】 フリップチップ接合において、封止材内の泡残存を防止可能な半導体装置の製造方法を提供する。
【解決手段】配線基板10の端子面に、接合用金属30の表面の酸化膜を除去する作用を有する封止材用樹脂41を設ける工程と、配線基板10の端子11と半導体チップ20のバンプ21上の接合用金属30とを相対向配置した後、封止材用樹脂41の硬化開始条件を満たさない加熱条件で接合用金属30を溶融した後冷却固化させ、且つ接合用金属30が溶融してから冷却固化するまで一定の荷重を付与するようにして接合する工程と、次いで、硬化開始条件となる所定温度より低く且つ封止材用樹脂41を軟化させる温度条件下で封止材用樹脂41の脱ボイドを行う工程と、その後、前記封止材用樹脂を硬化する工程とを具備するフリップチップ接合方法。
【選択図】図2PROBLEM TO BE SOLVED: To provide a manufacturing method of a semiconductor device capable of preventing foam remaining in a sealing material in flip chip bonding.
A step of providing a sealing material resin 41 having a function of removing an oxide film on a surface of a bonding metal 30 on a terminal surface of a wiring substrate 10; a bump 11 of a terminal 11 of the wiring substrate 10 and a semiconductor chip 20; After the bonding metal 30 on 21 is arranged opposite to each other, the bonding metal 30 is melted under heating conditions that do not satisfy the curing start conditions of the sealing material resin 41 and then cooled and solidified, and the bonding metal 30 is melted. For a sealing material under a temperature condition that is lower than a predetermined temperature as a curing start condition and softens the sealing material resin 41. A flip-chip bonding method comprising a step of removing voids of the resin 41 and a step of curing the resin for sealing material.
[Selection] Figure 2
Description
本発明は、半導体チップの端子を別の半導体チップの端子或いは配線基板上の端子に接合するフリップチップ接合方法及びこれを用いた半導体装置の製造方法に関する。 The present invention relates to a flip chip bonding method for bonding a terminal of a semiconductor chip to a terminal of another semiconductor chip or a terminal on a wiring substrate, and a method of manufacturing a semiconductor device using the flip chip bonding method.
近年システムインパッケージ(以下、SiP)と呼ばれる複数の半導体チップを組み合わせて、単一チップでは実現できない機能を持たせた半導体装置が多く提案されており、半導体チップ同士又は半導体チップの配線基板との接合には、一般的には、フリップチップ(以下、FC)接合が適用される。また、このようにFC接合を適用した実装においては、接合端子の周囲はアンダーフィルと呼ばれる封止樹脂により封止されるが、この方法として、後アンダーフィル法と先アンダーフィル法とが知られている。 In recent years, many semiconductor devices having a function that cannot be realized by a single chip by combining a plurality of semiconductor chips called system-in-package (hereinafter referred to as SiP) have been proposed. In general, flip chip (hereinafter referred to as FC) bonding is applied to the bonding. Moreover, in such mounting using FC bonding, the periphery of the bonding terminal is sealed with a sealing resin called underfill. As this method, a post-underfill method and a pre-underfill method are known. ing.
後アンダーフィル法は、現在、一般的に用いられている方法であるが、端子同士を接合した後にチップ間の隙間に液状の封止材を封止材充填装置により注入し、毛細管現象を利用して接合端子の周囲に封止材を注入し、その後封止材を硬化して接合部を封止するというものである。 The post-underfill method is a method that is generally used at present. After joining the terminals, a liquid sealing material is injected into the gap between the chips with a sealing material filling device, and the capillary phenomenon is used. Then, a sealing material is injected around the joint terminal, and then the sealing material is cured to seal the joint portion.
一方、先アンダーフィル法は、端子同士の接合前に、封止材であるアンダーフィル材を何れか又は両方のチップの端子が設けられた端子面に予め所定量塗布或いは貼付した後、端子同士がアライメントされた状態となるようチップ同士を相対向配置し、加熱、加圧、超音波等により端子接合及び封止材の硬化を行ってFC接合すると共にアンダーフィル材を硬化させるものである。 On the other hand, in the first underfill method, before joining the terminals, a predetermined amount of an underfill material that is a sealing material is applied or pasted to a terminal surface provided with terminals of either or both chips, and then the terminals are connected to each other. The chips are arranged so as to face each other so as to be aligned, and terminal bonding and sealing material are cured by heating, pressurization, ultrasonic waves, etc., and FC bonding is performed and the underfill material is cured.
後アンダーフィル法は複数のチップを並べて実装する場合、チップ間の隙間が狭くなり封止材注入スペースの確保が困難である。また、端子間隔が狭く、バンプが小さくなり、接続ギャップが小さくなると、封止材中のフィラーが流入し難くなるため、高密度実装の半導体装置や、狭端子間隔のチップを実装する場合には、先アンダーフィル法が有利である。 In the post-underfill method, when a plurality of chips are mounted side by side, a gap between the chips becomes narrow, and it is difficult to secure a sealing material injection space. Also, if the terminal spacing is narrow, the bumps are small, and the connection gap is small, the filler in the sealing material will not flow easily, so when mounting a high-density mounting semiconductor device or a chip with a narrow terminal spacing The first underfill method is advantageous.
しかしながら、先アンダーフィル法では、半田の接合プロセスと予め設けられたアンダーフィル材の硬化プロセスとを端子同士の接合不良が生じないように如何に行うかが課題である。 However, the problem with the underfill method is how to perform a solder bonding process and a previously provided underfill material curing process so as not to cause bonding failure between terminals.
そこで、半田の融点温度より低い融点の硬化剤を含むボンド(アンダーフィル材)を塗布した後、圧着ツールで押圧しながら、ボンドが完全硬化する前に半田を溶融温度以上に加熱し、ボンドが完全に硬化する前に半田を溶融させて接合するようにする方法が提案されている(特許文献1参照)。 Therefore, after applying a bond (underfill material) containing a curing agent having a melting point lower than the melting point temperature of the solder, the solder is heated above the melting temperature before the bond is completely cured while pressing with a crimping tool. A method has been proposed in which solder is melted and bonded before it is completely cured (see Patent Document 1).
また、半田の融点温度より低い融点の硬化剤を含むボンド(アンダーフィル材)を塗布した後、圧着ツールで押圧しながら加熱し、半田バンプが溶融する前にボンドの硬化を開始させて溶融半田の周囲を粘度の高いボンドで包み、半田温度融点温度より低い制御切替温度範囲に達した後、押圧加重制御から高さ制御方式に切り替えて制御して電極間の短絡を防止してFC接合する方法が提案されている(特許文献2参照)。 Also, after applying a bond (underfill material) containing a curing agent with a melting point lower than the melting point temperature of the solder, it is heated while pressing with a crimping tool to start the curing of the bond before the solder bumps melt, Wrapped with a high-viscosity bond, and after reaching the control switching temperature range lower than the soldering temperature melting point temperature, control is performed by switching from the pressure load control to the height control method to prevent short circuit between the electrodes and FC joining A method has been proposed (see Patent Document 2).
さらに、アンダーフィル材として室温で固体である熱硬化性樹脂からなるフィルムをチップに貼り付け、これを半田の融点以下の温度で溶融させて、チップと配線基板との接合時には溶融状態を保つようにし、チップと配線基板とを電気接続後、半田の融点以下の温度で熱硬化性樹脂を硬化させる方法が提案されている(特許文献3参照)。 In addition, a film made of a thermosetting resin that is solid at room temperature is attached to the chip as an underfill material, and this is melted at a temperature below the melting point of the solder so that the molten state is maintained when the chip and the wiring board are joined. Then, after electrically connecting the chip and the wiring board, a method of curing the thermosetting resin at a temperature below the melting point of the solder has been proposed (see Patent Document 3).
これらの先アンダーフィル法によるFC接合においては、封止材が塗布された半導体チップと、これと接合する配線基板或いは半導体チップとを相対向配置する際に空気の巻き込みにより生じる気泡や、樹脂が高温に晒された際に生じる気泡により、半導体装置の信頼性を損ねるという問題がある。このような問題を解消するために、先アンダーフィル法によるFC接合において、脱泡処理を行うことが提案されている(特許文献4参照)が、FC接合プロセスとアンダーフィル材の硬化プロセスとが同時に行われており、脱泡を効果的に行うことが困難である。 In FC bonding by these first underfill methods, bubbles or resin generated by air entrainment when a semiconductor chip coated with a sealing material and a wiring board or semiconductor chip to be bonded to each other are arranged opposite to each other. There is a problem that the reliability of the semiconductor device is impaired due to bubbles generated when exposed to a high temperature. In order to solve such a problem, it has been proposed to perform a defoaming process in the FC joining by the first underfill method (see Patent Document 4), but the FC joining process and the curing process of the underfill material are different. It is performed at the same time, and it is difficult to perform defoaming effectively.
また、FC接合においては、フラックスにより半田の表面の酸化膜を除去する工程と、接合後、フラックスを洗浄する工程とが必要になるが、先アンダーフィル法では、このような酸化膜をどのように処理するかも問題となる。かかる問題を解消するものとして、フラックス作用を有する硬化剤とエポキシ樹脂とからなり、電気絶縁性に優れると共に封止時間が短い液状樹脂組成物が提案されている(特許文献5参照)。かかる液状樹脂組成物は、先アンダーフィル法に適用できるものであるが、封止時間の短いものであり、気泡の問題は解決できない。 Also, in FC bonding, a process of removing the oxide film on the surface of the solder with a flux and a process of cleaning the flux after the bonding are necessary. In the underfill method, how to use such an oxide film It may be a problem whether to process it. In order to solve such a problem, a liquid resin composition that is composed of a curing agent having a flux action and an epoxy resin and has excellent electrical insulation and a short sealing time has been proposed (see Patent Document 5). Such a liquid resin composition can be applied to the previous underfill method, but has a short sealing time and cannot solve the problem of bubbles.
本発明は上述した事情に鑑み、先アンダーフィル法によるFC接合において、接合不良が生じる虞が少なく、狭端子間隔に対応可能なFC接合方法、並びにそれらの狭端子間隔FC接合方法を用いた半導体装置の製造方法を提供することを目的とする。 In view of the above-described circumstances, the present invention is less likely to cause poor bonding in FC bonding by the underfill method, and can be used for narrow terminal intervals, and semiconductors using these narrow terminal interval FC bonding methods An object is to provide a method for manufacturing a device.
前記目的を達成する本発明の第1の態様は、半導体チップ或いは配線基板からなる第1チップ及び第2チップを、それぞれの端子が設けられた端子面同士を相対向させ、少なくとも一方の端子に設けられた接合用金属を介して前記第1チップ及び第2チップの端子同士を接合するフリップチップ接合方法において、前記第1チップ及び第2チップの端子が設けられた端子面の何れか又は両方に、前記接合用金属の表面の酸化膜を除去する作用を有する封止材用樹脂を設ける工程と、次いで、前記第1チップと前記第2チップとを端子同士が相対向するように相対向配置した後、前記封止材用樹脂の硬化開始条件を満たさない加熱条件で前記接合用金属を溶融した後冷却固化させ且つ前記接合用金属が溶融してから冷却固化するまで前記端子間に一定の荷重を付与するようにして前記端子同士を接合する工程と、次いで、前記硬化開始条件となる所定温度より低く且つ前記封止材用樹脂を軟化させる温度条件下で前記封止材用樹脂の脱ボイドを行う工程と、その後、前記封止材用樹脂を硬化する工程とを具備することを特徴とするフリップチップ接合方法にある。 According to a first aspect of the present invention that achieves the above object, a first chip and a second chip made of a semiconductor chip or a wiring substrate are arranged so that terminal surfaces provided with respective terminals are opposed to each other, and at least one terminal is used. In a flip chip bonding method in which the terminals of the first chip and the second chip are bonded to each other through the bonding metal provided, either or both of the terminal surfaces on which the terminals of the first chip and the second chip are provided A step of providing a sealing material resin having an action of removing an oxide film on the surface of the bonding metal, and then facing the first chip and the second chip so that the terminals face each other. After arranging, between the terminals until the bonding metal is cooled and solidified after melting the bonding metal under heating conditions that do not satisfy the curing start condition of the resin for sealing material and after the bonding metal is melted The step of bonding the terminals together so as to apply a certain load, and then the sealing resin under a temperature condition that is lower than a predetermined temperature as the curing start condition and softens the sealing resin There is a flip chip bonding method characterized by comprising a step of removing voids and a step of curing the resin for sealing material.
本発明の第2の態様は、第1の態様に記載のフリップチップ接合方法において、前記接合用金属を溶融した後冷却固化するまでの加熱条件が、前記硬化開始条件を満たす所定温度以上であるが、前記硬化開始条件に満たない加熱時間であることを特徴とするフリップチップ接合方法にある。 According to a second aspect of the present invention, in the flip-chip bonding method according to the first aspect, a heating condition until the solidifying metal is cooled and solidified after melting the bonding metal is equal to or higher than a predetermined temperature that satisfies the curing start condition. However, the flip chip bonding method is characterized in that the heating time is less than the curing start condition.
本発明の第3の態様は、第1又は2の態様に記載のフリップチップ接合方法において、前記接合用金属を溶融した後冷却固化するまでの加熱条件が、140℃以上の温度が200秒以内の加熱条件であることを特徴とするフリップチップ接合方法にある。 According to a third aspect of the present invention, in the flip-chip bonding method according to the first or second aspect, a heating condition until the solidifying metal is cooled and solidified after melting the bonding metal is a temperature of 140 ° C. or higher within 200 seconds. The flip-chip bonding method is characterized in that the heating conditions are as follows.
本発明の第4の態様は、第1〜3の何れかの態様に記載のフリップチップ接合方法において、前記第1チップ及び第2チップの何れか又は両方の端子面に封止材用樹脂を設けた後、当該封止材用樹脂を脱泡する工程を具備することを特徴とするフリップチップ接合方法にある。 According to a fourth aspect of the present invention, in the flip chip bonding method according to any one of the first to third aspects, a sealing material resin is provided on a terminal surface of either or both of the first chip and the second chip. In the flip-chip bonding method, the method further comprises a step of defoaming the sealing resin after being provided.
本発明の第5の態様は、第1〜4の何れかの態様に記載のフリップチップ接合方法において、前記第1チップと前記第2チップの何れか一方を接合装置の載置台に載置すると共に、チップを所定位置の範囲内で上下方向移動自在に保持すると共に当該チップを載置台上のチップに対して所定荷重で押圧する荷重付加ヘッドに他方を保持し、当該荷重付加ヘッドを所定位置に位置決め配置した状態で前記第1チップと前記第2チップとを端子同士が相対向するように相対向配置させて前記所定荷重で前記第1チップと第2チップとを押圧した状態とし、その状態で前記封止材用樹脂の硬化開始条件を満たさない加熱条件で前記接合用金属を溶融し且つ冷却固化させることを特徴とするフリップチップ接合方法にある。 According to a fifth aspect of the present invention, in the flip chip bonding method according to any one of the first to fourth aspects, either one of the first chip and the second chip is mounted on a mounting table of a bonding apparatus. In addition, the tip is held movably in the vertical direction within a range of a predetermined position, the other is held by a load applying head that presses the tip against the tip on the mounting table with a predetermined load, and the load adding head is held at a predetermined position. The first chip and the second chip are arranged opposite to each other so that the terminals are opposed to each other, and the first chip and the second chip are pressed with the predetermined load. In the flip-chip bonding method, the bonding metal is melted and cooled and solidified under heating conditions that do not satisfy the curing start condition of the resin for sealing material.
本発明の第6の態様は、第5の態様に記載のフリップチップ接合方法において、前記荷重付加ヘッドは、前記載置台に対して位置決め移動可能な移動機構の移動ヘッドに設けられた荷重付加機構と、この荷重付加機構の先端に設けられたチップ保持部とを具備し、前記荷重付加機構は、前記チップ保持部に保持されたチップが下方に支持されたチップに当接した際に前記所定位置の範囲内で所定荷重で押圧するように機能することを特徴とするフリップチップ接合方法にある。 According to a sixth aspect of the present invention, in the flip-chip bonding method according to the fifth aspect, the load applying head is provided on a moving head of a moving mechanism capable of positioning relative to the mounting table. And a tip holding portion provided at the tip of the load applying mechanism, and the load applying mechanism is configured such that when the tip held by the tip holding portion comes into contact with the tip supported downward, The flip chip bonding method is characterized in that it functions to press with a predetermined load within a range of positions.
本発明の第7の態様は、第5又は6の態様に記載のフリップチップ接合方法において、前記荷重保持機構は、所定の弾性力により押圧する弾性部材を介して前記チップ保持部を支持するものであることを特徴とするフリップチップ接合方法にある。 According to a seventh aspect of the present invention, in the flip chip bonding method according to the fifth or sixth aspect, the load holding mechanism supports the chip holding portion via an elastic member that is pressed by a predetermined elastic force. The flip-chip bonding method is characterized in that:
本発明の第8の態様は、第5又は6の態様に記載のフリップチップ接合方法において、前記荷重保持機構は、前記移動ヘッドに固定された固定部と当該固定部に対して上下方向に移動自在となると共に前記チップ保持部が設けられた移動部とを具備し且つ磁力により前記固定部に対して前記移動部に浮力を与えて浮遊状態で保持するものであり、前記移動部及び前記チップ保持部の自重と前記浮力との差分を下方への押圧荷重とするものであることを特徴とするフリップチップ接合方法にある。 According to an eighth aspect of the present invention, in the flip-chip bonding method according to the fifth or sixth aspect, the load holding mechanism moves in a vertical direction with respect to a fixed portion fixed to the movable head and the fixed portion. And a moving part provided with the chip holding part, and holding the moving part in a floating state by applying a buoyancy to the fixed part by a magnetic force. The moving part and the chip The flip chip bonding method is characterized in that a difference between the weight of the holding portion and the buoyancy is used as a downward pressing load.
本発明の第9の態様は、第1〜8の何れかの態様に記載のフリップチップ接合方法において、前記封止材用樹脂が、カルボキシル基を有する重合開始剤を含有する熱硬化樹脂であることを特徴とするフリップチップ接合方法にある。 According to a ninth aspect of the present invention, in the flip-chip bonding method according to any one of the first to eighth aspects, the encapsulating resin is a thermosetting resin containing a polymerization initiator having a carboxyl group. The flip-chip bonding method is characterized by the above.
本発明の第10の態様は、第1〜9の何れかの態様に記載のフリップチップ接合方法において、前記脱ボイドを減圧雰囲気下で行うことを特徴とするフリップチップ接合方法にある。 According to a tenth aspect of the present invention, in the flip chip bonding method according to any one of the first to ninth aspects, the devoiding is performed in a reduced pressure atmosphere.
本発明の第11の態様は、第1〜10の何れかの態様に記載のフリップチップ接合方法において、前記第1チップが配線基板であり、この第1チップ上に半導体チップである第2チップを複数接合した後、前記封止材の脱ボイドを行う工程と、その後、前記封止材用樹脂を硬化する工程とを実行することを特徴とするフリップチップ接合方法にある。 According to an eleventh aspect of the present invention, in the flip chip bonding method according to any one of the first to tenth aspects, the first chip is a wiring board, and the second chip is a semiconductor chip on the first chip. In the flip-chip bonding method, the step of devoiding the sealing material after bonding a plurality of the steps, and the step of curing the resin for the sealing material are performed thereafter.
本発明の第12の態様は、第1〜11の何れかの態様に記載のフリップチップ接合方法を用いて半導体装置を製造することを特徴とする半導体装置の製造方法にある。 According to a twelfth aspect of the present invention, there is provided a semiconductor device manufacturing method characterized by manufacturing a semiconductor device using the flip-chip bonding method according to any one of the first to eleventh aspects.
本発明の第13の態様は、第12の態様に記載の半導体装置の製造方法において、複数の半導体チップを併設或いは積層して一つの半導体装置であるシステムインパッケージモジュールを製造することを特徴とする半導体装置の製造方法にある。 According to a thirteenth aspect of the present invention, in the method for manufacturing a semiconductor device according to the twelfth aspect, a system-in-package module as a single semiconductor device is manufactured by arranging or stacking a plurality of semiconductor chips. A method of manufacturing a semiconductor device.
本発明の第14の態様は、第13の態様に記載の半導体装置の製造方法において、前記システムインパッケージモジュールをさらに配線基板にワイヤボンディング実装或いはフリップチップ実装し、封止してパッケージ化することを特徴とする半導体装置の製造方法にある。 According to a fourteenth aspect of the present invention, in the method for manufacturing a semiconductor device according to the thirteenth aspect, the system-in-package module is further wire-bonded or flip-chip mounted on a wiring board and sealed to be packaged. A method of manufacturing a semiconductor device.
本発明によれば、先アンダーフィル法によるFC接合において、接合不良が生じる虞が少なく、狭端子間隔に対応可能なFC接合方法、並びにそれらの狭端子間隔FC接合方法を用いた半導体装置の製造方法を提供することができる。 According to the present invention, there is little risk of occurrence of bonding failure in FC bonding by the first underfill method, and an FC bonding method capable of dealing with a narrow terminal interval, and manufacturing of a semiconductor device using these narrow terminal interval FC bonding methods A method can be provided.
以下、本発明の実施形態を説明する。なお、本発明は以下に示した実施の形態には限定されない。 Embodiments of the present invention will be described below. In addition, this invention is not limited to embodiment shown below.
(第1実施形態)
本発明の第1実施形態を図1〜図4に基づき説明する。
(First embodiment)
A first embodiment of the present invention will be described with reference to FIGS.
図1に本発明のFC接合方法により製造された半導体装置の一例の概略を示す。 FIG. 1 shows an outline of an example of a semiconductor device manufactured by the FC bonding method of the present invention.
図1に示すように、この半導体装置1は、第1の半導体チップ10の端子11と第2半導体チップ20の端子21とが半田等の接合用金属30を用いて溶融接合されており、且つ第1及び第2の半導体チップ10,20の間の空間が、熱硬化性樹脂を主成分とする封止材40により封止されたものである。
As shown in FIG. 1, in the
本発明のFC接合方法は、図1に示すような半導体装置1の製造に適用できるものであり、以下、本実施形態に係るFC接合方法を説明する。なお、本実施形態は、接合用金属による接合の際に接合用金属の加熱開始から固化終了まで、一定に保たれた荷重を付加してFC接合を行うことが可能なFCボンダーと呼ばれる接合装置を用いてFC接合を行う場合の一例である。なお、このFCボンダーは、荷重測定のフィードバックによりモータの駆動制御で荷重を一定に保つものとは異なる。
The FC bonding method of the present invention can be applied to the manufacture of the
図2(a)〜(g)に本実施形態におけるFC接合方法の流れを示す。 2A to 2G show the flow of the FC joining method in the present embodiment.
図2(a)に示すように、第1の半導体チップ10を載置し、その端子11が設けられた面上に端子11を覆うように、図2(b)に示すように、封止材40となる封止材用樹脂であるアンダーフィル材41を、滴下、スピンコートなどによる塗布、印刷、貼付、或いは載置等により設ける。
As shown in FIG. 2 (a), the
次いで、本実施形態においては、図2(c)に示す通り、アンダーフィル材41を軟化させるが、ゲル化或いは硬化温度より低い温度において、減圧(250〜260torr)状態で保持し、アンダーフィル材41を脱泡する前脱泡処理を行う。かかる前脱泡処理は、図2(b)において第1の半導体チップ10上にアンダーフィル材41を設ける際に巻込み等により発生した泡51を除去するために行われる。
Next, in the present embodiment, as shown in FIG. 2 (c), the
次に、図2(d)に示すように、アンダーフィル材41が設けられた第1の半導体チップ10上に、端子21上に接合用金属30が設けられている第2の半導体チップ20を相対向配置し、端子11、21同士を接合用金属30を介して密着状態とするように位置決め配置する。
Next, as shown in FIG. 2 (d), the
次いで、図2(e)に示すように、端子11、21同士を密着状態とし且つ両者の間に所定の荷重を付与した状態で、接合用金属30をその融点よりも数十度高い温度に加熱して溶融して端子11、21同士が接合用金属30を介して接続された状態とし、その後冷却することにより、第1の半導体チップ10の端子11と第2の半導体チップ20の端子21とを接合する。ここで、このような端子11、21同士の接合用金属30を用いた接合の工程には、FCボンダーと呼ばれる接合装置が用いられるが、このFCボンダーの詳細については後述する。
Next, as shown in FIG. 2E, the
続いて、アンダーフィル材41の脱ボイドを行う。この脱ボイドはFCボンダーに搭載したまま行ってもよいが、FCボンダーから外し、例えば、減圧加温装置で行う。すなわち、端子11、21が接合された半導体チップを取り外し、室内圧力調整が可能な加温装置内に移送し、アンダーフィル材41の粘性を下げる温度であるが、硬化開始温度より低い温度で且つ減圧(250〜260torr)下に放置してボイドを行う。これにより、FC接合時に巻き込まれた空気や後述するように接合用金属30の表面酸化膜がアンダーフィル材41の作用により除去された際に発生する水などからなるボイド52が除去される。
Subsequently, the
後脱泡が終了した状態を図2(f)に示す。このように脱ボイドが終了した後、アンダーフィル材41を硬化させて封止材40とする。この状態を図2(g)に示す。かかる硬化工程は、接合用金属30の融点より低い温度で且つアンダーフィル材41をゲル化或いは硬化させる加熱条件下で行えばよい。また、かかる硬化工程は、脱ボイドに続けて減圧加熱装置で行ってもよいが、拡散炉などにより別途行ってもよい。
FIG. 2 (f) shows the state after the post-defoaming is completed. After the void removal is completed in this manner, the
さらに、後脱泡と硬化工程とを同時に行ってもよい。すなわち、アンダーフィル材41のゲル化或いは硬化が開始される加熱温度化で脱泡を行い、脱ボイド終了後に硬化が完了するようにすればよい。
Further, the post-defoaming and the curing step may be performed simultaneously. That is, defoaming may be performed at a heating temperature at which gelation or curing of the
以上説明した本実施形態のFC接合方法では、アンダーフィル材41が所定の条件を満足している必要がある。
In the FC joining method of the present embodiment described above, the
すなわち、アンダーフィル材41は、第1に、接合用金属30及び端子11、21の表面、特に接合用金属30の表面の酸化膜を除去する機能を有する。このような機能を有するアンダーフィル材41としては、例えば、熱硬化性樹脂であるエポキシ系樹脂を主成分とし、カルボキシル基を有する重合開始剤が添加されたものを挙げることができる。
That is, first, the
このような酸化膜除去作用を有する封止材用樹脂を用いることにより、接合用金属30の表面の酸化膜による端子11及び21同士の接触不良を防止することができる。
By using the sealing material resin having such an oxide film removing action, contact failure between the
また、アンダーフィル材41は、第2に、FC接合の際の加熱条件では硬化開始条件を満たさないものを用いる。すなわち、アンダーフィル材41は、接合用金属30を介しての端子11、21同士のFC接合の際の加熱条件によっては、硬化開始しないものを用いる。ここで、アンダーフィル材41は、主成分が重合開始剤と反応することにより重合が開始してゲル化或いは硬化するものであるから、既に重合開始剤が混合された状態では、常温下においても部分的には或いは非常に小さな速度ではゲル化或いは硬化反応が開始されている。よって、本発明における硬化開始とは、所定の加熱温度で所定時間加熱したことにより、全体としてゲル化或いは硬化反応が開始することをいい、このような反応状態とする条件を硬化開始条件とする。
Secondly, as the
このようなアンダーフィル材41としては、例えば、一般的な熱硬化性樹脂のゲル化開始温度である140℃以上で且つ接合用金属30の融点を越える温度に加熱されても所定時間以上経過しないと硬化開始条件を満たすことにならないものを用いる。すなわち、一般的なFCボンダーによる加熱条件である、例えば、260℃で10秒〜30程度の加熱条件、具体的に加熱開始からの熱履歴を考えると、例えば、一般的な熱硬化性樹脂の硬化開始条件となる加熱温度である140℃から260℃まで加熱されて140℃未満に冷却されるまで、延べ200秒程度加熱されていても硬化反応を開始しないものを用いる。
As such an
よって、アンダーフィル材41としては、例えば、140℃〜200℃の何れかの温度、好ましくは、150℃〜180℃の何れかの温度が硬化開始条件を満たす所定温度であり、この所定温度以上の加熱条件を所定時間、例えば、最低30秒以上、好ましくは60秒以上、さらに好ましくは120秒以上200秒程度維持したときに硬化開始条件を満たすものを用いる。
Therefore, as the
このようなアンダーフィル材41を用いると、接合用金属30を溶融し、冷却固化するFC接合は、硬化開始条件を満たす所定温度以上の温度が最低限200秒以内、好ましくは150秒以内、さらには120秒以内、さらに好ましくは60秒以内、さらには30秒以内という加熱条件で行えばよいことになる。
When such an
なお、アンダーフィル材41は、上述したように、酸化膜除去作用を有すると共に、所定の条件を満足する硬化開始条件を有するものであれば、カルボキシル基を有する重合開始剤を含有する熱硬化性樹脂に限定されないことはいうまでもない。
In addition, as long as the
本実施形態のFC接合方法では、図2(b)〜(c)に示すように、第1の半導体チップ10の表面にアンダーフィル材41を設けた後、脱泡処理を行って、アンダーフィル材41を設けた際に巻き込まれた空気の泡51を除去するものであるが、この脱泡処理を行わず、上述した図2(e)〜(f)の脱ボイド工程で一緒に処理するようにしてもよい。
In the FC bonding method of this embodiment, as shown in FIGS. 2B to 2C, after providing the
図2(e)〜(f)の脱ボイド処理は必須であり、これにより、上述したように、接合用金属30の表面の酸化膜がアンダーフィル材41の作用により除去された際に生じる水や巻き込まれた空気からなるボイド52を除去する。これにより、封止材40による封止後における端子間の短絡や腐食を防止し、信頼性を向上することができる。
The devoid treatment of FIGS. 2E to 2F is essential, and as a result, the water generated when the oxide film on the surface of the
このような脱泡或いは脱ボイド処理は、アンダーフィル材41の硬化開始条件を満たさないが、アンダーフィル材41の粘性を低下させる加熱条件で行えばよく、上述したように、アンダーフィル材41の硬化開始条件となる所定温度に達しない加熱温度で行えばよく、また、脱泡或いは脱ボイドできるようにアンダーフィル材41の粘性が低下した状態とすればよい。具体的には、例えば80℃〜130℃、好ましくは、100℃〜130℃、さらに好ましくは、110℃〜120℃で行えばよく、アンダーフィル材41の粘度が、例えば、1.0Pa・s以下となるようにするのが好ましい。
Such defoaming or devoiding treatment does not satisfy the curing start condition of the
また、本実施形態においては、接合用金属30としては、アンダーフィル材41の硬化開始条件となる所定温度よりも高い融点を有する材料を用いる。これにより、FC接合後のアンダーフィル材41の硬化処理の際に接合用金属30の再溶融が防止され、FC接合の信頼性が保持される。
In this embodiment, as the
また、本実施形態では、接合用金属30を溶融し、冷却固化するFC接合プロセスにおいては、第1の半導体チップ10の端子11と第2の半導体チップ20の端子21との間に一定の荷重が付加されるように機能したFCボンダーを用いた。
In the present embodiment, a constant load is applied between the terminal 11 of the
このようなFCボンダーは、第1の半導体チップ10を載置する載置台と、第2の半導体チップ20を第1の半導体チップ10に相対向配置して所定位置の範囲内で上下方向移動自在に保持すると共に当該第2の半導体チップ20を第1の半導体チップ10に対して所定荷重で押圧する荷重付加ヘッドとを具備するものである。
Such an FC bonder has a mounting table on which the
さらに詳言すると、荷重付加ヘッドは、載置台に対して位置決め移動可能な移動機構の移動ヘッドに設けられた荷重付加機構と、この荷重付加機構の先端に設けられたチップ保持部とを具備し、荷重付加機構は、チップ保持部に保持されたチップが下方に支持されたチップに当接した際に所定位置の範囲内で所定荷重で押圧するように機能するものである。 More specifically, the load application head includes a load application mechanism provided on the moving head of the movement mechanism that can be positioned and moved with respect to the mounting table, and a tip holding unit provided at the tip of the load application mechanism. The load applying mechanism functions so as to press with a predetermined load within a range of a predetermined position when the chip held by the chip holding portion comes into contact with the chip supported below.
ここで、所定位置の範囲内で所定荷重で押圧するように機能するとは、アクチュエータを検出される荷重によりフィードバック制御して荷重を一定に保つものではなく、所定の弾性力により押圧する弾性部材を介してチップ保持部を支持するもの、又は第1の半導体チップ10が保持されたチップ保持部が一定の荷重のみ下方に付加されるように構成されたものをいう。前者は、具体的には、チップ保持部がバネ定数が小さなコイルバネにより支持されているものである。
Here, functioning to press with a predetermined load within a range of a predetermined position does not mean that the actuator is feedback-controlled with a detected load to keep the load constant, but an elastic member that presses with a predetermined elastic force. A chip holding part that supports the chip holding part, or a chip holding part that holds the
後者は、荷重保持機構が、移動ヘッドに固定された固定部と当該固定部に対して上下方向に移動自在となると共に前記チップ保持部が設けられた移動部とを具備し且つ磁力により固定部に対して移動部に浮力を与えて浮遊状態で保持するものであり、移動部及びチップ保持部の自重と浮力との差分を下方への押圧荷重とするものである。 In the latter, the load holding mechanism includes a fixed portion fixed to the moving head and a movable portion that is movable in the vertical direction with respect to the fixed portion and is provided with the chip holding portion, and is fixed by magnetic force. On the other hand, buoyancy is given to the moving part to hold it in a floating state, and the difference between the weight of the moving part and the chip holding part and the buoyancy is used as a downward pressing load.
ここで、後者の構成を有する具体的なFCボンダーの一例を図3を参照しながら説明する。なお、図3は、一定の押圧荷重を付加する構成について説明するためのものであり、ボンダーとしての一般的な構成については省略してある。すなわち、かかるFCボンダーは、上述したように、端子11、12同士を平面方向(X、Y方向)に精密に位置決め移動するための機構を備えており、また、FC接合する際の加熱手段も備えているが、これらについては以下の説明では省略し、特徴的な構成のみについて説明する。
Here, an example of a specific FC bonder having the latter configuration will be described with reference to FIG. In addition, FIG. 3 is for demonstrating the structure which adds a fixed press load, and is abbreviate | omitting about the general structure as a bonder. In other words, as described above, the FC bonder includes a mechanism for precisely positioning and moving the
図3に示すように、第1の半導体チップ10が載置される載置台101に、コラム102が立設され、コラム102の上部には主軸ヘッド103が設けられている。主軸ヘッド103には図示しない駆動手段が設けられており、この駆動手段には下方に向かった送りネジ軸104が回転自在に支持され、この送りネジ軸104に噛み合って昇降可能となる送りナット105が設けられている。この送りナット105には接続部材106が固定されており、接続部材106がコラム102の側面に設けられたガイド107に上下方向移動自在に噛み合うことにより、送りナット105は回転が規制された状態で昇降自在に保持されている。
As shown in FIG. 3, a
このような構成により、主軸ヘッド103に設けられた駆動手段を駆動することにより、送りネジ軸104を回転すると、送りナット105が上下方向に移動するので、送りネジ軸104および送りナット105が移動機構を構成し、送りナット105が移動ヘッドとして機能する。
With such a configuration, when the
そして、移動ヘッドである送りナット105には、荷重付加ヘッドを構成する荷重付加機構108が付設されている。荷重付加機構108は、送りナット105に固定された固定部109と、この固定部109に対して所定の浮力が与えられた移動部110とを具備し、移動部110の下端部にチップ保持部111が設けられ、チップ保持部111に第2の半導体チップ20が保持されている。
A
荷重付加機構108は、固定部109および移動部110に相反する磁力を発生させ且つその強度を制御することにより、固定部109と移動部110との磁力の相互作用により移動部110に所定の浮力を与えるものである。本実施形態では、固定部109に永久磁石を内蔵する一方、移動部110に電磁石を設け、移動部110内の電磁石への電流の大きさを調整することにより、浮力の大きさを調整することができるようにしている。なお、電磁石と永久磁石は逆に設けてもよいし、両方を電磁石としてもよいし、両方に永久磁石を設けると共に何れか一方に浮力調整用の電磁石を設けるようにしてもよく、これらの構成は限定されるものではない。
The
また、移動部110は、固定部109に対する上下方向への移動は規制されておらず、図示しないストッパにより落下しないように保持されているだけである。よって、第2の半導体チップ20と第1の半導体チップ10とを当接した状態では、第2の半導体チップ20は、移動部110およびチップ保持部111並びに第2の半導体チップ20の総自重から所定の浮力を差し引いた荷重で下方の第1の半導体チップ10を押圧しており、且つ所定の移動範囲内においては(ストッパにより規制されない限り)上下方向に移動自在である。
Further, the moving
図3のFCボンダーを用いて図2(d)及び図2(e)に示した端子11、21同士の接合を行う際には、まず載置台101に第1の半導体チップ10を載置し、チップ保持部111に第2の半導体チップ20を保持させた後、アライメント機構により、互いに接合される半導体チップ10、20の端子11、21同士が相対向するようにアライメントする。
When joining the
次に、移動機構の送りネジ軸104を駆動して送りナット105下方に移動し、チップ保持部111に保持された第2の半導体チップ20を載置台101上の第1の半導体チップ10に接近させ、第1の半導体チップ10と第2の半導体チップ20との距離を制御して二つの半導体チップの端子11、21同士を略接触状態とする。
Next, the
第1の半導体チップ10と第2の半導体チップ20とを略接触状態とする際には、加熱機構によりアンダーフィル材41を加熱してその粘性を低下させるようにしてもよい。
When bringing the
その後、移動機構とは独立して荷重を付加することが可能な荷重付加機構108を用いて浮力を所定値とし、第2の半導体チップ20が、移動部110およびチップ保持部111並びに第2の半導体チップ20の総自重から所定の浮力を差し引いた荷重で下方の第1の半導体チップ10を押圧するようにする。この際の荷重は、例えば、5〜100gfの範囲の所望の値とすればよく、この値は、FC接合工程を開始してから終了するまで変化させない。
After that, the buoyancy is set to a predetermined value by using a
この状態で、加熱機構により接合用金属30の融点よりも数十度高い温度に加熱することで、端子11、21間に設けられた接合用金属30を溶融し、その後、冷却して接合用金属30が固化し、端子11、21同士をFC接合する。
In this state, the joining
ここで、本実施形態の接合処理の概念的な説明を図4に示す。図4に示すように、状態Aは、端子11、21同士を略接触状態とした後、荷重付加機構108を用いて浮力を所定値として第2の半導体チップ20が移動部110およびチップ保持部111並びに第2の半導体チップ20の総自重から所定の浮力を差し引いた荷重で下方の第1の半導体チップ10を押圧するようにする接触させた状態であり、端子11上に端子21に設けられた接合用金属30を接触した状態である。
Here, FIG. 4 shows a conceptual description of the joining process of the present embodiment. As shown in FIG. 4, in the state A, after the
この状態から温度を上昇させ、接合用金属30が溶融すると、状態Bに示すように、端子11と端子21とは多少接近するが、端子11を押圧する荷重は全く変化しない。そして、この状態で冷却すれば、端子11、12同士の接合は完了し、状態Cとなる。
When the temperature is increased from this state and the
このように、図3に示すFCボンダーを用いると、接合プロセスにおいて、端子11、12間の荷重は全く一定となるが、荷重付加機構108として所定の弾性力により押圧する弾性部材を用いてもよい。この場合、駆動手段とは切り離したバネ定数の小さな弾性部材を用いることができるので、状態Aで所定の荷重を付加するように弾性力を調整すると、状態Aから状態Bへの変位によって多少弾性力が変化するが、その変化量は微小であり、付加荷重をほぼ一定に保つことができる。
As described above, when the FC bonder shown in FIG. 3 is used, the load between the
本実施形態では、第1の半導体チップ10として、1辺が10.5mmの大きさで、50μm角の端子11を100μmピッチで有するロジックチップを用い、第2の半導体チップ20として、50μm角の端子21を100μmピッチで有するメモリチップを用いた。また、端子11は、銅層の上にニッケル、金を設けた構造で、厚さが約12μm、端子21が銅層の上に、約25μmの厚さのニッケル層を設けた構造とし、接合用金属30を融点230℃の錫銀系の半田(Sn3Ag)とした。そして、120℃で30分の条件で前脱泡処理を行った後、付加荷重約50gの条件下で260℃×10秒の加熱で接合処理を行い、さらに、250torrの減圧条件下で、120℃×30分の加熱処理で脱ボイド処理を行い、最後に175℃×30分で硬化処理を行った。
In the present embodiment, the
この結果、チップ間隔が220μmで、第2の半導体チップ21からの封止材40の辺方向へのはみ出しは200〜350μmと十分に小さく、第1の半導体チップ10の周囲に設けられたワイヤボンディング用のパッドまで封止材がかかることはなかった。
As a result, the chip interval is 220 μm, and the protrusion of the sealing
図5は上述したように第2の半導体チップ20を設けた第1の半導体チップ10を第3の半導体チップ60に搭載した状態の一例を示す。この場合、第1の半導体チップ10の周囲に設けられたワイヤボンディング用のパッド12と第3の半導体チップ60のパッド61とをワイヤボンディング接合し、第1の半導体チップ10及び第2の半導体チップ20をモールド樹脂70でモールドしたものである。この場合、封止材40のはみ出しが小さいので、パッド12を近接して設けることができ、全体として省スペース化を図ることができる。
FIG. 5 shows an example of a state in which the
(第2実施形態)
本実施形態は、第1実施形態のFC接合において、複数の半導体チップを一つの半導体チップにFC接合して半導体装置を作製する例である。
(Second Embodiment)
The present embodiment is an example in which a semiconductor device is manufactured by FC bonding a plurality of semiconductor chips to one semiconductor chip in the FC bonding of the first embodiment.
本発明の第2実施形態における半導体装置の製造方法を図6に基づき説明する。 A method of manufacturing a semiconductor device according to the second embodiment of the present invention will be described with reference to FIG.
まず第1の半導体チップ10Aの端子11Aが設けられた面に、樹脂注入装置による注入、印刷、又はスピンコート法などによりアンダーフィル材41を塗布し、第1実施形態と同様に前脱泡する(図6(a)参照)。なお、この前脱泡は省いてもよい。
First, an
次に図6(b)に示すように、第2の半導体チップ20Aの端子21Aと第1の半導体チップの端子11Aとが第1実施形態と同様にして(図2(d)〜(e))、端子11Aと端子21Aとを接合用金属30を介して接合する。その後、脱ボイド及びアンダーフィル材の硬化完了工程は行わずに、さらに第2の半導体チップ20Bを同様に接合する。その後、図2(f)〜(g)と同様に脱ボイド及びアンダーフィル材の硬化工程を行うことにより、第1の半導体チップ10Aの端子11Aと、第2の半導体チップ20A、20Bの端子21A、21Bとを第1実施形態と同様に接合する(図6(c)、(d)参照)。
Next, as shown in FIG. 6B, the terminal 21A of the
本実施形態において用いられるアンダーフィル材41は所定の硬化開始条件を有し、硬化開始条件を満たさない条件で第2の半導体チップ20A、20BをFC接合でき、その後、脱ボイド処理を行うことができる。
The
(その他の実施形態)
上述した実施形態では、下方に載置した半導体チップにアンダーフィル材を設けたが、FCボンダーの移動側に搭載される半導体チップにアンダーフィル材を設けてもよい。
(Other embodiments)
In the above-described embodiment, the underfill material is provided on the semiconductor chip placed below. However, the underfill material may be provided on the semiconductor chip mounted on the moving side of the FC bonder.
この場合、アンダーフィル材を印刷やスピンコートにより全面に塗布することが可能となる。また、この場合にも脱泡処理を行うことができ、さらに、脱泡処理した後、ガラス基板等を表面に密着させて表面の平坦化処理を行ってもよい。さらに、アンダーフィル材は、フィルム状に成形されたものを貼付することにより設けることもできる。 In this case, the underfill material can be applied to the entire surface by printing or spin coating. Also in this case, the defoaming treatment can be performed. Further, after the defoaming treatment, the glass substrate or the like may be brought into close contact with the surface to perform the surface flattening treatment. Furthermore, an underfill material can also be provided by sticking what was shape | molded in the film form.
また、上述した実施形態に示すようにFC接合した後、さらに、配線基板や他の半導体チップに実装する場合、ワイヤボンディングを行う例を示したが(図5)、半導体チップに設けたビヤホール内の接続部を介してさらにFC接合するようにしてもよい。 In addition, after FC bonding as shown in the above-described embodiment, an example of performing wire bonding when mounting on a wiring board or another semiconductor chip has been shown (FIG. 5), but in a via hole provided in the semiconductor chip Further, FC joining may be performed through the connecting portion.
本発明のFC接合方法を用いて半導体チップと半導体チップをFC接合した半導体装置(パッケージ)を、ワイヤボンディング或いはFC接合により配線基板に実装することができる。 A semiconductor device (package) in which a semiconductor chip and a semiconductor chip are FC-bonded using the FC bonding method of the present invention can be mounted on a wiring board by wire bonding or FC bonding.
1 半導体装置
10、10A、20、20A、20B 半導体チップ
11、11A、21、21A、21B 端子
30 接合用金属
40 封止材
41 アンダーフィル材
DESCRIPTION OF
Claims (14)
前記第1チップ及び第2チップの端子が設けられた端子面の何れか又は両方に、前記接合用金属の表面の酸化膜を除去する作用を有する封止材用樹脂を設ける工程と、
次いで、前記第1チップと前記第2チップとを端子同士が相対向するように相対向配置した後、前記封止材用樹脂の硬化開始条件を満たさない加熱条件で前記接合用金属を溶融した後冷却固化させ且つ前記接合用金属が溶融してから冷却固化するまで前記端子間に一定の荷重を付与するようにして前記端子同士を接合する工程と、
次いで、前記硬化開始条件となる所定温度より低く且つ前記封止材用樹脂を軟化させる温度条件下で前記封止材用樹脂の脱ボイドを行う工程と、
その後、前記封止材用樹脂を硬化する工程とを具備することを特徴とするフリップチップ接合方法。 A first chip and a second chip made of a semiconductor chip or a wiring substrate are arranged so that terminal surfaces provided with respective terminals face each other, and the first chip and the second chip are connected via a bonding metal provided on at least one terminal. In the flip chip bonding method for bonding the terminals of the second chip,
Providing a sealing material resin having an action of removing the oxide film on the surface of the bonding metal on either or both of the terminal surfaces provided with the terminals of the first chip and the second chip;
Next, after the first chip and the second chip are arranged to face each other so that the terminals face each other, the bonding metal is melted under heating conditions that do not satisfy the curing start condition of the encapsulant resin. A step of bonding the terminals together by applying a constant load between the terminals until the cooling and solidification after the bonding metal is melted after cooling and solidifying;
Next, a step of devoiding the encapsulant resin under a temperature condition that is lower than a predetermined temperature as the curing start condition and softens the encapsulant resin;
And a step of curing the resin for sealing material.
前記第1チップ及び第2チップの何れか又は両方の端子面に封止材用樹脂を設けた後、当該封止材用樹脂を脱泡する工程を具備することを特徴とするフリップチップ接合方法。 In the flip-chip bonding method according to any one of claims 1 to 3,
A flip chip bonding method comprising a step of defoaming the sealing material resin after providing the sealing material resin on one or both of the terminal surfaces of the first chip and the second chip .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006336404A JP2008147601A (en) | 2006-12-13 | 2006-12-13 | Flip-chip bonding method and semiconductor device manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006336404A JP2008147601A (en) | 2006-12-13 | 2006-12-13 | Flip-chip bonding method and semiconductor device manufacturing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008147601A true JP2008147601A (en) | 2008-06-26 |
Family
ID=39607400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006336404A Pending JP2008147601A (en) | 2006-12-13 | 2006-12-13 | Flip-chip bonding method and semiconductor device manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2008147601A (en) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012026091A1 (en) * | 2010-08-24 | 2012-03-01 | 住友ベークライト株式会社 | Method for manufacturing electronic device |
| JP2012089571A (en) * | 2010-10-15 | 2012-05-10 | Sumitomo Bakelite Co Ltd | Resin composition and manufacturing method of electronic device |
| JPWO2011132384A1 (en) * | 2010-04-23 | 2013-07-18 | 住友ベークライト株式会社 | Electronic device manufacturing method and apparatus, and a pair of clamping members |
| JP2014503992A (en) * | 2010-11-15 | 2014-02-13 | テッセラ,インコーポレイテッド | Conductive pads defined by embedded traces |
| JP2014049592A (en) * | 2012-08-31 | 2014-03-17 | Renesas Electronics Corp | Semiconductor device manufacturing method |
| KR101432620B1 (en) | 2011-01-04 | 2014-08-21 | 산에이카가쿠 가부시키가이샤 | Active Resin Composition, Surface Mounting Method and Printed Wiring Board |
| US9368476B2 (en) | 2010-12-02 | 2016-06-14 | Tessera, Inc. | Stacked microelectronic assembly with TSVs formed in stages with plural active chips |
| US9548254B2 (en) | 2006-11-22 | 2017-01-17 | Tessera, Inc. | Packaged semiconductor chips with array |
| US9620437B2 (en) | 2010-12-02 | 2017-04-11 | Tessera, Inc. | Stacked microelectronic assembly with TSVS formed in stages and carrier above chip |
| US9640437B2 (en) | 2010-07-23 | 2017-05-02 | Tessera, Inc. | Methods of forming semiconductor elements using micro-abrasive particle stream |
| US10354942B2 (en) | 2010-09-17 | 2019-07-16 | Tessera, Inc. | Staged via formation from both sides of chip |
| CN116598214A (en) * | 2023-05-13 | 2023-08-15 | 江苏爱矽半导体科技有限公司 | A kind of packaging structure of power semiconductor device |
-
2006
- 2006-12-13 JP JP2006336404A patent/JP2008147601A/en active Pending
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9548254B2 (en) | 2006-11-22 | 2017-01-17 | Tessera, Inc. | Packaged semiconductor chips with array |
| JPWO2011132384A1 (en) * | 2010-04-23 | 2013-07-18 | 住友ベークライト株式会社 | Electronic device manufacturing method and apparatus, and a pair of clamping members |
| US9640437B2 (en) | 2010-07-23 | 2017-05-02 | Tessera, Inc. | Methods of forming semiconductor elements using micro-abrasive particle stream |
| WO2012026091A1 (en) * | 2010-08-24 | 2012-03-01 | 住友ベークライト株式会社 | Method for manufacturing electronic device |
| US10354942B2 (en) | 2010-09-17 | 2019-07-16 | Tessera, Inc. | Staged via formation from both sides of chip |
| JP2012089571A (en) * | 2010-10-15 | 2012-05-10 | Sumitomo Bakelite Co Ltd | Resin composition and manufacturing method of electronic device |
| JP2014503992A (en) * | 2010-11-15 | 2014-02-13 | テッセラ,インコーポレイテッド | Conductive pads defined by embedded traces |
| US9620437B2 (en) | 2010-12-02 | 2017-04-11 | Tessera, Inc. | Stacked microelectronic assembly with TSVS formed in stages and carrier above chip |
| US9368476B2 (en) | 2010-12-02 | 2016-06-14 | Tessera, Inc. | Stacked microelectronic assembly with TSVs formed in stages with plural active chips |
| KR101432620B1 (en) | 2011-01-04 | 2014-08-21 | 산에이카가쿠 가부시키가이샤 | Active Resin Composition, Surface Mounting Method and Printed Wiring Board |
| CN103681516A (en) * | 2012-08-31 | 2014-03-26 | 瑞萨电子株式会社 | Method for manufacturing semiconductor device |
| CN103681516B (en) * | 2012-08-31 | 2017-12-12 | 瑞萨电子株式会社 | Method for manufacturing semiconductor device |
| JP2014049592A (en) * | 2012-08-31 | 2014-03-17 | Renesas Electronics Corp | Semiconductor device manufacturing method |
| CN116598214A (en) * | 2023-05-13 | 2023-08-15 | 江苏爱矽半导体科技有限公司 | A kind of packaging structure of power semiconductor device |
| CN116598214B (en) * | 2023-05-13 | 2024-03-19 | 江苏爱矽半导体科技有限公司 | Packaging structure of power semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4659262B2 (en) | Electronic component mounting method and paste material | |
| JP3150347B2 (en) | Method and apparatus for mounting electronic components on circuit board | |
| US7026188B2 (en) | Electronic device and method for manufacturing the same | |
| KR20020036669A (en) | Flip chip assembly structure for semiconductor device and method of assembling therefor | |
| JP3326382B2 (en) | Method for manufacturing semiconductor device | |
| KR20150055605A (en) | Stud bump structure for semiconductor package assemblies | |
| JP2008147601A (en) | Flip-chip bonding method and semiconductor device manufacturing method | |
| JP2004530307A (en) | Chip lead frame | |
| JP5830847B2 (en) | Semiconductor device manufacturing method and bonding method | |
| US20020089836A1 (en) | Injection molded underfill package and method of assembly | |
| JP2003258034A (en) | Method for manufacturing multilayer wiring substrate and multilayer wiring substrate | |
| US20050001014A1 (en) | Method of mounting electronic part and flux-fill | |
| JP2003100809A (en) | Flip-chip mounting method | |
| JP2000286302A (en) | Semiconductor chip assembling method and assembling apparatus | |
| JP3558576B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
| JP2003100810A (en) | Semiconductor device and manufacturing method thereof | |
| JP2000260817A (en) | Semiconductor device and manufacturing method thereof | |
| JP3564980B2 (en) | Semiconductor chip mounting method | |
| KR100936781B1 (en) | Flip chip bonding apparatus and flip chip bonding method using the same | |
| JPH1098075A (en) | Semiconductor mounting method, semiconductor mounting device, and semiconductor mounting structure | |
| JP2011035283A (en) | Semiconductor device and method of manufacturing the same | |
| JP4200090B2 (en) | Manufacturing method of semiconductor device | |
| JPH1098077A (en) | Method for manufacturing semiconductor device | |
| JP2006332141A (en) | Manufacturing method of semiconductor device | |
| JPH11274235A (en) | Semiconductor device and manufacturing method thereof |