JP2008147670A - 積重ねられた集積回路パッケージインパッケージシステム - Google Patents
積重ねられた集積回路パッケージインパッケージシステム Download PDFInfo
- Publication number
- JP2008147670A JP2008147670A JP2007317313A JP2007317313A JP2008147670A JP 2008147670 A JP2008147670 A JP 2008147670A JP 2007317313 A JP2007317313 A JP 2007317313A JP 2007317313 A JP2007317313 A JP 2007317313A JP 2008147670 A JP2008147670 A JP 2008147670A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- package
- integrated circuit
- stacked
- top contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H10W74/117—
-
- H10W72/00—
-
- H10W74/121—
-
- H10W90/00—
-
- H10W70/60—
-
- H10W72/07521—
-
- H10W72/07553—
-
- H10W72/536—
-
- H10W72/5363—
-
- H10W72/537—
-
- H10W72/5434—
-
- H10W72/884—
-
- H10W74/00—
-
- H10W74/10—
-
- H10W90/24—
-
- H10W90/288—
-
- H10W90/732—
-
- H10W90/754—
-
- H10W90/756—
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
【解決手段】頂部接触部(204)を備えた基板(202)を形成することと、第1の端子レベル(216)を有する第1の装置(214)を基板(202)の上に取り付けることと、第2の端子(224)を有する第2の装置(220)を第1の装置(214)の上にずらされた構成で積重ねることと、第1の端子(216)を第1の端子(216)の下の頂部接触部(204)に接続することと、第2の端子(224)を第2の端子(224)の下の頂部接触部(204)に接続することとを含む、積重ねられた集積回路パッケージインパッケージシステム(800)が与えられる。
【選択図】図2
Description
本出願は、「積重ねられた集積回路パッケージインパッケージシステム(Stacked Integrated Circuit Package-in-Package System)」と題されて、キ・ヨン・ジャン(Ki Youn Jang)、ジョン−ウー・ハ(Jong-Woo Ha)、およびジョン・ウォーク・ジュ(Jong Wook Ju)によって同時に出願されている米国特許出願に関連する主題を含む。この関連出願は、スタッツチップパック社(STATS ChipPAC Ltd)に譲渡され、事件整理番号27−301として特定される。
Lee)、テクン・リー(Tae Keun Lee)、およびスーユン・パク(Soo Jung Park)によって同時に出願されている米国特許出願に関連する主題を含む。この関連出願は、スタッツチップパック社(STATS ChipPAC Ltd)に譲渡され、事件整理番号27−303として特定される。
本発明は概して集積回路パッケージに関し、より特定的には積重ねられた集積回路パッケージインパッケージシステムに関する。
エレクトロニクスは、より多くの集積回路を1つの集積回路パッケージに要求する一方で、増大した集積回路内容に対してシステムに与える物理的なスペースは、逆説的にますます少なくなっている。ある技術では主に、各集積回路により多くの機能を集積化することに注力している。他の技術では、これらの集積回路を単一のパッケージに積重ねることに注力している。これらの手法は、集積回路内により多くの機能を与える一方で、高さをより低く、スペースをより小さく、かつコストを削減するための要件に完全に対応しているわけではない。
要とする。現在のスペーサは付加的な工程および構造が必要であって製造コストを増し、製造歩留まりを減じている。これらのスペーサは高さの減少量をも制限している。さまざまな種類の電気接続のために必要なスペースによって、たとえば高さ、幅および長さといったパッケージのサイズ全体が制限されている。
本発明は積重ねられた集積回路パッケージインパッケージシステムを与え、前記システムは、頂部接続部を備えた基板を形成すること、第1の端子を有する第1の装置を基板の上に取付けること、第2の端子を有する第2の装置を第1の装置の上にずらされた構成で積重ねること、第1の端子を第1の端子の下の頂部接続部に接続すること、および第2の端子を第2の端子の下の頂部接続部に接続することを含む。
以下の実施例は、当業者がこの発明を行い、使用することを可能にするのに十分に詳細に記載される。本開示に基づいて他の実施例が明らかになること、および本発明の範囲から逸脱することなく、システム上、プロセス上、または機械的な変更が行なわれ得ることが理解される。
料もしくはフォトレジストのパターニング、露出、発生、エッチング、クリーニング、および/もしくは除去を含む。本願明細書に用いられるような用語「システム」は、用語が用いられるコンテキストに従って、この発明の方法および装置を意味し、指し示す。
ッケージシステム100において組立てなくして検査されることができ、公知の良好な装置(known good device)(KGD)を保証し、歩留まりを向上させ、コストを減じる。ずらされた構成によって、第1の端子216および第2の端子224の両方ともに接続のために真下にある頂部接触部204へのアクセスが与えられる。頂部接触部204への接続によって、ボンディングワイヤ(示されない)のために必要とされるワイヤループのために上面206に必要なスペースがなくなり、結果としてパッケージの幅がより小さくなる。
出する。張出し部422は、第2の内部相互接続426の第2の端子424への接続を妨げないように、第1の装置414からの予め定められたクリアランスを与える。第2の内部相互接続426は、第2の端子424の下の頂部接触部404にも接続する。
。積重ねられた集積回路パッケージインパッケージシステム600は、図1の積重ねられた集積回路パッケージインパッケージシステム100と同様の構造を有する。
続によって、ボンディングワイヤ(示されない)のために必要とされるワイヤループのために上面606に必要なスペースがなくなり、積重ねられた集積回路パッケージインパッケージシステム600の幅を減じる。第1の非平坦な側632および第2の非平坦な側640の相補的な表面は、積重ねられた集積回路パッケージインパッケージシステム600の高さを最小限にする。
予期せず発見された原理的な局面は、本発明が、減じられた高さおよび幅と、向上した伝熱能力と、向上したEMI性能と、向上した信頼性性能とを有する積重ねられた集積回路パッケージインパッケージシステムをもたらすことであった。積重ねられた装置の下の電気的接続を利用する、積重ねられた装置のずらされた構成により、幅が減少する。積重ねられた装置の相補的な非平坦な側により、高さが減少する。
的であり、公知の技術の採用により実現することができ、したがって効率的かつ経済的に集積回路パッケージ装置を製造することに容易に適する。
第2の装置、224 第2の端子、800 集積回路パッケージインパッケージシステム。
Claims (10)
- 積重ねられた集積回路パッケージインパッケージシステム(800)であって、
頂部接触部(204)を備えた基板(202)を形成することと、
第1の端子(216)を有する第1の装置(214)を基板(202)の上に取り付けることと、
第2の端子(224)を有する第2の装置(220)を第1の装置(214)の上にずらされた構成で積重ねることと、
第1の端子(216)を第1の端子(216)の下の頂部接触部(204)に接続することと、
第2の端子(224)を第2の端子(224)の下の頂部接触部(204)に接続することとを含む、システム。 - 非平坦な側(728)を備えた装置封止部(724)を形成することを含む第1の装置(614)を形成することをさらに含む、請求項1に記載のシステム(800)。
- 装置封止部(524)において補強材(526)を有する第1の装置(414)を形成することをさらに含む、請求項1に記載のシステム(800)。
- 第1の非平坦な側(632)を備えた第1の装置封止部(724)を備えた第1の装置(614)を形成することと、
第1の非平坦な側(632)に相補的な第2の非平坦な側(640)を有する第2の装置封止部(724)を備えた第2の装置(620)を形成することとをさらに含む、請求項1に記載のシステム(800)。 - 第1の装置(106)および第2の装置(108)を封止することをさらに含む、請求項1に記載のシステム(800)。
- 積重ねられたパッケージインパッケージ集積回路システム(100)は、
頂部接触部(204)を備えた基板(202)と、
基板(202)の上の第1の端子レベル(216)を有する第1の装置(214)と、
ずらされた構成で第1の装置(214)の上にある第2の端子(224)を有する第2の装置(220)と、
第1の端子(216)および第1の端子(216)の下の頂部接触部(204)の間の第1の内部相互接続(218)と、
第2の端子(224)および第2の端子(224)の下の頂部接触部(204)の間の第2の内部相互接続(226)とを含む、システム。 - 第1の装置(614)は非平坦な側(728)を備えた装置封止部(724)を有する、請求項6に記載のシステム(600)。
- 第1の装置(414)は装置封止部(524)における補強材(526)を有する、請求項6に記載のシステム(400)。
- 第1の装置(614)は第1の非平坦な側(632)を備えた第1の装置封止部(724)を有し、
第2の装置(620)は第1の非平坦な側(632)に相補的な第2の非平坦な側(640)を備えた第2の装置封止部(724)を有する、請求項6に記載のシステム(600)。 - 第1の装置(106)および第2の装置(108)を覆うためのパッケージ封止部(228)をさらに含む、請求項6に記載のシステム(100)。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/608,829 US7635913B2 (en) | 2006-12-09 | 2006-12-09 | Stacked integrated circuit package-in-package system |
| US11/608,829 | 2006-12-09 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2008147670A true JP2008147670A (ja) | 2008-06-26 |
| JP2008147670A5 JP2008147670A5 (ja) | 2011-01-27 |
| JP4900829B2 JP4900829B2 (ja) | 2012-03-21 |
Family
ID=39497001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007317313A Active JP4900829B2 (ja) | 2006-12-09 | 2007-12-07 | 積重ねられた集積回路パッケージインパッケージの製造方法および積重ねられた集積回路パッケージインパッケージシステム |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US7635913B2 (ja) |
| JP (1) | JP4900829B2 (ja) |
| KR (1) | KR101454884B1 (ja) |
| TW (1) | TWI345299B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8664757B2 (en) | 2010-07-12 | 2014-03-04 | Samsung Electronics Co., Ltd. | High density chip stacked package, package-on-package and method of fabricating the same |
| US8916875B2 (en) | 2011-03-29 | 2014-12-23 | Samsung Electronics Co., Ltd. | Semiconductor packages |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100618892B1 (ko) * | 2005-04-13 | 2006-09-01 | 삼성전자주식회사 | 와이어 본딩을 통해 팬 아웃 구조를 달성하는 반도체패키지 |
| US7518224B2 (en) * | 2005-05-16 | 2009-04-14 | Stats Chippac Ltd. | Offset integrated circuit package-on-package stacking system |
| US7746656B2 (en) * | 2005-05-16 | 2010-06-29 | Stats Chippac Ltd. | Offset integrated circuit package-on-package stacking system |
| SG130055A1 (en) | 2005-08-19 | 2007-03-20 | Micron Technology Inc | Microelectronic devices, stacked microelectronic devices, and methods for manufacturing microelectronic devices |
| US8432026B2 (en) * | 2006-08-04 | 2013-04-30 | Stats Chippac Ltd. | Stackable multi-chip package system |
| US7622333B2 (en) * | 2006-08-04 | 2009-11-24 | Stats Chippac Ltd. | Integrated circuit package system for package stacking and manufacturing method thereof |
| US7645638B2 (en) * | 2006-08-04 | 2010-01-12 | Stats Chippac Ltd. | Stackable multi-chip package system with support structure |
| US8642383B2 (en) * | 2006-09-28 | 2014-02-04 | Stats Chippac Ltd. | Dual-die package structure having dies externally and simultaneously connected via bump electrodes and bond wires |
| US7608921B2 (en) * | 2006-12-07 | 2009-10-27 | Stats Chippac, Inc. | Multi-layer semiconductor package |
| US7759783B2 (en) * | 2006-12-07 | 2010-07-20 | Stats Chippac Ltd. | Integrated circuit package system employing thin profile techniques |
| US8304874B2 (en) * | 2006-12-09 | 2012-11-06 | Stats Chippac Ltd. | Stackable integrated circuit package system |
| US8163600B2 (en) * | 2006-12-28 | 2012-04-24 | Stats Chippac Ltd. | Bridge stack integrated circuit package-on-package system |
| US7872340B2 (en) * | 2007-08-31 | 2011-01-18 | Stats Chippac Ltd. | Integrated circuit package system employing an offset stacked configuration |
| US7683469B2 (en) * | 2008-05-30 | 2010-03-23 | Stats Chippac Ltd. | Package-on-package system with heat spreader |
| KR20100049283A (ko) * | 2008-11-03 | 2010-05-12 | 삼성전자주식회사 | 반도체 패키지 및 그 제조 방법 |
| US8487420B1 (en) * | 2008-12-08 | 2013-07-16 | Amkor Technology, Inc. | Package in package semiconductor device with film over wire |
| US7785925B2 (en) * | 2008-12-19 | 2010-08-31 | Stats Chippac Ltd. | Integrated circuit packaging system with package stacking and method of manufacture thereof |
| US9355962B2 (en) | 2009-06-12 | 2016-05-31 | Stats Chippac Ltd. | Integrated circuit package stacking system with redistribution and method of manufacture thereof |
| US8080867B2 (en) * | 2009-10-29 | 2011-12-20 | Stats Chippac Ltd. | Integrated circuit packaging system with stacked integrated circuit and method of manufacture thereof |
| CN103474421B (zh) * | 2013-08-30 | 2016-10-12 | 晟碟信息科技(上海)有限公司 | 高产量半导体装置 |
| TWI602267B (zh) * | 2014-06-13 | 2017-10-11 | 矽品精密工業股份有限公司 | 封裝結構及其製法 |
| KR20160116923A (ko) | 2015-03-31 | 2016-10-10 | 동우 화인켐 주식회사 | 대전방지 하드코팅 조성물 및 이를 이용한 광학 시트 |
| US9871007B2 (en) * | 2015-09-25 | 2018-01-16 | Intel Corporation | Packaged integrated circuit device with cantilever structure |
| KR102649471B1 (ko) | 2016-09-05 | 2024-03-21 | 삼성전자주식회사 | 반도체 패키지 및 그의 제조 방법 |
| KR102556518B1 (ko) * | 2018-10-18 | 2023-07-18 | 에스케이하이닉스 주식회사 | 상부 칩 스택을 지지하는 서포팅 블록을 포함하는 반도체 패키지 |
| KR102767617B1 (ko) * | 2019-08-12 | 2025-02-17 | 에스케이하이닉스 주식회사 | 적층 반도체 칩을 포함하는 반도체 패키지 |
| TWI744869B (zh) * | 2020-04-20 | 2021-11-01 | 力成科技股份有限公司 | 封裝結構及其製造方法 |
| JP2022094390A (ja) * | 2020-12-15 | 2022-06-27 | Tdk株式会社 | 電子回路モジュール及びその製造方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11307675A (ja) * | 1998-04-20 | 1999-11-05 | Matsushita Electron Corp | 樹脂封止型半導体装置及びその製造方法 |
| JP2001223297A (ja) * | 1999-11-30 | 2001-08-17 | Fujitsu Ltd | 半導体装置及び半導体装置の製造方法及び半導体装置の積層方法 |
| JP2002009235A (ja) * | 2000-06-23 | 2002-01-11 | Mitsubishi Electric Corp | 半導体装置およびその製造方法、ならびに該半導体装置を基板に接続するためのコネクタ、ならびに該半導体装置を基板に接続する方法 |
| JP2002033441A (ja) * | 2000-07-14 | 2002-01-31 | Mitsubishi Electric Corp | 半導体装置 |
| JP2005302815A (ja) * | 2004-04-07 | 2005-10-27 | Toshiba Corp | 積層型半導体パッケージおよびその製造方法 |
| JP2005317862A (ja) * | 2004-04-30 | 2005-11-10 | Shinko Electric Ind Co Ltd | 半導体素子の接続構造 |
Family Cites Families (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05144982A (ja) | 1991-11-19 | 1993-06-11 | Nippon Precision Circuits Kk | 集積回路装置 |
| US5679978A (en) * | 1993-12-06 | 1997-10-21 | Fujitsu Limited | Semiconductor device having resin gate hole through substrate for resin encapsulation |
| US5998864A (en) * | 1995-05-26 | 1999-12-07 | Formfactor, Inc. | Stacking semiconductor devices, particularly memory chips |
| US6072239A (en) * | 1995-11-08 | 2000-06-06 | Fujitsu Limited | Device having resin package with projections |
| JPH11312749A (ja) * | 1998-02-25 | 1999-11-09 | Fujitsu Ltd | 半導体装置及びその製造方法及びリードフレームの製造方法 |
| US5854507A (en) * | 1998-07-21 | 1998-12-29 | Hewlett-Packard Company | Multiple chip assembly |
| CN1214464C (zh) * | 1998-10-14 | 2005-08-10 | 株式会社日立制作所 | 半导体器件及其制造方法 |
| KR100319608B1 (ko) | 1999-03-09 | 2002-01-05 | 김영환 | 적층형 반도체 패키지 및 그 제조방법 |
| US6605875B2 (en) * | 1999-12-30 | 2003-08-12 | Intel Corporation | Integrated circuit die having bond pads near adjacent sides to allow stacking of dice without regard to dice size |
| US6414396B1 (en) | 2000-01-24 | 2002-07-02 | Amkor Technology, Inc. | Package for stacked integrated circuits |
| JP3813788B2 (ja) * | 2000-04-14 | 2006-08-23 | 株式会社ルネサステクノロジ | 半導体装置及びその製造方法 |
| US6424031B1 (en) * | 2000-05-08 | 2002-07-23 | Amkor Technology, Inc. | Stackable package with heat sink |
| US20020033527A1 (en) * | 2000-09-19 | 2002-03-21 | Siliconware Precision Industries Co., Ltd. | Semiconductor device and manufacturing process thereof |
| SG97938A1 (en) * | 2000-09-21 | 2003-08-20 | Micron Technology Inc | Method to prevent die attach adhesive contamination in stacked chips |
| TW461064B (en) | 2000-12-26 | 2001-10-21 | Siliconware Precision Industries Co Ltd | Thin-type semiconductor device having heat sink structure |
| JP2002231885A (ja) | 2001-02-06 | 2002-08-16 | Mitsubishi Electric Corp | 半導体装置 |
| JP2002231882A (ja) | 2001-02-06 | 2002-08-16 | Mitsubishi Electric Corp | 半導体装置 |
| KR100369907B1 (ko) * | 2001-02-12 | 2003-01-30 | 삼성전자 주식회사 | 반도체 패키지와 그 반도체 패키지의 기판 실장 구조 및적층 구조 |
| US7196415B2 (en) * | 2002-03-22 | 2007-03-27 | Broadcom Corporation | Low voltage drop and high thermal performance ball grid array package |
| US7071547B2 (en) | 2002-09-11 | 2006-07-04 | Tessera, Inc. | Assemblies having stacked semiconductor chips and methods of making same |
| KR100480437B1 (ko) | 2002-10-24 | 2005-04-07 | 삼성전자주식회사 | 반도체 칩 패키지 적층 모듈 |
| US6686656B1 (en) | 2003-01-13 | 2004-02-03 | Kingston Technology Corporation | Integrated multi-chip chip scale package |
| US20050067694A1 (en) | 2003-09-30 | 2005-03-31 | Pon Florence R. | Spacerless die stacking |
| KR100510556B1 (ko) | 2003-11-11 | 2005-08-26 | 삼성전자주식회사 | 초박형 반도체 패키지 및 그 제조방법 |
| US7116002B2 (en) | 2004-05-10 | 2006-10-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Overhang support for a stacked semiconductor device, and method of forming thereof |
| JP4494240B2 (ja) * | 2005-02-03 | 2010-06-30 | 富士通マイクロエレクトロニクス株式会社 | 樹脂封止型半導体装置 |
| US7271496B2 (en) | 2005-02-04 | 2007-09-18 | Stats Chippac Ltd. | Integrated circuit package-in-package system |
| US7288835B2 (en) * | 2006-03-17 | 2007-10-30 | Stats Chippac Ltd. | Integrated circuit package-in-package system |
| US9202776B2 (en) | 2006-06-01 | 2015-12-01 | Stats Chippac Ltd. | Stackable multi-chip package system |
| US7645638B2 (en) | 2006-08-04 | 2010-01-12 | Stats Chippac Ltd. | Stackable multi-chip package system with support structure |
| US7622333B2 (en) | 2006-08-04 | 2009-11-24 | Stats Chippac Ltd. | Integrated circuit package system for package stacking and manufacturing method thereof |
| US7723833B2 (en) * | 2006-08-30 | 2010-05-25 | United Test And Assembly Center Ltd. | Stacked die packages |
| US7683467B2 (en) * | 2006-12-07 | 2010-03-23 | Stats Chippac Ltd. | Integrated circuit package system employing structural support |
| US7772683B2 (en) * | 2006-12-09 | 2010-08-10 | Stats Chippac Ltd. | Stacked integrated circuit package-in-package system |
| US8304874B2 (en) * | 2006-12-09 | 2012-11-06 | Stats Chippac Ltd. | Stackable integrated circuit package system |
-
2006
- 2006-12-09 US US11/608,829 patent/US7635913B2/en active Active
-
2007
- 2007-12-04 TW TW096146011A patent/TWI345299B/zh active
- 2007-12-07 JP JP2007317313A patent/JP4900829B2/ja active Active
- 2007-12-07 KR KR1020070127172A patent/KR101454884B1/ko active Active
-
2009
- 2009-11-04 US US12/612,603 patent/US8617924B2/en active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11307675A (ja) * | 1998-04-20 | 1999-11-05 | Matsushita Electron Corp | 樹脂封止型半導体装置及びその製造方法 |
| JP2001223297A (ja) * | 1999-11-30 | 2001-08-17 | Fujitsu Ltd | 半導体装置及び半導体装置の製造方法及び半導体装置の積層方法 |
| JP2002009235A (ja) * | 2000-06-23 | 2002-01-11 | Mitsubishi Electric Corp | 半導体装置およびその製造方法、ならびに該半導体装置を基板に接続するためのコネクタ、ならびに該半導体装置を基板に接続する方法 |
| JP2002033441A (ja) * | 2000-07-14 | 2002-01-31 | Mitsubishi Electric Corp | 半導体装置 |
| JP2005302815A (ja) * | 2004-04-07 | 2005-10-27 | Toshiba Corp | 積層型半導体パッケージおよびその製造方法 |
| JP2005317862A (ja) * | 2004-04-30 | 2005-11-10 | Shinko Electric Ind Co Ltd | 半導体素子の接続構造 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8664757B2 (en) | 2010-07-12 | 2014-03-04 | Samsung Electronics Co., Ltd. | High density chip stacked package, package-on-package and method of fabricating the same |
| US8916875B2 (en) | 2011-03-29 | 2014-12-23 | Samsung Electronics Co., Ltd. | Semiconductor packages |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200832671A (en) | 2008-08-01 |
| JP4900829B2 (ja) | 2012-03-21 |
| KR101454884B1 (ko) | 2014-10-27 |
| TWI345299B (en) | 2011-07-11 |
| US8617924B2 (en) | 2013-12-31 |
| US7635913B2 (en) | 2009-12-22 |
| KR20080053234A (ko) | 2008-06-12 |
| US20080136007A1 (en) | 2008-06-12 |
| US20100044849A1 (en) | 2010-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4900829B2 (ja) | 積重ねられた集積回路パッケージインパッケージの製造方法および積重ねられた集積回路パッケージインパッケージシステム | |
| JP4947656B2 (ja) | 積重ねられた集積回路パッケージインパッケージシステムおよびその製造方法 | |
| JP2008147670A5 (ja) | ||
| JP5447904B2 (ja) | マルチチップパッケージシステムおよびその製造方法 | |
| JP5067662B2 (ja) | 装着可能な集積回路パッケージインパッケージシステムおよびその製造方法 | |
| US7288835B2 (en) | Integrated circuit package-in-package system | |
| JP4943898B2 (ja) | 集積回路パッケージシステムおよびその製造方法 | |
| US7312519B2 (en) | Stacked integrated circuit package-in-package system | |
| US7420269B2 (en) | Stacked integrated circuit package-in-package system | |
| US7368319B2 (en) | Stacked integrated circuit package-in-package system | |
| US8729687B2 (en) | Stackable integrated circuit package system | |
| US7498667B2 (en) | Stacked integrated circuit package-in-package system | |
| US8823160B2 (en) | Integrated circuit package system having cavity | |
| US8710640B2 (en) | Integrated circuit packaging system with heat slug and method of manufacture thereof | |
| US8659175B2 (en) | Integrated circuit package system with offset stack | |
| US8623711B2 (en) | Integrated circuit packaging system with package-on-package and method of manufacture thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101206 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101206 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20101206 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20101224 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110408 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110419 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110809 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111013 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111206 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111222 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4900829 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150113 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |