[go: up one dir, main page]

JP2008147670A - 積重ねられた集積回路パッケージインパッケージシステム - Google Patents

積重ねられた集積回路パッケージインパッケージシステム Download PDF

Info

Publication number
JP2008147670A
JP2008147670A JP2007317313A JP2007317313A JP2008147670A JP 2008147670 A JP2008147670 A JP 2008147670A JP 2007317313 A JP2007317313 A JP 2007317313A JP 2007317313 A JP2007317313 A JP 2007317313A JP 2008147670 A JP2008147670 A JP 2008147670A
Authority
JP
Japan
Prior art keywords
terminal
package
integrated circuit
stacked
top contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007317313A
Other languages
English (en)
Other versions
JP4900829B2 (ja
JP2008147670A5 (ja
Inventor
Ohsug Kim
オースグ・キム
Jong-Woo Ha
ジョン−ウー・ハ
Jong Wook Ju
ジョン・ウォーク・ジュ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stats Chippac Pte Ltd
Original Assignee
Stats Chippac Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stats Chippac Pte Ltd filed Critical Stats Chippac Pte Ltd
Publication of JP2008147670A publication Critical patent/JP2008147670A/ja
Publication of JP2008147670A5 publication Critical patent/JP2008147670A5/ja
Application granted granted Critical
Publication of JP4900829B2 publication Critical patent/JP4900829B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H10W74/117
    • H10W72/00
    • H10W74/121
    • H10W90/00
    • H10W70/60
    • H10W72/07521
    • H10W72/07553
    • H10W72/536
    • H10W72/5363
    • H10W72/537
    • H10W72/5434
    • H10W72/884
    • H10W74/00
    • H10W74/10
    • H10W90/24
    • H10W90/288
    • H10W90/732
    • H10W90/754
    • H10W90/756

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】集積回路パッケージの低コストな製造、歩留まりの向上、およびサイズの低減をもたらす積重ねられた集積回路パッケージインパッケージシステムを与える。
【解決手段】頂部接触部(204)を備えた基板(202)を形成することと、第1の端子レベル(216)を有する第1の装置(214)を基板(202)の上に取り付けることと、第2の端子(224)を有する第2の装置(220)を第1の装置(214)の上にずらされた構成で積重ねることと、第1の端子(216)を第1の端子(216)の下の頂部接触部(204)に接続することと、第2の端子(224)を第2の端子(224)の下の頂部接触部(204)に接続することとを含む、積重ねられた集積回路パッケージインパッケージシステム(800)が与えられる。
【選択図】図2

Description

関連出願の相互参照
本出願は、「積重ねられた集積回路パッケージインパッケージシステム(Stacked Integrated Circuit Package-in-Package System)」と題されて、キ・ヨン・ジャン(Ki Youn Jang)、ジョン−ウー・ハ(Jong-Woo Ha)、およびジョン・ウォーク・ジュ(Jong Wook Ju)によって同時に出願されている米国特許出願に関連する主題を含む。この関連出願は、スタッツチップパック社(STATS ChipPAC Ltd)に譲渡され、事件整理番号27−301として特定される。
本出願は、「積重ねられた集積回路パッケージインパッケージシステム(Stacked Integrated Circuit Package-in-Package System)」と題されて、フンテク・リー(Hun Teak
Lee)、テクン・リー(Tae Keun Lee)、およびスーユン・パク(Soo Jung Park)によって同時に出願されている米国特許出願に関連する主題を含む。この関連出願は、スタッツチップパック社(STATS ChipPAC Ltd)に譲渡され、事件整理番号27−303として特定される。
技術分野
本発明は概して集積回路パッケージに関し、より特定的には積重ねられた集積回路パッケージインパッケージシステムに関する。
背景技術
エレクトロニクスは、より多くの集積回路を1つの集積回路パッケージに要求する一方で、増大した集積回路内容に対してシステムに与える物理的なスペースは、逆説的にますます少なくなっている。ある技術では主に、各集積回路により多くの機能を集積化することに注力している。他の技術では、これらの集積回路を単一のパッケージに積重ねることに注力している。これらの手法は、集積回路内により多くの機能を与える一方で、高さをより低く、スペースをより小さく、かつコストを削減するための要件に完全に対応しているわけではない。
高機能電話、携帯情報端末、位置情報サービス装置、サーバおよび記憶アレイなどの近代的なエレクトロニクス製品では、コスト低減を期待して、縮小し続ける物理的スペースにさらに多くの集積回路が詰込まれている。これらの要件を満たすために多数の技術が開発されてきた。ある研究開発戦略では新規なパッケージ技術に注力する一方で、他の研究開発戦略では既存のパッケージ技術を向上させることに注力している。既存のパッケージ技術の研究開発は無数の異なる方向性を有し得る。
コスト削減のための確かな方法の1つは、既存の生産方法および機器を用いたパッケージ技術を用いることである。逆説的になるが、既存の製造プロセスの再使用によっては結果としてパッケージ寸法の減少に至らないのが典型的である。既存のパッケージ技術は、ますます厳しくなる今日の集積回路およびパッケージの集積化に対する要求をコスト効率よく満足させるために苦労している。
多数のパッケージ手法では、複数の集積回路ダイスもしくはパッケージインパッケージ(PIP)またはそれらの組合わせを積重ねる。積重ねられた集積回路の各々への電気接続は、シリコンもしくはインターポーザなどのスペーサの分、またはボンディングワイヤのためのワイヤループなどの電気接続部に必要なスペースの分だけ、スペースの増加を必
要とする。現在のスペーサは付加的な工程および構造が必要であって製造コストを増し、製造歩留まりを減じている。これらのスペーサは高さの減少量をも制限している。さまざまな種類の電気接続のために必要なスペースによって、たとえば高さ、幅および長さといったパッケージのサイズ全体が制限されている。
このように、集積回路パッケージの低コストな製造、歩留まりの向上、およびサイズの低減をもたらす積重ねられた集積回路パッケージインパッケージシステムに対するニーズが、いまだ存在する。コストを節減して効率を向上させることがますます必要となることに鑑み、これらの問題に対する答えを見つけることがいよいよ重要である。
これらの問題の解決法が長い間求められてきたが、先行の開発ではいかなる解決策も教示または提示されず、そのために当業者はこれらの問題の解決策を長い間得られなかった。
発明の開示
本発明は積重ねられた集積回路パッケージインパッケージシステムを与え、前記システムは、頂部接続部を備えた基板を形成すること、第1の端子を有する第1の装置を基板の上に取付けること、第2の端子を有する第2の装置を第1の装置の上にずらされた構成で積重ねること、第1の端子を第1の端子の下の頂部接続部に接続すること、および第2の端子を第2の端子の下の頂部接続部に接続することを含む。
記載事項または上記から明らかな事項に加えて、またはその代わりに、本発明の一定の実施例は他の局面を有する。その局面は、添付の図面を参照して以下の詳細な説明を読むことによって当業者には明らかになるであろう。
発明の実施のための最良の形態
以下の実施例は、当業者がこの発明を行い、使用することを可能にするのに十分に詳細に記載される。本開示に基づいて他の実施例が明らかになること、および本発明の範囲から逸脱することなく、システム上、プロセス上、または機械的な変更が行なわれ得ることが理解される。
以下の記載では、この発明についての完全な理解を与えるために多数の具体的な詳細が与えられる。しかしながらこの発明がこれらの具体的な詳細なしで実施され得ることが明らかである。本発明を不明瞭にしないようにするために、いくつかの周知の回路、システム構成およびプロセス工程は詳細に開示されない。同様に、システムの実施例を示す図面は半図表的であり、縮尺どおりではなく、特に、いくつかの寸法は説明の明示のためであり、図面において極めて誇張されて示される。さらに、例示、記載および理解が明らかかつ容易になるように複数の実施例がいくつかの機構を共通に有して開示され、説明される場合、互いに類似した機構は通常は類似した参照番号で記載される。
解説の目的のために、本願明細書に用いられる用語「水平の」は、その配向にかかわらず、集積回路の面または表面と平行な面として規定される。用語「垂直の」は、その水平と規定されたものに直交する方向を指す。「上に」「上の」「下の」「底部」、「頂部」、「側」(「側壁」など)、「より高い」、「より低い」、「上部の」、「の上に」「の下に」などの用語は、水平面に対して規定される。本願明細書に用いられる用語「処理」は、説明される構造を形成する際に必要となる、材料もしくはフォトレジストの堆積、材
料もしくはフォトレジストのパターニング、露出、発生、エッチング、クリーニング、および/もしくは除去を含む。本願明細書に用いられるような用語「システム」は、用語が用いられるコンテキストに従って、この発明の方法および装置を意味し、指し示す。
ここで図1を参照すると、本発明の実施例における積重ねられた集積回路パッケージインパッケージシステム100の平面図が示される。積重ねられた集積回路パッケージインパッケージシステム100は、積層基板などの基板102を含む。はんだボールなどの外部相互接続104が基板102にある。
パッケージされた装置または集積回路ダイなどの第1の装置106は外部相互接続104の上にある。パッケージされた装置または集積回路ダイなどの第2の装置108は、第1の装置106とはずらされた構成にある。第2の装置108も外部相互接続104の上にある。
例示目的で、第1の装置106および第2の装置108はサイズが異なるように示されているが、第1の装置106および第2の装置108は異ならなくてもよいことが理解される。さらに、例示目的で、外部相互接続104はアレイ構成で示されるが、外部相互接続104が異なる構成であってもよいことが理解される。
ここで図2を参照すると、積重ねられた集積回路パッケージインパッケージシステム200の図1の線分2−−2´に沿った断面図が示される。積重ねられた集積回路パッケージインパッケージシステム200は、図1の積重ねられた集積回路パッケージのシステム100の構造を表わしてもよい。積重ねられた集積回路パッケージインパッケージシステム200は、より多くの装置を入れる一方でパッケージサイズ全体を減少させ、製造プロセスを単純化し、歩留まりを増し、コスト全般を減じる。
基板202は、上面206に頂部接触部204と、底面210に底部接触部208とを含む。外部相互接続212は底部接触部208に付いている。例示目的で、基板202は頂部接触部204および底部接触部208を有して示されるが、基板202が1つ以上のルート層または電気的ビアなどの他の構造を有してもよいことが理解される。
端子パッドなどの第1の端子216を有する第1の装置214が上面206の上にある。はんだペーストなどの第1の内部相互接続218は第1の端子216と第1の端子216よりも下の頂部接触部204とを接続する。
第2の装置220は、ずらされた構成で第1の装置214の上に積重ねられる。ずらされた構成は、第1の装置214の上に第2の装置220の張出し部222をもたらす。張出し部222は、第2の装置220の端子パッドなどの第2の端子224を露出する。張出し部222は、はんだボールまたは導電ポストなどの第2の内部相互接続226の第2の端子224への接続を妨げないように、第1の装置214からの予め定められたクリアランスを与える。第2の内部相互接続226は、第2の端子224の下の頂部接触部204にも接続する。
エポキシ成型化合物などのパッケージ封止部228は、第1の装置214、第2の装置220、第1の内部相互接続218、第2の内部相互接続226および上面206を覆う。例示目的で、パッケージ封止部228は完全に第2の装置220を覆うように記載されるが、パッケージ封止部228が第2の装置220の部分を露出してもよいことが理解される。
第1の装置214および第2の装置220は、積重ねられた集積回路パッケージインパ
ッケージシステム100において組立てなくして検査されることができ、公知の良好な装置(known good device)(KGD)を保証し、歩留まりを向上させ、コストを減じる。ずらされた構成によって、第1の端子216および第2の端子224の両方ともに接続のために真下にある頂部接触部204へのアクセスが与えられる。頂部接触部204への接続によって、ボンディングワイヤ(示されない)のために必要とされるワイヤループのために上面206に必要なスペースがなくなり、結果としてパッケージの幅がより小さくなる。
ここで図3を参照すると、本発明の実施例の装置300の断面図が示される。装置300は、図2の第1の装置214または図2の第2の装置220と同様の構造を表わすか、または有する。装置300は、ずらされた構成で第2の集積回路ダイ304の下に第1の集積回路ダイ302を有する。例示目的で、装置300は第1の集積回路ダイ302および第2の集積回路ダイ304を有して記載されるが、装置300は、受動素子またはパッケージされた装置などの他の種類の装置を有してもよいことが理解される。
ずらされた構成により、第1の集積回路ダイ302の第1の能動側308の部分が露出される。ボンディングワイヤなどの第1の相互接続310は、第1の能動側308と端子パッドなどの装置端子312との間に接続する。装置端子312は、ベース部分314およびポスト部分316を備えたL字形構成を有する。ベース部分314は、装置端子312の「L」のベースである。ポスト部分316はベース部分314に接続され、装置端子312の「L」の垂直の部分である。
第2の集積回路ダイ304は、ずらされた状態で第1の集積回路ダイ302の上にあり、第1の能動側308の部分を露出する。ボンディングワイヤなどの第2の相互接続318は、第2の集積回路ダイ304の第2の能動側320を装置端子312と接続する。
エポキシ成型化合物などの装置封止部324は、第1の集積回路ダイ302、第2の集積回路ダイ304、第1の相互接続310および第2の相互接続318を覆う。装置封止部324は部分的に装置端子312を覆い、ベース部分314およびポスト部分316が露出される。
ここで図4を参照すると、本発明の別の代替実施例における積重ねられた集積回路パッケージインパッケージシステム400の図1の線分2−−2´に沿った断面図が示される。積重ねられた集積回路パッケージインパッケージシステム400は、図1の積重ねられた集積回路パッケージインパッケージシステム100と同様の構造を有する。
積層基板などの基板402は、上面406に頂部接触部404と、底面410に底部接触部408とを含む。はんだボールなどの外部相互接続412は底部接触部408に付いている。例示目的で、基板402は頂部接触部404および底部接触部408を有して示されるが、基板402が1つ以上のルート層または電気的ビアなどの他の種類の構造を有してもよいことが理解される。
パッケージされた装置または集積回路ダイなどの第1の装置414は、上面406の上にある。第1の装置414の端子パッドなどの第1の端子416は頂部接触部404の上にある。はんだペーストなどの第1の内部相互接続418は第1の端子416と第1の端子416の下の頂部接触部404とを接続する。
第2の装置420は、ずらされた構成で第1の装置414の上に積重ねられる。ずらされた構成により、第1の装置414の上に第2の装置420の張出し部422がもたらされる。張出し部422は、第2の装置420に、端子パッドなどの第2の端子424を露
出する。張出し部422は、第2の内部相互接続426の第2の端子424への接続を妨げないように、第1の装置414からの予め定められたクリアランスを与える。第2の内部相互接続426は、第2の端子424の下の頂部接触部404にも接続する。
エポキシ成型化合物などのパッケージ封止部428は、第1の装置414、第2の装置420、第1の内部相互接続418、第2の内部相互接続426および上面406を覆う。例示目的で、パッケージ封止部428は完全に第2の装置420を覆うように記載されるが、パッケージ封止部428が第2の装置420の部分を露出してもよいことが理解される。
第1の装置414および第2の装置420は、積重ねられた集積回路パッケージインパッケージシステム400において組立てなくして検査されることができ、公知の良好な装置(known good device)(KGD)を保証し、歩留まりを向上させ、コストを減じる。ずらされた構成によって、第1の端子416および第2の端子424の両方ともに接続のために真下にある頂部接触部404へのアクセスが与えられる。頂部接触部404への接続によって、ボンディングワイヤ(示されない)のために必要とされるワイヤループのために上面406に必要なスペースがなくなり、結果としてパッケージの幅がより小さくなる。
ここで図5を参照すると、本発明の実施例の装置500の断面図が示される。装置500は、図4の第1の装置414または図4の第2の装置420と同様の構造を表わすか、または有する。装置500は、ずらされた構成で第2の集積回路ダイ504の下に第1の集積回路ダイ502を有する。例示目的で、装置500は第1の集積回路ダイ502および第2の集積回路ダイ504を有して記載されるが、装置500は、受動素子またはパッケージされた装置などの他の型の装置を有してもよいことが理解される。
ずらされた構成により、第1の集積回路ダイ502の第1の能動側508の部分が露出される。ボンディングワイヤなどの第1の相互接続510は、第1の能動側508と端子パッドなどの装置端子512との間に接続する。装置端子512は、ベース部分514およびポスト部分516を備えたL字形構成を有する。ベース部分514は、装置端子512の「L」のベースである。ポスト部分516はベース部分514に接続され、装置端子512の「L」の垂直の部分である。
第2の集積回路ダイ504は、ずらされた状態で第1の集積回路ダイ502の上にあり、第1の能動側508の部分を露出する。ボンディングワイヤなどの第2の相互接続518は、第2の集積回路ダイ504の第2の能動側520を装置端子512と接続する。
ダミーダイまたはヒートスプレッダなどの補強材526は、第2の相互接続515の接続を妨げることなく第2の能動側520の上にある。補強材526は、装置500の反りを緩和または除去する平坦な剛性を付加する。補強材526は、付加的な接地接続部位(示されない)を与える接地に任意に接続されてもよい。接地接続は、補強材526が電磁障害(EMI)シールドとして機能することも可能にする。
エポキシ成型化合物などの装置封止部524は、第1の集積回路ダイ502、第2の集積回路ダイ504、第1の相互接続510および第2の相互接続518を覆う。装置封止部524は部分的に装置端子512を覆い、ベース部分514およびポスト部分516が露出される。
ここで図6を参照すると、本発明の別の代替実施例における積重ねられた集積回路パッケージインパッケージシステム600の図1の線分2−−2´に沿った断面図が示される
。積重ねられた集積回路パッケージインパッケージシステム600は、図1の積重ねられた集積回路パッケージインパッケージシステム100と同様の構造を有する。
積層基板などの基板602は、上面606に頂部接触部604と、底面610に底部接触部608とを含む。はんだボールなどの外部相互接続612は底部接触部608に付いている。例示目的で、基板602は頂部接触部604および底部接触部608を有して示されるが、基板602が1つ以上のルート層または電気的ビアなどの他の種類の構造を有してもよいことが理解される。
パッケージされた装置または集積回路ダイなどの第1の装置614は、第1の平坦な側630と第1の平坦な側630の反対側の第1の非平坦な側632とを有する。第1の装置614は、第1の平坦な側630が上面606に面するように、上面606の上にある。はんだペーストなどの第1の内部相互接続618は、端子パッドなどの第1の装置614の第1の端子616を第1の端子616の下の頂部接触部604に接続する。
第1の非平坦な側632は第1の端子616と実質的に同じレベルの第1の端子レベル634にあり、第1の凹部レベル636は第1の端子レベル634から凹んでいる。例示目的で、第1の非平坦な側632は第1の端子レベル634および第1の凹部レベル636と階段状になるように示されるが、第1の非平坦な側632が、多数のレベルを有し、斜角がつけられ、または相互連結するレベルを有するなどの異なる構成を有してもよいことが理解される。
パッケージされた装置または集積回路ダイなどの第2の装置620は、第2の平坦な側638と第2の平坦な側638の反対側の第2の非平坦な側640を有する。第2の非平坦な側640は、第2の装置620の端子パッドなどの第2の端子624と実質的に同じレベルの第2の端子レベル642にあり、第2の凹部レベル644は第2の端子レベル642から凹んでいる。例示目的で、第2の非平坦な側640は第2の端子レベル642および第1の凹部レベル644と階段状になるように示されるが、第2の非平坦な側640が、多数のレベルを有し、斜角がつけられ、または相互連結するレベルを有するなどの異なる構成を有してもよいことが理解される。
第2の装置620は、第2の凹部レベル644が接着剤646で第1の凹部レベル636に取付けられるように、ずらされた構成で第1の装置614の上に積重ねられる。ずらされた構成により、第1の装置614の上に第2の装置620の張出し部622がもたらされる。張出し部622は、はんだボールまたは導電ポストなどの第2の内部相互接続626が第2の端子624に接続するのを妨げないように、第1の装置614からの予め定められたクリアランスを与える。第2の内部相互接続626は、第2の端子624の下の頂部接触部604にも接続する。
エポキシ成型化合物などのパッケージ封止部628は、第1の装置614、第2の装置620、第1の内部相互接続618、第2の内部相互接続626および上面606を覆う。例示目的で、パッケージ封止部628は完全に第2の装置620を覆うように記載されるが、パッケージ封止部628が第2の装置620の部分を露出してもよいことが理解される。
第1の装置614および第2の装置620は、積重ねられた集積回路パッケージインパッケージシステム600において組立てなくして検査されることができ、公知の良好な装置(known good device)(KGD)を保証し、歩留まりを向上させ、コストを減じる。ずらされた構成によって、第1の端子616および第2の端子624の両方ともに接続のために真下にある頂部接触部604へのアクセスが与えられる。頂部接触部604への接
続によって、ボンディングワイヤ(示されない)のために必要とされるワイヤループのために上面606に必要なスペースがなくなり、積重ねられた集積回路パッケージインパッケージシステム600の幅を減じる。第1の非平坦な側632および第2の非平坦な側640の相補的な表面は、積重ねられた集積回路パッケージインパッケージシステム600の高さを最小限にする。
ここで図7を参照すると、本発明の実施例の装置700の断面図が示される。装置700は、図6の第1の装置614または図6の第2の装置620と同様の構造を表わすか、または有する。装置700は、ずらされた構成で第2の集積回路ダイ704の下に第1の集積回路ダイ702を有する。例示目的で、装置700は第1の集積回路ダイ702および第2の集積回路ダイ704を有して記載されるが、装置700は、受動素子またはパッケージされた装置などの他の型の装置を有してもよいことが理解される。
ずらされた構成により、第1の集積回路ダイ702の第1の能動側708の部分が露出される。ボンディングワイヤなどの第1の相互接続710は、第1の能動側708と端子パッドなどの装置端子712との間に接続する。装置端子712は、ベース部分714およびポスト部分716を備えたL字形構成を有する。ベース部分714は、装置端子712の「L」のベースである。ポスト部分716はベース部分714に接続され、装置端子712の「L」の垂直の部分である。
第2の集積回路ダイ704は、ずらされた状態で第1の集積回路ダイ702の上にあり、第1の能動側708の部分を露出する。ボンディングワイヤなどの第2の相互接続718は、第2の集積回路ダイ704の第2の能動側720を装置端子712と接続する。
エポキシ成型化合物などの装置封止部724は、第1の集積回路ダイ702、第2の集積回路ダイ704、第1の相互接続710および第2の相互接続718を覆う。装置封止部724は部分的に装置端子712を覆い、ベース部分714およびポスト部分716が露出される。
第1の集積回路ダイ702は、装置700の平坦な側726にある。平坦な側726の反対側は非平坦な側728である。非平坦な側728における装置封止部724は端子レベル730および凹部レベル732を有する。端子レベル730は装置端子712と実質的に同じレベルである。凹部レベル732は端子レベル730から凹んでいるかまたは階段状に下降している。例示目的で、非平坦な側728は端子レベル730および凹部レベル732と階段状になるように示されるが、非平坦な側728が、多数のレベルを有し、斜角がつけられ、または相互連結するレベルを有するなどの異なる構成を有してもよいことが理解される。
端子レベル730は、第1の相互接続710および第2の相互接続718のループのために装置700の高さを与える。凹部レベル732は、ワイヤループのための付加的なスペースが必要でない場合、装置700の高さを減じる。
ここで図8を参照すると、本発明の実施例における積重ねられた集積回路パッケージインパッケージシステム100の製造のための積重ねられた集積回路パッケージインパッケージシステム800の流れ図が示される。システム800は、ブロック802において頂部接触部を備えた基板を形成することと、ブロック804において第1の端子を有する第1の装置を基板の上に取り付けることと、ブロック806において第2の端子を有する第2の装置を第1の装置の上にずらされた構成で積重ねることと、ブロック808において第1の端子を第1の端子の下の頂部接触部に接続することと、ブロック810において第2の端子を第2の端子の下の頂部接触部に接続することこととを含む。
本発明がこのように多くの局面を有することが発見された。
予期せず発見された原理的な局面は、本発明が、減じられた高さおよび幅と、向上した伝熱能力と、向上したEMI性能と、向上した信頼性性能とを有する積重ねられた集積回路パッケージインパッケージシステムをもたらすことであった。積重ねられた装置の下の電気的接続を利用する、積重ねられた装置のずらされた構成により、幅が減少する。積重ねられた装置の相補的な非平坦な側により、高さが減少する。
別の局面は、本発明が、ずらされた構成で積重ねられた装置の下の基板に装置接続を与えることである。ずらされた構成により、下部の装置の上に積重ねられた上部の装置の張出し部がもたらされ、上部の装置の端子を露出する。張出し部は、上部の装置端子から端子の下の基板の接触部に接続するために予め定められたクリアランスを与え、接続ははんだボールで形成される。下部の装置端子は、はんだペーストで下の接触部に接続する。積重ねられた装置から直下の接触部へのこれらの接続は、パッケージインパッケージの幅を減じる。
本発明のさらに別の局面は、ずらされた構成に伴って積重ねられた装置の相補的な非平坦な側をもたらし、結果としてパッケージインパッケージの高さがより低くなる。
本発明のさらに別の局面は、積重ねられた装置間に、および積重ねられたパッケージインパッケージ装置全体のための、EMIシールドを与える。
本発明のさらに別の局面は、積重ねられたパッケージインパッケージ装置全体の向上した歩留まりを与える。積重ねられたパッケージインパッケージ装置における積重ねられた装置は、積重ねられたパッケージインパッケージ装置の組立ての前に公知の良好な装置を確実にするために検査されてもよい。
本発明のさらに別の重要な局面は、それがコストを減じ、システムを単純化し、性能を増大させるという歴史的な傾向を価値あるものとして支持し、貢献することである。
したがって、本発明のこれらおよび他の価値のある局面は少なくとも次のレベルに向かって最新技術を促進する。
このように、本発明の集積回路パッケージシステムは、重要かつ以前には未知であって利用不可能であった、システムの信頼性を向上させるための解決策、性能および機能的な局面を備えることがわかった。結果として生じるプロセスおよび構成は、明快でコスト効率が良く、複雑でなく、高度に用途が広くて効果的であり、公知の技術の採用により実現することができ、したがって効率的かつ経済的に集積回路パッケージ装置を製造することに容易に適する。
本発明は具体的な最良の形態に関連して記載されているが、多くの代替例、修正および変更が前述の記載に照らして当業者には明らかになることが理解される。したがって、含まれる請求項の範囲内にあるそのようなすべての代替例、修正および変更を包含するように意図される。本願明細書に述べられ、添付の図面に示されるすべての事項は例示的であり限定的ではない意味に解釈される。
このように、本発明の集積回路パッケージシステム方法は、重要かつ以前には未知であって利用不可能であった、熱的性能を増強し、EMIを減じ、システムの信頼性を向上させるための解決策、性能および機能的な局面を備えることがわかった。結果として生じるプロセスおよび構成は、明快でコスト効率が良く、複雑でなく、高度に用途が広く、効果
的であり、公知の技術の採用により実現することができ、したがって効率的かつ経済的に集積回路パッケージ装置を製造することに容易に適する。
本発明の実施例における積重ねられた集積回路パッケージインパッケージシステムの平面図である。 本発明の実施例における、積重ねられた集積回路パッケージインパッケージシステムの図1の線分2−−2´に沿った断面図である。 本発明の実施例における装置の断面図である。 本発明の代替実施例における積重ねられた集積回路パッケージインパッケージシステムの図1の線分2−−2´に沿った断面図である。 本発明の代替実施例における装置の断面図である。 本発明の別の代替実施例における積重ねられた集積回路パッケージインパッケージシステムの図1の線分2−−2´に沿った断面図である。 本発明の別の代替実施例における装置の断面図である。 本発明の実施例における積重ねられた集積回路パッケージインパッケージシステムの製造のための積重ねられた集積回路パッケージインパッケージシステムの流れ図である。
符号の説明
202 基板、204 頂部接触部、214 第1の装置、216 第1の端子、220
第2の装置、224 第2の端子、800 集積回路パッケージインパッケージシステム。

Claims (10)

  1. 積重ねられた集積回路パッケージインパッケージシステム(800)であって、
    頂部接触部(204)を備えた基板(202)を形成することと、
    第1の端子(216)を有する第1の装置(214)を基板(202)の上に取り付けることと、
    第2の端子(224)を有する第2の装置(220)を第1の装置(214)の上にずらされた構成で積重ねることと、
    第1の端子(216)を第1の端子(216)の下の頂部接触部(204)に接続することと、
    第2の端子(224)を第2の端子(224)の下の頂部接触部(204)に接続することとを含む、システム。
  2. 非平坦な側(728)を備えた装置封止部(724)を形成することを含む第1の装置(614)を形成することをさらに含む、請求項1に記載のシステム(800)。
  3. 装置封止部(524)において補強材(526)を有する第1の装置(414)を形成することをさらに含む、請求項1に記載のシステム(800)。
  4. 第1の非平坦な側(632)を備えた第1の装置封止部(724)を備えた第1の装置(614)を形成することと、
    第1の非平坦な側(632)に相補的な第2の非平坦な側(640)を有する第2の装置封止部(724)を備えた第2の装置(620)を形成することとをさらに含む、請求項1に記載のシステム(800)。
  5. 第1の装置(106)および第2の装置(108)を封止することをさらに含む、請求項1に記載のシステム(800)。
  6. 積重ねられたパッケージインパッケージ集積回路システム(100)は、
    頂部接触部(204)を備えた基板(202)と、
    基板(202)の上の第1の端子レベル(216)を有する第1の装置(214)と、
    ずらされた構成で第1の装置(214)の上にある第2の端子(224)を有する第2の装置(220)と、
    第1の端子(216)および第1の端子(216)の下の頂部接触部(204)の間の第1の内部相互接続(218)と、
    第2の端子(224)および第2の端子(224)の下の頂部接触部(204)の間の第2の内部相互接続(226)とを含む、システム。
  7. 第1の装置(614)は非平坦な側(728)を備えた装置封止部(724)を有する、請求項6に記載のシステム(600)。
  8. 第1の装置(414)は装置封止部(524)における補強材(526)を有する、請求項6に記載のシステム(400)。
  9. 第1の装置(614)は第1の非平坦な側(632)を備えた第1の装置封止部(724)を有し、
    第2の装置(620)は第1の非平坦な側(632)に相補的な第2の非平坦な側(640)を備えた第2の装置封止部(724)を有する、請求項6に記載のシステム(600)。
  10. 第1の装置(106)および第2の装置(108)を覆うためのパッケージ封止部(228)をさらに含む、請求項6に記載のシステム(100)。
JP2007317313A 2006-12-09 2007-12-07 積重ねられた集積回路パッケージインパッケージの製造方法および積重ねられた集積回路パッケージインパッケージシステム Active JP4900829B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/608,829 US7635913B2 (en) 2006-12-09 2006-12-09 Stacked integrated circuit package-in-package system
US11/608,829 2006-12-09

Publications (3)

Publication Number Publication Date
JP2008147670A true JP2008147670A (ja) 2008-06-26
JP2008147670A5 JP2008147670A5 (ja) 2011-01-27
JP4900829B2 JP4900829B2 (ja) 2012-03-21

Family

ID=39497001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007317313A Active JP4900829B2 (ja) 2006-12-09 2007-12-07 積重ねられた集積回路パッケージインパッケージの製造方法および積重ねられた集積回路パッケージインパッケージシステム

Country Status (4)

Country Link
US (2) US7635913B2 (ja)
JP (1) JP4900829B2 (ja)
KR (1) KR101454884B1 (ja)
TW (1) TWI345299B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8664757B2 (en) 2010-07-12 2014-03-04 Samsung Electronics Co., Ltd. High density chip stacked package, package-on-package and method of fabricating the same
US8916875B2 (en) 2011-03-29 2014-12-23 Samsung Electronics Co., Ltd. Semiconductor packages

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100618892B1 (ko) * 2005-04-13 2006-09-01 삼성전자주식회사 와이어 본딩을 통해 팬 아웃 구조를 달성하는 반도체패키지
US7518224B2 (en) * 2005-05-16 2009-04-14 Stats Chippac Ltd. Offset integrated circuit package-on-package stacking system
US7746656B2 (en) * 2005-05-16 2010-06-29 Stats Chippac Ltd. Offset integrated circuit package-on-package stacking system
SG130055A1 (en) 2005-08-19 2007-03-20 Micron Technology Inc Microelectronic devices, stacked microelectronic devices, and methods for manufacturing microelectronic devices
US8432026B2 (en) * 2006-08-04 2013-04-30 Stats Chippac Ltd. Stackable multi-chip package system
US7622333B2 (en) * 2006-08-04 2009-11-24 Stats Chippac Ltd. Integrated circuit package system for package stacking and manufacturing method thereof
US7645638B2 (en) * 2006-08-04 2010-01-12 Stats Chippac Ltd. Stackable multi-chip package system with support structure
US8642383B2 (en) * 2006-09-28 2014-02-04 Stats Chippac Ltd. Dual-die package structure having dies externally and simultaneously connected via bump electrodes and bond wires
US7608921B2 (en) * 2006-12-07 2009-10-27 Stats Chippac, Inc. Multi-layer semiconductor package
US7759783B2 (en) * 2006-12-07 2010-07-20 Stats Chippac Ltd. Integrated circuit package system employing thin profile techniques
US8304874B2 (en) * 2006-12-09 2012-11-06 Stats Chippac Ltd. Stackable integrated circuit package system
US8163600B2 (en) * 2006-12-28 2012-04-24 Stats Chippac Ltd. Bridge stack integrated circuit package-on-package system
US7872340B2 (en) * 2007-08-31 2011-01-18 Stats Chippac Ltd. Integrated circuit package system employing an offset stacked configuration
US7683469B2 (en) * 2008-05-30 2010-03-23 Stats Chippac Ltd. Package-on-package system with heat spreader
KR20100049283A (ko) * 2008-11-03 2010-05-12 삼성전자주식회사 반도체 패키지 및 그 제조 방법
US8487420B1 (en) * 2008-12-08 2013-07-16 Amkor Technology, Inc. Package in package semiconductor device with film over wire
US7785925B2 (en) * 2008-12-19 2010-08-31 Stats Chippac Ltd. Integrated circuit packaging system with package stacking and method of manufacture thereof
US9355962B2 (en) 2009-06-12 2016-05-31 Stats Chippac Ltd. Integrated circuit package stacking system with redistribution and method of manufacture thereof
US8080867B2 (en) * 2009-10-29 2011-12-20 Stats Chippac Ltd. Integrated circuit packaging system with stacked integrated circuit and method of manufacture thereof
CN103474421B (zh) * 2013-08-30 2016-10-12 晟碟信息科技(上海)有限公司 高产量半导体装置
TWI602267B (zh) * 2014-06-13 2017-10-11 矽品精密工業股份有限公司 封裝結構及其製法
KR20160116923A (ko) 2015-03-31 2016-10-10 동우 화인켐 주식회사 대전방지 하드코팅 조성물 및 이를 이용한 광학 시트
US9871007B2 (en) * 2015-09-25 2018-01-16 Intel Corporation Packaged integrated circuit device with cantilever structure
KR102649471B1 (ko) 2016-09-05 2024-03-21 삼성전자주식회사 반도체 패키지 및 그의 제조 방법
KR102556518B1 (ko) * 2018-10-18 2023-07-18 에스케이하이닉스 주식회사 상부 칩 스택을 지지하는 서포팅 블록을 포함하는 반도체 패키지
KR102767617B1 (ko) * 2019-08-12 2025-02-17 에스케이하이닉스 주식회사 적층 반도체 칩을 포함하는 반도체 패키지
TWI744869B (zh) * 2020-04-20 2021-11-01 力成科技股份有限公司 封裝結構及其製造方法
JP2022094390A (ja) * 2020-12-15 2022-06-27 Tdk株式会社 電子回路モジュール及びその製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11307675A (ja) * 1998-04-20 1999-11-05 Matsushita Electron Corp 樹脂封止型半導体装置及びその製造方法
JP2001223297A (ja) * 1999-11-30 2001-08-17 Fujitsu Ltd 半導体装置及び半導体装置の製造方法及び半導体装置の積層方法
JP2002009235A (ja) * 2000-06-23 2002-01-11 Mitsubishi Electric Corp 半導体装置およびその製造方法、ならびに該半導体装置を基板に接続するためのコネクタ、ならびに該半導体装置を基板に接続する方法
JP2002033441A (ja) * 2000-07-14 2002-01-31 Mitsubishi Electric Corp 半導体装置
JP2005302815A (ja) * 2004-04-07 2005-10-27 Toshiba Corp 積層型半導体パッケージおよびその製造方法
JP2005317862A (ja) * 2004-04-30 2005-11-10 Shinko Electric Ind Co Ltd 半導体素子の接続構造

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05144982A (ja) 1991-11-19 1993-06-11 Nippon Precision Circuits Kk 集積回路装置
US5679978A (en) * 1993-12-06 1997-10-21 Fujitsu Limited Semiconductor device having resin gate hole through substrate for resin encapsulation
US5998864A (en) * 1995-05-26 1999-12-07 Formfactor, Inc. Stacking semiconductor devices, particularly memory chips
US6072239A (en) * 1995-11-08 2000-06-06 Fujitsu Limited Device having resin package with projections
JPH11312749A (ja) * 1998-02-25 1999-11-09 Fujitsu Ltd 半導体装置及びその製造方法及びリードフレームの製造方法
US5854507A (en) * 1998-07-21 1998-12-29 Hewlett-Packard Company Multiple chip assembly
CN1214464C (zh) * 1998-10-14 2005-08-10 株式会社日立制作所 半导体器件及其制造方法
KR100319608B1 (ko) 1999-03-09 2002-01-05 김영환 적층형 반도체 패키지 및 그 제조방법
US6605875B2 (en) * 1999-12-30 2003-08-12 Intel Corporation Integrated circuit die having bond pads near adjacent sides to allow stacking of dice without regard to dice size
US6414396B1 (en) 2000-01-24 2002-07-02 Amkor Technology, Inc. Package for stacked integrated circuits
JP3813788B2 (ja) * 2000-04-14 2006-08-23 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US6424031B1 (en) * 2000-05-08 2002-07-23 Amkor Technology, Inc. Stackable package with heat sink
US20020033527A1 (en) * 2000-09-19 2002-03-21 Siliconware Precision Industries Co., Ltd. Semiconductor device and manufacturing process thereof
SG97938A1 (en) * 2000-09-21 2003-08-20 Micron Technology Inc Method to prevent die attach adhesive contamination in stacked chips
TW461064B (en) 2000-12-26 2001-10-21 Siliconware Precision Industries Co Ltd Thin-type semiconductor device having heat sink structure
JP2002231885A (ja) 2001-02-06 2002-08-16 Mitsubishi Electric Corp 半導体装置
JP2002231882A (ja) 2001-02-06 2002-08-16 Mitsubishi Electric Corp 半導体装置
KR100369907B1 (ko) * 2001-02-12 2003-01-30 삼성전자 주식회사 반도체 패키지와 그 반도체 패키지의 기판 실장 구조 및적층 구조
US7196415B2 (en) * 2002-03-22 2007-03-27 Broadcom Corporation Low voltage drop and high thermal performance ball grid array package
US7071547B2 (en) 2002-09-11 2006-07-04 Tessera, Inc. Assemblies having stacked semiconductor chips and methods of making same
KR100480437B1 (ko) 2002-10-24 2005-04-07 삼성전자주식회사 반도체 칩 패키지 적층 모듈
US6686656B1 (en) 2003-01-13 2004-02-03 Kingston Technology Corporation Integrated multi-chip chip scale package
US20050067694A1 (en) 2003-09-30 2005-03-31 Pon Florence R. Spacerless die stacking
KR100510556B1 (ko) 2003-11-11 2005-08-26 삼성전자주식회사 초박형 반도체 패키지 및 그 제조방법
US7116002B2 (en) 2004-05-10 2006-10-03 Taiwan Semiconductor Manufacturing Company, Ltd. Overhang support for a stacked semiconductor device, and method of forming thereof
JP4494240B2 (ja) * 2005-02-03 2010-06-30 富士通マイクロエレクトロニクス株式会社 樹脂封止型半導体装置
US7271496B2 (en) 2005-02-04 2007-09-18 Stats Chippac Ltd. Integrated circuit package-in-package system
US7288835B2 (en) * 2006-03-17 2007-10-30 Stats Chippac Ltd. Integrated circuit package-in-package system
US9202776B2 (en) 2006-06-01 2015-12-01 Stats Chippac Ltd. Stackable multi-chip package system
US7645638B2 (en) 2006-08-04 2010-01-12 Stats Chippac Ltd. Stackable multi-chip package system with support structure
US7622333B2 (en) 2006-08-04 2009-11-24 Stats Chippac Ltd. Integrated circuit package system for package stacking and manufacturing method thereof
US7723833B2 (en) * 2006-08-30 2010-05-25 United Test And Assembly Center Ltd. Stacked die packages
US7683467B2 (en) * 2006-12-07 2010-03-23 Stats Chippac Ltd. Integrated circuit package system employing structural support
US7772683B2 (en) * 2006-12-09 2010-08-10 Stats Chippac Ltd. Stacked integrated circuit package-in-package system
US8304874B2 (en) * 2006-12-09 2012-11-06 Stats Chippac Ltd. Stackable integrated circuit package system

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11307675A (ja) * 1998-04-20 1999-11-05 Matsushita Electron Corp 樹脂封止型半導体装置及びその製造方法
JP2001223297A (ja) * 1999-11-30 2001-08-17 Fujitsu Ltd 半導体装置及び半導体装置の製造方法及び半導体装置の積層方法
JP2002009235A (ja) * 2000-06-23 2002-01-11 Mitsubishi Electric Corp 半導体装置およびその製造方法、ならびに該半導体装置を基板に接続するためのコネクタ、ならびに該半導体装置を基板に接続する方法
JP2002033441A (ja) * 2000-07-14 2002-01-31 Mitsubishi Electric Corp 半導体装置
JP2005302815A (ja) * 2004-04-07 2005-10-27 Toshiba Corp 積層型半導体パッケージおよびその製造方法
JP2005317862A (ja) * 2004-04-30 2005-11-10 Shinko Electric Ind Co Ltd 半導体素子の接続構造

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8664757B2 (en) 2010-07-12 2014-03-04 Samsung Electronics Co., Ltd. High density chip stacked package, package-on-package and method of fabricating the same
US8916875B2 (en) 2011-03-29 2014-12-23 Samsung Electronics Co., Ltd. Semiconductor packages

Also Published As

Publication number Publication date
TW200832671A (en) 2008-08-01
JP4900829B2 (ja) 2012-03-21
KR101454884B1 (ko) 2014-10-27
TWI345299B (en) 2011-07-11
US8617924B2 (en) 2013-12-31
US7635913B2 (en) 2009-12-22
KR20080053234A (ko) 2008-06-12
US20080136007A1 (en) 2008-06-12
US20100044849A1 (en) 2010-02-25

Similar Documents

Publication Publication Date Title
JP4900829B2 (ja) 積重ねられた集積回路パッケージインパッケージの製造方法および積重ねられた集積回路パッケージインパッケージシステム
JP4947656B2 (ja) 積重ねられた集積回路パッケージインパッケージシステムおよびその製造方法
JP2008147670A5 (ja)
JP5447904B2 (ja) マルチチップパッケージシステムおよびその製造方法
JP5067662B2 (ja) 装着可能な集積回路パッケージインパッケージシステムおよびその製造方法
US7288835B2 (en) Integrated circuit package-in-package system
JP4943898B2 (ja) 集積回路パッケージシステムおよびその製造方法
US7312519B2 (en) Stacked integrated circuit package-in-package system
US7420269B2 (en) Stacked integrated circuit package-in-package system
US7368319B2 (en) Stacked integrated circuit package-in-package system
US8729687B2 (en) Stackable integrated circuit package system
US7498667B2 (en) Stacked integrated circuit package-in-package system
US8823160B2 (en) Integrated circuit package system having cavity
US8710640B2 (en) Integrated circuit packaging system with heat slug and method of manufacture thereof
US8659175B2 (en) Integrated circuit package system with offset stack
US8623711B2 (en) Integrated circuit packaging system with package-on-package and method of manufacture thereof

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101206

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101206

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20101206

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20101224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111013

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111206

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111222

R150 Certificate of patent or registration of utility model

Ref document number: 4900829

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150113

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250