JP2008141059A - 半導体装置 - Google Patents

Abstract

【課題】従来の半導体装置においては、上段の半導体パッケージに含まれる配線基板中の配線の特性インピーダンスが不安定になってしまう。
【解決手段】半導体装置１は、半導体パッケージ１０、半導体パッケージ２０、および導体板３０を備えている。半導体パッケージ１０は、配線基板１２および半導体チップ１４を有している。半導体パッケージ２０は、配線基板２２および半導体チップ２４を有している。半導体パッケージ１０と半導体パッケージ２０との間には、導体板３０が設けられている。導体板３０は、実装基板４０のＧＮＤプレーン４２に電気的に接続されており、それにより固定電位が与えられる。配線基板１２の下面から配線基板２２の下面までの距離ｄ１は、配線基板１２の厚みと半導体チップ１４の厚みと導体板３０の厚みとの和よりも大きい。
【選択図】図１

Description

本発明は、半導体装置に関する。

図９は、従来の半導体装置を示す断面図である。半導体装置１００は、ＰＯＰ（Package on Package）構造を有している。すなわち、実装基板１１０上に、半導体パッケージ１２０および半導体パッケージ１３０が順に積層されている。半導体パッケージ１２０は、配線基板１２２および半導体チップ１２４を有している。同様に、半導体パッケージ１３０は、配線基板１３２および半導体チップ１３４を有している。

なお、本発明に関連する先行技術文献としては、特許文献１〜５が挙げられる。
特開２０００−１７４２０４号公報 特開２００３−１６３３１０号公報 特開２００２−２７１１０１号公報 特開平８−５１１２７号公報 特開２００５−２７７３５６号公報

このように半導体パッケージ１２０，１３０どうしを積層した場合、上段の半導体パッケージ１３０の配線基板１３２と、実装基板１１０中のグランドプレーン（図示せず）との距離が長くなる。それにより、基準電位が不安定となり、結果として当該配線基板１３２中の配線の特性インピーダンスも不安定になってしまう。

本発明による半導体装置は、第１の配線基板と当該第１の配線基板上に実装された第１の半導体チップとを有し、実装基板上に実装される第１の半導体パッケージと、第２の配線基板と当該第２の配線基板上に実装された第２の半導体チップとを有し、上記第１の半導体パッケージ上に積層された第２の半導体パッケージと、上記第１および第２の半導体パッケージ間に設けられた導体板と、を備え、上記導体板は、上記実装基板の電源プレーンまたはグランドプレーンに電気的に接続されることにより、固定電位が与えられ、上記第１の配線基板の下面から上記第２の配線基板の下面までの距離は、上記第１の配線基板の厚みと上記第１の半導体チップの厚みと上記導体板の厚みとの和よりも大きいことを特徴とする。

本発明においては、第１および第２の半導体パッケージ間に、電位が固定された導体板が設けられている。これにより、第２の半導体パッケージの配線基板（第２の配線基板）の近くにグランドプレーン（または電源プレーン）が配置されている場合と同様に、基準電位が安定する。このため、当該第２の配線基板中の配線の特性インピーダンスも安定させることができる。

本発明によれば、上段の半導体パッケージに含まれる配線基板中の配線の特性インピーダンスを安定させるのに適した、ＰＯＰ構造の半導体装置が実現される。

以下、図面を参照しつつ、本発明による半導体装置の好適な実施形態について詳細に説明する。なお、図面の説明においては、同一要素には同一符号を付し、重複する説明を省略する。
（第１実施形態）

図１は、本発明による半導体装置の第１実施形態を示す断面図である。半導体装置１は、半導体パッケージ１０（第１の半導体パッケージ）、半導体パッケージ２０（第２の半導体パッケージ）、および導体板３０を備えている。半導体パッケージ１０は、配線基板１２（第１の配線基板）および半導体チップ１４（第１の半導体チップ）を有している。配線基板１２は、略平板状をしている。半導体チップ１４は、フリップチップボンディングによって配線基板１２上に実装されている。この半導体パッケージ１０は、導体バンプ５２を介して実装基板４０上に実装されている。実装基板４０は、グランド（ＧＮＤ）プレーン４２および電源プレーン４４を含んでいる。なお、ＧＮＤプレーン４２と電源プレーン４４とは、図示されない絶縁層によって電気的に分離されている。

半導体パッケージ１０上には、半導体パッケージ２０が積層されている。半導体パッケージ２０は、配線基板２２（第２の配線基板）および半導体チップ２４（第２の半導体チップ）を有している。配線基板２２は、配線基板１２と離間している。この配線基板２２には、電源プレーンおよびＧＮＤプレーンの何れも設けられていない。半導体チップ２４は、ワイヤボンディングによって配線基板２２上に実装されている。すなわち、配線基板２２および半導体チップ２４は、ボンディングワイヤ６２を介して互いに電気的に接続されている。また、配線基板２２上には、半導体チップ２４を覆うように封止樹脂２６が形成されている。この半導体パッケージ２０は、導体バンプ５４を介して半導体パッケージ１０上に実装されている。なお、上述の半導体チップ２４および半導体チップ１４は、例えば、それぞれメモリチップおよびそのコントローラチップである。

半導体パッケージ１０と半導体パッケージ２０との間には、導体板３０が設けられている。導体板３０は、配線基板２２と離間しており、当該配線基板２２に固定されていない。この導体板３０は、導体バンプ５６を介して配線基板１２に接続されている。本実施形態においては半導体チップ１４がフェイスダウンで実装されているため、半導体チップ１４の裏面（すなわち、素子形成面の反対側の面）上に導体板３０が配置されることになるが、導体板３０は、当該裏面に固定されていてもよいし、固定されていなくてもよい。前者の場合、導体板３０は、例えば絶縁ペースト材によって半導体チップ１４の裏面に接着される。なお、導体板３０の材料は、例えば銅である。また、各導体バンプ５２，５４，５６の材料は、例えば半田である。

導体板３０は、実装基板４０のＧＮＤプレーン４２に電気的に接続されており、それにより固定電位（本実施形態ではＧＮＤ電位）が与えられる。具体的には、導体板３０は、導体バンプ５６、配線基板１２中の配線（図示せず）、導体バンプ５２、および実装基板４０中の配線（図示せず）を通じて、ＧＮＤプレーン４２に電気的に接続されている。

半導体装置１においては、図１から分かるように、配線基板１２の下面から配線基板２２の下面までの距離ｄ１が、配線基板１２の厚みと半導体チップ１４の厚みと導体板３０の厚みとの和よりも大きい。なお、配線基板の厚みが一様でない場合、その最大値を当該配線基板の厚みとして定義する。

本実施形態の効果を説明する。本実施形態においては、半導体パッケージ１０と半導体パッケージ２０との間に、電位が固定された導体板３０が設けられている。これにより、上段に位置する半導体パッケージ２０の配線基板２２の近くにＧＮＤプレーン（または電源プレーン）が配置されている場合と同様に、基準電位が安定する。このため、配線基板２２中の配線の特性インピーダンスも安定させることができる。

この効果についてより詳細に説明すると、特性インピーダンスＺ_０は、Ｚ_０≒（Ｌ／Ｃ）^１／２で表される。したがって、配線の断面でのインダクタンス（Ｌ）やキャパシタンス（Ｃ）が変われば、Ｚ_０も変化し、反射が起こる原因となる。配線とＧＮＤプレーンとの距離が長い程、ＬやＣの値が変動し易くなるため、Ｚ_０の値の不安定さが増してしまう。この点、半導体装置１においては、配線基板２２と実装基板４０中のＧＮＤプレーン４２との距離が長くても、配線基板２２の近くに配置された導体板３０がＧＮＤプレーンとしての機能を有するため、ＬやＣの変動を小さく抑えることができる。その結果、配線基板２２中の配線のＺ_０が安定するのである。

さらに、本実施形態においては、配線基板１２の下面から配線基板２２の下面までの距離ｄ１が、配線基板１２の厚みと半導体チップ１４の厚みと導体板３０の厚みとの和よりも大きい。かかる構成は、配線基板１２として平板状の配線基板を用いることで実現することができる。実際、配線基板１２は、上述のとおり略平板状をしている。このような平板状の配線基板は、容易に製造することができる。このことは、半導体装置１の製造コストの低減につながる。

ところが、上記構成は、かかるメリットを有する一方で、特性インピーダンスに関する上述の課題が顕著になるというデメリットも有していた。つまり、上記距離ｄ１が大きいということは配線基板２２から実装基板４０中のＧＮＤプレーン４２までの距離も大きいということであるため、導体板３０が設けられていなければ、配線基板２２中の配線の特性インピーダンスが非常に不安定になってしまう。それゆえ、上記構成においては、導体板３０を設けることの有用性が特に高い。

これに対して、特許文献１には、配線基板の表面に凹部が形成され、その凹部内に半導体チップが収容された構造の半導体装置が開示されている。その配線基板上には、別の配線基板が積層されている。かかる構造により、この半導体装置では、両配線基板の下面どうしの距離が、下段の配線基板の厚みと上記半導体チップの厚みとの和よりも小さくなっている。しかしながら、このように凹部が形成された配線基板は、平板状のそれに比べて、製造工程が複雑になってしまう。

また、本実施形態によれば、図２に示すように、半導体パッケージ２０を通る電流ループ（破線Ｌ１で示されたループ）が、導体板３０が設けられていない場合に半導体パッケージ２０を通る電流ループ（一点鎖線Ｌ２で示されたループ）よりも小さくなる。これにより、当該電流ループにおけるインピーダンスを小さく抑えることができる。

導体板３０は、電磁シールドの機能も有している。このため、配線基板１２が電磁ノイズを放射した場合であっても、導体板３０により除去することができる。これにより、当該電磁ノイズが半導体チップ２４の特性に影響を与えるのを防ぐことができる。さらに、導体板３０は、ヒートシンクとしても機能する。このため、配線基板１２で発生する熱を導体板３０により効率良く放散することができる。これにより、当該熱が配線基板２２または半導体チップ２４に与える影響を軽減することができる。

配線基板２２には、電源プレーンおよびＧＮＤプレーンの何れも設けられていない。このことは、半導体パッケージ２０の小型化（特にパッケージ厚の低減）を図る上で有利である。

導体板３０が配線基板２２と離間して配置されている。これにより、配線基板２２と導体板３０との距離について設計自由度が高まる。つまり、導体バンプ５６の高さを調整することで、半導体チップ１４と配線基板２２との間の所望の位置に導体板３０を配置することが可能となる。

導体板３０が半導体チップ１４および配線基板２２の何れにも固定されていない場合、上述の設計自由度が一層高まる。導体バンプ５６の高さのみで、導体板３０の位置を決めることができるからである。
（第２実施形態）

図３は、本発明による半導体装置の第２実施形態を示す断面図である。半導体装置２は、半導体パッケージ１０，２０および導体板３０に加えて、導体板３０を保持する保持基板７０を備えている。保持基板７０は、導体バンプ５８を介して配線基板１２に接続されている。そして、この保持基板７０上に、導体バンプ５４を介して半導体パッケージ２０が実装されている。これにより、半導体パッケージ１０，２０が保持基板７０を介して互いに接続された構成となっている。半導体装置２のその他の構成は、図１に示した半導体装置１と同様である。ただし、図３においては、半導体チップ２４および実装基板４０（図１参照）等の図示を省略している。

かかる構成の半導体装置２によれば、導体板３０の面積を広くとることが可能となる。保持基板７０がない場合には図１に示したように導体バンプ５４の内側に納まる広さの導体板３０を用いる必要があるが、保持基板７０を設けることで、かかる制約から免れることができるためである。これにより、半導体装置２においては、配線基板１２，２２と略同じ面積を有する導体板３０が用いられている。半導体装置２のその他の効果は、半導体装置１と同様である。
（第３実施形態）

図４は、本発明による半導体装置の第３実施形態を示す断面図である。半導体装置３においては、実装基板４０上に、３つの半導体パッケージが積層されている。つまり、半導体パッケージ１０と半導体パッケージ２０との間に、配線基板９２および半導体チップ９４を有する半導体パッケージ９０が介在している。半導体パッケージ９０は、導体バンプ５５を介して半導体パッケージ１０上に実装されている。そして、半導体パッケージ９０上に、導体バンプ５４を介して半導体パッケージ２０が実装されている。半導体パッケージ１０と半導体パッケージ２０との間には、導体板３０ａ，３０ｂが設けられている。具体的には、半導体パッケージ２０と半導体パッケージ９０との間に導体板３０ａが設けられ、半導体パッケージ９０と半導体パッケージ１０との間に導体板３０ｂが設けられている。導体板３０ａは、導体バンプ５７を介して配線基板９２に接続されている。同様に、導体板３０ｂは、導体バンプ５９を介して配線基板１２に接続されている。半導体装置３のその他の構成は、図１に示した半導体装置１と同様である。

このように３つの半導体パッケージが積層されることで、さらに高機能な半導体装置３を実現することができる。また、導体板３０ａ，３０ｂが設けられていることにより、配線基板２２中の配線および配線基板９２中の配線の双方の特性インピーダンスの安定化を図ることができる。ただし、導体板３０ａ，３０ｂの双方を設けることは必須ではなく、何れか一方のみを設けてもよい。半導体装置３のその他の効果は、半導体装置１と同様である。

本発明による半導体装置は、上記実施形態に限定されるものではなく、様々な変形が可能である。上記実施形態においては導体板３０が導体バンプを介して配線基板１２に接続された例を示したが、図５に示すように、導体板３０はボンディングワイヤ６４を介して配線基板１２に接続されていてもよい。同図において、導体板３０は、絶縁ペースト材８２によって半導体チップ１４の裏面に接着されている。この場合、導体板３０には、ボンディングワイヤ６４との接続のため、銀メッキ等のメッキ膜が形成されていることが好ましい。

上記実施形態においては導体板３０が配線基板２２と離間している例を示したが、図６に示すように、導体板３０は配線基板２２に接着されていてもよい。この場合、導体板３０は、配線基板２２中の配線、導体バンプ５４、配線基板１２中の配線、および導体バンプ５２等を通じて、実装基板中のＧＮＤプレーンに電気的に接続される。

上記実施形態においては半導体チップ１４が配線基板１２上にフリップチップ実装された例を示したが、図７および図８に示すように、半導体チップ１４は配線基板１２上にワイヤボンディングにより実装されていてもよい。これらの図においては、半導体チップ１４がボンディングワイヤ６６を介して配線基板１２に電気的に接続されている。また、半導体チップ１４を覆うように、配線基板１２上に封止樹脂８４が形成されている。図７においては、導体板３０が、封止樹脂８４上に接着されるとともに、導体バンプ５６を介して配線基板１２に接続されている。一方、図８においては、導体板３０が、ボンディングワイヤ６４を介して配線基板１２に接続されるとともに、封止樹脂８４中に埋め込まれている。さらに、半導体チップ１４と導体板３０との間には、スペーサ８６が介在している。なお、図７および図８においても、図３と同様に、半導体チップ２４および実装基板４０（図１参照）等の図示を省略している。

上記実施形態においては導体板３０がＧＮＤプレーン４２と電気的に接続される例を示したが、導体板３０は電源プレーン４４と電気的に接続されてもよい。なお、複数の電源プレーン４４が実装基板４０に設けられている場合、それらのうち何れかの電源プレーン４４に導体板３０が電気的に接続されていればよい。また、導体板３０の固定電位は、導体板３０と電気的に接続された電源プレーン４４の電源電位に等しくなくてもよい。例えば、電源プレーン４４から導体板３０へと至る経路における電圧降下により、上記固定電位が電源プレーン４４の電源電位よりも低くなっていてもよい。

上記実施形態においては実装基板４０に実装された状態の半導体装置を例示したが、本発明による半導体装置は、実装基板４０に実装される前の状態にあってもよい。

上記実施形態においては２つまたは３つの半導体パッケージが積層された例を示したが、４つ以上の半導体パッケージが積層されていてもよい。

本発明による半導体装置の第１実施形態を示す断面図である。 実施形態の効果を説明するための断面図である。 本発明による半導体装置の第２実施形態を示す断面図である。 本発明による半導体装置の第３実施形態を示す断面図である。 実施形態の変形例を示す断面図である。 実施形態の変形例を示す断面図である。 実施形態の変形例を示す断面図である。 実施形態の変形例を示す断面図である。 従来の半導体装置を示す断面図である。

符号の説明

１ 半導体装置
２ 半導体装置
３ 半導体装置
１０ 半導体パッケージ
１２ 配線基板
１４ 半導体チップ
２０ 半導体パッケージ
２２ 配線基板
２４ 半導体チップ
２６ 封止樹脂
３０ 導体板
３０ａ 導体板
３０ｂ 導体板
４０ 実装基板
４２ ＧＮＤプレーン
４４ 電源プレーン
５２ 導体バンプ
５４ 導体バンプ
５５ 導体バンプ
５６ 導体バンプ
５７ 導体バンプ
５８ 導体バンプ
５９ 導体バンプ
６２ ボンディングワイヤ
６４ ボンディングワイヤ
６６ ボンディングワイヤ
７０ 保持基板
８２ 絶縁ペースト材
８４ 封止樹脂
８６ スペーサ
９０ 半導体パッケージ
９２ 配線基板
９４ 半導体チップ
１００ 半導体装置
１１０ 実装基板
１２０ 半導体パッケージ
１２２ 配線基板
１２４ 半導体チップ
１３０ 半導体パッケージ
１３２ 配線基板
１３４ 半導体チップ

Claims (15)

1. 第１の配線基板と当該第１の配線基板上に実装された第１の半導体チップとを有し、実装基板上に実装される第１の半導体パッケージと、
   第２の配線基板と当該第２の配線基板上に実装された第２の半導体チップとを有し、前記第１の半導体パッケージ上に積層された第２の半導体パッケージと、
   前記第１および第２の半導体パッケージ間に設けられた導体板と、を備え、
   前記導体板は、前記実装基板の電源プレーンまたはグランドプレーンに電気的に接続されることにより、固定電位が与えられ、
   前記第１の配線基板の下面から前記第２の配線基板の下面までの距離は、前記第１の配線基板の厚みと前記第１の半導体チップの厚みと前記導体板の厚みとの和よりも大きいことを特徴とする半導体装置。
2. 請求項１に記載の半導体装置において、
   前記第１の配線基板は、略平板状をしている半導体装置。
3. 請求項１または２に記載の半導体装置において、
   前記第２の配線基板には、電源プレーンおよびグランドプレーンの何れも設けられていない半導体装置。
4. 請求項１乃至３いずれかに記載の半導体装置において、
   前記第１および第２の配線基板は、互いに離間している半導体装置。
5. 請求項１乃至４いずれかに記載の半導体装置において、
   前記導体板は、前記第２の配線基板と離間している半導体装置。
6. 請求項１乃至５いずれかに記載の半導体装置において、
   前記導体板は、導体バンプを介して前記第１の配線基板に接続されている半導体装置。
7. 請求項６に記載の半導体装置において、
   前記導体板は、前記第１の半導体チップおよび前記第２の配線基板の何れにも固定されていない半導体装置。
8. 請求項１乃至５いずれかに記載の半導体装置において、
   前記導体板は、ボンディングワイヤを介して前記第１の配線基板に接続されている半導体装置。
9. 請求項１乃至５いずれかに記載の半導体装置において、
   前記導体板は、前記第２の配線基板に接着されている半導体装置。
10. 請求項１乃至５いずれかに記載の半導体装置において、
    前記導体板を保持する保持基板を備え、
    前記第１および第２の半導体パッケージは、前記保持基板を介して互いに接続されている半導体装置。
11. 請求項１乃至１０いずれかに記載の半導体装置において、
    前記第１の半導体チップは、フリップチップボンディングにより前記第１の配線基板上に実装されている半導体装置。
12. 請求項１１に記載の半導体装置において、
    前記導体板は、前記第１の半導体チップの裏面に接着されている半導体装置。
13. 請求項１乃至１０いずれかに記載の半導体装置において、
    前記第１の半導体チップは、ワイヤボンディングにより前記第１の配線基板上に実装されており、封止樹脂によって覆われている半導体装置。
14. 請求項１３に記載の半導体装置において、
    前記導体板は、前記封止樹脂上に接着されている半導体装置。
15. 請求項１３に記載の半導体装置において、
    前記導体板は、前記封止樹脂中に埋め込まれている半導体装置。

Images