JP2008141040A - 電界効果トランジスタおよびその製造方法 - Google Patents

Abstract

【課題】低いオン抵抗を実現可能な構造を有する、窒化物半導体を用いたエンハンスメント（ノーマリーオフ）型電界効果トランジスタ、とその製造方法の提供。
【解決手段】ＡｌＧａＮ電子供給層１０４上に、それと同じか、より大きなＡｌ組成のＡｌＧａＮからなり、ｎ型不純物が２×１０¹⁹ｃｍ^-3以上ドーピングされ、厚さが２〜１０ｎｍ範囲のコンタクト層１０５を設け、ソース電極１０６とドレイン電極１０７の間の一部でコンタクト層１０５をエッチング除去して形成する第１のリセス１１０と、第１のリセス内の一部で電子供給層１０４を薄くして形成する第２のリセス１１２とを有し、第２のリセス内をゲート絶縁膜１１３とＴ型ゲート電極１０８で隙間なく埋め込み、Ｔ型ゲート電極１０８の傘の下の絶縁膜１０９による段差を利用して自己整合的にＴ型ゲート電極１０８に隣接してコンタクト層１０５上にオーミック補助電極１１４を形成する。
【選択図】図１

Description

本発明は、窒化物系半導体を用いた電界効果トランジスタ、およびその製造方法に関する。特に、エンハンスメント（ノーマリオフ）型電界効果トランジスタにおいて、低オン抵抗を実現できる構成を有する電界効果トランジスタ、およびその製造方法に関する。

ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＡｌＮ、ＩｎＡｌＧａＮなどの窒化物系半導体は、高い絶縁破壊強度、高い熱伝導率、高い電子飽和速度を有しているという特長を有する。この特長のため、高周波デバイス、あるいは電源デバイスの分野における高パワーデバイスの作製に利用する半導体材料として有望であり、近年、窒化物系半導体材料を用いた電界効果トランジスタの実用化開発が盛んに行われている。

これらの応用に対しては、電界効果トランジスタのゲート電極への負の直流バイアス電源を必要としないエンハンスメント（ノーマリオフ）型であることが要求されている。図６に、窒化物系半導体材料を用いたエンハンスメント（ノーマリオフ）型電界効果トランジスタとして、従来提案されている構造の一例を示す（特許文献１を参照）。図６に例示される、従来技術に係る、窒化物系半導体を用いたエンハンスメント型電界効果トランジスタの構成を簡単に説明する。図６に示す、エンハンスメント型電界効果トランジスタは、所謂、ＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）の構成を有している。

図６に示す、従来のＨＥＭＴ構造の電界効果トランジスタとして、具体的には、次の構造が例示されている（特許文献１を参照）。例えば、サファイア基板のような、高抵抗の基板１の上に、厚さ５０ｎｍのＧａＮからなるバッファ層２が形成される。バッファ層２上に、厚さ４００ｎｍのＧａＮからなる電子走行層３、厚さ１ｎｍのＡｌＮからなる中間層９、厚さ３０ｎｍのアンドープＡｌ_0.2Ｇａ_0.8Ｎからなる電子供給層４を、順次積層したヘテロ接合構造が形成されている。そして、ソース電極Ｓ、ゲート電極Ｇ、ドレイン電極Ｄが平面配置されている。

図６に示す、従来のＨＥＭＴ構造の電界効果トランジスタでは、ゲート電極Ｇの直下に相当する部分８に、リセス構造を設けている。すなわち、該リセス構造を設ける部分８以外では、電子供給層４を構成するアンドープＡｌ_0.2Ｇａ_0.8Ｎ層の厚さは、３０ｎｍであるが、部分８では、アンドープＡｌ_0.2Ｇａ_0.8Ｎ層の厚さを５ｎｍとしている。その際、該リセス構造を設ける部分８以外では、ＡｌＮからなる中間層９とＧａＮからなる電子走行層３とのヘテロ接合界面に、アンドープＡｌ_0.2Ｇａ_0.8Ｎからなる電子供給層４から供給される電子が蓄積される。このＡｌＮからなる中間層９とＧａＮからなる電子走行層３とのヘテロ接合界面に蓄積される電子は、二次元電子ガス６を構成している。一方、部分８の領域では、ゲート電極Ｇのバイアスを０Ｖとする状態でも、アンドープＡｌ_0.2Ｇａ_0.8Ｎ層の表面に設けるゲート電極Ｇに起因する空乏層がＧａＮからなる電子走行層３に達している。その結果、リセス構造を設けている部分８の領域では、少なくとも、ゲート電極Ｇの直下に位置する、ＡｌＮからなる中間層９とＧａＮからなる電子走行層３とのヘテロ接合界面に、電子の蓄積は生じない。すなわち、リセス構造を設けている部分８の領域、少なくとも、ゲート電極Ｇの直下の部分には、ゲート電極Ｇのバイアスを０Ｖとする状態では、二次元電子ガス６は形成されていない状態となる。従って、ゲート電極Ｇに印加するゲート電圧Ｖ_Gは０Ｖである状態では、ソース電極Ｓとドレイン電極Ｄとの間にドレイン電圧Ｖ_Dを印加しても、ドレイン電流Ｉ_Dが流れない、ノーマリオフ状態が達成されている。すなわち、ゲート電極Ｇに印加するゲート電圧Ｖ_Gを、閾値電圧よりも高い正電圧にバイアスすると、ドレイン電流Ｉ_Dが流れ出す、エンハンスメント（ノーマリオフ）型電界効果トランジスタが実現されている。

次に、図６に示す、従来のＨＥＭＴ構造の電界効果トランジスタを製造する工程を、図７を参照して、簡単に紹介する。まず、サファイア基板１をＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）装置内に導入し、ターボポンプでＭＯＣＶＤ装置内の真空度を１×１０^-6ｈＰａ以下になるまで真空引きする。その後、真空度を１００ｈＰａとし、基板を１１００℃に昇温する。温度が安定したところで、基板１を９００ｒｐｍで回転させる。原料となるトリメチルガリウム（ＴＭＧ）を１００ｃｍ³／ｍｉｎ、アンモニアを１２リットル／ｍｉｎの流量で、基板１の表面に導入し、ＧａＮからなるバッファ層２の成長を行う。成長時間は４ｍｉｎ（２４０ｓｅｃ）でバッファ層２の膜厚は５０ｎｍ程度である。

その後、トリメチルガリウム（ＴＭＧ）を１００ｃｍ³／ｍｉｎ、アンモニア（ＮＨ₃）を１２リットル／ｍｉｎの流量で、バッファ層２の上に導入して、ＧａＮからなる電子走行層３の成長を行う。成長時間は１０００ｓｅｃで、電子走行層３の膜厚は４００ｎｍとなる。次に、トリメチルアルミニウム（ＴＭＡ）を５０ｃｍ³／ｍｉｎ、アンモニアを１２リットル／ｍｉｎの流量で導入し、アンドープＡｌＮからなる中間層９を成長する。引き続いて、トリメチルアルミニウム（ＴＭＡ）を５０ｃｍ³／ｍｉｎ、トリメチルガリウム（ＴＭＧ）を１００ｃｍ³／ｍｉｎ、アンモニアを１２リットル／ｍｉｎの流量で導入し、Ａｌ_0.2Ｇａ_0.8Ｎからなる電子供給層４の成長を行う。成長時間は４０ｓｅｃで、電子供給層４の膜厚は２０ｎｍである。以上の工程によって、図７（ａ）に示される層構造Ａ₀が完成する。

層構造Ａ₀のエピタキシャル成長が終了した後、Ａ₀の全面にＳｉＯ₂膜１０を形成する。ゲート直下に相当する部分８に相当する部分領域に、ＳｉＯ₂膜１０の開口を設け、その部分の電子供給層４を露出させる。そして、常圧において、酸素流量５リットル／ｍｉｎの流量下、９００℃の温度で、厚さが３０ｎｍからなる電子供給層４のうち、その表面から２５ｎｍの深さまでを酸化して、酸化層１１を形成する（図７（ｂ）の層構造Ａ₁を参照）。

この酸化処理により、ゲート直下に相当する部分８の電子供給層４は、半導体層の厚さが５ｎｍとなり、ゲート直下に相当する部分８以外の電子供給層４を構成する半導体層の厚さよりも薄くなる。続いて、リン酸系、塩酸系、フッ酸系もしくは硝酸系のエッチャントを用いて、酸化層１１およびＳｉＯ₂膜１０を順次ウェットエッチングにより除去する。その結果、電子供給層４に凹部７が形成される。そして、図３（ｃ）の層構造Ａ₂に示すように、電子供給層４の表面にゲート電極Ｇによる、ショットキー接合が形成されていない時点でも、この凹部７の電子走行層３では、２次元電子ガス層６が消失している。すなわち、電子供給層４の表面にショットキー接合が形成されていない状態であっても、この凹部７の直下においては、中間層９と電子走行層３との界面における、電子走行層３の伝導帯端Ｅ_Cは、フェルミレベルＥ_fよりも、エネルギー的に高い位置となっている。

エッチング処理の終了後、ＥＢ蒸着法により、ソース電極Ｓとドレイン電極Ｄ（いずれもＡｌ／Ｔｉ／Ａｕ、厚さは１００ｎｍ／１００ｎｍ／２００ｎｍ）、凹部７内にゲート電極Ｇ（Ｐｔ／Ａｕ、厚さは１００ｎｍ／２００ｎｍ）を形成する。従って、凹部７の電子走行層３では、２次元電子ガス層６が消失している状態となっている、図６で示すような、従来技術に係る窒化物半導体を用いたエンハンスメント（ノーマリオフ）型電界効果トランジスタが得られる。
特開２００５−１８３７３３号公報

一方、図６に示す構成を有するエンハンスメント（ノーマリオフ）型電界効果トランジスタは、ゲート電極Ｇを正にバイアスして、ゲート電圧Ｖ_Gが閾値バイアスＶ_thより高く設定され（Ｖ_G＞Ｖ_th）、「オン状態」となった時点でのソース・ドレイン間の抵抗、所謂オン抵抗が高いために消費電力が大きいという問題がある。このゲート電圧Ｖ_G＞Ｖ_thである時点は、オン抵抗が高い理由は、複数の要因（原因）が関与している。

第一の要因（原因）は、次の現象が存在することである。ゲート電極Ｖ_Gが閾値バイアスＶ_thより高く設定され、「オン状態」となった時点では、ゲート電極Ｖ_Gの直下の領域では、２次元電子ガス層が生成しているが、凹部７の電子走行層３中の一部は、依然として２次元電子ガス層が消失している状態となっている。

図６に示す構成の、従来技術に係るエンハンスメント（ノーマリオフ）型電界効果トランジスタでは、ゲート電極Ｇは、２次元電子ガス６が消失している凹部７内に形成されており、凹部７の端とゲート電極Ｇとの間に隙間を設けている。ゲート電極Ｇを正にバイアスして、ゲート電極Ｖ_Gが閾値バイアスＶ_thに達すると、ゲート電極Ｇの直下の電子走行層３内には２次元電子ガス層６が発生する。一方、前記凹部７の端とゲート電極Ｇとの隙間部に関しては、電子供給層４の表面の電位は、ゲート電極Ｇの直下の電子供給層４の表面の電位と相違２次元電子ガス６が消失したままであり、結果として、この部分が高い抵抗となることにより、オン抵抗が高くなる。

例えば、図６に示す構造では、凹部７以外の２次元電子ガス６が発生している部分のシート抵抗は５００Ω／□程度となる。各電極間の距離を、一般的に製造される代表値として、例えば、ソース電極Ｓとゲート電極Ｇとの距離を２μｍ、ゲート電極Ｇとドレイン電極Ｄとの距離を４μｍと仮定する。その際、ゲート幅１ｍｍ（＝１０００μｍ）あたりの各電極間の抵抗は、ソース電極Ｓとゲート電極Ｇの間で５００×２／１０００＝１Ωｍｍ、ゲート電極Ｇとドレイン電極Ｄとの間で５００×４／１０００＝２Ωｍｍとなり、合計３Ωｍｍのオン抵抗への寄与がある。

次に、上述した凹部７とゲート電極Ｇとの隙間について考える。凹部７では、「２次元電子ガス６が消失している」と記載されているが、この「消失」とは、実際に、電子密度が０ｃｍ^-2になっている訳ではなく、「測定不能な程度」まで低下している状態である。具体的には、凹部７以外の部分に比べて、２次元電子ガス６が、少なくとも１／１０００以下に減少していることを意味している。仮に、上述した凹部７とゲート電極Ｇとの隙間部分の２次元電子ガス６が、凹部以外の部分に比べて、１／１０００になっている、すなわち、この部分のシート抵抗が１０００倍の５００ｋΩ／□程度になっているものとする。図６に示す構造においては、ゲート電極Ｇを凹部７内に形成するには、位置合わせ精度を考慮すると、少なくとも、０．２μｍの隙間をゲート電極と凹部７の端との間に設けなければならない。仮に、ゲート電極Ｇと凹部７の端との隙間を、０．２μｍと仮定すると、この隙間の抵抗は、ゲート幅１ｍｍ（＝１０００μｍ）あたり、５０００００×０．２／１０００＝１００Ωｍｍとなる。このゲート電極Ｇと凹部７の端との隙間の抵抗は、凹部７以外の部分での抵抗に比べて、２０倍ものオン抵抗への寄与がある。凹部７では、「２次元電子ガス６が消失している」場合、ゲート電極Ｇと凹部７の端との隙間が小さくても、著しくオン抵抗を増加させてしまう要因となっていることがわかる。

オン抵抗を高くする、第二の要因（理由）は、ソース電極Ｓあるいはドレイン電極Ｄと２次元電子ガス６との間のアクセス抵抗が高いことである。

図６に示す構造では、ソース電極Ｓ、ドレイン電極Ｄが形成される電子供給層４は、ｎ型ドーピングが施されていないＡｌ_0.2Ｇａ_0.8Ｎで構成されている。ｎ型ドーピングが施されていないＡｌ_0.2Ｇａ_0.8Ｎの表面に設ける、ソース電極Ｓおよびドレイン電極Ｄの作製にＡｌ／Ｔｉ／Ａｕを用いる場合について検討する。この条件においては、我々の検討では、ソース電極Ｓあるいはドレイン電極Ｄと２次元電子ガス６との間のアクセス抵抗は１Ωｍｍ程度であり、これより低い抵抗を得ることはできなかった。

また、動作時のオン抵抗の低減を図る際、コンタクト抵抗を低くする目的で、ソース電極Ｓおよびドレイン電極Ｄと電子供給層４との間に高濃度ドーピングされたコンタクト層を設ける手法がある。特許文献１には、ｎ型不純物が１×１０¹⁹ｃｍ^-3程度の高濃度にドーピングされた窒化物系半導体のｎ−ＧａＮ層を、コンタクト層に利用する構造も開示されている。しかしながら、この構造は、ソース電極Ｓあるいはドレイン電極Ｄとコンタクト層との接触抵抗を低減する効果はあるが、下記の理由によって、ソース電極Ｓあるいはドレイン電極Ｄと２次元電子ガス６との間のアクセス抵抗を効果的に低減することはできない。コンタクト層として、ｎ−ＧａＮ層を設けると、電子供給層４であるＡｌＧａＮに、結晶歪みに基づくピエゾ圧電効果でピエゾ電界が発生し、電子供給層４とコンタクト層との界面に負の分極電荷が発生したのと等価な状態となる。この負の分極電荷により、電子供給層４であるＡｌＧａＮとコンタクト層であるｎ−ＧａＮとの界面では、伝導帯下端のエネルギーポテンシャルが引き上げられ、電子に対する高いポテンシャル障壁を形成する。従って、ソース電極Ｓあるいはドレイン電極Ｄと２次元電子ガス６との間で、この高いポテンシャル障壁を電子は通過しにくい、すなわち、抵抗を上昇させる要因となっている。この抵抗上昇は、ｎ−ＧａＮからなるコンタクト層を用いてソース電極Ｓあるいはドレイン電極Ｄとの接触抵抗を低減した効果を相殺してしまう。実際に、ソース電極Ｓおよびドレイン電極Ｄと、Ａｌ_0.2Ｇａ_0.8Ｎｎ型ドーピングが施されていない電子供給層４との間に、ｎ−ＧａＮからなるコンタクト層を挿入する構造について検討する。我々の検討では、前記の構成において、ソース電極Ｓあるいはドレイン電極Ｄと２次元電子ガス６との間のアクセス抵抗は、１．５Ωｍｍとなり、上記コンタクト層を設けていない場合のアクセス抵抗より、かえって抵抗が増加している。

本発明は前記の課題を解決するものである。本発明の目的は、窒化物半導体を用いた電界効果トランジスタに関して、エンハンスメント（ノーマリオフ）型の構成とする際、低オン抵抗であり、消費電力を小さくできる構造を有する電界効果トランジスタ、及びその製造方法を提供することにある。

図６に示す構成の従来のエンハンスメント（ノーマリオフ）型電界効果トランジスタにおいて、「オン抵抗」が上昇させる主要な要因は、下記の四点に集約されることを見出した。
・リセス中、このリセス内に形成されるゲート電極の両側に残余する領域のサイズ（長さ）を、それぞれ、０．２μｍ以下に抑えることが困難であること；
・かかるゲート電極の両側に残余する領域では、電子供給層の膜厚が薄くなっており、その直下は、「２次元電子ガスが消失している」状態となっていること；
・ｎ型ドープされていないＡｌＧａＮからなる電子供給層上に、ソース電極およびドレイン電極を形成すると、その接触抵抗は高くなっていること；
・ｎ型ドープされていないＡｌＧａＮからなる電子供給層上にｎ−ＧａＮコンタクト層を設ける構成では、ｎ−ＧａＮコンタクト層上に形成するソース電極およびドレイン電極の接触抵抗は低減されるが、ｎ−ＧａＮコンタクト層とｎ型ドープされていないＡｌＧａＮ層との界面にポテンシャル障壁が存在する結果、ソース電極およびドレイン電極と二次元電子ガス層との間のアクセス抵抗は、全体として低減されていないこと。

この四つの課題を解決する手段として、下記の構造を選択することが有効であることを見出し、本発明を完成するに至った。

すなわち、本発明にかかる電界効果トランジスタにおいては、例えば、
ＧａＮまたはＩｎＧａＮからなる電子走行層とＡｌＧａＮからなる電子供給層とＡｌＧａＮからなるコンタクト層がこの順に積層された構造を備え、
該コンタクト層上にソース電極とドレイン電極が形成されており、
該ソース電極と該ドレイン電極との間の一部で該コンタクト層がエッチング除去された第１のリセスと、
該第１リセスの中の一部で該電子供給層を薄くした第２のリセスと、
該第２リセス内に隙間なく埋め込まれたＴ型ゲート電極を備えており、
該コンタクト層は、これを構成するＡｌＧａＮのＡｌ組成が該電子供給層を構成するＡｌＧａＮのＡｌ組成と同じかそれよりも大きく、かつｎ型不純物が２×１０¹⁹ｃｍ^-3以上ドーピングされており、かつその厚さが２〜１０ｎｍの範囲で構成される。

また、上記の構成を具える、本発明にかかる電界効果トランジスタにおいて、
該第２リセスと該Ｔ型ゲート電極との間にゲート絶縁膜を形成したＭＩＳゲート構造とすることが好ましい。

さらには、上記のＭＩＳゲート構造を採用する構成を具える、本発明にかかる電界効果トランジスタにおいて、
該ソース電極あるいは該ドレイン電極と接続されており、かつ該Ｔ型ゲート電極の傘の下の絶縁膜による段差を利用して自己整合的に該Ｔ型ゲート電極に隣接して該コンタクト層上に形成されるオーミック補助電極を備えた構造とすることがさらに好ましい。

一方、本発明にかかる電界効果トランジスタを製造する方法は、
少なくとも該電子走行層と該電子供給層と該コンタクト層とをエピタキシャル成長する工程と、
該コンタクト層上に該ソース電極と該ドレイン電極をする工程と、
第１の絶縁膜を形成した後、該ソース電極と該ドレイン電極の間の一部で該第１絶縁膜をエッチング除去する工程と、
該第１の絶縁膜をマスクとして、該コンタクト層をエッチング除去して、該第１のリセスを形成する工程と、
第２の絶縁膜を形成した後、異方性エッチングにより該第１リセス内に該第２絶縁膜よりなる側壁を形成する工程と、
該側壁をマスクとして該電子供給層をエッチングして、第２のリセスを形成する工程と、該第２リセス内全体および該側壁上全体および該第１の絶縁膜の一部にわたって該Ｔ型ゲート電極を形成する工程を有する。

また、上記の構成を具える、本発明にかかる電界効果トランジスタを製造する方法において、
該第２リセスを形成する工程の後、該ゲート絶縁膜を形成し、その後、該Ｔ型ゲート電極を形成する工程を行うことによって、前記ＭＩＳゲート構造を具える構造を実現することができる。

また、上記のＭＩＳゲート構造を具える、本発明にかかる電界効果トランジスタを製造する方法において、
該Ｔ型ゲート電極を形成する工程の後、該Ｔ型ゲート電極の傘をマスクとして、該第１の絶縁膜を異方性エッチングにより除去する工程と、
オーミック補助電極を形成する工程と
を行うことによって、前記オーミック補助電極を備えた構造を実現することができる。

本発明にかかる窒化物半導体を用いた電界効果トランジスタは、下記の効果を有する。

電子供給層上にコンタクト層を設け、該コンタクト層上にソース電極とドレイン電極を設けている。ソース電極とドレイン電極の間の一部で、コンタクト層をエッチング除去して形成する第１のリセスと、第１のリセス内の一部で電子供給層を薄くすることで形成する第２のリセスとを有している。そして、Ｔ型ゲート電極を第２のリセス内に隙間なく埋め込むことにより、エンハンスメント（ノーマリオフ）型であっても、低いオン抵抗を実現する電界効果トランジスタとなるという第一の効果を有する。

このコンタクト層は、該電子供給層を構成するＡｌＧａＮのＡｌ組成と比較し、それと同じかそれよりも大きなＡｌ組成のＡｌＧａＮで構成し、かつｎ型不純物が２×１０¹⁹ｃｍ^-3以上ドーピングされており、かつその厚さを２〜１０ｎｍの範囲とする。この高濃度ドーピングのｎ−ＡｌＧａＮコンタクト層を利用することで、エンハンスメント（ノーマリオフ）型であっても、低いオン抵抗を実現する電界効果トランジスタとなるという第二の効果を有する。

また、第２のリセスとＴ型ゲート電極との間にゲート絶縁膜を形成したＭＩＳゲート構造とすることで、トランジスタをオン状態にしたとき、Ｔ型ゲート電極直下の２次元電子ガス濃度を高める結果、エンハンスメント（ノーマリオフ）型であっても、低いオン抵抗を実現する電界効果トランジスタとなるという第三の効果を有する。

さらに、Ｔ型ゲート電極の傘の下の絶縁膜による段差を利用して、自己整合的に、Ｔ型ゲート電極に隣接しているコンタクト層上に、オーミック補助電極を形成し、該コンタクト層上のオーミック補助電極を、それぞれソース電極あるいはドレイン電極と接続する構造とすることにより、エンハンスメント（ノーマリオフ）型であっても、低いオン抵抗を実現する電界効果トランジスタとなるという第四の効果を有する。

本発明にかかる窒化物半導体を用いた電界効果トランジスタにおける、好ましい形態は、その構成によって、下記する４種の形態に分類することができる。

まず、本発明にかかる窒化物半導体を用いた電界効果トランジスタにおける第一の形態は、下記の構成を有する。

すなわち、窒化物半導体を用いた電界効果トランジスタであって、
前記窒化物半導体の層状構造は、
ＧａＮまたはＩｎＧａＮからなる電子走行層と、
ＡｌＧａＮからなる電子供給層と、
ＡｌＧａＮからなるコンタクト層がこの順に積層された構造を含み；
該電界効果トランジスタは、
前記コンタクト層上に形成されたソース電極とドレイン電極と、
該ソース電極と該ドレイン電極との間に設けるＴ型ゲート電極を具えており；
前記Ｔ型ゲート電極を設ける領域には、
該ソース電極と該ドレイン電極との間の一部で、前記コンタクト層をエッチング除去して形成される第１のリセスと、
前記コンタクト層上、前記第１のリセス以外の領域で該Ｔ型ゲート電極の傘の下に形成されている第１の絶縁膜と、
前記第１のリセス中の一部で、前記電子供給層の膜厚を薄くして形成される第２のリセスと、
該第１のリセス内で、該第２のリセス以外の領域に形成される、第２の絶縁膜からなる側壁と、
該第２のリセス内、ならびに、該第２の絶縁膜からなる側壁上および該第１の絶縁膜上に形成されているゲート絶縁膜が設けられ；
該Ｔ型ゲート電極は、該ゲート絶縁膜上に隙間なく埋め込まれて形成されており；
前記Ｔ型ゲート電極を設ける領域を除く該コンタクト層上で、前記第１の絶縁膜の形成がなされていない領域上、該ソース電極上および該ドレイン電極上、ならびに、該Ｔ型ゲート電極上に形成されているオーミック補助電極を具えている
ことを特徴とする窒化物半導体を用いた電界効果トランジスタである。

かかる第一の形態の窒化物半導体を用いた電界効果トランジスタを製造する方法は、下記の構成を有する。

すなわち、窒化物半導体を用いた電界効果トランジスタを製造する方法であって、
エピタキシャル成長によって、少なくとも、窒化物半導体からなる電子走行層、電子供給層、コンタクト層を含む前記窒化物半導体の層状構造を形成する工程と、
該コンタクト層上に、ソース電極とドレイン電極を形成する工程と、
該ソース電極とドレイン電極、ならびに該コンタクト層上に第１の絶縁膜を形成する工程と、
該ソース電極と該ドレイン電極の間の一部で、該第１の絶縁膜をエッチング除去する工程と、
第１の絶縁膜をマスクとして、該コンタクト層をエッチング除去して、第１のリセスを形成する工程と、
少なくとも該第１のリセスを覆う、第２の絶縁膜を形成する工程と、
該第２の絶縁膜に異方性エッチングを施して、該第１リセス内に該第２絶縁膜よりなる側壁を形成する工程と、
該側壁をマスクとして該電子供給層をエッチングして、第２のリセスを形成する工程と、
ゲート絶縁膜を形成する工程と、
Ｔ型ゲート電極を、第２のリセス内の該ゲート絶縁膜上に隙間なく形成する工程と、
該Ｔ型ゲート電極の傘をマスクとして、該第１の絶縁膜を異方性エッチングにより除去する工程と、
オーミック補助電極を形成する工程と
を有する
ことを特徴とする電界効果トランジスタの製造方法である。

本発明にかかる窒化物半導体を用いた電界効果トランジスタにおける第二の形態は、下記の構成を有する。

すなわち、窒化物半導体を用いた電界効果トランジスタであって、
前記窒化物半導体の層状構造は、
ＧａＮまたはＩｎＧａＮからなる電子走行層と、
ＡｌＧａＮからなる電子供給層と、
ＡｌＧａＮからなるコンタクト層がこの順に積層された構造を含み；
該電界効果トランジスタは、
前記コンタクト層上に形成されたソース電極とドレイン電極と、
該ソース電極と該ドレイン電極との間に設けるＴ型ゲート電極を具えており；
前記Ｔ型ゲート電極を設ける領域には、
該ソース電極と該ドレイン電極との間の一部で、前記コンタクト層をエッチング除去して形成される第１のリセスと、
前記コンタクト層上、前記第１のリセス以外の領域で該Ｔ型ゲート電極の傘の下に形成されている第１の絶縁膜と、
前記第１のリセス中の一部で、前記電子供給層の膜厚を薄くして形成される第２のリセスと、
該第１のリセス内で、該第２のリセス以外の領域に形成される、第２の絶縁膜からなる側壁と、
該第２のリセス内、ならびに、該第２の絶縁膜からなる側壁上および該第１の絶縁膜上に形成されているゲート絶縁膜が設けられ；
該Ｔ型ゲート電極は、該ゲート絶縁膜上に隙間なく埋め込まれて形成されている
ことを特徴とする窒化物半導体を用いた電界効果トランジスタである。

かかる第二の形態の窒化物半導体を用いた電界効果トランジスタを製造する方法は、下記の構成を有する。

すなわち、窒化物半導体を用いた電界効果トランジスタを製造する方法であって、
エピタキシャル成長によって、少なくとも、窒化物半導体からなる電子走行層、電子供給層、コンタクト層を含む前記窒化物半導体の層状構造を形成する工程と、
該コンタクト層上に、ソース電極とドレイン電極を形成する工程と、
該ソース電極とドレイン電極、ならびに該コンタクト層上に第１の絶縁膜を形成する工程と、
該ソース電極と該ドレイン電極の間の一部で、該第１の絶縁膜をエッチング除去する工程と、
第１の絶縁膜をマスクとして、該コンタクト層をエッチング除去して、第１のリセスを形成する工程と、
少なくとも該第１のリセスを覆う、第２の絶縁膜を形成する工程と、
該第２の絶縁膜に異方性エッチングを施して、該第１リセス内に該第２絶縁膜よりなる側壁を形成する工程と、
該側壁をマスクとして該電子供給層をエッチングして、第２のリセスを形成する工程と、
ゲート絶縁膜を形成する工程と、
Ｔ型ゲート電極を、第２のリセス内の該ゲート絶縁膜上に隙間なく形成する工程と、
を有する
ことを特徴とする電界効果トランジスタの製造方法である。

本発明にかかる窒化物半導体を用いた電界効果トランジスタにおける第三の形態は、下記の構成を有する。

すなわち、窒化物半導体を用いた電界効果トランジスタであって、
前記窒化物半導体の層状構造は、
ＧａＮまたはＩｎＧａＮからなる電子走行層と、
ＡｌＧａＮからなる電子供給層と、
ＡｌＧａＮからなるコンタクト層がこの順に積層された構造を含み；
該電界効果トランジスタは、
前記コンタクト層上に形成されたソース電極とドレイン電極と、
該ソース電極と該ドレイン電極との間に設けるＴ型ゲート電極を具えており；
前記Ｔ型ゲート電極を設ける領域には、
該ソース電極と該ドレイン電極との間の一部で、前記コンタクト層をエッチング除去して形成される第１のリセスと、
前記コンタクト層上、前記第１のリセス以外の領域で該Ｔ型ゲート電極の傘の下に形成されている第１の絶縁膜と、
前記第１のリセス中の一部で、前記電子供給層の膜厚を薄くして形成される第２のリセスと、
該第１のリセス内で、該第２のリセス以外の領域に形成される、第２の絶縁膜からなる側壁が設けられ；
該Ｔ型ゲート電極は、該第２のリセス内に隙間なく埋め込まれて形成されている
ことを特徴とする窒化物半導体を用いた電界効果トランジスタである。

かかる第三の形態の窒化物半導体を用いた電界効果トランジスタを製造する方法は、下記の構成を有する。

すなわち、窒化物半導体を用いた電界効果トランジスタを製造する方法であって、
エピタキシャル成長によって、少なくとも、窒化物半導体からなる電子走行層、電子供給層、コンタクト層を含む前記窒化物半導体の層状構造を形成する工程と、
該コンタクト層上に、ソース電極とドレイン電極を形成する工程と、
該ソース電極とドレイン電極、ならびに該コンタクト層上に第１の絶縁膜を形成する工程と、
該ソース電極と該ドレイン電極の間の一部で、該第１の絶縁膜をエッチング除去する工程と、
第１の絶縁膜をマスクとして、該コンタクト層をエッチング除去して、第１のリセスを形成する工程と、
少なくとも該第１のリセスを覆う、第２の絶縁膜を形成する工程と、
該第２の絶縁膜に異方性エッチングを施して、該第１リセス内に該第２絶縁膜よりなる側壁を形成する工程と、
該側壁をマスクとして該電子供給層をエッチングして、第２のリセスを形成する工程と、
Ｔ型ゲート電極を、第２のリセス内に隙間なく形成する工程と、
を有する
ことを特徴とする電界効果トランジスタの製造方法である。

本発明にかかる窒化物半導体を用いた電界効果トランジスタにおける第四の形態は、下記の構成を有する。

すなわち、窒化物半導体を用いた電界効果トランジスタであって、
前記窒化物半導体の層状構造は、
ＧａＮまたはＩｎＧａＮからなる電子走行層と、
ＡｌＧａＮからなる電子供給層と、
ＡｌＧａＮからなるコンタクト層がこの順に積層された構造を含み；
該電界効果トランジスタは、
前記コンタクト層上に形成されたソース電極とドレイン電極と、
該ソース電極と該ドレイン電極との間に設けるＴ型ゲート電極を具えており；
前記Ｔ型ゲート電極を設ける領域には、
該ソース電極と該ドレイン電極との間の一部で、前記コンタクト層をエッチング除去して形成される第１のリセスと、
前記コンタクト層上、前記第１のリセス以外の領域で該Ｔ型ゲート電極の傘の下に形成されている第１の絶縁膜と、
前記第１のリセス中の一部で、前記電子供給層の膜厚を薄くして形成される第２のリセスと、
該第１のリセス内で、該第２のリセス以外の領域に形成される、第２の絶縁膜からなる側壁が設けられ；
該Ｔ型ゲート電極は、該第２のリセス内に隙間なく埋め込まれて形成されており；
前記Ｔ型ゲート電極を設ける領域を除く該コンタクト層上で、前記第１の絶縁膜の形成がなされていない領域上、該ソース電極上および該ドレイン電極上、ならびに、該Ｔ型ゲート電極上に形成されているオーミック補助電極を具えている
ことを特徴とする窒化物半導体を用いた電界効果トランジスタである。

かかる第四の形態の窒化物半導体を用いた電界効果トランジスタを製造する方法は、下記の構成を有する。

すなわち、窒化物半導体を用いた電界効果トランジスタを製造する方法であって、
エピタキシャル成長によって、少なくとも、窒化物半導体からなる電子走行層、電子供給層、コンタクト層を含む前記窒化物半導体の層状構造を形成する工程と、
該コンタクト層上に、ソース電極とドレイン電極を形成する工程と、
該ソース電極とドレイン電極、ならびに該コンタクト層上に第１の絶縁膜を形成する工程と、
該ソース電極と該ドレイン電極の間の一部で、該第１の絶縁膜をエッチング除去する工程と、
第１の絶縁膜をマスクとして、該コンタクト層をエッチング除去して、第１のリセスを形成する工程と、
少なくとも該第１のリセスを覆う、第２の絶縁膜を形成する工程と、
該第２の絶縁膜に異方性エッチングを施して、該第１リセス内に該第２絶縁膜よりなる側壁を形成する工程と、
該側壁をマスクとして該電子供給層をエッチングして、第２のリセスを形成する工程と、
Ｔ型ゲート電極を、第２のリセス内に隙間なく形成する工程と、
オーミック補助電極を形成する工程と
を有する
ことを特徴とする電界効果トランジスタの製造方法である。

以下に、本発明を更に説明する。

本発明にかかる電界効果トランジスタは、ゲート電極に印加されるゲート電圧Ｖ_Gが、Ｖ_G＝０Ｖである際、ゲート電極直下の電子走行層に存在する電子密度を実質的に「ゼロ」とし、所謂「ノーマリオフ」状態を達成するため、下記のリセス構造を利用している。まず、ソース電極とドレイン電極の間に設ける、ゲート電極は、ＧａＮまたはＩｎＧａＮからなる電子走行層上に形成されている、ＡｌＧａＮからなる電子供給層をエッチング加工して作製される第２のリセスを埋め込むように作製されたＴ型ゲート電極とする。その際、ＡｌＧａＮからなる電子供給層をエッチング加工して作製される第２のリセスの深さを制御し、この第２のリセス直下に残る電子供給層の膜厚（ｄ_sp2）を、ゲート電極に、ゲート電圧Ｖ_G＝０Ｖを印加した状態で、電子供給層と電子走行層との界面に蓄積される二次元電子ガスが消失されるように選択する。この「ノーマリオフ」状態を達成することによって、ゲート電極に印加されるゲート電圧Ｖ_Gを正とすると、該ゲート電極直下に、電子供給層と電子走行層との界面に、二次元電子ガスが誘起・蓄積される状態となり、「オン状態」となる。すなわち、エンハンスメント（ノーマリオフ）型電界効果トランジスタを実現することができる。

一方、第２のリセス部分以外の領域では、電子供給層の膜厚（ｄ_sp1）は、第２のリセス直下に残る電子供給層の膜厚（ｄ_sp2）よりも有意に厚くなっている。例えば、膜厚（ｄ_sp1）の電子供給層表面に、ゲート電極を設けて、ゲート電圧Ｖ_G＝０Ｖを印加した状態では、この膜厚（ｄ_sp1）の電子供給層と電子走行層との界面に蓄積される二次元電子ガスが消失しないように、第２のリセス部分以外の領域における、電子供給層の膜厚（ｄ_sp1）を選択する。

例えば、前記の要件を満足するように、第２のリセス直下に残る電子供給層の膜厚（ｄ_sp2）と、第２のリセス部分以外の領域における電子供給層の膜厚（ｄ_sp1）を選択する。その構成では、第２リセス内に隙間なく埋め込まれて形成されている、Ｔ型ゲート電極に印加されるゲート電圧Ｖ_Gを正とし、第２のリセス直下に二次元電子ガスが誘起・蓄積され、「オン状態」となる段階では、全ての領域において、電子供給層と電子走行層との界面には、二次元電子ガスが誘起・蓄積された状態となる。従って、電界効果トランジスタが「オン状態」のときには、二次元電子ガスが消失している領域が存在しないことになり、これにより「オン抵抗」を上昇させている主な要因が解消される。

さらに、本発明にかかる電界効果トランジスタでは、ソース電極とドレイン電極の間に設ける、ゲート電極を形成する領域は、第一のリセスとする。一方、この第一のリセス領域以外の領域は、ＡｌＧａＮからなる電子供給層上に、ｎ型不純物が２×１０¹⁹ｃｍ^-3以上ドーピングされたＡｌＧａＮからなるコンタクト層を設けている。加えて、このコンタクト層を構成するＡｌＧａＮのＡｌ組成（ｘ₂）は、電子供給層を構成するＡｌＧａＮのＡｌ組成（ｘ₁）と等しいか、それより高く（ｘ₂≧ｘ₁）選択されている。そして、ソース電極ならびにドレイン電極は、この高濃度ドーピングＡｌＧａＮからなるコンタクト層上に形成する。そのため、高濃度ドーピングＡｌＧａＮからなるコンタクト層上に形成される、ソース電極ならびにドレイン電極の接触抵抗は、例えば、アンドープＡｌＧａＮからなる電子供給層上に直接形成する場合と比較し、得られる接触抵抗を低減することができる。

加えて、高濃度ドーピングＡｌＧａＮからなるコンタクト層／アンドープＡｌＧａＮからなる電子供給層の界面を考えると、両者の伝導帯端エネルギーＥｃの差違（バンド・オフセット）、ΔＥｃは、零か、コンタクト層側が、電子供給層側よりも高い状態となっている。また、コンタクト層を構成するＡｌＧａＮの格子定数は、電子供給層を構成するＡｌＧａＮの格子定数と等しいか、より小さい。そのため、仮に、格子定数の差違に由来する歪みによるピエゾ圧電効果により分極電荷が誘起されても、コンタクト層と電子供給層の界面には、負の分極電荷の誘起は無く、誘起される分極電荷に起因するポテンシャルバリアは無い。一方、コンタクト層として、高濃度ドーピングＧａＮを採用する場合、両者の伝導帯端エネルギーＥｃの差違（バンド・オフセット）、ΔＥｃは、コンタクト層側より、電子供給層側が高い状態となる。この高濃度ドーピングＧａＮからなるコンタクト層／アンドープＡｌＧａＮからなる電子供給層の界面を、コンタクト層側から電子供給層側へと電子が移動する際、このバンド・オフセットΔＥｃは、ポテンシャルバリアとして機能する。さらに、コンタクト層を構成するＧａＮの格子定数は、電子供給層を構成するＡｌＧａＮの格子定数より大きい。そのため、格子定数の差違に由来する歪みによるピエゾ圧電効果により分極電荷が誘起され、コンタクト層と電子供給層の界面には、負の分極電荷が誘起される。そのため、誘起される負の分極電荷に起因するポテンシャルバリアがコンタクト層と電子供給層の界面に形成される。すなわち、前記の二つの機構でポテンシャルバリアが形成されるは、いずれも、コンタクト層側から電子供給層側へと電子が移動する際、抵抗成分として機能する。

それに対して、高濃度ドーピングＡｌＧａＮからなるコンタクト層／アンドープＡｌＧａＮからなる電子供給層の界面を、コンタクト層側から電子供給層側へと電子が移動する際、そのバンド・オフセットΔＥｃは、勿論、ポテンシャルバリアとして機能しない。また、ピエゾ圧電効果により分極電荷が誘起されても、コンタクト層と電子供給層の界面には、負の分極電荷の誘起は無く、誘起される分極電荷に起因するポテンシャルバリアとはならない。従って、高濃度ドーピングＡｌＧａＮからなるコンタクト層／アンドープＡｌＧａＮからなる電子供給層の構成を選択することで、高濃度ドーピングＧａＮからなるコンタクト層／アンドープＡｌＧａＮからなる電子供給層の界面に存在する抵抗成分を排除することができる。

また、高濃度ドーピングＡｌＧａＮからなるコンタクト層を設けると、ソース電極あるいはドレイン電極から流入（流出）する電流は、この抵抗率が小さなコンタクト層内において、電流拡散を起こすことができる。従って、高濃度ドーピングＡｌＧａＮからなるコンタクト層／アンドープＡｌＧａＮからなる電子供給層の界面を通過する電流の面密度が、前記電流拡散の効果によって、低下したものとなる。その後、アンドープＡｌＧａＮからなる電子供給層中を通過し、ＧａＮまたはＩｎＧａＮからなる電子走行層に達する間に生じる電位差は、電流密度の低減に比例して、低減される。換言すると、ソース電極あるいはドレイン電極から流入（流出）する電流が、アンドープＡｌＧａＮからなる電子供給層とＧａＮまたはＩｎＧａＮからなる電子走行層の界面に形成されている二次元電子ガス層に達するまでの経路の抵抗値は、実効的に低減される。

従って、第一のリセス領域以外の領域は、ＡｌＧａＮからなる電子供給層上に、ｎ型不純物が２×１０¹⁹ｃｍ^-3以上ドーピングされたＡｌＧａＮからなるコンタクト層を設けている構成を選択することで、上記の３つのメカニズムによって、ソース電極あるいはドレイン電極と二次元電子ガス層との間のアクセス抵抗の低減効果が得られる。

本発明による電界効果トランジスタでは、ＧａＮまたはＩｎＧａＮからなる電子走行層上に、ＡｌＧａＮからなる電子供給層とＡｌＧａＮからなるコンタクト層を積層する構成を採用している。そのため、電子走行層に利用するＧａＮまたはＩｎＧａＮと、電子供給層、コンタクト層に利用するＡｌＧａＮとの間に存在する格子不整合のため、電子供給層、コンタクト層に利用するＡｌＧａＮの膜厚の合計は、前記格子不整合により規定される臨界膜厚を超えないようにしなければならない。上述するように、ＡｌＧａＮからなる電子供給層の膜厚（ｄ_sp1）は、所定の値以上、通常、２０ｎｍ以上に選択する必要があり、前記の臨界膜厚の制限を考慮すると、コンタクト層の膜厚（ｄ_c）は、１０ｎｍ以下、好ましくは、２〜１０ｎｍの範囲に選択する。その際、コンタクト層全体の拡がり抵抗の上昇を回避するため、コンタクト層の膜厚（ｄ_c）が薄くなるとともに、ドーピングされるｎ型不純物濃度（Ｎ_D）を高くすることが好ましい。すなわち、積｛ｄ_c×Ｎ_D｝が、｛１０ｎｍ×１×１０¹⁹ｃｍ^-3｝以上となるように、コンタクト層の膜厚（ｄ_c）と、ドーピングされるｎ型不純物濃度（Ｎ_D）を選択することがより好ましい。

一方、ＡｌＧａＮからなる電子供給層の膜厚（ｄ_sp1）は、少なくとも、２０ｎｍ以上、好ましくは、３０ｎｍ以下、２０ｎｍ以上の範囲に選択することが好ましい。コンタクト層が形成されていない第１のリセス中、第２のリセス部分を除く領域では、膜厚（ｄ_sp1）のＡｌＧａＮからなる電子供給層から供給される電子が、電子供給層と、ＧａＮまたはＩｎＧａＮからなる電子走行層との界面に蓄積され、二次元電子ガス層を形成している。この第１のリセス中、第２のリセス部分を除く領域における、二次元電子ガス濃度（ｎ_2D1）は、かかる領域のＡｌＧａＮからなる電子供給層の膜厚（ｄ_sp1）が増すとともに増加する。

なお、この第１のリセス以外の領域は、膜厚（ｄ_sp1）のＡｌＧａＮからなる電子供給層の上に、膜厚（ｄ_c）のＡｌＧａＮからなるコンタクト層が設けられている。そのため、この領域における二次元電子ガス濃度（ｎ_2D0）は、膜厚（ｄ_sp1）のＡｌＧａＮからなる電子供給層の寄与に加えて、膜厚（ｄ_c）のＡｌＧａＮからなるコンタクト層の寄与分もある。従って、第１のリセス以外の領域における、二次元電子ガス濃度（ｎ_2D0）は、第１のリセス中、第２のリセス部分を除く領域における、二次元電子ガス濃度（ｎ_2D1）よりも高くなっている。

本発明にかかる電界効果トランジスタにおいては、第１のリセス中、第２のリセス部分を除く領域の長さを、第１のリセスの両側に設ける、第２の絶縁膜からなる側壁のサイズによって、決定している。すなわち、第１のリセスの両側に設ける、第２の絶縁膜からなる側壁により覆われる、ＡｌＧａＮからなる電子供給層の部分の長さとしている。この第２の絶縁膜からなる側壁の作製に利用する、第１のリセスの側面を被覆するように形成される第２の絶縁膜の膜厚と、第２の絶縁膜からなる側壁により覆われる、ＡｌＧａＮからなる電子供給層の部分の長さが同程度となっている。この第２の絶縁膜の膜厚（ｔ₂）を、０．１μｍ以下とすると、第２の絶縁膜からなる側壁により覆われる、ＡｌＧａＮからなる電子供給層の部分の長さも、０．１μｍ以下とすることができる。

この第２の絶縁膜からなる側壁を形成する工程は、下記の手順で行う。

高濃度ドーピングＡｌＧａＮからなるコンタクト層上に、ソース電極とドレイン電極を形成した後、全面を被覆する第１の絶縁膜を形成する。この第１の絶縁膜に対して、第１のリセスを形成する領域の平面形状に合わせて、エッチングを施し、開口部を形成する。この開口部を設けた第１の絶縁膜をマスクとして、高濃度ドーピングＡｌＧａＮからなるコンタクト層をエッチング除去して、第１のリセスを形成する。この第１のリセスの底面には、ＡｌＧａＮからなる電子供給層が露呈する状態となる。その後、第１の絶縁膜の上面、第１の絶縁膜と第１のリセスの側面、ならびに、第１のリセスの底面に露呈するＡｌＧａＮからなる電子供給層表面を被覆するように、膜厚（ｔ₂）の第２の絶縁膜を形成する。そして、形成された第２の絶縁膜を、上面から異方性エッチング処理を施し、第１の絶縁膜の上面ならびに第１のリセスの底面を被覆している第２の絶縁膜を除去する。この異方性エッチング処理では、第１の絶縁膜と第１のリセスの側面部を被覆している第２の絶縁膜は、除去されずに残された状態となる。この第１の絶縁膜と第１のリセスの側面部に残された第２の絶縁膜を、第２の絶縁膜からなる側壁として利用する。すなわち、第１のリセス中、ＡｌＧａＮからなる電子供給層の表面を覆う状態で残される、第２の絶縁膜からなる側壁のサイズ（長さ）は、この側面部分に形成された第２の絶縁膜の膜厚（ｔ₂）と実質的に等しくなっている。

その後、第１の絶縁膜ならびに第２の絶縁膜からなる側壁をマスクとして、第１のリセスの底面に露呈しているＡｌＧａＮからなる電子供給層にエッチング処理を施すことで、第２のリセスを形成している。

第１のリセス中、第２のリセス部分を除く領域における、二次元電子ガス濃度（ｎ_2D1）は、第１のリセス以外の領域における、二次元電子ガス濃度（ｎ_2D0）よりも低くなるが、第１のリセス中、第２のリセス部分を除く領域のサイズ（長さ）、すなわち、第２の絶縁膜からなる側壁のサイズ（長さ）を０．１μｍ以下の非常に小さい範囲に限定することが可能となる。その結果、第１のリセス中、第２のリセス部分を除く領域における、二次元電子ガス濃度（ｎ_2D1）が低いことに起因するシート抵抗の増加の寄与を抑制することが可能となる。

すなわち、本発明にかかる電界効果トランジスタでは、図６に示す構造の従来のエンハンスメント（ノーマリオフ）型電界効果トランジスタにおいて、その「オン抵抗」を上昇させる主要な要因となっている、リセス中、ゲート電極の両側に残余する領域のサイズ（長さ）を、それぞれ、０．２μｍ以下に抑えることが困難であるという問題も、上記の手段を選択することで解決している。

一方、本発明にかかる電界効果トランジスタでは、第２のリセス中に埋め込むように形成するＴ型ゲート電極は、ＡｌＧａＮからなる電子供給層との間に、ゲート絶縁膜を設けるＭＩＳゲート構造とすることができる。ＭＩＳゲート構造を採用する場合も、Ｔ型ゲート電極を正にバイアスすると、Ｔ型ゲート電極下の空乏層が減少し、電子供給層と電子走行層との界面に二次元電子ガスが誘起され、「オン状態」となる。その際、Ｔ型ゲート電極に印加される、正のゲート電圧Ｖ_Gが増すとともに、ＡｌＧａＮからなる電子供給層中の電界は減少し、その伝導帯端は平坦化するとともに、第２のリセス直下に蓄積される二次元電子ガス濃度（ｎ_2D2）が上昇する。ＭＩＳゲート構造を採用する場合、電子供給層とゲート電極との間に、ゲート絶縁膜が存在しており、このゲート絶縁膜は、ＡｌＧａＮからなる電子供給層からＴ型ゲート電極への電子流入（ゲート電流）：Ｉ_Gに対するバリアとして機能する。Ｔ型ゲート電極に印加される、正のゲート電圧Ｖ_Gが増すと、終には、ＡｌＧａＮからなる電子供給層の伝導帯端は完全に平坦化する。更には、正のゲート電圧Ｖ_Gを増すと、平坦化した、ＡｌＧａＮからなる電子供給層の伝導帯端エネルギー（Ｅｃ）と、ゲート絶縁膜による障壁端との、実効的なエネルギー差が減少すると、ＡｌＧａＮからなる電子供給層からＴ型ゲート電極への電子流入（ゲート電流）：Ｉ_Gが増加する。すなわち、ＭＩＳゲート構造を採用すると、例えば、Ｎｉ／Ａｕゲート電極／ＳｉＮゲート絶縁膜／アンドープＡｌ_0.2Ｇａ_0.8Ｎからなる電子供給層の構成では、ゲートの順方向に電流が流れる、ゲート電圧Ｖ_Gを、＋４Ｖ以上に高めることができる。

一方、電子供給層上に形成されるショットキー接合型のゲート電極を採用する場合、このゲート電極と電子供給層の界面には、ショットキー障壁高さ（Φ_B）が形成されている。ゲート電極に印加される、正のゲート電圧Ｖ_Gが、Ｖ_G＝Φ_B／ｅに達すると、ＡｌＧａＮからなる電子供給層の伝導帯端は完全に平坦化する。この「フラット・バンド」状態に達すると、ＡｌＧａＮからなる電子供給層からＴ型ゲート電極への電子流入（ゲート電流）：Ｉ_Gが急激に増加する。例えば、ショットキー障壁高さ（Φ_B）が、Φ_B＝１．２ｅＶである場合、正のゲート電圧Ｖ_Gが、Ｖ_G＝Φ_B／ｅ＝１．２Ｖに達すると、ゲートの順方向に流れる電流：Ｉ_Gが、急激に増加する。

従って、ショットキー接合型のゲート電極を採用する場合、ゲートの順方向に流れる電流：Ｉ_Gの急激な増加を回避するため、ゲート電極に印加される、正のゲート電圧Ｖ_Gは、「フラット・バンド」状態に達しない範囲に選択される。すなわち、電界効果トランジスタの動作条件は、ゲート電極に印加される、正のゲート電圧Ｖ_Gは、Ｖ_G＝Φ_B／ｅの上限よりも、相当に低い範囲に選択される。従って、その動作条件において、第２のリセス直下に蓄積される二次元電子ガス濃度（ｎ_2D2）は、ＡｌＧａＮからなる電子供給層が「フラット・バンド」状態に達した際の二次元電子ガス濃度よりも、相当に低い水準となる。一方、ＭＩＳゲート構造を採用する際には、ゲート電極に印加される、正のゲート電圧Ｖ_Gを、ＡｌＧａＮからなる電子供給層が「フラット・バンド」状態に達するように設定しても、ゲートの順方向に流れる電流：Ｉ_Gは、十分に低い水準となっている。従って、電界効果トランジスタの動作条件を、ゲート電極に印加される、正のゲート電圧Ｖ_Gを、「フラット・バンド」状態に達する状態までの範囲に選択することができる。すなわち、その動作条件において、第２のリセス直下に蓄積される二次元電子ガス濃度（ｎ_2D2）は、ＡｌＧａＮからなる電子供給層が「フラット・バンド」状態に達した際の二次元電子ガス濃度まで高めることができる。そのため、ＭＩＳゲート構造を採用する場合には、この「フラット・バンド」状態を達成できる、正のゲート電圧Ｖ_Gを印加する状態では、「オン抵抗」を低くすることができる。

一方、「オン状態」への閾値バイアス；Ｖ_T程度の、正のゲート電圧Ｖ_Gをゲート電極に印加する状態でも、ＭＩＳゲート構造を採用する場合と比較し、ショットキー接合型のゲート電極を採用する場合、ゲートの順方向に流れる電流：Ｉ_Gが多くなっている。従って、ソース−ドレイン電流Ｉ_SDと、ソース−ドレイン間のバイアスＶ_SDとの比率；｛Ｖ_SD／Ｉ_SD｝≒Ｒ_onは、ＭＩＳゲート構造を採用する場合と比較し、ショットキー接合型のゲート電極を採用する場合、より大きくなっている。

換言すると、ショットキー接合型のゲート電極を採用する場合と比較して、ＭＩＳゲート構造を採用する場合、ゲートの順方向に流れる電流：Ｉ_Gの増加を抑制できる結果、その動作条件の範囲全般において、「オン抵抗」を低くすることができる。

さらには、Ｔ型ゲート電極の上面と、コンタクト層の表面との段差を利用して、自己整合的に、高濃度ドーピングＡｌＧａＮからなるコンタクト層の表面において、Ｔ型ゲート電極に隣接して、オーミック補助電極を形成する構成とすることもできる。このオーミック補助電極も、高濃度ドーピングＡｌＧａＮからなるコンタクト層の表面に対して、オーミック接触を達成することが可能である。さらに、オーミック補助電極は、ソース電極、あるいは、ドレイン電極と、それぞれ、電気的に接続されている。従って、高濃度ドーピングＡｌＧａＮからなるコンタクト層を介する電流の流路として、コンタクト層とソース電極、あるいは、ドレイン電極との界面を経由する経路に加えて、コンタクト層とオーミック補助電極の界面を通過し、オーミック補助電極を経由して、ソース電極、あるいは、ドレイン電極に達する経路も利用可能となっている。すなわち、オーミック補助電極は、ソース電極、あるいは、ドレイン電極とコンタクト層との接触面積を実効的に増加させる役割を果たしている。その結果、オーミック補助電極を採用することにより、ソース電極、あるいは、ドレイン電極から、電子供給層と電子走行層との界面に形成されている二次元電子ガス層へのアクセス抵抗の更なる低減が図られる。従って、オーミック補助電極を採用することにより、「オン抵抗」の更なる低減が図られる。

なお、上記の構成を有する本発明にかかる窒化物半導体を用いた電界効果トランジスタでは、前記ソース電極、あるいは、ドレイン電極の直下における、前記窒化物半導体の層状構造は、ＧａＮまたはＩｎＧａＮからなる電子走行層と、ＡｌＧａＮからなる電子供給層と、ＡｌＧａＮからなるコンタクト層がこの順に積層された構造を含んでいる。その際、ＧａＮまたはＩｎＧａＮからなる電子走行層と、ＡｌＧａＮからなる電子供給層との界面に蓄積される二次元電子ガス濃度（ｎ_2D0）は、少なくとも、ｎ_2D0＝０．６×１０¹³／ｃｍ²以上とすることが好ましい。この領域では、電子走行層と、電子供給層との界面に蓄積される二次元電子ガス濃度（ｎ_2D0）は、０．６×１０¹³／ｃｍ²〜１．５×１０¹³／ｃｍ²の範囲に選択することがより望ましい。

その際、電子走行層を構成する、ＧａＮまたはＩｎＧａＮは、好ましくは、ＧａＮまたはＩｎ_yＧａ_1-yＮ（０＜ｙ≦０．１）の範囲に選択することが好ましい。また、電子走行層を構成する、ＧａＮまたはＩｎＧａＮの膜厚（ｄ₂）は、少なくとも、２ｎｍ以上とし、例えば、Ｉｎ_yＧａ_1-yＮ（０＜ｙ≦０．１）を利用する場合には、２０ｎｍ以下とすることが好ましい。すなわち、ＧａＮをバッファ層として、その上面に、Ｉｎ_yＧａ_1-yＮ（０＜ｙ≦０．１）をエピタキシャル成長する際、その臨界膜厚：ｔ_crを考慮し、ＩｎＧａＮの膜厚（ｄ₂）は、ｄ₂≦ｔ_crの範囲に選択することが好ましい。

一方、例えば、ＡｌＧａＮ（ＧａＮ）をバッファ層として、その上面に、Ｉｎ_yＧａ_1-yＮ（０＜ｙ≦０．１）をエピタキシャル成長する際、電子供給層とバッファ層とで挟まれる電子走行層は、ＡｌＧａＮ／ＩｎＧａＮ／ＡｌＧａＮの構造となる。その際、電子走行層とバッファ層との間のＩｎＧａＮ／ＡＧａＮの界面に二次元的な電子の蓄積は起こらず、電子供給層と電子走行層との間のＡｌＧａＮ／ＩｎＧａＮの界面のみに二次元電子ガスの蓄積が集中する構造とすることが好ましい。そのためには、電子走行層に用いるＩｎＧａＮの膜厚（ｄ₂）は、２ｎｍ≦ｄ₂≦５ｎｍの範囲に選択することが好ましい。前記の条件を満たすと、ゲート電圧Ｖ_G＝０Ｖに設定した際、ゲート電極直下のＩｎＧａＮからなる電子走行層には、二次元的な電子の蓄積はなされていない状態とできる。すなわち、ゲート電圧Ｖ_G＝０Ｖに設定した際、電子供給層と電子走行層との間のＡｌＧａＮ／ＩｎＧａＮの界面、電子走行層とバッファ層との間のＩｎＧａＮ／ＡｌＧａＮの界面ともに、電子の蓄積がなされていない状態となる。一方、ゲート電圧Ｖ_Gを正にバイアスし、オン状態となった際、ゲート電極直下のＩｎＧａＮからなる電子走行層においては、電子供給層と電子走行層との間のＡｌＧａＮ／ＩｎＧａＮの界面に二次元電子ガスの蓄積が集中する。

更に、ＡｌＧａＮからなる電子供給層と、ＧａＮまたはＩｎＧａＮからなる電子走行層との間に、中間層として、膜厚（ｄ_i）１ｎｍ以下のノンドープのＡｌＮ層を挿入する形態を採用することもできる。その際、中間層として利用するＡｌＮ層と、ＧａＮまたはＩｎＧａＮからなる電子走行層との界面には、より大きな伝導帯端エネルギー差（バンド・オフセット）：ΔＥｃが形成される。この形態を選択する場合には、オン状態となった際、この界面に蓄積される二次元電子ガスの移動度を向上する効果を示す。また、ショットキー接合が順方向バイアスされた際、ＧａＮまたはＩｎＧａＮからなる電子走行層からＡｌＧａＮからなる電子供給層への電子流入に対するポテンシャル障壁としても機能する。

なお、中間層を挿入する場合には、第２のリセスを形成した後、ｄ_i≦１ｎｍとした上で、第２のリセス直下に残余する、ＡｌＧａＮからなる電子供給層の膜厚（ｄ_sp2）と中間層の膜厚（ｄ_i）の和｛ｄ_sp2＋ｄ_i｝を、少なくとも、３ｎｍ≦｛ｄ_sp2＋ｄ_i｝≦１５ｎｍの範囲に、好ましくは、３ｎｍ≦｛ｄ_sp2＋ｄ_i｝≦１２ｎｍの範囲に選択することが望ましい。

一方、ＡｌＧａＮからなる電子供給層を構成する、ＡｌＧａＮ層の組成は、Ａｌ_x1Ｇａ_1-x1Ｎ（０＜ｘ₁≦０．５）の範囲に選択することが好ましい。すなわち、電子走行層と電子供給層との界面に蓄積される二次元電子ガス濃度（ｎ_2D0）を上記の範囲とするためには、ＡｌＧａＮ層と、ＧａＮまたはＩｎＧａＮ層との間の伝導帯端エネルギー差（バンド・オフセット）：ΔＥｃを、２００ｍｅＶ≦ΔＥｃ≦７００ｍｅＶの範囲に選択することが好ましい。その際、ＡｌＧａＮからなる電子供給層を構成する、ＡｌＧａＮ層の組成は、Ａｌ_x1Ｇａ_1-x1Ｎ（０．１５≦ｘ₁≦０．５）の範囲に選択することが好ましい。より好ましくは、ＡｌＧａＮ層と、ＧａＮまたはＩｎＧａＮ層との間のバンド・オフセット：ΔＥｃを、２００ｍｅＶ≦ΔＥｃ≦５００ｍｅＶの範囲に選択する。その際、ＡｌＧａＮからなる電子供給層を構成する、ＡｌＧａＮ層の組成は、Ａｌ_x1Ｇａ_1-x1Ｎ（０．１５≦ｘ₁≦０．３５）の範囲に選択することがより好ましい。なお、ＡｌＧａＮからなる電子供給層をＡｌ_x1Ｇａ_1-x1Ｎ（０．１５≦ｘ₁≦０．３５）で構成する際には、その膜厚（ｄ_sp1）は、少なくとも、２０ｎｍ≦ｄ_sp1≦３０ｎｍの範囲に選択することが好ましい。

次に、アルミニウム組成Ａ₁のＡｌＧａＮからなる電子供給層上に形成される、コンタクト層を構成するＡｌＧａＮのアルミニウム組成Ａ₂は、Ａ₂≧Ａ₁とする。一方、このコンタクト層に対しては、ｎ型不純物を２×１０¹⁹ｃｍ^-3以上ドーピングしている。このｎ型不純物としては、Ｓｉ、Ｃなどの１４族元素、あるいは、Ｓ、Ｏなどの１６族元素を利用することが好ましい。なお、コンタクト層を構成するＡｌＧａＮのアルミニウム組成Ａ₂と、電子供給層を構成するＡｌＧａＮのアルミニウム組成Ａ₁との差違、（Ａ₂−Ａ₁）は、０≦（Ａ₂−Ａ₁）≦０．１の範囲に選択することが好ましい。すなわち、コンタクト層上に形成するソース電極、あるいは、ドレイン電極が、良好なオーミック性接触を達成する上では、コンタクト層を構成するＡｌＧａＮのアルミニウム組成Ａ₂は、０．１≦Ａ₂≦０．６の範囲に選択することがより好ましい。なお、ＡｌＧａＮからなるンタクト層の膜厚（ｄ_c）は、１０ｎｍ以下、好ましくは、２〜１０ｎｍの範囲に選択する。その際、コンタクト層全体の拡がり抵抗の上昇を回避するため、コンタクト層の膜厚（ｄ_c）が薄くなるとともに、ドーピングされるｎ型不純物濃度（Ｎ_D）を高くすることが好ましい。すなわち、積｛ｄ_c×Ｎ_D｝が、｛１０ｎｍ×１×１０¹⁹ｃｍ^-3｝以上となるように、コンタクト層の膜厚（ｄ_c）と、ドーピングされるｎ型不純物濃度（Ｎ_D）を選択することがより好ましい。

このコンタクト層上に形成されるソース電極、ならびに、ドレイン電極は、蒸着・リフトオフ法を用いて、例えば、Ｔｉ／Ａｌ（３０／１８０ｎｍ）をコンタクト層表面の所定場所に形成する。その後、７００℃、６０秒のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）を行って、コンタクト層との界面に良好なオーミック性接触を形成する。

なお、オーミック補助電極も、コンタクト層表面とオーミック性接触を形成するものを利用する。例えば、Ｔｉ／Ａｌ（１５／６０ｎｍ）を利用し、６００℃、３０秒のＲＴＡにより、を行って、コンタクト層との間にオーミック性接触を形成する。

一方、コンタクト層をエッチング除去して形成される第１のリセスの長さ（Ｌ₁）は、その中に形成すべき第２のリセスの長さ（Ｌ₂）を基準として、第２の絶縁膜からなる側壁の長さ（ｔ₂）と、Ｌ₂≒Ｌ₁−２×ｔ₂ の関係を満たすように選択する。

本発明においては、第２の絶縁膜からなる側壁の長さ（ｔ₂）は、少なくとも、ｔ₂≦０．１μｍ（１００ｎｍ）の範囲に選択することが望ましい。

一方、形成すべき第２のリセスの長さ（Ｌ₂）は、この第２のリセスの直下に残されるＡｌＧａＮからなる電子供給層の膜厚（ｄ_sp2）に基づき選択される。例えば、第２のリセスの長さ（Ｌ₂）は、残される電子供給層の膜厚（ｄ_sp2）に対して、（Ｌ₂）≧５×（ｄ_sp2） の関係を満たすように選択することが望ましい。すなわち、第２のリセスの直下において、二次元電子ガス層の誘起と、その排除が均一に進行させるためには、前記の条件を満たすように、ゲート電極の長さ（Ｌ_G）を、（Ｌ_G）≧５×（ｄ_sp2） の関係を満たすように選択することが望ましい。その際、第２のリセスに埋め込まれるゲート電極Ｇの長さ（Ｌ_G）は、第２のリセスの長さ（Ｌ₂）よりも僅かに短くなっている。

一方、エッチング加工における制御精度の観点からは、少なくとも、エッチング除去されるＡｌＧａＮ層の厚さ（ｄ_sp1−ｄ_sp2）を基準として、（Ｌ₂）≧（ｄ_sp1−ｄ_sp2）の範囲に選択することが望ましい。すなわち、第２のリセスを形成に際して実施されるＡｌＧａＮ層のエッチング工程では、マスクの開口部長さ（Ｌ₂）は、目的とするエッチング深さ（ｄ_sp1−ｄ_sp2）と同じか、それ以上に選択することが好ましい。

なお、第２のリセスの直下に残されるＡｌＧａＮからなる電子供給層の膜厚（ｄ_sp2）は、ＡｌＧａＮからなる電子供給層とＧａＮまたはＩｎＧａＮからなる電子走行層との界面に存在する間の伝導帯端エネルギー差（バンド・オフセット）：ΔＥｃ、ならびに、ＡｌＧａＮからなる電子供給層に対して、ゲート電極がショットキー接合を形成した際のショットキー障壁高さ（Φ_B）を考慮した上で、選定される。通常、残されるＡｌＧａＮからなる電子供給層の膜厚（ｄ_sp2）は、少なくとも、３ｎｍ≦ｄ_sp2≦１５ｎｍの範囲に、好ましくは、３ｎｍ≦ｄ_sp2≦１２ｎｍの範囲に選択することが望ましい。

第１の絶縁膜は、コンタクト層をエッチング除去して、第１のリセスを形成する際、そのエッチング・マスクとして利用される。従って、目的とする第１のリセスの長さ（Ｌ₁）に対応する長さを有する開口を設ける。この開口は、第１の絶縁膜をエッチングすることで形成される。その際、第１の絶縁膜をエッチング加工する際の精度を考慮すると、通常、開口部の長さ（Ｌ₁）と、第１の絶縁膜の膜厚（ｔ₁）との比率：｛Ｌ₁／ｔ₁｝は、｛Ｌ₁／ｔ₁｝≧１の範囲に選択することが望ましい。

加えて、オーミック補助電極を形成する際には、第１の絶縁膜は、オーミック補助電極と、ゲート電極とを高さ方向で分離するための、絶縁性スペーサとしての機能を有する。その際、オーミック補助電極全体の膜厚（ｔ_m3）を基準として、第１の絶縁膜の膜厚（ｔ₁）は、少なくとも、（ｔ₁）／（ｔ_m3）≧２の範囲、より好ましくは、（ｔ₁）／（ｔ_m3）≧２．５の範囲に選択することが望ましい。

例えば、オーミック補助電極全体の膜厚（ｔ_m3）として、７５ｎｍを選択すると、第１の絶縁膜の膜厚（ｔ₁）は、少なくとも、（ｔ₁）≧１５０ｎｍ、好ましくは、（ｔ₁）≧２００ｎｍの範囲に選択する。それに応じて、第１のリセスの長さ（Ｌ₁）に対応する、開口部の長さ（Ｌ₁）も、（Ｌ₁）≧１５０ｎｍ、好ましくは、（Ｌ₁）≧２００ｎｍの範囲に選択する。

次に、第２の絶縁膜からなる側壁を形成する際には、膜厚（ｔ₂）の第２の絶縁膜を、第１の絶縁膜の上面、第１の絶縁膜の開口部側壁面、ならびに、第１のリセスの側面と底面とを全面被覆するように一旦形成する。その際、第１のリセス部分に残される「開口部分」のサイズ（長さ）は、｛Ｌ₁−２×ｔ₂｝となる。異方性エッチング処理を施し、第１の絶縁膜の上面、この第１のリセス部分に残される「開口部分」の底部分に存在する第２の絶縁膜を選択的に除去する。

第２の絶縁膜として利用可能な絶縁材料は、第１の絶縁膜の上面、第１の絶縁膜の開口部側壁面、ならびに、第１のリセスの側面と底面とを全面被覆するように、均一な膜厚で被覆が可能な絶縁材料である。すなわち、気相成長によって、等方的な成膜を行うことが可能な絶縁材料である。例えば、ＳｉＮ、ＳｉＯ₂、ＳｉＯＮ、Ａｌ₂Ｏ₃、ＡｌＮ、ＺｒＯ₂、ＨｆＯ₂などの等方的な成膜が可能な絶縁材料を利用することが好ましい。なお、これらの等方的な成膜が可能な絶縁材料のうち、異方性エッチング処理に適する絶縁材料を使用する。従って、ＳｉＮ、ＳｉＯ₂、ＳｉＯＮなどが、第２の絶縁膜として利用可能な絶縁材料として挙げられる。

なお、第１のリセス部分に残される「開口部分」は、長さ｛Ｌ₁−２×ｔ₂｝の開口に対して、深さは、｛ｔ₁＋ｄ_c−ｔ₂｝となっている。最終的に、異方性エッチング処理が完了した時点では、第２のリセスを形成するために使用される開口部の形状は、上部の開口部の長さは、Ｌ₁、底面部の長さは、｛Ｌ₁−２×ｔ₂｝、深さは、｛ｔ₁＋ｄ_c｝となっている。これをマスクとして、エッチング処理を施すと、この底面部の長さに相当する長さ（Ｌ₂）と、エッチング除去されるＡｌＧａＮ層の厚さ（ｄ_sp1−ｄ_sp2）となっている第２のリセスが形成される。

ＭＩＳゲート構造を採用する場合、この第２のリセスの底面と側壁面、ならびに、第２の絶縁膜からなる側壁、第１の絶縁膜の上面を覆うように、膜厚（ｔ₃）のゲート絶縁膜を形成する。この時点で、ＡｌＧａＮからなる電子供給層の第２のリセス内の空隙は、開口部の長さは、｛Ｌ₂−２×ｔ₃｝≒｛Ｌ₁−２×ｔ₂−２×ｔ₃｝、ＡｌＧａＮ層領域部分の深さは、｛（ｄ_sp1−ｄ_sp2）−（ｔ₃）｝となっている。

ゲート絶縁膜として利用可能な絶縁材料は、上記の第２のリセスの底面と側壁面、ならびに、第２の絶縁膜からなる側壁、第１の絶縁膜の上面を覆うように、均一な膜厚で被覆が可能な絶縁材料である。すなわち、気相成長によって、等方的な成膜を行うことが可能な絶縁材料である。例えば、ＳｉＮ、ＳｉＯ₂、ＳｉＯＮ、Ａｌ₂Ｏ₃、ＡｌＮ、ＺｒＯ₂、ＨｆＯ₂などの等方的な成膜が可能な絶縁材料を利用することが好ましい。さらに、ゲート電極の形成に利用される金属材料との密着性が高く、第２のリセスの底面と側壁面、ならびに、第２の絶縁膜からなる側壁、第１の絶縁膜の上面を覆うように、かかる金属材料による均一な被覆が可能なものを選択することがより好ましい。この要件を含めると、例えば、ＳｉＮ、ＳｉＯ₂、ＳｉＯＮ、Ａｌ₂Ｏ₃などがより好適な絶縁材料である。このゲート絶縁膜の膜厚（ｔ₃）は、電界効果トランジスタを利用する周波数ならびに、使用するゲート電圧Ｖ_Gを考慮して選択されるが、一般に、３ｎｍ≦ｔ₃≦８０ｎｍの範囲、望ましくは、３ｎｍ≦ｔ₃≦３０ｎｍの範囲に選択することが好ましい。

この第２のリセス内を隙間なく埋め込むように形成するゲート電極は、その断面形状はＴ型となるＴ型ゲート電極とする。すなわち、第２のリセス内を隙間なく埋め込んだのち、その上面を所望の平面形状にエッチング加工する際、利用するエッチング・マスクのパターニングが容易に実施できる。また、ゲート電極の幅に対して、その方向のゲート電極のトランス・コンダクタンスを維持する上でも、Ｔ型ゲート電極を採用することが好ましい。

ゲート電極を形成する金属材料として、電子供給層を構成するアンドープＡｌＧａＮに対して、ショットキー障壁高さ（Φ_B）が、Φ_B≧０．８ｅＶのショットキー接合を形成することができる金属材料を利用することが望ましい。なお、前記ショットキー接合形成用の金属材料上に、高い電気伝導度を示す金属材料を積層する構成とすることが好ましい。また、ショットキー接合形成用の金属材料は、その下地層となる、電子供給層を構成するアンドープＡｌＧａＮ、あるいは、ゲート絶縁膜に対する密着性を有するものが好適に利用される。例えば、ゲート電極は、Ｎｉ／Ａｕ、Ｐｔ／Ａｕ、Ｐｄ／Ａｕ、Ｎｉ／Ｐｔ／Ａｕ、Ｎｉ／Ｐｄ／Ａｕなどを使用して作製することが好ましい。

以下に、具体例を示して、本発明をより詳しく説明する。下記の具体例は、本発明の最良の実施形態の一例であるが、本発明は、これらの実施形態に限定されるものではない。

（第一の実施形態）
本発明の第一の実施形態にかかる電界効果トランジスタを、図１を参照して説明する。図１は、該第一の実施形態にかかる電界効果トランジスタの構造を模式的に示す断面図である。

本第一の実施形態にかかる電界効果トランジスタにおいて利用される窒化物半導体は、下記の層状構造を有している。基板１０１上に、バッファ層１０２、厚さ１μｍのＧａＮからなる電子走行層１０３、厚さ２５ｎｍのアンドープＡｌ_0.2Ｇａ_0.8Ｎからなる電子供給層１０４、ｎ型不純物としてＳｉが２×１０¹⁹ｃｍ^-3ドーピングされた、厚さ５ｎｍのＡｌ_0.2Ｇａ_0.8Ｎからなるコンタクト層１０５が、この順にエピタキシャル成長され、積層構造を形成している。該コンタクト層１０５上に、ソース電極１０６とドレイン電極１０７が形成されている。ソース電極１０６とドレイン電極１０７との間に、Ｔ型ゲート電極１０８を設けている。

このＴ型ゲート電極１０８とそれを設ける領域は、下記する構成を有している。

ソース電極１０６とドレイン電極１０７との間の一部で、該コンタクト層１０５をエッチング除去して、電子供給層１０４を露出させ、第１のリセス１１０としている。該コンタクト層１０５上、この第１のリセス１１０以外の領域に、Ｔ型ゲート電極１０８の傘の下に形成された厚さ２００ｎｍのＳｉＮからなる第１の絶縁膜１０９が形成されている。また、第１のリセス１１０中には、その一部に、電子供給層１０４の厚さを５ｎｍまで薄くして、第２のリセス１１２が形成されている。一方、第１のリセス１１０中、第２のリセス１１２以外の領域には、元の膜厚が１００ｎｍのＳｉＮをエッチング加工して形成した、第２の絶縁膜１１１からなる側壁が作製されている。該第２のリセス１１２内、ならびに、該第２の絶縁膜１１１からなる側壁上および該第１絶縁膜１０９上には、厚さ１２ｎｍのＳｉＮよりなるゲート絶縁膜１１３が形成されている。該ゲート絶縁膜１１３上に隙間なく埋め込まれたＴ型ゲート電極１０８が形成されている。該コンタクト層１０５上で該第１絶縁膜１０９が形成されていない領域、該ソース電極１０６上および該ドレイン電極１０７上、ならびに、該Ｔ型ゲート電極１０８上には、オーミック補助電極１１４が形成されている。すなわち、オーミック補助電極１１４は、合計３つの部分に分割されており、該ソース電極１０６と電気的に接続される、ソース電極側の部分、該ドレイン電極１０７と電気的に接続される、ドレイン電極側の部分、ならびに、Ｔ型ゲート電極１０８上に形成されている、Ｔ型ゲート電極上の部分に分かれている。

第２のリセス１１２直下の電子供給層１０４上には、ゲート絶縁膜１１３を介して、Ｔ型ゲート電極１０８が形成されており、ＭＩＳ構造となっている。この第２のリセス１１２直下の電子供給層１０４の厚さは、５ｎｍまで薄くされているため、ゲート電圧Ｖ_Gが、Ｖ_G＝０Ｖでは、この電界効果トランジスタはＯＦＦ状態となっている。この電界効果トランジスタをＯＮ状態とする、ゲートの閾値バイアスＶ_thは、Ｖ_th＝＋０．５Ｖとなっており、エンハンスメント（ノーマリオフ）型の電界効果トランジスタが得られている。

図１に示される構造では、ゲート電圧Ｖ_Gが、Ｖ_G＝０Ｖの状態において、該コンタクト層１０５に覆われている領域の直下、ＧａＮからなる電子走行層１０３とアンドープＡｌ_0.2Ｇａ_0.8Ｎからなる電子供給層１０４の界面には、二次元電子ガスが存在している。また、第１のリセス１１０中、第２のリセス１１２以外の領域は、厚さ２５ｎｍのアンドープＡｌ_0.2Ｇａ_0.8Ｎからなる電子供給層１０４の表面上に、第２の絶縁膜１１１からなる側壁、その上のゲート絶縁膜１１３を介して、Ｔ型ゲート電極１０８のバイアス電圧が印加される。ゲート電圧Ｖ_Gが、Ｖ_G＝０Ｖの状態において、この部分領域の直下でも、電子走行層１０３と電子供給層１０４の界面には、二次元電子ガスが存在する状態となっている。Ｔ型ゲート電極１０８を正にバイアスしてオン状態にしたときには、２次元電子ガスが消失している領域は存在せず、従って低いオン抵抗が得られるという効果がもたらされる。従って、Ｔ型ゲート電極１０８を正にバイアスして、ゲート電圧Ｖ_Gが、閾値バイアスＶ_thに達し、「オン状態」となる時点では、電子走行層１０３と電子供給層１０４の界面には、二次元電子ガスが消失している領域は存在しない。その結果、低い「オン抵抗」を示す、エンハンスメント（ノーマリオフ）型の電界効果トランジスタの動作特性が得られる。

コンタクト層１０５には、ｎ型不純物であるＳｉが２×１０¹⁹ｃｍ^-3の濃度でドーピングされており、この上にソース電極１０６とドレイン電極１０７を形成しており、ソース電極１０６あるいはドレイン電極１０７を、アンドープＡｌ_0.2Ｇａ_0.8Ｎからなる電子供給層１０４上に形成する場合と比較し、接触抵抗の低減がなされている。また、電子供給層１０４を構成するアンドープＡｌ_0.2Ｇａ_0.8Ｎと、コンタクト層１０５を構成する高濃度ドーピングＡｌ_0.2Ｇａ_0.8Ｎは、同じ格子定数を有し、また、両者の界面において、伝導帯端エネルギーＥｃの差違（バンド・オフセット）：ΔＥｃは存在しない。従って、コンタクト層１０５と電子供給層１０４との界面に、負の分極電荷の発生、ならびにバンド・オフセット：ΔＥｃに起因するポテンシャルバリアは発生しない。加えて、コンタクト層１０５自体の膜厚は、５ｎｍと極めて薄く、その抵抗率も十分に低いので、このコンタクト層１０５自体のシリーズ抵抗が極く僅かなものとなっている。

結果的に、コンタクト層１０５を設けていない場合と比較し、上記の構成のコンタクト層１０５を設ける場合は、総合的に、ソース電極１０６あるいはドレイン電極１０７と二次元電子ガスとの間のアクセス抵抗を低減する効果が得られる。

特に、高濃度ドーピングＡｌ_0.2Ｇａ_0.8Ｎからなるコンタクト層１０５は、前記第１のリセス１１０の領域を除く、アンドープＡｌ_0.2Ｇａ_0.8Ｎからなる電子供給層１０４の表面を覆うように形成されている、従って、ソース電極１０６あるいはドレイン電極１０７を通過する電流は、この高濃度ドーピングＡｌ_0.2Ｇａ_0.8Ｎからなるコンタクト層１０５内で横方向への電流拡散を受ける。このコンタクト層１０５内における電流拡散の効果は、コンタクト層１０５の膜厚ｄ_cの増加とともに、電流密度［ｄＩ／ｄＳ］を、ｅｘｐ｛−（ｄ_c）²／（ｄ_cr）²｝と荒く近似できる割合で低減する。この電流拡散効果による電流密度［ｄＩ／ｄＳ］の低減は、アンドープＡｌ_0.2Ｇａ_0.8Ｎからなる電子供給層１０４中のシリーズ抵抗を低減させるため、アクセス抵抗の低減が見みられる。

図３は、前記高濃度ドーピングＡｌ_0.2Ｇａ_0.8Ｎからなるコンタクト層１０５に起因する電流拡散効果に起因するアクセス抵抗の低減効果を説明する、シミュレーション結果を示すグラフである。図３には、電子供給層１０４の膜厚（ｄ_sp1）とコンタクト層１０５の膜厚（ｄ_c）の合計｛ｄ_sp1＋ｄ_c｝を３０ｎｍに固定し、二次元電子ガスによるシート抵抗を５００Ω／□としたとき、ソース電極１０６あるいはドレイン電極１０７と二次元電子ガスとの間のアクセス抵抗と、コンタクト層の膜厚ｄ_cとの関係をシミュレーション計算した結果が示されている。図３によると、コンタクト層１０５の厚さが０ｎｍ、すなわちアンドープＡｌＧａＮよりなる電子供給層１０４に直接ソース電極１０６およびドレイン電極を形成した場合のアクセス抵抗は０．８７Ωｍｍであるが、コンタクト層１０５の厚さを５ｎｍとすることにより、アクセス抵抗は０．１１Ωｍｍとほぼ１／８に低減するという著しい効果が得られることがわかる。

一方、コンタクト層１０５の厚さを５ｎｍに留め、電子供給層の厚さを２５ｎｍと厚さの減少量を抑えていることにより、第１のリセス１１０の外側のコンタクト層１０５が残っている領域のシート抵抗は、５００Ω／□であるのに対して、第１のリセス１１０内のシート抵抗は５５０Ω／□となり、第１のリセス形成に伴うシート抵抗の増加率を１０％に抑制している。図６に示す、従来技術に係る電界効果トランジスタでは、ゲート電極Ｇと凹部７との間の隙間部のシート抵抗が５００ｋΩ／□にも達しており、図１に示す、第一の実施形態の電界効果トランジスタの構成においては、格段に、アクセク抵抗の低減がなされていることがわかる。

また、第２のリセス１１２内で電子供給層１０４とＴ型ゲート電極１０８との間にゲート絶縁膜１１３を設けていることにより、ゲート電極の順方向に電流が流れ始める電圧が＋４Ｖになっている。その結果、図１に示すＭＩＳ型の電界効果トランジスタの「オン状態」において、Ｔ型ゲート電極１０８直下の二次元電子ガス濃度が高くなることで、「オン抵抗」が低減するという効果ももたらされる。

加えて、コンタクト層１０５上にオーミック補助電極１１４を設けることにより、オーミック補助電極１１４とコンタクト層１０５が接触している領域のシート抵抗がさらに低減し、この寄与によって、「オン抵抗」がさらに低減するという効果がもたらされる。

（製造工程）
次に、図２−１、図２−２を参照して、図１に示す第１の実施形態のＭＩＳ型電界効果トランジスタを製造する方法を説明する。

始めに、有機金属気相成長法（ＭＯＶＰＥ： Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）を用いて、基板１０１上に、バッファ層１０２、厚さ１μｍのＧａＮからなる電子走行層１０３、厚さ２５ｎｍのアンドープＡｌ_0.2Ｇａ_0.8Ｎからなる電子供給層１０４、厚さ５ｎｍでｎ型不純物としてＳｉが２×１０¹⁹ｃｍ^-3ドーピングされたＡｌ_0.2Ｇａ_0.8Ｎからなるコンタクト層１０５をこの順にエピタキシャル成長し、作製に利用される窒化物半導体の積層構造を得る（図２−１（ａ））。

次に、蒸着・リフトオフ法を用いて、Ｔｉ／Ａｌ（３０／１８０ｎｍ）電極を、コンタクト層１０５表面の所定場所に形成する。その後、７００℃、６０秒のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）を行って、ソース電極１０６およびドレイン電極１０７を得る（図２−１（ｂ））。

プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、厚さ（ｔ₁）２００ｎｍのＳｉＮからなる第１の絶縁膜１０９を全面に成膜する。その後、ソース電極１０６とドレイン電極１０７との間、第１のリセス１１０を作製すべき位置に、この第１のリセス１１０の平面形状パターンに合わせた、開口パターンを形成したフォトレジスト・マスクを作製する。このフォトレジスト・マスクを利用し、ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法を用いて、ＳｉＮからなる第１の絶縁膜１０９をエッチングする（図２−１（ｃ））。この第１の絶縁膜１０９をマスクにし、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）ドライエッチ法を用いて、コンタクト層１０５をエッチング除去する。前記の開口パターンに合わせて、コンタクト層１０５が除去され、アンドープＡｌ_0.2Ｇａ_0.8Ｎからなる電子供給層１０４の表面が露呈し、第１のリセス１１０が形成される。

その後、全面に、プラズマＣＶＤ法によりＳｉＮからなる第２の絶縁膜１１１を成膜する。この第２の絶縁膜１１１の膜厚（ｔ₂）は、上記の例では、１００ｎｍに選択されている。その際、第１の絶縁膜１０９の上面、第１のリセス１１０の領域では、第１の絶縁膜１０９とコンタクト層１０５のエッチング側面、第１のリセス１１０の底面に露呈している電子供給層１０４の表面が、第２の絶縁膜１１１で被覆される。

さらに、ＲＩＥ法を用いて、作製された第２の絶縁膜１１１に、上面から異方性エッチングを施す。その際、第１の絶縁膜１０９の上面、ならびに、第１のリセス１１０の底面に露呈している電子供給層１０４の表面に形成されている、ＳｉＮからなる第２の絶縁膜１１１をエッチング除去する。その時点で、第１のリセス１１０の領域において、第１の絶縁膜１０９とコンタクト層１０５のエッチング側面を被覆していた部位は、ＳｉＮからなる第２の絶縁膜１１１が、側壁状に残余する。この側壁状に残余している、ＳｉＮからなる第２の絶縁膜１１１を、第２の絶縁膜１１１よりなる側壁として利用する（図２−２（ｄ））。

この段階では、第１のリセス１１０の底面に露呈している電子供給層１０４の平面形状は、第１のリセス１１０の平面形状を基礎として、第２の絶縁膜１１１よりなる側壁で覆われている部分が狭くなっている。一方、第２の絶縁膜１１１よりなる側壁で覆われている部分のサイズ（長さ）は、第１のリセス１１０の側面から、その側面に形成された第２の絶縁膜１１１の膜厚に相当するものとなっている。すなわち、露呈している電子供給層１０４の平面形状において、その長さ（Ｌ₂）は、第１のリセス１１０の平面形状における長さ（Ｌ₁）から、側面に形成された第２の絶縁膜１１１の膜厚（ｔ₂）の２倍を引いた値、Ｌ₂≒Ｌ₁−２×ｔ₂となっている。

第２の絶縁膜１１１よりなる側壁および第１の絶縁膜１０９をマスクとし、ＩＣＰドライエッチ法を用いて、電子供給層１０４を２０ｎｍエッチングして、第２のリセス１１２を形成する。その後、プラズマＣＶＤ法により、ＳｉＮからなるゲート絶縁膜１１３を１２ｎｍ成膜する。次いで、蒸着・リフトオフ法を用いて、Ｎｉ／Ａｕ（３０／３００ｎｍ）を、前記の第２のリセス１１２を埋め込むように形成する。その結果、ゲート絶縁膜１１３上に形成され、パターニングされたＮｉ／Ａｕ（３０／３００ｎｍ）の断面形状は、Ｔ型となり、Ｔ型ゲート電極１０８を得る（図２−２（ｅ））。

Ｔ型ゲート電極１０８をマスクとし、ＲＩＥ法を用いて、ゲート絶縁膜１１３および第１の絶縁膜１０９をエッチング除去する。次いで、Ｔｉ／Ａｌ（１５／６０ｎｍ）を蒸着する。その際、Ｔ型ゲート電極１０８の端部には、厚さ（ｔ₁）２００ｎｍのＳｉＮからなる第１の絶縁膜１０９、厚さ（ｔ₃）１２ｎｍのＳｉＮからなるゲート絶縁膜１１３、Ｎｉ／Ａｕ（３０／３００ｎｍ）で構成される、段差が形成されている。この段差を利用して、蒸着されるＴｉ／Ａｌ（１５／６０ｎｍ）を、ソース電極１０６側の部分、ドレイン電極１０７側の部分、そして、Ｔ型ゲート電極１０８上の部分に分割している。

最後に、６００℃、３０秒のＲＴＡにより、Ｔｉ／Ａｌ（１５／６０ｎｍ）をオーミック補助電極１１４を形成する。図１に示す、ＭＩＳゲート構造を採用している電界効果トランジスタが作製される。

上記の第一の実施形態にかかる電界効果トランジスタでは、コンタクト層１０５に、電子供給層１０４と同じＡｌ組成のＡｌＧａＮであり、ｎ型不純物であるＳｉが２×１０¹⁹ｃｍ^-3の濃度でドーピングしたものを選択している。この高濃度ドーピングＡｌＧａＮからなるコンタクト層１０５上に、ソース電極１０６とドレイン電極１０７を形成し、加えて、オーミック補助電極を設ける構造を採用している。この構造の選択によって、上述するように、ソース電極１０６あるいはドレイン電極１０７と二次元電子ガスとの間のアクセス抵抗を著しく低減できるという利点が得られる。

さらに、第１のリセス１１０内に、第２のリセス１１２を形成する際、第１のリセス１１０の側面に形成される、第２の絶縁膜１１１よりなる側壁をエッチング・マスクとして利用している。第１のリセス１１０の側面に形成される、第２の絶縁膜１１１の膜厚（ｔ₂）を１００ｎｍとすることによって、側壁によって覆われている電子供給層１０４の長さ（Ｌ₃）も、第２の絶縁膜１１１の膜厚（ｔ₂）に相当する、０．１μｍとなっている。加えて、この側壁によって覆われている部分では、電子供給層１０４の膜厚ｄ_spは２５ｎｍとなっており、その直下の電子供給層１０４と電子走行層１０３の界面には二次元電子ガスが存在する状態を達成している。その結果、第１のリセス１１０内の、第２のリセス１１２の形成領域を除く部分、すなわち、第２の絶縁膜１１１よりなる側壁で覆われる部分の長さは、ソース電極１０６側とドレイン電極１０７側に、それぞれ、長さ０．１μｍの小さな領域に限定されている。加えて、この小さな領域は、その直下の電子供給層１０４と電子走行層１０３の界面には二次元電子ガスが存在する状態となっており、リセス形成に起因する「オン抵抗の増加」を最小限に抑制できるという利点が得られる。

利用する電子走行層／電子走行層、ゲート長、ソース電極あるいはドレイン電極とゲート電極の間の距離を同じとする場合、図６に示す、従来のリセス構造電界効果トランジスタにおける「オン抵抗」は、５．５Ωｍｍ程度となる。一方、上記の第一の実施形態にかかる電界効果トランジスタにおける「オン抵抗」は、１．１Ωｍｍとなり、従来のものの１／５に低減されている。

（第二の実施形態）
上記の第一の実施形態においては、高濃度ドーピングＡｌ_0.2Ｇａ_0.8Ｎからなるコンタクト層１０５と、オーミック補助電極１１４とを利用することで、ソース電極とドレイン電極の電極面積を実効的に拡大し、それによって、ソース電極１０６あるいはドレイン電極１０７と二次元電子ガスとの間のアクセス抵抗を顕著に低減する効果を得ている。

なお、高濃度ドーピングＡｌ_0.2Ｇａ_0.8Ｎからなるコンタクト層１０５による電流拡散効果が十分に発揮される場合には、オーミック補助電極１１４を形成しない構成とすることができる。

以下に、オーミック補助電極１１４の形成を省いた、第二の実施形態にかかる電界効果トランジスタの一例を、図４を参照して説明する。

図４に示す、第二の実施形態にかかる電界効果トランジスタにおいて利用される窒化物半導体は、下記の層状構造を有している。基板４０１上に、バッファ層４０２、厚さ１μｍのＧａＮからなる第２のバッファ層４１５、厚さ３ｎｍのＩｎ_0.05Ｇａ_0.95Ｎからなる電子走行層４０３、厚さ２５ｎｍのアンドープＡｌ_0.2Ｇａ_0.8Ｎからなる電子供給層４０４、ｎ型不純物としてＳｉが２×１０¹⁹ｃｍ^-3ドーピングされた、厚さ５ｎｍのＡｌ_0.25Ｇａ_0.75Ｎからなるコンタクト層４０５が、この順にエピタキシャル成長され、積層構造を形成している。該コンタクト層４０５上に、ソース電極４０６とドレイン電極４０７が形成されている。ソース電極４０６とドレイン電極４０７との間に、Ｔ型ゲート電極４０８を設けている。

このＴ型ゲート電極４０８とそれを設ける領域は、下記する構成を有している。

ソース電極４０６とドレイン電極４０７との間の一部で、該コンタクト層４０５をエッチング除去して、電子供給層４０４を露出させ、第１のリセス４１０としている。該コンタクト層４０５上、この第１のリセス４１０以外の領域に、Ｔ型ゲート電極４０８の傘の下に形成された厚さ２００ｎｍのＳｉＮからなる第１の絶縁膜４０９が形成されている。また、第１のリセス４１０中には、その一部に、電子供給層４０４の厚さを４ｎｍまで薄くして、第２のリセス４１２が形成されている。一方、第１のリセス４１０中、第２のリセス４１２以外の領域には、元の膜厚が１２０ｎｍのＳｉＮをエッチング加工して形成した、第２の絶縁膜４１１からなる側壁が作製されている。該第２のリセス４１２内、ならびに、該第２の絶縁膜４１１からなる側壁上および該第１絶縁膜４０９上には、厚さ１５ｎｍのＳｉＮよりなるゲート絶縁膜４１３が形成されている。該ゲート絶縁膜４１３上に隙間なく埋め込まれたＴ型ゲート電極４０８が形成されている。

図４に示す、第二の実施形態にかかる電界効果トランジスタでは、オーミック補助電極を形成していないので、コンタクト層内における電流拡散効果を、コンタクト層上にオーミック補助電極を設けることによって、一層向上させるという効果は失われている。すなわち、コンタクト層上にオーミック補助電極を設けることにより、オーミック補助電極とコンタクト層が接触している領域のシート抵抗がさらに低減し、この寄与によって、「オン抵抗」がさらに低減するという効果は失われている。

一方、オーミック補助電極を形成するための工程、すなわち、第１の絶縁膜とゲート絶縁膜をエッチング除去し、コンタクト層を露出させるＲＩＥ法によるエッチング工程、蒸着工程、ならびに、ＲＴＡによるシンター工程を省くことができ、製造工程の簡略化、それに伴う低コスト化が図られる。

第二の実施形態にかかる電界効果トランジスタの上記の構成では、電子走行層４０３にＩｎＧａＮを採用することで、この層に蓄積される二次元電子ガス濃度を高めることができ、シート抵抗の低減がなされている。この効果は、電界効果トランジスタの「オン抵抗」を低減する際、大きく寄与している。

また、コンタクト層４０５を構成するＡｌＧａＮのＡｌ組成は０．２５であり、電子供給層４０４を構成するＡｌＧａＮのＡｌ組成よりも高くしてあるので、コンタクト層４０５と電子供給層４０４の境界部に存在するポテンシャルバリアは、実効的に低下される。その結果、アクセス抵抗における、コンタクト層４０５と電子供給層４０４の境界部における抵抗成分の寄与を低減できている。加えて、Ｉｎ_0.05Ｇａ_0.95Ｎからなる電子走行層４０３と、Ａｌ_0.2Ｇａ_0.8Ｎからなる電子供給層４０４、Ａｌ_0.25Ｇａ_0.75Ｎからなるコンタクト層４０５の間における格子不整合に起因する歪みは、ＧａＮからなる電子走行層とＡｌ_0.2Ｇａ_0.8Ｎからなる電子供給層の間における格子不整合に起因する歪みより大きくなっている。その効果も、Ａｌ_0.2Ｇａ_0.8Ｎからなる電子供給層４０４とＩｎ_0.05Ｇａ_0.95Ｎからなる電子走行層４０３の界面に蓄積される二次元電子ガス濃度を高める効果を示すため、電界効果トランジスタの「オン抵抗の低減」に寄与している。

第二の実施形態にかかる電界効果トランジスタの上記の構成では、オーミック補助電極に由来する低減効果は失われているが、Ｉｎ_0.05Ｇａ_0.95Ｎからなる電子走行層とＡｌ_0.25Ｇａ_0.75Ｎからなるコンタクト層を採用することによる、アクセス抵抗の低減効果が付与されている。その結果、図６に示す、従来のリセス構造電界効果トランジスタにおける「オン抵抗」は５．５Ωｍｍ程度となるが、上記構成の第二の実施形態にかかる電界効果トランジスタにおける「オン抵抗」は、１．３Ωｍｍとなり、従来のものの１／４以下に低減されている。

（第三の実施形態）
前記第二の実施形態にかかる電界効果トランジスタは、ＭＩＳゲート構造を採用しているが、ＭＥＳゲート構造、すなわち、ショットキー接合型のゲート電極を採用する構成としてもよい。

以下に、ＭＩＳゲート構造に代えて、ショットキー接合型のゲート電極を採用する第三の実施形態にかかる電界効果トランジスタの一例を、図５を参照して説明する。

図５に示す、第二の実施形態にかかる電界効果トランジスタにおいて利用される窒化物半導体は、下記の層状構造を有している。基板５０１上に、バッファ層５０２、厚さ１．５μｍのＧａＮからなる第２のバッファ層５１５、厚さ２ｎｍのＩｎ_0.1Ｇａ_0.9Ｎからなる電子走行層５０３、厚さ２８ｎｍのアンドープＡｌ_0.2Ｇａ_0.8Ｎからなる電子供給層５０４、ｎ型不純物としてＳｉが１×１０²⁰ｃｍ^-3ドーピングされた、厚さ２ｎｍのＡｌ_0.25Ｇａ_0.75Ｎからなるコンタクト層５０５が、この順にエピタキシャル成長され、積層構造を形成している。該コンタクト層５０５上に、ソース電極５０６とドレイン電極５０７が形成されている。ソース電極５０６とドレイン電極５０７との間に、Ｔ型ゲート電極５０８を設けている。

このＴ型ゲート電極５０８とそれを設ける領域は、下記する構成を有している。

ソース電極５０６とドレイン電極５０７との間の一部で、該コンタクト層５０５をエッチング除去して、電子供給層５０４を露出させ、第１のリセス５１０としている。該コンタクト層５０５上、この第１のリセス５１０以外の領域に、Ｔ型ゲート電極５０８の傘の下に形成された厚さ１５０ｎｍのＳｉＮからなる第１の絶縁膜５０９が形成されている。また、第１のリセス５１０中には、その一部に、電子供給層５０４の厚さを３ｎｍまで薄くして、第２のリセス５１２が形成されている。一方、第１のリセス５１０中、第２のリセス５１２以外の領域には、元の膜厚が８０ｎｍのＳｉＮをエッチング加工して形成した、第２の絶縁膜５１１からなる側壁が作製されている。該第２のリセス５１２内に隙間なく埋め込まれたＴ型ゲート電極５０８が形成されている。

図５に示す、第三の実施形態にかかる電界効果トランジスタでは、オーミック補助電極を形成していないので、コンタクト層内における電流拡散効果を、コンタクト層上にオーミック補助電極を設けることによって、一層向上させるという効果は失われている。一方、ｎ型不純物としてＳｉが１×１０²⁰ｃｍ^-3ドーピングされた、厚さ２ｎｍのＡｌ_0.25Ｇａ_0.75Ｎからなるコンタクト層５０５自体は、横方向の拡がり抵抗はより低いため、コンタクト層内における電流拡散効果は、さらに高くなっている。加えて、より高濃度ドーピングされたＡｌ_0.25Ｇａ_0.75Ｎからなるコンタクト層５０５の表面に、ソース電極５０６とドレイン電極５０７を形成しており、その電極部分の接触抵抗は、一層の低減がなされている。

第三の実施形態にかかる電界効果トランジスタの上記の構成では、Ｉｎ_0.1Ｇａ_0.9Ｎからなる電子走行層５０３を採用することで、この層に蓄積される二次元電子ガス濃度を高めることができ、シート抵抗の低減がなされている。特に、Ｉｎ_0.1Ｇａ_0.9Ｎからなる電子走行層５０３と、Ａｌ_0.2Ｇａ_0.8Ｎからなる電子供給層５０４との界面における、伝導帯端エネルギーＥｃの差違（バンド・オフセット）：ΔＥｃ、両者間の格子不整合に起因する歪み、さらには、Ａｌ_0.2Ｇａ_0.8Ｎからなる電子供給層５０４の膜厚は２８ｎｍとなっていることに起因して、蓄積される二次元電子ガス濃度がより高くなっている。この効果は、電界効果トランジスタの「オン抵抗」を低減する際、大きく寄与している。

また、コンタクト層４０５を構成するＡｌＧａＮのＡｌ組成は０．２５であり、電子供給層４０４を構成するＡｌＧａＮのＡｌ組成よりも高くしてあるので、コンタクト層４０５と電子供給層４０４の境界部に存在するポテンシャルバリアは、実効的に低下される。その結果、アクセス抵抗における、コンタクト層４０５と電子供給層４０４の境界部における抵抗成分の寄与を低減できている。加えて、Ｉｎ_0.05Ｇａ_0.95Ｎからなる電子走行層４０３と、Ａｌ_0.2Ｇａ_0.8Ｎからなる電子供給層４０４、Ａｌ_0.25Ｇａ_0.75Ｎからなるコンタクト層４０５の間における格子不整合に起因する歪みは、ＧａＮからなる電子走行層とＡｌ_0.2Ｇａ_0.8Ｎからなる電子供給層の間における格子不整合に起因する歪みより大きくなっている。その効果も、Ａｌ_0.2Ｇａ_0.8Ｎからなる電子供給層４０４とＩｎ_0.05Ｇａ_0.95Ｎからなる電子走行層４０３の界面に蓄積される二次元電子ガス濃度を高める効果を示すため、電界効果トランジスタの「オン抵抗の低減」に寄与している。

一方、上記の第一の実施形態、第二の実施形態の電界効果トランジスタでは、ＭＩＳゲート構造を採用することによって、「オン状態」となるゲート電極バイアスの閾値：Ｖ_Tを高くしている。ゲート電極バイアスが、閾値：Ｖ_Tに達する前に、第２のリセス直下の領域以外の、第１のリセス中の領域は、二次元電子ガスが蓄積されている状態となる。そのため、「オン状態」に達する時点で、二次元電子ガス密度が消失している領域が残ることに由来する「オン抵抗」を上昇させる要因は排除されている。それに対して、第三の実施形態の電界効果トランジスタでは、ショットキー接合型のゲート電極を採用するため、「オン状態」となるゲート電極バイアスの閾値：Ｖ_Tが相対的に低下することを抑制するため、第２のリセス５１２直下の電子供給層５０４の厚さを３ｎｍまで薄くしている。その結果、第三の実施形態の電界効果トランジスタにおいても、ゲート電極バイアスが、閾値：Ｖ_Tに達する前に、第２のリセス直下の領域以外の、第１のリセス中の領域は、二次元電子ガスが蓄積されている状態となる。

一方、第三の実施形態の電界効果トランジスタの構成を選択すると、オーミック補助電極を形成するための工程に加えて、ゲート絶縁膜を形成する工程を省くことができ、製造工程の簡略化、それに伴う低コスト化の効果はより高くなる。

第三の実施形態にかかる電界効果トランジスタの上記の構成では、オーミック補助電極に由来する低減効果は失われているが、Ｉｎ_0.1Ｇａ_0.9Ｎからなる電子走行層、Ｓｉが１×１０²⁰ｃｍ^-3ドーピングされた、Ａｌ_0.25Ｇａ_0.75Ｎからなるコンタクト層、膜厚がより厚いＡｌ_0.2Ｇａ_0.8Ｎからなる電子供給層を採用することによる、アクセス抵抗の低減効果が付与されている。その結果、図６に示す、従来のリセス構造電界効果トランジスタにおける「オン抵抗」は５．５Ωｍｍ程度となるが、上記構成の第二の実施形態にかかる電界効果トランジスタにおける「オン抵抗」は、１．８Ωｍｍとなり、従来のものの１／３以下に低減されている。

以上、本発明にかかる各実施形態の電界効果トランジスタにおける「オン抵抗」の低減に利用される原理をより詳しく説明するために、各窒化物半導体の組成やドーピング濃度や厚さ、各電極の金属の種類や積層構造、各絶縁膜の種類や膜厚などを具体的に開示している。なお、以上に説明した「オン抵抗」の低減に利用される原理を満足する限り、その構成は、上記の具体例に開示した数値や材料に限定されるものではなく、およそ窒化物半導体を用いた電界効果トランジスタを製造する上で一般的に使用されている材料や構造を広く用いることができる。

本発明にかかる窒化物半導体を用いたエンハンスメント（ノーマリーオフ）型電界効果トランジスタは、低オン抵抗であり、消費電力を小さくできる構造を有する利点を活用して、携帯電話の基地局や衛星通信システムなどで用いられる大出力マイクロ波増幅器を構成するトランジスタや、ＰＣの電源や自動車のパワーステアリングなどの電力制御装置に使用されるトランジスタへの応用が可能である。

本発明の第１の実施形態にかかる電界効果トランジスタの構成の一例を模式的に示す断面図である。 本発明の第１の実施形態にかかる電界効果トランジスタの製造工程中、（ａ）エピタキシャル成長工程、（ｂ）ソース電極およびドレイン電極の形成工程、（ｃ）第１の絶縁膜のエッチング工程を模式的に説明する断面図である。 本発明の第１の実施形態にかかる電界効果トランジスタの製造工程中、（ｄ）第２の絶縁膜の異方的エッチングもよる側壁の形成工程、（ｅ）ゲート絶縁膜上へのＴ型ゲート電極の形成工程を模式的に説明する断面図である。 本発明の第１の実施形態にかかる電界効果トランジスタの構成において、高濃度ドーピングＡｌＧａＮからなるコンタクト層を設けることによるアクセス抵抗の低減効果における、コンタクト層の膜厚の依存性をシミュレーション計算した結果を示すグラフである。 本発明の第２の実施形態にかかる電界効果トランジスタの構成の一例を模式的に示す断面図である。 本発明の第３の実施形態にかかる電界効果トランジスタの構成の一例を模式的に示す断面図である。 従来のリセスゲート構造を有する電界効果トランジスタの構造の一例を模式的に示す断面図である。 従来のリセスゲート構造を有する電界効果トランジスタの製造工程中、（ａ）エピタキシャル成長工程、（ｂ）リセス構造形成のための選択的酸化処理工程、（ｃ）選択的酸化領域のエッチング除去によるリセス形成工程を模式的に説明する断面図である。

符号の説明

１ 基板
２ バッファ層
３ 電子走行層
４ 電子供給層
６ ２次元電子ガス
７ 凹部
８ ゲート直下に相当する部分
９ 中間層
１０ ＳｉＯ₂層
１１ 酸化層
１０１、４０１、５０１ 基板
１０２、４０２、５０２ バッファ層
１０３、４０３、５０３ 電子走行層
１０４、４０４、５０４ 電子供給層
１０５、４０５、５０５ コンタクト層
１０６、４０６、５０６ ソース電極
１０７、４０７、５０７ ドレイン電極
１０８、４０８、５０８ Ｔ型ゲート電極
１０９、４０９、５０９ 第１の絶縁膜
１１０、４１０、５１０ 第１のリセス
１１１、４１１、５１１ 第２の絶縁膜
１１２、４１２、５１２ 第２のリセス
１１３、４１３ ゲート絶縁膜
１１４ オーミック補助電極
４１５、５１５ 第２のバッファ層（ＧａＮ）

Claims (8)

1. 窒化物半導体を用いた電界効果トランジスタであって、
   前記窒化物半導体の層状構造は、
   ＧａＮまたはＩｎＧａＮからなる電子走行層と、
   ＡｌＧａＮからなる電子供給層と、
   ＡｌＧａＮからなるコンタクト層がこの順に積層された構造を含み；
   該電界効果トランジスタは、
   前記コンタクト層上に形成されたソース電極とドレイン電極と、
   該ソース電極と該ドレイン電極との間に設けるＴ型ゲート電極を具えており；
   前記Ｔ型ゲート電極を設ける領域には、
   該ソース電極と該ドレイン電極との間の一部で、前記コンタクト層をエッチング除去して形成される第１のリセスと、
   前記コンタクト層上、前記第１のリセス以外の領域で該Ｔ型ゲート電極の傘の下に形成されている第１の絶縁膜と、
   前記第１のリセス中の一部で、前記電子供給層の膜厚を薄くして形成される第２のリセスと、
   該第１のリセス内で、該第２のリセス以外の領域に形成される、第２の絶縁膜からなる側壁と、
   該第２のリセス内、ならびに、該第２の絶縁膜からなる側壁上および該第１の絶縁膜上に形成されているゲート絶縁膜が設けられ；
   該Ｔ型ゲート電極は、該ゲート絶縁膜上に隙間なく埋め込まれて形成されており；
   前記Ｔ型ゲート電極を設ける領域を除く該コンタクト層上で、前記第１の絶縁膜の形成がなされていない領域上、該ソース電極上および該ドレイン電極上、ならびに、該Ｔ型ゲート電極上に形成されているオーミック補助電極を具えている
   ことを特徴とする窒化物半導体を用いた電界効果トランジスタ。
2. 窒化物半導体を用いた電界効果トランジスタであって、
   前記窒化物半導体の層状構造は、
   ＧａＮまたはＩｎＧａＮからなる電子走行層と、
   ＡｌＧａＮからなる電子供給層と、
   ＡｌＧａＮからなるコンタクト層がこの順に積層された構造を含み；
   該電界効果トランジスタは、
   前記コンタクト層上に形成されたソース電極とドレイン電極と、
   該ソース電極と該ドレイン電極との間に設けるＴ型ゲート電極を具えており；
   前記Ｔ型ゲート電極を設ける領域には、
   該ソース電極と該ドレイン電極との間の一部で、前記コンタクト層をエッチング除去して形成される第１のリセスと、
   前記コンタクト層上、前記第１のリセス以外の領域で該Ｔ型ゲート電極の傘の下に形成されている第１の絶縁膜と、
   前記第１のリセス中の一部で、前記電子供給層の膜厚を薄くして形成される第２のリセスと、
   該第１のリセス内で、該第２のリセス以外の領域に形成される、第２の絶縁膜からなる側壁と、
   該第２のリセス内、ならびに、該第２の絶縁膜からなる側壁上および該第１の絶縁膜上に形成されているゲート絶縁膜が設けられ；
   該Ｔ型ゲート電極は、該ゲート絶縁膜上に隙間なく埋め込まれて形成されている
   ことを特徴とする窒化物半導体を用いた電界効果トランジスタ。
3. 窒化物半導体を用いた電界効果トランジスタであって、
   前記窒化物半導体の層状構造は、
   ＧａＮまたはＩｎＧａＮからなる電子走行層と、
   ＡｌＧａＮからなる電子供給層と、
   ＡｌＧａＮからなるコンタクト層がこの順に積層された構造を含み；
   該電界効果トランジスタは、
   前記コンタクト層上に形成されたソース電極とドレイン電極と、
   該ソース電極と該ドレイン電極との間に設けるＴ型ゲート電極を具えており；
   前記Ｔ型ゲート電極を設ける領域には、
   該ソース電極と該ドレイン電極との間の一部で、前記コンタクト層をエッチング除去して形成される第１のリセスと、
   前記コンタクト層上、前記第１のリセス以外の領域で該Ｔ型ゲート電極の傘の下に形成されている第１の絶縁膜と、
   前記第１のリセス中の一部で、前記電子供給層の膜厚を薄くして形成される第２のリセスと、
   該第１のリセス内で、該第２のリセス以外の領域に形成される、第２の絶縁膜からなる側壁が設けられ；
   該Ｔ型ゲート電極は、該第２のリセス内に隙間なく埋め込まれて形成されている
   ことを特徴とする窒化物半導体を用いた電界効果トランジスタ。
4. 窒化物半導体を用いた電界効果トランジスタであって、
   前記窒化物半導体の層状構造は、
   ＧａＮまたはＩｎＧａＮからなる電子走行層と、
   ＡｌＧａＮからなる電子供給層と、
   ＡｌＧａＮからなるコンタクト層がこの順に積層された構造を含み；
   該電界効果トランジスタは、
   前記コンタクト層上に形成されたソース電極とドレイン電極と、
   該ソース電極と該ドレイン電極との間に設けるＴ型ゲート電極を具えており；
   前記Ｔ型ゲート電極を設ける領域には、
   該ソース電極と該ドレイン電極との間の一部で、前記コンタクト層をエッチング除去して形成される第１のリセスと、
   前記コンタクト層上、前記第１のリセス以外の領域で該Ｔ型ゲート電極の傘の下に形成されている第１の絶縁膜と、
   前記第１のリセス中の一部で、前記電子供給層の膜厚を薄くして形成される第２のリセスと、
   該第１のリセス内で、該第２のリセス以外の領域に形成される、第２の絶縁膜からなる側壁が設けられ；
   該Ｔ型ゲート電極は、該第２のリセス内に隙間なく埋め込まれて形成されており；
   前記Ｔ型ゲート電極を設ける領域を除く該コンタクト層上で、前記第１の絶縁膜の形成がなされていない領域上、該ソース電極上および該ドレイン電極上、ならびに、該Ｔ型ゲート電極上に形成されているオーミック補助電極を具えている
   ことを特徴とする窒化物半導体を用いた電界効果トランジスタ。
5. 窒化物半導体を用いた電界効果トランジスタを製造する方法であって、
   エピタキシャル成長によって、少なくとも、窒化物半導体からなる電子走行層、電子供給層、コンタクト層を含む前記窒化物半導体の層状構造を形成する工程と、
   該コンタクト層上に、ソース電極とドレイン電極を形成する工程と、
   該ソース電極とドレイン電極、ならびに該コンタクト層上に第１の絶縁膜を形成する工程と、
   該ソース電極と該ドレイン電極の間の一部で、該第１の絶縁膜をエッチング除去する工程と、
   第１の絶縁膜をマスクとして、該コンタクト層をエッチング除去して、第１のリセスを形成する工程と、
   少なくとも該第１のリセスを覆う、第２の絶縁膜を形成する工程と、
   該第２の絶縁膜に異方性エッチングを施して、該第１リセス内に該第２絶縁膜よりなる側壁を形成する工程と、
   該側壁をマスクとして該電子供給層をエッチングして、第２のリセスを形成する工程と、
   ゲート絶縁膜を形成する工程と、
   Ｔ型ゲート電極を、第２のリセス内の該ゲート絶縁膜上に隙間なく形成する工程と、
   該Ｔ型ゲート電極の傘をマスクとして、該第１の絶縁膜を異方性エッチングにより除去する工程と、
   オーミック補助電極を形成する工程と
   を有する
   ことを特徴とする電界効果トランジスタの製造方法。
6. 窒化物半導体を用いた電界効果トランジスタを製造する方法であって、
   エピタキシャル成長によって、少なくとも、窒化物半導体からなる電子走行層、電子供給層、コンタクト層を含む前記窒化物半導体の層状構造を形成する工程と、
   該コンタクト層上に、ソース電極とドレイン電極を形成する工程と、
   該ソース電極とドレイン電極、ならびに該コンタクト層上に第１の絶縁膜を形成する工程と、
   該ソース電極と該ドレイン電極の間の一部で、該第１の絶縁膜をエッチング除去する工程と、
   第１の絶縁膜をマスクとして、該コンタクト層をエッチング除去して、第１のリセスを形成する工程と、
   少なくとも該第１のリセスを覆う、第２の絶縁膜を形成する工程と、
   該第２の絶縁膜に異方性エッチングを施して、該第１リセス内に該第２絶縁膜よりなる側壁を形成する工程と、
   該側壁をマスクとして該電子供給層をエッチングして、第２のリセスを形成する工程と、
   ゲート絶縁膜を形成する工程と、
   Ｔ型ゲート電極を、第２のリセス内の該ゲート絶縁膜上に隙間なく形成する工程と、
   を有する
   ことを特徴とする電界効果トランジスタの製造方法。
7. 窒化物半導体を用いた電界効果トランジスタを製造する方法であって、
   エピタキシャル成長によって、少なくとも、窒化物半導体からなる電子走行層、電子供給層、コンタクト層を含む前記窒化物半導体の層状構造を形成する工程と、
   該コンタクト層上に、ソース電極とドレイン電極を形成する工程と、
   該ソース電極とドレイン電極、ならびに該コンタクト層上に第１の絶縁膜を形成する工程と、
   該ソース電極と該ドレイン電極の間の一部で、該第１の絶縁膜をエッチング除去する工程と、
   第１の絶縁膜をマスクとして、該コンタクト層をエッチング除去して、第１のリセスを形成する工程と、
   少なくとも該第１のリセスを覆う、第２の絶縁膜を形成する工程と、
   該第２の絶縁膜に異方性エッチングを施して、該第１リセス内に該第２絶縁膜よりなる側壁を形成する工程と、
   該側壁をマスクとして該電子供給層をエッチングして、第２のリセスを形成する工程と、
   Ｔ型ゲート電極を、第２のリセス内に隙間なく形成する工程と、
   を有する
   ことを特徴とする電界効果トランジスタの製造方法。
8. 窒化物半導体を用いた電界効果トランジスタを製造する方法であって、
   エピタキシャル成長によって、少なくとも、窒化物半導体からなる電子走行層、電子供給層、コンタクト層を含む前記窒化物半導体の層状構造を形成する工程と、
   該コンタクト層上に、ソース電極とドレイン電極を形成する工程と、
   該ソース電極とドレイン電極、ならびに該コンタクト層上に第１の絶縁膜を形成する工程と、
   該ソース電極と該ドレイン電極の間の一部で、該第１の絶縁膜をエッチング除去する工程と、
   第１の絶縁膜をマスクとして、該コンタクト層をエッチング除去して、第１のリセスを形成する工程と、
   少なくとも該第１のリセスを覆う、第２の絶縁膜を形成する工程と、
   該第２の絶縁膜に異方性エッチングを施して、該第１リセス内に該第２絶縁膜よりなる側壁を形成する工程と、
   該側壁をマスクとして該電子供給層をエッチングして、第２のリセスを形成する工程と、
   Ｔ型ゲート電極を、第２のリセス内に隙間なく形成する工程と、
   オーミック補助電極を形成する工程と
   を有する
   ことを特徴とする電界効果トランジスタの製造方法。

Images