JP2008140400A - 電子タグおよびその製造方法 - Google Patents

Abstract

【課題】非接触型電子タグの薄型化、高信頼化を図る。
【解決手段】電子タグ用インレット１は、ポリイミド樹脂フィルムからなる長方形の絶縁フィルム２の一面に接着したＣｕ箔からなるアンテナ３と、このアンテナ３に接続された半導体チップ５とを備えている。アンテナ３のほぼ中央部には、その一端がアンテナ３の外縁に達するスリット７が形成されている。半導体チップ５の主面上には、回路の端子を構成するＡｕバンプ９ａ、９ｂとダミーのＡｕバンプ９ｃ、９ｄとが形成され、これら４個のＡｕバンプ９ａ、９ｂ、９ｃ、９ｄがアンテナ３と一体に形成されたリード１０に接続されている。
【選択図】図６

Description

本発明は、非接触型電子タグおよびその製造技術に関し、特に、電子タグの薄型化、高信頼化に適用して有効な技術に関する。

非接触型の電子タグは、半導体チップ内のメモリ回路に所望のデータを記憶させ、マイクロ波を使ってこのデータを読み取るようにしたタグである。

特開平１０−１３２９６号公報（特許文献１）には、この種の非接触型電子タグの一例が開示されている。この電子タグは、マイクロ波受信用のアンテナをリードフレームで構成し、このリードフレーム上に実装した半導体チップを樹脂封止した構成になっている。
特開平１０−１３２９６号公報

電子タグは、半導体チップ内のメモリ回路にデータを記憶させるため、バーコードを利用したタグなどに比べて大容量のデータを記憶できる利点がある。また、メモリ回路に記憶させたデータは、バーコードに記憶させたデータに比べて不正な改竄が困難であるという利点もある。

しかしながら、この種の電子タグは、バーコードを利用したタグなどに比べて構造が複雑であることから、その製造コストが高く、これが電子タグの普及を妨げる一因となっている。

そこで、本発明者は、構造を単純化した安価な電子タグ用インレットの開発を進めている。このインレットは、リードフレームで構成したアンテナに半導体チップを実装し、アンテナと半導体チップをＡｕワイヤで電気的に接続すると共に、半導体チップとＡｕワイヤをポッティング樹脂で封止した構造になっている。

しかしながら、上記インレットは、リードフレームで構成したアンテナと半導体チップをＡｕワイヤで接続しているため、半導体チップとＡｕワイヤをポッティング樹脂で封止すると、インレット全体の厚さが０．６ｍｍ前後まで厚くなってしまい、電子タグ用インレットに求められる薄型化を実現できないという問題や、アンテナ部の屈曲変形に対して十分な柔軟性が得られ難いという問題が生じている。

本発明の目的は、電子タグの薄型化、高信頼化を実現することができる技術を提供することにある。

本発明の他の目的は、薄型で柔軟性が高く、しかも低価格な電子タグを実現することができる技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
（１）本発明の電子タグは、主面、前記主面と反対側の裏面、及び前記主面から前記裏面に達するデバイスホールを有する絶縁フィルムと、導体層から成り、主面、及び前記主面と反対側の裏面を有し、前記裏面が前記絶縁フィルムの前記主面と対向するように、前記絶縁フィルムの主面に貼り付けられたアンテナと、前記デバイスホールの内部に位置するように、前記アンテナの前記裏面に複数のバンプ電極を介して搭載された半導体チップと、前記半導体チップ、及び前記複数のバンプ電極を封止する樹脂とを含んでいる。
（２）本発明の電子タグの製造方法は、以下の工程を含んでいる。
（ａ）主面、前記主面と反対側の裏面、及び前記主面から前記裏面に達するデバイスホールを有する絶縁フィルムを準備する工程、
（ｂ）導体層から成り、主面、前記主面と反対側の裏面、及び前記主面から前記裏面に達するスリットを有するアンテナを準備する工程、
（ｃ）前記アンテナの前記裏面が前記絶縁フィルムの前記主面と対向するように、前記絶縁フィルムの主面に前記アンテナを貼り付ける工程、
（ｄ）前記絶縁フィルムの前記裏面側から前記デバイスホールの内部に半導体チップを供給し、前記アンテナの前記裏面に複数のバンプ電極を介して前記半導体チップを搭載する工程、
（ｅ）前記アンテナの前記主面側から前記アンテナの前記スリットを介して樹脂を供給し、前記半導体チップ、及び前記複数のバンプ電極を封止する工程。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。

本発明の一態様によれば、薄型で曲げ強度が高い電子タグを低価格で実現することができる。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。

図１は、本実施形態の電子タグ用インレットを示す平面図（表面側）、図２は、図１の一部を拡大して示す平面図、図３は、本実施形態の電子タグ用インレットを示す側面図、図４は、本実施形態の電子タグ用インレットを示す平面図（裏面側）、図５は、図４の一部を拡大して示す平面図である。

本実施形態の電子タグ用インレット（以下、単にインレットという）１は、マイクロ波受信用のアンテナを備えた非接触型電子タグの主要部を構成するものである。このインレット１は、細長い長方形の絶縁フィルム２の一面に接着されたＣｕ箔からなるアンテナ３と、表面および側面がポッティング樹脂４で封止された状態でアンテナ３に接続された半導体チップ５とを備えている。絶縁フィルム２の一面（アンテナ３が形成された面）には、アンテナ３や半導体チップ５を保護するためのカバーフィルム６が必要に応じてラミネートされる。

上記絶縁フィルム２の長辺方向に沿ったアンテナ３の長さは、例えば５６ｍｍであり、周波数２．４５ＧＨｚのマイクロ波を効率よく受信できるように最適化されている。また、アンテナ３の幅は３ｍｍであり、インレット１の小型化と強度の確保とが両立できるように最適化されている。

アンテナ３のほぼ中央部には、その一端がアンテナ３の外縁に達する「Ｌ」字状のスリット７が形成されており、このスリット７の中途部には、ポッティング樹脂４で封止された半導体チップ５が実装されている。

図６および図７は、上記スリット７が形成されたアンテナ３の中央部付近を拡大して示す平面図であり、図６はインレット１の表面側、図７は裏面側をそれぞれ示している。なお、これらの図では、半導体チップ５を封止するポッティング樹脂４およびカバーフィルム６の図示は、省略してある。

図示のように、スリット７の中途部には、絶縁フィルム２の一部を打ち抜いて形成したデバイスホール８が形成されており、前記半導体チップ５は、このデバイスホール８の中央部に配置されている。デバイスホール８の寸法は、例えば縦×横＝０．８ｍｍ×０．８ｍｍであり、半導体チップ５の寸法は、縦×横＝０．４８ｍｍ×０．４８ｍｍである。

図６に示すように、半導体チップ５の主面上には、例えば４個のＡｕバンプ９ａ、９ｂ、９ｃ、９ｄが形成されている。また、これらのＡｕバンプ９ａ、９ｂ、９ｃ、９ｄのそれぞれには、アンテナ３と一体に形成され、その一端がデバイスホール８の内側に延在するリード１０が接続されている。

上記４本のリード１０のうち、２本のリード１０は、スリット７によって２分割されたアンテナ３の一方からデバイスホール８の内側に延在し、半導体チップ５のＡｕバンプ９ａ、９ｃと電気的に接続されている。また、残り２本のリード１０は、アンテナ３の他方からデバイスホール８の内側に延在し、半導体チップ５のＡｕバンプ９ｂ、９ｄと電気的に接続されている。

図８は、上記半導体チップ５の主面に形成された４個のＡｕバンプ９ａ、９ｂ、９ｃ、９ｄのレイアウトを示す平面図、図９は、Ａｕバンプ９ａの近傍の拡大断面図、図１０は、Ａｕバンプ９ｃの近傍の拡大断面図、図１１は、半導体チップ５に形成された回路のブロック図である。

半導体チップ５は、厚さ＝０．１５ｍｍ程度の単結晶シリコン基板からなり、その主面には、図１１に示すような整流・送信、クロック抽出、セレクタ、カウンタ、ＲＯＭなどからなる回路が形成されている。ＲＯＭは、１２８ビットの記憶容量を有しており、バーコードなどの記憶媒体に比べて大容量のデータを記憶することができる。また、ＲＯＭに記憶させたデータは、バーコードに記憶させたデータに比べて不正な改竄が困難であるという利点がある。

上記回路が形成された半導体チップ５の主面上には、４個のＡｕバンプ９ａ、９ｂ、９ｃ、９ｄが形成されている。これら４個のＡｕバンプ９ａ、９ｂ、９ｃ、９ｄは、図８の二点鎖線で示す一対の仮想的な対角線上に位置し、かつこれらの対角線の交点（半導体チップ５の主面の中心）からの距離がほぼ等しくなるようにレイアウトされている。これらのＡｕバンプ９ａ、９ｂ、９ｃ、９ｄは、例えば周知の電解メッキ法を用いて形成されたもので、その高さは、例えば１５μｍ程度である。

なお、これらＡｕバンプ９ａ、９ｂ、９ｃ、９ｄのレイアウトは、図８に示したレイアウトに限られるものではないが、チップ接続時の加重に対してバランスを取りやすいレイアウトであることが好ましく、例えば平面レイアウトにおいてＡｕバンプの接線によって形成される多角形が、チップの中心を囲む様に配置するのが好ましい。

上記４個のＡｕバンプ９ａ、９ｂ、９ｃ、９ｄのうち、例えばＡｕバンプ９ａは、前記図１１に示す回路の入力端子を構成し、Ａｕバンプ９ｂは、ＧＮＤ端子を構成している。また、残り２個のＡｕバンプ９ｃ、９ｄは、上記回路には続されていないダミーのバンプを構成している。

図９に示すように、回路の入力端子を構成するＡｕバンプ９ａは、半導体チップ５の主面を覆うパッシベーション膜２０とポリイミド樹脂２１とをエッチングして露出させた最上層メタル配線２２の上に形成されている。また、Ａｕバンプ９ａと最上層メタル配線２２との間には、両者の密着力を高めるためのバリアメタル膜２３が形成されている。パッシベーション膜２０は、例えば酸化シリコン膜と窒化シリコン膜との積層膜で構成され、最上層メタル配線２２は、例えばＡｌ合金膜で構成されている。また、バリアメタル膜２３は、例えばＡｌ合金膜に対する密着力が高いＴｉ膜と、Ａｕバンプ９ａに対する密着力が高いＰｄ膜との積層膜で構成されている。図示は省略するが、回路のＧＮＤ端子を構成するＡｕバンプ９ｂと最上層メタル配線２２との接続部も、上記と同様の構成になっている。一方、図１０に示すように、ダミーのバンプを構成するＡｕバンプ９ｃ（および９ｄ）は、上記最上層メタル配線２２と同一配線層に形成されたメタル層２４に接続されているが、このメタル層２４は、前記回路に接続されていない。

このように、本実施の形態のインレット１は、絶縁フィルム２の一面に形成したアンテナ３の一部に、その一端がアンテナ３の外縁に達するスリット７を設け、このスリット７によって２分割されたアンテナ３の一方に半導体チップ５の入力端子（Ａｕバンプ９ａ）を接続し、他方に半導体チップ５のＧＮＤ端子（Ａｕバンプ９ｂ）を接続する。この構成により、アンテナ３の実効的な長さを長くすることができるので、必要なアンテナ長を確保しつつ、インレット１の小型化を図ることができる。

また、本実施の形態のインレット１は、半導体チップ５の主面上に、回路の端子を構成するＡｕバンプ９ａ、９ｂとダミーのＡｕバンプ９ｃ、９ｄとを設け、これら４個のＡｕバンプ９ａ、９ｂ、９ｃ、９ｄをアンテナ３のリード１０に接続する。この構成により、回路に接続された２個のＡｕバンプ９ａ、９ｂのみをリード１０に接続する場合に比べて、Ａｕバンプとリード１０の実効的な接触面積が大きくなるので、Ａｕバンプとリード１０の接着強度、すなわち両者の接続信頼性が向上する。また、４個のＡｕバンプ９ａ、９ｂ、９ｃ、９ｄを図８に示したようなレイアウトで半導体チップ５の主面上に配置することにより、Ａｕバンプ９ａ、９ｂ、９ｃ、９ｄにリード１０を接続した際に、半導体チップ５が絶縁フィルム２に対して傾くことがない。これにより、半導体チップ５をポッティング樹脂４で確実に封止することができるので、インレット１の製造歩留まりが向上する。

次に、上記のように構成されたインレット１の製造方法を図１２〜図２０を用いて説明する。

図１２は、インレット１の製造に用いる絶縁フィルム２を示す平面図、図１３は、図１２の一部を拡大して示す平面図である。

図に示すように、絶縁フィルム２は、リール２５に巻き取られた状態でインレット１の製造工程に搬入される。この絶縁フィルム２の一面には、あらかじめ多数のアンテナ３が所定の間隔で形成されている。これらのアンテナ３を形成するには、例えば絶縁フィルム２の一面に厚さ１８μｍ程度のＣｕ箔を接着し、このＣｕ箔をアンテナ３の形状にエッチングする。このとき、それぞれのアンテナ３に、前述したスリット７およびリード１０を形成する。その後、リード１０の表面にＳｎ（錫）メッキを施す。絶縁フィルムおよびアンテナをさらに薄く形成するには、例えば厚さ３８μｍ程度の絶縁フィルム表面に、第１のＣｕ膜をスパッタリング法により形成し、前記第１のＣｕ膜をシード層として電解メッキ法により、前記第１のＣｕ膜よりも厚い第２のＣｕ膜を形成し、これら第１および第２のＣｕ膜をパターニングすればよい。

上記絶縁フィルム２は、フィルムキャリアテープの規格に従ったもので、例えば幅５０μｍまたは７０ｍｍ、厚さ７５μｍのポリイミド樹脂フィルムからなり、その一部には、前記図６、図７に示したデバイスホール８が形成されている。また、絶縁フィルム２の両側部には、絶縁フィルム２を搬送するためのスプロケットホール２６が所定の間隔で形成されている。デバイスホール８およびスプロケットホール２６は、絶縁フィルム２の一部をパンチで打ち抜くことによって形成される。

次に、図１４に示すように、ボンディングステージ３１とボンディングツール３２とを備えたインナーリードボンダ３０にリール２５を装着し、ボンディングステージ３１の上面に沿って絶縁フィルム２を移動させながら、アンテナ３に半導体チップ５を接続する。

アンテナ３に半導体チップ５を接続するには、図１５（図１４の要部拡大図）に示すように、１００℃程度に加熱したボンディングステージ３１の上に半導体チップ５を搭載し、この半導体チップ５の真上に絶縁フィルム２のデバイスホール８を位置決めした後、デバイスホール８の内側に突出したリード１０の上面に４００℃程度に加熱したボンディングツール３２を押し当て、Ａｕバンプ（９ａ〜９ｄ）とリード１０を接触させる。このとき、ボンディングツール３２に所定の荷重を２秒程度印加することにより、リード１０の表面に形成されたＳｎメッキとＡｕバンプ（９ａ〜９ｄ）との界面にＡｕ−Ｓｎ共晶合金層が形成され、Ａｕバンプ（９ａ〜９ｄ）とリード１０が互いに接着する。

次に、ボンディングステージ３１の上に新たな半導体チップ５を搭載し、続いて絶縁フィルム２をアンテナ３の１ピッチ分だけ移動させた後、上記と同様の操作を行うことによって、この半導体チップ５をアンテナ３に接続する。以後、上記と同様の操作を繰り返すことによって、絶縁フィルム２に形成された全てのアンテナ３に半導体チップ５を接続する。半導体チップ５とアンテナ３の接続作業が完了した絶縁フィルム２は、リール２５に巻き取られた状態で次の樹脂封止工程に搬送される。

なお、Ａｕバンプ（９ａ〜９ｄ）とリード１０の接続信頼性を向上させるためには、図１６に示すように、４本のリード１０をアンテナ３の長辺方向と直交する方向に延在させた方がよい。図１７に示すように、４本のリード１０をアンテナ３の長辺方向と平行に延在させた場合は、完成したインレット１を折り曲げたときに、Ａｕバンプ（９ａ〜９ｄ）とリード１０の接合部に強い引っ張り応力が働くので、両者の接続信頼性が低下する虞れがある。

半導体チップ５の樹脂封止工程では、図１８および図１９に示すように、デバイスホール８の内側に実装された半導体チップ５の上面および側面にディスペンサ３３などを使ってポッティング樹脂４を供給し、その後、ポッティング樹脂４を加熱炉内でベークする。図示は省略するが、この樹脂封止工程においても、絶縁フィルム２を移動させながら、ポッティング樹脂４の供給およびベーク処理を行う。そして、樹脂封止作業が完了した絶縁フィルム２は、リール２５に巻き取られた状態で次の検査工程に搬送され、半導体チップ５とアンテナ３の接続状態や外観の良否の検査が行われる。絶縁フィルム２に形成された多数のアンテナ３は、互いに電気的に分離された状態になっているので、個々のアンテナ３と半導体チップ５の導通試験は、容易に実施することができる。その後、絶縁フィルム２の一面（アンテナ３が形成された面）にカバーフィルム６（図３参照）をラミネートすることにより、インレット１の製造工程が完了する。

上記のようにして製造されたインレット１は、図２０に示すように、リール２５に巻き取られた状態で梱包され、顧客先に出荷される。

上記インレット１を購入した顧客は、絶縁フィルム２を切断することによって、前記図１〜図５に示すような個片化されたインレット１を得た後、このインレット１と他の部材とを組み合わせて電子タグを作製する。例えば図２１は、インレット１の裏面に両面接着テープなどを貼り付けて電子タグを作製し、これを伝票３４などの物品の表面に貼り付けた例を示している。

上記した本実施の形態によれば、フレキシブルな絶縁フィルム２の一面に貼り付けた薄いＣｕ箔によってアンテナ３を構成しているので、Ｃｕを基材とするアンテナを有するインレットに比較して、薄型であり、かつ柔軟性に富むインレット１を実現することができる。また、アンテナ３と一体に形成されたリード１０に半導体チップ５の端子（Ａｕバンプ９ａ、９ｂ）を直接接続しているので、ボンディングワイヤを使ってアンテナ３と半導体チップ５を接続する方式に比べると、ワイヤのループがない分、インレット１の厚さを薄くすることができる。

また、多数のアンテナ３を所定の間隔で形成した絶縁フィルム２を使用することにより、インレット１の製造、すなわちアンテナ３と半導体チップ５の接続、半導体チップ５の樹脂封止および検査とその後の出荷を一貫して行うことができる。

また、半導体チップ５を絶縁フィルムのデバイスホール８内に配置し、デバイスホール８の内側でリード１０と半導体チップ５の端子を接続しているので、リード１０と端子の接続部の外観検査が容易であると共に、ポッティング樹脂４の充填によるリード１０と端子の接続部の保護も容易である。

前記実施の形態では、デバイスホール８を形成した絶縁フィルム２を使用してインレット１を製造したが、例えば図２２に示すように、デバイスホール８を有しない絶縁フィルム１２の一面に前述した方法でアンテナ３およびリード１０を一体形成し、このリード１０に半導体チップ５の端子（Ａｕバンプ９ａ、９ｂ）を接続してもよい。この場合は、リード１０と端子（Ａｕバンプ９ａ、９ｂ）を接続した後、図２３に示すように、リード１０と端子（Ａｕバンプ９ａ、９ｂ）の隙間にアンダーフィル樹脂１３を充填する。

上記のような絶縁フィルム１２を使用する場合は、デバイスホール８を形成した絶縁フィルム２を使用する場合に比べてリード１０と端子（Ａｕバンプ９ａ、９ｂ）の接続を確実に行うことができるので、両者の接続信頼性が向上し、ダミーバンプ（９ｃ、９ｄ）を省略することも可能である。但し、絶縁フィルム１２の裏面側からリード１０と端子（Ａｕバンプ９ａ、９ｂ）の接続部を視認できないので、外観検査方法に工夫が必要となる。また、リード１０と端子（Ａｕバンプ９ａ、９ｂ）の極めて狭い隙間にアンダーフィル樹脂１３を確実に充填するための工夫が必要となる。

前記実施の形態では、ポリイミド樹脂からなる絶縁フィルム２に貼り付けたＣｕ箔を使ってアンテナ３を構成したが、例えば絶縁フィルム２の一面に貼り付けたＡｌ（アルミニウム）箔を使ってアンテナ３を構成したり、絶縁フィルム２をポリイミド樹脂よりも安価な樹脂（例えばポリエチレンテレフタレートなど）で構成したりすることにより、インレット１の材料コストを低減することができる。アンテナ３をＡｌ箔で構成した場合、半導体チップ５のＡｕバンプ（９ａ〜９ｄ）とアンテナ３との接続は、例えば超音波と加熱を併用したＡｕ／Ａｌ接合の形成によって行うことが好ましい。

本発明は、非接触型電子タグに適用することができる。

本発明の一実施の形態である電子タグ用インレットを示す平面図（表面側）である。 図１の一部を拡大して示す平面図である。 本発明の一実施の形態である電子タグ用インレットを示す側面図である。 本発明の一実施の形態である電子タグ用インレットを示す平面図（裏面側）である。 図４の一部を拡大して示す平面図である。 本発明の一実施の形態である電子タグ用インレットの要部拡大平面図（表面側）である。 本発明の一実施の形態である電子タグ用インレットの要部拡大平面図（裏面側）である。 本発明の一実施の形態である電子タグ用インレットに実装された半導体チップの平面図である。 図８に示す半導体チップの主面に形成されたバンプ電極およびその近傍の断面図である。 図８に示す半導体チップの主面に形成されたダミーバンプ電極およびその近傍の断面図である。 図８に示す半導体チップの主面に形成された回路のブロック図である。 本発明の一実施の形態である電子タグ用インレットの製造に用いる長尺の絶縁フィルムの一部を示す平面図である。 図１２に示す絶縁フィルムの一部を拡大して示す平面図である。 本発明の一実施の形態である電子タグ用インレットの製造工程の一部（半導体チップとアンテナの接続工程）を示すインナーリードボンダの概略図である。 図１４に示すインナーリードボンダの要部を拡大して示す概略図である。 本発明の一実施の形態である電子タグ用インレットの製造工程の一部（半導体チップとアンテナの接続工程）を示す絶縁フィルムの要部拡大平面図である。 本発明の一実施の形態である電子タグ用インレットの製造工程の一部（半導体チップとアンテナの接続工程）を示す絶縁フィルムの要部拡大平面図である。 本発明の一実施の形態である電子タグ用インレットの製造工程の一部（半導体チップの樹脂封止工程）を示す概略図である。 本発明の一実施の形態である電子タグ用インレットの製造工程の一部（半導体チップの樹脂封止工程）を示す絶縁フィルムの要部拡大平面図である。 本発明の一実施の形態である電子タグ用インレットの製造に用いる絶縁フィルムをリールに巻き取った状態を示す側面図である。 本発明の一実施の形態である電子タグ用インレットを用いた電子タグの使用方法を示す説明図である。 本発明の他の実施の形態である電子タグ用インレットの製造工程の一部（半導体チップとアンテナの接続工程）を示す絶縁フィルムの要部拡大断面図である。 本発明の他の実施の形態である電子タグ用インレットの製造工程の一部（半導体チップとアンテナの接続工程）を示す絶縁フィルムの要部拡大断面図である。

符号の説明

１ 電子タグ用インレット
２ 絶縁フィルム
３ アンテナ
４ ポッティング樹脂
５ 半導体チップ
６ カバーフィルム
７ スリット
８ デバイスホール
９ａ、９ｂ Ａｕバンプ
９ｃ、９ｄ ダミーバンプ
１０ リード
１２ 絶縁フィルム
１３ アンダーフィル樹脂
２０ パッシベーション膜
２１ ポリイミド樹脂
２２ 最上層メタル配線
２３ バリアメタル膜
２４ メタル層
２５ リール
２６ スプロケットホール
３０ インナーリードボンダ
３１ ボンディングステージ
３２ ボンディングツール
３３ ディスペンサ
３４ 伝票

Claims (6)

1. 主面、前記主面と反対側の裏面、及び前記主面から前記裏面に達するデバイスホールを有する絶縁フィルムと、
   導体層から成り、主面、及び前記主面と反対側の裏面を有し、前記裏面が前記絶縁フィルムの前記主面と対向するように、前記絶縁フィルムの主面に貼り付けられたアンテナと、
   前記デバイスホールの内部に位置するように、前記アンテナの前記裏面に複数のバンプ電極を介して搭載された半導体チップと、
   前記半導体チップ、及び前記複数のバンプ電極を封止する樹脂と、
   を含むことを特徴とする電子タグ。
2. 前記アンテナは、前記アンテナと一体に形成され、前記デバイスホールの内部に延在する複数のリードを有し、
   前記複数のバンプ電極は、前記アンテナの前記複数のリードとそれぞれ電気的に接続されていることを特徴とする請求項１記載の電子タグ。
3. 前記アンテナは、スリットを有し、
   前記アンテナは、前記スリットが前記絶縁フィルムの前記デバイスホールと平面的に重なるように、前記絶縁フィルムの前記主面に貼り付けられていることを特徴とする請求項１記載の電子タグ。
4. 以下の工程を含む電子タグの製造方法：
   （ａ）主面、前記主面と反対側の裏面、及び前記主面から前記裏面に達するデバイスホールを有する絶縁フィルムを準備する工程、
   （ｂ）導体層から成り、主面、前記主面と反対側の裏面、及び前記主面から前記裏面に達するスリットを有するアンテナを準備する工程、
   （ｃ）前記アンテナの前記裏面が前記絶縁フィルムの前記主面と対向するように、前記絶縁フィルムの主面に前記アンテナを貼り付ける工程、
   （ｄ）前記絶縁フィルムの前記裏面側から前記デバイスホールの内部に半導体チップを供給し、前記アンテナの前記裏面に複数のバンプ電極を介して前記半導体チップを搭載する工程、
   （ｅ）前記アンテナの前記主面側から前記アンテナの前記スリットを介して樹脂を供給し、前記半導体チップ、及び前記複数のバンプ電極を封止する工程。
5. 前記アンテナは、前記アンテナと一体に形成され、前記デバイスホールの内部に延在する複数のリードを有し、
   前記（ｄ）工程では、前記アンテナの前記複数のリードと前記複数のバンプ電極をそれぞれ電気的に接続することを特徴とする請求項４記載の電子タグの製造方法。
6. 前記（ｃ）工程では、前記アンテナを、前記スリットが前記絶縁フィルムの前記デバイスホールと平面的に重なるように、前記絶縁フィルムの前記主面に貼り付けることを特徴とする請求項４記載の電子タグの製造方法。

Images