JP2008035467A5

JP2008035467A5 -

Info

Publication number: JP2008035467A5
Application number: JP2006343269A
Authority: JP
Filing date: 2006-12-20
Publication date: 2009-05-14
Anticipated expiration: 2026-12-20

Claims

発振回路から出力される第一の連続信号に基づいてパルス信号を生成するパルス生成回路であって、
時間軸においてＯｎ区間およびＯｎ区間と電圧値の異なるＯｆｆ区間を含む第一の制御信号を出力する制御信号発生回路と、
前記第一の連続信号を第一の制御端子に入力し、前記第一の制御信号を前記第一の制御端子または第二の制御端子に入力し、前記第一の制御信号の電圧値に応じて前記第一の連続信号を周波数逓倍し、前記第一の制御信号のＯｎ区間における変換利得がＯｆｆ区間における変換利得より高い逓倍信号を出力する前記第一の制御端子及び前記第二の制御端子を含む能動素子を具備する間欠逓倍回路と、
を備え、
前記第一の制御信号の振幅が、前記第一の制御信号のＯｆｆ区間において、前記第一の制御端子において測定される前記第一の連続信号の振幅より大きいパルス生成回路。
前記間欠逓倍回路は、
前記能動素子の制御端子のうち、前記第一の制御信号が入力される前記第一の制御端子または前記第二の制御端子と接続される間欠逓倍回路の制御信号入力端と、
前記能動素子の制御端子のうち、前記第一の制御信号の入力を受ける前記第一の制御端子または前記第二の制御端子と前記制御信号入力端との間に設けられた第一のフィルタと、を有し、
前記制御信号入力端から前記第一のフィルタ側を測定したインピーダンスのカットオフ周波数が、前記第一の制御信号のＯｎ区間の時間幅の逆数以上となる請求項１記載のパルス生成回路。
前記間欠逓倍回路の出力信号の周波数帯成分を通過させ、他の周波数帯成分の信号電力レベルを抑圧する第二のフィルタを更に備える請求項１記載のパルス生成回路。
差動型の発振回路から出力される第一の連続信号と第二の連続信号に基づいてパルス信号を生成するパルス生成回路であって、
時間軸においてＯｎ区間およびＯｎ区間と電圧値の異なるＯｆｆ区間を含む第一の制御信号を出力する制御信号発生回路と、
前記第一の制御信号を、前記第一の能動素子の前記第一の制御端子または前記第一の能動素子の第二の制御端子に入力し、前記第一の制御信号の電圧値に応じて前記第一の連続信号を周波数逓倍し、前記第一の制御信号のＯｎ区間における変換利得がＯｆｆ区間における変換利得より高い第一の逓倍信号を出力する前記第一の制御端子及び前記第二の制御端子を含む第一の能動素子と、
前記第二の連続信号を第三の制御端子に入力し、前記第三の制御端子または第四の制御端子に入力し、前記第一の制御信号の電圧値に応じて前記第二の連続信号を周波数逓倍し、前記第一の制御信号のＯｎ区間における変換利得がＯｆｆ区間における変換利得より高い第二の逓倍信号を出力する前記第三の制御端子及び前記第四の制御端子を含む第二の能動素子と、を具備する差動型の間欠逓倍回路と、
前記一の逓倍信号と前記第二の逓倍信号とを合成する波形合成回路と、
を備え、
前記第一の制御信号の振幅が、前記第一の制御信号のＯｆｆ区間において、前記第一の能動素子の前記第一の制御端子において測定される前記第一の連続信号の振幅、および前記第二の能動素子の前記第一の制御端子において測定される前記第二の連続信号の振幅より大きいパルス生成回路。
前記差動型の間欠逓倍回路は、
前記第一の制御信号に基づいて、前記第一の連続信号から前記第一の逓倍信号を生成する第一の間欠逓倍回路と、
前記第一の制御信号に基づいて、前記第二の連続信号から前記第二の逓倍信号を生成する第二の間欠逓倍回路と、
を含む構成である請求項４記載のパルス生成回路。
前記間欠逓倍回路から供給される前記第一の逓倍信号と第二の逓倍信号との少なくともいずれかを移相し、前記波形合成回路に供給する移相器を更に備える請求項４記載のパルス生成回路。
前記制御信号発生回路は、時間軸においてＯｎ区間およびＯｎ区間と電圧値の異なるＯｆｆ区間を含む第二の制御信号をさらに出力し、
前記発振回路は、前記第二の制御信号に基づいて信号電力レベルを間欠的に変化させた第一の連続信号を出力し、
前記第一の連続信号は、前記第二の制御信号のＯｎ区間における信号レベルがＯｆｆ区間における信号レベルよりも高く、
前記第一の制御信号は、前記第一の制御信号のＯｎ区間が前記第二の制御信号のＯｎ区間内に含まれる、
請求項１記載のパルス生成回路。
前記制御信号入力端と、前記能動素子の制御端子のうち、前記第一の制御信号の入力を受ける前記第一の制御端子または前記第二の制御端子との間に、前記第一の制御信号を増幅する増幅部を備え、
前記第一の制御信号の振幅が、前記第一の制御信号のＯｆｆ区間における、前記第一の制御端子において測定される前記第一の連続信号の振幅より大きい請求項１記載のパルス生成回路。
前記間欠逓倍回路は、前記発振回路と前記能動素子との間に設けられる整合回路を備え、
前記制御信号発生回路は、時間軸において、
Ｏｎ区間と電圧値が前記Ｏｎ区間とは異なるＯｆｆ区間とを含む第三の制御信号をさらに出力し、
前記整合回路は、前記第三の制御信号の入力を受けて、前記第三の制御信号のＯｆｆ区間に対応してインピーダンスを制御する請求項１記載のパルス生成回路。
請求項１ないし９のいずれか一項記載のパルス生成回路を備える変調器であって、
前記制御信号発生回路は、データ信号を出力するデータ信号発生回路と、
前記データ信号に対応する変調信号を生成する変調回路と、を含んで構成され、
時間軸において前記Ｏｎ区間および前記Ｏｆｆ区間を含む前記変調信号を出力する変調器。
前記データ信号発生回路から供給される前記データ信号の符号列を検出し、所定の符号列に対応する符号信号を出力する符号列検出回路と、
前記発振回路から供給される連続信号の振幅値を、前記符号信号に対応して調整し、振幅値を調整した連続信号を前記間欠逓倍回路に供給する信号レベル制御回路と、を備える請求項１０記載の変調器。
前記間欠逓倍回路は、入力される連続信号に対する変換利得がバイアス値によって制御される能動回路であり、
前記符号列検出回路から出力される前記符号信号に対応して前記能動回路に含まれる能動素子のバイアス値を制御するバイアス値制御回路を備える請求項１１記載の変調器。