JP2008035310A - エレクトレットコンデンサマイクロホン - Google Patents

Abstract

【課題】ＩＣチップを備えたコンデンサマイクロホンをエレクトレットコンデンサマイクロホンとして構成した場合においても、リフロー処理の際の熱によって感度低下が生じてしまわないようにする。
【解決手段】ＩＣチップ１４として、コンデンサ構造部１２の静電容量の変化をインピーダンス変換するインピーダンス変換回路４２と、コンデンサ構造部１２の電位差の基準値を予め記憶している基準値記憶回路４４と、コンデンサ構造部１２の電位差を検出する電位差検出回路４６と、この電位差検出回路４６により検出された電位差と上記基準値との差に応じて、インピーダンス変換回路４２のゲイン調整を行うゲイン調整回路４８とを備えた構成とする。これにより、リフロー処理時の熱による電荷抜けに伴ってコンデンサ構造部１２の電位差が低下しても、上記ゲイン調整の実行により、エレクトレットコンデンサマイクロホン１０の感度が低下するのを未然に防止する。
【選択図】図３

Description

本願発明は、ＩＣチップを備えたエレクトレットコンデンサマイクロホンに関するものである。

一般に、コンデンサマイクロホンは、例えば「特許文献１」や「特許文献２」に記載されているように、振動膜と背面電極板とが対向配置されてなるコンデンサ構造部を有しており、このコンデンサ構造部の静電容量の変化をインピーダンス変換素子により電気インピーダンス変換するように構成されている。

その際、上記「特許文献１」に記載されたコンデンサマイクロホンは、エレクトレットコンデンサマイクロホンとして構成されており、そのコンデンサ構造部は、背面電極板における振動膜側の表面にエレクトレット層が形成されてなるバックエレクトレット型のコンデンサ構造部として構成されている。

一方、上記「特許文献２」に記載されたコンデンサマイクロホンは、そのインピーダンス変換素子がＩＣチップにインピーダンス変換回路として組み込まれており、このＩＣチップによってコンデンサ構造部に所定の電位差が印加される構成となっている。

特開２００６−４１５７５号公報 特開２００６−１５７８３７号公報

上記「特許文献１」に記載されているようなエレクトレットコンデンサマイクロホンは、安価に製造可能であるが、外部基板への表面実装等のためにエレクトレットコンデンサマイクロホンに対してリフロー処理が行われるような場合には、このリフロー処理の際に加えられる２００℃以上の熱によりエレクトレット層の電荷がある程度抜けてしまうので、コンデンサ構造部の電位差が所期の値よりも小さくなってしまい、このためエレクトレットコンデンサマイクロホンに感度低下が生じてしまう、という問題がある。

一方、上記「特許文献２」に記載されたコンデンサマイクロホンは、エレクトレット層が存在しないので、たとえリフロー処理が行われたとしても、エレクトレット層の電荷抜けによる感度低下が生じてしまうことはないが、このような構成を採用した場合には、コンデンサ構造部に所定の電位差を常に印加しておくことが必要となる。

本願発明は、このような事情に鑑みてなされたものであって、ＩＣチップを備えたコンデンサマイクロホンをエレクトレットコンデンサマイクロホンとして構成した場合においても、リフロー処理の際に加えられる熱によって感度低下が生じてしまうのを未然に防止することができるエレクトレットコンデンサマイクロホンを提供することを目的とするものである。

本願発明は、ＩＣチップの回路構成に工夫を施すことにより、上記目的達成を図るようにしたものである。

すなわち、本願第１の発明に係るエレクトレットコンデンサマイクロホンは、
振動膜と背面電極板とが対向配置されてなるコンデンサ構造部と、このコンデンサ構造部の静電容量の変化を電気インピーダンス変換するインピーダンス変換素子と、を備えてなるエレクトレットコンデンサマイクロホンにおいて、
上記インピーダンス変換素子が、ＩＣチップにインピーダンス変換回路として組み込まれており、
上記ＩＣチップが、上記コンデンサ構造部の電位差の基準値を予め記憶している基準値記憶回路と、上記コンデンサ構造部の電位差を検出する電位差検出回路と、この電位差検出回路により検出された電位差と上記基準値との差に応じて、上記インピーダンス変換回路のゲイン調整を行うゲイン調整回路とを備えている、ことを特徴とするものである。

また、本願第２の発明に係るエレクトレットコンデンサマイクロホンは、
振動膜と背面電極板とが対向配置されてなるコンデンサ構造部と、このコンデンサ構造部の静電容量の変化を電気インピーダンス変換するインピーダンス変換素子と、を備えてなるエレクトレットコンデンサマイクロホンにおいて、
上記インピーダンス変換素子が、ＩＣチップにインピーダンス変換回路として組み込まれており、
上記ＩＣチップが、上記コンデンサ構造部に所定のタイミングで校正用波形信号を入力する校正波形入力回路と、この校正用波形信号が上記コンデンサ構造部に入力されたときに上記インピーダンス変換回路からの出力されるべき目標電圧を予め記憶している目標電圧記憶回路と、上記校正用波形信号の入力により上記インピーダンス変換回路から出力される電圧を検出する出力電圧検出回路と、この出力電圧検出回路により検出された電圧と上記目標電圧との差に応じて、上記インピーダンス変換回路のゲイン調整を行うゲイン調整回路とを備えている、ことを特徴とするものである。

上記「コンデンサ構造部」は、背面電極板における振動膜側の表面にエレクトレット層が形成されてなるバックエレクトレット型のコンデンサ構造部であってもよいし、振動膜にエレクトレット層が形成されてなるホイルエレクトレット型のコンデンサ構造部であってもよい。

上記「エレクトレットコンデンサマイクロホン」におけるコンデンサ構造部およびＩＣチップ以外の部分の具体的な構成は特に限定されるものではない。

上記構成に示すように、本願第１の発明に係るエレクトレットコンデンサマイクロホンは、そのコンデンサ構造部の静電容量の変化を電気インピーダンス変換するためのインピーダンス変換素子が、ＩＣチップにインピーダンス変換回路として組み込まれた構成となっているが、このＩＣチップは、コンデンサ構造部の電位差の基準値を予め記憶している基準値記憶回路と、コンデンサ構造部の電位差を検出する電位差検出回路と、この電位差検出回路により検出された電位差と上記基準値との差に応じて、インピーダンス変換回路のゲイン調整を行うゲイン調整回路とを備えているので、次のような作用効果を得ることができる。

すなわち、このエレクトレットコンデンサマイクロホンに対してリフロー処理が行われると、このリフロー処理の際に加えられる２００℃以上の熱によりエレクトレット層の電荷がある程度抜けてしまい、そのコンデンサ構造部の電位差が所期の値よりも小さくなってしまうが、そのＩＣチップにおいては、電位差検出回路により検出されたコンデンサ構造部の電位差と基準値記憶回路に記憶された基準値との差に応じて、ゲイン調整回路によりインピーダンス変換回路のゲイン調整が行われるので、コンデンサ構造部の静電容量の変化をインピーダンス変換回路において精度良く電気インピーダンス変換することができ、これによりエレクトレットコンデンサマイクロホンに感度低下が生じてしまうのを未然に防止することができる。

また、上記構成に示すように、本願第２の発明に係るエレクトレットコンデンサマイクロホンは、そのコンデンサ構造部の静電容量の変化を電気インピーダンス変換するためのインピーダンス変換素子が、ＩＣチップにインピーダンス変換回路として組み込まれた構成となっているが、このＩＣチップは、コンデンサ構造部に所定のタイミングで校正用波形信号を入力する校正波形入力回路と、この校正用波形信号がコンデンサ構造部に入力されたときにインピーダンス変換回路からの出力されるべき目標電圧を予め記憶している目標電圧記憶回路と、上記校正用波形信号の入力によりインピーダンス変換回路から出力される電圧を検出する出力電圧検出回路と、この出力電圧検出回路により検出された電圧と上記目標電圧との差に応じて、インピーダンス変換回路のゲイン調整を行うゲイン調整回路とを備えているので、次のような作用効果を得ることができる。

すなわち、このエレクトレットコンデンサマイクロホンに対してリフロー処理が行われると、このリフロー処理の際に加えられる２００℃以上の熱によりエレクトレット層の電荷がある程度抜けてしまい、そのコンデンサ構造部の電位差が所期の値よりも小さくなってしまうが、そのＩＣチップにおいては、校正波形入力回路からコンデンサ構造部に校正用波形信号が入力されると、この校正用波形信号によりインピーダンス変換回路からの出力される電圧と目標電圧記憶回路に予め記憶されている目標電圧との差に応じて、ゲイン調整回路によりインピーダンス変換回路のゲイン調整が行われるので、コンデンサ構造部の静電容量の変化をインピーダンス変換回路において精度良く電気インピーダンス変換することができ、これによりエレクトレットコンデンサマイクロホンに感度低下が生じてしまうのを未然に防止することができる。

このように本願発明によれば、ＩＣチップを備えたコンデンサマイクロホンをエレクトレットコンデンサマイクロホンとして構成した場合においても、リフロー処理の際に加えられる熱によって感度低下が生じてしまうのを未然に防止することができる。そして、このようにエレクトレットコンデンサマイクロホンとして構成することにより、コンデンサ構造部に所定の電位差を常に印加しておく必要をなくすことができる。

しかも、本願発明に係るエレクトレットコンデンサマイクロホンは、そのＩＣチップにおいてインピーダンス変換回路のゲイン調整が行われるようになっているので、リフロー処理の際に加えられる熱に起因する感度低下だけでなく、製造時における振動膜のスティフネスのバラツキや使用開始後の経時変化等に起因する感度低下についても、その発生を未然に防止することができる。

以下、図面を用いて、本願発明の実施の形態について説明する。

まず、本願発明の第１実施形態について説明する。

図１は、本実施形態に係るエレクトレットコンデンサマイクロホン１０を上向きに配置した状態で示す側断面図であり、図２は、図１のII方向矢視図である。

これらの図に示すように、本実施形態に係るエレクトレットコンデンサマイクロホン１０は、平面視において３×４ｍｍ程度の長方形の外形形状を有する小型のマイクロホンであって、コンデンサ構造部１２と、ＩＣチップ１４と、コンタクトスプリング１６と、ベース基板１８と、サイド基板２０と、カバー基板２２とからなっている。そして、このエレクトレットコンデンサマイクロホン１０は、そのベース基板１８の下面において、図示しない外部基板に表面実装されるようになっている。

コンデンサ構造部１２は、振動膜サブアッセンブリ３２と背面電極板３４とからなっている。

振動膜サブアッセンブリ３２は、矩形環状に形成された金属製の支持リング３２Ｂの上面に振動膜３２Ａが張設固定されてなり、その振動膜３２Ａは、上面に金属蒸着膜が形成された高分子フィルムで構成されている。

背面電極板３４は、金属製の電極板本体３４Ａと、この電極板本体３４Ａの上面に熱融着されたエレクトレット層３４Ｂとからなり、そのエレクトレット層３４Ｂには分極処理により所定の表面電位が付与されている。この背面電極板３４の外径は、支持リング３２Ｂの内径よりもやや大きい値に設定されている。

そして、このコンデンサ構造部１２においては、振動膜サブアッセンブリ３２の振動膜３２Ａと背面電極板３４のエレクトレット層３４Ｂとが、振動膜サブアッセンブリ３２の支持リング３２Ｂを介して所定の微小間隔をおいて対向しており、これにより振動膜３２Ａとエレクトレット層３４Ｂとの間に所定の電位差を生じさせるようになっている。

ベース基板１８は、絶縁基板１８Ａと、この絶縁基板１８Ａの下面の形成された導電層１８Ｂ１、１８Ｂ２、１８Ｂ３と、これら各導電層１８Ｂ１、１８Ｂ２、１８Ｂ３を四隅に露出させるようにして絶縁基板１８Ａの下面を十字状に覆う絶縁層１８Ｃと、絶縁基板１８Ａの上面に形成された導電層１８Ｄ１、１８Ｄ２および図示しない導電層とからなっている。そして、このベース基板１８に対して、その上面の中央部にＩＣチップ１４が実装されている。

その際、導電層１８Ｂ１は電源端子を構成しており、導電層１８Ｂ２は出力端子を構成しており、導電層１８Ｂ３、１８Ｂ４はアース端子を構成している。そして、導電層１８Ｂ１は、図示しないスルーホールを介して絶縁基板１８Ａの上面に形成された図示しない導電層と導通しており、この導電層においてＩＣチップ１４の電源端子１４ａと導通している。また、導電層１８Ｂ２は、図示しないスルーホールを介して絶縁基板１８Ａの上面に形成された図示しない導電層と導通しており、この導電層においてＩＣチップ１４の出力端子１４ｂと導通している。さらに、導電層１８Ｂ３は、図示しないスルーホールを介して絶縁基板１８Ａの上面に形成された図示しない導電層と導通しており、この導電層においてＩＣチップ１４のアース端子１４ｃと導通している。

サイド基板２０は、ＩＣチップ１４を囲むようにしてベース基板１８に載置固定されている。

このサイド基板２０は、背面電極板３４よりもやや大きい内径を有する矩形環状に形成された絶縁基板２０Ａと、この絶縁基板２０Ａの下面および上面にそれぞれ形成された導電層２０Ｂ、２０Ｃとからなっている。その際、これら導電層２０Ｂ、２０Ｃは、図示しないスルーホールを介して互いに導通している。

カバー基板２２は、平面視においてベース基板１８と同一の外形形状を有する絶縁基板２２Ａと、この絶縁基板２２Ａの下面に矩形環状に形成された導電層２２Ｂと、絶縁基板２２Ａの上面に略全面にわたって形成された導電層２２Ｃとからなり、振動膜サブアッセンブリ３２を介してサイド基板２０に載置固定されている。

その際、このカバー基板２２においては、その導電層２２Ｂ、２２Ｃが、図示しないスルーホールを介して互いに導通しており、これにより振動膜３２Ａの金属蒸着膜をカバー基板２２の上面に位置する導電層２２Ｂと導通させ、この導電層２２Ｂにおいて外部基板のアース端子と導通し得るようになっている。

このカバー基板２２の中心からやや外れた位置には、該カバー基板２２を上下方向に貫通する音孔２２ａが形成されている。

コンタクトスプリング１６は、平面視において口字形に形成されたフレーム部の各コーナ部に、１対ずつ互いに平行に突出する突起片が形成されるとともに、そのフレーム部を２箇所において各対の突起片と共に下方へ折り曲げるように形成してなる金属製の板バネで構成されている。このコンタクトスプリング１６は、そのフレーム部においてＩＣチップ１４を囲むようにして、ある程度撓んだ状態で配置されている。その際、このコンタクトスプリング１６は、そのフレーム部において背面電極板３４の電極板本体３４Ａの下面に当接するとともに、その４箇所の突起片において絶縁基板１８Ａの４箇所の導電層１８Ｄ１に当接している。そして、このコンタクトスプリング１６と導電層１８Ｄ１とを介して、背面電極板３４の電極板本体３４ＡとＩＣチップ１４の入力端子１４ｄとが導通している。

図３は、本実施形態に係るエレクトレットコンデンサマイクロホン１０の回路構成を、該エレクトレットコンデンサマイクロホン１０が接続される外部回路と共に示すブロック図である。

同図に示すように、このエレクトレットコンデンサマイクロホン１０のＩＣチップ１４は、コンデンサ構造部１２の静電容量の変化を電気インピーダンス変換するインピーダンス変換回路４２と、コンデンサ構造部１２の電位差の基準値を予め記憶している基準値記憶回路４４と、コンデンサ構造部１２の電位差を検出する電位差検出回路４６と、この電位差検出回路４６により検出された電位差と上記基準値との差に応じて、インピーダンス変換回路４２のゲイン調整を行うゲイン調整回路４８とを備えている。

次に、本実施形態に係るエレクトレットコンデンサマイクロホン１０の作用効果について説明する。

本実施形態に係るエレクトレットコンデンサマイクロホン１０を外部基板に表面実装する際には、このエレクトレットコンデンサマイクロホン１０に対してリフロー処理が行われるが、このリフロー処理の際に加えられる２００℃以上の熱により、背面電極板３４のエレクトレット層３４Ｂの電荷がある程度抜けてしまうので、コンデンサ構造部１２の電位差は所期の値よりも小さくなってしまう。

しかしながら、本実施形態に係るエレクトレットコンデンサマイクロホン１０のＩＣチップ１４においては、電位差検出回路４６により検出されたコンデンサ構造部１２の電位差と基準値記憶回路４４に予め記憶されている基準値との差に応じて、ゲイン調整回路４８によりインピーダンス変換回路４２のゲイン調整が行われるので、コンデンサ構造部１２の静電容量の変化をインピーダンス変換回路４２において精度良く電気インピーダンス変換することができ、これによりエレクトレットコンデンサマイクロホン１０に感度低下が生じてしまうのを未然に防止することができる。

しかも、このようにＩＣチップ１４においてインピーダンス変換回路４２のゲイン調整が行われることにより、リフロー処理の際に加えられる熱に起因する感度低下だけでなく、製造時における振動膜３２Ａのスティフネスのバラツキや使用開始後の経時変化に起因する感度低下等についても、その発生を未然に防止することができる。

次に、本願発明の第２実施形態について説明する。

図４は、本実施形態に係るエレクトレットコンデンサマイクロホン１１０を示す、図３と同様の図である。

同図に示すように、本実施形態に係るエレクトレットコンデンサマイクロホン１１０は、その基本的な構成は、上記第１実施形態に係るエレクトレットコンデンサマイクロホン１０と同様であるが、そのＩＣチップ１１４の回路構成が上記第１実施形態の場合と異なっている。

すなわち、本実施形態のＩＣチップ１１４は、コンデンサ構造部１２の静電容量の変化を電気インピーダンス変換するインピーダンス変換回路４２と、コンデンサ構造部１２に所定のタイミングで校正用波形信号を入力する校正波形入力回路５２と、この校正用波形信号５２がコンデンサ構造部１２に入力されたときにインピーダンス変換回路４２からの出力されるべき目標電圧を予め記憶している目標電圧記憶回路５４と、上記校正用波形信号の入力によりインピーダンス変換回路４２から出力される電圧を検出する出力電圧検出回路５６と、この出力電圧検出回路５６により検出された電圧と上記目標電圧との差に応じて、インピーダンス変換回路４２のゲイン調整を行うゲイン調整回路４８とを備えている。

その際、校正波形入力回路５２からコンデンサ構造部１２に対して校正用波形信号が入力されるタイミングは、例えばエレクトレットコンデンサマイクロホン１０への給電開始直後等のタイミングに設定することが可能である。

本実施形態に係るエレクトレットコンデンサマイクロホン１１０のＩＣチップ１１４においては、校正波形入力回路５２からコンデンサ構造部１２に校正用波形信号が入力されると、この校正用波形信号によりインピーダンス変換回路４２からの出力される電圧と目標電圧記憶回路５４に記憶された目標電圧との差に応じて、ゲイン調整回路４８によりインピーダンス変換回路４２のゲイン調整が行われるので、コンデンサ構造部１２の静電容量の変化をインピーダンス変換回路４２において精度良く電気インピーダンス変換することができ、これによりエレクトレットコンデンサマイクロホン１１０に感度低下が生じてしまうのを未然に防止することができる。

しかも、このようにＩＣチップ１１４においてインピーダンス変換回路４２のゲイン調整が行われることにより、リフロー処理の際に加えられる熱に起因する感度低下だけでなく、製造時における振動膜３２Ａのスティフネスのバラツキや使用開始後の経時変化に起因する感度低下等についても、その発生を未然に防止することができる。

なお、上記各実施形態において諸元として示した数値は一例にすぎず、これらを適宜異なる値に設定してもよいことはもちろんである。

本願発明の第１実施形態に係るエレクトレットコンデンサマイクロホンを上向きに配置した状態で示す側断面図 図１のII方向矢視図 上記エレクトレットコンデンサマイクロホンの回路構成を外部回路と共に示すブロック図 本願発明の第２実施形態に係るエレクトレットコンデンサマイクロホンを示す、図３と同様の図

符号の説明

１０、１１０ エレクトレットコンデンサマイクロホン
１２ コンデンサ構造部
１４、１１４ ＩＣチップ
１４ａ 電源端子
１４ｂ 出力端子
１４ｃ アース端子
１４ｄ 入力端子
１６ コンタクトスプリング
１８ ベース基板
１８Ａ、２０Ａ、２２Ａ 絶縁基板
１８Ｂ１、１８Ｂ２、１８Ｂ３、１８Ｄ１、１８Ｄ２、２０Ｂ、２０Ｃ、２２Ｂ、２２Ｃ 導電層
１８Ｃ 絶縁層
２０ サイド基板
２２ カバー基板
２２ａ 音孔
３２ 振動膜サブアッセンブリ
３２Ａ 振動膜
３２Ｂ 支持リング
３４ 背面電極板
３４Ａ 電極板本体
３４Ｂ エレクトレット層
４２ インピーダンス変換回路
４４ 基準値記憶回路
４６ 電位差検出回路
４８ ゲイン調整回路
５２ 校正波形入力回路
５４ 目標電圧記憶回路
５６ 出力電圧検出回路

Claims (2)

1. 振動膜と背面電極板とが対向配置されてなるコンデンサ構造部と、このコンデンサ構造部の静電容量の変化を電気インピーダンス変換するインピーダンス変換素子と、を備えてなるエレクトレットコンデンサマイクロホンにおいて、
   上記インピーダンス変換素子が、ＩＣチップにインピーダンス変換回路として組み込まれており、
   上記ＩＣチップが、上記コンデンサ構造部の電位差の基準値を予め記憶している基準値記憶回路と、上記コンデンサ構造部の電位差を検出する電位差検出回路と、この電位差検出回路により検出された電位差と上記基準値との差に応じて、上記インピーダンス変換回路のゲイン調整を行うゲイン調整回路とを備えている、ことを特徴とするエレクトレットコンデンサマイクロホン。
2. 振動膜と背面電極板とが対向配置されてなるコンデンサ構造部と、このコンデンサ構造部の静電容量の変化を電気インピーダンス変換するインピーダンス変換素子と、を備えてなるエレクトレットコンデンサマイクロホンにおいて、
   上記インピーダンス変換素子が、ＩＣチップにインピーダンス変換回路として組み込まれており、
   上記ＩＣチップが、上記コンデンサ構造部に所定のタイミングで校正用波形信号を入力する校正波形入力回路と、この校正用波形信号が上記コンデンサ構造部に入力されたときに上記インピーダンス変換回路からの出力されるべき目標電圧を予め記憶している目標電圧記憶回路と、上記校正用波形信号の入力により上記インピーダンス変換回路から出力される電圧を検出する出力電圧検出回路と、この出力電圧検出回路により検出された電圧と上記目標電圧との差に応じて、上記インピーダンス変換回路のゲイン調整を行うゲイン調整回路とを備えている、ことを特徴とするエレクトレットコンデンサマイクロホン。

Images