JP2008034694A - Passive element - Google Patents
Passive element Download PDFInfo
- Publication number
- JP2008034694A JP2008034694A JP2006207867A JP2006207867A JP2008034694A JP 2008034694 A JP2008034694 A JP 2008034694A JP 2006207867 A JP2006207867 A JP 2006207867A JP 2006207867 A JP2006207867 A JP 2006207867A JP 2008034694 A JP2008034694 A JP 2008034694A
- Authority
- JP
- Japan
- Prior art keywords
- film
- passive element
- resin
- cover film
- inorganic cover
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000010408 film Substances 0.000 claims abstract description 84
- 239000013039 cover film Substances 0.000 claims abstract description 53
- 229920005989 resin Polymers 0.000 claims abstract description 52
- 239000011347 resin Substances 0.000 claims abstract description 52
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 239000010410 layer Substances 0.000 claims abstract description 31
- 239000011229 interlayer Substances 0.000 claims abstract description 30
- 239000010409 thin film Substances 0.000 claims abstract description 9
- 239000003870 refractory metal Substances 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 16
- 239000011521 glass Substances 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 6
- 238000009413 insulation Methods 0.000 claims description 6
- 229910044991 metal oxide Inorganic materials 0.000 claims description 6
- 150000004706 metal oxides Chemical class 0.000 claims description 6
- 150000004767 nitrides Chemical class 0.000 claims description 6
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 239000000919 ceramic Substances 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 6
- 238000010030 laminating Methods 0.000 abstract 1
- 238000003475 lamination Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 16
- 239000003990 capacitor Substances 0.000 description 11
- 230000008569 process Effects 0.000 description 11
- 230000006355 external stress Effects 0.000 description 10
- 239000007789 gas Substances 0.000 description 9
- 230000004888 barrier function Effects 0.000 description 7
- 238000010521 absorption reaction Methods 0.000 description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000010354 integration Effects 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000008602 contraction Effects 0.000 description 3
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000035882 stress Effects 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 150000007530 organic bases Chemical class 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- -1 interposers Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
本発明は、受動素子、及び受動素子を包含したインターポーザ、半導体チップキャリア、配線基板、半導体集積回路装置に関する。 The present invention relates to a passive element, an interposer including the passive element, a semiconductor chip carrier, a wiring board, and a semiconductor integrated circuit device.
近年、デバイス動作の高周波化、高速化と同時に、携帯機器等では回路、部品の小型化、高集積化が強く要求されている。そこで、半導体プロセスや、それに類似した薄膜プロセスを用いた薄膜受動素子やそれらの集積化技術が研究されている。例えば、特許文献1では、Si基板上に形成された薄膜LCフィルターが開示されている。 In recent years, there has been a strong demand for miniaturization and high integration of circuits and components in portable devices and the like simultaneously with higher frequency and higher speed of device operation. Therefore, studies are being made on thin film passive elements using a semiconductor process, a thin film process similar to the semiconductor process, and an integration technique thereof. For example, Patent Document 1 discloses a thin film LC filter formed on a Si substrate.
また、特許文献2及び3では、薄膜受動素子を集積化した半導体接続用の基板が開示されている。いずれも、層間絶縁膜には、BCB(ベンゾシクロブテン)やポリイミドという樹脂を用いた構造となっている。これらの樹脂は低誘電率、低誘電損失な高周波特性に優れた絶縁体であり、簡単に塗布形成でき、感光性を付与することで容易にビア形成も可能な材料である。 Patent Documents 2 and 3 disclose a semiconductor connection substrate in which thin-film passive elements are integrated. In either case, the interlayer insulating film has a structure using a resin such as BCB (benzocyclobutene) or polyimide. These resins are insulators excellent in high-frequency characteristics with low dielectric constant and low dielectric loss, and can be easily applied and formed, and vias can be easily formed by imparting photosensitivity.
特許文献4では、キャパシタ内蔵フィルム状インターポーザが記載されている。キャパシタを作製するベース層及びキャパシタのカバー層ともにポリイミドなどの樹脂が用いられている。 In Patent Document 4, a film-like interposer with a built-in capacitor is described. Resin such as polyimide is used for both the base layer for manufacturing the capacitor and the cover layer of the capacitor.
更に、特許文献5、6では、半導体集積回路上への受動素子集積化技術が開示されている。半導体集積回路上では基板との電気的、磁気的結合による受動素子や受動素子集積回路の特性低下が問題となる。特許文献5では、受動素子のうち特に基板との結合が問題になるインダクタを最上層に配置してそのインダクタの上下の層間絶縁膜にはBCBを用いて問題を解決している。樹脂層間絶縁膜を用いない場合、特許文献6に記載されているように、基板との結合を遮断するためのシールド層を受動素子と基板との間に特別に設けた構造を採用することになる。 Furthermore, Patent Documents 5 and 6 disclose passive element integration techniques on a semiconductor integrated circuit. On the semiconductor integrated circuit, there is a problem that the characteristics of the passive element and the passive element integrated circuit are deteriorated due to electrical and magnetic coupling with the substrate. In Patent Document 5, an inductor that is particularly problematic in coupling with a substrate among passive elements is arranged in the uppermost layer, and the problem is solved by using BCB for interlayer insulating films above and below the inductor. When the resin interlayer insulating film is not used, as described in Patent Document 6, a structure in which a shield layer for blocking the coupling with the substrate is specially provided between the passive element and the substrate is adopted. Become.
しかしながら、図6に示す従来技術の一例を含め、これら従来の薄膜受動素子や受動素子集積回路では、素子や基板形成後の素子特性変動のばらつきが大きく、所望の特性を安定して得られないことが問題であった。この原因は、素子や基板が置かれている雰囲気や、接続などの実装工程に起因する。その理由は必ずしも解明されていないが、受動素子を覆う樹脂層間絶縁膜が、柔らかく外部応力の影響を受けやすいこと、外部からの吸湿や内部からのガス放出が考えられる。 However, these conventional thin-film passive elements and passive element integrated circuits including the example of the prior art shown in FIG. 6 have a large variation in element characteristics after the elements and substrates are formed, and the desired characteristics cannot be stably obtained. That was the problem. This is caused by the atmosphere in which the elements and the substrate are placed and the mounting process such as connection. The reason is not necessarily elucidated, but the resin interlayer insulating film covering the passive element is soft and easily affected by external stress, and moisture absorption from outside and gas release from inside can be considered.
素子や基板形成後の環境において、層間絶縁膜である樹脂は外部から水分を吸収したり、吸収したりキュア時に完全に放出されなかった水分や各種ガスを内部から放出したりするので体積の膨張や収縮が発生する。これらの膨張、収縮により発生する応力や、実装工程などで受ける外部応力により、受動素子には様々な変形が発生する。このような変形により、容量素子であれば電極間隔が変わったり、抵抗素子であれば素子断面積や長さが変わったり、インダクタであれば配線間隔が変わったりするために、素子特性が作製直後の値から変化することになる。 In the environment after the device or substrate is formed, the resin that is the interlayer insulation film absorbs moisture from the outside, or absorbs moisture or releases from the inside moisture and various gases that were not completely released during curing. Shrinkage occurs. Various deformations occur in the passive element due to the stress generated by the expansion and contraction and the external stress received in the mounting process. Due to such deformation, the electrode characteristics change if it is a capacitive element, the cross-sectional area and length of the element change if it is a resistance element, and the wiring interval changes if it is an inductor. Will change from the value of.
変形の原因となる応力は、素子や基板が置かれている環境や、実装などの工程、素子や基板の構造などにより様々であり、そのために変動量をあらかじめ予測して設計することが困難であり、また変動量のばらつきも大きい。 The stress that causes deformation varies depending on the environment in which the element or board is placed, the process of mounting, the structure of the element or board, etc. There is also a large variation in variation.
樹脂ではなく無機絶縁膜を層間絶縁膜に使用すればこれらの課題は解決される可能性はあるが、樹脂より誘電率や誘電損失が大きくかつ厚く形成することが困難なために高周波特性に劣ること、層間膜形成工程が複雑になること、半導体基板上では特許文献6に記載のように結合を遮断する層を導入する必要があり一層作製工程が複雑になること、という問題がある。 If an inorganic insulating film instead of resin is used for the interlayer insulating film, these problems may be solved. However, since the dielectric constant and dielectric loss are larger than resin and it is difficult to form thicker, the high frequency characteristics are inferior. In addition, there are problems that the interlayer film forming process is complicated, and that a layer for blocking bonding needs to be introduced on the semiconductor substrate as described in Patent Document 6, and the manufacturing process is further complicated.
本発明の目的は、作製後に外部変動要因をうけにくく素子特性が安定するために信頼性が高く、しかも生産性に優れた受動素子、及び受動素子集積回路を提供することにある。 An object of the present invention is to provide a passive element and a passive element integrated circuit that are highly reliable and highly productive because the element characteristics are less likely to be affected by external variation after fabrication and the productivity is excellent.
本発明の第1の形態における受動素子、及び受動素子集積回路は、ベース基板上に1層以上の配線と層間絶縁膜が交互に積層され、その積層構造に1つ以上の受動素を内包した構造と、最上層配線を覆う樹脂を主たる成分とする樹脂層間絶縁膜と、該層間絶縁膜上に配置される無機カバー膜とを有する。 In the passive element and the passive element integrated circuit according to the first aspect of the present invention, one or more wirings and interlayer insulating films are alternately stacked on a base substrate, and one or more passive elements are included in the stacked structure. It has a structure, a resin interlayer insulating film whose main component is a resin covering the uppermost layer wiring, and an inorganic cover film disposed on the interlayer insulating film.
本発明の第2の形態における受動素子集積回路は、ベース基板の上に、1層以上の配線と層間絶縁膜が交互に積層され、その積層構造に1つ以上の受動素子を内包した構造と、樹脂を主たる成分とする樹脂層間絶縁膜上に形成され1つ以上の受動素子を含んだ最上配線層と、該最上配線層を覆う無機カバー膜とを有する。 The passive element integrated circuit according to the second aspect of the present invention has a structure in which one or more wirings and interlayer insulating films are alternately stacked on a base substrate, and one or more passive elements are included in the stacked structure. And an uppermost wiring layer including one or more passive elements formed on a resin interlayer insulating film containing resin as a main component, and an inorganic cover film covering the uppermost wiring layer.
本発明の第3の形態における受動素子、及び受動素子内蔵回路は、少なくとも1つの薄膜受動素子を内包した樹脂フィルムにおいて、その受動素子を覆う樹脂層の上下外側に無機カバー膜を有する。 The passive element and the passive element built-in circuit according to the third embodiment of the present invention have an inorganic cover film on the upper and lower sides of the resin layer covering the passive element in a resin film including at least one thin film passive element.
これらの発明における無機カバー膜は、シリコン酸化膜、シリコン窒化膜、酸化アルミニウム、窒化アルミニウム、高融点金属の酸化物、高融点金属の窒化膜、高融点金属の少なくともいずれか1つを主たる成分とすることが望ましい。 The inorganic cover film in these inventions is mainly composed of at least one of silicon oxide film, silicon nitride film, aluminum oxide, aluminum nitride, refractory metal oxide, refractory metal nitride film, and refractory metal. It is desirable to do.
本発明のこれらの実施形態において、前記無機カバー膜上に有機樹脂カバー膜を有することが望ましい。更に本発明の別の実施形態として、前記無機カバー膜が、下層の樹脂層間絶縁膜の側面を覆う構造とすることが望ましい。 In these embodiments of the present invention, it is desirable to have an organic resin cover film on the inorganic cover film. Furthermore, as another embodiment of the present invention, it is desirable that the inorganic cover film has a structure that covers the side surface of the lower resin interlayer insulating film.
受動素子を内蔵した回路全体を、外部応力や外部環境からの吸湿や内部からのガス放出のバリアとして機能する無機カバー層やベース基板で覆うことで、回路形成後の樹脂層間絶縁膜の膨張や収縮による受動素子の変形が抑制され、受動素子、受動素子集積回路の特性変動がない信頼性高い受動素子や受動素子集積回路を提供することができる。 By covering the entire circuit containing passive elements with an inorganic cover layer or base substrate that functions as a barrier against external stress, moisture absorption from the external environment, and gas release from the inside, expansion of the resin interlayer insulation film after circuit formation and It is possible to provide a highly reliable passive element or passive element integrated circuit in which the deformation of the passive element due to the contraction is suppressed, and the characteristics of the passive element and the passive element integrated circuit are not changed.
無機カバー膜が、外部応力から内部の樹脂層間絶縁膜の変形を妨げると同時に、環境からの吸湿や内部からのガス放出のバリアとして働くのでそれによる樹脂層間絶縁膜の膨張や収縮も抑制される。 The inorganic cover film prevents deformation of the internal resin interlayer insulation film from external stress, and at the same time acts as a barrier against moisture absorption from the environment and gas release from the interior, thereby suppressing expansion and contraction of the resin interlayer insulation film. .
次に、本発明の実施の形態について図面を参照して詳細に説明する。図1は本発明の第1の実施形態として、GaAs基板上に形成された受動素子集積回路の断面図を示す。シリコン酸化膜でカバーされたGaAs基板112上に、下部電極107と誘電体108と上部電極109とで構成されたMIMキャパシタ110、抵抗106、インダクタ105が3次元的に形成されている。最上配線層104にはインダクタ105が形成されており、樹脂絶縁膜101で覆われている。さらに、その樹脂絶縁膜101の上に無機カバー膜102が形成されている。この無機カバー膜102が回路全体を覆うことで、表面側から樹脂絶縁膜101の吸湿や表面側へのガス放出を抑制する。
Next, embodiments of the present invention will be described in detail with reference to the drawings. FIG. 1 shows a sectional view of a passive element integrated circuit formed on a GaAs substrate as a first embodiment of the present invention. On a
また、実装工程での外部応力による下層の樹脂絶縁膜101の変形も抑制する。受動素子集積回路裏面側は、GaAs基板112やその上に形成されたシリコン窒化膜111が表面側の無機カバー層102と同じ役割を担うことになる。従って、回路形成後には、樹脂絶縁膜101に変形を生じることなく、内蔵された受動素子の特性変動を抑制できる。
Further, deformation of the lower
本実施形態では、従来の回路の製造方法に、無機カバー膜形成工程を追加するだけでよく、容易に作製できることが特徴である。 The present embodiment is characterized in that it can be easily manufactured by adding an inorganic cover film forming step to the conventional circuit manufacturing method.
図1の無機カバー膜102は、シリコン酸化膜、シリコン窒化膜、酸化アルミニウム、窒化アルミニウム、高融点金属の酸化物、高融点金属の窒化膜、高融点金属の少なくともいずれか1つを主たる成分とすることが望ましい。これらの材料は、水分や各種ガスに対するバリア性の優れると同時に、硬く強度に優れるために外部応力に対するバリア層としても機能する。更に、CVD法(化学的気相成長法)やスパッタリング法で容易に低温で形成することが可能であり、実用性に優れる。
The
図1において導電性の無機カバー膜102を適用する場合には、必要に応じて外部接続パッドとの絶縁を取る必要があるが、ノイズに対するシールド層としての役割を担うことも可能である。このとき、シールド層の電気抵抗を下げるために、無機カバー膜102に金や銅などの低抵抗金属を積層するとより効果的である。
In the case where the conductive
図1では、無機カバー膜102上に更に有機カバー膜103が形成されている。これは、受動素子集積回路と他のデバイスとを接続する際の応力緩和層として機能し、内部の有機樹脂絶縁層101への外部応力のバリア効果を一層向上させると同時に、半田接続部の信頼性も向上できるという利点がある。
In FIG. 1, an
図2は本発明の第2の実施形態として、ガラス基板208上に形成された受動素子集積回路の断面図を示す。ガラス基板208上にインダクタ205が形成されており、層間絶縁膜として樹脂絶縁膜201が形成された上に抵抗206が形成された最上配線層204が形成されている。層間絶縁膜を利用してキャパシタ207も形成されている。最上配線層204は無機カバー膜202で覆われている。本実施形態においても、無機カバー膜202が回路全体を覆うことで、表面側から樹脂絶縁膜201の吸湿や表面側へのガス放出を抑制する。
FIG. 2 shows a sectional view of a passive element integrated circuit formed on a
また、実装工程での外部応力による下層の樹脂絶縁膜201の変形も抑制する。受動素子集積回路裏面側は、ガラス基板が無機カバー膜202と同様の機能を果たす。本実施形態では、絶縁基板を用いてインダクタ205を最上層以外へ配置できる回路構成が可能な場合、配線上に直接無機カバー膜202を形成できるので、工程が簡略化でき生産性が向上するという利点を有する。
In addition, deformation of the lower
図2において、無機カバー膜202は、配線と接する部分は絶縁性でなくてはならない。シリコン酸化膜、シリコン窒化膜、酸化アルミニウム、窒化アルミニウム、絶縁性の高融点金属の酸化物、絶縁性の高融点金属の窒化膜の少なくともいずれか1つを主たる成分とすることが望ましい。これらの材料は、水分や各種ガスに対するバリア性の優れると同時に、硬く強度に優れるために外部応力に対するバリア層としても機能する。更に、CVD法(化学的気相成長法)やスパッタリング法で容易に低温で形成することが可能であり、実用性に優れる。
In FIG. 2, the portion of the
図1、図2ともに、基板はシリコン、GaAs、GaNなどの半導体、金属、ガラス、セラミックスが望ましい。半導体基板は能動素子を形成した上に、本発明による受動素子集積回路を形成することも可能であり、その場合には一層の高集積化が期待できる。金属基板は他の基板材料よりも、一般的に、安価であることや、割れにくく取り扱いが容易であることなどの利点がある。 1 and 2, the substrate is preferably a semiconductor such as silicon, GaAs, or GaN, metal, glass, or ceramic. In addition to forming active elements on the semiconductor substrate, it is also possible to form a passive element integrated circuit according to the present invention. In that case, higher integration can be expected. Metal substrates are generally more advantageous than other substrate materials in that they are inexpensive and are difficult to break and easy to handle.
更に、金属基板は他の基板材料よりも、一般的に、熱伝導性がよいので、半導体集積回路を搭載した際に冷却効率を高くできる点が優れている。ガラス基板は安価で表面平坦性や絶縁性に優れ、高周波回路の形成に適している。セラミックス基板は、それ自身にも受動素子を内蔵することが可能であることや、基板内部を通り基板表面と基板裏面とを結ぶ配線形成が容易であることとから、一層の回路の高集積化やモジュール部品化に適している。 Furthermore, since the metal substrate generally has better thermal conductivity than other substrate materials, it is excellent in that the cooling efficiency can be increased when a semiconductor integrated circuit is mounted. A glass substrate is inexpensive and excellent in surface flatness and insulation, and is suitable for forming a high-frequency circuit. The ceramic substrate itself can contain passive elements, and because it is easy to form wiring that passes through the substrate and connects the substrate surface and the back surface of the substrate, higher circuit integration is achieved. And suitable for modular parts.
図3は本発明の第3の実施形態として、フィルム状キャパシタの断面図を示す。裏面に無機カバー膜303が形成された有機ベース膜302上に、下部電極306と誘電体307と上部電極308とで構成されたMIMキャパシタ309が形成され、その上に層間絶縁膜として樹脂絶縁膜301、更に無機カバー膜303、接続パッド305、有機カバー膜304の順で形成されている。受動素子の上下を無機カバー膜303が覆う構造とすることで、樹脂絶縁膜301の吸湿や表面側へのガス放出、更には実装工程での外部応力による下層の樹脂絶縁膜301の変形も抑制する。フィルム状素子は、基板上に作製した素子と比較して、厚さが薄く、装置全体の薄型化や、プリント基板などへ内蔵する素子として優れている。実質的に無機カバー膜303で表面と裏面を覆う構造にすることで、ベース基板がなくても第1及び第2の実施形態と同様な効果を得ることができる。
FIG. 3 shows a cross-sectional view of a film capacitor as a third embodiment of the present invention. A
外部環境との接触面積が大きい素子表面、及び裏面に、無機カバー膜303やベース基板が配置されることで、素子形成後の特性変動を抑制することが可能となるが、素子側面も無機カバー膜303で覆うことで一層の効果がある。
By arranging the
図4は、その実施形態の説明として、ガラス基板407上に形成した受動素子集積回路の個片化前の状態の断面図を示す。ガラス基板407上に複数の受動素子集積回路408〜410をビルドアップで形成するときに、樹脂絶縁膜401をスピンコート法で基板全面に塗布し、ビア形成のリソグラフィーで各回路の境界部分も樹脂絶縁膜401を除去しておく。そして、無機カバー膜402を形成すれば、回路表面だけではなく、側面も無機カバー膜402で覆われた構造とすることができる。
FIG. 4 shows a cross-sectional view of a passive element integrated circuit formed on a
図4では、更に無機カバー膜402、その上層の有機カバー膜403も既に形成された内側の樹脂絶縁膜401より大きな形状で回路ごとに分離している。このような構造にすることで、ダイシングライン411、412でダイシングして個片化する際にダイシングブレードがガラス基板のみを切断することになり、無機カバー膜402へクラックが入ったり剥離したりすることを防止できるという利点がある。素子側面も無機カバー膜402で覆う効果は、第2、第3の実施形態においても同様である。
In FIG. 4, the
図5は本発明の第5の実施形態として、シリコン基板上へ形成した受動素子集積回路の断面図を示す。本実施形態では、最下層の受動素子はシリコン熱酸化膜502、シリコン酸化膜501の層間絶縁膜で覆われている。このように、層間絶縁膜の一部が無機絶縁膜である場合、無機絶縁膜で覆われた受動素子は作製工程途中での特性変動も抑制することができるという利点がある。特に、抵抗体や誘電体が樹脂絶縁膜のキュア時に発生する水分の影響を受けやすい材料の場合に効果が大きい。この場合も、インダクタ105は低誘電率、低損失な樹脂絶縁膜101で覆われているとインダクタ105の特性を損ねることがなく、無機カバー膜102で覆うことで作製後のインダクタ105を含んだ配線の特性変動を抑制することが可能となる。
FIG. 5 shows a sectional view of a passive element integrated circuit formed on a silicon substrate as a fifth embodiment of the present invention. In the present embodiment, the lowermost passive element is covered with an interlayer insulating film of a silicon
尚、本発明は受動素子単体として用いられるほかに、デカップリング、フィルターなどの機能回路素子や、それらを内包した半導体チップキャリア、モジュール基板、インターポーザ、半導体集積回路装置に使用される。 In addition to being used as a passive element alone, the present invention is used for functional circuit elements such as decoupling and filters, and semiconductor chip carriers, module substrates, interposers, and semiconductor integrated circuit devices that contain them.
101 有機樹脂絶縁膜
102 無機カバー膜
103 有機カバー膜
104 配線
105 インダクタ
106 抵抗
107 下部電極
108 誘電体
109 上部電極
110 MIMキャパシタ
111 シリコン窒化膜
112 GaAs基板
113 半導体集積回路装置
201 有機樹脂絶縁膜
202 無機カバー膜
203 有機カバー膜
204 配線
205 インダクタ
206 抵抗
207 キャパシタ
208 ガラス基板
209 半導体集積回路装置
301 有機樹脂絶縁膜
302 有機ベース膜
303 無機カバー膜
304 有機カバー膜
305 接続パッド
306 下部電極
307 誘電体
308 上部電極
309 MIMキャパシタ
401 有機樹脂絶縁膜
402 無機カバー膜
403 有機カバー膜
404 配線
405 インダクタ
406 キャパシタ
407 ガラス基板
408〜410 受動素子内蔵回路
411、412 ダイシングライン
501 シリコン酸化膜
502 シリコン熱酸化膜
DESCRIPTION OF
Claims (10)
10. The passive element according to claim 8, further comprising an organic resin cover film on a side of the inorganic cover film on which the connection terminal is disposed.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006207867A JP2008034694A (en) | 2006-07-31 | 2006-07-31 | Passive element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006207867A JP2008034694A (en) | 2006-07-31 | 2006-07-31 | Passive element |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008034694A true JP2008034694A (en) | 2008-02-14 |
Family
ID=39123798
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006207867A Withdrawn JP2008034694A (en) | 2006-07-31 | 2006-07-31 | Passive element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2008034694A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019197791A (en) * | 2018-05-09 | 2019-11-14 | 凸版印刷株式会社 | Capacitor built-in glass substrate and capacitor built-in circuit substrate |
| CN112103284A (en) * | 2019-06-17 | 2020-12-18 | 罗姆股份有限公司 | Chip component |
| US11862588B2 (en) | 2021-01-14 | 2024-01-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and method |
| JP2024010101A (en) * | 2018-04-24 | 2024-01-23 | ウルフスピード インコーポレイテッド | Packaged electronic circuit with moisture protection encapsulation and method of forming the same |
-
2006
- 2006-07-31 JP JP2006207867A patent/JP2008034694A/en not_active Withdrawn
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2024010101A (en) * | 2018-04-24 | 2024-01-23 | ウルフスピード インコーポレイテッド | Packaged electronic circuit with moisture protection encapsulation and method of forming the same |
| JP7706519B2 (en) | 2018-04-24 | 2025-07-11 | マコム テクノロジー ソリューションズ ホールディングス, インコーポレイテッド | Packaged electronic circuit having moisture-protective encapsulation and method of forming same |
| JP2019197791A (en) * | 2018-05-09 | 2019-11-14 | 凸版印刷株式会社 | Capacitor built-in glass substrate and capacitor built-in circuit substrate |
| CN112103284A (en) * | 2019-06-17 | 2020-12-18 | 罗姆股份有限公司 | Chip component |
| JP2020205342A (en) * | 2019-06-17 | 2020-12-24 | ローム株式会社 | Chip component |
| JP7323343B2 (en) | 2019-06-17 | 2023-08-08 | ローム株式会社 | chip parts |
| CN112103284B (en) * | 2019-06-17 | 2024-01-05 | 罗姆股份有限公司 | Chip components |
| US11862588B2 (en) | 2021-01-14 | 2024-01-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and method |
| US12368120B2 (en) | 2021-01-14 | 2025-07-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device and method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7176556B2 (en) | Semiconductor system-in-package | |
| JP5093327B2 (en) | Thin film capacitor | |
| JP3843708B2 (en) | Semiconductor device, manufacturing method thereof, and thin film capacitor | |
| JP5576334B2 (en) | Semiconductor device, wiring board and manufacturing method thereof | |
| US7923302B2 (en) | Method for manufacturing a semiconductor package | |
| WO2004047167A1 (en) | Semiconductor device, wiring substrate, and method for manufacturing wiring substrate | |
| KR102423309B1 (en) | Semiconductor device, imaging device, and manufacturing method of semiconductor device | |
| JP2003338541A (en) | Semiconductor device | |
| US7319271B2 (en) | Semiconductor device | |
| TWI651741B (en) | Semiconductor device with capacitor | |
| US11800635B2 (en) | Integrated passive component | |
| JP2008034694A (en) | Passive element | |
| JP2011253898A (en) | Semiconductor device and method for manufacturing semiconductor device | |
| US20060269753A1 (en) | Creamic substrate and production method thereof | |
| JP4844392B2 (en) | Semiconductor device and wiring board | |
| US20050272252A1 (en) | Circuit device | |
| US20100176515A1 (en) | Contact pad supporting structure and integrated circuit | |
| JP2007294746A (en) | Semiconductor package and semiconductor package manufacturing method | |
| JP4864313B2 (en) | Thin film capacitor substrate, manufacturing method thereof, and semiconductor device | |
| JP2011066331A (en) | Mounting substrate and method of manufacturing the same, and electronic apparatus | |
| JP2003347157A (en) | Thin-film electronic components | |
| KR102819094B1 (en) | Glass substrate and multi-layered wiring substrate including the same | |
| JP4578254B2 (en) | Multilayer wiring board | |
| JPWO2007029445A1 (en) | Capacitor-mounted semiconductor device | |
| JP3565872B2 (en) | Thin film multilayer wiring board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20080616 |
|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20091006 |