[go: up one dir, main page]

JP2008034462A - 基板処理装置 - Google Patents

基板処理装置 Download PDF

Info

Publication number
JP2008034462A
JP2008034462A JP2006203433A JP2006203433A JP2008034462A JP 2008034462 A JP2008034462 A JP 2008034462A JP 2006203433 A JP2006203433 A JP 2006203433A JP 2006203433 A JP2006203433 A JP 2006203433A JP 2008034462 A JP2008034462 A JP 2008034462A
Authority
JP
Japan
Prior art keywords
gas
substrate
processing chamber
gas supply
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006203433A
Other languages
English (en)
Other versions
JP2008034462A5 (ja
Inventor
Atsushi Moriya
敦 森谷
Katsuyuki Takagi
克之 高木
Yasuhiro Inokuchi
泰啓 井ノ口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Denki Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2006203433A priority Critical patent/JP2008034462A/ja
Publication of JP2008034462A publication Critical patent/JP2008034462A/ja
Publication of JP2008034462A5 publication Critical patent/JP2008034462A5/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】半導体のエピタキシャル膜を選択的に成長させる場合に、基板処理後、ガス供給部からエッチングガス成分が処理室へ混入することを抑制する基板処理装置を提供する。
【解決手段】シリコンを含む半導体のエピタキシャル膜を選択的に成長させる基板処理装置であって、前記基板を収納する処理室9と、前記基板を保持する基板保持具8と、シリコンを含む原料ガス、塩素を含むエッチングガス、及び水素ガスを供給するガス供給手段19と、前記処理室内の雰囲気を排気する排気手段28と、前記ガス供給手段及び前記排気手段を制御する制御部18とを備え、前記原料ガスと前記エッチングガスとを前記処理室内に供給、排気して、前記シリコンが露出された基板表面にシリコンを含むエピタキシャル膜を成膜し、成膜後、前記エッチングガスを供給したガス供給部12,26に前記水素ガスを流して前記ガス供給部内をパージする。
【選択図】 図2

Description

本発明は、シリコンウェーハに成膜処理、或はエッチング処理をする基板処理装置、特に基板表面のシリコンが露出した部分にシリコンを含む半導体のエピタキシャル膜を選択的に成長させる基板処理装置に関するものである。
基板処理装置の1つとして、所定枚数の基板を一度に処理するバッチ式の基板処理装置がある。
バッチ式の基板処理装置の一例として縦型減圧CVD装置があり、図8は、該縦型減圧CVD装置の処理炉1を示している。
該処理炉1は、主に、反応管2と、該反応管2と同心に配設された加熱装置3と、前記反応管2を支持するインレットフランジ4と、該インレットフランジ4の下端開口部(炉口部)を閉塞するシールキャップ5等により構成される。更に前記反応管2はアウタチューブ6とインナチューブ7との同心2重管構造となっており、前記反応管2、前記インレットフランジ4によって処理室9が形成される。
前記シールキャップ5上にボート8が載置され、該ボート8にウェーハ10が水平姿勢で多段に保持される。尚、前記ボート8の下部には炉口部からの放熱を抑制する為の断熱板11が装填される。
CVD反応の原料となるガスは前記インレットフランジ4に設けられたガス導入ノズル12から導入され、原料ガスは前記処理室9の下部から上部ヘ前記インナチューブ7の内側を上昇し、前記処理室9の上部で折返し、前記アウタチューブ6と前記インナチューブ7との間を流下し、排気管13から排気される。
ここで、前記インレットフランジ4と前記アウタチューブ6間、前記インレットフランジ4と前記シールキャップ5間には真空シールの為のOリング14が用いられている。従って、減圧時にOリング成分が脱ガスしたり、或はシール部からリークする可能性があり、反応雰囲気が汚染されることがある。又、装置によってはボート回転機構が取付けられることがあり、回転機構はパーティクルを発生し、或は回転支持部のシール部から汚染物質が蒸発する等、前記回転機構も汚染源となる。図示される様に、これら汚染源は反応炉下部に集中している。
汚染源は、反応雰囲気中で、ガスの流れに対して上流に位置する為、下部から導入された原料ガスは、汚染物質を含有し、汚染物質は原料ガスに運ばれてウェーハ10に付着する。更に、付着した汚染物質は、CVD反応での成膜不良の一因となっている。
特に、Si及びSiGe(C)のエピタキシャル成長等の高清浄な雰囲気が要求される処理では、ウェーハ10に付着する汚染物質が原因で、ヘイズが発生し、良好なエピタキシャル膜が得られないという問題があった。
又、基板表面のシリコンが露出した部分にシリコンを含む半導体のエピタキシャル膜を選択的に成長させる処理では、SiH4 やSi2 H2 Cl2 やGeH4 等の原料ガス、PH3 やB2 H6 等の様なドーピングガス、或はHClやCl2 等のエッチングガスが、H2 やArやHe等のキャリアガスと一緒に前記処理室9に導入され、シリコンが露出した部分への成膜、シリコン以外の部分のエッチングとが並行して、或は交互に進行してエピタキシャル膜が選択的に成膜される。
成膜処理後は、不活性ガスが前記処理室9内に導入され、ガスパージされ、大気圧に復帰される。
ところが、エッチングガスを供給した場合、エッチングガスを停止したとしても、前記ガス導入ノズル12等の原料ガス供給部に吸着したCl成分はなかなか脱離せずノズル内に残留してしまう。残留したCl成分はじわじわと滲出し、プ口セスを終了したウェーハ10表面にCl成分が吸着してしまう問題がある。そして表面に吸着したCl成分はプロセス終了後のパーティクル測定時にパーティクルとして誤ってカウントされたり、次工程にCl成分を持込んで雰囲気を汚染してしまう等の問題がある。
本発明は斯かる実情に鑑み、基板表面のシリコンが露出した部分にシリコンを含む半導体のエピタキシャル膜を選択的に成長させる場合に於いて、基板処理後、ガス供給部からエッチングガス成分が処理室へ混入することを抑制するものである。
本発明は、シリコンが露出した基板表面にシリコンを含む半導体のエピタキシャル膜を選択的に成長させる基板処理装置であって、前記基板を収納する処理室と、該処理室内に於いて前記基板を保持する基板保持具と、前記基板及び前記処理室内の雰囲気を加熱する加熱手段と、前記処理室内にシリコンを含む原料ガス、塩素を含むエッチングガス、及び水素ガスを供給するガス供給手段と、前記処理室内の雰囲気を排気する排気手段と、少なくとも前記加熱手段、前記ガス供給手段及び前記排気手段の動作を制御する制御部とを備え、該制御部は、前記加熱手段を制御して前記基板を加熱し、前記ガス供給手段及び前記排気手段を制御して、前記原料ガスと前記エッチングガスとを前記処理室内に供給、排気して、前記シリコンが露出された基板表面にシリコンを含むエピタキシャル膜を成膜し、成膜後、少なくとも前記ガス供給手段の前記エッチングガスを供給したガス供給部に前記水素ガスを流して前記ガス供給部内をパージする基板処理装置に係るものである。
本発明によれば、シリコンが露出した基板表面にシリコンを含む半導体のエピタキシャル膜を選択的に成長させる基板処理装置であって、前記基板を収納する処理室と、該処理室内に於いて前記基板を保持する基板保持具と、前記基板及び前記処理室内の雰囲気を加熱する加熱手段と、前記処理室内にシリコンを含む原料ガス、塩素を含むエッチングガス、及び水素ガスを供給するガス供給手段と、前記処理室内の雰囲気を排気する排気手段と、少なくとも前記加熱手段、前記ガス供給手段及び前記排気手段の動作を制御する制御部とを備え、該制御部は、前記加熱手段を制御して前記基板を加熱し、前記ガス供給手段及び前記排気手段を制御して、前記原料ガスと前記エッチングガスとを前記処理室内に供給、排気して、前記シリコンが露出された基板表面にシリコンを含むエピタキシャル膜を成膜し、成膜後、少なくとも前記ガス供給手段の前記エッチングガスを供給したガス供給部に前記水素ガスを流して前記ガス供給部内をパージするので、該ガス供給部に残留したエッチングガス成分が水素と化合して除去され、処理後エッチングガス成分が前記処理室へ混入することを抑制し、基板処理品質の向上が図れるという優れた効果を発揮する。
以下、図面を参照しつつ本発明を実施する為の最良の形態を説明する。
先ず、本発明が実施される基板処理の概要について説明する。
MOSFET(Meta1 Oxide Semiconductor Field Effect Transistor)に於いて、ゲート長の微細化に伴う短チャネル効果抑制の為、エレベイテッドソース/ドレイン(又はライズドソース/ドレイン)と呼ばれる技術が注目を集めている。これはSiが露出しているソース/ドレイン部にのみSi又はSiGeをエピタキシャル成長させ、その他のSiO2 やSiN等が露出している領域には何も成長させない技術で一般的には選択成長とも呼ばれている。
エレベイテッドソース/ドレインが形成されたMOSFETの構造概略図を図1に示す。
Si又はSiGeの選択成長の原料ガスとしてはSiH4 やSi2 H6 、SiH2 Cl2 等のSi含有ガスが用いられ、SiGeの場合には更にGeH4 やGeCl4 等のGe含有ガスが加えられる。CVD反応に於いて原料ガスが導入されるとSi上では直ちに成長が開始されるのに対して、SiO2 やSiN上では潜伏期間と呼ばれる成長遅れが生じる。この潜伏期間の間、Si上のみにSi又はSiGeを成長させるのが選択成長である。
選択成長させる膜厚を厚くしたい場合、SiO2 やSiN上での潜伏期間を長くする目的でHClやCl2 等のエッチング性ガスがしばしば添加される。エッチングガスを添加することでSiO2 やSiN上に生成したSi又はSiGeの核を除去するものである。原料ガスと同時にエッチングガスを添加し成膜とエッチングを同時に進行させる場合と、原料ガスとエッチングガスを交互に流し成膜とエッチングを交互に進行させる場合とがある。
本発明ではエッチングガスが添加された後、ノズル内をN2 でパージさせる前にH2 でパージさせるものである。ノズル内に吸着したCl成分はN2 では除去し難いが、これをH2 でパージさせることでCl+H→HClとなり、Cl成分が除去し易くなるものである。
次に、図2、図3により、本発明が実施される基板処理装置について概略を説明する。
尚、図2、図3中、図8中で示したものと同等のものには同符号を付してある。
気密構造の予備室16の上側に炉口部ゲートバルブ17を介してインレットフランジ4が気密に連設され、該インレットフランジ4に反応管2が立設されている。
該反応管2は石英製の1重管構成であり、例えば図8で示したインナチューブ7が省略された構造を有している。前記反応管2の外周には加熱装置3が配設され、該加熱装置3は制御部18によって加熱状態が制御される。
ガス供給手段19は、シリコンを含む原料ガスを供給する原料ガス供給源21、塩素を含むエッチングガスを供給するエッチングガス供給源22、水素ガスを供給する水素ガス供給源23、窒素ガス等の不活性ガスを供給する不活性ガス供給源24等を含むガス供給源25、該ガス供給源25からのガスを処理室9に導くガス供給ライン26、該ガス供給ライン26に接続され、前記処理室9内にガスを供給するガス供給部であるガス導入ノズル12等から構成され、該ガス導入ノズル12は前記インレットフランジ4を貫通して前記ガス供給ライン26に接続され、又前記反応管2に沿って立上がり、前記処理室9の上部で開口している。
前記インレットフランジ4には排気管13が連通され、該排気管13には真空ポンプ27等の排気装置が設けられ、前記処理室9の雰囲気を排気する排気手段28が構成されている。
前記予備室16内部には基板保持具の装脱手段であるボートエレベータ31が設けられ、該ボートエレベータ31は基板保持具であるボート8を昇降可能に支持し、昇降により該ボート8を前記処理室9に装脱する様になっている。
前記予備室16にゲートバルブ34を介してカセット収納部32が対峙して配設され、該カセット収納部32には基板搬送容器(ウェーハカセット33)が格納される。
前記予備室16と前記カセット収納部32間には基板移載機35が設けられ、該基板移載機35は前記カセット収納部32と降下状態の前記ボート8との間でウェーハ10の移載を行う。
次に、基板処理の流れについて、図4により説明する。
ウェーハ10は前記ウェーハカセット33に収納された状態で、外部搬送装置(図示せず)により搬入され、前記カセット収納部32に収納される(ウェーハ搬入)。前記炉口部ゲートバルブ17が閉じられた状態で、前記ゲートバルブ34が開放され、前記基板移載機35により前記ウェーハカセット33のウェーハ10が降下状態の前記ボート8に移載される。
該ボート8に所定枚数のウェーハ10が移載されると、前記ゲートバルブ34が閉塞される。前記炉口部ゲートバルブ17が開放され、前記ボートエレベータ31により前記ボート8が前記処理室9に装入される(ボートロード)。
シールキャップ5により炉口部が気密に閉塞され、前記排気手段28により前記処理室9が処理圧に減圧されると共に維持される。前記排気手段28による排気は前記制御部18によって制御される(減圧)。
前記加熱装置3により前記処理室9、ウェーハ10が加熱される。前記加熱装置3による前記処理室9、ウェーハ10の昇温、所定温度での安定維持は、前記制御部18によって制御される(昇温、温度安定)。
前記ガス供給源25から前記ガス供給ライン26、前記ガス導入ノズル12を介して前記処理室9に原料ガス、Clを含むエッチングガスが同時に、或は交互に導入される。
原料ガス、エッチングガスは前記ガス導入ノズル12の上端から前記処理室9に導入される。加熱により活性化したガスは、該処理室9を降下しながら、ウェーハ10に接触する。基板表面のシリコンが露出した部分には原料ガスが堆積し、薄膜が成長し、又シリコン以外の部分については、エッチングガスによるエッチング作用で、原料ガスの付着が抑制され、シリコンが露出した部分に半導体のエピタキシャル膜が選択的に成長される。尚、成膜処理中、ボート回転装置36により、前記ボート8を介してウェーハ10が回転され、ウェーハ10面内での均一性が向上される(成膜)。
成膜が完了すると、前記ガス供給源25から水素ガスが所要時間、前記ガス供給ライン26、前記ガス導入ノズル12を経て、所定時間、前記処理室9に供給される。尚、前記ガス供給ライン26が、原料ガス供給ラインとエッチングガス供給ラインとに分離されている場合は、エッチングガス供給ライン、前記ガス導入ノズル12を経て、水素ガスが前記処理室9に供給される。又、少なくとも、エッチングガスの供給経路の少なくとも、ガス供給部、即ち前記ガス導入ノズル12に水素ガスが供給される様にする。
水素ガスを供給することで、前記ガス供給ライン26及び前記ガス導入ノズル12内部が水素ガスによりガスパージされる。
エッチングガスの導入で、前記ガス導入ノズル12、前記ガス供給ライン26の壁面等には、Cl成分が付着しているが、水素ガスによりガスパージすることで、Cl+H→HClとなり、付着したCl成分が除去される(H2 パージ)。
水素ガスによるパージが完了すると、窒素ガス等の不活性ガスが前記ガス導入ノズル12から前記処理室9に導入され、不活性ガスにより前記処理室9内がガスパージされ、該処理室9が大気圧に復帰される。前記水素ガスによるガス供給部のガスパージにより、少なくともガス供給部のCl成分が除去されており、供給される不活性ガスにはCl成分は混入していない(N2 パージ、大気圧化)。
前記炉口部ゲートバルブ17が開放され、前記ボートエレベータ31により前記ボート8が前記予備室16に降下され、該予備室16でウェーハ10が所要温度迄冷却される(ボートアンロード、ウェーハ冷却)。
前記ゲートバルブ34が開放され、前記基板移載機35により処理済ウェーハ10が前記基板移載機35により前記ボート8から払出され、前記ウェーハカセット33に移載される。処理済ウェーハ10は前記ウェーハカセット33に収納された状態で、基板処理装置よりの外部に搬出される(ウェーハ搬出)。
上記した、ウェーハ10の処理に於いて、原料ガスは前記処理室9の上部から下部に流れ、下部に連通された前記排気管13より排出される。従って、前記処理室9下部の雰囲気ガスは上昇することなく、前記排気管13より排気される。
前記処理室9の下部にはOリング14、前記ボート回転装置36等の汚染源があるが、前記処理室9下部の雰囲気がこれら汚染源に汚染されたとしても、汚染された雰囲気は前記処理室9を上昇することなく、即ちウェーハ10を汚染することなく前記排気管13より排気される。
尚、水素ガスによる前記ガス供給ライン26のガスパージについては、図8で示した従来の基板処理装置にも同様に実施可能であることは言う迄もない。
次に、図5〜図7に於いて、本発明に係る基板処理装置により基板処理を行った場合の一例を示す。
原料ガスにSiH2 Cl2 、エッチングガスにHClを同時に供給し成膜とエッチングを同時に進行させた場合の、Siの選択成長させた場合の本発明のウェーハ10のパーティクル付着状態を図5に示す。
又、成膜後にN2 パージだけを実施していた従来の基板処理装置により処理した場合のウェーハ10のパーティクル付着状態を図6、図7に示す。
この場合の成膜直後のパーティクルマップを図6に示す。ガス導入ノズル12近傍に多数のパーティクルがカウントされている。
このウェーハ10を4日後に再測定したパーティクルマップを図7に示す。前記ガス導入ノズル12近傍のパーティクルが減っている。
時間の経過と共に減っていることから、測定されていたパーティクルは実際のパーティクルでは無く、ウェーハ表面に吸着したCl成分をパーティクルとして誤カウントし、それらが時間の経過と共に脱離したことから数が減ったものと思われる。
エレベイテッドソース/ドレインが形成されたMOSFETの構造の概略図である。 本発明の実施の形態に係る基板処理装置の概略断面図である。 本発明の実施の形態に係る処理炉の概略断面図である。 本発明の実施の形態に於ける基板処理の流れを示すフローチャートである。 本発明の実施の形態に係る基板処理装置により処理した基板のパーティクルマップである。 従来の基板処理装置により処理した直後の基板のパーティクルマップである。 従来の基板処理装置により処理した基板の4日後のパーティクルマップである。 従来の基板処理装置に係る処理炉の概略断面図である。
符号の説明
1 処理炉
2 反応管
3 加熱装置
4 インレットフランジ
8 ボート
9 処理室
10 ウェーハ
12 ガス導入ノズル
13 排気管
18 制御部
21 原料ガス供給源
22 エッチングガス供給源
23 水素ガス供給源
24 不活性ガス供給源
25 ガス供給源
26 ガス供給ライン

Claims (1)

  1. シリコンが露出した基板表面にシリコンを含む半導体のエピタキシャル膜を選択的に成長させる基板処理装置であって、前記基板を収納する処理室と、該処理室内に於いて前記基板を保持する基板保持具と、前記基板及び前記処理室内の雰囲気を加熱する加熱手段と、前記処理室内にシリコンを含む原料ガス、塩素を含むエッチングガス、及び水素ガスを供給するガス供給手段と、前記処理室内の雰囲気を排気する排気手段と、少なくとも前記加熱手段、前記ガス供給手段及び前記排気手段の動作を制御する制御部とを備え、該制御部は、前記加熱手段を制御して前記基板を加熱し、前記ガス供給手段及び前記排気手段を制御して、前記原料ガスと前記エッチングガスとを前記処理室内に供給、排気して、前記シリコンが露出された基板表面にシリコンを含むエピタキシャル膜を成膜し、成膜後、少なくとも前記ガス供給手段の前記エッチングガスを供給したガス供給部に前記水素ガスを流して前記ガス供給部内をパージすることを特徴とする基板処理装置。
JP2006203433A 2006-07-26 2006-07-26 基板処理装置 Pending JP2008034462A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006203433A JP2008034462A (ja) 2006-07-26 2006-07-26 基板処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006203433A JP2008034462A (ja) 2006-07-26 2006-07-26 基板処理装置

Publications (2)

Publication Number Publication Date
JP2008034462A true JP2008034462A (ja) 2008-02-14
JP2008034462A5 JP2008034462A5 (ja) 2009-08-13

Family

ID=39123603

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006203433A Pending JP2008034462A (ja) 2006-07-26 2006-07-26 基板処理装置

Country Status (1)

Country Link
JP (1) JP2008034462A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102312213A (zh) * 2010-07-08 2012-01-11 株式会社日立国际电气 制造半导体器件的方法和衬底处理装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH021116A (ja) * 1988-03-09 1990-01-05 Tel Sagami Ltd 熱処理装置
WO2000026948A1 (en) * 1998-10-29 2000-05-11 Shin-Etsu Handotai Co., Ltd. Semiconductor wafer and vapor growth apparatus
JP2000269140A (ja) * 1999-03-16 2000-09-29 Sony Corp 半導体層の形成方法及び半導体装置の製造方法
JP2005183514A (ja) * 2003-12-17 2005-07-07 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JP2006196910A (ja) * 2005-01-14 2006-07-27 Samsung Electronics Co Ltd 半導体基板のインサイチュ洗浄方法及びこれを採用する半導体素子の製造方法
JP2009505419A (ja) * 2005-08-18 2009-02-05 東京エレクトロン株式会社 Si含有膜を成膜する連続的成膜処理方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH021116A (ja) * 1988-03-09 1990-01-05 Tel Sagami Ltd 熱処理装置
WO2000026948A1 (en) * 1998-10-29 2000-05-11 Shin-Etsu Handotai Co., Ltd. Semiconductor wafer and vapor growth apparatus
JP2000269140A (ja) * 1999-03-16 2000-09-29 Sony Corp 半導体層の形成方法及び半導体装置の製造方法
JP2005183514A (ja) * 2003-12-17 2005-07-07 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JP2006196910A (ja) * 2005-01-14 2006-07-27 Samsung Electronics Co Ltd 半導体基板のインサイチュ洗浄方法及びこれを採用する半導体素子の製造方法
JP2009505419A (ja) * 2005-08-18 2009-02-05 東京エレクトロン株式会社 Si含有膜を成膜する連続的成膜処理方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102312213A (zh) * 2010-07-08 2012-01-11 株式会社日立国际电气 制造半导体器件的方法和衬底处理装置
KR101290996B1 (ko) * 2010-07-08 2013-07-30 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법 및 기판 처리 장치
US8497192B2 (en) 2010-07-08 2013-07-30 Hitachi Kokusai Electric Inc. Method of manufacturing a semiconductor device and substrate processing apparatus

Similar Documents

Publication Publication Date Title
US8123858B2 (en) Manufacturing method of semiconductor device and substrate processing apparatus
US20020094502A1 (en) Substrate processing apparatus and method for manufacturing semiconductor device
KR101233031B1 (ko) 반도체 장치의 제조 방법과 기판 처리 방법 및 기판 처리 장치
US20140318457A1 (en) Method of cleaning film forming apparatus and film forming apparatus
JP2001345279A (ja) 半導体製造方法、基板処理方法、及び半導体製造装置
US8282733B2 (en) Manufacturing method of semiconductor apparatus
KR100996689B1 (ko) 반도체장치의 제조방법, 막생성방법 및 기판처리장치
JP5235142B2 (ja) 半導体装置の製造方法及び基板処理装置
US10672617B2 (en) Etching method and etching apparatus
US8012885B2 (en) Manufacturing method of semiconductor device
US11260433B2 (en) Cleaning method of substrate processing apparatus and substrate processing apparatus
JP2008303452A (ja) 基板処理装置
JP6475135B2 (ja) 半導体装置の製造方法、ガス供給方法及び基板処理装置並びに基板保持具
KR20130138674A (ko) 기판 처리 방법과 반도체 장치의 제조 방법 및 기판 처리 장치
US8293592B2 (en) Method of manufacturing semiconductor device and substrate processing apparatus
US20150064908A1 (en) Substrate processing apparatus, method for processing substrate and method for manufacturing semiconductor device
JP2008034462A (ja) 基板処理装置
JP4324632B2 (ja) 半導体装置の製造方法および基板処理装置
JP2012138530A (ja) 基板の製造方法、半導体デイバスの製造方法及び基板処理装置
JP2009260015A (ja) 基板の製造方法及び基板処理装置
JP2008205517A (ja) 基板処理装置及び半導体デバイスの製造方法
US20250115993A1 (en) Substrate processing apparatus, cleaning method, method of manufacturing semiconductor device, and recording medium
JP5032059B2 (ja) 半導体装置の製造方法、基板処理方法、及び基板処理装置
JP2004241566A (ja) 基板処理装置
JP2006351582A (ja) 半導体装置の製造方法及び基板処理装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090629

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090629

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090929

A131 Notification of reasons for refusal

Effective date: 20120207

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120406

A02 Decision of refusal

Effective date: 20120424

Free format text: JAPANESE INTERMEDIATE CODE: A02