JP2008034028A - メモリ試験システム及び方法 - Google Patents

Abstract

【課題】フェイルメモリの設定を行うユーザの負担軽減を図るとともに、異常時の原因究明を短時間で行うことができるメモリ試験システム及び方法を提供する。
【解決手段】メモリ試験システムは、被試験メモリの試験結果を格納するフェイルメモリ１５を有するメモリ試験装置１０と、メモリ試験装置１０を制御する制御装置１とを備える。制御装置１は、フェイルメモリ１５が使用される割合を示す使用率を算出するメモリ使用率算出部４と、この算出結果を表示する表示部５とを備える。メモリ使用率算出部４は、１つの被試験メモリに割り当て可能なフェイルメモリ１５の最大容量である最大メモリ容量を求める最大メモリ容量算出部４ａと、この最大メモリ容量のうち、被試験メモリの試験結果を格納するために用いる容量である使用メモリ容量を求める使用メモリ容量算出部４ｂとを備え、これらの算出結果に基づいて使用率を算出する。
【選択図】図１

Description

本発明は、被試験メモリの試験結果をフェイルメモリに格納し、フェイルメモリに格納されたフェイルにより被試験メモリの良否判定を行うメモリ試験システム及び方法に関する。

図９は、従来のメモリ試験システムが備えるメモリ試験装置の構成の一例を示すブロック図である。図９に示す通り、従来のメモリ試験装置１０は、テストヘッド１１、パターン発生器１２、アドレスポインタ１３、マルチプレクサ１４、フェイルメモリ１５、フェイルビットカウンタ１６、コントローラ１７、及びＣＰＵ１８を備えている。尚、図９に示す従来のメモリ試験装置１０は、以下の特許文献１に開示されている。

テストヘッド１１は、フォーマットコントローラ１１ａ、ドライバ１１ｂ、コンパレータ１１ｃ、及びデジタルコンパレータ１１ｄを備えており、被試験メモリ（以下、ＤＵＴと略す）２０に電気的に接続してＤＵＴ２０との間で各種信号（例えば、テストパターン）の授受を行う。フォーマットコントローラ１１ａは、パターン発生器１２から出力される各種パターンを波形整形して出力する。ドライバ１１ｂは、フォーマットコントローラ１１ａの出力を入力とし、その電圧を調整してＤＵＴ２０に出力する。コンパレータ１１ｃは、ＤＵＴ２０の出力を入力とし、その電圧レベルを比較する。デジタルコンパレータ１１ｄは、コンパレータ１１ｃの出力と期待値とを比較し、パス／フェイルを判定する。

パターン発生器１２は、背面パターン指示手段１２ａ及びテストパターン指示手段１２ｂを備えており、テストヘッド１１に各種パターン（背面パターン、テストパターン、期待値パターン）を出力するとともに、マルチプレクサ１４にアドレスを出力する。背面パターン指示手段１２ａは、ＤＵＴ２０への背面パターンの出力を開始する場合に、その出力指示を行うとともにフェイルメモリ１５に格納されているフェイルビット数のカウントをフェイルビットカウンタ１６に開始させるカウントスタート信号Ｋ１３をＣＰＵ１８に対して出力する。

ここで、背面パターンとは、ＤＵＴ２０の内部セルの初期化のために、内部セルの全てに「０」又は「１」を書き込ませるためのパターンである。テストパターン指示手段１２ｂは、フェイルビットカウンタ１６でのカウント終了が終了した旨を示すカウントエンド信号Ｋ１４がＣＰＵ１８から出力された場合に、テストヘッド１１に対するテストパターンの出力指示を行う。

アドレスポインタ１３は、コントローラ１７の下でアドレスを発生する。マルチプレクサ１４は、コントローラ１７の下でパターン発生器１２から出力されるアドレスとアドレスポインタ１３から出力されるアドレスとの何れか一方を選択する。フェイルメモリ１５は、テストヘッド１１から出力されるフェイル情報を、マルチプレクサ１４から出力されるアドレスに格納する。フェイルビットカウンタ１６は、フェイルメモリ１５に格納されているフェイルビット数をカウントする。コントローラ１７は、アドレスポインタ１３、マルチプレクサ１４、フェイルメモリ１５、及びフェイルビットカウンタ１６を制御する。

ＣＰＵ１８は、カウント指示手段１８ａを備えており、パターン発生器１２及びコントローラ１７を制御する。具体的には、パターン発生器１２に対してファンクションテストスタート信号Ｋ１１を出力してＤＵＴ２０のテストを開始させ、パターン発生器１２からファンクションエンド信号Ｋ１２が出力された場合にはＤＵＴ２０のテストを終了させる。カウント指示手段１８ａは、パターン発生器１２からカウントスタート信号Ｋ１３が出力された場合には、フェイルメモリ１５に格納されているフェイルビット数をフェイルビットカウンタ１６にカウントさせる指示をコントローラ１７に対して行い、コントローラ１７からカウントを終了した旨の通知がされた場合には、パターン発生器１２に対してカウントエンド信号Ｋ１４を出力する。

上記構成において、ＤＵＴ２０に対するテストが一度行われて、その判定結果（試験結果）がフェイルメモリ１５に格納されているとする。ＣＰＵ１８がパターン発生器１２にファンクションテストスタート信号Ｋ１１を出力すると、パターン発生器１２の背面パターン指示手段１２ａは、背面パターンをテストヘッド１１に出力するとともに、ＣＰＵ１８に対してカウントスタート信号Ｋ１３を出力する。テストヘッド１１に出力された背面パターンによりＤＵＴ２０は初期化される。また、パターン発生器１２からのカウントスタート信号Ｋ１３により、ＣＰＵ１８のカウント指示手段１８ａがコントローラ１７に対して、フェイルビットカウントを指示する。

かかる指示がなされたコントローラ１７は、マルチプレクサ１４に対してアドレスポインタ１３から出力されるアドレスを選択させる設定を行う。そして、アドレスポインタ１３にアドレスの出力を開始させるとともに、フェイルメモリ１５に読み出し指示を与える。かかる指示がなされると、アドレスポインタ１３からアドレスが出力される度にフェイルメモリ１５の記憶内容がフェイルビットカウンタ１６に読み出され、これによりフェイルビットカウンタ１６は、フェイルメモリ１５のフェイルビット数をカウントする。

アドレスポインタ１３が所定範囲のアドレスの出力を終えると、コントローラ１７はＣＰＵ１８に対してカウントを終了した旨を通知する。また、コントローラ１７は、マルチプレクサ１４を制御して、パターン発生器１２から出力されるアドレスを選択させる設定を行い、フェイルメモリ１５に対して書き込み指示を与える。コントローラ１７からカウントを終了した旨の通知がなされると、ＣＰＵ１８のカウント指示手段１８ａは、パターン発生器１２に対してカウントエンド信号Ｋ１４を出力する。

このカウントエンド信号Ｋ１４を受けると、テストパターン指示手段１２ｂは、テストヘッド１１に対するテストパターンの出力指示を行う。これにより、テストパターンがＤＵＴ２０に入力される。そして、デジタルコンパレータ１１ｄにおいてＤＵＴ２０の出力と期待値とが比較されてパス／フェイルが判定され、その判定結果がフェイルメモリ１５に記憶される。以上の通り、ＤＵＴ２０に対して背面パターンを供給して初期化を行っている間に、フェイルメモリ１５に記憶されているフェイルビット数をカウントすることで、ＤＵＴ２０のテストに要する時間の短縮を図っている。
特開２００４−３４８８９２号公報

ところで、メモリ試験装置１０は、ＤＵＴ２０の判定結果を格納するために十分大きな容量のフェイルメモリ１５を搭載しているが、フェイルメモリ１５の実際の使用率（占有率）がどの程度であるかは測定することはできなかった。このため、メモリの種類、一度にテストするメモリの数、テストの仕方によっては、判定結果を正常に格納することができないという不都合が生ずる場合が考えられる。

例えば、先のテストで得られた判定結果をフェイルメモリ１５に格納したままで、次のテストを行う場合を考えると、既に判定結果が格納されている領域以外の領域に判定結果を格納させる必要があるが、フェイルメモリ１５の使用率を知ることができなければ、例えば試験結果の全てを格納することができないという不都合が生じる。このため、フェイルメモリ１５を使用する場合には、ユーザがテスト前にその使用方法を予め設定しておく必要がある。

具体的には、例えば、ＤＵＴ２０が１つの場合には、フェイルメモリ１５の全体をその１つのＤＵＴ２０の判定結果だけを格納するために用いることができるが、ＤＵＴ２０が複数のときには各々の判定結果を別々の領域に格納する必要がある。このため、フェイルメモリ１５のメモリ空間の分割の仕方及びその分割単位の容量等を予め設定しておく必要がある。

しかしながら、１つのＤＵＴ２０当たりの判定結果を格納するのに必要な容量は、ＤＵＴ２０の記憶容量やフェイルメモリ１５に判定結果を取り込む速度に応じて変化する。このため、フェイルメモリ１５のメモリ空間の分割の仕方及びその分割単位の容量等を求めるには複雑な計算が必要になり、長時間を要する上に計算ミスも生じやすい。また、仮に誤った設定を行った場合には、異常な判定結果がフェイルメモリ１５に格納されることとなるが、異常の原因が何であるのかが不明であるため、その原因究明に長時間を要するという問題がある。

本発明は上記事情に鑑みてなされたものであり、フェイルメモリの設定を行うユーザの負担軽減を図るとともに、異常時の原因究明を短時間で行うことができるメモリ試験システム及び方法を提供することを目的とする。

上記課題を解決するために、本発明のメモリ試験システムは、被試験メモリ（２０）の試験結果を格納するフェイルメモリ（１５）を有するメモリ試験装置（１０）と、当該メモリ試験装置を制御する制御装置（１）とを備えるメモリ試験システムにおいて、前記制御装置は、前記フェイルメモリが使用される割合を示す使用率を算出するメモリ使用率算出部（４）と、前記メモリ使用率算出部の算出結果を表示する表示部（５）とを備えることを特徴としている。
この発明によると、フェイルメモリが使用される割合を示す使用率がメモリ使用率算出部で算出され、その算出結果が表示部に表示される。
また、本発明のメモリ試験システムは、前記メモリ使用率算出部が、１つの前記被試験メモリに割り当て可能な前記フェイルメモリの最大容量である最大メモリ容量を求める最大メモリ容量算出部（４ａ）と、１つの前記被試験メモリの試験結果を格納するために用いる容量である使用メモリ容量を求める使用メモリ容量算出部（４ｂ）とを備え、前記メモリ使用率算出部は、前記最大メモリ容量算出部で求められた前記最大メモリ容量と、前記使用メモリ容量算出部で算出された前記使用メモリ容量とに基づいて、前記フェイルメモリの使用率を算出することを特徴としている。
また、本発明のメモリ試験システムは、前記最大メモリ容量算出部が、前記フェイルメモリの物理容量（α）、前記被試験メモリの数（ｎ）、及び前記フェイルメモリの使用方法に応じて使用可能な前記フェイルメモリの最大容量を求める演算式が格納されたテーブル（Ｔ）を用いて前記最大メモリ容量を求めることを特徴としている。
また、本発明のメモリ試験システムは、前記使用メモリ容量算出部が、前記フェイルメモリのアドレスのうち、前記被試験メモリの試験結果を格納するために用いる有効アドレス（Ｂ）を用いて前記使用メモリ容量を求めることを特徴としている。
ここで、本発明のメモリ試験システムは、前記表示部が、前記メモリ使用率算出部の算出結果を数値で表示し、又は、前記メモリ使用率算出部の算出結果を所定の記号又は図形で表示し、当該算出結果の値に応じて表示法を変更することを特徴としている。
本発明のメモリ試験方法は、被試験メモリ（２０）の試験結果を格納するフェイルメモリ（１５）を有するメモリ試験装置（１０）を用いて前記被試験メモリの試験を行うメモリ試験方法であって、１つの前記被試験メモリに割り当て可能な前記フェイルメモリの最大容量である最大メモリ容量と、１つの前記被試験メモリの試験結果を格納するために用いる容量である使用メモリ容量とを求める第１ステップ（Ｓ１７、Ｓ２０）と、前記第１ステップで求めた前記最大メモリ容量と前記使用メモリ容量とに基づいて、前記フェイルメモリの使用率を算出する第２ステップ（Ｓ２３）と、前記第２ステップで算出した前記フェイルメモリの使用率を表示する第３ステップ（Ｓ２５、Ｓ２６）とを含むことを特徴としている。

本発明によれば、フェイルメモリが使用される割合を示す使用率が算出され、その算出結果が表示されるため、フェイルメモリの設定を行うユーザの負担軽減を図ることができるという効果がある。また、フェイルメモリの使用率は、その算出結果に応じて表示方法が変更されるため、異常時の原因究明を短時間で行うことができるという効果がある。

以下、図面を参照して本発明の一実施形態によるメモリ試験システム及び方法について詳細に説明する。図１は、本発明の一実施形態によるメモリ試験システムの要部構成を示すブロック図である。図１に示す通り、本実施形態のメモリ試験システムは、メモリ試験装置１０と、メモリ試験装置１０を制御する制御装置１とを備える。

図１に示すメモリ試験装置１０は、図９に示したものとほぼ同様の構成であり、テストヘッド１１から出力されるフェイル情報（試験結果）を格納するフェイルメモリ１５を備えている。尚、このメモリ試験装置１０は、ＤＲＡＭ（Dynamic Random Access Memory）、ＳＲＡＭ（Static Random Access Memory）、ＰＳＲＡＭ（疑似ＳＲＡＭ）、フラッシュメモリ、ＭＣＰ（Multi Chip Package）、メモリ混載ＡＳＩＣ等の試験が可能である。

ここで、本実施形態では、フェイルメモリ１５は、主として用いられるメインフェイルメモリ１５ａと副次的に用いられるスペアフェイルメモリ１５ｂとからなるものとする。スペアフェイルメモリ１５ｂは、例えばメインフェイルメモリ１５ａに障害等が生じた場合に用いられるものであり、その容量はメインフェイルメモリ１５ａの容量とは異なっていても良い。

制御装置１は、例えば接続ケーブルＣによってメモリ試験装置１０と接続されており、入力部２、制御部３、メモリ使用率算出部４、表示部５、及び通信部６を備えている。この制御装置１は、例えばパーソナルコンピュータにより実現することができる。入力部２は、例えばキーボードやマウス等の入力装置を備えており、ユーザの操作に応じた操作情報を制御部３に出力する。

制御部３は、各種制御プログラムを備えており、ユーザの指示に応じた制御プログラムが起動されることにより、通信部６を介してメモリ試験装置１０との間で通信を行い、メモリ試験装置１０の各種制御を行う。例えば、フェイルメモリ１５の使用方法の設定等の各種設定の制御を行うとともに、フェイルメモリ１５に格納されているフェイル情報やテスト時の条件を示す情報等の各種情報を取得する制御を行う。また、メモリ試験装置１０から取得した各種情報を表示部５に表示させる制御も行う。

メモリ使用率算出部４は、メモリ試験装置１０のフェイルメモリ１５が使用される割合を示す使用率を算出する。ここで、メモリ使用率算出部４は、フェイルメモリ１５が実際に使用されている使用率を算出するのではなく、ユーザがフェイルメモリ１５の使用方法の設定を指示したときに、この指示に基づいて使用されるであろう使用率を算出する点に注意されたい。

メモリ使用率算出部４は、最大メモリ容量算出部４ａ及び使用メモリ容量算出部４ｂを備えている。最大メモリ容量算出部４ａは、１つのＤＵＴ２０に割り当て可能なフェイルメモリ１５の最大容量である最大メモリ容量を求める。使用メモリ容量算出部４ｂは、１つのＤＵＴ２０の試験結果を格納するために用いる容量である使用メモリ容量を求める。メモリ使用率算出部４は、最大メモリ容量算出部４ａで求められた最大メモリ容量と、使用メモリ容量算出部４ｂで算出された使用メモリ容量とに基づいて、フェイルメモリ１５の使用率を算出する。

ここで、フェイルメモリ１５の使用方法の一例について説明する。図２は、フェイルメモリ１５のメモリマップの一例を模式的に示す図である。図２中において、符号Ｍを付して示す矩形領域の全体がフェイルメモリ１５の全容量を示している。図２に示す通り、フェイルメモリ１５のメモリマップは、ＤＵＴ２０の数（ここでは、ｎとする）の分だけ分割される。図２に示す例では、フェイルメモリ１５のメモリマップはｎ個の領域Ｙ１〜Ｙｎに分割されており、これら領域Ｙ１〜Ｙｎはｎ個のＤＵＴ２０とそれぞれ対応付けられている。領域Ｙ１〜Ｙｎの領域のそれぞれの面積（容量）は等しく、個々の面積（容量）が１つのＤＵＴ２０に割り当て可能なフェイルメモリ１５の最大容量である最大メモリ容量である。

また、図２に示す通り、領域Ｙ１〜Ｙｎの各々は、ユーザの設定によってＤＵＴ２０のデータ入出力端（ピン）の数（ここでは、ｍとする）の分だけ分割される。図２に示す例では、ｍ個の領域Ｘ１〜Ｘｍに分割される。これにより、あるＤＵＴ２０に対して領域Ｙ１が対応付けられているとすると、そのＤＵＴ２０のテストを行って得られるフェイル情報は領域Ｙ１に格納される訳であるが、ＤＵＴ２０のデータ入出力端の各々に着目すると、それらの信号の各々に関するフェイル情報は、分割された領域Ｘ１〜Ｘｍにそれぞれ個別に格納されることになる。このように、フェイルメモリ１５のメモリマップはユーザの設定によってｎ×ｍ個に分割されることになるが、以下ではこの分割単位を「ページ」という。

フェイルメモリ１５にフェイル情報を格納する位置を特定するために、アドレスが用いられるが、所定のアドレスのビットを有効・無効にすることで１つのページ中でフェイル情報を記憶するために用いる領域を設定することができる。つまり、図２に示す通り、Ｘ方向（図２の左右方向）のアドレスのビット及びＹ方向（図２の上下方向）のアドレスのビットの有効・無効を設定することで、１つのページ中で使用する領域（斜線を付した領域）と使用しない領域（斜線を付していない領域）とを設定することができる。尚、これらの領域は、各ページ毎に同じ大きさであるため、かかるビット設定を行うことにより、ＤＵＴ２０の試験結果を格納するために用いる容量である使用メモリ容量が設定される。

以上の通り、１つのＤＵＴ２０に割り当て可能なフェイルメモリ１５の最大容量である最大メモリ容量は、図２に示す領域Ｙ１〜Ｙｎの領域のそれぞれの面積（容量）であるが、具体的には最大メモリ容量算出部４ａは図３に示す方法で最大メモリ容量を算出する。図３は、最大メモリ容量の算出方法を模式的示す図である。図３に示す通り、最大メモリ容量算出部４ａは、最大メモリ容量算出テーブルＴ、フェイルメモリ１５の物理的な最大容量α、及びＤＵＴ２０の数ｎを用いて最大メモリ容量を求める。

ここで、最大メモリ容量算出テーブルＴは、最大メモリ容量算出部４ａに記憶されており、フェイルメモリ１５の使用方法に応じて使用可能なフェイルメモリ１５の最大容量を求める演算式が格納されたテーブルである。図４は、最大メモリ容量算出テーブルＴの一例を示す図である。フェイルメモリ１５は、テストヘッド１１からのフェイル情報の取り込み速度、及びフェイル情報の記憶のさせ方に応じて使用可能な容量が変化する。例えば、取り込み速度が速くなるにつれて（図４においては「０」，「１」，「２」，「３」の順で）使用可能な容量が減少する。

また、フェイルメモリ１５の使用方法の１つとして、あたかも２つのフェイルメモリが搭載されているように、フェイルメモリ１５を区分する方法がある。例えば、フェイルメモリ１５を１つに区分して使用する場合（デュアルＯＦＦ）と、フェイルメモリ１５を２つに区分して使用する場合（デュアルＯＮ）とがある。後者は、区分された２つのフェイルメモリの各々に同じフェイル情報を格納するときに用いられる。デュアルＯＮの場合は、デュアルＯＦＦの場合に比べて使用可能な容量は半減する。

ボードの表面と裏面とに多数の記憶素子を備えたものであるが、その使用方法の１つとして、ボードの表面・裏面の区別無く使用する場合（デュアルＯＦＦ）と、ボードの表面・裏面を区別して使用する場合（デュアルＯＮ）とがある。後者は、例えば表面・裏面の各々に同じフェイル情報を格納するときに用いられる。デュアルＯＮの場合は、デュアルＯＦＦの場合に比べて使用可能な容量は半減する。

このため、図４に示す最大メモリ容量算出テーブルＴは、取り込み速度とデュアルＯＮ／ＯＦＦとに応じて１つのＤＵＴ当たり使用可能なフェイルメモリ１５の最大容量を求める演算式を格納している。図４に示すテーブルにおいて、「デュアルＯＦＦ」の場合であって取り込み速度が「０」であるときには演算式として「α」が格納されているが、これはＤＵＴ２０が１つである場合には、フェイルメモリ１５の物理的な最大容量αが使用可能であることを意味する。尚、「デュアルＯＮ」の場合であって取り込み速度が「３」であるときの演算式は示されていないが、これはかかる設定を行えないことを意味する。

また、使用メモリ容量算出部４ｂは図５に示す方法で使用メモリ容量を算出する。図５は、使用メモリ容量の算出方法を模式的示す図である。図５に示す通り、使用メモリ容量算出部４ｂは、図２を用いて説明したＸ方向（図２の左右方向）のアドレスのビット及びＹ方向（図２の上下方向）のアドレスのビットの有効ビット数（有効アドレス）Ｂと、領域Ｙ１〜Ｙｎの各々に設定されるページ数（領域Ｙ１〜Ｙｎの各々の分割数）ｍとを用いて使用メモリ容量を求める。メモリ使用率算出部４は、最大メモリ容量算出部４ａで算出された最大メモリ容量と使用メモリ容量算出部４ｂで算出された使用メモリ容量とを用いて、以下の（１）式からフェイルメモリ１５の使用率Ｒを算出する。
Ｒ＝（使用メモリ容量／最大メモリ容量）×１００ ……（１）

図１に戻り、表示部５は、例えば液晶表示装置又はＣＲＴ（Cathode Ray Tube）を備えており、制御部３の制御の下で、ユーザが入力部２を操作して入力した操作情報、メモリ試験装置１０の試験結果（フェイルメモリ１５に格納されたフェイル情報）、メモリ使用率算出部４で算出されたフェイルメモリ１５の使用率等の各種情報を表示する。ここで、表示部５は、フェイルメモリ１５の使用率を表示する場合には、数値で表示し、所定の記号若しくは図形で表示し、又はこれらを共に表示する。

また、表示部５は、フェイルメモリ１５の使用率を記号又は図形で表示する場合には、その値に応じて表示法を変更する。例えば、フェイルメモリ１５の使用率を「信号機」の図形で表示する場合には、その値が１〜１００％の範囲内である場合には「信号機」の図形を青色で表示（青信号を表示）し、この範囲外である場合には「信号機」の図形を赤色で表示（赤信号を表示）する。尚、ここで挙げるフェイルメモリ１５の使用率の表示方法はあくまでも一例であって、その表示方法は任意である。通信部６は、メモリ試験装置１０との間で通信を行い、ユーザによって設定された情報をメモリ試験装置１０に送信するとともに、フェイルメモリ１５の物理的な最大容量等の情報、フェイルメモリ１５に格納されているフェイル情報等の各種情報を取得する。

図６は、フェイルメモリ１５の使用率を「信号機」の図形及び数値で表示する場合の表示例を示す図である。ユーザの設定に基づいて求められたフェイルメモリの設定状態が「正常」である場合（求められたフェイルメモリ１５の使用率が１〜１００％の範囲内である場合）には、青信号を表示するとともにフェイルメモリ１５の使用率を１〜１００％の範囲内の数値で表示する。これに対し、最大メモリ容量算出部４ａで最大メモリ容量が算出されたかった場合には、赤信号を表示するとともにフェイルメモリ１５の使用率を「無表示」にする。

また、ユーザの設定に基づいて求められたフェイルメモリの設定状態が「容量オーバー」である場合（求められたフェイルメモリ１５の使用率が１００％よりも大きい場合）には、赤信号を表示するとともにフェイルメモリ１５の使用率を１００％よりも大きな数値で表示する。また、使用メモリ容量算出部４ｂで使用メモリ容量が算出されたかった場合には、「信号機」の表示を消灯状態にするとともにフェイルメモリ１５の使用率を「０％」に表示する。更に、フェイルメモリ１５の使用率を算出する上で必要な情報（以下、フェイルメモリ情報という）の取得に失敗した場合には、「信号機」の表示を消灯状態にするとともにフェイルメモリ１５の使用率を「無表示」にする。また、フェイルメモリ１５が使用されない場合（未対応の場合）には、「信号機」の表示を「非表示」にするとともにフェイルメモリ１５の使用率を「無効表示」にする。

次に、上記構成のメモリ試験システムを用いたメモリ試験方法について説明する。図７は、本発明の一実施形態によるメモリ試験方法の一部を示すフローチャートである。ユーザが制御装置１の入力部２を操作して試験開始指示を行うと、図７に示すフローチャートの処理が開始される。処理が開示されると制御部３において制御プログラムが起動し、表示部５に図８に示すウィンドウＷが表示される（ステップＳ１１）。

図８は、表示部５に表示されるウィンドウＷの一例を示す図である。図７に示す通り、ウィンドウＷには、操作表示領域Ｖ１〜Ｖ３が設けられている。操作表示領域Ｖ１には、ＤＵＴ２０を特定する番号を入力する入力欄、テスト番号を入力する入力欄、テスト用のプログラム名を入力する入力欄、及びテスト項目を入力欄等の各種入力欄が設けられている。

操作表示領域Ｖ２は、フェイルメモリ１５の設定状態を表示する表示欄であり、「信号機」の表示部Ｌ１，Ｌ２と、フェイルメモリ１５の使用率等が表示される表示欄Ｄ１，Ｄ２とが設けられている。尚、前述した通り、フェイルメモリ１５は、メインフェイルメモリ１５ａとスペアフェイルメモリ１５ｂとからなるため、操作表示領域Ｖ２には、メインフェイルメモリ１５ａ用の表示部Ｌ１及び表示欄Ｄ１と、スペアフェイルメモリ１５ｂ用の表示部Ｌ２及び表示欄Ｄ２とが設けられている。尚、メインフェイルメモリ１５ａ用の表示部Ｌ１及び表示欄Ｄ１、並びに、スペアフェイルメモリ１５ｂ用の表示部Ｌ２及び表示欄Ｄ２の表示は、図６に従った表示がなされるが、説明を簡単にするために、以下ではメインフェイルメモリ１５ａ用の表示部Ｌ１及び表示欄Ｄ１の表示のみを例に挙げて説明する。

操作表示領域Ｖ３は、ユーザの操作によって表示が切り替わる作業領域であり、その操作に応じてフェイルメモリ１５の各種設定を行う各種入力欄が現れたり、フェイルメモリ１５に格納されているフェイル情報が読み出されたときには、そのフェイル情報が表示される。尚、図８のウィンドウＷはあくまでも一例であって、操作表示領域Ｖ１〜Ｖ３の配置及び大きさ等は任意に設定することができ、また、１つのウィンドウＷ内の操作表示領域か数も任意に変更することができる。

次に、ユーザが図８に示すウィンドウＷにフェイルメモリ１５に関する設定情報、ＤＵＴ２０の数、ＤＵＴ２０のデータ入出力端の数等を入力すると、制御部３は通信部６を介してメモリ試験装置１０との間で通信を行い、メモリ試験装置１０にフェイルメモリが実装されているか否かを判断する（ステップＳ１２）。この判断結果が「ＮＯ」の場合（フェイルメモリ１５が実装されていないと判断した場合）には、制御部３はその旨を示す制御信号を表示部５に出力する。これにより、表示部５は、「信号機」が表示される表示部Ｄ１を「非表示」にするとともにフェイルメモリ１５の使用率が表示される表示欄Ｄ２を「無効表示」にする（ステップＳ１３）。かかる表示を行うと一連の処理が終了する。

一方、ステップＳ１２の判断結果が「ＹＥＳ」の場合（フェイルメモリ１５が実装されていると判断した場合）には、制御部３はフェイルメモリ情報を取得する（ステップＳ１４）。具体的には、メモリ試験装置１０からフェイルメモリ１５の物理的な最大容量を取得するとともに、図８に示すウィンドウＷから入力された各種情報を取得する。次に、制御部３は、上記のフェイルメモリ情報の取得に成功したか否かを判断する（ステップＳ１５）。この判断結果が「ＮＯ」の場合には、制御部３はその旨を示す制御信号を表示部５に出力する。これにより、表示部５は、消灯状態の「信号機」を表示部Ｄ１に表示するとともに表示欄Ｄ２を「無表示」にする（ステップＳ１６）。かかる表示を行うと一連の処理が終了する。

これに対し、ステップＳ１５の判断結果が「ＹＥＳ」の場合には、制御部３は取得したフェイルメモリ情報をメモリ使用率算出部４に出力して最大メモリ容量を算出させる（ステップＳ１７）。具体的には、メモリ使用率算出部４の最大メモリ容量算出部４ａは、図３を用いて示した通り、最大メモリ容量算出テーブルＴ、フェイルメモリ１５の物理的な最大容量α、及びＤＵＴ２０の数ｎを用いて最大メモリ容量を求める。最大メモリ容量算出部４ａの算出結果は制御部３に出力され、制御部３はこの算出結果に基づいて最大メモリ容量の算出に成功したか否かを判断する（ステップＳ１８）。この判断結果が「ＮＯ」の場合（最大メモリ容量の算出に失敗したと判断した場合）には、制御部３はその旨を示す制御信号を表示部５に出力する。これにより、表示部５は、赤信号を表示部Ｄ１に表示するとともに表示欄Ｄ２を「無表示」にする（ステップＳ１９）。かかる表示を行うと一連の処理が終了する。

一方、ステップＳ１８の判断結果が「ＹＥＳ」の場合（最大メモリ容量の算出に成功したと判断した場合）には、制御部３はメモリ使用率算出部４の使用メモリ容量算出部４ｂに使用メモリ容量を算出させる（ステップＳ２０）。具体的には使用メモリ容量算出部４ｂは、図５を用いて示した通り、有効ビット数Ｂと、領域Ｙ１〜Ｙｎの各々に設定されるページ数ｍとを用いて使用メモリを求める。使用メモリ容量算出部４ｂの算出結果は制御部３に出力され、制御部３はこの算出結果に基づいて使用メモリ容量の算出に成功したか否かを判断する（ステップＳ２１）。この判断結果が「ＮＯ」の場合（使用メモリ容量の算出に失敗したと判断した場合）には、制御部３はその旨を示す制御信号を表示部５に出力する。これにより、表示部５は、消灯状態の「信号機」を表示部Ｄ１に表示するとともに表示欄Ｄ２の表示を「０％」にする（ステップＳ２２）。かかる表示を行うと一連の処理が終了する。

これに対し、ステップＳ２１の判断結果が「ＹＥＳ」の場合（使用メモリ容量の算出に成功したと判断した場合）には、制御部３はメモリ使用率算出部４に対し、フェイルメモリ１５の使用率を算出させる（ステップＳ２３）。具体的には、ステップＳ１７で求められた最大メモリ容量とステップＳ２０で求められた使用メモリ容量とを前述した（１）式に代入してフェイルメモリ１５の使用率を求める。この算出結果は制御部３に出力される。制御部３は、メモリ使用率算出部４の算出結果を表示部５に出力する。表示部５は、この算出結果を示す値が１００％以下であるか否かを判断する（ステップＳ２４）。

ステップＳ２４の判断結果が「ＮＯ」の場合（フェイルメモリ１５の使用率が１００％よりも大である場合）には、表示部５は、赤信号を表示部Ｄ１に表示するとともに表示欄Ｄ２に算出された使用率の数値（１００％以上）を表示し（ステップＳ２５）、これにより一連の処理が終了する。一方、ステップＳ２４の判断結果が「ＹＥＳ」の場合（フェイルメモリ１５の使用率が１００％以下である場合）には、表示部５は、青信号を表示部Ｄ１に表示するとともに表示欄Ｄ２に算出された使用率の数値（１〜１００％の範囲）を表示し（ステップＳ２６）、これにより一連の処理が終了する。尚、設定内容の変更を行いたい場合には、再度制御プログラムを実行すれば良い。

以上説明した通り、本実施形態では、メモリ試験装置１０から取得されるフェイルメモリ１５の物理的な最大容量、図８に示すウィンドウＷから入力されるフェイルメモリ１５に関する各種設定情報、ＤＵＴ２０の数、ＤＵＴ２０のデータ入出力端の数等のフェイルメモリ情報に基づいてフェイルメモリ１５の使用率を求めて表示している。これにより、フェイルメモリ１５の各種設定を行うための時間を短縮することができるとともに、設定ミスを防止することができ、仮に誤った設定を行った場合でも短時間で容易に修正することができる。この結果、フェイルメモリの設定を行うユーザの負担軽減を図ることができる。また、フェイルメモリ１５の算出結果に応じて表示方法が変更されるため、異常時の原因究明を短時間で行うことができる。

本発明の一実施形態によるメモリ試験システムの要部構成を示すブロック図である。 フェイルメモリ１５のメモリマップの一例を模式的に示す図である。 最大メモリ容量の算出方法を模式的示す図である。 最大メモリ容量算出テーブルＴの一例を示す図である。 使用メモリ容量の算出方法を模式的示す図である。 フェイルメモリ１５の使用率を「信号機」の図形及び数値で表示する場合の表示例を示す図である。 本発明の一実施形態によるメモリ試験方法の一部を示すフローチャートである。 表示部５に表示されるウィンドウＷの一例を示す図である。 従来のメモリ試験システムが備えるメモリ試験装置の構成の一例を示すブロック図である。

符号の説明

１ 制御装置
４ メモリ使用率算出部
４ａ 最大メモリ容量算出部
４ｂ 使用メモリ容量算出部
５ 表示部
１０ メモリ試験装置
１５ フェイルメモリ
２０ ＤＵＴ
Ｔ 最大メモリ容量算出テーブル

Claims (6)

1. 被試験メモリの試験結果を格納するフェイルメモリを有するメモリ試験装置と、当該メモリ試験装置を制御する制御装置とを備えるメモリ試験システムにおいて、
   前記制御装置は、前記フェイルメモリが使用される割合を示す使用率を算出するメモリ使用率算出部と、
   前記メモリ使用率算出部の算出結果を表示する表示部と
   を備えることを特徴とするメモリ試験システム。
2. 前記メモリ使用率算出部は、１つの前記被試験メモリに割り当て可能な前記フェイルメモリの最大容量である最大メモリ容量を求める最大メモリ容量算出部と、
   １つの前記被試験メモリの試験結果を格納するために用いる容量である使用メモリ容量を求める使用メモリ容量算出部と
   を備え、
   前記メモリ使用率算出部は、前記最大メモリ容量算出部で求められた前記最大メモリ容量と、前記使用メモリ容量算出部で算出された前記使用メモリ容量とに基づいて、前記フェイルメモリの使用率を算出することを特徴とする請求項１記載のメモリ試験システム。
3. 前記最大メモリ容量算出部は、前記フェイルメモリの物理容量、前記被試験メモリの数、及び前記フェイルメモリの使用方法に応じて使用可能な前記フェイルメモリの最大容量を求める演算式が格納されたテーブルを用いて前記最大メモリ容量を求めることを特徴とする請求項２記載のメモリ試験システム。
4. 前記使用メモリ容量算出部は、前記フェイルメモリのアドレスのうち、前記被試験メモリの試験結果を格納するために用いる有効アドレスを用いて前記使用メモリ容量を求めることを特徴とする請求項２又は請求項３記載のメモリ試験システム。
5. 前記表示部は、前記メモリ使用率算出部の算出結果を数値で表示し、又は、前記メモリ使用率算出部の算出結果を所定の記号又は図形で表示し、当該算出結果の値に応じて表示法を変更することを特徴とする請求項１から請求項４の何れか一項に記載のメモリ試験システム。
6. 被試験メモリの試験結果を格納するフェイルメモリを有するメモリ試験装置を用いて前記被試験メモリの試験を行うメモリ試験方法であって、
   １つの前記被試験メモリに割り当て可能な前記フェイルメモリの最大容量である最大メモリ容量と、１つの前記被試験メモリの試験結果を格納するために用いる容量である使用メモリ容量とを求める第１ステップと、
   前記第１ステップで求めた前記最大メモリ容量と前記使用メモリ容量とに基づいて、前記フェイルメモリの使用率を算出する第２ステップと、
   前記第２ステップで算出した前記フェイルメモリの使用率を表示する第３ステップと
   を含むことを特徴とするメモリ試験方法。
   

Images