[go: up one dir, main page]

JP2008021967A - Inspection method and inspection apparatus - Google Patents

Inspection method and inspection apparatus Download PDF

Info

Publication number
JP2008021967A
JP2008021967A JP2007118563A JP2007118563A JP2008021967A JP 2008021967 A JP2008021967 A JP 2008021967A JP 2007118563 A JP2007118563 A JP 2007118563A JP 2007118563 A JP2007118563 A JP 2007118563A JP 2008021967 A JP2008021967 A JP 2008021967A
Authority
JP
Japan
Prior art keywords
back surface
pattern
distribution pattern
action pattern
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007118563A
Other languages
Japanese (ja)
Inventor
Naohiro Takahashi
直弘 高橋
Tamihide Yasumoto
民秀 安本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2007118563A priority Critical patent/JP2008021967A/en
Publication of JP2008021967A publication Critical patent/JP2008021967A/en
Pending legal-status Critical Current

Links

Landscapes

  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】 問題の設備を、より簡単に特定することが可能な検査方法を提供する。
【解決手段】 (a)処理対象基板を処理する複数の製造設備の各々について、該製造設備が処理対象基板の裏面のうち機械的作用または電気的作用を及ぼす領域のパターンを、該製造設備と対応付けて、予め裏面作用パターンとして準備しておく。(b)複数の製造設備の少なくとも一部の設備によって処理された処理対象基板の裏面に発生した欠陥の分布パターンを取得する。(c)工程bで取得された欠陥の分布パターンと、予め準備されている裏面作用パターンとを照合することにより、当該欠陥を発生させる原因となった製造設備を特定する。
【選択図】 図6
PROBLEM TO BE SOLVED: To provide an inspection method capable of more easily identifying a facility in question.
(A) For each of a plurality of manufacturing facilities for processing a substrate to be processed, a pattern of a region in which the manufacturing facility exerts a mechanical action or an electrical action on the back surface of the substrate to be processed is referred to as the manufacturing equipment. Correspondingly, it is prepared in advance as a back surface action pattern. (B) A distribution pattern of defects generated on the back surface of the substrate to be processed processed by at least some of the plurality of manufacturing facilities is acquired. (C) By collating the defect distribution pattern acquired in step b with the back-surface action pattern prepared in advance, the manufacturing facility that caused the defect is specified.
[Selection] Figure 6

Description

本発明は、処理対象基板を処理する複数の設備を含む製造ラインのうち問題が発生した装置を容易に特定することができる検査方法及び検査装置に関する。   The present invention relates to an inspection method and an inspection apparatus that can easily identify an apparatus in which a problem has occurred in a production line including a plurality of facilities for processing a substrate to be processed.

半導体ウエハ、液晶パネル等は、多数の加工工程を経て製造される。各工程は、複数の設備により実行される。複数の一連の工程毎に製品の検査が行われる。この検査において、異常が検出された場合、異常発生の原因となった設備を特定し、その設備を製造ラインから外す等の対策を講じなければならない。   Semiconductor wafers, liquid crystal panels, and the like are manufactured through a number of processing steps. Each process is executed by a plurality of facilities. The product is inspected for each of a plurality of series of processes. In this inspection, if an abnormality is detected, it is necessary to identify the equipment that caused the abnormality and take measures such as removing the equipment from the production line.

下記の特許文献1に、製品異常が検出されたときに、異常発生の原因となった工程を特定する方法が開示されている。以下、この問題工程の特定方法について説明する。   Patent Document 1 below discloses a method for specifying a process that causes an abnormality when a product abnormality is detected. Hereinafter, a method for identifying this problem process will be described.

処理された半導体ウエハが、インライン検査装置で検査される。また、製造装置は、面板検査装置により、装置ごとに評価される。インライン検査装置で得られた製品検査情報、及び面板検査装置で得られた製造装置評価情報が、上位データベースに転送され、一定期間保存される。   The processed semiconductor wafer is inspected by an in-line inspection apparatus. Moreover, a manufacturing apparatus is evaluated for every apparatus by a faceplate inspection apparatus. Product inspection information obtained by the in-line inspection device and manufacturing device evaluation information obtained by the face plate inspection device are transferred to the upper database and stored for a certain period.

インライン検査装置で製品ウエハの異常が検知された場合には、上位データベースから、問題工程特定に必要な情報をダウンロードする。ダウンロードされた情報を用いて、装置評価情報照合解析、共通経路解析、機差解析、装置ログ相関解析のいずれか、またはこれらの組み合わせを行うことにより、問題工程を特定する。   When an abnormality of the product wafer is detected by the in-line inspection apparatus, information necessary for identifying the problem process is downloaded from the upper database. Using the downloaded information, a problem process is specified by performing any one of the apparatus evaluation information collation analysis, common path analysis, machine difference analysis, apparatus log correlation analysis, or a combination thereof.

上位データベースには、装置評価情報、製品検査情報、製造経路情報、装置ログ・メンテナンス情報が含まれる。装置評価情報は、面板ウエハの欠陥外観情報や、オージェ分析等で得られる欠陥組成情報を含む。製品検査情報は、外観検査装置で取得されるパターン欠陥、スクラッチ、異物等の位置情報を含む。   The host database includes device evaluation information, product inspection information, manufacturing route information, and device log / maintenance information. The apparatus evaluation information includes defect appearance information of the face plate wafer and defect composition information obtained by Auger analysis or the like. The product inspection information includes position information such as pattern defects, scratches, and foreign matters acquired by the appearance inspection apparatus.

次に、下記の特許文献2に開示された問題工程の特定方法について説明する。製品に異常が検知された場合、その製品と同一検査工程の、所定期間の製品検査情報の中から、同一問題の発生している製品と、同一の問題が発生していない製品とを検索する。同一の問題が発生している製品を共通して処理し、かつ問題の発生していない製品を処理していない装置を、問題装置の候補として抽出する。   Next, the problem process identification method disclosed in Patent Document 2 below will be described. When an abnormality is detected in a product, the product having the same problem and the product in which the same problem has not occurred are searched from the product inspection information for a predetermined period in the same inspection process as that product. . A device that processes a product having the same problem in common and does not process a product having no problem is extracted as a candidate for the problem device.

特開2004−253603号公報JP 2004-253603 A 特開2005−197629号公報JP 2005-197629 A

本発明の目的は、問題の設備を、より簡単に特定することが可能な検査方法を提供することである。本発明の他の目的は、この方法に用いられる検査装置を提供することである。   An object of the present invention is to provide an inspection method that can more easily identify a facility in question. Another object of the present invention is to provide an inspection apparatus used in this method.

本発明の一観点によると、
(a)処理対象基板を処理する複数の製造設備の各々について、該製造設備が処理対象基板の裏面のうち機械的作用または電気的作用を及ぼす領域のパターンを、該製造設備と対応付けて、予め裏面作用パターンとして準備しておく工程と、
(b)前記複数の製造設備の少なくとも一部の設備によって処理された処理対象基板の裏面に発生した欠陥の分布パターンを取得する工程と、
(c)前記工程(b)で取得された欠陥の分布パターンと、予め準備されている前記裏面作用パターンとを照合することにより、当該欠陥を発生させる原因となった製造設備を特定する工程と
を有する検査方法が提供される。
According to one aspect of the invention,
(A) For each of a plurality of manufacturing facilities for processing a substrate to be processed, a pattern of a region in which the manufacturing facility exerts a mechanical action or an electrical action on the back surface of the substrate to be processed is associated with the manufacturing facility, A step of preparing as a backside action pattern in advance;
(B) obtaining a distribution pattern of defects generated on the back surface of the processing target substrate processed by at least some of the plurality of manufacturing facilities;
(C) a step of identifying the manufacturing facility that caused the defect by collating the defect distribution pattern acquired in the step (b) with the back surface action pattern prepared in advance; An inspection method is provided.

本発明の他の観点によると、
処理対象基板を処理する複数の製造設備の各々について、該製造設備が処理対象基板の裏面のうち機械的作用または電気的作用を及ぼす領域のパターンを記憶する裏面作用パターン記憶手段と、
複数の製造設備の少なくとも一部の設備によって処理された処理対象基板の裏面に発生した欠陥の分布パターンを取得する欠陥分布パターン検出手段と、
前記欠陥分布パターン検出手段で検出された欠陥の分布パターンと、前記裏面作用パターン記憶手段に記憶されている裏面作用パターンとの照合を行い、照合結果に基づいて、欠陥を発生させる原因となった製造設備を特定する照合手段と
を有する検査装置が提供される。
According to another aspect of the invention,
For each of the plurality of manufacturing facilities for processing the substrate to be processed, back surface action pattern storage means for storing a pattern of a region in which the manufacturing facility exerts a mechanical action or an electrical action on the back surface of the processing target substrate;
A defect distribution pattern detecting means for acquiring a distribution pattern of defects generated on the back surface of the substrate to be processed processed by at least some of the plurality of manufacturing facilities;
The defect distribution pattern detected by the defect distribution pattern detection means is compared with the back face action pattern stored in the back face action pattern storage means, and the defect is caused based on the check result. There is provided an inspection apparatus having collation means for specifying a manufacturing facility.

処理対象基板の裏面に発生した欠陥の分布パターンは、設備に固有のものである。このため、設備に固有のパターンを、裏面作用パターンとして準備しておき、実際の欠陥の分布パターンと、裏面作用パターンとを照合することにより、欠陥の原因となった設備を容易に特定することができる。   The distribution pattern of defects generated on the back surface of the substrate to be processed is unique to the equipment. For this reason, it is possible to easily identify the equipment that caused the defect by preparing a pattern unique to the equipment as a back-surface action pattern and comparing the actual defect distribution pattern with the back-surface action pattern. Can do.

図1に、製造ラインのブロック図の一例を示す。例えば、ある半導体ウエハが、工程A、工程B、及び工程Cを経てさらに次の工程に渡される。工程Aにおいては、半導体ウエハが、設備A1〜A4の4つの設備によって順番に処理される。工程Bにおいては、半導体ウエハが、設備B1〜B4の4つの設備によって順番に処理される。工程A及びBの例として、化学気相成長(CVD)工程、エッチング工程、リソグラフィ工程、イオン注入工程、化学機械研磨(CMP)工程等が挙げられる。例えば、エッチング工程を行う設備には、エッチング装置、アッシング装置、ウェット洗浄装置等が含まれる。   FIG. 1 shows an example of a block diagram of a production line. For example, a certain semiconductor wafer is passed to the next process through the process A, the process B, and the process C. In step A, the semiconductor wafer is processed in turn by four facilities A1 to A4. In the process B, the semiconductor wafer is processed in order by four equipments of equipments B1 to B4. Examples of the processes A and B include a chemical vapor deposition (CVD) process, an etching process, a lithography process, an ion implantation process, and a chemical mechanical polishing (CMP) process. For example, the equipment for performing the etching process includes an etching apparatus, an ashing apparatus, a wet cleaning apparatus, and the like.

工程Bを終了した半導体ウエハが、検査装置10に引き渡される。検査装置10は、欠陥分布パターン検出装置1、照合装置2、裏面作用パターン記憶装置3を含む。検査装置10で検査された半導体ウエハは、次の工程Cに引き渡される。   The semiconductor wafer that has completed the process B is delivered to the inspection apparatus 10. The inspection device 10 includes a defect distribution pattern detection device 1, a verification device 2, and a back surface action pattern storage device 3. The semiconductor wafer inspected by the inspection apparatus 10 is delivered to the next process C.

図2A、図2B、及び図3を参照して、裏面作用パターン記憶装置3に記憶すべき裏面作用パターンの生成方法について説明する。   With reference to FIG. 2A, FIG. 2B, and FIG. 3, the production | generation method of the back surface action pattern which should be memorize | stored in the back surface action pattern memory | storage device 3 is demonstrated.

図2Aに、半導体ウエハ30を、ロボットアームにより保持した状態の一例を示す。サポート板25の上面に2本のピン26が固定されている。サポート板25の両脇に2本の可動アーム21が配置されている。可動アーム21の各々の先端の上面に、ピン22が固定されている。2本のピン26が半導体ウエハ30の縁に接触するように、サポート板25の上面に半導体ウエハ30が載置される。2本の可動アーム21を閉じると、その先端のピン22が半導体ウエハ30の縁に接触し、半導体ウエハ30の位置が拘束される。   FIG. 2A shows an example of a state in which the semiconductor wafer 30 is held by a robot arm. Two pins 26 are fixed to the upper surface of the support plate 25. Two movable arms 21 are arranged on both sides of the support plate 25. A pin 22 is fixed to the upper surface of each distal end of the movable arm 21. The semiconductor wafer 30 is placed on the upper surface of the support plate 25 so that the two pins 26 are in contact with the edge of the semiconductor wafer 30. When the two movable arms 21 are closed, the pin 22 at the tip thereof contacts the edge of the semiconductor wafer 30 and the position of the semiconductor wafer 30 is restrained.

半導体ウエハ30には、その面内の回転方向の位置を示すためのノッチ31が設けられている。ロボットアームで移送するときに、既に回転方向の位置合せが完了している場合には、ノッチ31は、ロボットアームに対して常に同じ位置に配置される。回転方向の位置合せが完了していない場合、または回転方向の位置合せを行う必要が無い場合には、ノッチ31の位置は不定である。   The semiconductor wafer 30 is provided with a notch 31 for indicating the position in the rotational direction within the surface. When the transfer in the robot arm is already completed, the notch 31 is always arranged at the same position with respect to the robot arm. When the alignment in the rotational direction is not completed, or when it is not necessary to perform the alignment in the rotational direction, the position of the notch 31 is indefinite.

図2Bに、図2Aのロボットアームで移送した後に、半導体ウエハ30の裏面に付着している異物(パーティクル)の様子を示す。半導体ウエハ30の裏面のうちロボットアームから機械的な作用を受けた部分及びその近傍に、異物が集中して付着する。図2Bに示した例では、異物が、サポート板25が接触した領域35、ピン22が接触した領域32、及びピン26が接触した領域36に局在して付着する。逆に、この異物の分布から、半導体ウエハ30のどの部分に機械的作用が加えられたかを知ることができる。   FIG. 2B shows a state of foreign matter (particles) adhering to the back surface of the semiconductor wafer 30 after being transferred by the robot arm of FIG. 2A. Foreign matter concentrates on and adheres to the portion of the back surface of the semiconductor wafer 30 that has received a mechanical action from the robot arm and the vicinity thereof. In the example shown in FIG. 2B, foreign substances are locally attached to the region 35 where the support plate 25 is in contact, the region 32 where the pin 22 is contacted, and the region 36 where the pin 26 is contacted. On the contrary, it is possible to know which part of the semiconductor wafer 30 has been subjected to the mechanical action from the distribution of the foreign matter.

裏面作用パターンは、各装置が、半導体ウエハに機械的作用を加えた部分に対応するパターンを示す。従って、異物の付着したパターンに基づいて、裏面作用パターンを生成することができる。   The back surface action pattern indicates a pattern corresponding to a portion where each device has applied a mechanical action to the semiconductor wafer. Therefore, the back surface action pattern can be generated based on the pattern to which foreign matter is attached.

図3に、種々の装置で半導体ウエハの処理を行った後の、裏面の異物付着パターンの例を示す。異物の付着パターンは、評価用のウエハを実際に処理した後、暗視野観測装置を用いて、評価用基板の裏面からの散乱光を観測することにより取得される。装置によって、異物の付着している部分や、付着しているパターンが異なることがわかる。この異物付着パターンに基づいて、装置ごとに、裏面作用パターンを生成する。   FIG. 3 shows an example of a foreign matter adhesion pattern on the back surface after processing a semiconductor wafer with various apparatuses. The foreign matter adhesion pattern is acquired by actually processing the evaluation wafer and then observing scattered light from the back surface of the evaluation substrate using a dark field observation apparatus. It can be seen that the part to which foreign matter is attached and the pattern to which it is attached differ depending on the apparatus. Based on this foreign substance adhesion pattern, a back surface action pattern is generated for each apparatus.

生成された裏面作用パターンは、その裏面作用パターンの起因となった製造設備と対応付けて、図1に示した裏面作用パターン記憶装置に記憶される。裏面作用パターンは、ノッチ31との相対位置関係が固定されているか、不定であるかを区別するための固定/不定識別情報とともに記憶される。   The generated back surface action pattern is stored in the back surface action pattern storage device shown in FIG. 1 in association with the manufacturing facility that caused the back surface action pattern. The back surface action pattern is stored together with fixed / undefined identification information for distinguishing whether the relative positional relationship with the notch 31 is fixed or undefined.

裏面作用パターン作成の対象となる設備には、半導体装置の各製造工程で使用される設備のみならず、欠陥検査装置、膜厚測定装置、ウエハ移し替え装置等、半導体ウエハの裏面に接触する可能性のある全ての設備も含まれる。   Equipment for the backside action pattern creation can contact the backside of semiconductor wafers, including not only equipment used in each manufacturing process of semiconductor devices, but also defect inspection equipment, film thickness measurement equipment, wafer transfer equipment, etc. This includes all facilities that have sex.

半導体ウエハの裏面へ加えられる作用は機械的なもののみではない。例えば、電気的な作用が加えられる場合もある。   The action applied to the back surface of the semiconductor wafer is not only mechanical. For example, an electrical action may be applied.

図4A〜図4Dを参照して、半導体ウエハに電気的作用が加えられる工程の例として、プラズマCVDや反応性イオンエッチング等のプラズマ処理装置に半導体ウエハを装填する手順について説明する。   With reference to FIGS. 4A to 4D, a procedure for loading a semiconductor wafer into a plasma processing apparatus such as plasma CVD or reactive ion etching will be described as an example of a process in which an electrical action is applied to the semiconductor wafer.

図4Aに示すように、真空チャンバ内にウエハ保持台50が配置されている。ウエハ保持台50の表層部に静電チャック用の電極51が埋め込まれている。ウエハ保持台50をその厚さ方向に貫通する穴の中に、ウエハを支えて昇降させるための複数のピン52が装填されている。ロボットアーム55が、その保持面の上に半導体ウエハ30を保持し、ウエハ保持台50の上方まで半導体ウエハ30を輸送する。   As shown in FIG. 4A, a wafer holder 50 is disposed in the vacuum chamber. Electrostatic chuck electrodes 51 are embedded in the surface layer portion of the wafer holder 50. A plurality of pins 52 for supporting the wafer and raising and lowering it are loaded in a hole penetrating the wafer holding table 50 in the thickness direction. The robot arm 55 holds the semiconductor wafer 30 on the holding surface and transports the semiconductor wafer 30 to above the wafer holding table 50.

図4Bに示すように、ピン52を上昇させる。ピン52の先端が半導体ウエハ30の裏面に接触し、さらに半導体ウエハ30がピン52に支えられて上昇する。これにより、半導体ウエハ30がロボットアーム55の保持面から離れる。ロボットアーム55は、ピン52が上昇したときにピン52と干渉しないような平面形状にされている。   As shown in FIG. 4B, the pin 52 is raised. The tips of the pins 52 come into contact with the back surface of the semiconductor wafer 30, and the semiconductor wafer 30 rises while being supported by the pins 52. As a result, the semiconductor wafer 30 is separated from the holding surface of the robot arm 55. The robot arm 55 has a planar shape that does not interfere with the pin 52 when the pin 52 is raised.

図4Cに示すように、ロボットアーム55をウエハ保持台50の上方から退避させる。図4Dに示すように、ピン52を下降させ、半導体ウエハ30をウエハ保持台50の上面に接触させる。この状態で、静電チャックの電極51に電圧を印加することにより、半導体ウエハ30をウエハ保持台50の上面に固定する。   As shown in FIG. 4C, the robot arm 55 is retracted from above the wafer holding table 50. As shown in FIG. 4D, the pins 52 are lowered to bring the semiconductor wafer 30 into contact with the upper surface of the wafer holder 50. In this state, the semiconductor wafer 30 is fixed to the upper surface of the wafer holder 50 by applying a voltage to the electrode 51 of the electrostatic chuck.

図4Bに示した工程において、半導体ウエハ30とピン52との間の電位差が大きい場合には、ピン52を半導体ウエハ30に接近させると、両者の間で火花放電が発生する場合がある。火花放電が発生すると、半導体ウエハ30の裏面に、凹部等の欠陥が発生する。この欠陥の位置は、ピン52の位置に対応する。   In the process shown in FIG. 4B, when the potential difference between the semiconductor wafer 30 and the pin 52 is large, when the pin 52 is brought close to the semiconductor wafer 30, spark discharge may occur between the two. When spark discharge occurs, defects such as recesses occur on the back surface of the semiconductor wafer 30. The position of this defect corresponds to the position of the pin 52.

図5A〜図5Fに、種々のプラズマ装置のピンの位置の例を示す。図5Aに示した例では、正三角形の頂点にピン52が配置されている。この正三角形の中心は、半導体ウエハ30の中心と一致し、半導体ウエハ30の中心と、ノッチ31とを通過する仮想直線上に一つの頂点が位置している。図5Bに示した例では、図5Aに示した正三角形よりも大きい正三角形の頂点にピン52が配置されている。図5Cに示した例では、図5Aに示した正三角形を、180度回転させて得られる正三角形の頂点にピン52が配置されている。図5Dに示した例では、正三角形の頂点の近傍に、それぞれ2本のピン52が配置されている。   5A to 5F show examples of pin positions of various plasma apparatuses. In the example shown in FIG. 5A, a pin 52 is arranged at the apex of an equilateral triangle. The center of this equilateral triangle coincides with the center of the semiconductor wafer 30, and one vertex is located on an imaginary straight line passing through the center of the semiconductor wafer 30 and the notch 31. In the example shown in FIG. 5B, the pin 52 is arranged at the apex of an equilateral triangle larger than the equilateral triangle shown in FIG. 5A. In the example shown in FIG. 5C, the pin 52 is arranged at the apex of the equilateral triangle obtained by rotating the equilateral triangle shown in FIG. 5A by 180 degrees. In the example shown in FIG. 5D, two pins 52 are arranged in the vicinity of the apex of the regular triangle.

図5Eに示した例では、正六角形の頂点にピン52が配置されている。この正六角形の中心は半導体ウエハ30の中心と一致し、半導体ウエハ30の中心と、ノッチ31とを通過する仮想直線上に2つの頂点が位置している。図5Fに示した例では、図5Eに示した正六角形をある角度回転させて得られる正六角形の頂点にピン52が配置されている。   In the example shown in FIG. 5E, the pin 52 is arranged at the apex of the regular hexagon. The center of this regular hexagon coincides with the center of the semiconductor wafer 30, and two vertices are located on a virtual straight line passing through the center of the semiconductor wafer 30 and the notch 31. In the example shown in FIG. 5F, the pin 52 is arranged at the apex of the regular hexagon obtained by rotating the regular hexagon shown in FIG. 5E by a certain angle.

図5A〜図5Fでは、半導体ウエハ30のノッチ31と、ピン52との位置関係が固定されている場合を示したが、両者が相互に固定されておらず、回転方向に関するピン52の位置が不定である場合もある。   5A to 5F show the case where the positional relationship between the notch 31 and the pin 52 of the semiconductor wafer 30 is fixed, but the two are not fixed to each other, and the position of the pin 52 in the rotation direction is the same. It may be indefinite.

上述のように、ピン52の配置は、プラズマ処理装置ごとに異なっている。このピンの配置は、火花放電の発生等の電気的な作用によって半導体ウエハ30の裏面に生じ得る欠陥の位置に対応する。従って、このピン52の配置に基づいて裏面作用パターンを生成すればよい。生成された裏面作用パターンを、その裏面作用パターンに対応するピン配置の製造設備と対応付けて、図1に示した裏面作用パターン記憶装置に記憶させる。なお、裏面作用パターンは、ノッチ31との相対位置関係が固定されているか、不定であるかを区別するための固定/不定識別情報とともに記憶される。   As described above, the arrangement of the pins 52 is different for each plasma processing apparatus. The arrangement of the pins corresponds to the position of a defect that may occur on the back surface of the semiconductor wafer 30 due to an electrical action such as generation of a spark discharge. Therefore, the back surface action pattern may be generated based on the arrangement of the pins 52. The generated back surface action pattern is stored in the back surface action pattern storage device shown in FIG. 1 in association with a manufacturing facility having a pin arrangement corresponding to the back surface action pattern. The back surface action pattern is stored together with fixed / indefinite identification information for distinguishing whether the relative positional relationship with the notch 31 is fixed or indefinite.

図6に、実施例による検査方法のフローチャートを示す。ステップS1において、製造ラインのある工程、例えば図1に示した工程Bを終了した半導体ウエハを、検査装置10の欠陥分布パターン検出装置1に取り込み、その裏面を観察することにより、裏面の欠陥の分布パターンを取得する。この欠陥分布は、例えば光学顕微鏡により取得することができる。欠陥分布パターンの取得は、すべての半導体ウエハに対して行ってもよいし、サンプリングにより抽出された半導体ウエハに対してのみ行ってもよい。   FIG. 6 shows a flowchart of the inspection method according to the embodiment. In step S1, a semiconductor wafer that has completed a process on the production line, for example, process B shown in FIG. 1, is taken into the defect distribution pattern detection apparatus 1 of the inspection apparatus 10, and the back surface thereof is observed to detect defects on the back surface. Get the distribution pattern. This defect distribution can be acquired by, for example, an optical microscope. The acquisition of the defect distribution pattern may be performed for all semiconductor wafers, or may be performed only for the semiconductor wafers extracted by sampling.

ステップS2において、欠陥分布パターンを取得した半導体ウエハが異常であるか否かを判定する。異常でない場合には、その半導体ウエハを次工程に引き渡すとともに、問題設備特定処理を終了する。   In step S2, it is determined whether or not the semiconductor wafer from which the defect distribution pattern has been acquired is abnormal. If it is not abnormal, the semiconductor wafer is handed over to the next process and the problem facility specifying process is terminated.

ステップS2において異常ありと判定された場合には、ステップS3において、欠陥分布パターンと、裏面作用パターン記憶装置3に記憶されている裏面作用パターンとの照合を行う。照合する裏面作用パターンが、回転方向に関して固定である場合には、両者の回転方向の相対位置を固定させ、ノッチに相当する位置を一致させた状態で照合を行う。照合する裏面作用パターンが、回転方向に関して不定である場合には、半導体ウエハの欠陥分布パターンと、裏面作用パターンとを、相対的に回転させながら照合を行う。   If it is determined in step S2 that there is an abnormality, the defect distribution pattern is compared with the back surface action pattern stored in the back surface action pattern storage device 3 in step S3. When the back surface action pattern to be collated is fixed with respect to the rotation direction, the relative position in both the rotation directions is fixed, and collation is performed in a state where the positions corresponding to the notches are matched. When the back surface action pattern to be collated is indefinite with respect to the rotation direction, collation is performed while relatively rotating the defect distribution pattern of the semiconductor wafer and the back surface action pattern.

ステップS4において、欠陥分布パターンに類似した裏面作用パターンが存在するか否かを判定する。   In step S4, it is determined whether there is a back surface action pattern similar to the defect distribution pattern.

図7に、欠陥分布パターンの一例を示す。半導体ウエハ30の裏面に2本の傷40が形成されていることがわかる。傷40は、半導体ウエハ30の中心を挟んで相互に平行に配置され、中心から半径の約4/7だけ離れた2本の弦の、相互に反対側の端部から弦の中心に向かって延びる。この傷40のパターンと、図3に示した複数の裏面作用パターンとの照合を行う。図7に示した欠陥分布パターンは、図3に示した設備B3の裏面作用パターンに近似することがわかる。   FIG. 7 shows an example of the defect distribution pattern. It can be seen that two scratches 40 are formed on the back surface of the semiconductor wafer 30. The scratches 40 are arranged in parallel to each other with the center of the semiconductor wafer 30 in between, and the two strings separated by about 4/7 of the radius from the center toward the center of the strings from the opposite ends. Extend. The pattern of the scratch 40 is compared with the plurality of back surface action patterns shown in FIG. It can be seen that the defect distribution pattern shown in FIG. 7 approximates the back surface action pattern of the facility B3 shown in FIG.

図7の例では、ステップS4において、類似した裏面作用パターンが存在すると判定される。この場合、ステップS5において、問題設備が特定される。図7の例では、傷40は、設備B3に起因して生じたと推定することができる。すなわち、設備B3に問題があると推定される。   In the example of FIG. 7, it is determined in step S4 that a similar back surface action pattern exists. In this case, the problem facility is identified in step S5. In the example of FIG. 7, it can be estimated that the scratch 40 is caused by the facility B3. That is, it is estimated that there is a problem with the facility B3.

図8Aに、火花放電により発生した一つの欠陥の顕微鏡写真を示し、図8Bに、半導体ウエハに発生した欠陥の分布パターンを示す。なお、図8Bに示した分布パターンは、複数の半導体ウエハに発生した欠陥の分布パターンを重ね合わせたものである。この重ね合わせは、図1に示した照合装置2で行われる。1枚の半導体ウエハに1個の欠陥のみが発生している場合には、その欠陥の分布に対応する裏面作用パターンを特定することが困難な場合もある。図8Bに示したように、複数の半導体ウエハに発生した欠陥の分布パターンを重ね合わせると、欠陥が正三角形の頂点に集中して発生していることがわかる。重ね合わされた欠陥分布パターンと、裏面作用パターンとの照合を行うことにより、類似する裏面作用パターンを特定し易くなる。図8Bに示した例では、欠陥の分布が図5Aに示した裏面作用パターンに類似することがわかる。   FIG. 8A shows a micrograph of one defect generated by spark discharge, and FIG. 8B shows a distribution pattern of defects generated in the semiconductor wafer. The distribution pattern shown in FIG. 8B is obtained by superimposing the distribution patterns of defects generated in a plurality of semiconductor wafers. This superposition is performed by the collation device 2 shown in FIG. When only one defect is generated in one semiconductor wafer, it may be difficult to specify the back surface action pattern corresponding to the distribution of the defect. As shown in FIG. 8B, when the distribution patterns of defects generated on a plurality of semiconductor wafers are overlapped, it can be seen that defects are concentrated on the vertices of an equilateral triangle. By collating the overlapped defect distribution pattern with the back surface action pattern, it becomes easy to specify a similar back surface action pattern. In the example shown in FIG. 8B, it can be seen that the distribution of defects is similar to the back surface action pattern shown in FIG. 5A.

ステップS6において、対策を実施する。例えば、図7の欠陥が検出された場合には、図3に示した設備B3を予備の設備に切り替えるとともに、設備B3の修理を行う。また、設備B3を含む系統と同一処理を行う系統が複数、例えば3系統準備されている場合には、設備B3を含む1つの系統の使用を禁止し、他の2つの系統で製造ラインを運用する。   In step S6, a countermeasure is implemented. For example, when the defect shown in FIG. 7 is detected, the equipment B3 shown in FIG. 3 is switched to a spare equipment and the equipment B3 is repaired. In addition, when multiple systems that perform the same processing as the system including the equipment B3, for example, 3 systems are prepared, the use of one system including the equipment B3 is prohibited, and the production line is operated in the other two systems. To do.

また、図8Bに示した欠陥が検出された場合には、図5Aのピン配置を持つプラズマ処理装置の点検及び調整を行う。例えば、ピンの上昇速度を遅くすることにより、火花放電が発生しにくくなる。また、ピンを上昇させるときのチャンバ内の圧力を再調整することにより、放電が生じたとしても、火花放電ではなくグロー放電化させることができる。   When the defect shown in FIG. 8B is detected, the plasma processing apparatus having the pin arrangement shown in FIG. 5A is inspected and adjusted. For example, the spark discharge is less likely to occur by slowing the rising speed of the pin. Further, by re-adjusting the pressure in the chamber when raising the pin, even if a discharge occurs, a glow discharge can be generated instead of a spark discharge.

ステップS4で類似パターンが見つからなかった場合には、ステップS7において、他の方法で問題の解決を行う。   If no similar pattern is found in step S4, the problem is solved by another method in step S7.

上記実施例では、半導体ウエハの裏面の欠陥分布パターンに基づいて、問題発生となった設備を逸早く特定することができる。これにより、製造ラインの安定的な稼動、及び早期の復旧を可能にすることができる。電子回路素子が形成される表面の回路パターン等を検査して問題の工程や設備を特定する場合に比べて、容易にパターン照合を行い、問題設備を特定することができる。   In the said Example, the installation which became a problem can be identified quickly based on the defect distribution pattern of the back surface of a semiconductor wafer. Thereby, stable operation of the production line and early recovery can be enabled. Compared with the case where a problem process or equipment is specified by inspecting a circuit pattern or the like on the surface on which the electronic circuit element is formed, pattern matching can be easily performed and the problem equipment can be specified.

電子回路素子が形成される表面には直接影響しないような裏面の傷等が発生する場合もある。このような場合、表面の検査のみでは、傷の原因となった設備を特定することができない。この傷の原因となった設備の運転を継続すると、半導体ウエハの割れ等が発生する場合もある。裏面の欠陥分布パターンを用いた検査を行うことにより、このような割れの発生を未然に防止することが可能になる。   In some cases, scratches on the back surface that do not directly affect the surface on which the electronic circuit element is formed may occur. In such a case, only the surface inspection cannot identify the equipment that caused the scratch. If the operation of the equipment causing the scratch is continued, the semiconductor wafer may be cracked. By performing an inspection using the defect distribution pattern on the back surface, it is possible to prevent such cracks from occurring.

また、上記実施例では半導体ウエハの製造ラインを例にとって説明を行ったが、その他の板状の処理対象物、例えば液晶パネルの製造ラインにも、上記実施例による検査方法及び装置を適用することが可能である。   In the above-described embodiment, the semiconductor wafer production line has been described as an example. However, the inspection method and apparatus according to the above-described embodiment may be applied to other plate-like processing objects, for example, a liquid crystal panel production line. Is possible.

以上実施例に沿って本発明を説明したが、本発明はこれらに制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。   Although the present invention has been described with reference to the embodiments, the present invention is not limited thereto. It will be apparent to those skilled in the art that various modifications, improvements, combinations, and the like can be made.

上述の実施例から、以下の付記に示された発明が導出される。   The invention shown in the following supplementary notes is derived from the above-described embodiments.

(付記1)
(a)処理対象基板を処理する複数の製造設備の各々について、該製造設備が処理対象基板の裏面のうち機械的作用または電気的作用を及ぼす領域のパターンを、該製造設備と対応付けて、予め裏面作用パターンとして準備しておく工程と、
(b)前記複数の製造設備の少なくとも一部の設備によって処理された処理対象基板の裏面に発生した欠陥の分布パターンを取得する工程と、
(c)前記工程(b)で取得された欠陥の分布パターンと、予め準備されている前記裏面作用パターンとを照合することにより、当該欠陥を発生させる原因となった製造設備を特定する工程と
を有する検査方法。
(Appendix 1)
(A) For each of a plurality of manufacturing facilities for processing a substrate to be processed, a pattern of a region in which the manufacturing facility exerts a mechanical action or an electrical action on the back surface of the substrate to be processed is associated with the manufacturing facility, A step of preparing as a backside action pattern in advance;
(B) obtaining a distribution pattern of defects generated on the back surface of the processing target substrate processed by at least some of the plurality of manufacturing facilities;
(C) a step of identifying the manufacturing facility that caused the defect by collating the defect distribution pattern acquired in the step (b) with the back surface action pattern prepared in advance; Inspection method having

(付記2)
前記工程(a)が、
評価用基板を、前記製造設備の各々で処理する工程と、
処理後の評価用基板の裏面を観察し、異物が付着しているパターンに基づいて、前記裏面作用パターンを生成する工程と
を含む付記1に記載の検査方法。
(Appendix 2)
The step (a)
A step of processing an evaluation substrate in each of the manufacturing facilities;
The inspection method according to appendix 1, including a step of observing the back surface of the evaluation substrate after processing and generating the back surface action pattern based on a pattern on which foreign matter is adhered.

(付記3)
前記工程(a)が、
製造設備の処理対象基板保持台に備えられ、該処理対象基板を昇降させるピンの配置に基づいて前記裏面作用パターンを生成する工程を含む付記1または2に記載の検査方法。
(Appendix 3)
The step (a)
The inspection method according to claim 1 or 2, further comprising a step of generating the back surface action pattern based on an arrangement of pins that are provided on a processing target substrate holding table of a manufacturing facility and raise and lower the processing target substrate.

(付記4)
前記工程(a)において、処理対象基板の面内の回転方向に関する位置が固定されている裏面作用パターンと、固定されていない裏面作用パターンとが区別できるように、該裏面作用パターンを準備し、
前記工程(c)において、処理対象基板の面内の回転方向に関する位置が固定されている裏面作用パターンと照合する場合には、前記工程(b)で取得された欠陥の分布パターンの回転方向に関する位置を固定して照合を行い、処理対象基板の面内の回転方向に関する位置が固定されていない裏面作用パターンと照合を行う場合には、前記工程(b)で取得された欠陥の分布パターンの回転方向に関する位置を変化させながら照合を行う付記1乃至3のいずれか1項に記載の検査方法。
(Appendix 4)
In the step (a), preparing the back surface action pattern so that the back surface action pattern in which the position in the rotation direction within the surface of the processing target substrate is fixed and the back surface action pattern not fixed can be distinguished,
In the step (c), when collating with the back surface action pattern in which the position in the plane of the substrate to be processed is fixed, it relates to the rotation direction of the defect distribution pattern acquired in the step (b). In the case where the position is fixed and collation is performed and collation is performed with the back surface action pattern in which the position in the rotation direction in the surface of the processing target substrate is not fixed, the defect distribution pattern obtained in the step (b) The inspection method according to any one of supplementary notes 1 to 3, wherein collation is performed while changing a position related to a rotation direction.

(付記5)
前記工程(c)において、複数の処理対象基板の各々の欠陥の分布パターンを重ね合わせて得られる分布パターンと、前記裏面作用パターンとを照合する付記1乃至4のいずれか1項に記載の検査方法。
(Appendix 5)
The inspection according to any one of appendices 1 to 4, wherein in the step (c), a distribution pattern obtained by superimposing distribution patterns of defects on each of a plurality of substrates to be processed is compared with the back surface action pattern. Method.

(付記6)
処理対象基板を処理する複数の製造設備の各々について、該製造設備が処理対象基板の裏面のうち機械的作用または電気的作用を及ぼす領域のパターンを記憶する裏面作用パターン記憶手段と、
複数の製造設備の少なくとも一部の設備によって処理された処理対象基板の裏面に発生した欠陥の分布パターンを取得する欠陥分布パターン検出手段と、
前記欠陥分布パターン検出手段で検出された欠陥の分布パターンと、前記裏面作用パターン記憶手段に記憶されている裏面作用パターンとの照合を行い、照合結果に基づいて、欠陥を発生させる原因となった製造設備を特定する照合手段と
を有する検査装置。
(Appendix 6)
For each of the plurality of manufacturing facilities for processing the substrate to be processed, back surface action pattern storage means for storing a pattern of a region in which the manufacturing facility exerts a mechanical action or an electrical action on the back surface of the processing target substrate;
A defect distribution pattern detecting means for acquiring a distribution pattern of defects generated on the back surface of the substrate to be processed processed by at least some of the plurality of manufacturing facilities;
The defect distribution pattern detected by the defect distribution pattern detection means is compared with the back face action pattern stored in the back face action pattern storage means, and the defect is caused based on the check result. An inspection apparatus having verification means for specifying a manufacturing facility.

(付記7)
前記裏面作用パターン記憶手段は、処理対象基板の面内の回転方向に関する位置が固定されている裏面作用パターンと、固定されていない裏面作用パターンとが区別できるように、該裏面作用パターンを記憶し、
前記照合手段は、前記欠陥分布パターン検出手段で取得された欠陥の分布パターンを、前記裏面作用パターン記憶手段に記憶されている裏面作用パターンと照合する際に、処理対象基板の面内の回転方向に関する位置が固定されている裏面作用パターンと照合する場合には、前記欠陥分布パターン検出手段で取得された欠陥の分布パターンの回転方向に関する位置を固定して照合を行い、処理対象基板の面内の回転方向に関する位置が固定されていない裏面作用パターンと照合を行う場合には、前記欠陥分布パターン検出手段で取得された欠陥の分布パターンの回転方向に関する位置を変化させながら照合を行う付記6に記載の検査装置。
(Appendix 7)
The back surface action pattern storage means stores the back surface action pattern so that a back surface action pattern in which a position in the rotation direction within the surface of the processing target substrate is fixed can be distinguished from an unfixed back surface action pattern. ,
The collating means, when collating the defect distribution pattern acquired by the defect distribution pattern detecting means with the back surface action pattern stored in the back surface action pattern storage means, in the in-plane rotation direction of the processing target substrate The position of the defect distribution pattern acquired by the defect distribution pattern detecting means is fixed and the position of the defect distribution pattern is compared and fixed in the plane of the substrate to be processed. In the case of collating with the back-surface action pattern whose position in the rotation direction is not fixed, the collation is performed while changing the position in the rotation direction of the defect distribution pattern acquired by the defect distribution pattern detecting means. The inspection device described.

(付記8)
前記照合手段は、前記欠陥分布パターン検出手段で取得された複数の処理対象基板の欠陥の分布パターンを重ね合わせて得られる分布パターンと、前記裏面作用パターン記憶手段に記憶されている裏面作用パターンとの照合を行う付記6または7に記載の検査装置。
(Appendix 8)
The collating means includes a distribution pattern obtained by superimposing the defect distribution patterns of the plurality of processing target substrates acquired by the defect distribution pattern detecting means, and a back face action pattern stored in the back face action pattern storage means. The inspection apparatus according to appendix 6 or 7, wherein the verification is performed.

実施例による検査装置のブロック図である。It is a block diagram of the inspection apparatus by an Example. (2A)は、半導体ウエハをロボットアームで保持した状態を示す平面図であり、(2B)は、ロボットアームで保持した後に、半導体ウエハの裏面に付着していた異物の分布を示す底面図である。(2A) is a plan view showing a state in which the semiconductor wafer is held by the robot arm, and (2B) is a bottom view showing the distribution of the foreign matter adhering to the back surface of the semiconductor wafer after being held by the robot arm. is there. 種々の設備で処理した後に半導体ウエハの裏面に付着する異物の分布パターンを示す図である。It is a figure which shows the distribution pattern of the foreign material adhering to the back surface of a semiconductor wafer after processing with various facilities. 半導体ウエハを、ピンを持つウエハ保持台上に載置する手順を説明するための概略断面図である。It is a schematic sectional drawing for demonstrating the procedure which mounts a semiconductor wafer on the wafer holding stand with a pin. プラズマ処理装置のウエハ保持台に備えられているピンの配置の例を示す平面図である。It is a top view which shows the example of arrangement | positioning of the pin with which the wafer holding stand of the plasma processing apparatus is equipped. 実施例による検査方法を示すフローチャートである。It is a flowchart which shows the inspection method by an Example. 半導体ウエハの裏面に形成された欠陥の一例を示す底面図である。It is a bottom view which shows an example of the defect formed in the back surface of a semiconductor wafer. (8A)は、放電により発生した半導体ウエハ裏面の欠陥の顕微鏡写真であり、(8B)は、欠陥の分布の一例を示す線図である。(8A) is a photomicrograph of defects on the backside of the semiconductor wafer generated by discharge, and (8B) is a diagram showing an example of defect distribution.

符号の説明Explanation of symbols

1 欠陥分布パターン検出装置
2 照合装置
3 裏面作用パターン記憶装置
10 検査装置
21 可動アーム
22 ピン
25 サポート板
26 ピン
30 半導体ウエハ
31 ノッチ
32、35、36 異物が集中的に分布する領域
40 傷
50 ウエハ保持台
51 静電チャック用電極
52 ピン
55 ロボットアーム
DESCRIPTION OF SYMBOLS 1 Defect distribution pattern detection apparatus 2 Collation apparatus 3 Back surface action pattern memory | storage device 10 Inspection apparatus 21 Movable arm 22 Pin 25 Support board 26 Pin 30 Semiconductor wafer 31 Notch 32, 35, 36 The area | region where a foreign material is distributed intensively 40 Scratch 50 Wafer Holding stand 51 Electrode for electrostatic chuck 52 Pin 55 Robot arm

Claims (6)

(a)処理対象基板を処理する複数の製造設備の各々について、該製造設備が処理対象基板の裏面のうち機械的作用または電気的作用を及ぼす領域のパターンを、該製造設備と対応付けて、予め裏面作用パターンとして準備しておく工程と、
(b)前記複数の製造設備の少なくとも一部の設備によって処理された処理対象基板の裏面に発生した欠陥の分布パターンを取得する工程と、
(c)前記工程(b)で取得された欠陥の分布パターンと、予め準備されている前記裏面作用パターンとを照合することにより、当該欠陥を発生させる原因となった製造設備を特定する工程と
を有する検査方法。
(A) For each of a plurality of manufacturing facilities for processing a substrate to be processed, a pattern of a region in which the manufacturing facility exerts a mechanical action or an electrical action on the back surface of the substrate to be processed is associated with the manufacturing facility, A step of preparing as a backside action pattern in advance;
(B) obtaining a distribution pattern of defects generated on the back surface of the processing target substrate processed by at least some of the plurality of manufacturing facilities;
(C) a step of identifying the manufacturing facility that caused the defect by collating the defect distribution pattern acquired in the step (b) with the back surface action pattern prepared in advance; Inspection method having
前記工程(a)が、
評価用基板を、前記製造設備の各々で処理する工程と、
処理後の評価用基板の裏面を観察し、異物が付着しているパターンに基づいて、前記裏面作用パターンを生成する工程と
を含む請求項1に記載の検査方法。
The step (a)
A step of processing an evaluation substrate in each of the manufacturing facilities;
The method according to claim 1, further comprising: observing a back surface of the evaluation substrate after processing and generating the back surface action pattern based on a pattern to which foreign matter is attached.
前記工程(a)が、
製造設備の処理対象基板保持台に備えられ、該処理対象基板を昇降させるピンの配置に基づいて前記裏面作用パターンを生成する工程を含む請求項1または2に記載の検査方法。
The step (a)
The inspection method according to claim 1, further comprising a step of generating the back surface action pattern based on an arrangement of pins provided on a processing target substrate holding base of a manufacturing facility and moving the processing target substrate up and down.
前記工程(a)において、処理対象基板の面内の回転方向に関する位置が固定されている裏面作用パターンと、固定されていない裏面作用パターンとが区別できるように、該裏面作用パターンを準備し、
前記工程(c)において、処理対象基板の面内の回転方向に関する位置が固定されている裏面作用パターンと照合する場合には、前記工程(b)で取得された欠陥の分布パターンの回転方向に関する位置を固定して照合を行い、処理対象基板の面内の回転方向に関する位置が固定されていない裏面作用パターンと照合を行う場合には、前記工程(b)で取得された欠陥の分布パターンの回転方向に関する位置を変化させながら照合を行う請求項1乃至3のいずれか1項に記載の検査方法。
In the step (a), preparing the back surface action pattern so that the back surface action pattern in which the position in the rotation direction within the surface of the processing target substrate is fixed and the back surface action pattern not fixed can be distinguished,
In the step (c), when collating with the back surface action pattern in which the position in the plane of the substrate to be processed is fixed, it relates to the rotation direction of the defect distribution pattern acquired in the step (b). In the case where the position is fixed and collation is performed and collation is performed with the back surface action pattern in which the position in the rotation direction in the surface of the processing target substrate is not fixed, the defect distribution pattern obtained in the step (b) The inspection method according to any one of claims 1 to 3, wherein the collation is performed while changing the position in the rotation direction.
処理対象基板を処理する複数の製造設備の各々について、該製造設備が処理対象基板の裏面のうち機械的作用または電気的作用を及ぼす領域のパターンを記憶する裏面作用パターン記憶手段と、
複数の製造設備の少なくとも一部の設備によって処理された処理対象基板の裏面に発生した欠陥の分布パターンを取得する欠陥分布パターン検出手段と、
前記欠陥分布パターン検出手段で検出された欠陥の分布パターンと、前記裏面作用パターン記憶手段に記憶されている裏面作用パターンとの照合を行い、照合結果に基づいて、欠陥を発生させる原因となった製造設備を特定する照合手段と
を有する検査装置。
For each of the plurality of manufacturing facilities for processing the substrate to be processed, back surface action pattern storage means for storing a pattern of a region in which the manufacturing facility exerts a mechanical action or an electrical action on the back surface of the processing target substrate;
A defect distribution pattern detecting means for acquiring a distribution pattern of defects generated on the back surface of the substrate to be processed processed by at least some of the plurality of manufacturing facilities;
The defect distribution pattern detected by the defect distribution pattern detection means is compared with the back face action pattern stored in the back face action pattern storage means, and the defect is caused based on the check result. An inspection apparatus having verification means for specifying a manufacturing facility.
前記裏面作用パターン記憶手段は、処理対象基板の面内の回転方向に関する位置が固定されている裏面作用パターンと、固定されていない裏面作用パターンとが区別できるように、該裏面作用パターンを記憶し、
前記照合手段は、前記欠陥分布パターン検出手段で取得された欠陥の分布パターンを、前記裏面作用パターン記憶手段に記憶されている裏面作用パターンと照合する際に、処理対象基板の面内の回転方向に関する位置が固定されている裏面作用パターンと照合する場合には、前記欠陥分布パターン検出手段で取得された欠陥の分布パターンの回転方向に関する位置を固定して照合を行い、処理対象基板の面内の回転方向に関する位置が固定されていない裏面作用パターンと照合を行う場合には、前記欠陥分布パターン検出手段で取得された欠陥の分布パターンの回転方向に関する位置を変化させながら照合を行う請求項5に記載の検査装置。
The back surface action pattern storage means stores the back surface action pattern so that a back surface action pattern in which a position in the rotation direction within the surface of the processing target substrate is fixed can be distinguished from an unfixed back surface action pattern. ,
The collating means, when collating the defect distribution pattern acquired by the defect distribution pattern detecting means with the back surface action pattern stored in the back surface action pattern storage means, in the in-plane rotation direction of the processing target substrate The position of the defect distribution pattern acquired by the defect distribution pattern detecting means is fixed and the position of the defect distribution pattern is compared and fixed in the plane of the substrate to be processed. 6. When collating with a back-surface action pattern whose position in the rotation direction is not fixed, the collation is performed while changing the position in the rotation direction of the defect distribution pattern acquired by the defect distribution pattern detecting means. The inspection device described in 1.
JP2007118563A 2006-06-13 2007-04-27 Inspection method and inspection apparatus Pending JP2008021967A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007118563A JP2008021967A (en) 2006-06-13 2007-04-27 Inspection method and inspection apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006163777 2006-06-13
JP2007118563A JP2008021967A (en) 2006-06-13 2007-04-27 Inspection method and inspection apparatus

Publications (1)

Publication Number Publication Date
JP2008021967A true JP2008021967A (en) 2008-01-31

Family

ID=39077684

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007118563A Pending JP2008021967A (en) 2006-06-13 2007-04-27 Inspection method and inspection apparatus

Country Status (1)

Country Link
JP (1) JP2008021967A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009188226A (en) * 2008-02-07 2009-08-20 Olympus Corp Visual inspection equipment and visual inspection method
JP2011145097A (en) * 2010-01-12 2011-07-28 Fujitsu Semiconductor Ltd Apparatus, method and program for inspecting defect
JP2017106776A (en) * 2015-12-08 2017-06-15 株式会社Sumco Method for detecting specific defect, detection system of specific defect, and program

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11150168A (en) * 1997-08-18 1999-06-02 Motorola Inc Semiconductor tool and method of processing semiconductor wafer using semiconductor tool
JP2003100825A (en) * 2001-09-20 2003-04-04 Hitachi Ltd Semiconductor device manufacturing method, defect inspection data processing method, and apparatus therefor
JP2004327546A (en) * 2003-04-22 2004-11-18 Tokyo Electron Ltd Semiconductor manufacturing system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11150168A (en) * 1997-08-18 1999-06-02 Motorola Inc Semiconductor tool and method of processing semiconductor wafer using semiconductor tool
JP2003100825A (en) * 2001-09-20 2003-04-04 Hitachi Ltd Semiconductor device manufacturing method, defect inspection data processing method, and apparatus therefor
JP2004327546A (en) * 2003-04-22 2004-11-18 Tokyo Electron Ltd Semiconductor manufacturing system

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009188226A (en) * 2008-02-07 2009-08-20 Olympus Corp Visual inspection equipment and visual inspection method
JP2011145097A (en) * 2010-01-12 2011-07-28 Fujitsu Semiconductor Ltd Apparatus, method and program for inspecting defect
JP2017106776A (en) * 2015-12-08 2017-06-15 株式会社Sumco Method for detecting specific defect, detection system of specific defect, and program

Similar Documents

Publication Publication Date Title
JP5543352B2 (en) Wafer warpage measurement arrangement structure and warpage measurement method
TWI493646B (en) Method and system for centering a wafer on a chuck
US7253608B2 (en) Planarity diagnostic system, e.g., for microelectronic component test systems
CN101459095B (en) Wafer on-line detection method and on-line detection device
US6957154B2 (en) Semiconductor wafer inspection system
CN1208951A (en) Method and apparatus for processing semiconductor wafer on robotic track having access to in situ wafer backside particle detection
CN101017256A (en) Repair device and repair method
JP6362466B2 (en) Substrate holding inspection method and substrate processing apparatus
JP5706515B2 (en) Method and apparatus for bringing probe tip into contact with array of contact surfaces
JP2008021967A (en) Inspection method and inspection apparatus
JP4216263B2 (en) Manufacturing inspection analysis system and manufacturing inspection analysis method
KR20180125760A (en) Method of inspecting a wafer
CN102034683A (en) Laser repair machine
CN109946589B (en) Method and device for detecting bad electricity of display panel
JP2005236094A (en) Method for manufacturing semiconductor device, method and system for failure analysis
TW569366B (en) Correction of overlay offset between inspection layers
KR100759293B1 (en) Wafer Inspection Device and Wafer Inspection Method
JP6511572B2 (en) Substrate holding inspection method and substrate processing apparatus
JP6498950B2 (en) Surface delamination using a programmed manipulator
JPS59228726A (en) Malfunction analyzer
JP3858669B2 (en) Same point measurement method using auxiliary jig for surface inspection
JP5061719B2 (en) Substrate inspection apparatus and method
JP7778238B2 (en) Substrate processing apparatus and substrate processing method
JP2011029321A (en) Substrate inspection method
KR100722804B1 (en) Wafer edge inspection device and method

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Effective date: 20080729

Free format text: JAPANESE INTERMEDIATE CODE: A712

A621 Written request for application examination

Effective date: 20100118

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20120209

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120228

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121016