JP2008021845A - 半導体発光装置及びその製造方法 - Google Patents
半導体発光装置及びその製造方法 Download PDFInfo
- Publication number
- JP2008021845A JP2008021845A JP2006192790A JP2006192790A JP2008021845A JP 2008021845 A JP2008021845 A JP 2008021845A JP 2006192790 A JP2006192790 A JP 2006192790A JP 2006192790 A JP2006192790 A JP 2006192790A JP 2008021845 A JP2008021845 A JP 2008021845A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- forming layer
- forming
- unevenness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Led Devices (AREA)
Abstract
【課題】光取り出し面の反射率を低減して高輝度化を実現しながら、光出力のばらつきを抑制できる半導体発光装置及びその製造方法を提供する。
【解決手段】基板１０上に、第１クラッド層１１、活性層１２及び第２クラッド層１３を含む半導体積層体ＳＴが形成されており、その上に、光取り出し面を有する凹凸形成層１６が形成されている。ここで、凹凸形成層１６に、半導体積層体ＳＴの最上層の表面に達する凹部１６ｒが形成されて凹凸が構成されている構成とする。
【選択図】図１
【解決手段】基板１０上に、第１クラッド層１１、活性層１２及び第２クラッド層１３を含む半導体積層体ＳＴが形成されており、その上に、光取り出し面を有する凹凸形成層１６が形成されている。ここで、凹凸形成層１６に、半導体積層体ＳＴの最上層の表面に達する凹部１６ｒが形成されて凹凸が構成されている構成とする。
【選択図】図１
Description
本発明は、半導体発光装置及びその製造方法に関し、特に、光の取り出し効率を向上して高輝度化した半導体発光装置及びその製造方法に関する。
半導体発光素子としては、例えばＬＥＤ（発光ダイオード）やＬＤ（レーザダイオード）などが知られており、光通信や光ディスク用光ピックアップなどの光源、あるいはＬＥＤディスプレイや屋外、屋内での表示装置などに広く用いられており、用途はさらに拡大してきている。
例えば、上記のような半導体発光素子を構成する半導体材料としては、ＡｌＧａＡｓ系、ＡｌＧａＩｎＰ系、ＡｌＧａＮ系などが知られており、例えば、ＡｌＧａＩｎＰ系材料は広いエネルギーバンドを有し、波長が５６０ｎｍから６８０ｎｍまでの半導体発光素子の材料に用いることが可能である。
例えば特許文献１には、半導体発光素子であるＬＥＤにおいて、光取り出し面に凹凸を設けて、半導体発光素子の光取り出し面における反射率を低減し、光の取り出し効率を上げることにより高輝度化を実現する方法が開示されている。
上記のＬＥＤとしては、例えば、基板上にn型クラッド層、活性層、p型クラッド層などが積層され、最上層にコンタクト層が形成されている。
コンタクト層の表面は、エッチングにより凹凸が形成され、反射率を低減した光取り出し面となっている。
コンタクト層の表面は、エッチングにより凹凸が形成され、反射率を低減した光取り出し面となっている。
しかし、上記の光取り出し面となるコンタクト層の表面は、凹凸を形成する際にエッチング処理を行っているが、エッチングにおける凹凸の深さや形状を制御するのが非常に困難であり、これに起因して光出力がばらついてしまうという問題が生じる。
特開２００４−１１９８３９号公報
本発明の目的は、光取り出し面の反射率を低減して高輝度化を実現しながら、光出力のばらつきを抑制できる半導体発光装置及びその製造方法を提供することである。
上記の課題を解決するため、本発明の半導体発光装置は、基板と、前記基板上に形成され、第１クラッド層、活性層及び第２クラッド層を含む半導体積層体と、前記半導体積層体の上に形成され、光取り出し面を有する凹凸形成層とを有し、前記凹凸形成層に、前記半導体積層体の最上層の表面に達する凹部が形成されて凹凸が構成されている。
上記の本発明の半導体発光装置は、基板上に、第１クラッド層、活性層及び第２クラッド層を含む半導体積層体が形成されており、その上に、光取り出し面を有する凹凸形成層が形成されている。ここで、凹凸形成層に、半導体積層体の最上層の表面に達する凹部が形成されて凹凸が構成されている。
また、上記の課題を解決するため、本発明の半導体発光装置の製造方法は、基板上に、第１クラッド層、活性層及び第２クラッド層を含む半導体積層体を形成する工程と、前記半導体積層体の上に凹凸形成層を形成する工程と、前記凹凸形成層に、前記半導体積層体の最上層の表面に達する凹部を形成して、前記凹凸形成層の光取り出し面に凹凸を形成する工程とを有する。
上記の本発明の半導体発光装置の製造方法は、基板上に、第１クラッド層、活性層及び第２クラッド層を含む半導体積層体を形成し、次に、半導体積層体の上に凹凸形成層を形成する。次に、凹凸形成層に、半導体積層体の最上層の表面に達する凹部を形成して、凹凸形成層の光取り出し面に凹凸を形成する。
本発明の半導体発光装置は、凹凸形成層に半導体積層体の最上層の表面に達する凹部が形成されて光取り出し面に凹凸が構成されており、凹部の深さが凹凸形成層の膜厚によって決まるので凹凸の形状が均一化され、光取り出し面の反射率を低減して高輝度化を実現しながら、光出力のばらつきを抑制できる。
また、本発明の半導体発光装置の製造方法は、凹凸形成層に半導体積層体の最上層の表面に達する凹部を形成して光取り出し面に凹凸を構成するので、凹部の深さが凹凸形成層の膜厚によって決まるので凹凸の形状を均一化でき、光取り出し面の反射率を低減して高輝度化を実現しながら、光出力のばらつきを抑制できる。
以下、本発明の実施形態に係る半導体発光装置及びその製造方法について図面を参照して説明する。
第１実施形態
本実施形態に係る半導体発光装置は、ＡｌＧａＩｎＰ系の発光ダイオードであり、図１（ａ）は本実施形態に係る発光ダイオードの断面図である。
例えば、ＧａＡｓ基板１０上に、Ｓｅ、ＳｉまたはＴｅなどをドーピングしたｎ型ＡｌＧａＩｎＰからなる１μｍ程度の膜厚のｎ型クラッド層１１、ノンドープのＡｌＧａＩｎＰからなる１μｍ程度の膜厚の活性層１２、ＺｎまたはＭｇをドーピングしたｐ型ＡｌＧａＩｎＰからなる１μｍ程度の膜厚のｐ型クラッド層１３、ＺｎまたはＭｇをドーピングしたｐ型ＡｌＧａＩｎＰからなる１μｍ程度の膜厚の電流拡散層１４、ＺｎまたはＭｇをドーピングしたｐ型ＧａＰあるいはｐ型ＡｌＧａＩｎＰからなる０．５μｍ程度の膜厚のコンタクト層１５が順に積層されて半導体積層体ＳＴが形成されている。
本実施形態に係る半導体発光装置は、ＡｌＧａＩｎＰ系の発光ダイオードであり、図１（ａ）は本実施形態に係る発光ダイオードの断面図である。
例えば、ＧａＡｓ基板１０上に、Ｓｅ、ＳｉまたはＴｅなどをドーピングしたｎ型ＡｌＧａＩｎＰからなる１μｍ程度の膜厚のｎ型クラッド層１１、ノンドープのＡｌＧａＩｎＰからなる１μｍ程度の膜厚の活性層１２、ＺｎまたはＭｇをドーピングしたｐ型ＡｌＧａＩｎＰからなる１μｍ程度の膜厚のｐ型クラッド層１３、ＺｎまたはＭｇをドーピングしたｐ型ＡｌＧａＩｎＰからなる１μｍ程度の膜厚の電流拡散層１４、ＺｎまたはＭｇをドーピングしたｐ型ＧａＰあるいはｐ型ＡｌＧａＩｎＰからなる０．５μｍ程度の膜厚のコンタクト層１５が順に積層されて半導体積層体ＳＴが形成されている。
上記の半導体積層体ＳＴの上に、光取り出し面を有する凹凸形成層１６が形成されている。凹凸形成層１６は、例えばｐ型Ａｌ０．７Ｇａ０．３Ａｓなどからなる０．５μｍ程度の膜厚である。
また、図１（ｂ）は図１（ａ）中の凹凸形成層１６部分を拡大した要部拡大図である。
凹凸形成層１６に、半導体積層体ＳＴの最上層であるコンタクト層１５の表面に達する凹部１６ｒが形成されて凸部１６ｐが残された構造、即ち、凹凸形成層１６の光取り出し面に凹凸が構成されている。
凹凸形成層１６に、半導体積層体ＳＴの最上層であるコンタクト層１５の表面に達する凹部１６ｒが形成されて凸部１６ｐが残された構造、即ち、凹凸形成層１６の光取り出し面に凹凸が構成されている。
図２（ａ）は本実施形態に係る発光ダイオードの凹凸形成層側からの平面図である。
例えば、凹凸形成層１６の上において、凹凸形成層１６の縁部に矩形のパターンのｐ電極１７が形成されている。
なお、電極１７は、凹凸形成層１６の縁部の対向する二辺のパターンあるいはその他のパターンで形成されていてもよい。
また、ＧａＡｓ基板１０の裏面側においては、例えば全面に不図示のｎ電極が形成されている。
例えば、凹凸形成層１６の上において、凹凸形成層１６の縁部に矩形のパターンのｐ電極１７が形成されている。
なお、電極１７は、凹凸形成層１６の縁部の対向する二辺のパターンあるいはその他のパターンで形成されていてもよい。
また、ＧａＡｓ基板１０の裏面側においては、例えば全面に不図示のｎ電極が形成されている。
図２（ｂ）は図２（ａ）中の凹凸形成層１６の領域を拡大した平面図である。
例えば、アレイ状に互いに間隔をもって並べられた領域Ｒ１に凹部１６ｒが形成され、領域Ｒ１の間の領域Ｒ２が凸部１６ｐの領域となる。
例えば、領域Ｒ１はａ１＝ａ２＝１μｍの正方形形状であり、Ｒ１間の距離である領域Ｒ２の幅はｂ１＝ｂ２＝１μｍ程度となっている。設計などによりＲ２の幅は狭めることができ、実質的に領域Ｒ２がないレイアウトとすることも可能である。
例えば、アレイ状に互いに間隔をもって並べられた領域Ｒ１に凹部１６ｒが形成され、領域Ｒ１の間の領域Ｒ２が凸部１６ｐの領域となる。
例えば、領域Ｒ１はａ１＝ａ２＝１μｍの正方形形状であり、Ｒ１間の距離である領域Ｒ２の幅はｂ１＝ｂ２＝１μｍ程度となっている。設計などによりＲ２の幅は狭めることができ、実質的に領域Ｒ２がないレイアウトとすることも可能である。
上記の凹凸形成層１６と半導体積層体ＳＴの最上層であるコンタクト層１５は、例えば、所定のエッチング剤に対してエッチング速度が異なる半導体材料から形成されていることが好ましい。
また、凹凸形成層１６が、例えば、上記の所定のエッチング剤に対して半導体積層体ＳＴの最上層であるコンタクト層１５より高いエッチング速度を有することが好ましい。
また、凹凸形成層１６が、例えば、上記の所定のエッチング剤に対して半導体積層体ＳＴの最上層であるコンタクト層１５より高いエッチング速度を有することが好ましい。
本実施形態に係る発光ダイオードは、凹凸形成層に半導体積層体の最上層の表面に達する凹部が形成されて光取り出し面に凹凸が構成されており、凹部の深さが凹凸形成層の膜厚によって決まるので凹凸の形状が均一化され、光取り出し面の反射率を低減して高輝度化を実現しながら、光出力のばらつきを抑制できる。
凹凸形成層１６に形成される凹部１６ｒの深さＡ、即ち凸部１６ｐの高さ（頂点）は、凹凸形成層１６の膜厚に対応する。本実施形態においては０．５μｍ程度としたが、凹凸形成層１６の膜厚、即ち、凹部１６ｒの深さＡとしては０．１〜２μｍ程度が好ましい。
次に、本実施形態に係る発光ダイオードの製造方法について、要部拡大図である図１（ｂ）に相当する断面図である図３（ａ）〜（ｃ）を参照して説明する。
まず、例えば、ＧａＡｓ基板１０上に、ＭＯＣＶＤ（有機金属化学気相成長）法などにより、ＡｌＧａＩｎＰ系半導体材料により、ｎ型クラッド層１１、活性層１２、ｐ型クラッド層１３、電流拡散層１４、コンタクト層１５を順に積層して半導体積層体ＳＴを形成する。
次に、図３（ａ）に示すように、例えばＭＯＣＶＤ法により、コンタクト層１５の上にＡｌ０．７Ｇａ０．３Ａｓを０．５μｍ程度の膜厚で堆積させ、光取り出し面を有する凹凸形成層１６を形成する。
次に、フォトリソグラフィー工程により、領域Ｒ２を保護し、領域Ｒ１を開口するパターンのレジスト膜１８をパターン形成する。
まず、例えば、ＧａＡｓ基板１０上に、ＭＯＣＶＤ（有機金属化学気相成長）法などにより、ＡｌＧａＩｎＰ系半導体材料により、ｎ型クラッド層１１、活性層１２、ｐ型クラッド層１３、電流拡散層１４、コンタクト層１５を順に積層して半導体積層体ＳＴを形成する。
次に、図３（ａ）に示すように、例えばＭＯＣＶＤ法により、コンタクト層１５の上にＡｌ０．７Ｇａ０．３Ａｓを０．５μｍ程度の膜厚で堆積させ、光取り出し面を有する凹凸形成層１６を形成する。
次に、フォトリソグラフィー工程により、領域Ｒ２を保護し、領域Ｒ１を開口するパターンのレジスト膜１８をパターン形成する。
次に、図３（ｂ）に示すように、例えば、ＡｌＧａＡｓ系の凹凸形成層１６のエッチング速度が、半導体積層体ＳＴの最上層であるＡｌＧａＩｎＰ系のコンタクト層１５のエッチング速度より大きいエッチング剤であるリン酸を用い、レジスト膜１８をマスクとして凹凸形成層１６に凸部１６ｐを残すようにしてエッチングを行い、コンタクト層１５の表面に達する凹部１６ｒを形成する。
上記のエッチング速度の差から、コンタクト層１５がエッチングストッパとして機能し、深さ方向へのエッチングが制御された凹凸を形成することができる。
上記のエッチング速度の差から、コンタクト層１５がエッチングストッパとして機能し、深さ方向へのエッチングが制御された凹凸を形成することができる。
次に、図３（ｃ）に示すように、レジスト膜１８を除去して、図１（ａ）及び（ｂ）に示す構成の発光ダイオードを製造することができる。
本実施形態に係る発光ダイオードは、凹凸形成層に半導体積層体の最上層の表面に達する凹部を形成して光取り出し面に凹凸を構成するので、凹部の深さが凹凸形成層の膜厚によって決まるので凹凸の形状を均一化でき、光取り出し面の反射率を低減して高輝度化を実現しながら、光出力のばらつきを抑制できる。
第２実施形態
図４は本実施形態に係る発光ダイオードの凹凸形成層部分を拡大した断面図である。
第１実施形態においては、凹部１６ｒの底部先端が半導体積層体の最上層であるコンタクト層１５の表面に達する構成であるが、本実施形態においては、凹部１６ｒの底部において、コンタクト層１５の表面の一部１５ｓが露出した構成となっている。
光取り出し面の反射率の低減の観点からは、光取り出し面においては基板の主面と平行な面は少ないほうがよく、凹部１６ｒの底部から露出するコンタクト層の面積は小さいほうが好ましい。
図４は本実施形態に係る発光ダイオードの凹凸形成層部分を拡大した断面図である。
第１実施形態においては、凹部１６ｒの底部先端が半導体積層体の最上層であるコンタクト層１５の表面に達する構成であるが、本実施形態においては、凹部１６ｒの底部において、コンタクト層１５の表面の一部１５ｓが露出した構成となっている。
光取り出し面の反射率の低減の観点からは、光取り出し面においては基板の主面と平行な面は少ないほうがよく、凹部１６ｒの底部から露出するコンタクト層の面積は小さいほうが好ましい。
第３実施形態
本実施形態に係る半導体発光装置は、ＡｌＧａＩｎＰ系の発光ダイオードであり、図５（ａ）は本実施形態に係る発光ダイオードの断面図である。
第１実施形態と同様に、例えば、ＧａＡｓ基板１０上に、Ｓｅ、ＳｉまたはＴｅなどをドーピングしたｎ型ＡｌＧａＩｎＰからなる１μｍ程度の膜厚のｎ型クラッド層１１、ノンドープのＡｌＧａＩｎＰからなる１μｍ程度の膜厚の活性層１２、ＺｎまたはＭｇをドーピングしたｐ型ＡｌＧａＩｎＰからなる１μｍ程度の膜厚のｐ型クラッド層１３、ＺｎまたはＭｇをドーピングしたｐ型ＡｌＧａＩｎＰからなる１μｍ程度の膜厚の電流拡散層１４、ＺｎまたはＭｇをドーピングしたｐ型ＧａＰあるいはｐ型ＡｌＧａＩｎＰからなる０．５μｍ程度の膜厚のコンタクト層１５が順に積層されて半導体積層体ＳＴが形成されている。
本実施形態に係る半導体発光装置は、ＡｌＧａＩｎＰ系の発光ダイオードであり、図５（ａ）は本実施形態に係る発光ダイオードの断面図である。
第１実施形態と同様に、例えば、ＧａＡｓ基板１０上に、Ｓｅ、ＳｉまたはＴｅなどをドーピングしたｎ型ＡｌＧａＩｎＰからなる１μｍ程度の膜厚のｎ型クラッド層１１、ノンドープのＡｌＧａＩｎＰからなる１μｍ程度の膜厚の活性層１２、ＺｎまたはＭｇをドーピングしたｐ型ＡｌＧａＩｎＰからなる１μｍ程度の膜厚のｐ型クラッド層１３、ＺｎまたはＭｇをドーピングしたｐ型ＡｌＧａＩｎＰからなる１μｍ程度の膜厚の電流拡散層１４、ＺｎまたはＭｇをドーピングしたｐ型ＧａＰあるいはｐ型ＡｌＧａＩｎＰからなる０．５μｍ程度の膜厚のコンタクト層１５が順に積層されて半導体積層体ＳＴが形成されている。
上記の半導体積層体ＳＴの上に、光取り出し面を有する凹凸形成層１６が形成されている。凹凸形成層１６は、例えば、ｐ型Ａｌ０．６５Ｇａ０．３５Ａｓ層１６ａ、ｐ型Ａｌ０．７０Ｇａ０．３０Ａｓ層１６ｂ、ｐ型Ａｌ０．７５Ｇａ０．２５Ａｓ層１６ｃ、及びｐ型Ａｌ０．８０Ｇａ０．２０Ａｓ層１６ｄが、各０．１μｍずつの膜厚で積層して構成されており、上層ほどＡｌ組成が高くなる構成となっている。
また、図５（ｂ）は図５（ａ）中の凹凸形成層１６部分を拡大した要部拡大図である。
凹凸形成層１６に、半導体積層体ＳＴの最上層であるコンタクト層１５の表面に達する凹部１６ｒが形成されて凸部１６ｐが残された構造となり、凹凸形成層１６の光取り出し面に凹凸が構成されている。
凹凸形成層１６に、半導体積層体ＳＴの最上層であるコンタクト層１５の表面に達する凹部１６ｒが形成されて凸部１６ｐが残された構造となり、凹凸形成層１６の光取り出し面に凹凸が構成されている。
本実施形態に係る発光ダイオードは、凹凸形成層に半導体積層体の最上層の表面に達する凹部が形成されて光取り出し面に凹凸が構成されており、凹部の深さが凹凸形成層の膜厚によって決まるので凹凸の形状が均一化され、光取り出し面の反射率を低減して高輝度化を実現しながら、光出力のばらつきを抑制できる。
上記のように、本実施形態においては凹凸形成層が多層の積層体からなり、特に組成が段階的に変化する層が積層して構成されている。
組成によりエッチング速度を変えることができるので、組成とエッチング剤の選択により、凹凸形成層に形成する凹部及び凸部の形状の制御をより容易に行うことができる。
組成によりエッチング速度を変えることができるので、組成とエッチング剤の選択により、凹凸形成層に形成する凹部及び凸部の形状の制御をより容易に行うことができる。
次に、本実施形態に係る発光ダイオードの製造方法について、要部拡大図である図５（ｂ）に相当する断面図である図６（ａ）〜（ｃ）を参照して説明する。
まず、例えば、ＧａＡｓ基板１０上に、ＭＯＣＶＤ（有機金属化学気相成長）法などにより、ＡｌＧａＩｎＰ系半導体材料により、ｎ型クラッド層１１、活性層１２、ｐ型クラッド層１３、電流拡散層１４、コンタクト層１５を順に積層して半導体積層体ＳＴを形成する。
次に、図６（ａ）に示すように、例えばＭＯＣＶＤ法により、コンタクト層１５の上に、ｐ型Ａｌ０．６５Ｇａ０．３５Ａｓ層１６ａ、ｐ型Ａｌ０．７０Ｇａ０．３０Ａｓ層１６ｂ、ｐ型Ａｌ０．７５Ｇａ０．２５Ａｓ層１６ｃ、及びｐ型Ａｌ０．８０Ｇａ０．２０Ａｓ層１６ｄを各０．１μｍずつの膜厚で積層し、凹凸形成層１６とする。
次に、フォトリソグラフィー工程により、領域Ｒ２を保護し、領域Ｒ１を開口するパターンのレジスト膜１８をパターン形成する。
まず、例えば、ＧａＡｓ基板１０上に、ＭＯＣＶＤ（有機金属化学気相成長）法などにより、ＡｌＧａＩｎＰ系半導体材料により、ｎ型クラッド層１１、活性層１２、ｐ型クラッド層１３、電流拡散層１４、コンタクト層１５を順に積層して半導体積層体ＳＴを形成する。
次に、図６（ａ）に示すように、例えばＭＯＣＶＤ法により、コンタクト層１５の上に、ｐ型Ａｌ０．６５Ｇａ０．３５Ａｓ層１６ａ、ｐ型Ａｌ０．７０Ｇａ０．３０Ａｓ層１６ｂ、ｐ型Ａｌ０．７５Ｇａ０．２５Ａｓ層１６ｃ、及びｐ型Ａｌ０．８０Ｇａ０．２０Ａｓ層１６ｄを各０．１μｍずつの膜厚で積層し、凹凸形成層１６とする。
次に、フォトリソグラフィー工程により、領域Ｒ２を保護し、領域Ｒ１を開口するパターンのレジスト膜１８をパターン形成する。
次に、図６（ｂ）に示すように、例えば、ＡｌＧａＡｓ系の凹凸形成層１６のエッチング速度が、半導体積層体ＳＴの最上層であるＡｌＧａＩｎＰ系のコンタクト層１５のエッチング速度より大きいエッチング剤であるリン酸を用い、レジスト膜１８をマスクとして凹凸形成層１６に凸部１６ｐを残すようにしてエッチングを行い、コンタクト層１５の表面に達する凹部１６ｒを形成する。
上記のエッチング速度の差から、コンタクト層１５がエッチングストッパとして機能し、深さ方向へのエッチングが制御された凹凸を形成することができる。
リン酸は、Ａｌ組成が大きいほどエッチング速度が早く、横方向のエッチング速度も速くなる。そのため、図６（ｂ）に示すようにＡｌ組成の大きい上層の層ほど、横方向のエッチングが大きくなり、図６（ｂ）に示すように山形の凸部形状とすることができる。
上記のエッチング速度の差から、コンタクト層１５がエッチングストッパとして機能し、深さ方向へのエッチングが制御された凹凸を形成することができる。
リン酸は、Ａｌ組成が大きいほどエッチング速度が早く、横方向のエッチング速度も速くなる。そのため、図６（ｂ）に示すようにＡｌ組成の大きい上層の層ほど、横方向のエッチングが大きくなり、図６（ｂ）に示すように山形の凸部形状とすることができる。
次に、図６（ｃ）に示すように、レジスト膜１８を除去して、図５（ａ）及び（ｂ）に示す構成の発光ダイオードを製造することができる。
本実施形態に係る発光ダイオードは、凹凸形成層に半導体積層体の最上層の表面に達する凹部を形成して光取り出し面に凹凸を構成するので、凹部の深さが凹凸形成層の膜厚によって決まるので凹凸の形状を均一化でき、光取り出し面の反射率を低減して高輝度化を実現しながら、光出力のばらつきを抑制できる。
本実施形態においては、組成が段階的に変化する層を積層して凹凸形成層を形成しているが、膜厚が異なる層が積層した構成として、凸部の加工形状を制御するようにしてもよい。
第４実施形態
図７は本実施形態に係る発光ダイオードの凹凸形成層部分を拡大した断面図である。
第３実施形態においては、組成が段階的に変化する層が積層して構成された凹凸形成層において、上層ほどＡｌ組成が高くなる構成となっているが、本実施形態における凹凸形成層１６は、例えば、ｐ型Ａｌ０．８０Ｇａ０．２０Ａｓ層１６ｄ、ｐ型Ａｌ０．７５Ｇａ０．２５Ａｓ層１６ｃ、ｐ型Ａｌ０．７０Ｇａ０．３０Ａｓ層１６ｂ、及びｐ型Ａｌ０．６５Ｇａ０．３５Ａｓ層１６ａが、各０．１μｍずつの膜厚で積層して構成されており、下層ほどＡｌ組成が高くなる構成となっている。
図７は本実施形態に係る発光ダイオードの凹凸形成層部分を拡大した断面図である。
第３実施形態においては、組成が段階的に変化する層が積層して構成された凹凸形成層において、上層ほどＡｌ組成が高くなる構成となっているが、本実施形態における凹凸形成層１６は、例えば、ｐ型Ａｌ０．８０Ｇａ０．２０Ａｓ層１６ｄ、ｐ型Ａｌ０．７５Ｇａ０．２５Ａｓ層１６ｃ、ｐ型Ａｌ０．７０Ｇａ０．３０Ａｓ層１６ｂ、及びｐ型Ａｌ０．６５Ｇａ０．３５Ａｓ層１６ａが、各０．１μｍずつの膜厚で積層して構成されており、下層ほどＡｌ組成が高くなる構成となっている。
下層ほどＡｌ組成が高くなっているので、凹凸を形成するためのエッチングの際に、下層の層ほど横方向のエッチングが大きくなり、逆テーパー形状の凹部（凸部）形状とすることができる。
さらには、積層した各層の組成とエッチング液の選択により、凹部（凸部）の側面の傾きを急峻にすることも可能である。
このように、ＡｌＧａＡｓのＡｌ組成や膜厚を制御することで、所望の形状の凹凸を形成することが可能である。
さらには、積層した各層の組成とエッチング液の選択により、凹部（凸部）の側面の傾きを急峻にすることも可能である。
このように、ＡｌＧａＡｓのＡｌ組成や膜厚を制御することで、所望の形状の凹凸を形成することが可能である。
本実施形態に係る発光ダイオードは、凹凸形成層に半導体積層体の最上層の表面に達する凹部を形成して光取り出し面に凹凸を構成するので、凹部の深さが凹凸形成層の膜厚によって決まるので凹凸の形状を均一化でき、光取り出し面の反射率を低減して高輝度化を実現しながら、光出力のばらつきを抑制できる。
第５実施形態
図８は本実施形態に係る発光ダイオードの凹凸形成層部分を拡大した断面図である。
本実施形態においては、凹凸形成層１６の組成をＡｌＸＧａ（１−Ｘ）Ａｓ層として、Ａｌ組成が膜厚方向に連続的に変化し、上方ほどＡｌ組成が高く（Ｈ）、下方ほどＡｌ組成が低く（Ｌ）なる構成となっている。
図８は本実施形態に係る発光ダイオードの凹凸形成層部分を拡大した断面図である。
本実施形態においては、凹凸形成層１６の組成をＡｌＸＧａ（１−Ｘ）Ａｓ層として、Ａｌ組成が膜厚方向に連続的に変化し、上方ほどＡｌ組成が高く（Ｈ）、下方ほどＡｌ組成が低く（Ｌ）なる構成となっている。
ＡｌＧａＡｓのＡｌ組成を連続的に変化させることで、凹部（凸部）の形状を滑らかな斜面とすることができ、所望の形状の凹凸を形成することが可能である。
本実施形態に係る発光ダイオードは、凹凸形成層に半導体積層体の最上層の表面に達する凹部を形成して光取り出し面に凹凸を構成するので、凹部の深さが凹凸形成層の膜厚によって決まるので凹凸の形状を均一化でき、光取り出し面の反射率を低減して高輝度化を実現しながら、光出力のばらつきを抑制できる。
第６実施形態
図９は本実施形態に係る発光ダイオードの断面図である。
第１実施形態に係る発光ダイオードにおいて、第１クラッド層１１が下層第１クラッド層１１ａと上層第１クラッド層１１ｂの２層に分けられ、その間に高屈折率と低屈折率の材料からなるブラッグ反射膜１９が形成されたことが異なる。
ブラッグ反射膜を設けることによって基板によって吸収される光を反射させ、効率よく光を取り出すことが可能となる。
例えば、下層第１クラッド層１１ａと上層第１クラッド層１１ｂは、それぞれＳｅ、ＳｉまたはＴｅなどをドーピングしたｎ型ＡｌＧａＩｎＰを０．５μｍ堆積させて構成でき、ブラッグ反射膜１９は、下層第１クラッド層１１ａと上層第１クラッド層１１ｂの間において、例えば、Ｓｅ、ＳｉまたはＴｅなどをドーピングしたＡｌ０．９Ｇａ０．１Ａｓ（５０ｎｍ）／ＧａＡｓ（４０ｎｍ）を２０組積層して形成されている。
図９は本実施形態に係る発光ダイオードの断面図である。
第１実施形態に係る発光ダイオードにおいて、第１クラッド層１１が下層第１クラッド層１１ａと上層第１クラッド層１１ｂの２層に分けられ、その間に高屈折率と低屈折率の材料からなるブラッグ反射膜１９が形成されたことが異なる。
ブラッグ反射膜を設けることによって基板によって吸収される光を反射させ、効率よく光を取り出すことが可能となる。
例えば、下層第１クラッド層１１ａと上層第１クラッド層１１ｂは、それぞれＳｅ、ＳｉまたはＴｅなどをドーピングしたｎ型ＡｌＧａＩｎＰを０．５μｍ堆積させて構成でき、ブラッグ反射膜１９は、下層第１クラッド層１１ａと上層第１クラッド層１１ｂの間において、例えば、Ｓｅ、ＳｉまたはＴｅなどをドーピングしたＡｌ０．９Ｇａ０．１Ａｓ（５０ｎｍ）／ＧａＡｓ（４０ｎｍ）を２０組積層して形成されている。
本実施形態に係る発光ダイオードは、凹凸形成層に半導体積層体の最上層の表面に達する凹部を形成して光取り出し面に凹凸を構成するので、凹部の深さが凹凸形成層の膜厚によって決まるので凹凸の形状を均一化でき、光取り出し面の反射率を低減して高輝度化を実現しながら、光出力のばらつきを抑制できる。
ここで、上記のようにブラッグ反射膜が形成されているので、光取り出し面側からの取り出し効率をさらに高めることが可能である。
本実施形態に係るブラッグ反射膜は、第１〜第５実施形態のいずれにも適用可能である。
ここで、上記のようにブラッグ反射膜が形成されているので、光取り出し面側からの取り出し効率をさらに高めることが可能である。
本実施形態に係るブラッグ反射膜は、第１〜第５実施形態のいずれにも適用可能である。
第７実施形態
図１０は本実施形態に係る発光ダイオードの断面図である。
第１実施形態に係る発光ダイオードにおいて、凹凸形成層１６とｐ電極１７の間に、ｐ電極１７と同じパターンで、例えばＧａＡｓなどからなる抵抗調整層２０が形成されている。ＧａＡｓなどの低抵抗材料層を挟み込むことにより、ｐ電極１７から流される駆動電流に対する抵抗を下げ、駆動能力を高めることができる。
上記のように、凹凸形成層１６の上にＧａＡｓからなる抵抗調整層２０を形成した場合、ｐ電極１７のパターンでアンモニア＋過酸化水素でのエッチングを行って、不要な領域の抵抗調整層２０を除去した後、凹凸形成層のエッチング処理を行って凹凸を形成する。
図１０は本実施形態に係る発光ダイオードの断面図である。
第１実施形態に係る発光ダイオードにおいて、凹凸形成層１６とｐ電極１７の間に、ｐ電極１７と同じパターンで、例えばＧａＡｓなどからなる抵抗調整層２０が形成されている。ＧａＡｓなどの低抵抗材料層を挟み込むことにより、ｐ電極１７から流される駆動電流に対する抵抗を下げ、駆動能力を高めることができる。
上記のように、凹凸形成層１６の上にＧａＡｓからなる抵抗調整層２０を形成した場合、ｐ電極１７のパターンでアンモニア＋過酸化水素でのエッチングを行って、不要な領域の抵抗調整層２０を除去した後、凹凸形成層のエッチング処理を行って凹凸を形成する。
本実施形態に係る発光ダイオードは、凹凸形成層に半導体積層体の最上層の表面に達する凹部を形成して光取り出し面に凹凸を構成するので、凹部の深さが凹凸形成層の膜厚によって決まるので凹凸の形状を均一化でき、光取り出し面の反射率を低減して高輝度化を実現しながら、光出力のばらつきを抑制できる。
本実施形態に係る抵抗調整層は、第１〜第６実施形態のいずれにも適用可能である。
本実施形態に係る抵抗調整層は、第１〜第６実施形態のいずれにも適用可能である。
本発明は上記の実施形態に限定されない。
例えば、半導体積層体の構成は、実施形態に示したもの以外に種々の構成を適用できる。
エッチングは、凹凸加工層とその下層の層との選択比が十分に確保できれば特に限定はない。
また、エッチングで選択比を確保できれば、ＡｌＧａＩｎＰ系とＡｌＧａＡｓ系以外の半導体材料系にも適用可能である。
その他、本発明の観点を逸脱しない範囲で、種々の変更が可能である。
例えば、半導体積層体の構成は、実施形態に示したもの以外に種々の構成を適用できる。
エッチングは、凹凸加工層とその下層の層との選択比が十分に確保できれば特に限定はない。
また、エッチングで選択比を確保できれば、ＡｌＧａＩｎＰ系とＡｌＧａＡｓ系以外の半導体材料系にも適用可能である。
その他、本発明の観点を逸脱しない範囲で、種々の変更が可能である。
本発明の半導体発光装置は、種々の光源に利用できる発光ダイオードに適用できる。
本発明の半導体発光装置の製造方法は、発光ダイオードの製造方法に適用できる。
本発明の半導体発光装置の製造方法は、発光ダイオードの製造方法に適用できる。
１０…ＧａＡｓ基板、１１…ｎ型クラッド層、１２…活性層、１３…ｐ型クラッド層、１４…電流拡散層、１５…コンタクト層、１５ｓ…コンタクト層の表面、１６…凹凸形成層、１６ａ…ｐ型Ａｌ０．６５Ｇａ０．３５Ａｓ層、１６ｂ…ｐ型Ａｌ０．７０Ｇａ０．３０Ａｓ層、１６ｃ…ｐ型Ａｌ０．７５Ｇａ０．２５Ａｓ層、１６ｄ…ｐ型Ａｌ０．８０Ｇａ０．２０Ａｓ層、１６ｒ…凹部、１６ｐ…凸部、１７…ｐ電極、１８…レジスト膜、１９…ブラッグ反射層、２０…抵抗調整層、ＳＴ…半導体積層体、Ｐ１，Ｐ２…領域
Claims (14)
- 基板と、
前記基板上に形成され、第１クラッド層、活性層及び第２クラッド層を含む半導体積層体と、
前記半導体積層体の上に形成され、光取り出し面を有する凹凸形成層と
を有し、
前記凹凸形成層に、前記半導体積層体の最上層の表面に達する凹部が形成されて凹凸が構成されている
半導体発光装置。 - 前記凹凸形成層と、前記半導体積層体の最上層が、所定のエッチング剤に対してエッチング速度が異なる半導体材料から形成されている
請求項１に記載の半導体発光装置。 - 前記凹凸形成層が、前記所定のエッチング剤に対して前記半導体積層体の最上層より高いエッチング速度を有する
請求項２に記載の半導体発光装置。 - 前記凹凸形成層が、多層の積層体からなる
請求項１に記載の半導体発光装置。 - 前記凹凸形成層を構成する前記多層の積層体が、組成が段階的に変化する層が積層して構成されている
請求項４に記載の半導体発光装置。 - 前記凹凸形成層を構成する前記多層の積層体が、膜厚が異なる層が積層して構成されている
請求項４に記載の半導体発光装置。 - 前記凹凸形成層が、膜厚方向に組成が連続的に変化する層からなる
請求項１に記載の半導体発光装置。 - 基板上に、第１クラッド層、活性層及び第２クラッド層を含む半導体積層体を形成する工程と、
前記半導体積層体の上に凹凸形成層を形成する工程と、
前記凹凸形成層に、前記半導体積層体の最上層の表面に達する凹部を形成して、前記凹凸形成層の光取り出し面に凹凸を形成する工程と
を有する半導体発光装置の製造方法。 - 前記半導体積層体を形成する工程及び前記凹凸形成層を形成する工程において、前記凹凸形成層と、前記半導体積層体の最上層を、所定のエッチング剤に対してエッチング速度が異なる半導体材料から形成する
請求項８に記載の半導体発光装置の製造方法。 - 前記半導体積層体を形成する工程及び前記凹凸形成層を形成する工程において、前記凹凸形成層を、前記所定のエッチング剤に対して前記半導体積層体の最上層より高いエッチング速度を有する半導体材料から形成する
請求項９に記載の半導体発光装置の製造方法。 - 前記凹凸形成層を形成する工程において、前記凹凸形成層を多層の積層体から形成する
請求項８に記載の半導体発光装置の製造方法。 - 前記凹凸形成層を形成する工程において、前記凹凸形成層を構成する前記多層の積層体として、組成が段階的に変化する層を積層して形成する
請求項１１に記載の半導体発光装置の製造方法。 - 前記凹凸形成層を形成する工程において、前記凹凸形成層を構成する前記多層の積層体として、膜厚が異なる層を積層して形成する
請求項１１に記載の半導体発光装置の製造方法。 - 前記凹凸形成層を形成する工程において、前記凹凸形成層として、膜厚方向に組成が連続的に変化する層を形成する
請求項８に記載の半導体発光装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006192790A JP2008021845A (ja) | 2006-07-13 | 2006-07-13 | 半導体発光装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006192790A JP2008021845A (ja) | 2006-07-13 | 2006-07-13 | 半導体発光装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008021845A true JP2008021845A (ja) | 2008-01-31 |
Family
ID=39077597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006192790A Pending JP2008021845A (ja) | 2006-07-13 | 2006-07-13 | 半導体発光装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2008021845A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009252860A (ja) * | 2008-04-03 | 2009-10-29 | Hitachi Cable Ltd | 半導体発光素子 |
| JP2011176001A (ja) * | 2010-02-23 | 2011-09-08 | Hitachi Cable Ltd | 発光素子及び発光素子の製造方法 |
| KR20140090798A (ko) * | 2013-01-10 | 2014-07-18 | 엘지이노텍 주식회사 | 발광소자 |
| US9224916B2 (en) | 2011-11-23 | 2015-12-29 | Kabushiki Kaisha Toshiba | Semiconductor light emitting device |
| JP2024106254A (ja) * | 2023-01-26 | 2024-08-07 | Ｄｏｗａエレクトロニクス株式会社 | 半導体発光素子及び半導体発光素子の製造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11312660A (ja) * | 1998-04-30 | 1999-11-09 | Daido Steel Co Ltd | 化合物半導体の傾斜段部形成方法 |
| JP2004349636A (ja) * | 2003-05-26 | 2004-12-09 | Sharp Corp | 半導体レーザ素子及びその製造方法 |
| WO2006013698A1 (ja) * | 2004-08-02 | 2006-02-09 | Nec Corporation | 窒化物半導体素子、及びその製造方法 |
-
2006
- 2006-07-13 JP JP2006192790A patent/JP2008021845A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11312660A (ja) * | 1998-04-30 | 1999-11-09 | Daido Steel Co Ltd | 化合物半導体の傾斜段部形成方法 |
| JP2004349636A (ja) * | 2003-05-26 | 2004-12-09 | Sharp Corp | 半導体レーザ素子及びその製造方法 |
| WO2006013698A1 (ja) * | 2004-08-02 | 2006-02-09 | Nec Corporation | 窒化物半導体素子、及びその製造方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009252860A (ja) * | 2008-04-03 | 2009-10-29 | Hitachi Cable Ltd | 半導体発光素子 |
| JP2011176001A (ja) * | 2010-02-23 | 2011-09-08 | Hitachi Cable Ltd | 発光素子及び発光素子の製造方法 |
| US9224916B2 (en) | 2011-11-23 | 2015-12-29 | Kabushiki Kaisha Toshiba | Semiconductor light emitting device |
| KR20140090798A (ko) * | 2013-01-10 | 2014-07-18 | 엘지이노텍 주식회사 | 발광소자 |
| KR102066613B1 (ko) * | 2013-01-10 | 2020-01-16 | 엘지이노텍 주식회사 | 발광소자 |
| JP2024106254A (ja) * | 2023-01-26 | 2024-08-07 | Ｄｏｗａエレクトロニクス株式会社 | 半導体発光素子及び半導体発光素子の製造方法 |
| JP7541591B2 (ja) | 2023-01-26 | 2024-08-28 | Ｄｏｗａエレクトロニクス株式会社 | 半導体発光素子及び半導体発光素子の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4721166B2 (ja) | 高出力発光ダイオード及びその製造方法 | |
| US9018650B2 (en) | Semiconductor light emitting device | |
| JP5082504B2 (ja) | 発光素子及び発光素子の製造方法 | |
| US7745843B2 (en) | Semiconductor light emitting device | |
| KR101292438B1 (ko) | 반도체 발광 소자, 질화물 반도체층 및 질화물 반도체층의 형성 방법 | |
| US8395179B2 (en) | Semiconductor light emitting element and method for manufacturing same | |
| JP2011249510A (ja) | 発光素子 | |
| WO2007097411A1 (ja) | ２波長半導体発光装置及びその製造方法 | |
| JP6166954B2 (ja) | 半導体発光素子アレイおよび半導体発光素子アレイの製造方法 | |
| JP2012038950A (ja) | 半導体発光素子及びその製造方法 | |
| US20110243171A1 (en) | Nitride-based semiconductor laser device | |
| US20120319161A1 (en) | Method for manufacturing semiconductor light emitting device and semiconductor light emitting device wafer | |
| JP2010251531A (ja) | 半導体発光素子 | |
| JP2008021845A (ja) | 半導体発光装置及びその製造方法 | |
| JP2005183621A (ja) | 半導体発光装置の製造方法 | |
| JP2006128659A (ja) | 窒化物系半導体発光素子及びその製造方法 | |
| JP2007508687A5 (ja) | ||
| JP5191937B2 (ja) | 発光素子及びその製造方法 | |
| JP2011211050A (ja) | 発光素子 | |
| JP5205047B2 (ja) | 半導体発光素子 | |
| EP1553667A3 (en) | Optical element, and its manufacturing method | |
| JP5974808B2 (ja) | 半導体発光素子 | |
| US20050218415A1 (en) | Semiconductor light-emitting device | |
| JP5013698B2 (ja) | ２波長型半導体レーザ発光装置及びその製造方法 | |
| TW201340391A (zh) | 發光二極體之具有堆疊型散射層的半導體層及其製作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090522 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110706 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110719 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111115 |