[go: up one dir, main page]

JP2008021707A - Method of evaluating semiconductor substrate - Google Patents

Method of evaluating semiconductor substrate Download PDF

Info

Publication number
JP2008021707A
JP2008021707A JP2006190222A JP2006190222A JP2008021707A JP 2008021707 A JP2008021707 A JP 2008021707A JP 2006190222 A JP2006190222 A JP 2006190222A JP 2006190222 A JP2006190222 A JP 2006190222A JP 2008021707 A JP2008021707 A JP 2008021707A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
conductivity type
electric field
electrode
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006190222A
Other languages
Japanese (ja)
Inventor
Takeshi Otsuki
剛 大槻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2006190222A priority Critical patent/JP2008021707A/en
Publication of JP2008021707A publication Critical patent/JP2008021707A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of evaluating a semiconductor substrate by which it can be judged whether or not there is a conductive layer whose conduction type is different from that of the semiconductor substrate in the surface layer of the semiconductor substrate. <P>SOLUTION: The method uses a MOS structure to evaluate a semiconductor substrate. At least, an oxide film is formed on the semiconductor substrate, and an electrode is formed thereon to manufacture a MOS structure, and then an electric field is applied between the electrode and the semiconductor substrate in the direction of carrier accumulation of the semiconductor substrate, so as to measure an I-V characteristic. Based on an F-N current value at a specified electric field strength in the I-V characteristic, whether or not there is a conductive layer whose conductivity type is different from that of the semiconductor substrate in the surface layer of the semiconductor substrate is judged. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、半導体基板表層に異なる導電型層が意図せず形成された半導体基板を評価する方法に関するものであり、詳しくは、前記異なる導電型層が形成された半導体基板の電気特性を評価する方法に関するものである。   The present invention relates to a method for evaluating a semiconductor substrate in which a different conductive type layer is unintentionally formed on the surface layer of the semiconductor substrate. Specifically, the electrical characteristics of the semiconductor substrate on which the different conductive type layer is formed are evaluated. It is about the method.

近年、システムの高速化・高集積化や携帯端末の発展に伴い、デバイスとして高速かつ低消費電力のものがより一層求められている。したがって、そのような高精度のデバイスを作製するにあたって、例えばシリコン基板等の半導体基板において低欠陥のものが要求されている。   In recent years, devices with high speed and low power consumption are further demanded as the speed of the system is increased and integration is increased and the development of portable terminals. Therefore, in manufacturing such a high-precision device, for example, a semiconductor substrate such as a silicon substrate having a low defect is required.

このような低欠陥の半導体基板は、例えば特許文献1に開示されているような熱処理を施すことによって得ることができる。このような熱処理を施すことによって、半導体基板内に存在する欠陥を効果的に消滅させることができ、欠陥が抑制された高品質の半導体基板を市場に提供することが可能である。   Such a low-defect semiconductor substrate can be obtained by performing a heat treatment as disclosed in Patent Document 1, for example. By performing such a heat treatment, defects existing in the semiconductor substrate can be effectively eliminated, and a high-quality semiconductor substrate with suppressed defects can be provided to the market.

しかしながら、このようなアニールウエーハは熱処理を施すために汚染が懸念される。汚染にはFeなどの重金属はもちろんであるが、半導体基板の導電型とは異なる導電型ドーパントによる汚染が起こってしまい、基板表面の抵抗が変化し、場合によっては導電型が基板の表層のみ変化してしまうこともある。このアニール処理などのように、半導体基板を製造する工程で上記のような導電型の変化が生じると、その半導体基板を用いて作製したデバイスにおいて、閾値電圧特性などが変動してしまう要因となる。   However, such an annealed wafer is subject to contamination due to heat treatment. Contamination includes not only heavy metals such as Fe, but also contamination by dopants that are different from the conductivity type of the semiconductor substrate, which changes the resistance of the substrate surface, and in some cases, the conductivity type changes only on the surface layer of the substrate. Sometimes it ends up. When the above-described change in conductivity type occurs in the process of manufacturing a semiconductor substrate, such as annealing, it becomes a factor that the threshold voltage characteristics and the like fluctuate in a device manufactured using the semiconductor substrate. .

したがって、上記のような基板表面において、基板の導電型と異なる導電型層を有する半導体基板を適切に評価することができる評価方法が望まれている。ところが、このような基板の導電型と異なる導電型層はそれほど厚くなく、極表層に限られており、その検出や評価を行うことが非常に難しい。従来ではこのような反転した導電型層を評価できる有効な方法がなかった。   Therefore, an evaluation method capable of appropriately evaluating a semiconductor substrate having a conductivity type layer different from the conductivity type of the substrate on the substrate surface as described above is desired. However, such a conductive type layer different from the conductive type of the substrate is not so thick and is limited to the extreme surface layer, and it is very difficult to detect and evaluate it. Conventionally, there has been no effective method for evaluating such an inverted conductivity type layer.

特開平10−154713号公報Japanese Patent Laid-Open No. 10-154713

本発明は、上記問題点を鑑みてなされたもので、半導体基板表層において、半導体基板の導電型と異なる導電型層の有無を判定等することのできる半導体基板の評価方法を提供することを目的とする。   The present invention has been made in view of the above problems, and an object of the present invention is to provide a semiconductor substrate evaluation method capable of determining the presence or absence of a conductivity type layer different from the conductivity type of the semiconductor substrate in the semiconductor substrate surface layer. And

上記目的を達成するために、本発明は、MOS構造を用いて半導体基板を評価する方法であって、少なくとも、半導体基板上に酸化膜を形成し、該酸化膜上に電極を形成してMOS構造を作製した後、前記電極と前記半導体基板間に半導体基板からみて蓄積側になるように電界を印加してI−V特性を測定し、該I−V特性において、所定の電界強度のときのF−N電流値から、前記半導体基板表層において、半導体基板の導電型と異なる導電型層の有無を判定することを特徴とする半導体基板の評価方法を提供する(請求項1)。   In order to achieve the above object, the present invention is a method for evaluating a semiconductor substrate using a MOS structure, and at least an oxide film is formed on the semiconductor substrate and an electrode is formed on the oxide film to form a MOS. After producing the structure, an electric field is applied between the electrode and the semiconductor substrate so as to be on the accumulation side when viewed from the semiconductor substrate, and the IV characteristics are measured. The semiconductor substrate evaluation method is characterized in that the presence or absence of a conductivity type layer different from the conductivity type of the semiconductor substrate is determined from the FN current value of the semiconductor substrate.

半導体基板表層に、半導体基板と異なる導電型の導電型層を有さない通常の半導体基板において、電極と半導体基板間に半導体基板からみて蓄積側になるように電界を印加してI−V特性を測定すると、酸化膜が存在するために電流はほとんど流れないが、電界を印加していくとある電界強度のときにF−N電流が観測される。
一方で、半導体基板の導電型と異なる導電型層(導電型が反転した層:以下、単に、異なる導電型層ということがある)が存在するときは、その異なる導電型層が存在するために、その分だけ抵抗が増してしまう。このため、上記の異なる導電型層を有さない場合と同じ電界強度においては、半導体基板表面の酸化膜を介して流れるF−N電流の値が小さくなる。
すなわち、所定の電界強度のときのF−N電流値によって、半導体基板の表層に、異なる導電型層が存在するか否かを判定することが可能である。
In an ordinary semiconductor substrate that does not have a conductive type layer of a different conductivity type from the semiconductor substrate on the surface layer of the semiconductor substrate, an IV field is applied by applying an electric field between the electrode and the semiconductor substrate so as to be on the storage side as viewed from the semiconductor substrate When an electric field is measured, an electric current hardly flows because of the presence of an oxide film, but when an electric field is applied, an FN current is observed at a certain electric field strength.
On the other hand, when there is a conductivity type layer different from the conductivity type of the semiconductor substrate (a layer in which the conductivity type is inverted: hereinafter, simply referred to as a different conductivity type layer), the different conductivity type layer exists. , Resistance will increase by that much. For this reason, the value of the FN current flowing through the oxide film on the surface of the semiconductor substrate becomes small at the same electric field strength as in the case where the different conductivity type layers are not provided.
That is, it is possible to determine whether or not a different conductivity type layer exists on the surface layer of the semiconductor substrate based on the FN current value at a predetermined electric field strength.

このように、従来では検出することのできなかった基板の極表層において意図せず形成された異なる導電型層を、MOS構造を用いて簡単に検出することが可能である。
しかも、本発明は、従来行われていた半導体基板のGOI特性評価と同様の工程を利用することが可能であり、実施するための新たな設備導入やその設備の維持のための投資は不要であり、必要以上にコストをかけることなく、既存の設備を用いて迅速に評価を行うことができる。
In this way, it is possible to easily detect different conductivity type layers formed unintentionally on the extreme surface layer of the substrate that could not be detected in the past by using the MOS structure.
In addition, the present invention can use the same process as the conventional evaluation of GOI characteristics of a semiconductor substrate, and does not require investment for introduction of new equipment and maintenance of the equipment. Yes, it can be quickly evaluated using existing equipment without costing more than necessary.

このとき、前記所定の電界強度が10MV/cmのときのF−N電流値が1μA以下のときに、前記半導体基板の導電型と異なる導電型層を有すると判定することができる(請求項2)。
このように、異なる導電型層の有無の判定基準として、所定の電界強度が10MV/cmのときのF−N電流値が1μA以下のときとすることができる。このような値を基準にして判定を行うのであれば、通常の半導体基板において、10MV/cmの電界強度のときに観測されるF−N電流値よりも十分に小さく、その半導体基板表層に異なる導電型層を有していると、より確実に判定することができる。
At this time, when the FN current value when the predetermined electric field strength is 10 MV / cm is 1 μA or less, it can be determined that the semiconductor substrate has a conductivity type layer different from the conductivity type of the semiconductor substrate. ).
Thus, as a criterion for determining the presence or absence of different conductivity type layers, the FN current value when the predetermined electric field strength is 10 MV / cm is 1 μA or less. If the determination is made based on such a value, it is sufficiently smaller than the FN current value observed at the electric field strength of 10 MV / cm in a normal semiconductor substrate, and differs in the surface layer of the semiconductor substrate. If it has a conductive layer, it can be determined more reliably.

また、本発明は、MOS構造を用いて半導体基板を評価する方法であって、少なくとも、半導体基板上に酸化膜を形成し、該酸化膜上に電極を形成してMOS構造を作製した後、前記電極と前記半導体基板間に半導体基板からみて空乏側になるように電界を印加してI−V特性を測定し、該I−V特性において、所定の電界強度のときの電流値から、前記半導体基板表層において、半導体基板の導電型と異なる導電型層の有無を判定することを特徴とする半導体基板の評価方法を提供する(請求項3)。   Further, the present invention is a method for evaluating a semiconductor substrate using a MOS structure, at least after forming an oxide film on the semiconductor substrate and forming an electrode on the oxide film to produce a MOS structure, An I-V characteristic is measured by applying an electric field between the electrode and the semiconductor substrate so as to be on the depletion side when viewed from the semiconductor substrate. In the I-V characteristic, from the current value at a predetermined electric field strength, A semiconductor substrate evaluation method is provided, wherein the presence or absence of a conductivity type layer different from the conductivity type of the semiconductor substrate is determined in the semiconductor substrate surface layer.

例えば通常の半導体基板の場合において、半導体基板からみて空乏側になるように電界を印加してI−V特性を測定すると、空乏層が形成され、この空乏層が抵抗となって電流が流れにくくなる。しかしながら、異なる導電型層を有する半導体基板の場合、同様にして電界を印加すると通常の半導体基板の場合よりも電流が流れやすく、より高い電流値を示す。これは、上記のように電界を印加することにより当然空乏層が形成されるが、一方で、酸化膜直下の半導体基板表層、すなわち酸化膜と半導体基板内の空乏層の間には異なる導電型層が存在し、キャリアが蓄積されているため、その分だけ通常の半導体基板の場合よりも電流が流れやすくなると考えられる。
このように、空乏側に電界をかけたときのI−V特性において、所定の電界強度のときの電流値によって、半導体基板の表層に異なる導電型が存在するか否かを判定することが可能である。
For example, in the case of a normal semiconductor substrate, when an IV characteristic is measured by applying an electric field so as to be on the depletion side when viewed from the semiconductor substrate, a depletion layer is formed, and this depletion layer becomes a resistance and current does not easily flow. Become. However, in the case of a semiconductor substrate having different conductivity type layers, when an electric field is applied in the same manner, a current flows more easily than in the case of a normal semiconductor substrate, and a higher current value is exhibited. This is because a depletion layer is naturally formed by applying an electric field as described above, but on the other hand, the surface layer of the semiconductor substrate immediately below the oxide film, that is, a different conductivity type between the oxide film and the depletion layer in the semiconductor substrate. Since layers exist and carriers are accumulated, it is considered that the current flows more easily than in the case of a normal semiconductor substrate.
In this way, in the IV characteristics when an electric field is applied to the depletion side, it is possible to determine whether or not there is a different conductivity type on the surface layer of the semiconductor substrate based on the current value at a predetermined electric field strength. It is.

このように、半導体基板の極表層において意図せず形成された異なる導電型層を、MOS構造を用いて簡単に検出することができるし、また、従来のGOI特性評価と同様の工程を利用することが可能であるため、必要以上にコストをかけずに既存の設備によって迅速に評価を行うことができる。   Thus, different conductivity type layers formed unintentionally on the extreme surface layer of the semiconductor substrate can be easily detected using the MOS structure, and a process similar to the conventional GOI characteristic evaluation is used. Therefore, it is possible to make a quick evaluation with existing equipment without costing more than necessary.

このとき、前記所定の電界強度が10MV/cmのときの電流値が0.1μA以上のときに、前記半導体基板の導電型と異なる導電型層を有すると判定することができる(請求項4)。
このように、異なる導電型層の有無の判定基準として、所定の電界強度が10MV/cmのときの電流値が0.1μA以上のときとすることができる。このような値を基準にして判定を行うのであれば、通常の半導体基板でのI−V特性において、10MV/cmの電界強度のときに観測される電流値よりも十分に大きな値であり、その半導体基板表層に異なる導電型層を有していると、より確実に判定することができる。
At this time, when the current value when the predetermined electric field strength is 10 MV / cm is 0.1 μA or more, it can be determined that the semiconductor substrate has a conductivity type layer different from the conductivity type of the semiconductor substrate. .
Thus, as a criterion for the presence or absence of different conductivity type layers, the current value when the predetermined electric field strength is 10 MV / cm can be set to 0.1 μA or more. If the determination is made based on such a value, it is a value sufficiently larger than the current value observed when the electric field strength is 10 MV / cm in the IV characteristic of a normal semiconductor substrate, If the semiconductor substrate surface layer has different conductivity type layers, it can be determined more reliably.

そして、前記I−V特性測定後に、前記電極と前記半導体基板間にさらに電界を印加して前記酸化膜を絶縁破壊した後、再度同一方向に電圧を印加して降伏電圧を測定し、該降伏電圧から前記半導体基板の導電型と異なる導電型層のドーパント濃度を算出することができる(請求項5)。   After measuring the IV characteristics, an electric field is further applied between the electrode and the semiconductor substrate to break down the oxide film, and then a voltage is applied again in the same direction to measure a breakdown voltage. The dopant concentration of a conductivity type layer different from the conductivity type of the semiconductor substrate can be calculated from the voltage.

このように、上記のようにしてI−V特性測定を行った後に、さらに電界を印加していき、酸化膜を絶縁破壊した後、再度同一方向に電圧を印加して降伏電圧を測定し、この降伏電圧から異なる導電型層のドーパント濃度を算出することができる。この測定方法であれば、従来の設備を用いて容易に半導体基板における汚染量を求めることができる。   As described above, after performing the IV characteristic measurement as described above, an electric field is further applied, and after breakdown of the oxide film, a voltage is applied again in the same direction to measure a breakdown voltage, The dopant concentration of different conductivity type layers can be calculated from this breakdown voltage. With this measurement method, it is possible to easily determine the amount of contamination in the semiconductor substrate using conventional equipment.

また、前記MOS構造を前記半導体基板面内に複数作製することができる(請求項6)。
このように、MOS構造を前記半導体基板面内に複数作製すれば、基板表層における異なる導電型層の面内分布を検出することが可能になり、より高精度に半導体基板を評価することができる。
A plurality of the MOS structures can be formed in the semiconductor substrate surface.
Thus, if a plurality of MOS structures are formed in the semiconductor substrate surface, it becomes possible to detect the in-plane distribution of different conductivity type layers on the surface layer of the substrate, and the semiconductor substrate can be evaluated with higher accuracy. .

このとき、前記電極をポリシリコンからなるものとするのが好ましい(請求項7)。
このように、電極をポリシリコンからなるものとすれば、加工が容易であり、所望の形状に形成することができる。また、電極としてよく用いられる材料であり調達しやすい。
At this time, it is preferable that the electrode is made of polysilicon.
In this way, if the electrode is made of polysilicon, it can be easily processed and formed into a desired shape. Moreover, it is a material often used as an electrode and is easy to procure.

また、前記半導体基板をシリコン基板とするのが好ましい(請求項8)。
このように半導体基板をシリコン基板とすれば、半導体素子の製造において汎用的に用いられる素材であるため、市場の需要に応え、有効なデータを提供することができ、引いては製品品質の調査、保障等を行うことができる。
The semiconductor substrate is preferably a silicon substrate.
In this way, if the semiconductor substrate is a silicon substrate, it is a material that is widely used in the manufacture of semiconductor elements, so that it can respond to market demand and provide effective data, and in turn, investigate product quality. Can provide security, etc.

以上のように、本発明によって、簡単にMOS構造を用いて半導体基板の表層の品質を評価することが可能である。特に、基板表層における半導体基板と導電型が異なる導電型層を従来の測定方法を利用することで、コストを必要以上にかけることもなく簡便に検出して半導体基板の評価をすることができる。   As described above, according to the present invention, it is possible to easily evaluate the surface layer quality of a semiconductor substrate using a MOS structure. In particular, by using a conventional measurement method for a conductive layer having a conductivity type different from that of the semiconductor substrate in the surface layer of the substrate, the semiconductor substrate can be evaluated by simply detecting it without excessive costs.

以下では、本発明の実施の形態について説明するが、本発明はこれに限定されるものではない。
半導体基板上に半導体基板の導電型とは異なる導電型層が意図せず形成された場合、その異なる導電型層の厚さはそれほど厚くなく極表層に限られる。このような表層近傍に限られた異なる導電型層を検出して評価することは非常に難しく、従来においては有効な評価方法がなかった。
Hereinafter, embodiments of the present invention will be described, but the present invention is not limited thereto.
When a conductive type layer different from the conductive type of the semiconductor substrate is unintentionally formed on the semiconductor substrate, the thickness of the different conductive type layer is not so thick and is limited to the extreme surface layer. It is very difficult to detect and evaluate such different conductive type layers limited to the vicinity of the surface layer, and there has been no effective evaluation method in the past.

そこで、本発明者らがこの異なる導電型層について鋭意研究を重ねたところ、半導体基板にMOS構造を作製し、そのMOS構造を用いてI−V特性を測定すると、半導体基板の表層において異なる導電型層が形成されているか否かによって、I−V特性に違いが見られることを見出した。   Therefore, the present inventors conducted extensive research on these different conductivity type layers. As a result, when a MOS structure was produced on a semiconductor substrate and the IV characteristics were measured using the MOS structure, different conductivity types were observed on the surface layer of the semiconductor substrate. It has been found that there is a difference in IV characteristics depending on whether or not a mold layer is formed.

具体的には、I−V特性の測定のときに、半導体基板からみて蓄積側になるように電圧を印加していった場合、異なる導電型層が存在するときはF−N電流が十分観測されない。これは、このような電界の印加の仕方においては、半導体基板表層に存在する異なる導電型層は抵抗として働く。したがって、本来F−N電流が流れるべき電圧をかけたときでもF−N電流は流れず、その抵抗の分だけF−N電流が小さくなる。   Specifically, when measuring the IV characteristics, if a voltage is applied so as to be on the storage side when viewed from the semiconductor substrate, the FN current is sufficiently observed when different conductivity type layers exist. Not. This is because, in such a method of applying an electric field, different conductivity type layers existing on the surface of the semiconductor substrate act as resistances. Therefore, even when a voltage at which the FN current is supposed to flow is applied, the FN current does not flow, and the FN current is reduced by the resistance.

一方で、半導体側から空乏側になるように電圧を印加すると、異なる導電型層が存在しないときと比較して、異なる導電型層が存在するときはI−V特性測定時の電流値が高くなる。これは、このような電界の印加方法であると、半導体基板内に空乏層が形成されてその空乏層が抵抗として働くが、半導体基板表層に異なる導電型層が存在する場合、その異なる導電型層にはキャリアが蓄積されているために、その分だけ電流が流れやすくなることが原因であると考えられる。
本発明者らは、これらのことを見出し、本発明を完成させた。
On the other hand, when a voltage is applied from the semiconductor side to the depletion side, the current value at the time of measuring IV characteristics is higher when a different conductivity type layer is present than when a different conductivity type layer is not present. Become. This is an application method of such an electric field, where a depletion layer is formed in the semiconductor substrate and the depletion layer acts as a resistance, but when there are different conductivity types on the surface of the semiconductor substrate, the different conductivity types It is thought that this is because current is more likely to flow because carriers are accumulated in the layer.
The present inventors found these things and completed the present invention.

以下、本発明の半導体基板の評価方法について、図面を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。図1に本発明の半導体基板の評価方法の一例を示すフロー図を示す。
図1のフロー図のように、まずMOS構造を評価対象の半導体基板に作製し、その後このMOS構造を用いてI−V特性の測定を行う。そして、このI−V特性から、半導体基板の表層において半導体基板の導電型と異なる導電型層が形成されているか否か等の評価を行う。
Hereinafter, although the evaluation method of the semiconductor substrate of this invention is demonstrated in detail, referring drawings, this invention is not limited to this. FIG. 1 is a flowchart showing an example of a semiconductor substrate evaluation method of the present invention.
As shown in the flow chart of FIG. 1, first, a MOS structure is fabricated on a semiconductor substrate to be evaluated, and then the IV characteristics are measured using the MOS structure. Then, from this IV characteristic, it is evaluated whether or not a conductive type layer different from the conductive type of the semiconductor substrate is formed on the surface layer of the semiconductor substrate.

このような本発明の評価方法においては、後述するように、MOS構造の作製やI−V特性の測定に用いる設備は従来のものを利用することが可能である。
ここで、本発明の評価方法においてI−V特性測定時に使用することのできる測定装置の一例について図2を参照して簡単に述べる。
このI−V特性測定装置4は、ステージ5を有しており、このステージ5は裏面電極を兼ね、接地されており、測定時には被評価基板Wをステージ5上に載置する。また、移動自在に支持されているプローブ7が配置されており、このプローブ7は印加する電圧の大きさを変化させることのできる可変電源6の一端子に接続されている。そして、可変電源6にはその印加電圧を測定する電圧計8が並列接続されており、プローブ7と可変電源6との間には電流計9が介装されている。
In such an evaluation method of the present invention, as will be described later, it is possible to use conventional equipment for the fabrication of the MOS structure and the measurement of the IV characteristics.
Here, an example of a measuring apparatus that can be used in measuring the IV characteristics in the evaluation method of the present invention will be briefly described with reference to FIG.
The IV characteristic measuring apparatus 4 includes a stage 5, which is also a back electrode and is grounded. The substrate to be evaluated W is placed on the stage 5 during measurement. In addition, a probe 7 that is movably supported is disposed, and this probe 7 is connected to one terminal of a variable power source 6 that can change the magnitude of a voltage to be applied. A voltmeter 8 that measures the applied voltage is connected in parallel to the variable power source 6, and an ammeter 9 is interposed between the probe 7 and the variable power source 6.

以下、このようなI−V特性測定装置4等を用いた本発明の評価方法について、図1のフロー図の各段階ごとにより具体的に説明する。
(MOS構造の作製)
最初に、評価対象の基板を準備する。ここではシリコン基板を用いて説明する。上述したように、シリコン基板は半導体基板として汎用的に用いられており、このシリコン基板を評価対象としてデータを得ることによって、市場の需要に対応した有効な評価データを提供することができる。
また、このような半導体基板は、例えばアニールの処理を施したものとすることができる。アニール処理によって、半導体基板が汚染され、基板表層に異なる導電型層が形成されてしまったかどうかを評価することが必要とされるからである。その他、目的に応じて適宜被評価基板を用意することができる。
Hereinafter, the evaluation method of the present invention using such an IV characteristic measuring device 4 and the like will be specifically described for each stage of the flowchart of FIG.
(Production of MOS structure)
First, a substrate to be evaluated is prepared. Here, description will be made using a silicon substrate. As described above, the silicon substrate is widely used as a semiconductor substrate. By obtaining data using this silicon substrate as an evaluation target, it is possible to provide effective evaluation data corresponding to market demand.
Further, such a semiconductor substrate can be subjected to, for example, an annealing process. This is because it is necessary to evaluate whether or not the semiconductor substrate is contaminated by the annealing process and a different conductive type layer is formed on the substrate surface layer. In addition, a substrate to be evaluated can be appropriately prepared according to the purpose.

次に、上記のようなシリコン基板に、酸化を行って酸化膜(ゲート酸化膜)を形成する。この酸化膜の形成は、例えば、シリコン基板をボートに載置して横型熱処理炉もしくは縦型熱処理炉に投入し、酸素雰囲気下で熱処理を行うことにより容易に形成することができる。
この酸化膜の形成方法は特に限定されず、上記熱処理炉は例えば従来のものを用いることができるし、また、熱処理の条件等は評価目的に合わせてその都度決定することができる。
Next, oxidation is performed on the silicon substrate as described above to form an oxide film (gate oxide film). The oxide film can be easily formed by, for example, placing a silicon substrate on a boat and placing it in a horizontal heat treatment furnace or a vertical heat treatment furnace and performing a heat treatment in an oxygen atmosphere.
The method for forming this oxide film is not particularly limited, and for example, a conventional heat treatment furnace can be used, and the heat treatment conditions and the like can be determined each time according to the evaluation purpose.

次に、シリコン基板に形成した酸化膜上に電極を形成するが、この電極の材料として、例えばポリシリコンを用いることができる。このようにポリシリコンを電極の材料として選ぶのであれば、その加工や調達が容易であるとともに、従来と同様にして電極を形成することができ簡便である。
この電極の材料は特に限定されるものではなく、当然Al等の他の材料を選ぶこともできる。コスト等によって適宜決定することができる。
Next, an electrode is formed on the oxide film formed on the silicon substrate. As the material of this electrode, for example, polysilicon can be used. If polysilicon is selected as the electrode material in this way, it is easy to process and procure, and it is easy to form an electrode in the same manner as in the prior art.
The material of this electrode is not particularly limited, and other materials such as Al can naturally be selected. It can be determined appropriately according to the cost or the like.

そして、このようなポリシリコンを用いて電極を形成する。電極の形成は例えば以下のようにして行うことができるが、この電極の形成方法も特に限定されない。
まず、シリコン基板表面の酸化膜上にポリシリコン膜を成長させる。このポリシリコン膜は、例えば、熱処理炉から取り出したシリコン基板をCVD装置に投入し、減圧下もしくは常圧下でモノシラン等の成長ガスを装置の反応容器内へ導入することにより成長させることができる。そして、上記のようにポリシリコン層を堆積した後、リン等の不純物を熱拡散法またはイオン注入法を用いてポリシリコン層中にドープして、抵抗率の低いポリシリコン層を形成する。なお、ポリシリコン層の堆積時に、同時に不純物もドープするようにして低抵抗率のポリシリコン層を形成することもできる(Doped Poly−Si法)。
And an electrode is formed using such polysilicon. The electrode can be formed, for example, as follows, but the method for forming the electrode is not particularly limited.
First, a polysilicon film is grown on the oxide film on the silicon substrate surface. This polysilicon film can be grown, for example, by putting a silicon substrate taken out of a heat treatment furnace into a CVD apparatus and introducing a growth gas such as monosilane into a reaction vessel of the apparatus under reduced pressure or normal pressure. Then, after depositing the polysilicon layer as described above, impurities such as phosphorus are doped into the polysilicon layer using a thermal diffusion method or an ion implantation method to form a polysilicon layer having a low resistivity. Note that a low-resistivity polysilicon layer can also be formed by doping impurities at the same time when the polysilicon layer is deposited (Doped Poly-Si method).

その後、上記のように形成した低抵抗率のポリシリコン層に、例えばレジスト塗布、露光、現像という一連のフォトリソグラフィ工程を施した後、エッチング工程を行うことによって、酸化膜上の所望の位置にポリシリコン電極を形成することができる。
このようにしてシリコン基板上に酸化膜およびポリシリコン電極が形成されたMOS構造(MOSキャパシタ)を作製することができる。
After that, the low resistivity polysilicon layer formed as described above is subjected to a series of photolithography processes such as resist coating, exposure, and development, and then an etching process to obtain a desired position on the oxide film. A polysilicon electrode can be formed.
In this way, a MOS structure (MOS capacitor) in which an oxide film and a polysilicon electrode are formed on a silicon substrate can be manufactured.

また、上記のようにしてMOS構造を形成するときに、評価目的等に合わせて、シリコン基板面内にMOS構造を複数作製しても良い。このように評価のためのMOS構造を被評価基板のシリコン基板面内の各位置に作製して評価を行うのであれば、基板面内において、異なる導電型層がどのように分布しているかを容易に把握することができる。この作製するMOS構造の数は特に限定されず、高精度に面内の評価を行いたいのであれば多数作製することができ、評価目的、コストや作製・評価に要する時間等を考慮して決定することができる。例えば上記のフォトリソグラフィ工程において、予め設定した条件に従った電極パターンを形成することにより、所望の数や位置にMOS構造を作成することができる。   Further, when forming the MOS structure as described above, a plurality of MOS structures may be formed in the silicon substrate surface in accordance with the purpose of evaluation. If the evaluation MOS structure is manufactured at each position in the silicon substrate surface of the substrate to be evaluated in this way and evaluated, how the different conductivity type layers are distributed in the substrate surface. It can be easily grasped. The number of MOS structures to be manufactured is not particularly limited, and a large number of MOS structures can be manufactured if it is desired to perform in-plane evaluation with high accuracy. can do. For example, in the photolithography process described above, an MOS pattern can be formed in a desired number and position by forming electrode patterns in accordance with preset conditions.

(I−V特性の測定)
以上のようにして、シリコン基板にMOS構造を作製した後、図2に示すI−V特性測定装置4を用いてI−V特性の測定を行う。
まず、I−V特性測定装置4のステージ5上に、電極1、酸化膜2、シリコン基板3からなるMOS構造を有する被評価基板Wを載置する。そして、電極1にプローブ7を接触させて、可変電源6を用いて電極1とシリコン基板3間に電界を印加して測定を行う。
(Measurement of IV characteristics)
As described above, after the MOS structure is formed on the silicon substrate, the IV characteristics are measured using the IV characteristics measuring apparatus 4 shown in FIG.
First, an evaluation substrate W having a MOS structure including the electrode 1, the oxide film 2, and the silicon substrate 3 is placed on the stage 5 of the IV characteristic measurement apparatus 4. Then, the probe 7 is brought into contact with the electrode 1 and measurement is performed by applying an electric field between the electrode 1 and the silicon substrate 3 using the variable power source 6.

(蓄積側に電界を印加した場合の評価)
最初に、シリコン基板側からみて蓄積側になるように電界を印加してI−V特性を測定した場合について例を挙げて述べる。すなわち、例えばシリコン基板の導電型がP型の場合は、被評価基板のMOS構造の電極に負電圧を印加する。また、逆にシリコン基板の導電型がN型の場合は、電極に正電圧を印加する。このようにして、シリコン基板の導電型により蓄積側になるようにして電界を印加する。
(Evaluation when an electric field is applied to the storage side)
First, an example will be described in which the IV characteristic is measured by applying an electric field so as to be on the accumulation side when viewed from the silicon substrate side. That is, for example, when the conductivity type of the silicon substrate is P type, a negative voltage is applied to the electrode of the MOS structure of the substrate to be evaluated. Conversely, when the conductivity type of the silicon substrate is N-type, a positive voltage is applied to the electrode. In this way, an electric field is applied so as to be on the accumulation side depending on the conductivity type of the silicon substrate.

このとき、例えばMOS構造の位置におけるシリコン基板の表層に異なる導電型層が存在しない通常基板の場合、電界強度で8MV/cm前後までは酸化膜が絶縁体であることから電流はほとんど流れないが、これより高電界側になると酸化膜をF−N電流(トンネル電流)が流れ、図3に示すように電流値が急激に大きくなるI−V特性が得られる。なお、図3に示す例では、電極−シリコン基板間の電位差が約20V(電界強度:8MV/cm、ゲート酸化膜厚25nm)を超えたところからF−N電流が発生していることがわかる。   At this time, for example, in the case of a normal substrate in which a different conductivity type layer does not exist on the surface layer of the silicon substrate at the position of the MOS structure, the current hardly flows because the oxide film is an insulator up to about 8 MV / cm in electric field strength. When the electric field is higher than this, an FN current (tunnel current) flows through the oxide film, and an IV characteristic in which the current value increases rapidly as shown in FIG. 3 is obtained. In the example shown in FIG. 3, it can be seen that the FN current is generated when the potential difference between the electrode and the silicon substrate exceeds about 20 V (electric field strength: 8 MV / cm, gate oxide film thickness 25 nm). .

しかしながら、逆に、異なる導電型層が存在する場合においては、図4に示すように、上記の異なる導電型層が存在しない図3の例でF−N電流が発生していた25V(電界強度:10MV/cm、ゲート酸化膜厚25nm)においても電流値に大きな変化は見られず、ほぼ一定の状態になっている。このように、本来F−N電流が観察されるべき電界が印加された状態においてもF−N電流をみることができない。これは、前述したように、シリコン基板表層におけるシリコン基板の導電型とは異なる導電型層が抵抗として働いているためである。   However, conversely, when different conductivity type layers exist, as shown in FIG. 4, the FN current was generated in the example of FIG. : 10 MV / cm, gate oxide film thickness 25 nm), the current value does not change significantly and is almost constant. Thus, the FN current cannot be seen even in the state where the electric field where the FN current should be observed is applied. This is because, as described above, a conductive type layer different from the conductive type of the silicon substrate on the surface layer of the silicon substrate functions as a resistor.

したがって、図3に示すような異なる導電型層が存在しない場合の例では、25V(電界強度:10MV/cm)の時点でF−N電流が観察されるが、図4に示すような異なる導電型層が存在する場合の例では、10MV/cm印加してもF−N電流はみえない。   Therefore, in the case where there is no different conductivity type layer as shown in FIG. 3, an FN current is observed at the time of 25 V (electric field strength: 10 MV / cm), but different conductivity as shown in FIG. In the case where the mold layer is present, no FN current is seen even when 10 MV / cm is applied.

このように、シリコン基板からみて蓄積側になるように電極、シリコン基板間に電界を印加して測定したI−V特性において、一定の電界強度を印加したときのF−N電流値から、シリコン基板表層に異なる導電型層が存在するか否かを容易に判定することができる。
なお、この異なる導電型層の有無を判定するための基準の一例として、10MV/cm印加時のF−N電流値が1μA以下のときに、シリコン基板表層に異なる導電型層を有すると判定することができる。
Thus, in the IV characteristics measured by applying an electric field between the electrode and the silicon substrate so as to be on the accumulation side as seen from the silicon substrate, the silicon nitride can be obtained from the FN current value when a constant electric field strength is applied. It can be easily determined whether or not there are different conductivity type layers on the surface layer of the substrate.
As an example of a criterion for determining the presence or absence of the different conductivity type layers, it is determined that the silicon substrate surface layer has different conductivity type layers when the FN current value when applying 10 MV / cm is 1 μA or less. be able to.

(空乏側に電界を印加した場合の評価)
次に、シリコン基板側からみて空乏側になるように電界を印加してI−V特性を測定した場合について例を挙げて述べる。すなわち、例えばシリコン基板の導電型がP型の場合は、被評価基板のMOS構造の電極に正電圧を印加する。また、逆にシリコン基板の導電型がN型の場合は、電極に負電圧を印加する。このようにして、シリコン基板の導電型により空乏側になるようにして電界を印加する。
(Evaluation when an electric field is applied to the depletion side)
Next, an example in which the IV characteristic is measured by applying an electric field so as to be on the depletion side when viewed from the silicon substrate side will be described. That is, for example, when the conductivity type of the silicon substrate is P-type, a positive voltage is applied to the electrode of the MOS structure of the substrate to be evaluated. Conversely, when the conductivity type of the silicon substrate is N-type, a negative voltage is applied to the electrode. In this way, an electric field is applied so as to be on the depletion side depending on the conductivity type of the silicon substrate.

このとき、まず、MOS構造の位置におけるシリコン基板の表層に異なる導電型層(反転層)が存在しない通常基板の場合では、ゲート酸化膜直下に空乏層が形成されて、この空乏層が抵抗として働くために、図5に示す反転層無しの場合のI−V特性のようにF−N電流は観測されず、10MV/cm(25V)前後でほぼ一定の状態となっている。   In this case, first, in the case of a normal substrate in which a different conductivity type layer (inversion layer) does not exist on the surface layer of the silicon substrate at the position of the MOS structure, a depletion layer is formed immediately below the gate oxide film, and this depletion layer serves as a resistance. In order to work, the FN current is not observed like the IV characteristic without the inversion layer shown in FIG. 5, and is almost constant at around 10 MV / cm (25 V).

これに対して、異なる導電型層が表層に存在する場合では、図5の反転層有りのグラフに示すように、通常基板の場合(上記の反転層無しの場合)よりも流れる電流の値が大きくなる。これは、空乏側になるように電界を印加することで通常の場合と同様に空乏層が形成されるが、その空乏層とシリコン基板表面の酸化膜との間のシリコン基板の表層には、異なる導電型層が存在しており、キャリアがその異なる導電型層の領域に存在していることになる。その異なる導電型層に蓄積されているキャリアの分だけ電流が流れやすく、電流値がより大きな値を示すと考えられる。   On the other hand, when different conductivity type layers exist on the surface layer, as shown in the graph with the inversion layer in FIG. 5, the value of the flowing current is larger than that in the case of the normal substrate (without the above inversion layer). growing. This is because a depletion layer is formed by applying an electric field so as to be on the depletion side as usual, but on the surface layer of the silicon substrate between the depletion layer and the oxide film on the silicon substrate surface, Different conductivity type layers exist, and carriers exist in the regions of the different conductivity type layers. It is considered that current flows easily by the amount of carriers accumulated in the different conductivity type layers, and the current value is larger.

このように、シリコン基板からみて空乏側になるように電極、シリコン基板間に電界を印加して測定したI−V特性において、その電流値から、シリコン基板表層に異なる導電型層が存在するか否かを容易に判定することができる。
なお、この異なる導電型層の有無を判定するための基準の一例として、I−V特性において、電界強度10MV/cmのときの電流値が0.1μA以上のときに、シリコン基板表層に異なる導電型層を有すると判定することができる。このような電流値を判定の基準とすれば、異なる導電型層が表層に形成されていない通常基板の場合のI−V特性における電流値よりも十分に大きな値であるために、より確実に、異なる導電型層を有する場合であると判定することが可能である。
Thus, in the IV characteristics measured by applying an electric field between the electrode and the silicon substrate so as to be on the depletion side when viewed from the silicon substrate, whether there is a different conductivity type layer on the surface layer of the silicon substrate from the current value. Whether or not can be easily determined.
As an example of a criterion for determining the presence / absence of this different conductivity type layer, in the IV characteristics, when the current value when the electric field strength is 10 MV / cm is 0.1 μA or more, different conductivity is applied to the surface layer of the silicon substrate. It can be determined that it has a mold layer. If such a current value is used as a criterion for determination, the current value is sufficiently larger than the current value in the IV characteristic in the case of a normal substrate in which different conductivity type layers are not formed on the surface layer. It is possible to determine that this is a case having different conductivity type layers.

また、以上のようなシリコン基板表層に意図せず形成されてしまったシリコン基板と異なる導電型の導電型層のドーパント濃度を測定する場合は、例えば以下のような方法を用いて測定することができる。
まず、上記のようなI−V特性を測定した後に、電極とシリコン基板間にさらに電界を印加して酸化膜を絶縁破壊する。このときのMOS構造が変化した状態の一例を図6に示す。図6に示すように、表層に異なる導電型層10(反転層)がある場合は、シリコン基板の表面にPN接合が形成されている。この図6においては酸化膜2は破壊されている。また、シリコン基板3はP型であり、異なる導電型層10はN型であって、ポリシリコン電極1はリンドープによりN型となっている。
なお、シリコン基板3がN型である場合は、P型のポリシリコン電極1を用いれば良い。
In addition, when measuring the dopant concentration of a conductive type layer having a conductivity type different from that of the silicon substrate that is unintentionally formed on the surface layer of the silicon substrate as described above, for example, the following method may be used. it can.
First, after measuring the IV characteristics as described above, an electric field is further applied between the electrode and the silicon substrate to break down the oxide film. An example of the state in which the MOS structure is changed is shown in FIG. As shown in FIG. 6, when there is a different conductivity type layer 10 (inversion layer) on the surface layer, a PN junction is formed on the surface of the silicon substrate. In FIG. 6, the oxide film 2 is broken. The silicon substrate 3 is P-type, the different conductivity type layer 10 is N-type, and the polysilicon electrode 1 is N-type by phosphorous doping.
If the silicon substrate 3 is N-type, a P-type polysilicon electrode 1 may be used.

そして、再度同一方向に電界を印加して、このPN接合部においてなだれ降伏を起こさせて降伏電圧を測定する。このようにして測定した降伏電圧と、文献(S.M.Sze.Semiconductor Devices.2002.John Wiley & Sons,Inc.)の108−109頁に記載の式とから、異なる導電型層におけるドーパント濃度を算出することが可能であり、基板表層における汚染量を測定することができる。   Then, an electric field is applied again in the same direction to cause an avalanche breakdown at the PN junction, and a breakdown voltage is measured. From the breakdown voltage measured in this way and the formula described on pages 108-109 of the literature (SM Sze. Semiconductor Devices. 2002. John Wiley & Sons, Inc.), the dopant concentration in different conductivity type layers. Can be calculated, and the amount of contamination on the surface layer of the substrate can be measured.

このように、上記の基板表層の異なる導電型層に関して、従来では有効な評価手法が確立されていなかったが、本発明の評価方法であれば、MOS構造を作製してI−V特性の測定を行い、得られた特性から、電界の印加方向に応じて所定の電界強度のときの電流値により異なる導電型層の有無を判定することができ、実に簡便である。そして、新たな設備等を必要とするわけでもなく、例えば従来のGOI測定等で用いてきた装置と同様の設備を使用することができるのでコストを必要以上にかけることもなく、また、従来と同様のI−V特性の測定方法を利用できるので迅速に測定を行うことができる。
さらには、その導電型層のドーパント濃度を測定することができ、半導体基板表面の汚染量を知ることが可能である。
As described above, an effective evaluation method has not been established in the past with respect to the conductive type layers having different substrate surface layers. However, according to the evaluation method of the present invention, a MOS structure is manufactured and IV characteristics are measured. From the obtained characteristics, the presence / absence of a different conductivity type layer can be determined according to the current value at a predetermined electric field strength in accordance with the direction of application of the electric field, which is really simple. And it does not require new equipment, etc. For example, since the same equipment as that used in the conventional GOI measurement etc. can be used, it does not cost more than necessary. Since the same IV characteristic measurement method can be used, measurement can be performed quickly.
Furthermore, the dopant concentration of the conductivity type layer can be measured, and the amount of contamination on the surface of the semiconductor substrate can be known.

以下、本発明を実施例によりさらに詳細に説明するが、本発明はこれに限定されない。
サンプルウエーハとして、まず、P型で直径200mmのシリコン基板を用意した。P型ドーパントとしてボロンを用いた。
そして、このP型のシリコン基板上において、リンを局所的(基板面内中心部)に汚染することにより、基板面内中心部の表層にシリコン基板のP型とは異なるN型の層を形成した。
このサンプルウエーハに対して本発明の評価方法を実施する。
EXAMPLES Hereinafter, although an Example demonstrates this invention further in detail, this invention is not limited to this.
As a sample wafer, first, a P-type silicon substrate having a diameter of 200 mm was prepared. Boron was used as the P-type dopant.
And on this P-type silicon substrate, an N-type layer different from the P-type of the silicon substrate is formed on the surface layer of the central portion in the substrate surface by locally contaminating phosphorus (the central portion in the substrate surface). did.
The evaluation method of the present invention is carried out on this sample wafer.

このサンプルウエーハを酸化炉に投入し、900℃の乾燥雰囲気中で熱酸化を施し、25nmのゲート酸化膜をサンプルウエーハの表面に形成した。この酸化膜が形成されたサンプルウエーハに対し、表側の酸化膜上にCVD法によってリンをドープしたポリシリコンを堆積してポリシリコン層を形成した。この際のポリシリコン層の厚さはおよそ300nmであり、リンドープ量は、シート抵抗にして25ohm/sq.程度となるようにした。   This sample wafer was put into an oxidation furnace and thermally oxidized in a dry atmosphere at 900 ° C. to form a 25 nm gate oxide film on the surface of the sample wafer. A polysilicon layer was formed by depositing phosphorus-doped polysilicon on the front oxide film on the front-side oxide film by a CVD method on the sample wafer on which this oxide film was formed. The thickness of the polysilicon layer at this time is about 300 nm, and the phosphorus doping amount is 25 ohm / sq. In sheet resistance. I tried to be about.

このポリシリコン層にフォトリソグラフィ工程を施し、さらにエッチングを行うことにより、MOSキャパシタをサンプルウエーハ面内に多数作製した。フォトリソグラフィ工程後のポリシリコン層のエッチングにはフッ硝酸を用いた。
最後に裏面についている酸化膜除去のために、表面にレジストを塗布し、希弗酸によるウェットエッチングにて裏面処理を行った。
A photolithography process was performed on this polysilicon layer, and etching was further performed to fabricate a large number of MOS capacitors on the sample wafer surface. Fluorine nitric acid was used for etching the polysilicon layer after the photolithography process.
Finally, in order to remove the oxide film on the back surface, a resist was applied to the surface, and the back surface treatment was performed by wet etching with dilute hydrofluoric acid.

このようにして作製されたサンプルウエーハに対して、面内の各MOSキャパシタを用いて、従来のGOI測定と同様の測定方法でI−V特性の測定を行った。この測定にあたっては、フルオートプローバに接続したテスタを用いた。またプローバおよび、配線はノイズ対策を施したものを使用した。
このときの測定条件は、電圧ランプアップ法で、アベレージング時間を20msec、ステップ電圧高さを0.25MV/cm、電圧ステップ上昇後のアベレージング時間を200msecとした。そして、シリコン基板(P型)に対して蓄積側になるように、電極にマイナス電圧を印加し、I−V特性の測定を行った。
The IV characteristics of the sample wafer thus fabricated were measured using the same MOS method as in the conventional GOI measurement using each in-plane MOS capacitor. In this measurement, a tester connected to a full auto prober was used. In addition, probers and wiring with noise countermeasures were used.
The measurement conditions at this time were the voltage ramp-up method, the averaging time was 20 msec, the step voltage height was 0.25 MV / cm, and the averaging time after the voltage step was increased was 200 msec. And the negative voltage was applied to the electrode so that it might become the accumulation | storage side with respect to a silicon substrate (P type), and the IV characteristic was measured.

このようにして測定を行ったところ、リン(N型)による汚染がされていない基板面内外周部においては、図3のようなI−V特性が見られ、汚染されていないと判定することができた。なお、このときのF−N電流が流れたときの電界強度は10MV/cmであった。   When the measurement is performed in this manner, the IV characteristics as shown in FIG. 3 are seen in the inner and outer peripheral portions of the substrate surface that are not contaminated by phosphorus (N-type), and it is determined that the substrate is not contaminated. I was able to. At this time, the electric field strength when the FN current flows was 10 MV / cm.

一方、リンにより汚染した基板面内中心部においては、基板面内外周部においては観察されたF−N電流を同測定範囲では観察することができず、図4のようなI−V特性が得られ、汚染されていると判定することができた。   On the other hand, in the central portion in the substrate surface contaminated with phosphorus, the FN current observed in the outer peripheral portion in the substrate surface cannot be observed in the same measurement range, and the IV characteristic as shown in FIG. Obtained and determined to be contaminated.

なお、これとは逆に空乏側になるように電界を印加して本発明の評価方法を行ったところ、図5のように汚染した領域ではより電流が多く流れて汚染されていると判定でき、また、汚染していない領域では電流が余り流れず汚染されていないと判定することができ、やはり本発明の評価方法が有効であることを確認することができた。   On the contrary, when the evaluation method of the present invention was applied by applying an electric field so as to be on the depletion side, it can be determined that more current flows in the contaminated region as shown in FIG. In addition, it was possible to determine that the current did not flow so much in the uncontaminated region and that it was not contaminated, and it was also confirmed that the evaluation method of the present invention was effective.

なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。   The present invention is not limited to the above embodiment. The above-described embodiment is an exemplification, and the present invention has substantially the same configuration as the technical idea described in the claims of the present invention, and any device that exhibits the same function and effect is the present invention. It is included in the technical scope of the invention.

本発明の半導体基板の評価方法の一例を示すフロー図である。It is a flowchart which shows an example of the evaluation method of the semiconductor substrate of this invention. 本発明の半導体基板の評価方法において用いることのできるI−V特性を測定する装置の一例を示す概略構成図である。It is a schematic block diagram which shows an example of the apparatus which measures the IV characteristic which can be used in the evaluation method of the semiconductor substrate of this invention. 異なる導電型層が表層に存在しない通常のシリコン基板で、シリコン基板に対して蓄積側に電界を印加したときのI−V特性の一例を示すグラフである。It is a graph which shows an example of an IV characteristic when an electric field is applied to the accumulation | storage side with respect to a silicon substrate with the normal silicon substrate in which a different conductivity type layer does not exist in a surface layer. 異なる導電型層が表層に存在するシリコン基板で、シリコン基板に対して蓄積側に電界を印加したときのI−V特性の一例を示すグラフである。It is a graph which shows an example of an IV characteristic when an electric field is applied to the accumulation | storage side with respect to a silicon substrate with the silicon substrate in which a different conductivity type layer exists in a surface layer. 異なる導電型層(反転層)が表層に存在しない通常のシリコン基板で、シリコン基板に対して空乏側に電界を印加したときのI−V特性の一例を示すグラフと、異なる導電型層が表層に存在するシリコン基板で、シリコン基板に対して空乏側に電界を印加したときのI−V特性の一例を示すグラフである。A graph showing an example of IV characteristics when an electric field is applied to the depletion side with respect to a silicon substrate on a normal silicon substrate in which different conductivity type layers (inversion layers) do not exist on the surface layer, and different conductivity type layers are surface layers 5 is a graph showing an example of IV characteristics when an electric field is applied to the silicon substrate on the depletion side with respect to the silicon substrate. 酸化膜が絶縁破壊されたMOS構造の一例を示す概略図である。It is the schematic which shows an example of the MOS structure by which the oxide film was dielectrically broken down.

符号の説明Explanation of symbols

1…電極、 2…酸化膜、 3…シリコン基板、 4…I−V特性測定装置、
5…ステージ、 6…可変電源、 7…プローブ、 8…電圧計、
9…電流計、10…異なる導電型層、 W…被評価基板。
DESCRIPTION OF SYMBOLS 1 ... Electrode, 2 ... Oxide film, 3 ... Silicon substrate, 4 ... IV characteristic measuring apparatus,
5 ... Stage 6 ... Variable power supply 7 ... Probe 8 ... Voltmeter
9 ... ammeter, 10 ... different conductivity type layers, W ... substrate to be evaluated.

Claims (8)

MOS構造を用いて半導体基板を評価する方法であって、少なくとも、半導体基板上に酸化膜を形成し、該酸化膜上に電極を形成してMOS構造を作製した後、前記電極と前記半導体基板間に半導体基板からみて蓄積側になるように電界を印加してI−V特性を測定し、該I−V特性において、所定の電界強度のときのF−N電流値から、前記半導体基板表層において、半導体基板の導電型と異なる導電型層の有無を判定することを特徴とする半導体基板の評価方法。   A method for evaluating a semiconductor substrate using a MOS structure, wherein at least an oxide film is formed on a semiconductor substrate and an electrode is formed on the oxide film to produce a MOS structure, and then the electrode and the semiconductor substrate An I-V characteristic is measured by applying an electric field so as to be on the accumulation side when viewed from the semiconductor substrate, and the surface layer of the semiconductor substrate is determined from the FN current value at a predetermined electric field strength in the IV characteristic. A method for evaluating a semiconductor substrate, comprising: determining whether or not there is a conductivity type layer different from the conductivity type of the semiconductor substrate. 前記所定の電界強度が10MV/cmのときのF−N電流値が1μA以下のときに、前記半導体基板の導電型と異なる導電型層を有すると判定することを特徴とする請求項1に記載の半導体基板の評価方法。   2. The device according to claim 1, wherein when the predetermined electric field strength is 10 MV / cm, when the FN current value is 1 μA or less, it is determined that the semiconductor substrate has a conductivity type layer different from the conductivity type of the semiconductor substrate. Evaluation method of semiconductor substrate. MOS構造を用いて半導体基板を評価する方法であって、少なくとも、半導体基板上に酸化膜を形成し、該酸化膜上に電極を形成してMOS構造を作製した後、前記電極と前記半導体基板間に半導体基板からみて空乏側になるように電界を印加してI−V特性を測定し、該I−V特性において、所定の電界強度のときの電流値から、前記半導体基板表層において、半導体基板の導電型と異なる導電型層の有無を判定することを特徴とする半導体基板の評価方法。   A method for evaluating a semiconductor substrate using a MOS structure, wherein at least an oxide film is formed on a semiconductor substrate and an electrode is formed on the oxide film to produce a MOS structure, and then the electrode and the semiconductor substrate In the meantime, an I-V characteristic is measured by applying an electric field so as to be on the depletion side when viewed from the semiconductor substrate. In the I-V characteristic, a current value at a predetermined electric field strength is used to measure the semiconductor A method for evaluating a semiconductor substrate, comprising determining whether or not there is a conductive type layer different from the conductive type of the substrate. 前記所定の電界強度が10MV/cmのときの電流値が0.1μA以上のときに、前記半導体基板の導電型と異なる導電型層を有すると判定することを特徴とする請求項3に記載の半導体基板の評価方法。   4. The method according to claim 3, wherein when the predetermined electric field strength is 10 MV / cm and the current value is 0.1 μA or more, it is determined that the semiconductor substrate has a conductivity type layer different from the conductivity type. 5. A method for evaluating a semiconductor substrate. 前記I−V特性測定後に、前記電極と前記半導体基板間にさらに電界を印加して前記酸化膜を絶縁破壊した後、再度同一方向に電圧を印加して降伏電圧を測定し、該降伏電圧から前記半導体基板の導電型と異なる導電型層のドーパント濃度を算出することを特徴とする請求項1から請求項4のいずれか一項に記載の半導体基板の評価方法。   After the IV characteristic measurement, an electric field is further applied between the electrode and the semiconductor substrate to break down the oxide film, and then a voltage is applied again in the same direction to measure a breakdown voltage. From the breakdown voltage, The semiconductor substrate evaluation method according to claim 1, wherein a dopant concentration of a conductivity type layer different from a conductivity type of the semiconductor substrate is calculated. 前記MOS構造を前記半導体基板面内に複数作製することを特徴とする請求項1から請求項5のいずれか一項に記載の半導体基板の評価方法。   The semiconductor substrate evaluation method according to claim 1, wherein a plurality of the MOS structures are formed in the surface of the semiconductor substrate. 前記電極をポリシリコンからなるものとすることを特徴とする請求項1から請求項6のいずれか一項に記載の半導体基板の評価方法。   The method for evaluating a semiconductor substrate according to claim 1, wherein the electrode is made of polysilicon. 前記半導体基板をシリコン基板とすることを特徴とする請求項1から請求項7のいずれか一項に記載の半導体基板の評価方法。
The semiconductor substrate evaluation method according to claim 1, wherein the semiconductor substrate is a silicon substrate.
JP2006190222A 2006-07-11 2006-07-11 Method of evaluating semiconductor substrate Pending JP2008021707A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006190222A JP2008021707A (en) 2006-07-11 2006-07-11 Method of evaluating semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006190222A JP2008021707A (en) 2006-07-11 2006-07-11 Method of evaluating semiconductor substrate

Publications (1)

Publication Number Publication Date
JP2008021707A true JP2008021707A (en) 2008-01-31

Family

ID=39077485

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006190222A Pending JP2008021707A (en) 2006-07-11 2006-07-11 Method of evaluating semiconductor substrate

Country Status (1)

Country Link
JP (1) JP2008021707A (en)

Similar Documents

Publication Publication Date Title
CN101606239B (en) Evaluation method of silicon wafer
CN110349875B (en) A method to measure the change in the surface charge density of a wafer
JP5434491B2 (en) Semiconductor substrate evaluation method and semiconductor device manufacturing method
KR101555547B1 (en) Method for manufacturing sic semiconductor device
JP5561245B2 (en) Semiconductor substrate evaluation method
US9935021B2 (en) Method for evaluating a semiconductor wafer
JP6451881B1 (en) Silicon layer evaluation method and silicon epitaxial wafer manufacturing method
JP5652379B2 (en) Semiconductor substrate evaluation method and semiconductor substrate for evaluation
JP2008021707A (en) Method of evaluating semiconductor substrate
JP5071304B2 (en) Semiconductor wafer, method for manufacturing semiconductor wafer, and method for evaluating semiconductor wafer
JP2005216993A (en) Evaluation method for silicon wafer
JP5018053B2 (en) Semiconductor wafer evaluation method
JP5720557B2 (en) Semiconductor substrate evaluation method and semiconductor substrate manufacturing method
JP4506181B2 (en) Semiconductor wafer evaluation method
JP4848947B2 (en) Semiconductor substrate evaluation method and semiconductor substrate evaluation element
JP5857901B2 (en) Semiconductor substrate evaluation method
JP3876846B2 (en) Insulating film evaluation method
JP2017009307A (en) Method for evaluating semiconductor substrate
JP4570935B2 (en) Semiconductor substrate evaluation method and semiconductor substrate evaluation element
TW201630094A (en) Method for determining contamination introduced in a semiconductor material
JP2009004678A (en) Silicon wafer evaluation method
JP2007053123A (en) Method of determining stabilization of surface of silicon wafer and method of manufacturing silicon wafer
JP2005057153A (en) Evaluation method of soi wafer
JP2009099673A (en) Method for forming insulating film and semiconductor element
JP2008140994A (en) Method of evaluating semiconductor substrate