JP2008011284A - 画像処理回路、撮像回路および電子機器 - Google Patents

Abstract

【課題】雑音（ノイズ）の低減を図る。
【解決手段】画像処理回路３は、撮像素子２のリセット時の画素信号と露光後の画素信号との電位差を取り出すＣＤＳ回路３ａと、撮像素子２のリセット時と露光後との電位差をＡＤ変換するために設けられたインクリメントカウンタ３１ｂおよびＡＤ変換クロック３２ｂと、ＡＤ変換を複数回繰り返して得られた複数のデジタルコード値に対して加算平均化処理を施す平均化ＡＤＣ制御回路３３ｂとを有するＡＤ変換回路３ｂとを備える。
【選択図】図３

Description

本発明は画像処理回路、撮像回路および電子機器に関し、特に撮像した画像を処理するために用いる画像処理回路、撮像回路および電子機器に関する。

近年、デジタルスチルカメラやデジタルビデオカメラの普及や、携帯端末装置へのカメラ機能の搭載等に伴い、固体撮像素子を備えた撮像回路の需要が高まっている。
図１６は、固体撮像素子を用いた撮像回路の一部を示す図である。

撮像回路は、固体撮像素子８０と画像処理回路９０とを有している。
画像処理回路９０は、固体撮像素子８０との接続、非接続を切り替えるスイッチｓｗ９１と差動アンプ（比較器）９１とランプ信号を供給するランプ信号供給源９１ａと差動アンプ９１の非反転入力端子に接続されたコンデンサＣ９１と反転入力端子に接続されたコンデンサＣ９２と差動アンプ９１の出力端子と反転入力端子との接続、非接続を切り替えるスイッチｓｗ９２と差動アンプ９１の出力値に応じてカウントアップするインクリメントカウンタ９２とインクリメントカウンタ９２に動作用クロックを与えるＡＤ変換クロック９３と、インクリメントカウンタ９２にリセット信号を与える等、ＡＤ変換動作を司るＡＤＣ制御回路９４を有している。

次に、撮像回路の従来の動作について説明する。
図１７は、撮像回路の従来の動作を示すタイミングチャートを示す図である。
なお、図１７中差動アンプ９１の非反転入力端子およびコンデンサＣ９１の接続点をｎ９１、反転入力端子およびコンデンサＣ９２の接続点をｎ９２、差動アンプ９１の出力端子とインクリメントカウンタ９２との接続点をｎ９３とする。

最初に初期読み出しを行う。具体的には、まず雑音（ノイズ）読み出し（Ｎ Ｒｅａｄ）を行い、反転入力端子のコンデンサＣ９２に雑音電圧相当の電圧を保持する（時区間Ｔ９０〜Ｔ９１）。

次に（信号＋雑音）読み出し（Ｓ＋Ｎ Ｒｅａｄ）を行い、（信号＋雑音）電圧を差動アンプ９１の非反転入力端子に入力する（時区間Ｔ９１〜Ｔ９２）。この動作により反転入力端子に雑音電圧、非反転入力端子に（信号＋雑音）電圧が与えられ、両入力端子間の電位差は信号電圧になる。

次に、スイッチｓｗ９１をＯＦＦして（信号＋雑音）電圧を非反転入力端子に保持する。これにより、初期読み出しが終了する。
そしてＡＤ変換クロック９３を動作させ（図中斜線部分）、コンデンサ結合された非反転入力端子の電位をランプ信号で駆動することで（信号＋雑音）電圧を雑音電圧方向にランプ駆動する。そうして差動アンプの出力が反転するまでの時間、カウンタをカウントＵｐし、反転してからはストップすることでＡＤ変換を行う（時区間Ｔ９２〜Ｔ９３）。

従来の動作によれば、画像処理回路９０から出力される符号化値（デジタル出力値）は、インクリメントカウンタ９２でカウントしたカウンタ値に等しい。
ところで、撮像回路においては、撮像信号に発生する雑音の低減への要求が高まっている。このノイズの影響を低減する方法として、例えば撮像素子を構成する画素部で発生するノイズをキャンセルする機能を備えた撮像回路が知られている（例えば、特許文献１参照）。
特開２００５−１３６５４０号公報

しかしながら、従来の動作においては、熱雑音等による白色雑音の重畳により暗時等のＳ／Ｎ（Signal／Noise）比が低いときに画像が砂嵐の様にざらつく原因になっていた。
ＡＤ変換時において符号化する電圧値に熱雑音等による白色雑音が重畳するが、この白色雑音がＡＤ変換時の１ｂｉｔ当りの電位差（以下、１ＬＳＢという）より多いと、符号化値にノイズ成分として残る。この雑音は時間によって変わるので、経時変化の無い同一輝度においても各ピクセルがフレーム毎にちらつき、暗時の画像が砂嵐の様にざらつく原因となっている。近年、高解像度化と高画質化の要求により、１ピクセル当りの信号は減少するが分解能は高まる傾向にあるためＳ／Ｎ比は悪化する傾向にある。特にＳ／Ｎ比の低い暗時の画像でこの問題は顕著になっている。

本発明はこのような点に鑑みてなされたものであり、雑音（ノイズ）の低減を図ることができる画像処理回路、撮像回路および電子機器を提供することを目的とする。

本発明では上記課題を解決するために、画素信号を読み出す固体撮像素子を用いて画像を撮像する撮像回路に用いる画像処理回路において、前記固体撮像素子のリセット時の前記画素信号と露光後の前記画素信号との電位差を取り出すＣＤＳ回路と、前記電位差をＡＤ変換する回路と、前記ＡＤ変換を複数回繰り返して得られた複数のデジタルコード値に対して加算平均化処理を施す処理手段とを有するＡＤ変換回路と、を備えることを特徴とする画像処理回路が提供される。

このような画像処理回路によれば、ＣＤＳ回路により、固体撮像素子のリセット時の画素信号と露光後の画素信号との電位差とが取り出される。そして、ＡＤ変換する回路により、取り出された電位差がＡＤ変換される。また、処理手段により、ＡＤ変換を複数回繰り返して得られた複数のデジタルコード値に対して加算平均化処理が施される。

本発明では、ＡＤ変換を複数回繰り返して得られた複数のデジタルコード値に対して平均化処理を施すようにしたので、画素信号の雑音を低減させることができる。

以下、本発明の実施の形態を図面を参照して詳細に説明する。
図１は、本発明の実施の形態に係る撮像回路の要部構成を示すブロック図である。
図１に示す撮像回路１０は、光学ブロック１、撮像素子２、画像処理回路３、ＡＧＣ（Automatic Gain Control）回路４、カメラ信号処理回路５、マイクロコントローラ６、入力部７を具備する。また、この撮像回路には、光学ブロック１内の絞り１１等の機構を駆動するためのドライバ１２、撮像素子２を駆動するためのタイミングジェネレータ（ＴＧ）１３等が設けられている。

光学ブロック１は、被写体からの光を撮像素子２に集光するためのレンズ、レンズを移動させてフォーカス合わせやズーミングを行うための駆動機構、メカシャッタ、絞り１１等を具備している。ドライバ１２は、マイクロコントローラ６からの制御信号に応じて、光学ブロック１内の機構の駆動を制御する。

撮像素子２は、例えば、ＣＣＤ（Charge Coupled Device）型、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）型等の固体撮像素子であり、ＴＧ１３から出力されるタイミング信号に基づいて駆動され、被写体からの入射光を電気信号に変換する。ＴＧ１３は、マイクロコントローラ６の制御の下でタイミング信号を出力する。

画像処理回路３は、マイクロコントローラ６の制御の下で、撮像素子２から出力された画像信号に対してＣＤＳ（Correlated Double Sampling）処理によりＳ／Ｎ比を良好に保つようにサンプルホールドを行うＣＤＳ回路と、ＡＤ変換を行ってデジタル画像信号を出力するＡＤ変換回路とを有している。

ＡＧＣ回路４は、マイクロコントローラ６の制御の下で、画像処理回路３からのデジタル画像信号に対してゲインアップ処理を施す。なお、ＡＧＣ処理については、画像処理回路３によるＡＤ変換前のアナログ画像信号に対して施すようにしてもよい。

カメラ信号処理回路５は、ＡＧＣ回路４からの画像信号に対するＡＦ（Auto Focus）、ＡＥ（Auto Exposure）、ホワイトバランス調整等の各種カメラ信号処理、またはその処理の一部を実行する。本実施の形態では、カメラ信号処理回路５には、入力画像信号の各色成分に対してマトリクス演算を施すリニアマトリクス（ＬＭ）演算部５１と、各色成分に対するゲインを調整するホワイトバランス（ＷＢ）調整部５２とが設けられている。

マイクロコントローラ６は、例えば、ＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）等から構成され、ＲＯＭ等に記憶されたプログラムを実行することにより、この撮像回路の各部を統括的に制御し、また、その制御のための各種演算を実行する。入力部７は、ユーザの操作入力を受け付ける操作キー、ダイアル、レバー等を含み、操作入力に応じた制御信号をマイクロコントローラ６に出力する。

この撮像回路では、撮像素子２によって受光されて光電変換された信号が、順次画像処理回路３に供給されてデジタル信号に変換され、さらにＡＧＣ回路４によりゲイン調整される。カメラ信号処理回路５は、ＡＧＣ回路４から供給されたデジタル画像信号を画質補正処理し、最終的に輝度信号と色差信号とに変換して出力する。

カメラ信号処理回路５から出力された画像データは、図示しないグラフィックインタフェース回路に供給されて表示用の画像信号に変換され、これにより図示しないモニタにカメラスルー画像が表示される。また、入力部７からのユーザの入力操作等によりマイクロコントローラ６に対して画像の記録が指示されると、カメラ信号処理回路５からの画像データは図示しないＣＯＤＥＣ（enCOder,DECoder）に供給され、所定の圧縮符号化処理が施されて図示しない記録媒体に記録される。静止画像の記録の際には、カメラ信号処理回路５からは１フレーム分の画像データがＣＯＤＥＣに供給され、動画像の記録の際には、処理された画像データがＣＯＤＥＣに連続的に供給される。

図２は、撮像素子の一部を示す図である。
図２に示すように、撮像素子２の一部を構成する画素部２０には、フォトダイオード（光電変換素子）ＰＤ１１、転送トランジスタＭ１１、増幅用トランジスタＭ１２、選択トランジスタＭ１３、およびリセットトランジスタＭ１４が設けられている。なおここでは、各トランジスタはｎチャネルＭＯＳＦＥＴである。

また、転送トランジスタＭ１１、選択トランジスタＭ１３およびリセットトランジスタＭ１４の各ゲートには、行選択信号線（ＳＬＣＴ）２１、転送信号線（ＴＧ信号供給線）２２、リセット信号線（ＲＳＴ）２３がそれぞれ接続されている。これらの信号線は水平方向に延在して、同一行に含まれる画素を同時に駆動するようになっており、これによりライン順次動作型のローリングシャッタや、全画素同時動作型のグローバルシャッタの動作を制御することが可能になっている。さらに、選択トランジスタＭ１３のゲートには垂直信号線２４が接続され、垂直信号線２４の一方の端部は、定電流源２５を介して接地されている。また、垂直信号線２４は、画像処理回路３に接続されている。

フォトダイオードＰＤ１１は、光電変換により生成された電荷を蓄積するものであり、そのＰ側が接地され、Ｎ側が転送トランジスタＭ１１のソースに接続されている。転送トランジスタＭ１１がＯＮすると、フォトダイオードＰＤ１１の電荷がＦＤ２６に転送され、この部分に電荷が蓄積される。

増幅用トランジスタＭ１２のドレインは電源電圧供給線（ＶＲ）２７に接続されており、ゲートはＦＤ２６に接続されている。この増幅用トランジスタＭ１２は、ＦＤ２６の電位変動を電気信号に変換する。選択トランジスタＭ１３は、信号を読み出す画素を行単位で選択するためのものであり、そのドレインは増幅用トランジスタＭ１２のソースに、ソースは垂直信号線２４に接続されている。この選択トランジスタＭ１３がＯＮしたときには、増幅用トランジスタＭ１２と定電流源２５とがソースフォロアを構成するので、ＦＤ２６の電圧に連動する電圧が垂直信号線２４に出力される。

リセットトランジスタＭ１４のドレインは電源電圧供給線２７に接続されており、ソースはＦＤ２６に接続されている。このリセットトランジスタＭ１４は、ＦＤ２６の電位を電源電圧にリセットする。

次に、本実施の形態の画素部２０の動作について説明する。
この回路では、ローリングシャッタおよびグローバルシャッタの２種類の電子シャッタ動作を行うことが可能となっている。

ローリングシャッタの動作を行う場合、各行の画素部２０では、リセット信号線２３および転送信号線２２にパルス信号を供給してリセットトランジスタＭ１４および転送トランジスタＭ１１をＯＮし、ＦＤ２６およびフォトダイオードＰＤ１１をリセットした後、これらをＯＦＦした時点からフォトダイオードＰＤ１１の露光期間が開始される。

そして、露光期間の終了直前に、その行のリセット信号線２３を高電位にしてリセットトランジスタＭ１４をＯＮし、ＦＤ２６を電源電圧ＶＲにセットする。この状態で、この行の行選択信号線２１を高電位にして選択トランジスタＭ１３をＯＮし、ＦＤ２６のリセット電圧に対応する電圧を垂直信号線２４に出力する。次に、リセット信号線２３を低電位にしてリセットトランジスタＭ１４をＯＦＦした後、転送信号線２２を高電位にして転送トランジスタＭ１１をＯＮする。これにより露光期間が終了して、フォトダイオードＰＤ１１の蓄積電荷に比例した電圧がＦＤ２６に転送され、このＦＤ２６の電圧が垂直信号線２４に出力される。

リセット電圧および蓄積電荷の比例電圧にそれぞれ対応する電圧の差が信号電圧となり、この信号電圧はＣＤＳ回路のＣＤＳ処理によって抽出される。
選択トランジスタＭ１３および転送トランジスタＭ１１をＯＦＦした後、リセットトランジスタＭ１４および転送トランジスタＭ１１をＯＮし、これらをＯＦＦした後に次の露光期間が開始される。以上の動作が、水平同期信号に同期して先頭行から１行ずつ遅延して行われ、各行の画素信号が順次出力される。従って、各行の露光期間が１行ずつずれていくことになる。

一方、グローバルシャッタの動作を行う場合は、リセットトランジスタＭ１４および転送トランジスタＭ１１をＯＮして、ＦＤ２６およびフォトダイオードＰＤ１１をリセットする動作を、全行で一斉に行う。これにより全行で同時に露光期間が開始される。

また、その後の露光期間の終了時の動作はメカニカルシャッタを使用した場合、上記のローリングシャッタの場合と同様に、フォトダイオードＰＤ１１の蓄積電荷を行ごとに順次ＦＤ２６に転送し、信号電圧を行ごとに垂直信号線２４に出力していく。

図３は、画像処理回路を示す図である。
前述したように、画像処理回路３は、ＣＤＳ回路３ａと、ＡＤ変換回路３ｂとを有している。

図３では例として、画素部２０に対応する１列分のＣＤＳ回路の構成を示している。
ＣＤＳ回路３ａには画素部２０から出力された画像信号の入力を制御するサンプルホールド用スイッチｓｗ１が設けられている。サンプルホールド用スイッチｓｗ１の出力側には、画像信号を保持するためのコンデンサ（サンプルホールド用コンデンサ）Ｃ３１が接続されている。コンデンサＣ３１の、サンプルホールド用スイッチｓｗ１の反対側にはコンデンサＣ３１に保持された画像信号の電位を変化させるランプ信号を供給するランプ信号供給源３１ａが接続されている。

また、サンプルホールド用スイッチｓｗ１とコンデンサＣ３１との接続点（ノード）ｎ１は、差動アンプ３３ａの非反転入力端子に接続されている。
また、反転入力端子とＧＮＤの間にはコンデンサＣ３２が設けられている。差動アンプ３３ａの出力端子と、反転入力端子とコンデンサＣ３２との接続点ｎ２との間には、クランプスイッチｓｗ２が設けられている。差動アンプ３３ａの出力端子は、ＡＤ変換回路３ｂに接続されている。

ＡＤ変換回路３ｂは、インクリメントカウンタ３１ｂと、インクリメントカウンタ３１ｂにクロックを供給するＡＤ変換クロック３２ｂと、ＡＤ変換回路３ｂ全体を制御する平均化ＡＤＣ制御回路３３ｂとを有している。

インクリメントカウンタ３１ｂは、ＡＤ変換クロック３２ｂからクロックが供給され、かつ、差動アンプ３３ａの出力端子から出力される出力信号の極性がプラスのときカウントアップする。

平均化ＡＤＣ制御回路３３ｂは、ＡＤＣ時に後述する平均化処理を施して符号化値を算出する。
また、平均化ＡＤＣ制御回路３３ｂは、ランプ信号供給源３１ａにランプ信号のスタート、ストップおよびリセットのタイミングを送る。また、インクリメントカウンタ３１ｂに、カウンタのリセット信号を送る。また、ＡＤ変換クロック３２ｂにクロックスタート、ストップ、リセットのタイミングを送る。

次に、第１の実施の形態の信号処理について説明する。
図４は、第１の実施の形態の信号処理を示すタイミングチャートである。
最初に初期読み出しを行う。初期読み出しとしてまず雑音読み出し（Ｎ Ｒｅａｄ）を行う（時区間Ｔ０〜Ｔ１）。具体的には、行選択信号線（ＳＬＣＴ）２１を高電位にすることでピクセルを選択し、リセット信号線（ＲＳＴ）２３を低電位にする。それとともにサンプルホールド用スイッチｓｗ１をＯＮし、クランプスイッチｓｗ２をＯＮする。サンプルホールド用スイッチｓｗ１をＯＮすることで、ピクセルの雑音電圧が差動アンプ３３ａの非反転入力端子に入力され、クランプスイッチｓｗ２をＯＮすることで反転入力端子のコンデンサＣ３２に雑音電圧相当の電圧が保持される（蓄えられる）。この際、差動アンプ３３ａの非反転入力端子−反転入力端子間のオフセット電位が各入力端子間に含まれて反転入力端子のコンデンサＣ３２に保持されるため、このオフセット電位は以後の動作でキャンセルされる。

次に（信号＋雑音）読み出し（Ｓ＋Ｎ Ｒｅａｄ）を行う（時区間Ｔ１〜Ｔ２）。クランプスイッチｓｗ２をＯＦＦしてＡｕｔｏ−Ｚｅｒｏを解除し反転入力端子の雑音電圧を保持する。それとともにサンプルホールド用スイッチｓｗ１もＯＦＦしてＡＤ変換回路３ｂからピクセルの転送動作への影響を無くす。そしてピクセルの転送信号線２２を高電位にして読み出し電位の転送を行った後にサンプルホールド用スイッチｓｗ１をＯＮして（信号＋雑音）電圧を非反転入力端子に入力する。この動作により反転入力端子に雑音電圧、非反転入力端子に（信号＋雑音）電圧が与えられ、両入力部間の電位差は信号電圧になる。ここまでを初期読み出しとして行っておく。

次に、ＡＤ変換を行う（時区間Ｔ２〜Ｔ５）。サンプルホールド用スイッチｓｗ１をＯＦＦして（信号＋雑音）電圧を非反転入力端子に保持する。ＡＤ変換クロック（図４中斜線部）を動作させ、コンデンサ結合された非反転入力端子の電位をランプ信号で駆動することで（信号＋雑音）電圧を雑音電圧方向にランプ駆動する。そうして差動アンプの出力が反転するまでの時間カウントＵｐし、反転してからはストップ（Ｓｔｏｐ）することでＡＤ変換を行う。

ここで、本実施の形態では、時区間Ｔ２〜Ｔ５（単位時間）において、１回のＡＤ変換の分解能を半分にし、ＡＤ変換を２回（複数回）行う。すなわち初期読み出しでノイズ読み出しを行い、結果をコンデンサＣ３２に蓄える。そして前述した動作を行って１回目のＡＤ変換を行う（時区間Ｔ２〜Ｔ３）。そしてサンプルホールド用スイッチｓｗ１を再びＯＮして（信号＋雑音）読み出しを再度行う（時区間Ｔ３〜Ｔ４）。その後、２回目のＡＤ変換を行う（時区間Ｔ４〜Ｔ５）。また、（信号＋雑音）読み出しを再度行った後に行選択信号線２１を低電位にする。

図５は、第１の実施の形態の信号処理のカウンタ値と符号化値との関係を示す図（表）である。
図５にはカウンタ値、データ名、式（加算）および符号化値の欄が設けられている。各欄の横方向に並べられた情報同士が互いに関連づけられている。

カウンタ値の欄には、さらにＡＤ変換１回目およびＡＤ変換２回目の欄が設けられている。
ＡＤ変換１回目およびＡＤ変換２回目の各欄には、それぞれＡＤ変換によって得られたカウント値（量子化値）が記入されている。

データ名の欄には、符号化値を識別する名前が記入されている。
式の欄には、カウント値から符号化値を得る計算式が記入されている。
符号化値の欄には、得られた符号化値が記入されている。

単位時間内に２回ＡＤ変換を行った場合、単位時間内に１回ＡＤ変換を行った場合に比べ各ＡＤ変換の分解能が半分になるのでＬＳＢは２倍になる。その結果、符号化値は、２毎に変化する。

以上説明したように、本実施の形態では画素信号の１回の１行読み出しにおいて単位時間内でＡＤ変換を複数回行う。この際、１回目のＡＤ変換と２回目のＡＤ変換との間でコンデンサＣ３２の放電および再チャージの動作を行わず、得られたカウント値の加算結果を得るようにした。１回目のＡＤ変換により得られたビット毎のカウント値と、２回目のＡＤ変換を行って得られたビット毎のカウント値とをそれぞれ加算して（加算平均をとって）各符号化値を得るようにした。

ところで、異なる雑音が重畳した状態のデータを平均化することで雑音成分が減少することが一般的に知られている。よって本実施の形態によれば、異なる時系列のカウンタ値の加算平均をとることで処理時間を大幅に増やすことなく（（信号＋雑音）読み出しを再度行う時間を増やすだけで）、雑音が加算減少されるので、雑音成分の経時変化を削減することができる。特に、暗時の白色雑音が削減されるため、画像のざらつきを防止または抑制することができ、画像の高画質化を図ることができる。

また、１回目のＡＤ変換終了後に（信号＋雑音）読み出しを再度行うため、（信号＋雑音）読み出し値が劣化しない。よって、正確な符号化値を得ることができる。
次に、第２の実施の形態の信号処理について説明する。

以下、第２の実施の形態の信号処理について、前述した第１の実施の形態（の信号処理回路）との相違点を中心に説明し、同様の事項については、その説明を省略する。
図６は、第２の実施の形態の信号処理を示すタイミングチャートである。

第２の実施の形態の信号処理では、２回目のＡＤ変換時（時区間Ｔ３〜Ｔ４ａ）の前にサンプルホールド用スイッチｓｗ１を開閉させない、すなわち（信号＋雑音）読み出しを再度行わない点が第１の実施の形態の信号処理と異なっている。

より詳しくは、２回目のＡＤ変換の（信号＋雑音）電圧には、１回目の処理に用いたコンデンサＣ３１に蓄えた電圧を使用する。雑音電圧には、１回目の処理に用いたコンデンサＣ３２に蓄えた値を使用する。

第２の実施の形態の信号処理によっても、雑音が加算減少されるため、従来の処理に比べ、画像のざらつきを防止または抑制することができ、画像の高画質化を図ることができる。

さらに、（信号＋雑音）電圧の再読み出しが不要になるため、ＡＤ変換の処理時間を短縮させることができる。
次に、第３の実施の形態の信号処理について説明する。

以下、第３の実施の形態の信号処理について、前述した第１の実施の形態の信号処理および第２の実施の形態の信号処理との相違点を中心に説明し、同様の事項については、その説明を省略する。

図７は、第３の実施の形態の信号処理を示すタイミングチャートである。
第３の実施の形態の信号処理では、１回あたりのＡＤ変換の時間を第１の実施の形態および第２の実施の形態の信号処理の倍にしてＡＤ変換を２回行っている。すなわち、第３の実施の形態の１回あたりのＡＤ変換に必要な時間（時区間Ｔ２〜Ｔ３ｂおよび時区間Ｔ４ｂ〜Ｔ５ｂ）は、それぞれ第２の実施の形態の時区間Ｔ２〜Ｔ４ａに相当する。

図８は、第３の実施の形態の信号処理のカウンタ値と符号化値との関係を示す図（表）である。
第１の実施の形態および第２の実施の形態の信号処理に比べて第３の実施の形態の信号処理では１回あたりのＡＤ変換における分解能が倍となるため（従来の信号処理の分解能と等しくなるため）、得られたカウンタ値の結果の平均をとることで符号化値を得ることができる。

第３の実施の形態の信号処理によれば、第１の実施の形態および第２の実施の形態の信号処理と同様の効果を得ることができる。
さらに、第３の実施の形態の信号処理によれば、従来のＡＤ変換に比べて実質的に分解能が等しいため、雑音成分の経時変化を削減することができ、かつ、精度の高い変換を行うことができるため、高精度の画像を得ることができる。

次に、第４の実施の形態の信号処理について説明する。
以下、第４の実施の形態の信号処理について、前述した第１の実施の形態の信号処理との相違点を中心に説明し、同様の事項については、その説明を省略する。

第４の実施の形態の信号処理は、２回目のＡＤ変換時のランプ信号の初期電位（オフセット電位）を１／２ＬＳＢに相当する分だけずらしてＡＤ変換を行っている点が異なっている。

図９は、第４の実施の形態の信号処理を示すタイミングチャートの要部拡大図である。
図９に示すように、２回目のランプ信号の初期電位をＡＤ変換回路３ｂの１／２ＬＳＢに相当する電位だけずらしてＡＤ変換を開始する。この２回目のＡＤ変換時の初期電位の情報は、予めマイクロコントローラ６に格納されている。

図１０は、第４の実施の形態の信号処理のカウンタ値と符号化値との関係を示す図である。
本実施の形態では、２回目のＡＤ変換時に初期電位を１／２ＬＳＢに相当する電位だけずらしてＡＤ変換を行っているため、各ビットにおけるカウンタ値は１回目のカウンタ値に比べて１／２ＬＳＢ分ずつずれることになる。そして、ＡＤ変換１回目の各カウンタ値とＡＤ変換２回目の各カウンタ値とを加算することにより本実施の形態の符号化値が得られる。

第４の実施の形態の信号処理によれば、第１の実施の形態の信号処理と同様の効果を得ることができる。
そして、第４の実施の形態の信号処理によれば、図１０にて明らかなように、本実施の形態の分解能は従来のＡＤ変換時の分解能に等しい。これにより、分解能を落とすことなく雑音成分の経時変化を削減することができる。なお、単位時間内に３回（ｎ回）ＡＤ変換を行う場合は、２回目（（ｎ−１）回目）のＡＤ変換は、１回目（（ｎ−２）回目）のＡＤ変換の初期電位を１／３ＬＳＢ（１／ｎＬＳＢ）に相当する電位ずらして行い、３回目（ｎ回目）のＡＤ変換は、２回目（（ｎ−１））のＡＤ変換の初期電位を１／３ＬＳＢ（（１／ｎ）ＬＳＢ）に相当する電位ずらして行う。

次に、第５の実施の形態の信号処理について説明する。
以下、第５の実施の形態の信号処理について、前述した第１の実施の形態の信号処理との相違点を中心に説明し、同様の事項については、その説明を省略する。

図１１は、第５の実施の形態の信号処理のランプ信号を示す図である。
第５の実施の形態の信号処理では、時区間Ｔ２〜Ｔ４においてＡＤ変換を４回行う。各ＡＤ変換には、異なる電位帯を用いる。具体的には１、２回目のＡＤ変換時には、ランプ信号の最大印加電圧の１／４の大きさの電圧を印加する。３回目のＡＤ変換時には、ランプ信号の最大印加電圧の１／２の大きさの電圧を印加する。４回目のＡＤ変換時には、ランプ信号の最大印加電圧を印加する。ここで、明るさ（輝度）のレベルを１１５２分割し、最も小さい値を０とし、最も大きい値を１１５２とすると、ランプ信号の最大印加電圧の１／４の大きさの電圧を印加した場合、明るさ０〜２８８の部分のカウント値が得られる。ランプ信号の最大印加電圧の１／２の大きさの電圧を印加した場合、明るさ０〜２８８および２８８〜５７６の部分のカウント値が得られる。ランプ信号の最大印加電圧の大きさの電圧を印加した場合、明るさ０〜２８８および２８８〜５７６および５７６〜１１５２の部分のカウント値が得られる。

明るさ０〜２８８は、ＡＤ変換処理中、分解能１４４で４回カウント（０〜１４４、１４４〜２８８、２８８〜４３２、５７６〜７２０）されそれぞれ加算されるので符号化値として０〜５７６（１４４×４）が割り当てられる。

明るさ２８８〜５７６は、分解能１４４で２回カウント（２８８〜５７６、５７６〜８６４）され加算されるので符号化値として５７６〜８６４（５７６＋１４４×２）が割り当てられる。

明るさ５７６〜１１５２は分解能１４４で１回カウント（５７６〜１１５２）され加算されるので符号化値として８６４〜１１５２（８６４＋２８８×１）が割り当てられる。
図１２は、第５の実施の形態の信号処理の明るさ（輝度）と符号化値との関係を示す図（表）である。

図１２中点線で示した部分は、第１〜第３の実施の形態のＡＤ変換回路３ｂの符号化値（出力値）を示す。また、実線で示した部分は、本実施の形態のＡＤ変換回路３ｂの符号化値を示す。このように本実施の形態の信号処理によれば、明るさの値が小さい（輝度が小さい）ときは実質的な分解能が高くなり、明るさの値が高い（輝度が大きい）ときは実質的な分解能が低くなるため、ピクセル読み出しをＡＤ変換すると同時にガンマ変換と同様の処理を行うことができる。これにより、本実施の形態の撮像回路は別個にガンマ変換回路を必要とせず、撮像回路の簡素化、小型化を図ることができる。また、明るさの値が小さい、すなわちＳ／Ｎ比が低いとき程ＡＤ変換の回数が多くなるため、一般的に人間の目の識別力が高い暗時の部分のノイズを抑えることができる。

次に、第６の実施の形態の撮像回路について説明する。
以下、第６の実施の形態の撮像回路について、前述した第１の実施の形態の撮像回路１０との相違点を中心に説明し、同様の事項については、その説明を省略する。

第６の実施の形態の撮像回路は、画素部の構造が第１の実施の形態の撮像回路１０と異なっている。
図１３は、第６の実施の形態の撮像回路の画素部を示す回路図である。

第６の実施の形態の撮像回路は、いわゆる３Ｔｒ型の画素部２０ａを有している。
なお、画素部２０と同機能を有する部分については同じ符号を付している。
画素部２０ａは、フォトダイオードＰＤ１１と、フォトダイオードＰＤ１１のカソード電極を初期電圧にリセットするリセットトランジスタＭ１１ａと、フォトダイオードＰＤ１１に蓄積された電荷を電圧に変換する増幅用トランジスタＭ１２ａと、行方向に並列された画素領域からの信号出力を選択するための行選択信号に基づいて、増幅用トランジスタＭ１２ａの出力電圧を１画素分の画像信号として出力する選択トランジスタＭ１３ａとを有している。

このようなＣＭＯＳイメージセンサでは、リセットトランジスタＭ１１ａがオン状態となることにより、フォトダイオードＰＤ１１ａのカソード電極の電位が初期電圧とされ、フォトダイオードＰＤ１１ａに蓄積された電荷がリセットされる。

図１４は、第６の実施の形態の撮像回路の信号処理を示すタイミングチャートである。
第６の実施の形態の撮像回路の信号処理では、（信号＋雑音）電圧をコンデンサＣ３２に保持し、雑音電圧をコンデンサＣ３１に保持して、ＡＤ変換を行う。

第６の実施の形態の撮像回路によれば、第１の実施の形態の撮像回路と同様の効果を得ることができる。そして、第６の実施の形態の撮像回路によれば、画素部２０ａが３Ｔｒ型で構成されているため、回路面積を削減することができる。また、サブピクセルを大きく取れることにより開口率や透過率を向上させることができる。

次に、第１の実施の形態の撮像回路１０を適用した電子機器について説明する。
図１５は、実施の形態の電子機器の機能を示すブロック図である。
図１５は、電子機器の一例として携帯端末装置を示している。

携帯端末装置１００は、ＣＰＵ４０と、入力部５０と、表示部６０と、撮像回路１０と通信部７０とを有している。
撮像回路１０と通信部７０とは、バスを介して接続されている。

ＣＰＵ４０は、撮像回路１０と通信部７０の動作を制御する。
入力部５０は、例えばテンキーやファンクションキー等を含むキー群を備えており、電話番号や各種コマンド等の入力を受け付ける。

表示部６０は、ＣＰＵ４０が出力する各種情報を表示する。
通信部７０は、転送用メモリ７１と、送信先登録用メモリ７２と、ＰＣＭＣＯＤＥＣ・トーンリンガ部７３と、マイク７３ａと、スピーカ７３ｂと、ＡＤＰＣＭ変換部７４と、時分割多元接続制御部７５と、モデム７６と、無線部７７と、アンテナ７８とを有している。

転送用メモリ７１は、撮像回路１０から伝送されてきた画像情報を一時的に蓄える一時記憶手段を構成している。
送信先登録用メモリ７２は送り先の情報を記憶している記憶手段を構成している。

ＰＣＭＣＯＤＥＣ・トーンリンガ部７３は、アナログ信号とデジタル信号との相互変換を行うＰＣＭＣＯＤＥＣ、トーンリンガを出力する。
マイク７３ａおよびスピーカ７３ｂは、ＰＣＭＣＯＤＥＣ・トーンリンガ部７３に接続されている。

ＡＤＰＣＭ変換部７４は、音声の圧縮と復調を行う。このＡＤＰＣＭ変換部７４は、音声信号を伝送する時には圧縮し、音声信号を受信する時には復調する。
時分割多元接続制御部７５は、音声データ、制御データおよび画像データ等から時分割多元化フレームに組み立てまたは分解する。この時分割多元接続制御部７５は、無線基地局との認識番号（ＩＤ）のやりとりを連続的または断続的に行う。また、時分割多元接続制御部７５は、通信部７０の通信情報により現在位置を検出する。

モデム７６は、伝送信号の変調／復調を行う。
無線部７７は、モデム７６に接続され、情報を無線通信する。
アンテナ７８は無線伝送用のアンテナである。

このような携帯端末装置１００において、ＣＰＵ４０が、時分割多元接続制御部７５からの情報により、送信先登録用メモリ７２に記憶されている送信先リストから送信先を選択する。また、モデム７６と無線部７７は、ＣＰＵ４０から送られてくる情報に基づいて転送用メモリ７１内の画像情報を送信する。

以上、本発明の画像処理回路、撮像回路および電子機器を、図示の実施の形態に基づいて説明したが、本発明はこれに限定されるものではなく、各部の構成は、同様の機能を有する任意の構成のものに置換することができる。また、本発明に、他の任意の構成物や工程が付加されていてもよい。

また、本発明は、前述した各実施の形態のうちの、任意の２以上の構成（特徴）を組み合わせたものであってもよい。例えば第２、第３の実施の形態の信号処理に第４の実施の形態の信号処理を適用してもよい。

また、本発明の撮像回路は、図１５に示す携帯端末装置の他、種々の電子機器に適用することもできる。

本発明の実施の形態に係る撮像回路の要部構成を示すブロック図である。 撮像素子の一部を示す図である。 画像処理回路を示す図である。 第１の実施の形態の信号処理を示すタイミングチャートである。 第１の実施の形態の信号処理のカウンタ値と符号化値との関係を示す図（表）である。 第２の実施の形態の信号処理を示すタイミングチャートである。 第３の実施の形態の信号処理を示すタイミングチャートである。 第３の実施の形態の信号処理のカウンタ値と符号化値との関係を示す図（表）である。 第４の実施の形態の信号処理を示すタイミングチャートの要部拡大図である。 第４の実施の形態の信号処理のカウンタ値と符号化値との関係を示す図である。 第５の実施の形態の信号処理のランプ信号を示す図である。 第５の実施の形態の信号処理の明るさ（輝度）と符号化値との関係を示す図（表）である。 第６の実施の形態の撮像回路の画素部を示す回路図である。 第６の実施の形態の撮像回路の信号処理を示すタイミングチャートである。 実施の形態の電子機器の機能を示すブロック図である。 固体撮像素子を用いた撮像回路の一部を示す図である。 撮像回路の従来の動作を示すタイミングチャートを示す図である。

符号の説明

１ 光学ブロック
２ 撮像素子
３ 画像処理回路
３ａ ＣＤＳ回路
３ｂ ＡＤ変換回路
４ ＡＧＣ回路
５ カメラ信号処理回路
６ マイクロコントローラ
７ 入力部
１０ 撮像回路
１１ 絞り
１２ ドライバ
１３ タイミングジェネレータ（ＴＧ）
２０、２０ａ 画素部
２１ 行選択信号線
２２ 転送信号線
２３ リセット信号線
２４ 垂直信号線
２５ 定電流源
２６ ＦＤ
２７ 電源電圧供給線
３１ｂ インクリメントカウンタ
３２ｂ ＡＤ変換クロック
３３ａ 差動アンプ
３３ｂ 平均化ＡＤＣ制御回路
１００ 携帯端末装置
Ｃ３１ サンプルホールド用コンデンサ
Ｃ３２ コンデンサ
Ｍ１１ 転送トランジスタ
Ｍ１１ａ、Ｍ１４ リセットトランジスタ
Ｍ１２、Ｍ１２ａ 増幅用トランジスタ
Ｍ１３、Ｍ１３ａ 選択トランジスタ
ｓｗ１ サンプルホールド用スイッチ
ｓｗ２ クランプスイッチ

Claims (10)

1. 画素信号を読み出す固体撮像素子を用いて画像を撮像する撮像回路に用いる画像処理回路において、
   前記固体撮像素子のリセット時の前記画素信号と露光後の前記画素信号との電位差を取り出すＣＤＳ回路と、
   前記電位差をＡＤ変換する回路と、前記ＡＤ変換を複数回繰り返して得られた複数のデジタルコード値に対して加算平均化処理を施す処理手段とを有するＡＤ変換回路と、
   を備えることを特徴とする画像処理回路。
2. 前記ＣＤＳ回路は、前記電位差を保持する容量素子を有し、前記ＡＤ変換回路は、前記電位差が前記容量素子に保持された状態で、前記ＡＤ変換を繰り返し行うことを特徴とする請求項１記載の画像処理回路。
3. 前記ＣＤＳ回路は、前記リセット時の前記画素信号の電位と前記露光後の前記画素信号の電位とをそれぞれ保持する複数の容量素子を有し、前記ＡＤ変換回路は、前記リセット時の前記画素信号の電位と前記露光後の前記画素信号の電位とが前記各容量素子に保持された状態で、前記ＡＤ変換を繰り返し行うことを特徴とする請求項１記載の画像処理回路。
4. 前記ＣＤＳ回路が予め定められた単位時間内に前記ＡＤ変換を繰り返し行った場合、前記処理手段は、前記ＡＤ変換により得られた各カウント値をそれぞれ加算する処理を施すことを特徴とする請求項１記載の画像処理回路。
5. 前記ＡＤ変換回路は、前記電位差のＡＤ変換する対象電位を各回毎に変化させることを特徴とする請求項４記載の画像処理回路。
6. 前記ＡＤ変換回路は、前記電位差のＡＤ変換する対象電位幅を、幅が狭い方より広い方を多くすることを特徴とする請求項５記載の画像処理回路。
7. 前記ＡＤ変換回路は、分解能の１ビットあたりの電位差を前記単位時間あたりの前記ＡＤ変換の回数で割った値だけＡＤ変換する対象電位のオフセット電位をずらした電位を、新たな前記オフセット電位とすることを特徴とする請求項４記載の画像処理回路。
8. 前記ＣＤＳ回路が予め定められた単位時間内に前記ＡＤ変換を１回行う動作を繰り返し行った場合、前記処理手段は、前記各ＡＤ変換により得られた各カウント値の平均値をとる処理を施すことを特徴とする請求項１記載の画像処理回路。
9. 画像を撮像する撮像回路において、
   入射光を電気信号に変換する固体撮像素子と、
   前記固体撮像素子のリセット時の画素信号と露光後の前記画素信号との電位差を取り出すＣＤＳ回路と、前記電位差をＡＤ変換する回路と前記ＡＤ変換を複数回繰り返して得られた複数のデジタルコード値に対して加算平均化処理を施す処理手段とを有するＡＤ変換回路と、を備える画像処理回路と、
   を有することを特徴とする撮像回路。
10. 画像を撮像する機能を備える電子機器において、
    入射光を電気信号に変換する固体撮像素子と、前記固体撮像素子のリセット時の画素信号と露光後の前記画素信号との電位差を取り出すＣＤＳ回路と前記電位差をＡＤ変換する回路と前記ＡＤ変換を複数回繰り返して得られた複数のデジタルコード値に対して加算平均化処理を施す処理手段とを有するＡＤ変換回路とを備える画像処理回路と、を有する撮像回路、
    を備えることを特徴とする電子機器。

Images