[go: up one dir, main page]

JP2008005422A - Low noise amplifier - Google Patents

Low noise amplifier Download PDF

Info

Publication number
JP2008005422A
JP2008005422A JP2006175535A JP2006175535A JP2008005422A JP 2008005422 A JP2008005422 A JP 2008005422A JP 2006175535 A JP2006175535 A JP 2006175535A JP 2006175535 A JP2006175535 A JP 2006175535A JP 2008005422 A JP2008005422 A JP 2008005422A
Authority
JP
Japan
Prior art keywords
low noise
circuit
noise amplifier
output
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006175535A
Other languages
Japanese (ja)
Inventor
Kenichi Horiguchi
健一 堀口
Hidenori Yugawa
秀憲 湯川
Kazuhisa Yamauchi
和久 山内
Atsushi Nishihara
淳 西原
Koichi Muroi
浩一 室井
Kazuhiko Nakahara
和彦 中原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2006175535A priority Critical patent/JP2008005422A/en
Publication of JP2008005422A publication Critical patent/JP2008005422A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Amplifiers (AREA)

Abstract

【課題】所望帯域の雑音特性の低下を招くことなく、所望帯域外の高い周波数帯での安定性を高めることができる低雑音増幅器を得ることを目的とする。
【解決手段】ＦＥＴ３のドレイン電極から出力された信号の周波数帯域によって信号に主に作用する素子（抵抗１０又はインダクタ１１）が遷移する安定化回路９を出力線路６と直列に接続するように構成する。これにより、所望帯域の雑音特性の低下を招くことなく、所望帯域外の高い周波数帯での安定性を高めることができる。
【選択図】図１An object of the present invention is to provide a low noise amplifier capable of improving the stability in a high frequency band outside the desired band without causing a decrease in noise characteristics in the desired band.
A stabilizing circuit 9 in which an element (resistor 10 or inductor 11) mainly acting on a signal transitions depending on a frequency band of a signal output from a drain electrode of an FET 3 is connected in series with an output line 6. To do. As a result, the stability in a high frequency band outside the desired band can be enhanced without deteriorating the noise characteristics of the desired band.
[Selection] Figure 1

Description

この発明は、例えば、受信機に用いられる高周波用の低雑音増幅器に関するものである。   The present invention relates to a high-frequency low-noise amplifier used for a receiver, for example.

例えば、受信機に用いられる高周波用の低雑音増幅器では、低雑音特性と反射特性の両立が求められている。
低雑音特性と反射特性の双方を実現するために、低雑音増幅器を構成する電界効果トランジスタであるＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）のソース電極を、インダクタを介して、グラウンドに接続する手法が広く知られている（例えば、非特許文献１を参照）。
即ち、非特許文献１には、ソース電極がインダクタを介して接地されているＦＥＴと、そのＦＥＴのゲート電極と接続されている入力整合回路と、そのＦＥＴのドレイン電極と接続されている出力整合回路とから構成されている低雑音増幅器が開示されている。
このような低雑音増幅器では、ＦＥＴのソース電極がインダクタを介して接地されていることにより、低雑音を実現するための雑音整合点と、反射特性に優れた反射整合点とを接近させる効果が生み出されて、低雑音特性と反射特性の両立が可能になっている。 For example, high-frequency low-noise amplifiers used in receivers are required to have both low noise characteristics and reflection characteristics.
In order to realize both low noise characteristics and reflection characteristics, a technique for connecting the source electrode of a field effect transistor (FET), which is a field effect transistor constituting a low noise amplifier, to ground via an inductor is widely known. (For example, refer nonpatent literature 1).
That is, Non-Patent Document 1 discloses an FET whose source electrode is grounded via an inductor, an input matching circuit connected to the gate electrode of the FET, and an output matching connected to the drain electrode of the FET. A low noise amplifier comprising a circuit is disclosed.
In such a low noise amplifier, since the FET source electrode is grounded via an inductor, the noise matching point for realizing low noise and the reflection matching point having excellent reflection characteristics are brought close to each other. As a result, both low noise and reflection characteristics can be achieved.

ただし、所望帯域外の高い周波数帯では、ＦＥＴのソース電極に接続されているインダクタの効果により、ＦＥＴのソース電位がゼロ電位として確定しないことが影響して、低雑音増幅器の安定性が劣化することがある。
このため、高域周波数では、安定係数ＫがＫ＜１となり、低雑音増幅器に高域周波数で利得がある場合、信号の異常発振が発生することがある。
所望帯域外の高域周波数での異常発振を防止する方法として、低雑音増幅器の整合回路に直列抵抗又は並列抵抗を挿入する方法があるが、この方法を用いた場合、低雑音増幅器の回路損失が全周波数帯に亘って増大するため、所望帯域の雑音特性が低下してしまうことがある。 However, in the high frequency band outside the desired band, the effect of the inductor connected to the source electrode of the FET affects the fact that the source potential of the FET is not determined as a zero potential, which degrades the stability of the low noise amplifier. Sometimes.
For this reason, the stability coefficient K becomes K <1 at high frequency, and abnormal oscillation of the signal may occur when the low noise amplifier has gain at high frequency.
As a method of preventing abnormal oscillation at a high frequency outside the desired band, there is a method of inserting a series resistor or a parallel resistor in the matching circuit of the low noise amplifier. Increases over the entire frequency band, and the noise characteristics of the desired band may deteriorate.

「モノリシックマイクロ波集積回路」電子情報通信学会発行、ｐｐ．８８−９２．“Monolithic microwave integrated circuit” published by IEICE, pp. 88-92.

従来の低雑音増幅器は以上のように構成されているので、低雑音特性と反射特性の両立を図ることができるが、所望帯域外の高い周波数帯では、安定性が劣化して、信号の異常発振が発生することがあるなどの課題があった。   Since the conventional low noise amplifier is configured as described above, it is possible to achieve both low noise characteristics and reflection characteristics. However, in a high frequency band outside the desired band, the stability deteriorates and signal anomalies. There were problems such as the occurrence of oscillation.

この発明は上記のような課題を解決するためになされたもので、所望帯域の雑音特性の低下を招くことなく、所望帯域外の高い周波数帯での安定性を高めることができる低雑音増幅器を得ることを目的とする。   The present invention has been made to solve the above-described problems, and provides a low noise amplifier capable of enhancing the stability in a high frequency band outside the desired band without deteriorating the noise characteristics of the desired band. The purpose is to obtain.

この発明に係る低雑音増幅器は、電界効果トランジスタのドレイン電極から出力された信号の周波数帯域によって信号に主に作用する素子が遷移する安定化回路を出力線路と直列に接続するようにしたものである。   The low noise amplifier according to the present invention is configured such that a stabilization circuit in which an element mainly acting on a signal transitions according to a frequency band of a signal output from a drain electrode of a field effect transistor is connected in series with an output line. is there.

この発明によれば、電界効果トランジスタのドレイン電極から出力された信号の周波数帯域によって信号に主に作用する素子が遷移する安定化回路を出力線路と直列に接続するように構成したので、所望帯域の雑音特性の低下を招くことなく、所望帯域外の高い周波数帯での安定性を高めることができる効果がある。   According to the present invention, the stabilization circuit in which an element mainly acting on the signal transitions according to the frequency band of the signal output from the drain electrode of the field effect transistor is configured to be connected in series with the output line. There is an effect that the stability in a high frequency band outside the desired band can be improved without degrading the noise characteristics.

実施の形態１．
図１はこの発明の実施の形態１による低雑音増幅器を示す構成図であり、図において、入力端子１には入力整合回路２が接続されており、入力端子１から入力された信号が入力整合回路２に入力される。
入力整合回路２は入力端子１側の特性インピーダンスとＦＥＴ３の入力インピーダンスとを合わせるインピーダンス整合処理を実施する。
電界効果トランジスタであるＦＥＴ３はソース電極がインダクタ４（誘導素子）を介してグランド５と接続され、また、ゲート電極が入力整合回路２と接続されており、ゲート電極から入力された信号を増幅して、増幅後の信号をドレイン電極から出力線路６に出力する。 Embodiment 1 FIG.
FIG. 1 is a block diagram showing a low noise amplifier according to Embodiment 1 of the present invention. In FIG. 1, an input matching circuit 2 is connected to an input terminal 1, and a signal input from the input terminal 1 is input matched. Input to the circuit 2.
The input matching circuit 2 performs an impedance matching process for matching the characteristic impedance on the input terminal 1 side with the input impedance of the FET 3.
The FET 3 which is a field effect transistor has a source electrode connected to the ground 5 via an inductor 4 (inductive element) and a gate electrode connected to the input matching circuit 2 to amplify a signal input from the gate electrode. Then, the amplified signal is output from the drain electrode to the output line 6.

バイアス回路８はゲート端子７から入力されたゲート電圧ＶｇをＦＥＴ３のゲート電極に印加する処理を実施する。
安定化回路９は出力線路６と直列に接続され、抵抗１０（抵抗素子）とインダクタ１１（誘導素子）の並列回路から構成されており、ＦＥＴ３のドレイン電極から出力された信号の周波数帯域によって信号に主に作用する素子が遷移する。即ち、ＦＥＴ３のドレイン電極から出力された信号の周波数帯域が高周波数帯であれば、抵抗１０が主に信号に作用し、ＦＥＴ３のドレイン電極から出力された信号の周波数帯域が低周波数帯であれば、インダクタ１１が主に信号に作用する。 The bias circuit 8 performs a process of applying the gate voltage Vg input from the gate terminal 7 to the gate electrode of the FET 3.
The stabilization circuit 9 is connected in series with the output line 6 and is composed of a parallel circuit of a resistor 10 (resistive element) and an inductor 11 (inductive element), and the signal is output depending on the frequency band of the signal output from the drain electrode of the FET 3. The element that mainly acts on the transitions. That is, if the frequency band of the signal output from the drain electrode of the FET 3 is a high frequency band, the resistor 10 mainly acts on the signal, and the frequency band of the signal output from the drain electrode of the FET 3 is a low frequency band. In this case, the inductor 11 mainly acts on the signal.

バイアス回路１３はドレイン端子１２から入力されたドレイン電圧ＶｄをＦＥＴ３のドレイン電極に印加する処理を実施する。
出力整合回路１４はＦＥＴ３の出力インピーダンスと出力端子１５側の特性インピーダンスとを合わせるインピーダンス整合処理を実施する。
出力端子１５はＦＥＴ３による増幅後の信号を出力する。 The bias circuit 13 performs a process of applying the drain voltage Vd input from the drain terminal 12 to the drain electrode of the FET 3.
The output matching circuit 14 performs an impedance matching process for matching the output impedance of the FET 3 with the characteristic impedance on the output terminal 15 side.
The output terminal 15 outputs a signal amplified by the FET 3.

次に動作について説明する。
入力端子１から入力された信号は、ＦＥＴ３のゲート電極に入力されて、ＦＥＴ３により増幅される。
増幅後の信号は、ＦＥＴ３のドレイン電極から出力線路６に出力されて出力端子１５から外部出力される。 Next, the operation will be described.
A signal input from the input terminal 1 is input to the gate electrode of the FET 3 and amplified by the FET 3.
The amplified signal is output from the drain electrode of the FET 3 to the output line 6 and output from the output terminal 15 to the outside.

この実施の形態１の低雑音増幅器では、ＦＥＴ３のソース電極をインダクタ４を介して接地することにより、従来の低雑音増幅器と同様に、低雑音特性と反射特性の両立を図っているが、所望帯域外の高い周波数帯では、安定性が劣化して、信号の異常発振が発生する可能性がある。
しかし、この実施の形態１では、抵抗１０とインダクタ１１の並列回路からなる安定化回路９をＦＥＴ３の出力側に直列に接続しているので、低雑音特性と反射特性の両立を図りながら、所望帯域外の高い周波数帯での低雑音増幅器の安定化を図ることができる。 In the low noise amplifier according to the first embodiment, the source electrode of the FET 3 is grounded via the inductor 4 to achieve both low noise characteristics and reflection characteristics as in the conventional low noise amplifier. In a high frequency band outside the band, stability may deteriorate and abnormal signal oscillation may occur.
However, in the first embodiment, the stabilization circuit 9 composed of the parallel circuit of the resistor 10 and the inductor 11 is connected in series to the output side of the FET 3, so that it is desired to achieve both low noise characteristics and reflection characteristics. It is possible to stabilize the low noise amplifier in a high frequency band outside the band.

即ち、入力端子１から入力された信号の周波数帯域が高周波数帯である場合、安定化回路９では、インダクタ１１が抵抗１０よりも高インピーダンスになるため、高周波数帯の信号には抵抗１０が主に作用する。
一方、入力端子１から入力された信号の周波数帯域が低周波数帯である場合、安定化回路９では、インダクタ１１が抵抗１０よりも低インピーダンスになるため、低周波数帯の信号にはインダクタ１１が主に作用する。
このように、入力端子１から入力された信号の周波数帯域によって、安定化回路９における抵抗の見え方が異なるため、低雑音増幅器の低周波における回路損失を増加させることなく、高周波における回路損失を増加させて、高周波での安定係数Ｋを大きくすることができる。 That is, when the frequency band of the signal input from the input terminal 1 is a high frequency band, in the stabilization circuit 9, the inductor 11 has a higher impedance than the resistor 10. Acts mainly.
On the other hand, when the frequency band of the signal input from the input terminal 1 is a low frequency band, the inductor 11 has a lower impedance than the resistor 10 in the stabilization circuit 9, so that the inductor 11 has a low frequency band signal. Acts mainly.
As described above, since the appearance of the resistance in the stabilization circuit 9 varies depending on the frequency band of the signal input from the input terminal 1, the circuit loss at high frequency can be reduced without increasing the circuit loss at low frequency of the low noise amplifier. It is possible to increase the stability coefficient K at high frequencies.

図２は周波数に対する低雑音増幅器の安定係数を示す説明図である。
図２から明らかなように、この実施の形態１の低雑音増幅器は、従来の低雑音増幅器と比べて、高周波数帯での安定係数Ｋが大きくなる。そのため、所望帯域外の高い周波数帯での低雑音増幅器の安定化を図ることができる。 FIG. 2 is an explanatory diagram showing the stability factor of the low noise amplifier with respect to frequency.
As is clear from FIG. 2, the low noise amplifier of the first embodiment has a higher stability coefficient K in the high frequency band than the conventional low noise amplifier. Therefore, it is possible to stabilize the low noise amplifier in a high frequency band outside the desired band.

以上で明らかなように、この実施の形態１によれば、ＦＥＴ３のドレイン電極から出力された信号の周波数帯域によって信号に主に作用する素子（抵抗１０又はインダクタ１１）が遷移する安定化回路９を出力線路６と直列に接続するように構成したので、所望帯域の雑音特性の低下を招くことなく、所望帯域外の高い周波数帯での安定性を高めることができる効果を奏する。   As is apparent from the above, according to the first embodiment, a stabilization circuit 9 in which an element (resistor 10 or inductor 11) that mainly acts on a signal transitions depending on the frequency band of the signal output from the drain electrode of the FET 3 is used. Is connected in series with the output line 6, so that the stability in a high frequency band outside the desired band can be enhanced without deteriorating the noise characteristics of the desired band.

なお、この実施の形態１では、ＦＥＴ３と出力整合回路１４の間に安定化回路９を接続しているものについて示したが、出力整合回路１４と出力端子１５の間に安定化回路９を接続するようにしてもよく、同様の効果を奏することができる。
また、安定化回路９を出力整合回路１４の一部に組み込むようにして、安定化回路９を含む出力整合回路１４を構成してもよい。 In the first embodiment, the stabilization circuit 9 is connected between the FET 3 and the output matching circuit 14. However, the stabilization circuit 9 is connected between the output matching circuit 14 and the output terminal 15. You may make it, and can show the same effect.
Further, the output matching circuit 14 including the stabilization circuit 9 may be configured by incorporating the stabilization circuit 9 into a part of the output matching circuit 14.

また、この実施の形態１では、抵抗１０とインダクタ１１の並列回路からなる安定化回路９を用いるものについて示したが、インダクタ１１の代わりに、例えば、マイクロストリップ線路等で構成される信号線路を使用し、抵抗１０と信号線路の並列回路からなる安定化回路９を用いても、同様の効果を奏することができる。   In the first embodiment, the stabilization circuit 9 including the parallel circuit of the resistor 10 and the inductor 11 is used. However, instead of the inductor 11, a signal line constituted by, for example, a microstrip line or the like is used. The same effect can be obtained even if the stabilization circuit 9 including the parallel circuit of the resistor 10 and the signal line is used.

実施の形態２．
図３はこの発明の実施の形態２による低雑音増幅器を示す構成図であり、図において、図１と同一符号は同一または相当部分を示すので説明を省略する。
直列共振回路２１はキャパシタ２２（容量素子）とインダクタ２３（誘導素子）から構成されており、直列共振回路２１は一端が出力線路６と接続され、他端がグランド２４と接続されている。
図３の低雑音増幅器は、金属性のパッケージ２５に封入されており、直列共振回路２１の共振周波数ｆRESがパッケージ２５の共振周波数ｆPKGに設定されている。あるいは、直列共振回路２１の共振周波数ｆRESがパッケージ２５の共振周波数ｆPKGよりも低い周波数に設定されている。
なお、低雑音増幅器が金属性のパッケージ２５に封入されている場合、一般的には、パッケージ２５の共振周波数ｆPKGにおいて、増幅器のアイソレーションが著しく劣化する問題があるが、この実施の形態２では、後述するように、パッケージ２５の共振周波数ｆPKGにおける増幅器の安定性を高めることができる。 Embodiment 2. FIG.
FIG. 3 is a block diagram showing a low noise amplifier according to Embodiment 2 of the present invention. In the figure, the same reference numerals as those in FIG.
The series resonance circuit 21 includes a capacitor 22 (capacitance element) and an inductor 23 (induction element). One end of the series resonance circuit 21 is connected to the output line 6 and the other end is connected to the ground 24.
The low noise amplifier of FIG. 3 is enclosed in a metallic package 25, and the resonance frequency f RES of the series resonance circuit 21 is set to the resonance frequency f PKG of the package 25. Alternatively, the resonance frequency f RES of the series resonance circuit 21 is set to be lower than the resonance frequency f PKG of the package 25.
In the case where the low noise amplifier is enclosed in the metallic package 25, there is generally a problem that the isolation of the amplifier is significantly deteriorated at the resonance frequency f PKG of the package 25. Then, as will be described later, the stability of the amplifier at the resonance frequency f PKG of the package 25 can be improved.

次に動作について説明する。
この実施の形態２の低雑音増幅器では、キャパシタ２２とインダクタ２３からなる直列共振回路２１を出力線路６と並列に接続している。
直列共振回路２１の共振周波数ｆRESは、パッケージ２５の共振周波数ｆPKGに設定されている。あるいは、パッケージ２５の共振周波数ｆPKGよりも低い周波数に設定されている。 Next, the operation will be described.
In the low noise amplifier according to the second embodiment, a series resonance circuit 21 including a capacitor 22 and an inductor 23 is connected in parallel with the output line 6.
The resonance frequency f RES of the series resonance circuit 21 is set to the resonance frequency f PKG of the package 25. Alternatively, the frequency is set to be lower than the resonance frequency f PKG of the package 25.

共振周波数ｆRESでは、直列共振回路２１のインピーダンスがゼロになるため、増幅器の利得が発生しない。
このため、抵抗１０とインダクタ１１の並列回路からなる安定化回路９の効果に加えて、キャパシタ２２とインダクタ２３からなる直列共振回路２１の効果により、増幅器の高周波帯での利得をより強く抑圧することができる。
即ち、低雑音特性と反射特性の両立を図りながら、低雑音増幅器の所望帯域の雑音特性を低下させることなく、所望帯域外の高い周波数帯での低雑音増幅器の安定性をより高めることができる（図４を参照）。
図４は周波数に対する低雑音増幅器の利得を示す説明図である。 At the resonance frequency f RES , the impedance of the series resonance circuit 21 becomes zero, so that no gain of the amplifier is generated.
Therefore, in addition to the effect of the stabilization circuit 9 including the parallel circuit of the resistor 10 and the inductor 11, the gain in the high frequency band of the amplifier is more strongly suppressed by the effect of the series resonance circuit 21 including the capacitor 22 and the inductor 23. be able to.
That is, the stability of the low noise amplifier in a high frequency band outside the desired band can be further improved without degrading the noise characteristic of the desired band of the low noise amplifier while achieving both low noise characteristics and reflection characteristics. (See FIG. 4).
FIG. 4 is an explanatory diagram showing the gain of the low noise amplifier with respect to frequency.

以上で明らかなように、この実施の形態２によれば、キャパシタ２２とインダクタ２３からなる直列共振回路２１を出力線路６と並列に接続するように構成したので、所望帯域の雑音特性の低下を招くことなく、所望帯域外の高い周波数帯での安定性を更に高めることができる効果を奏する。   As apparent from the above, according to the second embodiment, the series resonant circuit 21 including the capacitor 22 and the inductor 23 is configured to be connected in parallel with the output line 6. There is an effect that the stability in a high frequency band outside the desired band can be further enhanced without incurring.

また、この実施の形態２によれば、共振周波数ｆRESがパッケージ２５の共振周波数ｆPKGに設定されている直列共振回路２１、あるいは、共振周波数ｆRESがパッケージ２５の共振周波数ｆPKGよりも低い周波数に設定されている直列共振回路２１を出力線路６と並列に接続しているので、パッケージ２５の共振周波数ｆPKGにおける増幅器の安定性を高めることができる効果を奏する。 Further, according to the second embodiment, the resonance frequency f RES is set to the resonance frequency f PKG of the package 25, or the resonance frequency f RES is lower than the resonance frequency f PKG of the package 25. Since the series resonance circuit 21 set to the frequency is connected in parallel with the output line 6, there is an effect that the stability of the amplifier at the resonance frequency f PKG of the package 25 can be improved.

なお、この実施の形態２では、キャパシタ２２とインダクタ２３からなる直列共振回路２１を出力線路６と並列に接続するものについて示したが、直列共振回路２１のインダクタ２３として、基板のグラウンドパターン上に形成されているビアホールに含まれるインダクタ成分を用いてもよい。   In the second embodiment, the series resonance circuit 21 including the capacitor 22 and the inductor 23 is connected in parallel with the output line 6. However, the inductor 23 of the series resonance circuit 21 is formed on the ground pattern of the substrate. An inductor component included in the formed via hole may be used.

この発明の実施の形態１による低雑音増幅器を示す構成図である。It is a block diagram which shows the low noise amplifier by Embodiment 1 of this invention. 周波数に対する低雑音増幅器の安定係数を示す説明図である。It is explanatory drawing which shows the stability factor of the low noise amplifier with respect to a frequency. この発明の実施の形態２による低雑音増幅器を示す構成図である。It is a block diagram which shows the low noise amplifier by Embodiment 2 of this invention. 周波数に対する低雑音増幅器の利得を示す説明図である。It is explanatory drawing which shows the gain of the low noise amplifier with respect to a frequency.

符号の説明Explanation of symbols

１ 入力端子、２ 入力整合回路、３ ＦＥＴ（電界効果トランジスタ）、４ インダクタ（誘導素子）、５ グランド、６ 出力線路、７ ゲート端子、８ バイアス回路、 ９ 安定化回路、１０ 抵抗（抵抗素子）、１１ インダクタ（誘導素子）、１２ ドレイン端子、１３ バイアス回路、１４ 出力整合回路、１５ 出力端子、２１ 直列共振回路、２２ キャパシタ（容量素子）、２３ インダクタ（誘導素子）、２４ グランド、２５ パッケージ。   1 input terminal, 2 input matching circuit, 3 FET (field effect transistor), 4 inductor (inductive element), 5 ground, 6 output line, 7 gate terminal, 8 bias circuit, 9 stabilization circuit, 10 resistor (resistance element) , 11 inductor (inductive element), 12 drain terminal, 13 bias circuit, 14 output matching circuit, 15 output terminal, 21 series resonance circuit, 22 capacitor (capacitance element), 23 inductor (inductive element), 24 ground, 25 package.

Claims (6)

ソース電極が誘導素子を介して接地されており、ゲート電極から入力された信号を増幅して、増幅後の信号をドレイン電極から出力線路に出力する電界効果トランジスタと、上記出力線路と直列に接続され、上記電界効果トランジスタのドレイン電極から出力された信号の周波数帯域によって信号に主に作用する素子が遷移する安定化回路とを備えた低雑音増幅器。   The source electrode is grounded via an inductive element, a field effect transistor that amplifies the signal input from the gate electrode and outputs the amplified signal from the drain electrode to the output line, and is connected in series with the output line And a stabilization circuit in which an element mainly acting on the signal transitions according to the frequency band of the signal output from the drain electrode of the field effect transistor. 安定化回路は、抵抗素子と誘導素子の並列回路から構成されていることを特徴とする請求項１記載の低雑音増幅器。   2. The low noise amplifier according to claim 1, wherein the stabilization circuit includes a parallel circuit of a resistance element and an inductive element. 安定化回路は、誘導素子の代わりに信号線路を用いている並列回路から構成されていることを特徴とする請求項２記載の低雑音増幅器。   3. The low noise amplifier according to claim 2, wherein the stabilization circuit includes a parallel circuit using a signal line instead of the inductive element. 電界効果トランジスタの出力インピーダンスと出力端子側の特性インピーダンスとを合わせる出力整合回路を設け、安定化回路が上記出力整合回路に組み込まれていることを特徴とする請求項１から請求項３のうちのいずれか１項記載の低雑音増幅器。   The output matching circuit for matching the output impedance of the field effect transistor and the characteristic impedance on the output terminal side is provided, and a stabilization circuit is incorporated in the output matching circuit. The low noise amplifier according to any one of the preceding claims. 容量素子と誘導素子からなる直列共振回路が出力線路と並列に接続されていることを特徴とする請求項１から請求項４のうちのいずれか１項記載の低雑音増幅器。   The low noise amplifier according to any one of claims 1 to 4, wherein a series resonant circuit including a capacitive element and an inductive element is connected in parallel with the output line. 電界効果トランジスタが金属性のパッケージに封入されている場合、直列共振回路の共振周波数が、上記パッケージの共振周波数又は上記パッケージの共振周波数よりも低い周波数に設定されていることを特徴とする請求項５記載の低雑音増幅器。   When the field effect transistor is sealed in a metallic package, the resonance frequency of the series resonance circuit is set to be lower than the resonance frequency of the package or the resonance frequency of the package. 5. The low noise amplifier according to 5.
JP2006175535A 2006-06-26 2006-06-26 Low noise amplifier Pending JP2008005422A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006175535A JP2008005422A (en) 2006-06-26 2006-06-26 Low noise amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006175535A JP2008005422A (en) 2006-06-26 2006-06-26 Low noise amplifier

Publications (1)

Publication Number Publication Date
JP2008005422A true JP2008005422A (en) 2008-01-10

Family

ID=39009403

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006175535A Pending JP2008005422A (en) 2006-06-26 2006-06-26 Low noise amplifier

Country Status (1)

Country Link
JP (1) JP2008005422A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010081249A (en) * 2008-09-25 2010-04-08 Toshiba Corp Stabilization circuit and semiconductor device having stabilization circuit
JP2011199338A (en) * 2010-03-17 2011-10-06 New Japan Radio Co Ltd Amplifier
CN111525895A (en) * 2020-06-17 2020-08-11 成都华光瑞芯微电子股份有限公司 An Active Bias Integrated Circuit Broadband Low Noise Amplifier

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04207705A (en) * 1990-11-30 1992-07-29 Sharp Corp microwave amplifier circuit
JPH08130419A (en) * 1994-11-01 1996-05-21 Fujitsu Ltd Amplifier and receiver and communication device having the same
JP2002057535A (en) * 2000-06-28 2002-02-22 Trw Inc High dynamic range low noise amplifier
JP2002111392A (en) * 2000-09-29 2002-04-12 Toshiba Corp High frequency low noise amplifier

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04207705A (en) * 1990-11-30 1992-07-29 Sharp Corp microwave amplifier circuit
JPH08130419A (en) * 1994-11-01 1996-05-21 Fujitsu Ltd Amplifier and receiver and communication device having the same
JP2002057535A (en) * 2000-06-28 2002-02-22 Trw Inc High dynamic range low noise amplifier
JP2002111392A (en) * 2000-09-29 2002-04-12 Toshiba Corp High frequency low noise amplifier

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010081249A (en) * 2008-09-25 2010-04-08 Toshiba Corp Stabilization circuit and semiconductor device having stabilization circuit
US8427248B2 (en) 2008-09-25 2013-04-23 Kabushiki Kaisha Toshiba Stabilization network and a semiconductor device having the stabilization network
JP2011199338A (en) * 2010-03-17 2011-10-06 New Japan Radio Co Ltd Amplifier
CN111525895A (en) * 2020-06-17 2020-08-11 成都华光瑞芯微电子股份有限公司 An Active Bias Integrated Circuit Broadband Low Noise Amplifier

Similar Documents

Publication Publication Date Title
US10164579B2 (en) Distributed amplifier
US7884673B2 (en) Wideband low-noise amplifier
US9130511B2 (en) Power amplifier and linearization techniques using active and passive devices
CN103138746B (en) Cmos integrated circuit and amplifying circuit
KR100984079B1 (en) Cascode configured amplifier
KR102585866B1 (en) Resonance apparatus and apparatus for transmiting power wirelessly using the same
US7663444B2 (en) Amplifying circuit utilizing nonlinear gate capacitance for enhancing linearity and related method thereof
JP2014175675A (en) High frequency amplifier circuit, radio communication device, and high frequency amplifier circuit control method
CN109391236B (en) Signal amplification circuit and millimeter wave signal amplification circuit
JP2008005422A (en) Low noise amplifier
US20060033562A1 (en) MOSFET amplifier having feedback controlled transconductance
JP6837602B2 (en) Distributed amplifier
JP4739717B2 (en) Distortion compensation circuit
JPH06188643A (en) High-frequency low-noise amplifier
KR20070094206A (en) Input Matching Circuit of Wideband Low Noise Amplifier
JP2011199338A (en) Amplifier
JP6332097B2 (en) Power amplifier
JP2008228149A (en) Low-noise amplifier
KR101627790B1 (en) Amplifier for Parasitic Capacitance Compensation based on Transformer
US20090309660A1 (en) Device for amplifying a broadband rf signal
KR20230102155A (en) Amplifier having second harmonic trap
KR20070061012A (en) Ultra Wideband Low Noise Amplifier
JP2005217753A (en) amplifier
JP2005236866A (en) High frequency power amplifier
JPH09162657A (en) Microwave power amplifier circuit

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Effective date: 20080701

Free format text: JAPANESE INTERMEDIATE CODE: A7424

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090415

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101008

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101019

A521 Written amendment

Effective date: 20101117

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110614

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110707

A02 Decision of refusal

Effective date: 20120306

Free format text: JAPANESE INTERMEDIATE CODE: A02