[go: up one dir, main page]

JP2008004634A - Semiconductor package, method of connecting the same with printed board, board, and electronic instrument - Google Patents

Semiconductor package, method of connecting the same with printed board, board, and electronic instrument Download PDF

Info

Publication number
JP2008004634A
JP2008004634A JP2006170411A JP2006170411A JP2008004634A JP 2008004634 A JP2008004634 A JP 2008004634A JP 2006170411 A JP2006170411 A JP 2006170411A JP 2006170411 A JP2006170411 A JP 2006170411A JP 2008004634 A JP2008004634 A JP 2008004634A
Authority
JP
Japan
Prior art keywords
semiconductor chip
plane
printed board
plate terminal
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006170411A
Other languages
Japanese (ja)
Other versions
JP4382774B2 (en
Inventor
Noriyuki Okamoto
教之 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Solution Innovators Ltd
Original Assignee
NEC System Technologies Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC System Technologies Ltd filed Critical NEC System Technologies Ltd
Priority to JP2006170411A priority Critical patent/JP4382774B2/en
Publication of JP2008004634A publication Critical patent/JP2008004634A/en
Application granted granted Critical
Publication of JP4382774B2 publication Critical patent/JP4382774B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor package with improved noise resistance by providing a plane for a specific signal in the semiconductor package and connecting the plane with a printed board via a platelike flat plane terminal provided on a side face of the package, to provide a board, to provide an electronic instrument, and to provide a method of connecting the semiconductor package with the printed board. <P>SOLUTION: The semiconductor package 10 has a semiconductor chip 11 mounted. The package is equipped on its rear face with balls 14 serving as a plurality of signal terminals for electrically connecting an input/output pin of the semiconductor chip 11 to the outside, a power supply plane 12 connected with a power source of the semiconductor chip 11 in parallel to the rear face of the chip 11, a ground plane 13 connected with the ground of the chip 11 in parallel to the rear face of the chip 11, a platelike flat plate terminal 15-1 electrically connecting the plane 12 with the outside on the side face, and a platelike flat plate terminal 15-2 electrically connecting the plane 13 with the outside on the side face. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は半導体パッケージ、ボード、電子機器、及び半導体パッケージとプリント板の接続方法に関し、特に、電源やグランドのような特定の信号の耐ノイズ性を高める技術に関する。   The present invention relates to a semiconductor package, a board, an electronic device, and a method for connecting a semiconductor package and a printed board, and more particularly to a technique for improving noise resistance of a specific signal such as a power supply or a ground.

半導体集積回路は集積度の向上に伴って信号本数の増加し、さらに必要電源種類の増加や必要電流容量の増加により電源ピンやグランドピンが増加し一層多ピン化が進んでいる。半導体集積回路のパッケージ(半導体パッケージという)も多ピン化が進み、多数のピンを効率よくプリント板に実装する構造のパッケージとしてピンが格子状に配列されたPGA(ピングリッドアレイ)タイプやBGA(ボールグリッドアレイ)タイプのパッケージが使用されている。   As the degree of integration of semiconductor integrated circuits increases, the number of signals increases, and further, the number of power supply pins and ground pins increase due to the increase in types of necessary power supplies and the increase in required current capacity, and the number of pins is further increased. Semiconductor integrated circuit packages (referred to as semiconductor packages) have also increased in number of pins, and as a package having a structure in which a large number of pins are efficiently mounted on a printed board, a PGA (pin grid array) type or BGA (pin grid array) type in which pins are arranged in a grid pattern. Ball grid array) type packages are used.

PGAやBGAパッケージは必要な電力を供給しノイズ耐力を確保するため、多数の電源ピンとグランドピンを信号ピン間に配列している。PGAやBGAパッケージを実装するプリント板の多くは積層型のものであり、電源層やグランド層を信号層とともに積層する。PGAやBGAパッケージに実装された半導体のピンはパッケージ内のインナーリードとパッケージのリード又はボールを介してプリント板の実装面の接続部分に電気的に接続し、さらにビアホールを介して各信号層の配線と電気的に接続する。   The PGA and BGA packages have a large number of power pins and ground pins arranged between signal pins in order to supply necessary power and ensure noise tolerance. Many printed boards on which PGA and BGA packages are mounted are of a laminated type, and a power supply layer and a ground layer are laminated together with a signal layer. The semiconductor pins mounted on the PGA or BGA package are electrically connected to the connection portion of the printed board mounting surface via the inner lead and the package lead or ball in the package, and further via each via hole. Electrical connection with wiring.

また、BGAパッケージは多数の信号ピンがあるため、BGAパッケージ実装領域下のプリント板は多数の信号用のビアホールが設けられる。図7はBGAパッケージが実装された領域付近のプリント板の電源層のパターンを示した図であり、図7の白丸は信号線のためのビアホールを通すための穴であり、黒丸は電源のビアホールである。電源は黒丸のビアホールを介してBGAパッケージのボールと接続する。図7は電源層について示したがグランド層も同様である。   In addition, since the BGA package has a large number of signal pins, the printed board under the BGA package mounting area is provided with a large number of signal via holes. FIG. 7 is a diagram showing the pattern of the power supply layer of the printed circuit board in the vicinity of the area where the BGA package is mounted. The white circle in FIG. 7 is a hole for passing a via hole for a signal line, and the black circle is a via hole for a power supply. It is. The power source is connected to the ball of the BGA package through a black circle via hole. Although FIG. 7 shows the power supply layer, the ground layer is the same.

多ピン化とともに高速動作をするようになり、半導体パッケージはノイズを低減するための工夫がされている。例えば、特開平3−120748号公報の発明は、デュアルインラインパッケージの雑音トラブルを解決するために、電源プレーンと接地プレーンをインナーリードに配設した構造としている。また、特開平11−74308号公報の発明はBGAパッケージに対して、半導体の実装面の絶縁機材の信号線層面の反対側に接地系の配線層を配設した構造とし、低コストで耐ノイズ性を実現している。   As the number of pins increases, the semiconductor package operates at high speed, and the semiconductor package has been devised to reduce noise. For example, the invention disclosed in Japanese Patent Laid-Open No. 3-120748 has a structure in which a power plane and a ground plane are arranged on an inner lead in order to solve a noise problem of a dual in-line package. The invention disclosed in Japanese Patent Laid-Open No. 11-74308 has a structure in which a grounding wiring layer is disposed on the opposite side of the signal line layer surface of the insulating equipment on the semiconductor mounting surface with respect to the BGA package, and is low in cost and noise resistant. Realize the sex.

特開平3−120748号公報JP-A-3-120748 特開平11−74308号公報JP-A-11-74308

このように従来の技術では図7のように多ピンの半導体パッケージの実装領域におけるプリント板の電源層やグランド層は穴あき状態となってしまい、耐ノイズ性が劣化するという問題がある。上記特許文献の発明は半導体パッケージに電源プレーンやグランドプレーンを設けているが、半導体パッケージに電源プレーンやグランドプレーンを設けただけでは上記耐ノイズ性の劣化を改善できないという問題がある。   As described above, the conventional technology has a problem that the power supply layer and the ground layer of the printed board in the mounting region of the multi-pin semiconductor package are perforated as shown in FIG. In the invention of the above-mentioned patent document, the power supply plane and the ground plane are provided in the semiconductor package, but there is a problem that the deterioration of the noise resistance cannot be improved only by providing the power supply plane and the ground plane in the semiconductor package.

本発明の目的は、半導体パッケージ内の特定の信号(電源やグランド)に対してプレーンを設け、このプレーンをパッケージ側面に設けた板状のフラットプレート端子によりプリント板に接続することにより、半導体パッケージの耐ノイズ性を高めた半導体パッケージ、ボード、電子機器、及び半導体パッケージとプリント板の接続方法を提供することにある。   An object of the present invention is to provide a semiconductor package by providing a plane for a specific signal (power supply or ground) in the semiconductor package and connecting the plane to a printed board by a plate-like flat plate terminal provided on the side of the package. An object of the present invention is to provide a semiconductor package, a board, an electronic device, and a method for connecting a semiconductor package and a printed board with improved noise resistance.

本発明の第1の半導体パッケージは、半導体チップを搭載し、半導体チップの入出力ピンを電気的に外部へ接続する複数の信号端子を裏面に設け、半導体チップの特定の信号と接続するプレーンを半導体チップの背面に平行に設けた半導体パッケージであって、
プレーンと外部とを電気的に接続する板状のプレート端子を側面に設けたことを特徴とする。
A first semiconductor package of the present invention has a semiconductor chip mounted thereon, a plurality of signal terminals that electrically connect input / output pins of the semiconductor chip to the outside, and a plane that is connected to a specific signal of the semiconductor chip. A semiconductor package provided in parallel to the back surface of the semiconductor chip,
A plate-like plate terminal for electrically connecting the plane and the outside is provided on the side surface.

本発明の第2の半導体パッケージは、本発明の第1の半導体パッケージにおいて、前記プレート端子は、前記半導体パッケージの側面から外部へ出て前記信号端子の方向に鈍角に折り曲がり、さらに前記の複数の信号端子が並ぶ面の延長上の位置で折れ曲がった形状を特徴とする。   According to a second semiconductor package of the present invention, in the first semiconductor package of the present invention, the plate terminal is bent out at an obtuse angle in the direction of the signal terminal from the side surface of the semiconductor package, and further, It is characterized by a bent shape at an extended position on the surface where the signal terminals are arranged.

本発明の第3の半導体パッケージは、本発明の第1の半導体パッケージにおいて、前記特定の信号は、グランド又は電源であることを特徴とする。   According to a third semiconductor package of the present invention, in the first semiconductor package of the present invention, the specific signal is a ground or a power supply.

本発明の第4の半導体パッケージは、半導体チップを搭載し、半導体チップの入出力ピンを電気的に外部へ接続する複数の信号端子を裏面に設け、半導体チップの電源と接続する電源プレーンを半導体チップの背面に平行に設け、半導体チップのグランドと接続するグランドプレーンを半導体チップの背面に平行に設けた半導体パッケージであって、
電源プレーンと外部を電気的に接続する板状の第1のプレート端子を側面に設け、グランドプレーンと外部を電気的に接続する板状の第2のプレート端子を第1のプレート端子と異なる側面に設けたことを特徴とする。
A fourth semiconductor package of the present invention includes a semiconductor chip, a plurality of signal terminals that electrically connect input / output pins of the semiconductor chip to the outside, and a power plane that is connected to the power source of the semiconductor chip. A semiconductor package provided in parallel to the back surface of the chip and a ground plane connected to the ground of the semiconductor chip in parallel to the back surface of the semiconductor chip,
A plate-like first plate terminal that electrically connects the power plane and the outside is provided on the side surface, and a plate-like second plate terminal that electrically connects the ground plane and the outside is a side surface different from the first plate terminal. It is characterized by being provided in.

本発明の第5の半導体パッケージは、本発明の第4の半導体パッケージにおいて、前記半導体チップは前記電源に加えて第2の電源を有し、前記半導体チップの第2の電源と接続する第2の電源プレーンを前記半導体チップの背面に平行に設け、第2の電源プレーンと外部を電気的に接続する板状の第3のプレート端子を第1のプレート端子又は第2のプレート端子と別の側面に設けたことを特徴とする。   According to a fifth semiconductor package of the present invention, in the fourth semiconductor package of the present invention, the semiconductor chip has a second power source in addition to the power source, and is connected to the second power source of the semiconductor chip. The power plane is provided in parallel to the back surface of the semiconductor chip, and the plate-like third plate terminal that electrically connects the second power plane and the outside is different from the first plate terminal or the second plate terminal. It is provided on the side.

本発明の第6の半導体パッケージは、本発明の第4の半導体パッケージにおいて、前記半導体チップは前記電源に加えて第2の電源を有し、前記電源プレーンを前記半導体チップの電源に接続する第1の電源プレーンと前記半導体チップの第2の電源に接続する第2の電源プレーンに分割し、前記第1のプレート端子を第1の電源プレーンと接続する第3のプレート端子と第2の電源プレーンに接続する第4のプレート端子に分割したことを特徴とする。   According to a sixth semiconductor package of the present invention, in the fourth semiconductor package of the present invention, the semiconductor chip has a second power source in addition to the power source, and the power plane is connected to the power source of the semiconductor chip. A first power supply plane and a second power supply plane connected to the second power supply of the semiconductor chip, and a third plate terminal and a second power supply connecting the first plate terminal to the first power supply plane. It is characterized by being divided into fourth plate terminals connected to the plane.

本発明の第1のボードは、半導体パッケージをプリント板に搭載したボードであって、
半導体パッケージは、半導体チップを搭載し、半導体チップの入出力ピンを電気的にプリント板へ接続する複数の信号端子をプリント板に対向する面に設け、半導体チップの特定の信号と接続するプレーンを半導体チップの背面に平行に設け、プレーンと外部とを電気的に接続する板状のプレート端子を側面に設け、
半導体チップの信号を複数の信号端子を介してプリント板に接続するとともに、特定の信号をプレート端子を介してプリント板に接続することを特徴とする。
The first board of the present invention is a board having a semiconductor package mounted on a printed board,
A semiconductor package is mounted with a semiconductor chip, and a plurality of signal terminals for electrically connecting the input / output pins of the semiconductor chip to the printed board are provided on a surface facing the printed board, and a plane for connecting with a specific signal of the semiconductor chip is provided. Provided in parallel to the back of the semiconductor chip, plate-like plate terminals that electrically connect the plane and the outside are provided on the side,
A signal of the semiconductor chip is connected to the printed board through a plurality of signal terminals, and a specific signal is connected to the printed board through the plate terminal.

本発明の第2のボードは、本発明の第1のボードにおいて、前記半導体チップの特定の信号を、前記プレート端子を介して前記プリント板に接続するとともに、前記信号端子を介して前記プリント板に接続することを特徴とする。   According to a second board of the present invention, in the first board of the present invention, a specific signal of the semiconductor chip is connected to the printed board through the plate terminal, and the printed board through the signal terminal. It is characterized by connecting to.

本発明の第3のボードは、半導体パッケージをプリント板に搭載したボードであって、
半導体パッケージは、半導体チップを搭載し、半導体チップの入出力ピンを電気的に外部へ接続する複数の信号端子を裏面に設け、半導体チップの電源と接続する電源プレーンを半導体チップの背面に平行に設け、半導体チップのグランドと接続するグランドプレーンを半導体チップの背面に平行に設け、
電源プレーンと外部を電気的に接続する板状の第1のプレート端子を側面に設け、グランドプレーンと外部を電気的に接続する板状の第2のプレート端子を第1のプレート端子と異なる側面に設け、
半導体チップの信号を複数の信号端子を介してプリント板に接続するとともに、半導体チップの電源を電源プレーンと第1のプレート端子を介してプリント板に接続し半導体チップのグランドをグランドプレーンと第2のプレート端子を介してプリント板に接続することを特徴とする。
The third board of the present invention is a board having a semiconductor package mounted on a printed board,
A semiconductor package is equipped with a semiconductor chip, and a plurality of signal terminals for electrically connecting input / output pins of the semiconductor chip to the outside are provided on the back surface, and a power plane connected to the power source of the semiconductor chip is parallel to the back surface of the semiconductor chip. Provide a ground plane connected to the ground of the semiconductor chip in parallel to the back surface of the semiconductor chip,
A plate-like first plate terminal that electrically connects the power plane and the outside is provided on the side surface, and a plate-like second plate terminal that electrically connects the ground plane and the outside is a side surface different from the first plate terminal. Provided in
The signal of the semiconductor chip is connected to the printed board through a plurality of signal terminals, the power source of the semiconductor chip is connected to the printed board through the power plane and the first plate terminal, and the ground of the semiconductor chip is connected to the ground plane and the second board. It connects to a printed circuit board via the plate terminal of this.

本発明の第10のボードは、本発明の第3のボードにおいて、前記プリント板は信号と電源層とグランド層を有し、電源層は前記第1のプレート端子と複数のビアホールを介して接続し、グランド層は前記第2のプレート端子と複数のビアホールを介して接続することを特徴とする。   According to a tenth board of the present invention, in the third board of the present invention, the printed board has a signal, a power supply layer, and a ground layer, and the power supply layer is connected to the first plate terminal through a plurality of via holes. The ground layer is connected to the second plate terminal through a plurality of via holes.

本発明の第1の電子機器は、半導体パッケージをプリント板に搭載したボードを搭載する電子機器であって、
半導体パッケージは、半導体チップを搭載し、半導体チップの入出力ピンを電気的に外部へ接続する複数の信号端子と、半導体チップの特定の信号と接続し半導体チップの背面に平行に設けられたプレーンを有し、プレーンと半導体パッケージの外部とを電気的に接続する板状のプレート端子を半導体パッケージの側面に設けたことを特徴とする。
A first electronic device of the present invention is an electronic device on which a board having a semiconductor package mounted on a printed board is mounted,
A semiconductor package has a semiconductor chip mounted thereon, a plurality of signal terminals that electrically connect input / output pins of the semiconductor chip to the outside, and a plane that is connected to a specific signal of the semiconductor chip and is provided in parallel on the back surface of the semiconductor chip And a plate-like plate terminal for electrically connecting the plane and the outside of the semiconductor package is provided on the side surface of the semiconductor package.

本発明の第2の電子機器は、本発明の第1の電子機器において、前記半導体チップの特定の信号を前記プレート端子を介して前記プリント板に接続するとともに、前記信号端子を介して前記プリント板に接続することを特徴とする。   According to a second electronic device of the present invention, in the first electronic device of the present invention, a specific signal of the semiconductor chip is connected to the printed board via the plate terminal, and the print terminal is connected via the signal terminal. It is connected to a board.

本発明の第3の電子機器は、半導体パッケージをプリント板に搭載したボードを搭載する電子機器であって、
半導体パッケージは、半導体チップを搭載し、半導体チップの入出力ピンを電気的に外部へ接続する複数の信号端子を裏面に設け、半導体チップの電源と接続する電源プレーンを半導体チップの背面に平行に設け、半導体チップのグランドと接続するグランドプレーンを半導体チップの背面に平行に設け、
電源プレーンと外部を電気的に接続する板状の第1のプレート端子を側面に設け、グランドプレーンと外部を電気的に接続する板状の第2のプレート端子を第1のプレート端子と異なる側面に設け、
半導体チップの信号を複数の信号端子を介してプリント板に接続するとともに、半導体チップの電源を電源プレーンと第1のプレート端子を介してプリント板に接続し半導体チップのグランドをグランドプレーンと第2のプレート端子を介してプリント板に接続することを特徴とする。
A third electronic device of the present invention is an electronic device on which a board on which a semiconductor package is mounted on a printed board is mounted,
A semiconductor package is equipped with a semiconductor chip, and a plurality of signal terminals for electrically connecting input / output pins of the semiconductor chip to the outside are provided on the back surface, and a power plane connected to the power source of the semiconductor chip is parallel to the back surface of the semiconductor chip. Provide a ground plane connected to the ground of the semiconductor chip in parallel to the back surface of the semiconductor chip,
A plate-like first plate terminal that electrically connects the power plane and the outside is provided on the side surface, and a plate-like second plate terminal that electrically connects the ground plane and the outside is a side surface different from the first plate terminal. Provided in
The signal of the semiconductor chip is connected to the printed board through a plurality of signal terminals, the power source of the semiconductor chip is connected to the printed board through the power plane and the first plate terminal, and the ground of the semiconductor chip is connected to the ground plane and the second board. It connects to a printed circuit board via the plate terminal of this.

本発明の第1の接続方法は、半導体パッケージとプリント板の接続方法であって、
半導体パッケージは、半導体チップを搭載し、半導体チップの入出力ピンを電気的にプリント板へ接続する複数の信号端子をプリント板に対向する面に設け、半導体チップの特定の信号と接続するプレーンを半導体チップの背面に平行に設け、プレーンと外部とを電気的に接続する板状のプレート端子を側面に設け、
半導体チップの信号を複数の信号端子を介してプリント板に接続するとともに、特定の信号をプレート端子を介してプリント板に接続することを特徴とする。
The first connection method of the present invention is a connection method between a semiconductor package and a printed board,
A semiconductor package is equipped with a semiconductor chip, and a plurality of signal terminals for electrically connecting the input / output pins of the semiconductor chip to the printed board are provided on a surface facing the printed board, and a plane for connecting with a specific signal of the semiconductor chip is provided. Provided in parallel to the back of the semiconductor chip, plate-like plate terminals that electrically connect the plane and the outside are provided on the side,
A signal of the semiconductor chip is connected to the printed board through a plurality of signal terminals, and a specific signal is connected to the printed board through the plate terminal.

本発明の第2の接続方法は、本発明の第1の接続方法において、前記半導体チップの特定の信号を前記プレート端子を介して前記プリント板に接続するとともに、前記信号端子を介して前記プリント板に接続することを特徴とする。   According to a second connection method of the present invention, in the first connection method of the present invention, a specific signal of the semiconductor chip is connected to the printed board via the plate terminal, and the print terminal is connected via the signal terminal. It is connected to a board.

本発明の第3の接続方法は、半導体パッケージとプリント板の接続方法であって、
半導体パッケージは、半導体チップを搭載し、半導体チップの入出力ピンを電気的に外部へ接続する複数の信号端子を裏面に設け、半導体チップの電源と接続する電源プレーンを半導体チップの背面に平行に設け、半導体チップのグランドと接続するグランドプレーンを半導体チップの背面に平行に設け、
電源プレーンと外部を電気的に接続する板状の第1のプレート端子を側面に設け、グランドプレーンと外部を電気的に接続する板状の第2のプレート端子を第1のプレート端子と異なる側面に設け、
半導体チップの信号を複数の信号端子を介してプリント板に接続するとともに、半導体チップの電源を電源プレーンと第1のプレート端子を介してプリント板に接続し半導体チップのグランドをグランドプレーンと第2のプレート端子を介してプリント板に接続することを特徴とする。
A third connection method of the present invention is a connection method between a semiconductor package and a printed board,
A semiconductor package is equipped with a semiconductor chip, and a plurality of signal terminals for electrically connecting input / output pins of the semiconductor chip to the outside are provided on the back surface, and a power plane connected to the power source of the semiconductor chip is parallel to the back surface of the semiconductor chip. Provide a ground plane connected to the ground of the semiconductor chip in parallel to the back surface of the semiconductor chip,
A plate-like first plate terminal that electrically connects the power plane and the outside is provided on the side surface, and a plate-like second plate terminal that electrically connects the ground plane and the outside is a side surface different from the first plate terminal. Provided in
The signal of the semiconductor chip is connected to the printed board through a plurality of signal terminals, the power source of the semiconductor chip is connected to the printed board through the power plane and the first plate terminal, and the ground of the semiconductor chip is connected to the ground plane and the second board. It connects to a printed circuit board via the plate terminal of this.

本発明は、半導体パッケージ内に電源プレーン又はグランドプレーンのように特定の信号に対してプレーンを設け、このプレーンをパッケージ側面からプリント板上に十分な幅を持って接続できる板状のプレート端子を設けた構造を有する。従って本発明は、電源やグランドのような特定の信号を従来の信号端子に比べて高いノイズ耐力を持つフラットプレート端子でプリント板に接続することができるので、耐ノイズ性を高めることができるという効果がある。   The present invention provides a plane plate terminal for a specific signal such as a power plane or a ground plane in a semiconductor package, and a plate-like plate terminal that can be connected to the printed board from the side of the package with a sufficient width. It has a provided structure. Therefore, according to the present invention, a specific signal such as a power supply or a ground can be connected to the printed board with a flat plate terminal having a higher noise resistance than that of a conventional signal terminal, so that the noise resistance can be improved. effective.

次に、本発明を実施するための最良の形態について図面を参照して詳細に説明する。
図1は本発明の半導体パッケージ10の構造を示した図であり、図1(a)は半導体パッケージ10を側面から見た断面図であり、図1(b)は半導体パッケージ10を上面から見た図である。図1では半導体パッケージ10としてBGAパッケージを例に示しているが、半導体パッケージ10はBGAパッケージに限定するものではなく、PGAパッケージのように信号端子を配列状に設けたものであればよい。
Next, the best mode for carrying out the present invention will be described in detail with reference to the drawings.
1A and 1B are views showing the structure of a semiconductor package 10 according to the present invention. FIG. 1A is a sectional view of the semiconductor package 10 viewed from the side, and FIG. 1B is a view of the semiconductor package 10 viewed from the top. It is a figure. In FIG. 1, a BGA package is shown as an example of the semiconductor package 10. However, the semiconductor package 10 is not limited to the BGA package, and any signal terminals may be provided as long as the PGA package is provided.

図1を参照すると、半導体パッケージ10は半導体チップ11と電源プレーン12とグランドプレーン13とボール14とフラットプレート端子15−1とフラットプレート端子15−2を含む。なお、フラットプレート端子15−1とフラットプレート端子15−2を区別せずに呼ぶ場合はフラットプレート端子15と記載する。   Referring to FIG. 1, a semiconductor package 10 includes a semiconductor chip 11, a power plane 12, a ground plane 13, balls 14, flat plate terminals 15-1, and flat plate terminals 15-2. In addition, when calling flat plate terminal 15-1 and flat plate terminal 15-2 without distinguishing, it describes as flat plate terminal 15.

半導体チップ11はLSI(大規模集積回路)のような半導体のベアチップであり、図示しないがインナーリードにより半導体チップ11の各入出力ピンは該当するボール14と接続され、ボール14を介して図示しないプリント板に接続可能である。   The semiconductor chip 11 is a semiconductor bare chip such as an LSI (Large Scale Integrated circuit). Although not shown, each input / output pin of the semiconductor chip 11 is connected to the corresponding ball 14 by an inner lead and is not shown via the ball 14. It can be connected to a printed board.

ボール14は半導体チップ11のピン数に応じて半導体パッケージ10の裏面(プリント板と向き合う面)に格子状に配設された信号端子であり、導電性を持ち熱等を加えることによりプリント板表面に設けられた導電性のある部品に接着される。ボール14により半導体パッケージ10はプリント板に電気的に接続され且つ固着される。なお、PGAパッケージのように信号端子が棒状のリードである場合はプリント板にハンダで接着される。   The balls 14 are signal terminals arranged in a grid pattern on the back surface (the surface facing the printed board) of the semiconductor package 10 according to the number of pins of the semiconductor chip 11. It adheres to the conductive parts provided in The semiconductor package 10 is electrically connected and fixed to the printed board by the balls 14. When the signal terminal is a rod-like lead as in the PGA package, it is bonded to the printed board with solder.

電源プレーン12とグランドプレーン13は、半導体チップ11を覆う大きさを持った薄い板状の導電体であり、半導体チップ11の背面(図1では上方向)に配置される。ただし電源プレーン12とグランドプレーン13と半導体チップ11との大小関係は特に限定するものではなく、配置関係も中心を一致させる必要はなく電源/グランドの配線の製造の効率を配慮して決めればよい。   The power plane 12 and the ground plane 13 are thin plate-like conductors having a size that covers the semiconductor chip 11, and are arranged on the back surface (upward in FIG. 1) of the semiconductor chip 11. However, the magnitude relationship among the power plane 12, the ground plane 13, and the semiconductor chip 11 is not particularly limited, and the arrangement relationship does not need to be centered, and may be determined in consideration of the efficiency of power / ground wiring manufacturing. .

半導体チップ11の表面(図1では下方向)には図示しないが半導体チップ11の信号ピンとボール14と接続する配線パターンが配設される。電源プレーン12は半導体チップ11の全ての電源ピンと接続され、プリント板からフラットプレート端子15−1を介して半導体チップ11に電源を供給する。グランドプレーン13は半導体チップ11の全てのグランドピンと接続され、フラットプレート端子15−2を介してプリント板のグランドと接続される。   Although not shown, a wiring pattern for connecting the signal pins of the semiconductor chip 11 and the balls 14 is disposed on the surface of the semiconductor chip 11 (downward in FIG. 1). The power plane 12 is connected to all the power pins of the semiconductor chip 11 and supplies power to the semiconductor chip 11 from the printed board via the flat plate terminal 15-1. The ground plane 13 is connected to all the ground pins of the semiconductor chip 11 and is connected to the ground of the printed board via the flat plate terminal 15-2.

フラットプレート端子15は、薄い板状のプレート端子であり導電性を持ち、図1のような形状に形成される。フラットプレート端子15は電源プレーン12又はグランドプレーン13とプリント板とを板状の形状で接続するので耐ノイズ性に優れるとともに、十分な電源容量を半導体チップ11に供給できる。   The flat plate terminal 15 is a thin plate-like plate terminal, has conductivity, and is formed in a shape as shown in FIG. Since the flat plate terminal 15 connects the power plane 12 or the ground plane 13 and the printed board in a plate shape, the flat plate terminal 15 is excellent in noise resistance and can supply a sufficient power capacity to the semiconductor chip 11.

図1では、電源プレーン12やグランドプレーン13の大きさに合わせた幅を持ったフラットプレート端子15を示しているが、フラットプレート端子15の幅は電源プレーン12やグランドプレーン13の大きさに合わせる必要はなく、必要とされる耐ノイズ性や電源容量に応じて幅を決めればよい。   In FIG. 1, the flat plate terminal 15 having a width according to the size of the power plane 12 or the ground plane 13 is shown, but the width of the flat plate terminal 15 is matched to the size of the power plane 12 or the ground plane 13. There is no need, and the width may be determined according to the required noise resistance and power supply capacity.

次に、半導体パッケージ10を実装するプリント板について説明する。図示しないが、プリント板は半導体パッケージ10のボール14と接着する部分と、フラットプレート端子15と接着する構成部品を持つ。ボール14と接着する構成部品はプリント板の1つのビアホールと接続しビアホールを介してプリント板の信号層の配線と接続する。フラットプレート端子15と接着する部分はプリント板の複数のビアホールと接続しプリント板の電源層或いはグランド層に接続する。   Next, a printed board on which the semiconductor package 10 is mounted will be described. Although not shown, the printed board has a part that adheres to the ball 14 of the semiconductor package 10 and a component that adheres to the flat plate terminal 15. The component bonded to the ball 14 is connected to one via hole of the printed board and connected to the wiring of the signal layer of the printed board through the via hole. A portion to be bonded to the flat plate terminal 15 is connected to a plurality of via holes of the printed board and connected to a power supply layer or a ground layer of the printed board.

図2は、プリント板の電源層のパターンを示した図である。黒い丸は信号用のビアホールの穴であり、白い丸は電源用のビアホールと接続する部分である。図2の例では図の右側の部分に電源用のビアホールがまとめられているが、これは電源用のフラットプレート端子15−1と接続するためのビアホールである。   FIG. 2 is a diagram showing a pattern of the power supply layer of the printed board. The black circle is a hole for a signal via hole, and the white circle is a portion connected to a via hole for power supply. In the example of FIG. 2, power supply via holes are gathered in the right part of the drawing, but this is a via hole for connection to the power supply flat plate terminal 15-1.

図2の例では、電源は主にこの部分のビアホールを使用して半導体パッケージ10に供給され、補助的にいくつかのボール14を使用して供給されるようになっているが、半導体パッケージ10に供給する電源を全てフラットプレート端子15−1から供給するようにしてもよい。図2では電源層のパターンについて説明したがグランド層のパターンも同様であるので説明は省略する。   In the example of FIG. 2, power is supplied to the semiconductor package 10 mainly using the via holes in this portion, and supplementarily supplied using several balls 14. All the power to be supplied may be supplied from the flat plate terminal 15-1. Although the power supply layer pattern has been described with reference to FIG. 2, the ground layer pattern is also the same, and a description thereof will be omitted.

このように、フラットプレート端子15付近はボール14と接続するための信号用のビアホールがないため、この領域の電源層/グランド層には多くの穴を開けなくてもよく、電源/グランドを供給するのにより適したパターンを実現することができる。従って、耐ノイズ性に優れた電源/グランドの供給が可能となる。   Thus, since there is no signal via hole for connecting to the ball 14 in the vicinity of the flat plate terminal 15, it is not necessary to make many holes in the power supply layer / ground layer in this region, and the power supply / ground is supplied. A more suitable pattern can be realized. Therefore, it is possible to supply power / ground having excellent noise resistance.

また、フラットプレート端子15により電源/グランドが大幅に強化されるため、従来と同レベルの耐ノイズ性を確保するのであれば、電源/グランドを供給するために使用するボール14数を大幅に削減することができる。従って、削減した電源/グランド用のボール14を電源やグランド以外の信号として利用することができるので、半導体パッケージ10の信号線数を増やすこともできる。   In addition, since the power / ground is greatly strengthened by the flat plate terminal 15, the number of balls 14 used for supplying the power / ground is greatly reduced if the same level of noise resistance as that of the prior art is ensured. can do. Therefore, since the reduced power / ground balls 14 can be used as signals other than the power and ground, the number of signal lines of the semiconductor package 10 can be increased.

以上の説明では、電源は1種類と想定して説明したが、半導体によっては2種類以上の電源の供給を必要とするものがある。この場合について電源が2種類必要な場合を例に説明する。図3は、2種類の電源供給を受ける第1の電源プレーン22−1と第2の電源プレーン22−2を積層し、さらに第1のグランドプレーン23−1と第2のグランドプレーン23−2を積層した半導体パッケージ20の構造を示した図である。図3(a)は側面から見た断面図であり図3(b)は上面から見た透視図である。   In the above description, the power source is assumed to be one type, but some semiconductors require the supply of two or more types of power source. In this case, a case where two types of power supplies are required will be described as an example. In FIG. 3, a first power plane 22-1 and a second power plane 22-2 that receive two types of power supplies are stacked, and further, a first ground plane 23-1 and a second ground plane 23-2 are stacked. 1 is a diagram showing a structure of a semiconductor package 20 in which are stacked. 3A is a cross-sectional view seen from the side, and FIG. 3B is a perspective view seen from the top.

第1の電源プレーン22−1は図の右側に配置されたフラットプレート端子25−1と接続し、第1のグランドプレーン23−1は図の左側に配置されたフラットプレート端子25−2と接続する。ここまでの構造は図1と同じである。図3では、さらに第2の電源プレーン22−2は図の下側に配置されたフラットプレート端子25−3と接続し、第2のグランドプレーン23−2は図の上側に配置されたフラットプレート端子25−4と接続する。   The first power plane 22-1 is connected to the flat plate terminal 25-1 arranged on the right side of the figure, and the first ground plane 23-1 is connected to the flat plate terminal 25-2 arranged on the left side of the figure. To do. The structure so far is the same as FIG. In FIG. 3, the second power plane 22-2 is further connected to a flat plate terminal 25-3 disposed on the lower side of the drawing, and the second ground plane 23-2 is a flat plate disposed on the upper side of the drawing. Connect to terminal 25-4.

このように図3の半導体パッケージ20は、四方にフラットプレート端子25を有した構成となっているが、プリント板との接続やプリント板の電源層/グランド層のパターンは図1の半導体パッケージ10の場合と同じであるので説明は省略する。ただし、プリント板は2種類の電源を供給する必要があるので電源層を2層以上持つか又は電源層を2つの領域に分ける必要がある点で相違する。   As described above, the semiconductor package 20 shown in FIG. 3 has the flat plate terminals 25 on all sides. However, the connection with the printed board and the pattern of the power supply layer / ground layer of the printed board are shown in FIG. Since this is the same as the case of FIG. However, since the printed board needs to supply two types of power, it is different in that it has two or more power layers or needs to be divided into two regions.

図4は、2種類の電源供給を受ける第1の電源プレーン32−1と第2の電源プレーン32−2を同層に配設した半導体パッケージ30の構造を上面からの透視図で示した図である。図4は、図1の電源プレーン12を電源プレーン32−1と第2の電源プレーン32−2に分割した構造を採り、電源プレーン32−1はフラットプレート端子35−1と接続し、第2の電源プレーン32−2はフラットプレート端子35−2と接続しそれぞれのフラットプレート端子35−1、35−2によりプリント板に接続される。グランドプレーン13はフラットプレート端子35−3を介してプリント板に接続する。   FIG. 4 is a perspective view showing the structure of the semiconductor package 30 in which the first power plane 32-1 and the second power plane 32-2 that receive two types of power supplies are disposed in the same layer as seen from above. It is. 4 employs a structure in which the power plane 12 of FIG. 1 is divided into a power plane 32-1 and a second power plane 32-2, and the power plane 32-1 is connected to the flat plate terminal 35-1, and the second The power plane 32-2 is connected to the flat plate terminal 35-2 and is connected to the printed board by the flat plate terminals 35-1 and 35-2. The ground plane 13 is connected to the printed board via a flat plate terminal 35-3.

以上説明したように、本発明の半導体パッケージは半導体パッケージ10、半導体パッケージ20、半導体パッケージ30のいずれの構成においても、電源やグランドをフラットプレート端子15、25、35によりプリント板に接続することができる。フラットプレート端子15、25、35は半導体パッケージの外周方向に伸びプリント板と接続するので、プリント板の電源層やグランド層が信号用のビアホールを避けるために穴あき形状となってしまう半導体パッケージの実装領域を避けて、プリント板の電源層やグランド層と接続が可能となる。これにより、本発明の半導体パッケージは、プリント板との間で電源とグランドを安定して接続することができ、耐ノイズ性を改善できる。   As described above, in the semiconductor package of the present invention, the power source and the ground can be connected to the printed board by the flat plate terminals 15, 25, 35 in any configuration of the semiconductor package 10, the semiconductor package 20, and the semiconductor package 30. it can. Since the flat plate terminals 15, 25, and 35 extend in the outer peripheral direction of the semiconductor package and are connected to the printed board, the power supply layer and the ground layer of the printed board have a perforated shape to avoid signal via holes. By avoiding the mounting area, it is possible to connect to the power supply layer and the ground layer of the printed board. Thereby, the semiconductor package of this invention can connect a power supply and a ground stably between printed boards, and can improve noise resistance.

また、電源やグランドをボール14ではなくフラットプレート端子15、25、35によりプリント板に接続できるので、従来ボール14に割り付けていた電源やグランドのボール14数を削減することができる。これにより、削減したボール14の領域をプリント板の配線領域として利用できるようになるので、プリント板の配線効率が向上する。或いは削減した電源やグランドのボール14を通常の信号として使用することができるので、半導体チップ11はより多くの信号を入出力ピンとして利用することができる。   Further, since the power source and the ground can be connected to the printed board by the flat plate terminals 15, 25, and 35 instead of the balls 14, it is possible to reduce the number of power and ground balls 14 that have been assigned to the balls 14 in the past. As a result, the reduced area of the ball 14 can be used as the wiring area of the printed board, and the wiring efficiency of the printed board is improved. Alternatively, since the reduced power supply and ground balls 14 can be used as normal signals, the semiconductor chip 11 can use more signals as input / output pins.

以上の説明では電源とグランドに対して専用のプレーンを半導体パッケージ内に設け、専用のプレーンに応じてフラットプレート端子を設けたものを示してきたが、電源やグランド以外の特別な信号に対して専用のプレーンとフラットプレート端子を設けた構成に対しても本発明を適用できる。特別な信号の層がプリント板に設けられていない場合でも専用のプレーンとフラットプレート端子によりボール14に比べて安定してプリント板に接続することができる。   In the above description, a plane dedicated to the power supply and the ground is provided in the semiconductor package, and a flat plate terminal is provided according to the dedicated plane. The present invention can also be applied to a configuration in which a dedicated plane and a flat plate terminal are provided. Even when a special signal layer is not provided on the printed board, the dedicated plane and the flat plate terminal can be connected to the printed board more stably than the ball 14.

また、各電源プレーン12、22、32と各グランドプレーン13、23と接続する各フラットプレート端子15、25、35の側面方向について一例を示して説明したが、フラットプレート端子15、25、35を取り付ける側面方向は図1、図2、図3で説明した方向に限定するわけではない。   Moreover, although the example of the side surface direction of each flat plate terminal 15, 25, 35 connected to each power plane 12, 22, 32 and each ground plane 13, 23 has been described, the flat plate terminals 15, 25, 35 are The direction of the side surface to be attached is not limited to the direction described with reference to FIGS.

例えば、図1の半導体パッケージ10は、電源用のフラットプレート端子15−1とグランド用のフラットプレート端子15−2と対向しない側面方向に取り付けてもよいし、図3の2つの電源用のフラットプレート端子35−1と35−2のように同じ側面方向に2分割して取り付けてもよい。図3の半導体パッケージ20も半導体パッケージ10と同様で、特にフラットプレート端子を取り付ける側面方向を限定したものではない。図4の半導体パッケージ30は電源プレーン32−1と32−2を同層に分割するが、フラットプレート端子35−1と35−2は図4のように同一側面方向の左側に分割して取り付ける必要はなく、図4の上への側面方向に側面幅を持った形状で取り付けてもよい。   For example, the semiconductor package 10 of FIG. 1 may be attached in a side surface direction that does not face the flat plate terminal 15-1 for power supply and the flat plate terminal 15-2 for ground, or the two flats for power supply of FIG. The plate terminals 35-1 and 35-2 may be attached by being divided into two in the same side surface direction. The semiconductor package 20 of FIG. 3 is the same as the semiconductor package 10 and does not particularly limit the side surface direction to which the flat plate terminal is attached. The semiconductor package 30 of FIG. 4 divides the power planes 32-1 and 32-2 into the same layer, but the flat plate terminals 35-1 and 35-2 are divided and attached to the left side in the same side surface direction as shown in FIG. It is not necessary, and it may be attached in a shape having a lateral width in the lateral direction upward in FIG.

次に、上述の半導体パッケージを搭載したボードについて説明する。図5は半導体パッケージを搭載したボードの一例を示した図である。図5の例では、半導体パッケージ搭載ボード40はプリント板41に半導体パッケージ10と半導体パッケージ20とコネクタ42とその他の電子部品を搭載している。図5の例では半導体パッケージ搭載ボード40は本発明の半導体パッケージを2つ搭載するが、少なくとも半導体パッケージ10、20、30のうち1つ搭載すればよい。   Next, a board on which the above-described semiconductor package is mounted will be described. FIG. 5 is a diagram showing an example of a board on which a semiconductor package is mounted. In the example of FIG. 5, the semiconductor package mounting board 40 has a semiconductor package 10, a semiconductor package 20, a connector 42, and other electronic components mounted on a printed board 41. In the example of FIG. 5, two semiconductor packages of the present invention are mounted on the semiconductor package mounting board 40, but at least one of the semiconductor packages 10, 20, and 30 may be mounted.

プリント板41は、電源層とグランド層を持っており、半導体パッケージ10、20、30のフラットプレート15、25、35と接続して電気的に接続できる構造を持っている。コネクタ42は半導体パッケージ搭載ボード40を搭載する電子機器と接続するためのコネクタであるが、コネクタ42の代わりにケーブルで電子機器と接続するように構成してもかまわない。また、半導体パッケージ搭載ボード40が電子機器の主たるボード(マザーボード)である場合はコネクタやケーブルはない場合もある。   The printed board 41 has a power supply layer and a ground layer, and has a structure that can be electrically connected to the flat plates 15, 25, and 35 of the semiconductor packages 10, 20, and 30. The connector 42 is a connector for connecting to an electronic device on which the semiconductor package mounting board 40 is mounted. However, the connector 42 may be configured to be connected to the electronic device using a cable instead of the connector 42. In addition, when the semiconductor package mounting board 40 is a main board (motherboard) of an electronic device, there may be no connector or cable.

図6は、本発明の半導体パッケージ搭載ボード40を搭載した電子機器50を示した図である。電子機器50は少なくとも半導体パッケージ搭載ボード40を1以上搭載する。電子機器50としては、情報処理装置、通信装置、交換機、電化製品、各種装置に組み込まれる電子機器等が有り、特に分野を限定することなく半導体パッケージ搭載ボード40を搭載した装置であれば本発明を適用できる。   FIG. 6 is a diagram showing an electronic device 50 on which the semiconductor package mounting board 40 of the present invention is mounted. The electronic device 50 has at least one semiconductor package mounting board 40 mounted thereon. Examples of the electronic device 50 include an information processing device, a communication device, an exchange, an electric appliance, an electronic device incorporated in various devices, and the like, and any device that has the semiconductor package mounting board 40 mounted thereon without any particular limitation. Can be applied.

本発明の電子機器50は半導体パッケージ搭載ボード40を搭載し、本発明の半導体パッケージ搭載ボード40は半導体パッケージ10、20、30のいずれか1以上を搭載するので、本発明の電子機器50及び本発明の半導体パッケージ搭載ボード40は電源やグランドの耐ノイズ性を向上しノイズに強い安定した動作を実現できる。   Since the electronic device 50 according to the present invention is equipped with the semiconductor package mounting board 40, and the semiconductor package mounting board 40 according to the present invention is mounted with any one or more of the semiconductor packages 10, 20, and 30, the electronic device 50 according to the present invention and the present invention. The semiconductor package mounting board 40 of the invention can improve the noise resistance of the power source and the ground, and can realize a stable operation resistant to noise.

以上のように、半導体パッケージをプリント板に接続する方法において、本発明は半導体チップ11の特定の信号である電源やグランドを専用に設けたフラットプレート端子15、25、35を介してプリント板に接続することができ、また、半導体パッケージ10、20、30の裏面の信号端子とフラットプレート端子15、25、35の双方を介してプリント板に接続することができる。   As described above, in the method of connecting the semiconductor package to the printed board, the present invention provides the printed board with the flat plate terminals 15, 25, and 35 that are exclusively provided with the power supply and the ground that are specific signals of the semiconductor chip 11. It can be connected, and can be connected to the printed board via both the signal terminals on the back surface of the semiconductor packages 10, 20, 30 and the flat plate terminals 15, 25, 35.

従って、本発明は必要とされるノイズ耐力に応じて、電源やグランドをフラットプレート端子15、25、35のみを介してプリント板に接続したり、電源やグランドをフラットプレート端子15、25、35のみでは不足するノイズ耐力に応じた数だけ信号端子を用いてプリント板に接続したりすることで十分で効率のよい接続方法を選択することができる。   Therefore, according to the present invention, the power source or the ground is connected to the printed board only through the flat plate terminals 15, 25, 35 or the power source or the ground is connected to the flat plate terminals 15, 25, 35 according to the required noise tolerance. A sufficient and efficient connection method can be selected by connecting to the printed board using signal terminals in the number corresponding to the noise tolerance that is insufficient.

本発明は半導体パッケージと、半導体パッケージを搭載したボードと、そのボードを搭載した電子機器全般に適用することができる。すなわち、半導体を搭載する機器や装置に対して適用が可能である。   The present invention can be applied to a semiconductor package, a board on which the semiconductor package is mounted, and an electronic device in which the board is mounted. That is, the present invention can be applied to a device or apparatus on which a semiconductor is mounted.

本発明の半導体パッケージ10の構造を示した図である。It is the figure which showed the structure of the semiconductor package 10 of this invention. 本発明のプリント板の電源層のパターンの一例を示した図である。It is the figure which showed an example of the pattern of the power supply layer of the printed circuit board of this invention. 本発明の2層の電源プレーンを持った半導体パッケージ20の構造を示した図である。It is the figure which showed the structure of the semiconductor package 20 with the 2 layer power supply plane of this invention. 本発明の1層に2つの電源プレーンを持った半導体パッケージ30の構造を示した図である。It is the figure which showed the structure of the semiconductor package 30 which has two power supply planes in 1 layer of this invention. 本発明の半導体パッケージ搭載ボード40の一例を示した図である。It is the figure which showed an example of the semiconductor package mounting board 40 of this invention. 本発明の半導体パッケージ搭載ボード40を搭載した電子機器50を示した図である。It is the figure which showed the electronic device 50 carrying the semiconductor package mounting board 40 of this invention. 従来の半導体パッケージを搭載したプリント板の電源層のパターンの一例を示した図である。It is the figure which showed an example of the pattern of the power supply layer of the printed circuit board carrying the conventional semiconductor package.

符号の説明Explanation of symbols

10 半導体パッケージ
11 半導体チップ
12 電源プレーン
13 グランドプレーン
14 ボール
15−1、15−2 フラットプレート端子
20 半導体パッケージ
22−1、22−2 電源プレーン
23−1、23−2 グランドプレーン
25−1、25−2、25−3、25−4 フラットプレート端子
30 半導体パッケージ
32−1、32−2 電源プレーン
35−1、35−2、35−3 フラットプレート端子
40 半導体パッケージ搭載ボード
41 プリント板
50 電子機器
DESCRIPTION OF SYMBOLS 10 Semiconductor package 11 Semiconductor chip 12 Power plane 13 Ground plane 14 Ball | bowl 15-1, 15-2 Flat plate terminal 20 Semiconductor package 22-1, 22-2 Power plane 23-1, 23-2 Ground plane 25-1, 25 -2, 25-3, 25-4 Flat plate terminal 30 Semiconductor package 32-1, 32-2 Power plane 35-1, 35-2, 35-3 Flat plate terminal 40 Semiconductor package mounting board 41 Printed board 50 Electronic equipment

Claims (16)

半導体チップを搭載し、半導体チップの入出力ピンを電気的に外部へ接続する複数の信号端子を裏面に設け、半導体チップの特定の信号と接続するプレーンを半導体チップの背面に平行に設けた半導体パッケージであって、
プレーンと外部とを電気的に接続する板状のプレート端子を側面に設けたことを特徴とする半導体パッケージ。
A semiconductor with a semiconductor chip mounted, a plurality of signal terminals that electrically connect the input / output pins of the semiconductor chip to the outside, and a plane that connects a specific signal of the semiconductor chip to the back of the semiconductor chip A package,
A semiconductor package characterized in that a plate-like plate terminal for electrically connecting a plane and the outside is provided on a side surface.
前記プレート端子は、前記半導体パッケージの側面から外部へ出て前記信号端子の方向に鈍角に折り曲がり、さらに前記の複数の信号端子が並ぶ面の延長上の位置で折れ曲がった形状を特徴とする請求項1の半導体パッケージ。 The plate terminal has a shape that protrudes from the side surface of the semiconductor package to the outside and is bent at an obtuse angle in the direction of the signal terminal, and further bent at a position on an extension of a surface where the plurality of signal terminals are arranged. Item 1. A semiconductor package according to item 1. 前記特定の信号は、グランド又は電源であることを特徴とする請求項1の半導体パッケージ。 2. The semiconductor package according to claim 1, wherein the specific signal is a ground or a power source. 半導体チップを搭載し、半導体チップの入出力ピンを電気的に外部へ接続する複数の信号端子を裏面に設け、半導体チップの電源と接続する電源プレーンを半導体チップの背面に平行に設け、半導体チップのグランドと接続するグランドプレーンを半導体チップの背面に平行に設けた半導体パッケージであって、
電源プレーンと外部を電気的に接続する板状の第1のプレート端子を側面に設け、グランドプレーンと外部を電気的に接続する板状の第2のプレート端子を第1のプレート端子と異なる側面に設けたことを特徴とする半導体パッケージ。
A semiconductor chip is mounted, a plurality of signal terminals for electrically connecting the input / output pins of the semiconductor chip to the outside are provided on the back surface, and a power plane for connecting to the power source of the semiconductor chip is provided in parallel on the back surface of the semiconductor chip. A semiconductor package in which a ground plane connected to the ground of the semiconductor chip is provided in parallel to the back surface of the semiconductor chip,
A plate-like first plate terminal that electrically connects the power plane and the outside is provided on the side surface, and a plate-like second plate terminal that electrically connects the ground plane and the outside is a side surface different from the first plate terminal. A semiconductor package characterized by being provided in the above.
前記半導体チップは前記電源に加えて第2の電源を有し、前記半導体チップの第2の電源と接続する第2の電源プレーンを前記半導体チップの背面に平行に設け、第2の電源プレーンと外部を電気的に接続する板状の第3のプレート端子を第1のプレート端子又は第2のプレート端子と別の側面に設けたことを特徴とする請求項4の半導体パッケージ。 The semiconductor chip has a second power source in addition to the power source, and a second power plane connected to the second power source of the semiconductor chip is provided in parallel to the back surface of the semiconductor chip, 5. The semiconductor package according to claim 4, wherein a plate-like third plate terminal for electrically connecting the outside is provided on a side surface different from the first plate terminal or the second plate terminal. 前記半導体チップは前記電源に加えて第2の電源を有し、前記電源プレーンを前記半導体チップの電源に接続する第1の電源プレーンと前記半導体チップの第2の電源に接続する第2の電源プレーンに分割し、前記第1のプレート端子を第1の電源プレーンと接続する第3のプレート端子と第2の電源プレーンに接続する第4のプレート端子に分割したことを特徴とする請求項4の半導体パッケージ。 The semiconductor chip has a second power source in addition to the power source, a first power plane connecting the power plane to the power source of the semiconductor chip, and a second power source connecting the second power source of the semiconductor chip. 5. The board is divided into planes, and the first plate terminal is divided into a third plate terminal connected to the first power plane and a fourth plate terminal connected to the second power plane. Semiconductor package. 半導体パッケージをプリント板に搭載したボードであって、
半導体パッケージは、半導体チップを搭載し、半導体チップの入出力ピンを電気的にプリント板へ接続する複数の信号端子をプリント板に対向する面に設け、半導体チップの特定の信号と接続するプレーンを半導体チップの背面に平行に設け、プレーンと外部とを電気的に接続する板状のプレート端子を側面に設け、
半導体チップの信号を複数の信号端子を介してプリント板に接続するとともに、特定の信号をプレート端子を介してプリント板に接続することを特徴とするボード。
A board with a semiconductor package mounted on a printed board,
A semiconductor package is equipped with a semiconductor chip, and a plurality of signal terminals for electrically connecting the input / output pins of the semiconductor chip to the printed board are provided on a surface facing the printed board, and a plane for connecting with a specific signal of the semiconductor chip is provided. Provided in parallel to the back of the semiconductor chip, plate-like plate terminals that electrically connect the plane and the outside are provided on the side,
A board characterized in that a signal of a semiconductor chip is connected to a printed board through a plurality of signal terminals, and a specific signal is connected to the printed board through a plate terminal.
前記半導体チップの特定の信号を、前記プレート端子を介して前記プリント板に接続するとともに、前記信号端子を介して前記プリント板に接続することを特徴とする請求項7のボード。 8. The board according to claim 7, wherein a specific signal of the semiconductor chip is connected to the printed board through the plate terminal and to the printed board through the signal terminal. 半導体パッケージをプリント板に搭載したボードであって、
半導体パッケージは、半導体チップを搭載し、半導体チップの入出力ピンを電気的に外部へ接続する複数の信号端子を裏面に設け、半導体チップの電源と接続する電源プレーンを半導体チップの背面に平行に設け、半導体チップのグランドと接続するグランドプレーンを半導体チップの背面に平行に設け、
電源プレーンと外部を電気的に接続する板状の第1のプレート端子を側面に設け、グランドプレーンと外部を電気的に接続する板状の第2のプレート端子を第1のプレート端子と異なる側面に設け、
半導体チップの信号を複数の信号端子を介してプリント板に接続するとともに、半導体チップの電源を電源プレーンと第1のプレート端子を介してプリント板に接続し半導体チップのグランドをグランドプレーンと第2のプレート端子を介してプリント板に接続することを特徴とするボード。
A board with a semiconductor package mounted on a printed board,
A semiconductor package is equipped with a semiconductor chip, and a plurality of signal terminals for electrically connecting input / output pins of the semiconductor chip to the outside are provided on the back surface, and a power plane connected to the power source of the semiconductor chip is parallel to the back surface of the semiconductor chip. Provide a ground plane connected to the ground of the semiconductor chip in parallel to the back surface of the semiconductor chip,
A plate-like first plate terminal that electrically connects the power plane and the outside is provided on the side surface, and a plate-like second plate terminal that electrically connects the ground plane and the outside is a side surface different from the first plate terminal. Provided in
The signal of the semiconductor chip is connected to the printed board through a plurality of signal terminals, the power source of the semiconductor chip is connected to the printed board through the power plane and the first plate terminal, and the ground of the semiconductor chip is connected to the ground plane and the second board. A board characterized by being connected to a printed board via a plate terminal.
前記プリント板は信号と電源層とグランド層を有し、電源層は前記第1のプレート端子と複数のビアホールを介して接続し、グランド層は前記第2のプレート端子と複数のビアホールを介して接続することを特徴とする請求項9のボード。 The printed board includes a signal, a power supply layer, and a ground layer, the power supply layer is connected to the first plate terminal via a plurality of via holes, and the ground layer is connected to the second plate terminal and a plurality of via holes. The board of claim 9, wherein the board is connected. 半導体パッケージをプリント板に搭載したボードを搭載する電子機器であって、
半導体パッケージは、半導体チップを搭載し、半導体チップの入出力ピンを電気的に外部へ接続する複数の信号端子と、半導体チップの特定の信号と接続し半導体チップの背面に平行に設けられたプレーンを有し、プレーンと半導体パッケージの外部とを電気的に接続する板状のプレート端子を半導体パッケージの側面に設けたことを特徴とする電子機器。
An electronic device equipped with a board having a semiconductor package mounted on a printed board,
A semiconductor package has a semiconductor chip mounted thereon, a plurality of signal terminals that electrically connect input / output pins of the semiconductor chip to the outside, and a plane that is connected to a specific signal of the semiconductor chip and is provided in parallel on the back surface of the semiconductor chip An electronic apparatus comprising: a plate-like plate terminal electrically connected to a plane and the outside of the semiconductor package on a side surface of the semiconductor package.
前記半導体チップの特定の信号を前記プレート端子を介して前記プリント板に接続するとともに、前記信号端子を介して前記プリント板に接続することを特徴とする請求項11の電子機器。 12. The electronic apparatus according to claim 11, wherein a specific signal of the semiconductor chip is connected to the printed board through the plate terminal and is connected to the printed board through the signal terminal. 半導体パッケージをプリント板に搭載したボードを搭載する電子機器であって、
半導体パッケージは、半導体チップを搭載し、半導体チップの入出力ピンを電気的に外部へ接続する複数の信号端子を裏面に設け、半導体チップの電源と接続する電源プレーンを半導体チップの背面に平行に設け、半導体チップのグランドと接続するグランドプレーンを半導体チップの背面に平行に設け、
電源プレーンと外部を電気的に接続する板状の第1のプレート端子を側面に設け、グランドプレーンと外部を電気的に接続する板状の第2のプレート端子を第1のプレート端子と異なる側面に設け、
半導体チップの信号を複数の信号端子を介してプリント板に接続するとともに、半導体チップの電源を電源プレーンと第1のプレート端子を介してプリント板に接続し半導体チップのグランドをグランドプレーンと第2のプレート端子を介してプリント板に接続することを特徴とする電子機器。
An electronic device equipped with a board having a semiconductor package mounted on a printed board,
A semiconductor package is equipped with a semiconductor chip, and a plurality of signal terminals for electrically connecting input / output pins of the semiconductor chip to the outside are provided on the back surface, and a power plane connected to the power source of the semiconductor chip is parallel to the back surface of the semiconductor chip. Provide a ground plane connected to the ground of the semiconductor chip in parallel to the back surface of the semiconductor chip,
A plate-like first plate terminal that electrically connects the power plane and the outside is provided on the side surface, and a plate-like second plate terminal that electrically connects the ground plane and the outside is a side surface different from the first plate terminal. Provided in
The signal of the semiconductor chip is connected to the printed board through a plurality of signal terminals, the power source of the semiconductor chip is connected to the printed board through the power plane and the first plate terminal, and the ground of the semiconductor chip is connected to the ground plane and the second board. An electronic device connected to a printed board through a plate terminal.
半導体パッケージとプリント板の接続方法であって、
半導体パッケージは、半導体チップを搭載し、半導体チップの入出力ピンを電気的にプリント板へ接続する複数の信号端子をプリント板に対向する面に設け、半導体チップの特定の信号と接続するプレーンを半導体チップの背面に平行に設け、プレーンと外部とを電気的に接続する板状のプレート端子を側面に設け、
半導体チップの信号を複数の信号端子を介してプリント板に接続するとともに、特定の信号をプレート端子を介してプリント板に接続することを特徴とする接続方法。
A method for connecting a semiconductor package and a printed board,
A semiconductor package is equipped with a semiconductor chip, and a plurality of signal terminals for electrically connecting the input / output pins of the semiconductor chip to the printed board are provided on a surface facing the printed board, and a plane for connecting with a specific signal of the semiconductor chip is provided. Provided in parallel to the back of the semiconductor chip, plate-like plate terminals that electrically connect the plane and the outside are provided on the side,
A connection method comprising: connecting a signal of a semiconductor chip to a printed board through a plurality of signal terminals; and connecting a specific signal to the printed board through a plate terminal.
前記半導体チップの特定の信号を前記プレート端子を介して前記プリント板に接続するとともに、前記信号端子を介して前記プリント板に接続することを特徴とする請求項14の接続方法。 The connection method according to claim 14, wherein a specific signal of the semiconductor chip is connected to the printed board through the plate terminal and is connected to the printed board through the signal terminal. 半導体パッケージとプリント板の接続方法であって、
半導体パッケージは、半導体チップを搭載し、半導体チップの入出力ピンを電気的に外部へ接続する複数の信号端子を裏面に設け、半導体チップの電源と接続する電源プレーンを半導体チップの背面に平行に設け、半導体チップのグランドと接続するグランドプレーンを半導体チップの背面に平行に設け、
電源プレーンと外部を電気的に接続する板状の第1のプレート端子を側面に設け、グランドプレーンと外部を電気的に接続する板状の第2のプレート端子を第1のプレート端子と異なる側面に設け、
半導体チップの信号を複数の信号端子を介してプリント板に接続するとともに、半導体チップの電源を電源プレーンと第1のプレート端子を介してプリント板に接続し半導体チップのグランドをグランドプレーンと第2のプレート端子を介してプリント板に接続することを特徴とする接続方法。
A method for connecting a semiconductor package and a printed board,
A semiconductor package is equipped with a semiconductor chip, and a plurality of signal terminals for electrically connecting input / output pins of the semiconductor chip to the outside are provided on the back surface, and a power plane connected to the power source of the semiconductor chip is parallel to the back surface of the semiconductor chip. Provide a ground plane connected to the ground of the semiconductor chip in parallel to the back surface of the semiconductor chip,
A plate-like first plate terminal that electrically connects the power plane and the outside is provided on the side surface, and a plate-like second plate terminal that electrically connects the ground plane and the outside is a side surface different from the first plate terminal. Provided in
The signal of the semiconductor chip is connected to the printed board through a plurality of signal terminals, the power source of the semiconductor chip is connected to the printed board through the power plane and the first plate terminal, and the ground of the semiconductor chip is connected to the ground plane and the second board. Connecting to a printed board via a plate terminal.
JP2006170411A 2006-06-20 2006-06-20 Semiconductor package, board, electronic device, and method for connecting semiconductor package and printed board Expired - Fee Related JP4382774B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006170411A JP4382774B2 (en) 2006-06-20 2006-06-20 Semiconductor package, board, electronic device, and method for connecting semiconductor package and printed board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006170411A JP4382774B2 (en) 2006-06-20 2006-06-20 Semiconductor package, board, electronic device, and method for connecting semiconductor package and printed board

Publications (2)

Publication Number Publication Date
JP2008004634A true JP2008004634A (en) 2008-01-10
JP4382774B2 JP4382774B2 (en) 2009-12-16

Family

ID=39008801

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006170411A Expired - Fee Related JP4382774B2 (en) 2006-06-20 2006-06-20 Semiconductor package, board, electronic device, and method for connecting semiconductor package and printed board

Country Status (1)

Country Link
JP (1) JP4382774B2 (en)

Also Published As

Publication number Publication date
JP4382774B2 (en) 2009-12-16

Similar Documents

Publication Publication Date Title
JP4746770B2 (en) Semiconductor device
US5825630A (en) Electronic circuit board including a second circuit board attached there to to provide an area of increased circuit density
CN100390969C (en) Semiconductor device with a plurality of transistors
CN1842248B (en) Device and method for offset grid decoupling of ball grid array
US8446738B2 (en) Motherboard assembly for interconnecting and distributing signals and power
CN1203546C (en) High density design for organic chip carrier
US20080078571A1 (en) Device mounting board and semiconductor module
US7161812B1 (en) System for arraying surface mount grid array contact pads to optimize trace escape routing for a printed circuit board
CN100534276C (en) Laminated socket contacts
KR101340512B1 (en) Semiconductor chip package and printed circuit board assembly having the same
US7438558B1 (en) Three-dimensional stackable die configuration for an electronic circuit board
US11764151B2 (en) Connection of several circuits of an electronic chip
CN101031995B (en) Split Film Capacitors for Multi-Voltage
JP4020795B2 (en) Semiconductor device
US6888064B2 (en) Modular packaging arrangements and methods
US20060138630A1 (en) Stacked ball grid array packages
JP4382774B2 (en) Semiconductor package, board, electronic device, and method for connecting semiconductor package and printed board
US8026449B2 (en) Circuit board with ESD protection and electronic device using same
US20070238324A1 (en) Electrical connector
CN100557799C (en) Power semiconductor assembly
KR101046871B1 (en) Mounting member of semiconductor device, package of semiconductor device, and driving device of semiconductor device
CN1971897B (en) Ball grid array wiring structure
KR20160067571A (en) Printed circuit board
JP2003068968A (en) Semiconductor integrated circuit device
US7939951B2 (en) Mounting substrate and electronic apparatus

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20080617

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20090519

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090602

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090609

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090804

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090901

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090917

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121002

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4382774

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131002

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees