[go: up one dir, main page]

JP2008003347A - Electro-optical device drive circuit, electro-optical device drive method, electro-optical device, and electronic apparatus - Google Patents

Electro-optical device drive circuit, electro-optical device drive method, electro-optical device, and electronic apparatus Download PDF

Info

Publication number
JP2008003347A
JP2008003347A JP2006173448A JP2006173448A JP2008003347A JP 2008003347 A JP2008003347 A JP 2008003347A JP 2006173448 A JP2006173448 A JP 2006173448A JP 2006173448 A JP2006173448 A JP 2006173448A JP 2008003347 A JP2008003347 A JP 2008003347A
Authority
JP
Japan
Prior art keywords
circuit
signal
line
electro
optical device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006173448A
Other languages
Japanese (ja)
Inventor
Katsutoshi Ueno
勝利 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006173448A priority Critical patent/JP2008003347A/en
Publication of JP2008003347A publication Critical patent/JP2008003347A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

【課題】液晶装置等の電気光学装置において、消費電力を低減する。
【解決手段】電気光学装置用駆動回路は、走査線11aを介して複数の画素部に走査信号Giを供給する走査線駆動回路104と、複数の画素部にデータ線を介して画像信号VIDを供給するデータ線駆動回路101及びサンプリング回路7と、入力画像データDATAをデジタル信号からアナログ信号へ変換するDA変換を実行して、画像信号VIDとして出力するDA変換回路200とを備える。更に、1本の走査線11aに対応する1ライン分の入力画像データDATAの階調値が互いに同一である場合には、DA変換の実行を停止するように、DA変換回路200を制御する制御回路300を備える。
【選択図】図3
Power consumption is reduced in an electro-optical device such as a liquid crystal device.
An electro-optical device driving circuit includes a scanning line driving circuit for supplying a scanning signal Gi to a plurality of pixel portions via a scanning line, and an image signal VID for the plurality of pixel portions via a data line. A data line driving circuit 101 and a sampling circuit 7 to be supplied, and a DA conversion circuit 200 that performs DA conversion for converting the input image data DATA from a digital signal to an analog signal and outputs it as an image signal VID. Further, when the gradation values of the input image data DATA for one line corresponding to one scanning line 11a are the same, the control for controlling the DA conversion circuit 200 to stop the execution of the DA conversion. A circuit 300 is provided.
[Selection] Figure 3

Description

本発明は、例えば液晶装置等の電気光学装置に搭載される電気光学装置用駆動回路及びその駆動方法、並びに、該電気光学装置、更に該電気光学装置を備えて構成される電子機器の技術分野に関する。   The present invention relates to a driving circuit for an electro-optical device mounted on an electro-optical device such as a liquid crystal device, a driving method thereof, and the technical field of the electro-optical device and an electronic apparatus including the electro-optical device. About.

この種の駆動回路は、例えば液晶装置等の電気光学装置の基板上に、データ線を駆動するためのデータ線駆動回路や走査線を駆動するための走査線駆動回路等として作り込まれる。その動作時には、データ線駆動回路は、画像信号線に供給される画像信号をサンプリングパルスのタイミングでサンプリングし、データ線に供給するように構成される。   This type of drive circuit is built as a data line drive circuit for driving data lines, a scan line drive circuit for driving scan lines, or the like on a substrate of an electro-optical device such as a liquid crystal device. During the operation, the data line driving circuit is configured to sample the image signal supplied to the image signal line at the timing of the sampling pulse and supply it to the data line.

ここで、電気光学装置においては、表示階調に応じた画像信号を各データ線に供給する必要がある。一般に、表示階調は画像データ(即ち、デジタル形式の画像信号)として与えられることが多く、この種の駆動回路には、画像データをデジタル信号からアナログ信号へDA(Digital to Analog)変換して画像信号として出力するDA変換回路が設けられることが多い。例えば特許文献1では、直列接続された複数の抵抗を含む電圧分割型のDA変換回路が開示されている。   Here, in the electro-optical device, it is necessary to supply an image signal corresponding to the display gradation to each data line. In general, the display gradation is often given as image data (that is, a digital image signal), and this type of drive circuit converts the image data from a digital signal to an analog signal by DA (Digital to Analog). In many cases, a DA conversion circuit that outputs an image signal is provided. For example, Patent Document 1 discloses a voltage division type DA converter circuit including a plurality of resistors connected in series.

特開2000−305527号公報JP 2000-305527 A

しかしながら、上述の如きDA変換回路によって画像データの全てをDA変換して画像信号としてデータ線に供給したのでは、DA変換回路内の抵抗に電流が流れることによる消費電力が増大してしまうおそれがあるという技術的問題点がある。   However, if all the image data is DA-converted by the DA conversion circuit as described above and supplied to the data line as an image signal, power consumption may increase due to current flowing through the resistor in the DA conversion circuit. There is a technical problem.

本発明は、例えば上述した問題点に鑑みなされたものであり、消費電力の低減を可能とする電気光学装置用駆動回路及び電気光学装置用駆動方法、並びにこれらを適用した電気光学装置及び電子機器を提供することを課題とする。   The present invention has been made in view of the above-described problems, for example, and a driving circuit for an electro-optical device and a driving method for an electro-optical device capable of reducing power consumption, and an electro-optical device and an electronic apparatus to which these are applied. It is an issue to provide.

本発明に係る電気光学装置用駆動回路は上記課題を解決するために、互いに交差して延びる複数のデータ線及び複数の走査線と、前記データ線及び前記走査線に夫々電気的に接続された複数の画素部とを備えた電気光学装置を駆動する電気光学装置用駆動回路であって、前記走査線を介して前記複数の画素部に走査信号を供給する走査線駆動回路と、前記複数の画素部に前記データ線を介して画像信号を供給する画像信号供給回路と、画像データをデジタル信号からアナログ信号へ変換するDA変換を実行し、前記アナログ信号へ変換された画像データを、前記画像信号として前記画像信号供給回路へ出力するDA変換回路と、1本の前記走査線に対応する1ライン分の前記画像データの階調値が互いに同一である場合には、前記DA変換の実行を停止するように、前記DA変換回路を制御する制御手段とを備える。   In order to solve the above-described problem, the electro-optical device driving circuit according to the present invention is electrically connected to the data lines and the scanning lines, and to the data lines and the scanning lines. An electro-optical device driving circuit that drives an electro-optical device including a plurality of pixel units, the scanning line driving circuit supplying a scanning signal to the plurality of pixel units via the scanning lines, and the plurality of the plurality of pixel units An image signal supply circuit that supplies an image signal to the pixel portion via the data line; and DA conversion that converts the image data from a digital signal to an analog signal, and the image data converted into the analog signal is converted into the image signal When the tone value of the image data for one line corresponding to one scanning line and the DA conversion circuit that outputs the signal to the image signal supply circuit are the same, the DA conversion To stop the line, and a control means for controlling the DA converter.

本発明に係る電気光学装置用駆動回路によれば、その動作時には、走査線駆動回路が走査線を水平走査して選択した画素部列に、例えばデータ線駆動回路、サンプリング回路等から構成される画像信号供給回路がデータ線を介して画像信号を供給する。これにより、複数の画素部が例えばマトリクス状に配列された表示領域における画像表示が可能となる。   According to the electro-optical device driving circuit of the present invention, during the operation, the scanning line driving circuit is configured by, for example, a data line driving circuit, a sampling circuit, or the like in the pixel unit column selected by scanning the scanning line horizontally. An image signal supply circuit supplies an image signal via the data line. As a result, it is possible to display an image in a display area in which a plurality of pixel portions are arranged in a matrix, for example.

尚、各画素部は、例えば液晶素子、有機EL素子等の表示素子、例えばスイッチングTFT(Thin Film Transistor)等のスイッチング素子や、例えば蓄積容量等の電子素子、更に各種配線、各種電極等を含んで構成される。   Each pixel unit includes a display element such as a liquid crystal element and an organic EL element, a switching element such as a switching TFT (Thin Film Transistor), an electronic element such as a storage capacitor, and various wirings and various electrodes. Consists of.

本発明では、例えば外部回路からデジタル信号として供給される画像データが、DA変換回路によってアナログ信号に変換された後、画像信号として画像信号供給回路に供給される。DA変換回路は、例えば電圧分割型(或いは抵抗分割型)の回路として構成できる、即ち、直列接続された複数の抵抗からなるラダー回路を含んで構成できる。尚、DA変換回路は、電気光学装置を構成する基板上に内蔵回路として設けてもよいし、このような基板とは別体の例えば外付けIC(Integrated Circuit)チップとして設けてもよい。   In the present invention, for example, image data supplied as a digital signal from an external circuit is converted into an analog signal by a DA conversion circuit and then supplied as an image signal to the image signal supply circuit. The DA conversion circuit can be configured as, for example, a voltage division type (or resistance division type) circuit, that is, can include a ladder circuit including a plurality of resistors connected in series. The DA conversion circuit may be provided as a built-in circuit on a substrate constituting the electro-optical device, or may be provided as, for example, an external IC (Integrated Circuit) chip separate from such a substrate.

本発明では特に、1本の走査線に対応する1ライン分の画像データの階調値が互いに同一である場合には、制御手段による制御下で、DA変換回路によるDA変換の実行が停止される。即ち、一の走査線に電気的に接続された1ライン分の複数の画素部(言い換えれば、走査線が延びる方向に沿った行方向に配列された1行分の複数の画素部)に互いに同一の階調値の画像信号が供給されるべき期間中(言い換えれば、表示画面における走査線に対応するラインが同一輝度或いは同一色で表示される期間中、例えば、横縦比が4:3の表示画面に、横縦比が16:9のワイドサイズの画像を表示する場合などに、表示画面における上下に位置する複数のラインを黒色で表示する期間中)は、DA変換回路によるDA変換が実行されない。典型的には、一又は複数のラインを同一の階調で表示する期間中には、DA変換回路への電源供給が停止される。このようにDA変換の実行が停止されていても、例えば、DA変換回路から画像信号供給回路への供給経路上に存在する、不変の或いは同一の階調値を有し続ける画像信号を、前述の同一の階調で表示する期間中に繰り返しサンプリングすることや、例えば、係る不変の或いは同一の階調値を有し続ける画像信号に等しい電位の所定電位(具体的には、(i)固定電位や、(ii)基準電位に対して正負反転する矩形電位など)の電源信号を画像信号に代えてDA変換回路から画像信号供給回路への供給経路上に、前述の同一の階調で表示する期間中に供給し続けることなどによって、画像信号供給回路による同一階調に係る画像信号の供給は可能である。即ち、階調値が同一である1ラインについては、DA変換の実行が停止されていても、DA変換の実行が通常通りに行われている場合と同様に、画像信号を供給可能である。このため、階調値が同一である1ラインについての表示は、画像データに対応した通りに、問題なく行われることになる。   In the present invention, in particular, when the gradation values of image data for one line corresponding to one scanning line are the same, execution of DA conversion by the DA conversion circuit is stopped under the control of the control means. The In other words, a plurality of pixel portions for one line electrically connected to one scanning line (in other words, a plurality of pixel portions for one row arranged in the row direction along the direction in which the scanning line extends) are mutually connected. During a period in which image signals having the same gradation value are to be supplied (in other words, during a period in which lines corresponding to scanning lines on the display screen are displayed with the same luminance or the same color, for example, the aspect ratio is 4: 3. When a wide-size image with an aspect ratio of 16: 9 is displayed on the display screen, a plurality of lines positioned on the top and bottom of the display screen are displayed in black). Is not executed. Typically, power supply to the DA converter circuit is stopped during a period in which one or more lines are displayed with the same gradation. Even if the execution of DA conversion is stopped in this way, for example, an image signal that exists on the supply path from the DA conversion circuit to the image signal supply circuit and that has an invariable or the same gradation value is used as described above. Sampling repeatedly during the same gray scale display period, or, for example, a predetermined potential equal to the image signal that remains unchanged or has the same gray scale value (specifically, (i) fixed) Instead of an image signal, a power supply signal (such as a potential or (ii) a rectangular potential that is inverted with respect to a reference potential) is displayed on the supply path from the DA converter circuit to the image signal supply circuit in the same gradation as described above. It is possible to supply image signals of the same gradation by the image signal supply circuit by continuing to supply during the period. That is, for one line having the same gradation value, an image signal can be supplied in the same way as when DA conversion is performed normally even if execution of DA conversion is stopped. For this reason, the display for one line having the same gradation value is performed without any problem as corresponding to the image data.

よって、一又は複数のラインを同一の階調で表示する期間中にDA変換回路において消費される消費電力を殆ど或いは完全に無くすことができる。従って、装置全体として低消費電力化を図ることが可能である。   Therefore, the power consumption consumed in the DA converter circuit during the period of displaying one or a plurality of lines with the same gradation can be eliminated almost or completely. Therefore, it is possible to reduce the power consumption of the entire apparatus.

尚、一又は複数のラインを同一の階調で表示する期間中は、画素部にはデータ線を介して、該階調に対応する電位を有する電源電位或いはプリチャージ電位が供給されることで、同一の階調のライン(即ち、同一輝度或いは同一色のライン)を表示してもよい。   Note that during the period in which one or a plurality of lines are displayed with the same gradation, a power supply potential or a precharge potential having a potential corresponding to the gradation is supplied to the pixel portion through the data line. , Lines of the same gradation (that is, lines of the same luminance or the same color) may be displayed.

本発明に係る電気光学装置用駆動回路の一態様では、前記DA変換回路は、第1の所定電位よりも高い電位を有する高電位基準電源と低い電位を有する低電位基準電源との間に直列に接続された複数の抵抗と、該複数の抵抗間の各接続点から前記画像データの階調値に応じた電位を有する前記画像信号を出力する変換手段とを備え、前記制御手段は、前記1ライン分の前記画像データの階調値が互いに同一である場合には、前記複数の抵抗に電流が流れないように、前記DA変換回路を制御する。   In one aspect of the electro-optical device drive circuit according to the present invention, the DA converter circuit is connected in series between a high potential reference power source having a potential higher than the first predetermined potential and a low potential reference power source having a low potential. A plurality of resistors connected to each other, and conversion means for outputting the image signal having a potential corresponding to the gradation value of the image data from each connection point between the plurality of resistors, and the control means includes When the gradation values of the image data for one line are the same, the DA converter circuit is controlled so that no current flows through the plurality of resistors.

この態様によれば、一又は複数のラインを同一の階調で表示する期間中は、DA変換回路内の複数の抵抗に電流が流れないように、制御手段によって制御される。よって、DA変換回路の有する複数の抵抗における消費電力を殆ど或いは完全に無くすことができる。   According to this aspect, during the period when one or a plurality of lines are displayed with the same gradation, the control means controls so that no current flows through the plurality of resistors in the DA conversion circuit. Therefore, the power consumption of the plurality of resistors included in the DA converter circuit can be almost or completely eliminated.

本発明に係る電気光学装置用駆動回路の他の態様では、前記データ線への前記画像信号の供給に先行する期間において、前記データ線をプリチャージするためのプリチャージ信号を、前記データ線に出力するプリチャージ回路を備える。   In another aspect of the electro-optical device drive circuit according to the present invention, a precharge signal for precharging the data line is supplied to the data line in a period preceding the supply of the image signal to the data line. A precharge circuit for outputting is provided.

この態様によれば、例えば1水平走査期間における水平帰線期間である、データ線への画像信号の供給に先行する期間において、データ線をプリチャージするためのプリチャージ信号がデータ線に供給される。よって、プリチャージ信号の電位を、一又は複数のラインを同一の階調で表示する期間中に表示すべき階調に対応した電位(例えば、黒色に対応した電位)に予め調整しておくことで、DA変換の実行が停止されている期間に同一の階調のラインを表示できる。   According to this aspect, a precharge signal for precharging the data line is supplied to the data line in a period preceding the supply of the image signal to the data line, for example, a horizontal blanking period in one horizontal scanning period. The Therefore, the potential of the precharge signal is adjusted in advance to a potential corresponding to a gradation to be displayed during a period in which one or a plurality of lines are displayed with the same gradation (for example, a potential corresponding to black). Thus, it is possible to display lines with the same gradation during a period in which execution of DA conversion is stopped.

本発明に係る電気光学装置用駆動回路の他の態様では、前記DA変換回路は、前記画像信号を、所定周期で電位が第2の所定電位に対して高位側の正極性と低位側の負極性とで極性反転するように、出力し、前記第2の所定電位よりも高い電位を有する高電位電源及び低い電位を有する低電位電源を、前記所定周期で交互に前記データ線を介して前記画素部に供給可能な電源電位供給手段を備える。   In another aspect of the drive circuit for an electro-optical device according to the present invention, the DA conversion circuit may be configured such that the image signal has a positive polarity on the higher side and a negative polarity on the lower side with respect to the second predetermined potential in a predetermined cycle. The high potential power source having a higher potential than the second predetermined potential and the low potential power source having a lower potential are alternately passed through the data line in the predetermined cycle. Power supply potential supply means that can be supplied to the pixel portion is provided.

この態様によれば、DA変換の実行が停止されている期間において、画像データがDA変換されて画像信号として画素部に供給されるのに代えて、画像信号が、例えば接地電位である、若しくは該接地電位に対して正又は負の基準電位である、第2の所定電位に対して、極性反転する所定周期で、高電位電源及び低電位電源が交互に画素部に供給されることによって、同一の階調のラインを表示できる。   According to this aspect, in the period in which the execution of the DA conversion is stopped, instead of the image data being DA converted and supplied to the pixel unit as an image signal, the image signal is, for example, a ground potential, or A high potential power source and a low potential power source are alternately supplied to the pixel portion in a predetermined cycle in which the polarity is inverted with respect to a second predetermined potential which is a positive or negative reference potential with respect to the ground potential. Lines with the same gradation can be displayed.

本発明に係る電気光学装置用駆動回路の他の態様では、前記画像データの階調値に対応する複数の電位のうちいずれかの電位を有する電位信号を、前記データ線に供給可能な電位信号供給手段を備える。   In another aspect of the electro-optical device drive circuit according to the present invention, a potential signal having one of a plurality of potentials corresponding to a gradation value of the image data can be supplied to the data line. Supply means are provided.

この態様によれば、一又は複数のラインを同一の階調で表示する期間中に、画像データの階調値に対応した任意の電位を有する電位信号を、データ線に供給できる。   According to this aspect, a potential signal having an arbitrary potential corresponding to the gradation value of the image data can be supplied to the data line during a period in which one or more lines are displayed with the same gradation.

本発明に係る電気光学装置用駆動回路の他の態様では、前記画像データの少なくとも前記1ライン分を記憶可能な記憶手段と、該記憶手段によって記憶された前記1ライン分の前記画像データの階調値が互いに同一であるか否かを判定する判定手段とを備える。   In another aspect of the drive circuit for an electro-optical device according to the present invention, storage means capable of storing at least one line of the image data, and a rank of the image data for the one line stored by the storage means. Determination means for determining whether or not the tone values are the same.

この態様によれば、判定手段によって、1ライン分の画像データの階調値が互いに同一であるか否かが判定される。このため、制御手段によって、判定手段による判定結果に基づいて、少なくとも1ライン毎にDA変換の実行及び停止を制御できる。   According to this aspect, the determination unit determines whether or not the gradation values of the image data for one line are the same. For this reason, the control means can control the execution and stop of the DA conversion at least for each line based on the determination result by the determination means.

本発明に係る電気光学装置は上記課題を解決するために、上述した本発明に係る電気光学装置用駆動回路(但し、各種態様を含む)と、前記複数のデータ線及び前記複数の走査線と、前記複数の画素部とを備える。   In order to solve the above problems, an electro-optical device according to the present invention includes the above-described electro-optical device drive circuit according to the present invention (including various aspects), the plurality of data lines, and the plurality of scanning lines. And the plurality of pixel portions.

本発明に係る電気光学装置によれば、上述した本発明に係る電気光学装置用駆動回路を備えるので、消費電力を低減可能である。この電気光学装置は、例えば液晶装置、有機EL装置、電子ペーパ等の電気泳動装置、電子放出素子を利用した表示装置(Field Emission Display及びSurface-Conduction Electron-Emitter Display)等の各種表示装置を実現することが可能である。   The electro-optical device according to the present invention includes the above-described drive circuit for an electro-optical device according to the present invention, so that power consumption can be reduced. This electro-optical device realizes various display devices such as a liquid crystal device, an organic EL device, an electrophoretic device such as electronic paper, and a display device (Field Emission Display and Surface-Conduction Electron-Emitter Display) using electron-emitting elements. Is possible.

本発明に係る電子機器は上記課題を解決するために、上述した本発明に係る電気光学装置を具備してなる。   In order to solve the above problems, an electronic apparatus according to the present invention includes the above-described electro-optical device according to the present invention.

本発明に係る電子機器によれば、上述した本発明に係る電気光学装置を具備しているので、消費電力を低減可能である。この電子機器は、例えば、投射型表示装置、テレビジョン受像機、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、POS端末、タッチパネル等の各種の電子機器に適用が可能である。   The electronic apparatus according to the present invention includes the above-described electro-optical device according to the present invention, so that power consumption can be reduced. Examples of the electronic apparatus include a projection display device, a television receiver, a mobile phone, an electronic notebook, a word processor, a viewfinder type or a monitor direct-view type video tape recorder, a workstation, a video phone, a POS terminal, a touch panel, and the like. It can be applied to other electronic devices.

本発明に係る電気光学装置用駆動方法は上記課題を解決するために、互いに交差して延びる複数のデータ線及び複数の走査線と、前記データ線及び前記走査線に夫々電気的に接続された複数の画素部とを備えた電気光学装置を駆動する電気光学装置用駆動方法であって、前記走査線を介して前記画素部に走査信号を供給する工程と、画像データをデジタル信号からアナログ信号へ変換するDA変換を実行し、前記アナログ信号へ変換された画像データを、画像信号として出力するDA変換工程と、前記複数の画素部の各々に前記データ線を介して前記画像信号を供給する工程とを備え、前記DA変換工程は、1本の前記走査線に対応する1ライン分の前記画像データの階調値が互いに同一である場合には、前記DA変換の実行を停止する。   In order to solve the above problem, the electro-optical device driving method according to the present invention is electrically connected to the data lines and the scanning lines, and the data lines and the scanning lines that extend across each other. An electro-optical device driving method for driving an electro-optical device including a plurality of pixel units, the step of supplying a scan signal to the pixel unit via the scan line, and image data from a digital signal to an analog signal A DA conversion step of performing DA conversion to convert the image data into the analog signal and outputting the image data as an image signal; and supplying the image signal to each of the plurality of pixel portions via the data line The DA conversion step stops execution of the DA conversion when the gradation values of the image data for one line corresponding to one scanning line are the same.

本発明に係る電気光学装置用駆動方法によれば、本発明に係る電気光学装置用駆動回路の項で上述したように、1ライン分の画像データの階調値が互いに同一である場合には、DA変換の実行が停止されるので、DA変換の実行に伴う消費電力を低減できる。よって、電気光学装置全体として低消費電力化を図ることが可能である。   According to the electro-optical device driving method of the present invention, as described above in the section of the electro-optical device driving circuit according to the present invention, when the gradation values of the image data for one line are the same, Since the execution of DA conversion is stopped, the power consumption accompanying the execution of DA conversion can be reduced. Therefore, it is possible to reduce the power consumption of the entire electro-optical device.

本発明の作用及び他の利得は次に説明する実施するための最良の形態から明らかにされる。   The operation and other advantages of the present invention will become apparent from the best mode for carrying out the invention described below.

以下では、本発明の実施形態について図を参照しつつ説明する。以下の実施形態では、本発明の電気光学装置の一例である駆動回路内蔵型のTFTアクティブマトリクス駆動方式の液晶装置を例にとる。
<第1実施形態>
第1実施形態に係る液晶装置及びその駆動方法について、図1から図6を参照して説明する。
Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, a driving circuit built-in type TFT active matrix driving type liquid crystal device, which is an example of the electro-optical device of the present invention, is taken as an example.
<First Embodiment>
The liquid crystal device according to the first embodiment and the driving method thereof will be described with reference to FIGS.

先ず、本実施形態に係る液晶装置における、電気光学パネルの一例としての液晶パネルの全体構成について、図1及び図2を参照して説明する。ここに図1は、本実施形態に係る液晶パネルの構成を示す平面図であり、図2は、図1のH−H´線断面図である。   First, an overall configuration of a liquid crystal panel as an example of an electro-optical panel in the liquid crystal device according to the present embodiment will be described with reference to FIGS. 1 and 2. FIG. 1 is a plan view showing the configuration of the liquid crystal panel according to the present embodiment, and FIG. 2 is a cross-sectional view taken along the line HH ′ of FIG.

図1及び図2において、液晶パネル100では、TFTアレイ基板10と対向基板20とが対向配置されている。TFTアレイ基板10と対向基板20との間に液晶層50が封入されており、TFTアレイ基板10と対向基板20とは、画像表示領域10aの周囲に位置するシール領域に設けられたシール材52により相互に接着されている。   1 and 2, in the liquid crystal panel 100, the TFT array substrate 10 and the counter substrate 20 are arranged to face each other. A liquid crystal layer 50 is sealed between the TFT array substrate 10 and the counter substrate 20, and the TFT array substrate 10 and the counter substrate 20 are provided with a sealing material 52 provided in a seal region positioned around the image display region 10a. Are bonded to each other.

図1において、シール材52が配置されたシール領域の内側に並行して、画像表示領域10aの額縁領域を規定する遮光性の額縁遮光膜53が、対向基板20側に設けられている。周辺領域のうち、シール材52が配置されたシール領域の外側に位置する領域には、データ線駆動回路101及び外部回路接続端子102がTFTアレイ基板10の一辺に沿って設けられている。この一辺に沿ったシール領域よりも内側に、サンプリング回路7が額縁遮光膜53に覆われるようにして設けられている。尚、データ線駆動回路101及びサンプリング回路7は、本発明に係る「画像信号供給回路」の一例を構成している。走査線駆動回路104は、この一辺に隣接する2辺に沿ったシール領域の内側に、額縁遮光膜53に覆われるようにして設けられている。更に、TFTアレイ基板10の残る一辺に沿って、且つ額縁遮光膜53に覆われるようにしてプリチャージ回路60が設けられている。TFTアレイ基板10上には、対向基板20の4つのコーナー部に対向する領域に、両基板間を上下導通材107で接続するための上下導通端子106が配置されている。これらにより、TFTアレイ基板10と対向基板20との間で電気的な導通をとることができる。   In FIG. 1, a light-shielding frame light-shielding film 53 that defines the frame area of the image display region 10a is provided on the counter substrate 20 side in parallel with the inside of the seal region where the sealing material 52 is disposed. A data line driving circuit 101 and an external circuit connection terminal 102 are provided along one side of the TFT array substrate 10 in a region located outside the sealing region in which the sealing material 52 is disposed in the peripheral region. The sampling circuit 7 is provided so as to be covered with the frame light shielding film 53 on the inner side of the seal region along the one side. The data line driving circuit 101 and the sampling circuit 7 constitute an example of the “image signal supply circuit” according to the present invention. The scanning line driving circuit 104 is provided so as to be covered with the frame light-shielding film 53 inside the seal region along two sides adjacent to the one side. Further, a precharge circuit 60 is provided along the remaining side of the TFT array substrate 10 so as to be covered with the frame light shielding film 53. On the TFT array substrate 10, vertical conduction terminals 106 for connecting the two substrates with the vertical conduction material 107 are arranged in regions facing the four corner portions of the counter substrate 20. Thus, electrical conduction can be established between the TFT array substrate 10 and the counter substrate 20.

TFTアレイ基板10上には、外部回路接続端子102と、データ線駆動回路101、走査線駆動回路104、上下導通端子106等とを電気的に接続するための引回配線90が形成されている。   On the TFT array substrate 10, a lead wiring 90 is formed for electrically connecting the external circuit connection terminal 102 to the data line driving circuit 101, the scanning line driving circuit 104, the vertical conduction terminal 106, and the like. .

図2において、TFTアレイ基板10上には、駆動素子である画素スイッチング用のTFT(Thin Film Transistor)や走査線、データ線等の配線が作り込まれた積層構造が形成されている。画像表示領域10aには、画素スイッチング用TFTや走査線、データ線等の配線の上層に画素電極9aがマトリクス状に設けられている。画素電極9a上には、配向膜が形成されている。他方、対向基板20におけるTFTアレイ基板10との対向面上に、遮光膜23が形成されている。遮光膜23は、例えば遮光性金属膜等から形成されており、対向基板20上の画像表示領域10a内で、例えば格子状等にパターニングされている。そして、遮光膜23上に、ITO等の透明材料からなる対向電極21が複数の画素電極9aと対向してベタ状に形成されている。対向電極21上には配向膜が形成されている。また、液晶層50は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。   In FIG. 2, on the TFT array substrate 10, there is formed a laminated structure in which pixel switching TFTs (Thin Film Transistors), which are driving elements, and wirings such as scanning lines and data lines are formed. In the image display area 10a, pixel electrodes 9a are provided in a matrix on the upper layer of wiring such as pixel switching TFTs, scanning lines, and data lines. An alignment film is formed on the pixel electrode 9a. On the other hand, a light shielding film 23 is formed on the surface of the counter substrate 20 facing the TFT array substrate 10. The light shielding film 23 is formed of, for example, a light shielding metal film or the like, and is patterned, for example, in a lattice shape in the image display region 10a on the counter substrate 20. On the light shielding film 23, a counter electrode 21 made of a transparent material such as ITO is formed in a solid shape so as to face the plurality of pixel electrodes 9a. An alignment film is formed on the counter electrode 21. Further, the liquid crystal layer 50 is made of, for example, a liquid crystal in which one or several types of nematic liquid crystals are mixed, and takes a predetermined alignment state between the pair of alignment films.

尚、ここでは図示しないが、TFTアレイ基板10上には、データ線駆動回路101、走査線駆動回路104の他に、製造途中や出荷時の当該液晶パネルの品質、欠陥等を検査するための検査回路、検査用パターン等が形成されていてもよい。   Although not shown here, in addition to the data line driving circuit 101 and the scanning line driving circuit 104, the TFT array substrate 10 is used for inspecting the quality, defects, etc. of the liquid crystal panel during manufacturing or at the time of shipment. An inspection circuit, an inspection pattern, or the like may be formed.

次に、本実施形態に係る液晶装置の全体構成について、図3を参照して説明する。ここに図3は、液晶装置の全体構成を示すブロック図である。   Next, the overall configuration of the liquid crystal device according to the present embodiment will be described with reference to FIG. FIG. 3 is a block diagram showing the overall configuration of the liquid crystal device.

図3に示すように、本実施形態に係る液晶装置は、液晶パネル100を備えると共に、外部駆動回路として設けられたメモリ320、DA変換回路200、制御回路300、判定回路310、タイミング制御回路400、及び電源回路700を備えている。   As shown in FIG. 3, the liquid crystal device according to the present embodiment includes a liquid crystal panel 100 and a memory 320 provided as an external drive circuit, a DA converter circuit 200, a control circuit 300, a determination circuit 310, and a timing control circuit 400. , And a power supply circuit 700.

メモリ320は、本発明に係る「記憶手段」の一例であり、外部からデジタル信号として入力される1系統の入力画像データDATAを、一旦記憶する。   The memory 320 is an example of the “storage unit” according to the present invention, and temporarily stores one set of input image data DATA input as a digital signal from the outside.

DA変換回路200は、入力画像データDATAをメモリ320から読み出して、入力画像データDATAをデジタル信号からアナログ信号に変換し(即ち、DA変換を実行し)、画像信号VIDを生成して液晶パネル100へ(より具体的には、外部回路接続端子102を介して後述する画像信号線91へ)出力する。この際、入力画像データDATAを、1水平走査期間毎に電位が所定の基準電位に対して正極性及び負極性に反転するように変換して、画像信号VIDを生成する。尚、DA変換回路200の具体的構成については、後述する。また、DA変換回路200は、1系統の入力画像データDATAをシリアル−パラレル変換して、例えば6相、9相、12相、24相、48相、96相、…などn相の画像信号VID1〜VIDnを生成するようにしてもよい。   The DA conversion circuit 200 reads the input image data DATA from the memory 320, converts the input image data DATA from a digital signal to an analog signal (that is, executes DA conversion), generates an image signal VID, and generates the image signal VID. (More specifically, to an image signal line 91 described later via the external circuit connection terminal 102). At this time, the input image data DATA is converted so that the potential is inverted to a positive polarity and a negative polarity with respect to a predetermined reference potential every horizontal scanning period, and an image signal VID is generated. A specific configuration of the DA conversion circuit 200 will be described later. Further, the DA conversion circuit 200 performs serial-parallel conversion on one system of input image data DATA, and outputs an n-phase image signal VID1 such as 6-phase, 9-phase, 12-phase, 24-phase, 48-phase, 96-phase,. ~ VIDn may be generated.

制御回路300は、DA変換回路200、走査線駆動回路104及びデータ線駆動回路101の動作を制御する。   The control circuit 300 controls the operations of the DA conversion circuit 200, the scanning line driving circuit 104, and the data line driving circuit 101.

判定回路310は、本発明に係る「判定手段」の一例であり、メモリ320から入力画像データDATAを読み出して、1本の走査線に対応する1ライン分毎に入力画像データDATAの階調値が互いに同一であるか否かを判定する。判定回路310は、判定結果を制御回路300へ出力する。   The determination circuit 310 is an example of the “determination unit” according to the present invention. The determination circuit 310 reads the input image data DATA from the memory 320, and the gradation value of the input image data DATA for every one line corresponding to one scanning line. Are the same as each other. The determination circuit 310 outputs the determination result to the control circuit 300.

タイミング制御回路400は、各部で使用される各種タイミング信号を出力するように構成されている。タイミング制御回路400の一部である、図示しないタイミング信号出力部によって最小単位のクロックであり各画素を走査するためのドットクロックが作成される。このドットクロックに基づいて、Yクロック信号CLY、反転Yクロック信号CLYinv、Xクロック信号CLX、反転Xクロック信号XCLinv、YスタートパルスDY及びXスタートパルスDXが生成され、液晶パネル100に供給される(より具体的には、Yクロック信号CLY、反転Yクロック信号CLYinv及びYスタートパルスDYは、走査線駆動回路104に供給され、Xクロック信号CLX、反転Xクロック信号XCLinv及びXスタートパルスDXは、データ線駆動回路101に供給される)。更に、タイミング制御回路400は、プリチャージ回路60(図1参照)によってプリチャージ信号NRSをデータ線6aに供給するタイミングを規定するプリチャージ回路駆動信号NRGを生成し、液晶パネル100に供給する。   The timing control circuit 400 is configured to output various timing signals used in each unit. A timing signal output unit (not shown), which is a part of the timing control circuit 400, generates a dot clock for scanning each pixel, which is a minimum unit clock. Based on this dot clock, a Y clock signal CLY, an inverted Y clock signal CLYinv, an X clock signal CLX, an inverted X clock signal XCLinv, a Y start pulse DY and an X start pulse DX are generated and supplied to the liquid crystal panel 100 ( More specifically, the Y clock signal CLY, the inverted Y clock signal CLYinv, and the Y start pulse DY are supplied to the scanning line drive circuit 104, and the X clock signal CLX, the inverted X clock signal XCLinv, and the X start pulse DX are data Supplied to the line driver circuit 101). Further, the timing control circuit 400 generates a precharge circuit drive signal NRG that defines the timing at which the precharge signal NRS is supplied to the data line 6a by the precharge circuit 60 (see FIG. 1), and supplies the precharge circuit drive signal NRG to the liquid crystal panel 100.

電源回路700は、対向電極21(図2参照)に供給するための、所定の共通電位LCCOMの共通電源信号を、液晶パネル100に供給する。更に、電源回路700は、所定電位よりも高い電位の電源信号VDD及び低い電位を有する電源信号VSS、並びにプリチャージ信号を書き込むためのプリチャージ信号NRSを、液晶パネル100に供給する。加えて、電源回路700は、所定電位よりも高い電位の基準電源信号VrefH及び低い電位の基準電源信号VrefLを、DA変換回路200に供給する。   The power supply circuit 700 supplies a common power supply signal of a predetermined common potential LCCOM to be supplied to the counter electrode 21 (see FIG. 2) to the liquid crystal panel 100. Further, the power supply circuit 700 supplies the liquid crystal panel 100 with a power supply signal VDD having a potential higher than a predetermined potential, a power supply signal VSS having a lower potential, and a precharge signal NRS for writing a precharge signal. In addition, the power supply circuit 700 supplies a reference power supply signal VrefH having a potential higher than a predetermined potential and a reference power supply signal VrefL having a lower potential to the DA conversion circuit 200.

次に、液晶パネルの電気的な構成について、図4を参照して説明する。ここに図4は、液晶パネルの電気的な構成を示すブロック図である。   Next, the electrical configuration of the liquid crystal panel will be described with reference to FIG. FIG. 4 is a block diagram showing the electrical configuration of the liquid crystal panel.

図4に示すように、液晶パネル100には、そのTFTアレイ基板10上の画像表示領域10aの周辺に位置する周辺領域に、走査線駆動回路104、データ線駆動回路101、サンプリング回路7及びプリチャージ回路60を含む内部駆動回路が設けられている。   As shown in FIG. 4, the liquid crystal panel 100 includes a scanning line driving circuit 104, a data line driving circuit 101, a sampling circuit 7, and a pre-arrangement in a peripheral area located around the image display area 10 a on the TFT array substrate 10. An internal drive circuit including a charge circuit 60 is provided.

走査線駆動回路104には、タイミング制御回路400(図3参照)から外部回路接続端子102(図1参照)を介して、Yクロック信号CLY、反転Yクロック信号CLYinv及びYスタートパルスDYが供給される。走査線駆動回路104は、YスタートパルスDYが入力されると、Yクロック信号CLY及び反転Yクロック信号CLYinvに基づくタイミングで、走査信号Gi(但し、i=1、…、m)を順次生成して出力する。走査線駆動回路104には、電源回路700(図3参照)から外部回路接続端子102を介して、電源信号VDD及びVSSが供給される。   The scanning line driving circuit 104 is supplied with a Y clock signal CLY, an inverted Y clock signal CLYinv, and a Y start pulse DY from a timing control circuit 400 (see FIG. 3) via an external circuit connection terminal 102 (see FIG. 1). The When the Y start pulse DY is input, the scanning line driving circuit 104 sequentially generates the scanning signal Gi (where i = 1,..., M) at a timing based on the Y clock signal CLY and the inverted Y clock signal CLYinv. Output. The scanning line driving circuit 104 is supplied with power supply signals VDD and VSS from the power supply circuit 700 (see FIG. 3) via the external circuit connection terminal 102.

データ線駆動回路101には、タイミング制御回路400から外部回路接続端子102を介して、Xクロック信号CLX、反転Xクロック信号CLXinv及びXスタートパルスDXが供給される。データ線駆動回路101は、XスタートパルスDXが入力されると、Xクロック信号CLX及び反転Xクロック信号XCLXinvに基づくタイミングで、サンプリング信号Si(但し、i=1、2、…、n)を順次生成して出力する。データ線駆動回路101には、電源回路700から外部回路接続端子102を介して、電源信号VDD及びVSSが供給される。   The data line driving circuit 101 is supplied with an X clock signal CLX, an inverted X clock signal CLXinv, and an X start pulse DX from the timing control circuit 400 via the external circuit connection terminal 102. When the X start pulse DX is input, the data line driving circuit 101 sequentially receives the sampling signal Si (where i = 1, 2,..., N) at a timing based on the X clock signal CLX and the inverted X clock signal XCLXinv. Generate and output. The power supply signals VDD and VSS are supplied from the power supply circuit 700 to the data line driving circuit 101 via the external circuit connection terminal 102.

サンプリング回路7は、データ線6a毎に設けられた複数のサンプリングスイッチ71を備えている。各サンプリングスイッチ71には、DA変換回路200(図3参照)から外部回路接続端子102及び画像信号線91を介して、画像信号VIDが供給され、データ線駆動回路101から出力されるサンプリング信号Siにより各サンプリングスイッチ71は順次閉じられる。即ち、画像信号VIDをデータ線6a毎にサンプリング信号Siに応じてサンプリングして、複数のデータ線6aにデータ信号Di(但し、i=1、2、…、n)として夫々印加するように構成されている。   The sampling circuit 7 includes a plurality of sampling switches 71 provided for each data line 6a. Each sampling switch 71 is supplied with the image signal VID from the DA conversion circuit 200 (see FIG. 3) via the external circuit connection terminal 102 and the image signal line 91, and the sampling signal Si output from the data line driving circuit 101. Thus, each sampling switch 71 is closed sequentially. That is, the image signal VID is sampled for each data line 6a in accordance with the sampling signal Si, and applied to the plurality of data lines 6a as data signals Di (where i = 1, 2,..., N), respectively. Has been.

より具体的には、サンプリングスイッチ71は、例えばPチャネル型又はNチャネル型の片チャネル型TFT若しくは相補型のTFTから構成されており、画像信号線91がサンプリングスイッチ71のソース電極に接続されており、サンプリング信号線92がサンプリングスイッチ71のゲート電極に接続されている。そして、画像信号線91を介して画像信号VIDが入力されると共にサンプリング信号線92を介してデータ線駆動回路101からサンプリング信号Siが入力されると、画像信号VIDをサンプリングして、各データ線6aにデータ信号Diとして印加するように構成されている。   More specifically, the sampling switch 71 is composed of, for example, a P-channel or N-channel single-channel TFT or a complementary TFT, and the image signal line 91 is connected to the source electrode of the sampling switch 71. The sampling signal line 92 is connected to the gate electrode of the sampling switch 71. When the image signal VID is input via the image signal line 91 and the sampling signal Si is input from the data line driving circuit 101 via the sampling signal line 92, the image signal VID is sampled and each data line is sampled. 6a is applied as a data signal Di.

プリチャージ回路60は、データ線6a毎に設けられたスイッチング素子であるTFT61を備えている。プリチャージ信号線93がTFT61のソース電極に接続されており、プリチャージ回路駆動信号線94がTFT61のゲート電極に接続されている。そして、プリチャージ信号線93を介してプリチャージ信号NRSが供給され、プリチャージ回路駆動信号線94を介してプリチャージ回路駆動信号NRGが供給される。プリチャージ回路60は、プリチャージ回路駆動信号NRGによって規定される期間(即ち、本実施形態では、1水平走査期間における帰線期間)に、プリチャージ信号NRSを供給する。本実施形態では、プリチャージ信号NRSとして、黒色に対応する所定電位レベルの信号が、プリチャージ信号線93に供給され、プリチャージ回路駆動信号NRGに応じたタイミングで、各データ線6aに書き込まれる。   The precharge circuit 60 includes a TFT 61 which is a switching element provided for each data line 6a. A precharge signal line 93 is connected to the source electrode of the TFT 61, and a precharge circuit drive signal line 94 is connected to the gate electrode of the TFT 61. The precharge signal NRS is supplied via the precharge signal line 93 and the precharge circuit drive signal NRG is supplied via the precharge circuit drive signal line 94. The precharge circuit 60 supplies the precharge signal NRS in a period defined by the precharge circuit drive signal NRG (that is, a blanking period in one horizontal scanning period in the present embodiment). In the present embodiment, as the precharge signal NRS, a signal having a predetermined potential level corresponding to black is supplied to the precharge signal line 93 and written to each data line 6a at a timing according to the precharge circuit drive signal NRG. .

図4に示すように、TFTアレイ基板10の画像表示領域10aを構成するマトリクス状に形成された複数の画素には、それぞれ、画素電極9aと該画素電極9aをスイッチング制御するためのTFT30とが形成されており、データ信号Diが供給されるデータ線6aが当該TFT30のソースに電気的に接続されている。データ線6aに書き込むデータ信号Diは、この順に線順次に供給しても構わないし、相隣接する複数のデータ線6a同士に対して、グループ毎に供給するようにしてもよい。   As shown in FIG. 4, each of a plurality of pixels formed in a matrix that forms the image display region 10a of the TFT array substrate 10 has a pixel electrode 9a and a TFT 30 for controlling the switching of the pixel electrode 9a. The data line 6 a formed and supplied with the data signal Di is electrically connected to the source of the TFT 30. The data signal Di written to the data line 6a may be supplied line-sequentially in this order, or may be supplied for each of a plurality of adjacent data lines 6a.

また、TFT30のゲートに走査線11aが電気的に接続されている。走査線11aには、走査線駆動回路104から所定のタイミングで走査信号G1、G2、…、Gmが、この順に線順次で印加されるように構成されている。尚、本実施形態では、説明の簡単のため、走査信号G1、G2、…、Gmがこの順に線順次で走査線11aに印加されるように構成しているが、走査信号Gi(但し、i=1、2、…、m)が走査線11aに印加される順序は、任意の順序であってもよい。画素電極9aは、TFT30のドレインに電気的に接続されており、スイッチング素子であるTFT30を一定期間だけそのスイッチを閉じることにより、データ線6aから供給されるデータ信号Diを所定のタイミングで書き込む。   Further, the scanning line 11 a is electrically connected to the gate of the TFT 30. The scanning signals G1, G2,..., Gm are applied to the scanning line 11a in a line-sequential order in this order from the scanning line driving circuit 104 at a predetermined timing. In this embodiment, for the sake of simplicity of explanation, the scanning signals G1, G2,..., Gm are applied to the scanning line 11a in this order in a line sequential manner. = 1, 2,..., M) may be applied to the scanning line 11a in any order. The pixel electrode 9a is electrically connected to the drain of the TFT 30, and the data signal Di supplied from the data line 6a is written at a predetermined timing by closing the switch of the TFT 30 as a switching element for a certain period.

画素電極9aを介して液晶に書き込まれた所定レベルのデータ信号Di(但し、i=1、2、…、n)は、対向基板20(図2参照)に形成された対向電極21(図2参照)との間で一定期間保持される。液晶は、印加される電圧レベルにより分子集合の配向や秩序が変化することにより、光を変調し、階調表示を可能とする。ノーマリーホワイトモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が減少し、ノーマリーブラックモードであれば、各画素の単位で印加された電圧に応じて入射光に対する透過率が増加され、全体として液晶装置からは画像信号に応じたコントラストをもつ光が出射する。   A predetermined level of data signal Di (where i = 1, 2,..., N) written to the liquid crystal via the pixel electrode 9a is applied to the counter electrode 21 (see FIG. 2) formed on the counter substrate 20 (see FIG. 2). For a certain period. The liquid crystal modulates light and enables gradation display by changing the orientation and order of the molecular assembly depending on the applied voltage level. In the normally white mode, the transmittance for incident light is reduced according to the voltage applied in units of each pixel, and in the normally black mode, the light is incident according to the voltage applied in units of each pixel. The light transmittance is increased, and light having a contrast corresponding to an image signal is emitted from the liquid crystal device as a whole.

ここで保持された画像信号がリークするのを防ぐために、画素電極9aと対向電極21との間に形成される液晶容量と並列に蓄積容量70が付加されている。蓄積容量70の一方の電極は、画素電極9aと並列してTFT30のドレインに接続され、他方の電極は、定電位となるように、電位固定の容量配線400に接続されている。   In order to prevent the image signal held here from leaking, a storage capacitor 70 is added in parallel with the liquid crystal capacitor formed between the pixel electrode 9 a and the counter electrode 21. One electrode of the storage capacitor 70 is connected to the drain of the TFT 30 in parallel with the pixel electrode 9a, and the other electrode is connected to the capacitor wiring 400 with a fixed potential so as to have a constant potential.

次に、DA変換回路の電気的な構成について、図5を参照して説明する。ここに図5は、DA変換回路の等価回路図である。   Next, the electrical configuration of the DA converter circuit will be described with reference to FIG. FIG. 5 is an equivalent circuit diagram of the DA conversion circuit.

図5に示すように、DA変換回路200は、いわゆるR−2Rのラダー(はしご)回路を用いてDA変換を行うものであり、電圧分割型の回路である。DA変換回路200は、8ビット形式(言い換えれば、28=256階調)のデジタル信号である入力画像データDATAの各ビット(最上位ビットをMSB、以下、2SB、3SB、…、7SB、最下位ビットをLSBとする)に対応してスイッチSw1〜Sw8を備えている。これらの各スイッチSw1〜Sw8は、対応ビットが「1」である場合には端子aに接続する一方、対応ビットが「0」である場合には端子bに接続するものである。ここで、説明の便宜上、端子aに接続する場合を、当該スイッチがオンであるとし、端子bに接続する場合を、当該スイッチがオフであるものとする。また、各スイッチSw1〜Sw8の端子aは、基準電位VrefHが供給される信号線に接続される一方、端子bは、基準電位VrefLが供給される信号線に接続されている。   As shown in FIG. 5, the DA conversion circuit 200 performs DA conversion using a so-called R-2R ladder circuit, and is a voltage division type circuit. The DA conversion circuit 200 is configured to input each bit of input image data DATA which is a digital signal in an 8-bit format (in other words, 28 = 256 gradations) (the most significant bit is MSB, hereinafter 2SB, 3SB,..., 7SB, least significant bit). The switches Sw1 to Sw8 are provided corresponding to LSB). Each of the switches Sw1 to Sw8 is connected to the terminal a when the corresponding bit is “1”, and is connected to the terminal b when the corresponding bit is “0”. Here, for convenience of explanation, it is assumed that the switch is on when connected to the terminal a, and the switch is off when connected to the terminal b. The terminals a of the switches Sw1 to Sw8 are connected to a signal line to which a reference potential VrefH is supplied, while the terminal b is connected to a signal line to which a reference potential VrefL is supplied.

また、各スイッチSw1〜Sw8の共通端子は、それぞれ抵抗値が2Rである抵抗220を介して接続点A〜Hに接続されている。また、各接続点A〜Hにおいて、互いに隣接する接続点間は、抵抗値がRである抵抗210を介して接続されている。このため、抵抗値が2Rの抵抗220と、抵抗値がRの抵抗210とで構成されたラダー回路において、各抵抗210及び220の接続点A〜Hの各々から上位ビット方向、下位ビット方向、および、スイッチ方向のいずれをみても、抵抗値が2Rとなるように形成されている。そして、接続点AがラインLに接続されて、DA変換回路200の出力端Eoutとなっている。   The common terminals of the switches Sw1 to Sw8 are connected to the connection points A to H via the resistors 220 having a resistance value of 2R. In addition, at each of the connection points A to H, connection points adjacent to each other are connected via a resistor 210 having a resistance value R. For this reason, in a ladder circuit composed of a resistor 220 having a resistance value 2R and a resistor 210 having a resistance value R, the upper bit direction, the lower bit direction, In addition, the resistance value is 2R in any of the switch directions. The connection point A is connected to the line L and serves as the output terminal Eout of the DA conversion circuit 200.

このような構成において、スイッチSw1〜Sw8のうち、「1」である入力ビットに対応するスイッチがオンすると、出力端Eoutには、各ビットの重みに対応する電圧が出力される。即ち、入力画像データDATAの階調に応じた電圧を有する画像信号VIDがDA変換回路200の出力端Eoutから出力される、つまり、入力画像データDATAがデジタル信号からアナログ信号へDA変換されて、画像信号VIDとして出力端Eoutから出力される。例えば、最上位ビットMSBが「1」であれば、スイッチSw1がオンすることにより、ΔVref/2(但し、ΔVref=VrefH−VrefL)の電圧が、また、それよりも2ビット下位の3SBが「1」であれば、スイッチSw3がオンすることにより、ΔVref/8の電圧が、それぞれ出力端Eoutに発生することとなる。   In such a configuration, when the switch corresponding to the input bit “1” among the switches Sw1 to Sw8 is turned on, a voltage corresponding to the weight of each bit is output to the output terminal Eout. That is, the image signal VID having a voltage corresponding to the gradation of the input image data DATA is output from the output end Eout of the DA conversion circuit 200, that is, the input image data DATA is DA-converted from a digital signal to an analog signal, The image signal VID is output from the output terminal Eout. For example, if the most significant bit MSB is “1”, the switch Sw1 is turned on, so that the voltage of ΔVref / 2 (where ΔVref = VrefH−VrefL) and the 3SB lower by 2 bits are “ If it is “1”, the voltage of ΔVref / 8 is generated at the output terminal Eout by turning on the switch Sw3.

次に、本実施形態に係る液晶装置を駆動する駆動方法について、図3に加えて、図6を参照して説明する。ここに図6は、DA変換回路の動作を停止する期間を示す模式図である。   Next, a driving method for driving the liquid crystal device according to the present embodiment will be described with reference to FIG. 6 in addition to FIG. FIG. 6 is a schematic diagram showing a period during which the operation of the DA converter circuit is stopped.

図3において、本実施形態では特に、1本の走査線11aに対応する1ライン分の入力画像データDATAの階調値が互いに同一である場合には、制御回路300による制御下で、DA変換回路200によるDA変換の実行が停止される。即ち、1本の走査線11aに電気的に接続されたn個の画素電極9aに互いに同一の電圧レベルの画像信号VIDが供給されるべき期間中は、DA変換回路200によるDA変換が実行されない。   In FIG. 3, particularly in the present embodiment, when the gradation values of the input image data DATA for one line corresponding to one scanning line 11 a are the same, DA conversion is performed under the control of the control circuit 300. The execution of DA conversion by the circuit 200 is stopped. That is, DA conversion by the DA conversion circuit 200 is not executed during the period in which the image signals VID having the same voltage level are to be supplied to the n pixel electrodes 9a electrically connected to one scanning line 11a. .

より具体的には、図3において、外部からデジタル信号として入力された入力画像データDATAは、メモリ320に一旦記憶される。次に、メモリ320から入力画像データDATAが、1ライン分毎に判定回路310によって読み出される。判定回路310は、読み出した1ライン分の入力画像データDATAの階調値が互いに同一であるか否かを判定する。判定回路310は、判定結果を制御回路300へ出力する。1ライン分の入力画像データDATAの階調値が互いに同一であると判定回路310によって判定された場合には、制御回路300は、DA変換の実行を停止するように、DA変換回路200を制御する。他方、1ライン分の入力画像データDATAの階調値が互いに同一ではないと判定回路310によって判定された場合には、制御回路300は、通常どおり、DA変換を実行するように、DA変換回路200を制御する。   More specifically, in FIG. 3, input image data DATA input as a digital signal from the outside is temporarily stored in the memory 320. Next, the input image data DATA is read from the memory 320 by the determination circuit 310 for each line. The determination circuit 310 determines whether or not the gradation values of the read input image data DATA for one line are the same. The determination circuit 310 outputs the determination result to the control circuit 300. When the determination circuit 310 determines that the gradation values of the input image data DATA for one line are the same, the control circuit 300 controls the DA conversion circuit 200 so as to stop the DA conversion. To do. On the other hand, when the determination circuit 310 determines that the gradation values of the input image data DATA for one line are not the same, the control circuit 300 performs the DA conversion as usual. 200 is controlled.

即ち、図6に示すように、例えば、横縦比が4:3の画像表示領域10aに、横縦比が16:9のワイドサイズの画像を表示する場合に、該画像を表示するための画像領域10b(即ち、ラインGL5からGLm−4)の上下に位置する黒色領域10c(即ち、ラインGL1〜GL4及びGLm−3〜GLm)を黒色で表示する期間中など、画像表示領域10aにおける走査線11aに対応するラインGLi(i=1、2、…、m)が同一輝度或いは同一色(本実施形態では、黒色)で表示される期間中は、制御回路300による制御下で、DA変換回路200によるDA変換が停止される。このようにDA変換の実行が停止されていても、DA変換回路200からの画像信号VIDの供給に先立って、プリチャージ回路60によって黒色に対応したプリチャージ信号NRSが各データ線6aに供給されているので、DA変換の実行が通常通りに行われている場合と同様に、画像表示領域10aにおける黒色領域10cに黒色が表示される。即ち、階調値が同一である1ライン(本実施形態では、黒色のラインGL1〜GL4及びGLm−3〜GLm)についての表示は、入力画像データDATAに対応した通りに、問題なく行われることになる。   That is, as shown in FIG. 6, for example, when displaying a wide-size image with an aspect ratio of 16: 9 in an image display area 10a with an aspect ratio of 4: 3, Scanning in the image display area 10a, such as during a period during which black areas 10c (that is, lines GL1 to GL4 and GLm-3 to GLm) positioned above and below the image area 10b (that is, lines GL5 to GLm-4) are displayed in black. During the period in which the line GLi (i = 1, 2,..., M) corresponding to the line 11a is displayed with the same luminance or the same color (black in this embodiment), DA conversion is performed under the control of the control circuit 300. The DA conversion by the circuit 200 is stopped. Even when the execution of DA conversion is stopped in this manner, prior to the supply of the image signal VID from the DA conversion circuit 200, the precharge signal NRS corresponding to black is supplied to each data line 6a by the precharge circuit 60. Therefore, black is displayed in the black area 10c in the image display area 10a as in the case where the DA conversion is performed as usual. That is, the display of one line having the same gradation value (in this embodiment, black lines GL1 to GL4 and GLm-3 to GLm) is performed without any problem as corresponding to the input image data DATA. become.

よって、黒色領域10c(即ち、ラインGL1〜GL4及びGLm−3〜GLm)を黒色で表示する期間中にDA変換回路200において消費される消費電力を殆ど或いは好ましくは完全に無くすことができる。従って、液晶装置全体として低消費電力化を図ることが可能である。   Therefore, the power consumption consumed in the DA converter circuit 200 during the period during which the black region 10c (that is, the lines GL1 to GL4 and GLm-3 to GLm) is displayed in black can be almost or preferably completely eliminated. Therefore, the power consumption of the entire liquid crystal device can be reduced.

図3及び図5において、本実施形態では特に、黒色領域10c(即ち、ラインGL1〜GL4及びGLm−3〜GLm)を黒色で表示する期間中は、DA変換回路200によるDA変換の実行を停止するために、DA変換回路200内の複数の抵抗210及び220に電流が流れないように、制御回路300によって制御される。よって、DA変換回路200の有する複数の抵抗210及び220における消費電力を殆ど或いは完全に無くすことができる。
<第2実施形態>
次に、第2実施形態に係る液晶装置について、図7を参照して説明する。ここに図7は、第2実施形態におけるデータ線の駆動に係る回路及び配線を示すブロック図である。尚、図7において、図1から図5に示した第1実施形態に係る構成要素と同様の構成要素に同一の参照符合を付し、それらの説明は適宜省略する。
3 and 5, in the present embodiment, the DA conversion by the DA conversion circuit 200 is stopped during the period in which the black region 10c (that is, the lines GL1 to GL4 and GLm-3 to GLm) is displayed in black. Therefore, the control circuit 300 controls so that no current flows through the plurality of resistors 210 and 220 in the DA conversion circuit 200. Therefore, the power consumption in the plurality of resistors 210 and 220 included in the DA converter circuit 200 can be almost or completely eliminated.
<Second Embodiment>
Next, a liquid crystal device according to a second embodiment will be described with reference to FIG. FIG. 7 is a block diagram showing circuits and wirings related to driving of the data lines in the second embodiment. In FIG. 7, the same reference numerals are given to the same components as the components according to the first embodiment shown in FIGS. 1 to 5, and description thereof will be omitted as appropriate.

図7に示すように、本実施形態に係る液晶装置は、TFTアレイ基板10上に複数のスイッチ81、電源電位供給線95、スイッチ85及び制御信号線96を更に備えている点で、上述した第1実施形態に係る液晶装置と異なり、その他の点については、上述した第1実施形態に係る液晶装置と概ね同様に構成されている。尚、複数のスイッチ81、電源電位供給線95、スイッチ85及び制御信号線96は、本発明に係る「電源電位供給手段」の一例を構成する。   As shown in FIG. 7, the liquid crystal device according to this embodiment is described above in that it further includes a plurality of switches 81, a power supply potential supply line 95, a switch 85, and a control signal line 96 on the TFT array substrate 10. Unlike the liquid crystal device according to the first embodiment, the other configuration is substantially the same as the liquid crystal device according to the first embodiment described above. The plurality of switches 81, the power supply potential supply line 95, the switch 85, and the control signal line 96 constitute an example of “power supply potential supply means” according to the present invention.

スイッチ81は、サンプリングスイッチ71と同様に、例えばPチャネル型又はNチャネル型の片チャネル型TFT若しくは相補型のTFTから構成されており、データ線6a毎に設けられている。スイッチ81のソース電極には、電源電位供給線95が接続されており、スイッチ81のゲート電極には、制御信号線96が接続されており、スイッチ81のドレイン電極には、データ線6aが接続されている。スイッチ85のスイッチング動作は、制御回路300によって制御可能に構成されている。電源電位供給線95には、スイッチ85のスイッチング動作に応じて、電源信号VDD又はVSSが供給されるように構成されている。より具体的には、画像信号VIDが極性反転する所定周期に合わせて、電源信号VDD及びVSSが交互に電源電位供給線95に供給されるように構成されている。制御信号線96には、制御回路300から外部回路接続端子102を介して、DA変換回路200におけるDA変換の実行が停止されている期間中にスイッチ81をオン状態とする制御信号CS1が供給されるように構成されている。即ち、DA変換回路200におけるDA変換の実行が停止されている期間中、スイッチ81には、電源電位信号線99を介して電源信号VDD又はVSSが供給されると共に、制御信号線96を介して制御信号CS1が供給されるように構成されている。尚、DA変換回路200におけるDA変換の実行が停止されている期間中は、サンプリングスイッチ71をオフ状態(即ち、非導通状態)としてもよいし、画像信号線91に画像信号VIDが供給されないようにしてもよい。   Similarly to the sampling switch 71, the switch 81 is configured by, for example, a P-channel or N-channel single-channel TFT or a complementary TFT, and is provided for each data line 6a. A power supply potential supply line 95 is connected to the source electrode of the switch 81, a control signal line 96 is connected to the gate electrode of the switch 81, and a data line 6 a is connected to the drain electrode of the switch 81. Has been. The switching operation of the switch 85 is configured to be controllable by the control circuit 300. The power supply potential supply line 95 is configured to be supplied with the power supply signal VDD or VSS according to the switching operation of the switch 85. More specifically, the power supply signals VDD and VSS are alternately supplied to the power supply potential supply line 95 in accordance with a predetermined cycle in which the polarity of the image signal VID is inverted. The control signal line 96 is supplied from the control circuit 300 via the external circuit connection terminal 102 with a control signal CS1 for turning on the switch 81 during the period in which the DA conversion in the DA conversion circuit 200 is stopped. It is comprised so that. That is, during the period when the DA conversion in the DA conversion circuit 200 is stopped, the switch 81 is supplied with the power supply signal VDD or VSS via the power supply potential signal line 99 and via the control signal line 96. The control signal CS1 is supplied. During the period when the DA conversion in the DA conversion circuit 200 is stopped, the sampling switch 71 may be in an off state (that is, a non-conduction state), and the image signal VID is not supplied to the image signal line 91. It may be.

上述の如く構成されているので、DA変換回路200におけるDA変換の実行が停止されている期間中に、各データ線6aに対して、スイッチ81を介して、電源信号VDD及びVSSを、画像信号VIDが極性反転する所定周期に合わせて交互に印加することができる。即ち、入力画像データDATAがDA変換されて画像信号VIDとしてデータ線6a(言い換えれば、データ線6aと電気的に接続された画素電極9a)に供給されるのに代えて、画像信号VIDが極性反転する所定周期で、電源信号VDD及びVSSを交互に画素電極9aに供給することができる。従って、DA変換回路200におけるDA変換の実行が停止されている期間中に、電源信号VDD及びVSSに対応する同一の階調のラインを確実に表示できる。この際、DA変換回路200におけるDA変換の実行が停止されているので、装置の消費電力を低減することができる。   Since it is configured as described above, the power supply signals VDD and VSS are supplied to the data lines 6a via the switch 81 during the period in which the DA conversion in the DA conversion circuit 200 is stopped. VID can be applied alternately in accordance with a predetermined period in which the polarity is reversed. That is, instead of the input image data DATA being DA-converted and supplied as the image signal VID to the data line 6a (in other words, the pixel electrode 9a electrically connected to the data line 6a), the image signal VID is polarized. The power supply signals VDD and VSS can be alternately supplied to the pixel electrode 9a at a predetermined cycle of inversion. Therefore, it is possible to reliably display lines of the same gradation corresponding to the power supply signals VDD and VSS during the period in which the DA conversion in the DA conversion circuit 200 is stopped. At this time, since the DA conversion in the DA conversion circuit 200 is stopped, the power consumption of the apparatus can be reduced.

尚、本実施形態では、画像信号VIDは、所定周期で極性反転されており、電源信号VDDは、正極性側の黒色に対応し、電源信号VSSは、負極性側の黒色に対応している。   In this embodiment, the polarity of the image signal VID is inverted at a predetermined cycle, the power signal VDD corresponds to black on the positive polarity side, and the power signal VSS corresponds to black on the negative polarity side. .

尚、変形例として、電源回路700から画像信号VIDが極性反転する所定周期で、電源信号VDD及びVSSを交互に出力するようにし、外部回路接続端子102を介して電源電位供給線95に供給するようにしてもよい。この場合にも、同一の階調のラインを確実に表示できる。
<第3実施形態>
次に、第3実施形態に係る液晶装置について、図8を参照して説明する。ここに図8は、第3実施形態における図7と同趣旨のブロック図である。尚、図8において、図1から図5に示した第1実施形態に係る構成要素と同様の構成要素に同一の参照符合を付し、それらの説明は適宜省略する。
As a modification, the power supply signals VDD and VSS are alternately output from the power supply circuit 700 at a predetermined cycle in which the polarity of the image signal VID is inverted, and supplied to the power supply potential supply line 95 via the external circuit connection terminal 102. You may do it. Also in this case, the same gradation line can be displayed reliably.
<Third Embodiment>
Next, a liquid crystal device according to a third embodiment will be described with reference to FIG. FIG. 8 is a block diagram having the same concept as FIG. 7 in the third embodiment. In FIG. 8, the same components as those in the first embodiment shown in FIGS. 1 to 5 are denoted by the same reference numerals, and description thereof will be omitted as appropriate.

図8に示すように、TFTアレイ基板10上に複数のスイッチ83、電位信号供給線97、及び制御信号線98を更に備えると共に、液晶パネルと別体として電位信号供給回路600を備えている点で、上述した第1実施形態に係る液晶装置と異なり、その他の点については、上述した第1実施形態に係る液晶装置と概ね同様に構成されている。尚、複数のスイッチ83、電位信号供給線97、制御信号線98及び電位信号供給回路600は、本発明に係る「電位信号供給手段」の一例を構成する。   As shown in FIG. 8, a plurality of switches 83, a potential signal supply line 97, and a control signal line 98 are further provided on the TFT array substrate 10, and a potential signal supply circuit 600 is provided separately from the liquid crystal panel. Thus, the liquid crystal device according to the first embodiment described above is different from the liquid crystal device according to the first embodiment in other respects and is configured in substantially the same manner as the liquid crystal device according to the first embodiment described above. The plurality of switches 83, the potential signal supply line 97, the control signal line 98, and the potential signal supply circuit 600 constitute an example of the “potential signal supply unit” according to the present invention.

スイッチ83は、サンプリングスイッチ71と同様に、例えばPチャネル型又はNチャネル型の片チャネル型TFT若しくは相補型のTFTから構成されており、データ線6a毎に設けられている。スイッチ83のソース電極には、電位信号供給線97が接続されており、スイッチ83のゲート電極には、制御信号線98が接続されており、スイッチ83のドレイン電極には、データ線6aが接続されている。電位信号供給線97は、電位信号供給回路600と、外部回路接続端子102を介して電気的に接続されている。   Similarly to the sampling switch 71, the switch 83 is composed of, for example, a P-channel or N-channel single-channel TFT or a complementary TFT, and is provided for each data line 6a. A potential signal supply line 97 is connected to the source electrode of the switch 83, a control signal line 98 is connected to the gate electrode of the switch 83, and a data line 6a is connected to the drain electrode of the switch 83. Has been. The potential signal supply line 97 is electrically connected to the potential signal supply circuit 600 via the external circuit connection terminal 102.

電位信号供給回路600は、入力画像データDATAの階調値に対応する複数の電位のうちいずれかの電位を有する電位信号Vsを出力可能に構成されている。即ち、電位信号供給回路600は、電圧制御或いは電源制御回路として構成されており、階調値に応じて必要な複数の電圧レベルを発生させることが可能に構成されている。   The potential signal supply circuit 600 is configured to be able to output a potential signal Vs having one of a plurality of potentials corresponding to the gradation value of the input image data DATA. That is, the potential signal supply circuit 600 is configured as a voltage control or power supply control circuit, and is configured to be able to generate a plurality of necessary voltage levels according to the gradation value.

制御信号線98には、制御回路300から外部回路接続端子102を介して、DA変換回路200におけるDA変換の実行が停止されている期間中にスイッチ83をオン状態とする制御信号CS2が供給されるように構成されている。即ち、DA変換回路200におけるDA変換の実行が停止されている期間中、スイッチ83には、電位信号供給線97を介して電位信号Vsが供給されると共に、制御信号線96を介して制御信号CS2が供給されるように構成されている。尚、DA変換回路200におけるDA変換の実行が停止されている期間中は、サンプリングスイッチ71をオフ状態としてもよいし、画像信号線91に画像信号VIDが供給されないようにしてもよい。   The control signal line 98 is supplied with a control signal CS2 from the control circuit 300 via the external circuit connection terminal 102 to turn on the switch 83 during the period in which the DA conversion in the DA conversion circuit 200 is stopped. It is comprised so that. That is, during the period when the DA conversion in the DA conversion circuit 200 is stopped, the potential signal Vs is supplied to the switch 83 via the potential signal supply line 97 and the control signal via the control signal line 96. CS2 is configured to be supplied. It should be noted that the sampling switch 71 may be turned off or the image signal VID may not be supplied to the image signal line 91 while the DA conversion in the DA conversion circuit 200 is stopped.

上述の如く構成されているので、DA変換回路200におけるDA変換の実行が停止されている期間中に、各データ線6aに対して、スイッチ83を介して、任意の電位信号Vsを印加することができる。即ち、入力画像データDATAがDA変換されて画像信号VIDとしてデータ線6a(言い換えれば、データ線6aと電気的に接続された画素電極9a)に供給されるのに代えて、任意の電位信号Vsを画素電極9aに供給することができる。従って、DA変換回路200におけるDA変換の実行が停止されている期間中に、任意の電位信号Vsに対応する同一の階調のラインを確実に表示できる。この際、DA変換回路200におけるDA変換の実行が停止されているので、装置の消費電力を低減することができる。
<電子機器>
次に、上述した電気光学装置である液晶装置を各種の電子機器に適用する場合について説明する。
Since it is configured as described above, an arbitrary potential signal Vs is applied to each data line 6a via the switch 83 during a period in which execution of DA conversion in the DA conversion circuit 200 is stopped. Can do. That is, instead of the input image data DATA being DA-converted and supplied as the image signal VID to the data line 6a (in other words, the pixel electrode 9a electrically connected to the data line 6a), an arbitrary potential signal Vs. Can be supplied to the pixel electrode 9a. Therefore, during the period when the DA conversion in the DA conversion circuit 200 is stopped, the same gradation line corresponding to the arbitrary potential signal Vs can be reliably displayed. At this time, since the DA conversion in the DA conversion circuit 200 is stopped, the power consumption of the apparatus can be reduced.
<Electronic equipment>
Next, a case where the above-described liquid crystal device which is an electro-optical device is applied to various electronic devices will be described.

この液晶装置をライトバルブとして用いたプロジェクタについて、図9を参照して説明する。ここに図9は、プロジェクタの構成例を示す平面図である。   A projector using this liquid crystal device as a light valve will be described with reference to FIG. FIG. 9 is a plan view showing a configuration example of the projector.

図9に示すように、プロジェクタ1100内部には、ハロゲンランプ等の白色光源からなるランプユニット1102が設けられている。このランプユニット1102から射出された投射光は、ライトガイド1104内に配置された4枚のミラー1106及び2枚のダイクロイックミラー1108によってRGBの3原色に分離され、各原色に対応するライトバルブとしての液晶パネル1110R、1110B及び1110Gに入射される。   As shown in FIG. 9, a projector 1100 includes a lamp unit 1102 made of a white light source such as a halogen lamp. The projection light emitted from the lamp unit 1102 is separated into three primary colors of RGB by four mirrors 1106 and two dichroic mirrors 1108 arranged in the light guide 1104, and serves as a light valve corresponding to each primary color. The light enters the liquid crystal panels 1110R, 1110B, and 1110G.

液晶パネル1110R、1110B及び1110Gの構成は、上述した液晶装置と同等であり、R、G、Bの原色信号でそれぞれ駆動されるものである。そして、これらの液晶パネルによって変調された光は、ダイクロイックプリズム1112に3方向から入射される。このダイクロイックプリズム1112においては、R及びBの光が90度に屈折する一方、Gの光が直進する。従って、各色の画像が合成される結果、投射レンズ1114を介して、スクリーン等にカラー画像が投写されることとなる。   The configuration of the liquid crystal panels 1110R, 1110B, and 1110G is the same as that of the above-described liquid crystal device, and is driven by primary color signals of R, G, and B, respectively. The light modulated by these liquid crystal panels enters the dichroic prism 1112 from three directions. In the dichroic prism 1112, R and B light is refracted at 90 degrees, while G light travels straight. Therefore, as a result of the synthesis of the images of the respective colors, a color image is projected onto the screen or the like via the projection lens 1114.

このプロジェクタ1100は、上述した液晶装置を用いたことにより、消費電力を低減可能である。   The projector 1100 can reduce power consumption by using the liquid crystal device described above.

尚、図9を参照して説明した電子機器の他にも、モバイル型のパーソナルコンピュータ、や携帯電話、液晶テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた装置等が挙げられる。そして、これらの各種電子機器に適用可能なのは言うまでもない。   In addition to the electronic device described with reference to FIG. 9, a mobile personal computer, a mobile phone, a liquid crystal television, a viewfinder type, a monitor direct view type video tape recorder, a car navigation device, a pager, and an electronic notebook , Calculators, word processors, workstations, videophones, POS terminals, devices with touch panels, and the like. Needless to say, the present invention can be applied to these various electronic devices.

また本発明は、上述の実施形態で説明した液晶装置以外にも、シリコン基板上に素子を形成する反射型液晶装置(LCOS)、プラズマディスプレイ(PDP)、電界放出型ディスプレイ(FED、SED)、有機ELディスプレイ、デジタルマイクロミラーデバイス(DMD)、電気泳動装置等にも適用可能である。   In addition to the liquid crystal device described in the above embodiment, the present invention also includes a reflective liquid crystal device (LCOS) in which elements are formed on a silicon substrate, a plasma display (PDP), a field emission display (FED, SED), The present invention can also be applied to an organic EL display, a digital micromirror device (DMD), an electrophoresis apparatus, and the like.

本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置用駆動回路及び電気光学装置用駆動方法、並びに電気光学装置及び電子機器もまた本発明の技術的範囲に含まれるものである。   The present invention is not limited to the above-described embodiments, and can be appropriately changed without departing from the gist or concept of the invention that can be read from the claims and the entire specification. For electro-optical devices with such changes The driving circuit, the driving method for the electro-optical device, the electro-optical device, and the electronic apparatus are also included in the technical scope of the present invention.

第1実施形態に係る液晶装置における液晶パネルの全体構成を示す平面図である。It is a top view which shows the whole structure of the liquid crystal panel in the liquid crystal device which concerns on 1st Embodiment. 図1のH−H´線断面図である。It is the HH 'sectional view taken on the line of FIG. 第1実施形態に係る液晶装置の全体構成を示すブロック図である。1 is a block diagram illustrating an overall configuration of a liquid crystal device according to a first embodiment. 第1実施形態に係る液晶パネルの電気的な構成を示すブロック図である。It is a block diagram which shows the electric constitution of the liquid crystal panel which concerns on 1st Embodiment. 第1実施形態に係るDA変換回路の等価回路図である。FIG. 3 is an equivalent circuit diagram of a DA conversion circuit according to the first embodiment. 第1実施形態に係るDA変換回路の動作を停止する期間を示す模式図である。It is a schematic diagram which shows the period which stops operation | movement of the DA converter circuit which concerns on 1st Embodiment. 第2実施形態におけるデータ線の駆動に係る回路及び配線を示すブロック図である。It is a block diagram which shows the circuit and wiring which concern on the drive of the data line in 2nd Embodiment. 第3実施形態における図7と同趣旨のブロック図である。It is a block diagram with the same meaning as FIG. 7 in 3rd Embodiment. 電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す平面図である。It is a top view which shows the structure of the projector which is an example of the electronic device to which the electro-optical apparatus is applied.

符号の説明Explanation of symbols

6a…データ線、7…サンプリング回路、9a…画素電極、11a…走査線、10…TFTアレイ基板、10a…画像表示領域、20…対向基板、21…対向電極、23…遮光膜、50…液晶層、52…シール材、53…額縁遮光膜、60…プリチャージ回路、61…TFT、71…サンプリングスイッチ、81、83…スイッチ、91…画像信号線、92…サンプリング信号線、93…プリチャージ信号線、94…プリチャージ回路駆動信号線、95…電源電位供給線、96…制御信号線、97…電位信号供給線、98…制御信号線、101…データ線駆動回路、102…外部回路接続端子、104…走査線駆動回路、106…上下導通端子、107…上下導通材、200…DA変換回路、210、220…抵抗、300…制御回路、310…判定回路、320…メモリ、400…タイミング制御回路、700…電源回路   6a ... data line, 7 ... sampling circuit, 9a ... pixel electrode, 11a ... scanning line, 10 ... TFT array substrate, 10a ... image display area, 20 ... counter substrate, 21 ... counter electrode, 23 ... light shielding film, 50 ... liquid crystal Layer: 52 ... Sealing material, 53 ... Frame light shielding film, 60 ... Precharge circuit, 61 ... TFT, 71 ... Sampling switch, 81, 83 ... Switch, 91 ... Image signal line, 92 ... Sampling signal line, 93 ... Precharge Signal line 94... Precharge circuit drive signal line 95. Power supply potential supply line 96. Control signal line 97. Potential signal supply line 98. Control signal line 101... Data line drive circuit 102. Terminal 104, Scanning line drive circuit 106, Vertical conduction terminal 107, Vertical conduction material 200, DA converter circuit 210, 220 Resistance, 300 Control circuit 31 ... judgment circuit, 320 ... memory, 400 ... timing control circuit, 700 ... power supply circuit

Claims (9)

互いに交差して延びる複数のデータ線及び複数の走査線と、前記データ線及び前記走査線に夫々電気的に接続された複数の画素部とを備えた電気光学装置を駆動する電気光学装置用駆動回路であって、
前記走査線を介して前記複数の画素部に走査信号を供給する走査線駆動回路と、
前記複数の画素部に前記データ線を介して画像信号を供給する画像信号供給回路と、
画像データをデジタル信号からアナログ信号へ変換するDA変換を実行し、前記アナログ信号へ変換された画像データを、前記画像信号として前記画像信号供給回路へ出力するDA変換回路と、
1本の前記走査線に対応する1ライン分の前記画像データの階調値が互いに同一である場合には、前記DA変換の実行を停止するように、前記DA変換回路を制御する制御手段と
を備えたことを特徴とする電気光学装置用駆動回路。
Electro-optical device drive for driving an electro-optical device including a plurality of data lines and a plurality of scanning lines extending so as to cross each other and a plurality of pixel portions electrically connected to the data lines and the scanning lines, respectively. A circuit,
A scanning line driving circuit for supplying a scanning signal to the plurality of pixel portions via the scanning line;
An image signal supply circuit for supplying an image signal to the plurality of pixel portions via the data line;
A DA conversion circuit for performing DA conversion for converting image data from a digital signal to an analog signal, and outputting the image data converted into the analog signal to the image signal supply circuit as the image signal;
Control means for controlling the DA conversion circuit to stop execution of the DA conversion when the gradation values of the image data for one line corresponding to one scanning line are the same; A drive circuit for an electro-optical device.
前記DA変換回路は、
第1の所定電位よりも高い電位を有する高電位基準電源と低い電位を有する低電位基準電源との間に直列に接続された複数の抵抗と、
該複数の抵抗間の各接続点から前記画像データの階調値に応じた電位を有する前記画像信号を出力する変換手段と
を備え、
前記制御手段は、前記1ライン分の前記画像データの階調値が互いに同一である場合には、前記複数の抵抗に電流が流れないように、前記DA変換回路を制御する
ことを特徴とする請求項1に記載の電気光学装置用駆動回路。
The DA converter circuit
A plurality of resistors connected in series between a high potential reference power source having a potential higher than the first predetermined potential and a low potential reference power source having a low potential;
Conversion means for outputting the image signal having a potential corresponding to the gradation value of the image data from each connection point between the plurality of resistors,
The control means controls the DA converter circuit so that no current flows through the plurality of resistors when the gradation values of the image data for one line are the same. The drive circuit for an electro-optical device according to claim 1.
前記データ線への前記画像信号の供給に先行する期間において、前記データ線をプリチャージするためのプリチャージ信号を、前記データ線に出力するプリチャージ回路を備えたことを特徴とする請求項1又は2に記載の電気光学装置用駆動回路。   2. A precharge circuit that outputs a precharge signal for precharging the data line to the data line in a period preceding the supply of the image signal to the data line. Or a drive circuit for an electro-optical device according to 2; 前記DA変換回路は、前記画像信号を、所定周期で電位が第2の所定電位に対して高位側の正極性と低位側の負極性とで極性反転するように、出力し、
前記第2の所定電位よりも高い電位を有する高電位電源及び低い電位を有する低電位電源を、前記所定周期で交互に前記データ線を介して前記画素部に供給可能な電源電位供給手段を備えたことを特徴とする請求項1から3のいずれか一項に記載の電気光学装置用駆動回路。
The DA conversion circuit outputs the image signal so that the potential is inverted between a positive polarity on the higher side and a negative polarity on the lower side with respect to the second predetermined potential in a predetermined cycle,
Power supply potential supply means capable of alternately supplying a high potential power source having a potential higher than the second predetermined potential and a low potential power source having a low potential to the pixel portion via the data line alternately in the predetermined cycle. The drive circuit for an electro-optical device according to any one of claims 1 to 3, wherein
前記画像データの階調値に対応する複数の電位のうちいずれかの電位を有する電位信号を、前記データ線に供給可能な電位信号供給手段を備えたことを特徴とする請求項1から4のいずれか一項に記載の電気光学装置用駆動回路。   5. A potential signal supply unit capable of supplying a potential signal having any one of a plurality of potentials corresponding to a gradation value of the image data to the data line. The drive circuit for an electro-optical device according to claim 1. 前記画像データの少なくとも前記1ライン分を記憶可能な記憶手段と、
該記憶手段によって記憶された前記1ライン分の前記画像データの階調値が互いに同一であるか否かを判定する判定手段と
を備えたことを特徴とする請求項1から5のいずれか一項に記載の電気光学装置用駆動回路。
Storage means capable of storing at least one line of the image data;
6. The determination unit according to claim 1, further comprising: a determination unit configured to determine whether or not the gradation values of the image data for the one line stored by the storage unit are the same. The drive circuit for an electro-optical device according to Item.
請求項1から6のいずれか一項に記載の電気光学装置用駆動回路と、前記複数のデータ線及び前記複数の走査線と、前記複数の画素部とを備えたことを特徴とする電気光学装置。   7. An electro-optical device comprising: the electro-optical device drive circuit according to claim 1; the plurality of data lines and the plurality of scanning lines; and the plurality of pixel units. apparatus. 請求項7に記載の電気光学装置を具備してなることを特徴とする電子機器。   An electronic apparatus comprising the electro-optical device according to claim 7. 互いに交差して延びる複数のデータ線及び複数の走査線と、前記データ線及び前記走査線に夫々電気的に接続された複数の画素部とを備えた電気光学装置を駆動する電気光学装置用駆動方法であって、
前記走査線を介して前記画素部に走査信号を供給する工程と、
画像データをデジタル信号からアナログ信号へ変換するDA変換を実行し、前記アナログ信号へ変換された画像データを、画像信号として出力するDA変換工程と、
前記複数の画素部の各々に前記データ線を介して前記画像信号を供給する工程と
を備え、
前記DA変換工程は、1本の前記走査線に対応する1ライン分の前記画像データの階調値が互いに同一である場合には、前記DA変換の実行を停止する
ことを特徴とする電気光学装置用駆動方法。
Electro-optical device drive for driving an electro-optical device including a plurality of data lines and a plurality of scanning lines extending so as to cross each other and a plurality of pixel portions electrically connected to the data lines and the scanning lines, respectively. A method,
Supplying a scanning signal to the pixel portion via the scanning line;
A DA conversion step of performing DA conversion for converting image data from a digital signal to an analog signal, and outputting the image data converted into the analog signal as an image signal;
Supplying the image signal to each of the plurality of pixel portions via the data line,
In the DA conversion step, the DA conversion is stopped when the gradation values of the image data for one line corresponding to one scanning line are the same. Device driving method.
JP2006173448A 2006-06-23 2006-06-23 Electro-optical device drive circuit, electro-optical device drive method, electro-optical device, and electronic apparatus Withdrawn JP2008003347A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006173448A JP2008003347A (en) 2006-06-23 2006-06-23 Electro-optical device drive circuit, electro-optical device drive method, electro-optical device, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006173448A JP2008003347A (en) 2006-06-23 2006-06-23 Electro-optical device drive circuit, electro-optical device drive method, electro-optical device, and electronic apparatus

Publications (1)

Publication Number Publication Date
JP2008003347A true JP2008003347A (en) 2008-01-10

Family

ID=39007773

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006173448A Withdrawn JP2008003347A (en) 2006-06-23 2006-06-23 Electro-optical device drive circuit, electro-optical device drive method, electro-optical device, and electronic apparatus

Country Status (1)

Country Link
JP (1) JP2008003347A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016045223A (en) * 2014-08-19 2016-04-04 ラピスセミコンダクタ株式会社 Display device and method for processing image data signal transmission
JP2017151284A (en) * 2016-02-25 2017-08-31 セイコーエプソン株式会社 Display device and electronic instrument

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016045223A (en) * 2014-08-19 2016-04-04 ラピスセミコンダクタ株式会社 Display device and method for processing image data signal transmission
JP2017151284A (en) * 2016-02-25 2017-08-31 セイコーエプソン株式会社 Display device and electronic instrument
CN107123395A (en) * 2016-02-25 2017-09-01 精工爱普生株式会社 Display device and electronic equipment
CN107123395B (en) * 2016-02-25 2021-07-06 精工爱普生株式会社 Display devices and electronic equipment

Similar Documents

Publication Publication Date Title
KR100371841B1 (en) Driving method for driving electro-optical device, driving circuit for driving electro-optical device, electro-optical device, and electronic apparatus
JP4114655B2 (en) Brightness unevenness correction method, brightness unevenness correction circuit, electro-optical device, and electronic apparatus
JP2009258626A (en) Inspection circuit, electro-optic device, and electronic apparatus
US7038645B2 (en) Driving method for electro-optical apparatus, driving circuit therefor, electro-optical apparatus, and electronic equipment
US6781565B2 (en) Electro-optical device, driving circuit and driving method of electro-optical device, and electronic apparatus
KR20030094043A (en) Display apparatus and portable terminal
JP2010026086A (en) Driving device and method for electrooptical device, electrooptical device, and electronic equipment
JP2017167425A (en) Electro-optical device, control method of electro-optical device, and electronic apparatus
JP4285314B2 (en) Electro-optic device
JP2017167426A (en) Electro-optical device and electronic apparatus
JP4232819B2 (en) Electro-optical device, driving method, and electronic apparatus
JP4466185B2 (en) Electro-optical device and electronic apparatus
JP2008003347A (en) Electro-optical device drive circuit, electro-optical device drive method, electro-optical device, and electronic apparatus
JP2007279625A (en) Electro-optical device, driving method thereof, and electronic apparatus
JP4475047B2 (en) Electro-optical device, driving method thereof, and electronic apparatus
JP5119901B2 (en) Source driver, electro-optical device, projection display device, and electronic device
JP4492444B2 (en) Electro-optical device driving circuit and driving method, electro-optical device, and electronic apparatus
JP2010026085A (en) Driving device and method for electrooptical device, electrooptical device, and electronic apparatus
US20160063930A1 (en) Electro-optical device and electronic apparatus
JP2002229528A (en) Electro-optical device driving method, electro-optical device driving circuit, electro-optical device, and electronic apparatus
JP2017167424A (en) Electronic optical device, electronic optical device control method and electronic instrument
JP2010026201A (en) Device and method of driving electro-optical device, electro-optical device, and electronic apparatus
JP5540469B2 (en) Electro-optical device driving method, electro-optical device, and electronic apparatus
JP2007219354A (en) Electro-optical device, driving method thereof, and electronic apparatus
JP2004279567A (en) Driving method and driving circuit for electro-optical device, electro-optical device, and electronic apparatus

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20090901