JP2008003037A - Ｉｃテスタ - Google Patents

Abstract

【課題】無負荷時の出力インピーダンスが大きい、一般的に市販されている差動増幅器ＩＣを用いて、大きな負荷容量が接続された被検査デバイスに電源を供給しても、差動増幅器の動作が不安定になることがないＩＣテスタを提供する。
【解決手段】被検査デバイスの所定の端子に所定の電圧を印加して検査を行うＩＣテスタにおいて、第１の電圧を出力する第１の増幅器と、前記第１の電圧とは異なる第２の電圧を出力する第２の増幅器と、前記第１の増幅器の出力端子と、第２の増幅器の出力端子との間に直列接続されている第１および第２の抵抗と、前記第１の抵抗と第２の抵抗とが接続された中間点に接続されている出力端子とを備えていて、前記出力端子に、被検査デバイスの所定の端子が接続される。
【選択図】図１

Description

本発明は、被検査デバイスの検査を行うＩＣテスタに関し、特に、検査時に被検査デバイスに対して電源を供給する電源供給回路を内蔵するＩＣテスタに関する。

従来から、ＩＣテスタは、所定の範囲の電源電圧を被検査デバイスに供給可能なように、出力電圧が可変の電源供給回路を備えていた（特許文献１参照）。図６は、このような電源供給回路の一例の内部構成図である。この図におけるＩＣテスタ４００は、ＤＡコンバータ ＤＡＣと、差動増幅器Ａ１と、出力端子ＯＵＴとを備えている。差動増幅器Ａ１としては、一般的に市販されている差動増幅器ＩＣが用いられる。

ＤＡコンバータ ＤＡＣの出力端子は、差動増幅器Ａ１の非反転入力端子に接続されている。差動増幅器Ａ１は、その出力端子が反転入力端子に接続されている。すなわち、この差動増幅器Ａ１は、ボルテージフォロワを形成している。差動増幅器Ａ１の出力端子は、さらに、ＩＣテスタ４００の出力端子ＯＵＴに接続されている。

ＩＣテスタ４００の出力端子ＯＵＴは、検査時に、被検査デバイスＤＵＴの電源端子に接続される。さらに、被検査デバイスＤＵＴの電源端子と基準電位との間に、負荷容量Ｃ_Ｌが接続される。これは、検査中に被検査デバイスＤＵＴの電源端子に流れ込む負荷電流Ｉ_Ｌが変動しても、電源端子の電位は変動しないようにするためである。

検査時の動作を説明する。ＤＡコンバータ ＤＡＣから出力される設定電圧Ｖｉは、差動増幅器Ａ１の非反転入力端子に入力される。差動増幅器Ａ１は、ボルテージフォロワを形成しているので、その出力端子から、同じ設定電圧Ｖｉが出力される。差動増幅器Ａ１の出力端子はＩＣテスタ４００の出力端子ＯＵＴに接続されているので、ＩＣテスタ４００の出力端子ＯＵＴから設定電圧Ｖｉが出力される。すなわち、このＩＣテスタ４００は、ＤＡコンバータ ＤＡＣから出力される設定電圧Ｖｉを差動増幅器Ａ１でバッファリングして被検査デバイスＤＵＴの電源端子に印加する。

図７は、図６に示したＩＣテスタ４００内の差動増幅器Ａ１の出力段の等価回路図である。Ｑ１はＮＰＮトランジスタ、Ｑ２はＰＮＰトランジスタ、Ｅｄはアイドリングバイアス電圧源である。アイドリングバイアス電圧源Ｅｄは、一定のアイドリングバイアス電圧Ｖｄを発生する。

図７を参照し、差動増幅器Ａ１の出力電流Ｉｏがゼロのときの、差動増幅器Ａ１の出力インピーダンスｒ_Ｏを求める。差動増幅器Ａ１の出力電流Ｉｏがゼロのとき、トランジスタＱ１に流れる電流Ｉ_Ｑ１とトランジスタＱ２に流れる電流Ｉ_Ｑ２とは等しくなる。この電流をアイドリング電流Ｉ_Ｑ０と呼ぶこととする。

このとき、トランジスタＱ１のエミッタを見込んだインピーダンスｒ_ｅ０は、
ｒ_ｅ０＝Ｖ_Ｔ／Ｉ_Ｑ０ …（１０１）
である。ここで、Ｖ_Ｔ＝ｋ_ＢＴ／ｑであり、ｋ_Ｂはボルツマン定数、Ｔは絶対温度、ｑは電気素量であり、Ｖ_Ｔは常温で約２６［ｍＶ］になる。

トランジスタＱ２のエミッタを見込んだインピーダンスも、同じ値ｒ_ｅ０になる。

従って、差動増幅器Ａ１の出力インピーダンスｒ_Ｏは、２つのインピーダンスｒ_ｅ０の並列接続になるので、
ｒ_Ｏ＝ｒ_ｅ０／２＝Ｖ_Ｔ／（２Ｉ_Ｑ０） …（１０２）
である。

次に、図６を参照し、差動増幅器Ａ１の出力電流Ｉｏがゼロのとき、すなわちＩＣテスタ４００の出力端子ＯＵＴから被検査デバイスＤＵＴの電源端子に供給される負荷電流Ｉ_Ｌがゼロのときの、ＩＣテスタ４００の出力端子ＯＵＴでの出力インピーダンスｒ_ＯＵＴを求める。ＩＣテスタ４００の出力端子ＯＵＴでの出力インピーダンスｒ_ＯＵＴは、差動増幅器Ａ１の出力インピーダンスｒ_Ｏと等しい。すなわち、
ｒ_ＯＵＴ＝ｒ_Ｏ …（１０３）
である。

次に、差動増幅器Ａ１の出力電流Ｉｏがゼロのときの、負荷容量Ｃ_Ｌに対する、差動増幅器Ａ１の動作が安定である条件を求める。差動増幅器Ａ１のゲイン帯域幅積をＧＢＷとすると、
ＧＢＷ＜１／（２π・Ｃ_Ｌ・ｒ_ＯＵＴ） …（１０４）
∴ Ｃ_Ｌ＜１／（２π・ＧＢＷ・ｒ_ＯＵＴ） …（１０４’）
である。

次に、差動増幅器Ａ１の出力電流Ｉｏがゼロのときの、差動増幅器Ａ１の出力インピーダンスｒ_Ｏ、ＩＣテスタ４００の出力端子ＯＵＴでの出力インピーダンスｒ_ＯＵＴ、および負荷容量Ｃ_Ｌの安定条件を試算する。

差動増幅器Ａ１の出力インピーダンスｒ_Ｏを試算する。代表的な差動増幅器ＩＣのアイドリング電流Ｉ_Ｑ０は０．１［ｍＡ］程度である。また、上記の通りＶ_Ｔは常温で２６［ｍＶ］である。これらの値を（１０２）式に代入すると、
ｒ_Ｏ＝２６［ｍＶ］／（２・０．１［ｍＡ］）＝１３０［Ω］
が得られる。

ＩＣテスタ４００の出力端子ＯＵＴでの出力インピーダンスｒ_ＯＵＴは、差動増幅器Ａ１の出力インピーダンスｒ_Ｏと等しい。すなわち、（１０３）式より、
ｒ_ＯＵＴ＝ｒ_Ｏ＝１３０［Ω］
となる。

負荷容量Ｃ_Ｌの安定条件を試算する。ゲイン帯域幅積ＧＢＷ＝１［ＭＨｚ］とする。また、上記の通りＩＣテスタ４００の出力端子ＯＵＴでの出力インピーダンスｒ_ＯＵＴ＝１３０［Ω］である。これらの値を（１０４’）式に代入すると、
Ｃ_Ｌ＜１／（２π・１［ＭＨｚ］・１３０［Ω］）＝１２２４［ｐＦ］
が得られる。すなわち、負荷容量Ｃ_Ｌが１２２４［ｐＦ］以上になると、差動増幅器Ａ１の動作が不安定になる。
特開平６−１４８２６５号公報

従来のＩＣテスタには、以下のような問題があった。すなわち、差動増幅器Ａ１として一般的に市販されている差動増幅器ＩＣを用いた場合、負荷容量Ｃ_Ｌがある値以上になると、差動増幅器Ａ１の動作が不安定になり、極端な場合には発振する。これは、一般的に市販されている差動増幅器ＩＣは、無負荷時（出力電流Ｉｏがゼロのとき）の消費電力を抑えるために、出力段のアイドリング電流Ｉ_Ｑ０を小さく設計してあることによる。その結果、無負荷時の出力インピーダンスｒ_Ｏは大きくなり、従ってＩＣテスタ４００の出力端子ＯＵＴでの出力インピーダンスｒ_ＯＵＴも大きくなる。この出力インピーダンスｒ_ＯＵＴと負荷容量Ｃ_Ｌとによって決まるポールの影響で、位相遅れが発生する。この位相遅れによって、ボルテージフォロワを形成している差動増幅器Ａ１の動作が不安定になる。

本発明の目的は、無負荷時の出力インピーダンスが大きい、一般的に市販されている差動増幅器ＩＣを用いて、大きな負荷容量が接続された被検査デバイスに電源を供給しても、差動増幅器の動作が不安定になることがないＩＣテスタを提供することである。

本発明は、被検査デバイスの所定の端子に所定の電圧を印加して検査を行うＩＣテスタにおいて、第１の電圧を出力する第１の増幅器と、前記第１の電圧とは異なる第２の電圧を出力する第２の増幅器と、前記第１の増幅器の出力端子と、第２の増幅器の出力端子との間に直列接続されている第１および第２の抵抗と、前記第１の抵抗と第２の抵抗とが接続された中間点に接続されている出力端子とを備えていて、前記出力端子に、被検査デバイスの所定の端子が接続されることを特徴とする。

また、本発明は、前記第１の増幅器の入力端子と、第２の増幅器の入力端子との間に接続されていて、所定のバイアス電圧を発生するバイアス電圧源をさらに備えていて、前記第１および第２の増幅器は、ボルテージフォロワであってもよい。

また、本発明は、前記第１の増幅器は、ボルテージフォロワであってもよい。

本発明に係るＩＣテスタによれば、無負荷時の出力インピーダンスが大きい、一般的に市販されている差動増幅器ＩＣを用いて、大きな負荷容量が接続された被検査デバイスに電源を供給しても、差動増幅器の動作が不安定になることがない。

図１は、本発明の第１実施形態に係るＩＣテスタ１００の構成図である。ＩＣテスタ１００は、ＤＡコンバータ ＤＡＣと、バイアス電圧源Ｅ_Ｂと、２つの差動増幅器Ａ１，Ａ２と、２つの抵抗Ｒ１，Ｒ２と、出力端子ＯＵＴとを備えている。ＤＡコンバータ ＤＡＣは、図示していない制御部から送られる設定値（デジタル値）を、対応する設定電圧（アナログ電圧）に変換する。バイアス電圧源Ｅ_Ｂは、一定のバイアス電圧Ｖ_Ｂを発生する。差動増幅器Ａ１，Ａ２としては、一般的に市販されている差動増幅器ＩＣが用いられる。

ＤＡコンバータ ＤＡＣの出力端子は、バイアス電圧源Ｅ_Ｂの正電圧端子と、差動増幅器Ａ１の非反転入力端子とに接続されている。差動増幅器Ａ１は、その出力端子が反転入力端子に接続されている。すなわち、差動増幅器Ａ１はボルテージフォロワを形成していて、その出力端子の電圧（出力電圧）は、非反転入力端子の電圧（入力電圧）と等しい。

バイアス電圧源Ｅ_Ｂの負電圧端子は、差動増幅器Ａ２の非反転入力端子に接続されている。差動増幅器Ａ２も、その出力端子が反転入力端子に接続されていて、ボルテージフォロワを形成しており、出力電圧は入力電圧と等しい。

差動増幅器Ａ１の出力端子と、差動増幅器Ａ２の出力端子との間には、２つの抵抗Ｒ１，Ｒ２が直列接続されている。すなわち、差動増幅器Ａ１の出力端子は抵抗Ｒ１の一端に接続され、抵抗Ｒ１の他端は抵抗Ｒ２の一端に接続され、抵抗Ｒ２の他端は差動増幅器Ａ２の出力端子に接続されている。抵抗Ｒ１と抵抗Ｒ２とが接続された中間点は、ＩＣテスタ１００の出力端子ＯＵＴに接続されている。

ＩＣテスタ１００の出力端子ＯＵＴは、検査時に、被検査デバイスＤＵＴの電源端子に接続される（この電源端子は、正電源端子に限られるわけではなく、負電源端子のこともある。さらに、電源端子以外の端子に接続されることもある。）。さらに、被検査デバイスＤＵＴの電源端子と基準電位との間に、負荷容量Ｃ_Ｌが接続される。これは、検査中に被検査デバイスＤＵＴの電源端子に流れ込む（または流れ出す）負荷電流Ｉ_Ｌが変動しても、電源端子の電位は変動しないようにするためである。この負荷容量Ｃ_Ｌの値は、通常０．１〜１００μＦ程度である。

検査時の動作を説明する。ＤＡコンバータ ＤＡＣは、図示していない制御部から送られる設定値を、対応する設定電圧Ｖｉに変換して出力端子から出力する。この設定電圧Ｖｉは、差動増幅器Ａ１の非反転入力端子に印加される。すると、差動増幅器Ａ１はボルテージフォロワを形成しているので、その出力端子から、同じ設定電圧Ｖｉが出力される。

一方、バイアス電圧源Ｅ_Ｂの正電圧端子も設定電圧Ｖｉになるので、バイアス電圧源Ｅ_Ｂの負電圧端子の電圧はＶｉ−Ｖ_Ｂとなる。この電圧Ｖｉ−Ｖ_Ｂが、差動増幅器Ａ２の非反転入力端子に印加される。すると、差動増幅器Ａ２もボルテージフォロワを形成しているので、その出力端子から、同じ電圧Ｖｉ−Ｖ_Ｂが出力される。

差動増幅器Ａ１の出力端子から出力される電圧Ｖｉと、差動増幅器Ａ２の出力端子から出力される電圧Ｖｉ−Ｖ_Ｂとの差電圧Ｖ_Ｂ（すなわちバイアス電圧）が、直列接続された２つの抵抗Ｒ１，Ｒ２によって分圧されるので、抵抗Ｒ１と抵抗Ｒ２との中間点、すなわちＩＣテスタ１００の出力端子ＯＵＴでの出力電圧Ｖ_ＯＵＴは、２つの抵抗Ｒ１，Ｒ２の抵抗値をそれぞれＲ１，Ｒ２とすると、
Ｖ_ＯＵＴ＝Ｖｉ−Ｖ_Ｂ・Ｒ１／（Ｒ１＋Ｒ２） …（１）
となる。

上記の構成によれば、検査時に、ＩＣテスタ１００の出力端子ＯＵＴから被検査デバイスＤＵＴの電源端子に流れ込む負荷電流Ｉ_Ｌがゼロであっても、差動増幅器Ａ１の出力端子から差動増幅器Ａ２の出力端子に向かって電流が流れる。負荷電流Ｉ_Ｌがゼロのとき、差動増幅器Ａ１の出力端子から差動増幅器Ａ２の出力端子に向かって流れる電流をバイアス電流Ｉ_Ｂと呼ぶこととする。このバイアス電流Ｉ_Ｂは、
Ｉ_Ｂ＝Ｖ_Ｂ／（Ｒ１＋Ｒ２） …（２）
で表される。

ここで、簡単の為、抵抗Ｒ１，Ｒ２の抵抗値は等しいものとし、その共通の値をＲ_Ｂとする。すなわち、Ｒ１＝Ｒ２≡Ｒ_Ｂとすると、上記（２）式は、
Ｉ_Ｂ＝Ｖ_Ｂ／（２Ｒ_Ｂ） …（２’）
となる。

図２は、図１に示したＩＣテスタ１００内の差動増幅器Ａ１の出力段の等価回路図である。Ｑ１はＮＰＮトランジスタ、Ｑ２はＰＮＰトランジスタ、Ｅｄはアイドリングバイアス電圧源である。アイドリングバイアス電圧源Ｅｄは、一定のアイドリングバイアス電圧Ｖｄを発生する。

トランジスタＱ１に流れる電流をＩ_Ｑ１、トランジスタＱ２に流れる電流をＩ_Ｑ２とすると、差動増幅器Ａ１の出力電流Ｉｏは、
Ｉｏ＝Ｉ_Ｑ１−Ｉ_Ｑ２ …（３）
である。

トランジスタＱ１のエミッタを見込んだインピーダンスｒ_ｅ１は、
ｒ_ｅ１＝Ｖ_Ｔ／Ｉ_Ｑ１ …（４）
である。ここで、Ｖ_Ｔ＝ｋ_ＢＴ／ｑであり、ｋ_Ｂはボルツマン定数、Ｔは絶対温度、ｑは電気素量であり、Ｖ_Ｔは常温で約２６［ｍＶ］になる。

トランジスタＱ２のエミッタを見込んだインピーダンスｒ_ｅ２は、
ｒ_ｅ２＝Ｖ_Ｔ／Ｉ_Ｑ２ …（５）
である。

従って、差動増幅器Ａ１の出力インピーダンスｒ_Ｏは、インピーダンスｒ_ｅ１とｒ_ｅ２の並列接続になるので、上記（４）式および（５）式より、
ｒ_Ｏ＝Ｖ_Ｔ／（Ｉ_Ｑ１＋Ｉ_Ｑ２） …（６）
となる。

上記（６）式中のＩ_Ｑ１およびＩ_Ｑ２を求める。

ここで、仮に差動増幅器Ａ１の出力電流Ｉｏ＝０の場合を考えると、トランジスタＱ１に流れる電流Ｉ_Ｑ１と、トランジスタＱ２に流れる電流Ｉ_Ｑ２とは、どちらもアイドリング電流Ｉ_Ｑ０と等しくなる。

しかし、本実施形態においては、負荷電流Ｉ_Ｌがゼロであっても、差動増幅器Ａ１の出力端子から出力電流Ｉｏが流れ出しているので、トランジスタＱ１に流れる電流Ｉ_Ｑ１は、アイドリング電流Ｉ_Ｑ０より増加している。従って、トランジスタＱ１のベース・エミッタ間電圧Ｖ_ＢＥ１も、Ｉｏ＝０の場合と比べて、わずかに増加している。この変化分をΔＶ_ＢＥ１とすると、Ｉ_Ｑ１は、
Ｉ_Ｑ１＝Ｉ_Ｑ０・ｅｘｐ（ΔＶ_ＢＥ１／Ｖ_Ｔ） …（７）
で表される。ここで、
ｋ≡ｅｘｐ（ΔＶ_ＢＥ１／Ｖ_Ｔ） …（８）
と置くと、上記（７）式は、
Ｉ_Ｑ１＝Ｉ_Ｑ０・ｋ …（７’）
となる。

トランジスタＱ１のベースとトランジスタＱ２のベースとの間の電圧はアイドリングバイアス電圧Ｖｄに固定されているので、トランジスタＱ１のベース・エミッタ間電圧Ｖ_ＢＥ１がΔＶ_ＢＥ１だけ増加すれば、トランジスタＱ２のエミッタ・ベース間電圧Ｖ_ＥＢ２は同じ量だけ減少する。この変化分をΔＶ_ＥＢ２とすると、Ｉ_Ｑ２は、
Ｉ_Ｑ２＝Ｉ_Ｑ０・ｅｘｐ（ΔＶ_ＥＢ２／Ｖ_Ｔ） …（９）
で表される。ここで、ΔＶ_ＥＢ２＝−ΔＶ_ＢＥ１なので、
Ｉ_Ｑ２＝Ｉ_Ｑ０・ｅｘｐ（−ΔＶ_ＢＥ１／Ｖ_Ｔ） …（９’）
となる。さらに、上記（８）式を代入すると、
Ｉ_Ｑ２＝Ｉ_Ｑ０／ｋ …（９”）
となる。

以上でＩ_Ｑ１およびＩ_Ｑ２を求めることができたので、（７’）式および（９”）式を上記（６）式に代入すると、
ｒ_Ｏ＝Ｖ_Ｔ／｛Ｉ_Ｑ０（ｋ＋１／ｋ）｝ …（６’）
となる。

次に、上記（６’）式中のｋをＩｏで表す。（３）式中のＩ_Ｑ１およびＩ_Ｑ２に（７’）式および（９”）式を代入すると、
Ｉｏ＝Ｉ_Ｑ０（ｋ−１／ｋ） …（３’）
となる。この式をｋについて解けば、
ｋ＝｛Ｉｏ／Ｉ_Ｑ０＋（（Ｉｏ／Ｉ_Ｑ０）^２＋４）^{（１／２）}｝／２ …（３”）
となる。以上でｋをＩｏで表せた。

従って、負荷電流Ｉ_Ｌがゼロのときの、差動増幅器Ａ１の出力インピーダンスｒ_Ｏは、上記（６’）式および（３”）で表すことができる。これらの式を再掲する。
ｒ_Ｏ＝Ｖ_Ｔ／｛Ｉ_Ｑ０（ｋ＋１／ｋ）｝ …（６’）
ｋ＝｛Ｉｏ／Ｉ_Ｑ０＋（（Ｉｏ／Ｉ_Ｑ０）^２＋４）^{（１／２）}｝／２ …（３”）

図１における、差動増幅器Ａ２の出力インピーダンスも、差動増幅器Ａ１の出力インピーダンスｒ_Ｏと同様であり、上記（６’）式および（３”）で表すことができる。

負荷電流Ｉ_Ｌがゼロのときの、ＩＣテスタ１００の出力端子ＯＵＴでの出力インピーダンスｒ_ＯＵＴは、差動増幅器Ａ１の出力インピーダンスｒ_Ｏと抵抗Ｒ１の直列接続と、差動増幅器Ａ２の出力インピーダンスｒ_Ｏと抵抗Ｒ２の直列接続との並列接続になる。Ｒ１＝Ｒ２≡Ｒ_Ｂとしたので、この並列接続は、２つの（ｒ_Ｏ＋Ｒ_Ｂ）の並列接続になる。すなわち、
ｒ_ＯＵＴ＝（ｒ_Ｏ＋Ｒ_Ｂ）／２ …（１０）
となる。ｒ_Ｏ≫Ｒ_Ｂであるものとすれば、
ｒ_ＯＵＴ≒ｒ_Ｏ／２ …（１０’）
となる。

次に、負荷電流Ｉ_Ｌがゼロのときの、負荷容量Ｃ_Ｌに対する、差動増幅器Ａ１，Ａ２の動作が安定である条件を求める。差動増幅器Ａ１，Ａ２のゲイン帯域幅積をＧＢＷとすると、
ＧＢＷ＜１／（２π・Ｃ_Ｌ・ｒ_ｏｕｔ） …（１１）
∴ Ｃ_Ｌ＜１／（２π・ＧＢＷ・ｒ_ｏｕｔ） …（１１’）
である。

次に、負荷電流Ｉ_Ｌがゼロのときの、差動増幅器Ａ１の出力インピーダンスｒ_Ｏ、ＩＣテスタ１００の出力端子ＯＵＴでの出力インピーダンスｒ_ＯＵＴ、および負荷容量Ｃ_Ｌの安定条件を試算する。

差動増幅器Ａ１の出力インピーダンスｒ_Ｏを試算する。代表的な差動増幅器ＩＣのアイドリング電流Ｉ_Ｑ０は０．１［ｍＡ］程度である。また、上記の通りＶ_Ｔは常温で２６［ｍＶ］である。バイアス電流Ｉ_Ｂ＝１［ｍＡ］とすると、負荷電流Ｉ_Ｌ＝０なので、差動増幅器Ａ１の出力電流Ｉｏ＝Ｉ_Ｂ＝１［ｍＡ］である。これらの値を（６’）式および（３”）式に代入すると、
ｒ_Ｏ＝２６［ｍＶ］／｛０．１［ｍＡ］・（ｋ＋１／ｋ）｝
ｋ＝｛１[mA]／０．１[mA]＋（（１[mA]／０．１[mA]）^２＋４）^{（１／２）}｝／２
となる。計算すると、ｒ_Ｏ≒２６［Ω］が得られる。従来例ではｒ_Ｏ＝１３０［Ω］であったので、この値は従来例の約１／５である。

ＩＣテスタ１００の出力端子ＯＵＴでの出力インピーダンスｒ_ＯＵＴは、ほぼ、差動増幅器Ａ１の出力インピーダンスｒ_Ｏの１／２である。すなわち、（１０’）式より、
ｒ_ＯＵＴ≒ｒ_Ｏ／２＝２６［Ω］／２＝１３［Ω］
が得られる。従来例ではｒ_ＯＵＴ＝１３０［Ω］であったので、この値は従来例の約１／１０である。

負荷容量Ｃ_Ｌの安定条件を試算する。ゲイン帯域幅積ＧＢＷ＝１［ＭＨｚ］とする。また、上記の通りＩＣテスタ１００の出力端子ＯＵＴでの出力インピーダンスｒ_ＯＵＴ≒１３［Ω］である。これらの値を（１１’）式に代入すると、
Ｃ_Ｌ＜１／（２π・１［ＭＨｚ］・１３［Ω］）＝１２２４３［ｐＦ］
が得られる。すなわち、負荷容量Ｃ_Ｌが１２２４３［ｐＦ］まで安定になる。従来例ではＣ_Ｌ＜１２２４［ｐＦ］であったので、この値は従来例の約１０倍である。

図３は、アイドリング電流Ｉ_Ｑ０＝０．１［ｍＡ］、バイアス電流Ｉ_Ｂ＝１［ｍＡ］、Ｒ_Ｂ＝５［Ω］とした場合において、負荷電流Ｉ_Ｌを変化させたときの、出力インピーダンスｒ_ＯＵＴの変化をシミュレーションした結果を示すグラフである。横軸が負荷電流Ｉ_Ｌ［ｍＡ］を示しており、縦軸が出力インピーダンスｒ_ＯＵＴ［Ω］を示している。実線が本実施形態の値を示しており、破線が従来例の値を示している。負荷電流Ｉ_Ｌがゼロのとき、出力インピーダンスｒ_ＯＵＴは最大になり、負荷電流Ｉ_Ｌの絶対値が大きくなるほど、出力インピーダンスｒ_ＯＵＴは下がっている。

上記で試算した通り、負荷電流Ｉ_Ｌがゼロのとき、本実施形態の出力インピーダンスｒ_ＯＵＴは、従来例の出力インピーダンスｒ_ＯＵＴの約１／１０になっている。さらに、全ての負荷電流Ｉ_Ｌの値において、本実施形態の出力インピーダンスｒ_ＯＵＴは、従来例の出力インピーダンスｒ_ＯＵＴより小さい。これは、本実施形態には、バイアス電圧源Ｅ_Ｂが設けられていて、負荷電流Ｉ_Ｌがゼロであっても、差動増幅器Ａ１，Ａ２の出力端子間にバイアス電流Ｉ_Ｂが流れるからである。バイアス電流Ｉ_Ｂを大きな値に設定するほど、出力インピーダンスｒ_ＯＵＴは小さくなる。

図４は、本発明の第２実施形態に係るＩＣテスタ２００の構成図である。図４において、図１の第１実施形態と同一の構成には同一の符号を付し、その説明を省略するものとする。第２実施形態が、第１実施形態と異なる点は、バイアス電圧源Ｅ_Ｂがない点と、差動増幅器Ａ１，Ａ２に、それぞれ２つづつ抵抗が接続されている点である。すなわち、ＤＡコンバータ ＤＡＣの出力端子は、差動増幅器Ａ１，Ａ２の非反転入力端子の両方に接続されている。差動増幅器Ａ１は、その出力端子と反転入力端子との間に抵抗Ｒ３が接続されていて、さらに反転入力端子と負電源ＶＥＥとの間に抵抗Ｒ４が接続されている。差動増幅器Ａ２は、その出力端子と反転入力端子との間に抵抗Ｒ５が接続されていて、さらに反転入力端子と正電源ＶＣＣとの間に抵抗Ｒ６が接続されている。

本実施形態の動作を説明する。簡単の為、Ｒ３とＲ５の抵抗値は等しく、かつＲ４とＲ６の抵抗値も等しいものとする。ただし、実際は必ずしもその必要はない。このとき、差動増幅器Ａ１の出力電圧Ｖｏ１および差動増幅器Ａ２の出力電圧Ｖｏ２は、次式で表される。
Ｖｏ１＝（１＋Ｒ３／Ｒ４）・Ｖｉ−Ｒ３／Ｒ４・ＶＥＥ …（１２）
Ｖｏ２＝（１＋Ｒ５／Ｒ６）・Ｖｉ−Ｒ５／Ｒ６・ＶＣＣ …（１３）
上式において、Ｒ３／Ｒ４＝Ｒ５／Ｒ６≡ｍと置けば、
Ｖ_Ｂ≡Ｖｏ１−Ｖｏ２＝ｍ・（ＶＣＣ−ＶＥＥ） …（１４）
となる。すなわち、Ｖ_Ｂ≡Ｖｏ１−Ｖｏ２は、設定電圧Ｖｉによらず、常に一定になる。以降の動作は第１実施形態と同様である。

なお、上記ｍを小さい値になるように設定しておけば、差動増幅器Ａ１，Ａ２の閉ループゲインをほぼ１にすることが可能である。また、上記の例では、ＶＣＣを正電源、ＶＥＥを負電源としたが、ＶＣＣ＞ＶＥＥであれば、いかなる電位であってもよい。さらに、ＶＣＣまたはＶＥＥのどちらかがＧＮＤ（接地）電位であってもよい。

図５は、本発明の第３実施形態に係るＩＣテスタ３００の構成図である。図５においても、図１の第１実施形態と同一の構成には同一の符号を付し、その説明を省略するものとする。第３実施形態が、第１実施形態と異なる点は、バイアス電圧源Ｅ_Ｂがない点と、差動増幅器Ａ２に１つの抵抗Ｒ５と１つの定電流源ＪＢとが接続されている点である。すなわち、ＤＡコンバータ ＤＡＣの出力端子は、２つの差動増幅器Ａ１，Ａ２の非反転入力端子の両方に接続されている。差動増幅器Ａ２は、その出力端子と反転入力端子との間に抵抗Ｒ５が接続されていて、さらに反転入力端子と正電源ＶＣＣとの間に定電流源ＪＢが接続されている。

本実施形態の動作を説明する。差動増幅器Ａ１の出力電圧Ｖｏ１および差動増幅器Ａ２の出力電圧Ｖｏ２は、次式で表される。
Ｖｏ１＝Ｖｉ …（１５）
Ｖｏ２＝Ｖｉ−Ｒ５・ＪＢ …（１６）
従って、
Ｖ_Ｂ≡Ｖｏ１−Ｖｏ２＝Ｒ５・ＪＢ …（１７）
となる。すなわち、Ｖ_Ｂ≡Ｖｏ１−Ｖｏ２は、設定電圧Ｖｉによらず、常に一定になる。以降の動作は第１実施形態と同様である。

なお、本実施形態においては、差動増幅器Ａ１，Ａ２の閉ループゲインは１である。

本発明は、電源端子に負荷容量が接続された被検査デバイスに対して、一般的に市販されている差動増幅器ＩＣを用いて電源を供給するＩＣテスタに適用できる。

本発明の第１実施形態に係るＩＣテスタの構成図である。 図１に示したＩＣテスタ内の差動増幅器の出力段の等価回路図である。 負荷電流Ｉ_Ｌを変化させたときの、出力インピーダンスｒ_ＯＵＴの変化をシミュレーションした結果を示すグラフである。 本発明の第２実施形態に係るＩＣテスタの構成図である。 本発明の第３実施形態に係るＩＣテスタの構成図である。 従来のＩＣテスタの構成図である。 図６に示したＩＣテスタ内の差動増幅器の出力段の等価回路図である。

符号の説明

１００ ＩＣテスタ
ＤＡＣ ＤＡコンバータ
Ｅ_Ｂ バイアス電圧源
Ａ１，Ａ２ 差動増幅器
Ｒ１，Ｒ２ 抵抗
ＯＵＴ 出力端子
Ｃ_Ｌ 負荷容量
ＤＵＴ 被検査デバイス

Claims (3)

1. 被検査デバイスの所定の端子に所定の電圧を印加して検査を行うＩＣテスタにおいて、
   第１の電圧を出力する第１の増幅器と、
   前記第１の電圧とは異なる第２の電圧を出力する第２の増幅器と、
   前記第１の増幅器の出力端子と、第２の増幅器の出力端子との間に直列接続されている第１および第２の抵抗と、
   前記第１の抵抗と第２の抵抗とが接続された中間点に接続されている出力端子と
   を備えていて、
   前記出力端子に、被検査デバイスの所定の端子が接続される
   ことを特徴とするＩＣテスタ。
2. 前記第１の増幅器の入力端子と、第２の増幅器の入力端子との間に接続されていて、所定のバイアス電圧を発生するバイアス電圧源をさらに備えていて、
   前記第１および第２の増幅器は、ボルテージフォロワである
   ことを特徴とする請求項１に記載のＩＣテスタ。
3. 前記第１の増幅器は、ボルテージフォロワである
   ことを特徴とする請求項１に記載のＩＣテスタ。

Images