[go: up one dir, main page]

JP2008099481A - チャージポンプ回路 - Google Patents

チャージポンプ回路 Download PDF

Info

Publication number
JP2008099481A
JP2008099481A JP2006280017A JP2006280017A JP2008099481A JP 2008099481 A JP2008099481 A JP 2008099481A JP 2006280017 A JP2006280017 A JP 2006280017A JP 2006280017 A JP2006280017 A JP 2006280017A JP 2008099481 A JP2008099481 A JP 2008099481A
Authority
JP
Japan
Prior art keywords
constant current
circuit
charge pump
voltage
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006280017A
Other languages
English (en)
Inventor
Satoshi Takigawa
覚士 滝川
Toshiaki Motoyui
敏彰 元結
Norihiko Araki
憲彦 荒木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2006280017A priority Critical patent/JP2008099481A/ja
Publication of JP2008099481A publication Critical patent/JP2008099481A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

【課題】 従来のチャージポンプ回路では、起動時に発生するコンデンサへの突入電流を十分に制御することが困難であった。
【解決手段】 チャージポンプ回路は、充放電用コンデンサと、充放電用コンデンサに流れる定電流を生成する定電流生成回路と、充放電用コンデンサの一端と接地電位との間に接続され、ゲート電極に制御信号の出力端子あるいは定電流生成回路が接続されるトランジスタと、トランジスタのゲート電極に、制御信号の出力端子あるいは定電流生成回路を選択的に接続する切り替え回路とを有する。
【選択図】 図1

Description

本発明はチャージポンプ回路に関し、特に切り替え回路を有するチャージポンプ回路に関する。
従来から、電源電圧を昇圧する回路としてチャージポンプ回路が用いられている。図5に一般的なチャージポンプ回路を示す。制御信号生成回路51によって出力される制御信号に基づいて、それぞれPMOSトランジスタP1とNMOSトランジスタN1のゲートを駆動する。ここで、NMOSトランジスタN1がオン状態でPMOSトランジスタP1がオフ状態の場合、コンデンサC3には電源電圧VDD−VF(ダイオードの順方向電圧)の電圧がチャージされる。次に、PMOSトランジスタP1がオン状態でNMOSトランジスタN1がオフ状態の場合、コンデンサC4には2VDD−2VFが発生する。このようにして、チャージポンプ回路は、電源電圧VDDを昇圧させた電圧(2VDD−2VF)を出力端子Voutに出力している。このようなチャージポンプ回路では、起動時において、例えばラッチアップ等を防止するため、突入電流を防止する必要がある。このような突入電流を防止するためのチャージポンプ回路が特許文献1に示されている。
図6に特許文献1に記載のチャージポンプ回路600を示す。チャージポンプ回路600は、第1のスイッチSW1〜第4のスイッチSW4のオンあるいはオフ状態を制御する制御信号生成回路61、トランジスタQ1〜Q6、コンデンサCp、Coを有している。トランジスタQ1及びQ2はカレントミラー回路によって構成され、トランジスタQ1及びQ4もまたカレントミラー回路によって構成されている。また、充放電用コンデンサCpの一端とトランジスタQ2との間には第1のスイッチSW1が接続され、充放電用コンデンサCpの他端とトランジスタQ4との間には第4のスイッチSW4が接続されている。また、トランジスタQ1には電流可変用トランジスタQ6が接続されている。
電源投入時の初期状態では、トランジスタQ6のオン抵抗を大きくするように制御することによって、コンデンサCpに流れる電流を制限していた。つまり、トランジスタQ2及びQ4に流れる電流を制限することによって、充放電用コンデンサCpの両端に接続されているスイッチSW1及びスイッチSW4に供給する定電流を制限していた。このように、特許文献1に記載のチャージポンプ回路では、電源投入時の初期状態において、出力電圧が所定値まで上昇する間は、コンデンサへ突入電流が流れるのを防止している。
しかしながら、特許文献1に記載の技術では、電源投入時の初期状態において、トランジスタQ6のオン抵抗を大きくするように制御することによって突入電流を減少させることはできるが、突入電流値の制御を可能とするわけではない。つまり、コンデンサへの突入電流値を一定のレベルに制限していただけであり、突入電流値を正確に設定することは困難であった。
特開2005−57969号公報
上記したように、従来のチャージポンプ回路では、起動時に発生するコンデンサへの突入電流を十分に制御することが困難であった。
本発明の1態様によるチャージポンプ回路は、充放電用コンデンサと、充放電用コンデンサに流れる定電流を生成する定電流生成回路と、充放電用コンデンサの一端と接地電位との間に接続され、ゲート電極に制御信号の出力端子あるいは定電流生成回路が接続されるトランジスタと、トランジスタのゲート電極に、制御信号の出力端子あるいは定電流生成回路を選択的に接続する切り替え回路とを有する。
本発明のチャージポンプ回路によれば、起動時に発生するコンデンサへの突入電流を制御することが可能となる。また、突入電流を制御することが可能となるため、電源装置そのものや電源装置を含む機器の信頼性に影響を及ぼしたり、誤作動するのを防ぐことが可能となる。また、チャージポンプ回路の電流消費を抑制することが可能となるため、装置全体の電流消費を制御することが可能となる。
本発明のチャージポンプ回路によれば、起動時に発生するコンデンサへの突入電流を制御することが可能となる。
実施の形態1
以下、図面を参照して本発明の実施の形態について説明する。図1は、本発明の実施の形態1に関わるチャージポンプ回路を示す図である。図1に示すように、本実施の形態のチャージポンプ回路100は、昇圧動作部10、定電流生成回路20、制御信号生成回路30、第1の切り替え回路40を有している。
昇圧動作部10は、充放電用コンデンサ(以降、第1のコンデンサC1と称す)、第2のコンデンサC2、第1のダイオードDi1、第2のダイオードDi2、第1のトランジスタP1、第1のNMOSトランジスタN1を有している。第1のPMOSトランジスタP1のソースは電源電位VDDに接続され、ドレインは第1のNMOSトランジスタN1のドレインに接続されている。また、NMOSトランジスタN1のソースは接地電位に接続されている。また、PMOSトランジスタP1のゲートには、制御信号生成回路30が接続され、NMOSトランジスタN1のゲートには第1の切り替え回路40が接続されている。
第1のコンデンサC1の一端は第1のダイオードDi1を介して電源電位VDDに接続され、他端はPMOSトランジスタP1のドレインとNMOSトランジスタN1のドレインとの間のノードに接続されている。また、第2のコンデンサC2の一端は第2のダイオードDi2及び第1のダイオードDi1を介して電源電位VDDに接続され、他端は接地電位に接続されている。また、コンデンサC2は出力端子Voutに接続されている。
定電流生成回路20は、第2、第3のPMOSトランジスタP2、P3、第2、第3のNMOSトランジスタN2、N3、演算増幅器(以降、オペアンプOPと称す)、第1の抵抗R1(可変抵抗)、第1の電圧生成部Vref1を有している。第2のNMOSトランジスタN2のソースは、接地電位に接続され、ドレインは第2のPMOSトランジスタP2のドレインに接続されている。そして、NMOSトランジスタN2のゲートとドレインは直結されている。また、PMOSトランジスタP2のソースは電源電位VDDに接続されている。
第3のPMOSトランジスタP3のソースは電源電位VDDに接続され、ドレインは第3のNMOSトランジスタN3のドレインに接続されている。そして、PMOSトランジスタP3のゲートとドレインは直結されている。また、PMOSトランジスタP2のゲートはPMOSトランジスタP3のゲートに接続されている。なお、PMOSトランジスタP2とPMOSトランジスタP3はカレントミラー回路を構成している。
また、NMOSトランジスタN3のソースは、第1の抵抗R1を介して接地電位に接続されている。また、NMOSトランジスタN3のゲートは、オペアンプOPの出力部に接続されている。オペアンプOPの非反転入力端子には第1の電圧生成部Vref1が接続され、反転入力端子には、第3のNMOSトランジスタN3と第1の抵抗R1との間のノードが接続されている。
第1の切り替え回路40のスイッチ端子aは制御信号生成回路2に接続され、スイッチ端子bは第2のNMOSトランジスタN2のゲートに接続されている。また、第1のNMOSトランジスタN1及び第2のNMOSトランジスタN2はカレントミラー回路を構成している。次に、図2を参照して本実施の形態における第1の切り替え回路40について説明する。
図2に示される第1の切り替え回路40は、スイッチSW1、スイッチSW2、インバータINV、スイッチ端子a、スイッチ端子b、出力端子cを有している。また、スイッチSW1は第4のPMOSトランジスタP4及び第4のNMOSトランジスタN4によって構成されている。そして、PMOSトランジスタP4及びNMOSトランジスタN4のソース及びドレインはそれぞれ共通に接続されている。また、スイッチSW2は第5のPMOSトランジスタP5及び第5のNMOSトランジスタN5によって構成されている。そして、PMOSトランジスタP5及びNMOSトランジスタN5のソース及びドレインはそれぞれ共通に接続されている。
PMOSトランジスタP4及びNMOSトランジスタN4のソースにはスイッチ端子aが接続され、ドレインは出力端子cに接続されている。また、PMOSトランジスタP5及びNMOSトランジスタN5のソースにはスイッチ端子bが接続され、ドレインは出力端子cに接続されている。また、NMOSトランジスタN4のゲートはPMOSトランジスタP5のゲートに接続され、PMOSトランジスタP4のゲートはNMOSトランジスタN5のゲートに接続されている。また、PMOSトランジスタP4のゲート及びNMOSトランジスタN5のゲートはスイッチ端子aに接続されている。また、NMOSトランジスタN4及びPMOSトランジスタP5のゲートには、インバータINVを介してスイッチ端子aが接続されている。以下、このように構成されたチャージポンプ回路100の動作について、図1及び図2を参照して詳細に説明する。
まず、チャージポンプ回路の起動時の動作について説明する。制御信号生成回路30から第1のPMOSトランジスタP1及び第1の切り替え回路40のスイッチ端子aに対して"H"レベルの信号(電源電位レベル)を入力する。すると、第1のPMOSトランジスタP1はオフ状態となる。また、第1の切り替え回路40では、スイッチSW1はオフ状態となり、スイッチSW2はオン状態となる。したがって、出力端子cを介して第1のNMOSトランジスタN1のゲートには第2のNMOSトランジスタN2のゲートが接続される。
ここで、第1のコンデンサC1から接地電位に流れる定電流I2は定電流生成回路20によって以下のように生成される。まず、オペアンプOPでは、非反転入力端子及び反転入力端子に入力される電圧が仮想短絡されている。よって、第1の抵抗R1に流れる電流をI1とすると、第1の電圧生成部によって出力される第1の電圧Vref1=I1×Rとなる。したがって、第1の抵抗R1には、I1=Vref1/Rの電流が流れる。この電流I1をPMOSトランジスタP3及びPMOSトランジスタP2によって構成されたカレントミラー回路によってI2へと変換する。なお、この場合のカレントミラー比は(I2/I1)倍であるものとする。
また、第2のNMOSトランジスタN2及び第1のNMOSトランジスタN1はカレントミラー回路を構成している。ここで、起動時においては、第1の切り替え回路40を介して第1のNMOSトランジスタN1と第2のNMOSトランジスタN2のゲートが接続されている。したがって、NMOSトランジスタN2に流れる電流I2はNMOSトランジスタN1へと流れる。このように、第1のコンデンサC1から接地電位に流れる電流をI2に制御することによって、突入電流値を制御している。
この場合、第1のコンデンサC1の両端には電源電圧VDDからダイオードDi1の順方向電圧(VF)を引いた電圧値(VDD−VF)が印加される。また、第1のコンデンサC1にはこの電圧に基づいた電荷が蓄えられる。
次に、制御信号生成回路30から第1のPMOSトランジスタP1及び第1の切り替え回路40のスイッチ端子aに対して"L"レベルの信号(接地電位レベル)を入力する。すると、第1のPMOSトランジスタP1はオン状態となる。また、第1の切り替え回路40では、スイッチSW1はオン状態となり、スイッチSW2はオフ状態となる。したがって、出力端子cを介して第1のNMOSトランジスタN1のゲートには制御信号生成回路30によって出力された"L"レベルの信号が入力される。よって、第1のNMOSトランジスタN1はオフ状態となる。
よって、第2のコンデンサC2には、2VDD−2VF分の電荷が蓄えられる。なお、第1のダイオードDi1及び第2のダイオードDi2の順方向電圧をVFとする。そして出力端子Voutからは2VDD−2VFの電圧が出力される。このようにして、昇圧動作部10は、入力電圧VDDを昇圧した電圧2VDD−2VFを出力する。
以上に示したように、本実施の形態では定電流生成回路20及び第1の切り替え回路40を設けることによって、起動時にコンデンサC1に流れる突入電流値を制御する。つまり、起動時には、第1の切り替え回路40によって、第1のNMOSトランジスタN1と第2のNMOSトランジスタN2のゲートを接続させることで、定電流生成回路20によって生成された定電流I2を第1のNMOSトランジスタN1に流すことが可能となる。このようにして、第1のコンデンサC1から接地電位に流れる電流をI2に制御することによって、突入電流値を制御することが可能となる。
また、例えば、第2のPMOSトランジスタP2と第3のPNOSトランジスタP3のカレントミラー比を1:1とする。また、第2のNMOSトランジスタN2と第1のNMOSトランジスタN1のカレントミラー比を1:1000とする。すると、コンデンサC1への充電電流は1000×I1を制御することが可能となる。このように、カレントミラー比を適宜設定することによって、所望の定電流I2をコンデンサC1に流すことが可能となる。
また、第1の抵抗に流れる電流I1は、第1の抵抗R1及び基準信号VREFの値を任意に選択することによって決定することが可能となる。よって、所望の定電流I2(充電電流)をコンデンサC1に流すことが可能となる。
また、起動時においてコンデンサC1に流れる突入電流を制御することが可能となるため、電源装置そのものや電源装置を含む機器の信頼性に影響を及ぼしたり、誤作動するのを防ぐことが可能となる。
また、コンデンサC1に流れる電流を第1の抵抗R1及び基準信号VREFの値を任意に選択することによって決定することが可能であるため、装置全体の電流消費を制御することが可能となる。つまり、本実施の形態で示したチャージポンプ回路を使用する半導体装置においては、チャージポンプ回路での電流消費が装置全体の消費電流の大部分を占めている。したがって、チャージポンプ回路の電流消費を抑制することによって、装置全体の電流消費を制御することが可能となる。
実施の形態2
図3は、本実施の形態2のチャージポンプ回路200を示す図である。なお、図3において、図1と共通する構成に関しては、同一の符号を付し、その詳細な説明を省略する。図3では、図1に示したチャージポンプ回路100に加え、定電流許可信号生成回路50が設けられている。また、第1の切り替え回路40に代わり、第2の切り替え回路60が接続されている。
定電流許可信号生成回路50は、第2の抵抗R2、第3の抵抗R3、比較器(以降、コンパレータCMPと称す)、第2の電圧生成部を有している。直列に接続された第2の抵抗R2及び第3の抵抗R3の一端は、出力端子Voutに接続され、他端は接地電位に接続されている。また、コンパレータCMPの反転入力端子には第2の抵抗R2と第3の抵抗R3との間のノードが接続され、非反転入力端子には第2の電圧生成部が接続されている。また、コンパレータCMPの出力部は、第2の切り替え回路60に接続されている。
次に、図4を参照して本実施の形態におけるチャージポンプ回路に用いられる第2の切り替え回路60について説明する。図4に示される第2の切り替え回路60は、図2に示した第1の切り替え回路40に加えてAND回路1が設けられている。この場合、AND回路1の入力部は、スイッチ端子a及びコンパレータCMPの出力部が接続されている。また、出力部にはPMOSトランジスタP4及びNMOSトランジスタN5のゲートが接続されるとともにインバータINVを介してNMOSトランジスタN4及びPMOSトランジスタP5のゲートが接続されている。なお、その他の構成に関しては第1の切り替え回路40と同一である。以下、図3及び図4を参照して、本実施の形態2の動作について詳細に説明する。
まず、昇圧動作部10の出力電圧Voutを第2の抵抗R2と第3の抵抗R3とで分圧する。すると、コンパレータCMPの反転入力端子にかかる電圧Va=Vout×R3/(R2+R3)となる。そして、第2の電圧生成部によって出力される第2の電圧Vref2と電圧Vaを比較し、比較結果を第2の切り替え回路60へと出力する。
第2の電圧Vref2が電圧Vaより高い場合、コンパレータCMPからは"H"レベルの信号が出力される。例えば、起動時において、制御信号生成回路30からスイッチ端子aに"H"レベルの信号が出力され、コンパレータCMPから"H"レベルの信号が出力される場合、第1のスイッチSW1はオフ状態となり、第2のスイッチSW2はオン状態となる。よって、出力端子cを介して第1のNMOSトランジスタN1のゲートには第2のNMOSトランジスタN2のゲートが接続される。
その後、昇圧動作部10の出力電圧Voutが上昇するに伴い、電圧Vaが第2の電圧Vref2より大きくなると、コンパレータCMPから第2の切り替え回路60に"L"レベルの信号が出力される。ここで、制御信号生成回路30からスイッチ端子aに"H"レベルの信号が入力され、コンパレータCMPから"L"レベルの信号が入力される場合、第1のスイッチSW1はオン状態となり、第2のスイッチSW2はオフ状態となる。よって、スイッチ端子aによって出力された"H"レベルの信号は、出力端子cを介して第1のNMOSトランジスタN1のゲートへ入力される。
一方、制御信号生成回路30からスイッチ端子aに"L"レベルの信号が入力され、コンパレータCMPから"H"レベルの信号が入力される場合、第1のスイッチSW1はオン状態となり、第2のスイッチSW2はオフ状態となる。よって、スイッチ端子aによって出力された"L"レベルの信号は、出力端子cを介して第1のNMOSトランジスタN1へ入力される。
つまり、コンパレータCMPから第2の切り替え回路60に"L"レベルの信号が出力されると、制御信号生成回路30からスイッチ端子aへと出力された信号("H"レベルあるいは"L"レベル)がそのまま、出力端子cを介して第1のNMOSトランジスタN1のゲートへ入力される。
このように、第2の切り替え回路60は、制御信号生成回路30及び定電流許可信号生成回路50によって出力された信号に基づいた動作を行う。つまり、昇圧動作部10の出力電圧Voutが一定電圧まで昇圧した時点(>Vref2)で、定電流許可信号生成回路50は、昇圧動作部10と定電流生成回路20との接続を遮断するための信号を出力する。つまり、コンパレータCMPから"L"レベルの信号が第2の切り替え回路60へと入力される場合、第1のNMOSトランジスタN1は常に制御信号生成回路30(スイッチ端子a)と接続されるため、定電流生成回路20と接続されることはなくなる。
このように、昇圧動作部10の出力電圧が所定の電圧値より大きくなると、第2の切り替え回路60によって、昇圧動作部10と定電流生成回路20との接続を遮断することが可能となる。つまり、チャージポンプ回路200では、起動時と定常状態でそれぞれ個別にコンデンサC1に流れる電流を制御することが可能となる。
以上に示したように、本発明によれば、起動時におけるチャージポンプ回路の突入電流を制御することが可能となる。よって、例えば電源装置そのものや電源装置を含む機器の信頼性に影響を及ぼしたり、誤作動するのを防ぐことが可能となる。また、昇圧動作部10から一定の電圧が出力された後には、昇圧動作部10と定電流生成回路20との接続を遮断することが可能となる。よって、定常状態において昇圧動作部10は、制御信号生成回路30によって出力される信号に基づいた動作を行うことが可能となる。よって、定常状態では安定した電圧を出力することが可能となる。
また、電源装置への入力電源として利用される電池(バッテリー)などの消耗を抑制することが可能となる。よって、回路に流れる消費電流を抑制することが可能となる。
以上、本発明の実施の形態について詳細に説明したが、本発明の趣旨を逸脱しない限り種々の変形が可能である。
本実施の形態1に関わるチャージポンプ回路100を示す図である。 本実施の形態1に関わるチャージポンプ回路100内部の切り替え回路40を示す図である。 本実施の形態2に関わるチャージポンプ回路200を示す図である。 本実施の形態2に関わるチャージポンプ回路200内部の切り替え回路60を示す図である。 従来のチャージポンプ回路を示す図である。 従来のチャージポンプ回路を示す図である。
符号の説明
10 昇圧動作部
20 定電流生成回路
30 制御信号生成回路
40 第1の切り替え回路
60 第2の切り替え回路
50 定電流許可信号生成回路
1 AND回路
Di1、Di2 第1、第2のダイオード
C1、C2 第1、第2のコンデンサ
P1〜P5 第1〜第5のPMOSトランジスタ
N1〜N5 第1〜第5のNMOSトランジスタ
OP 演算増幅器
CMP 比較器
R1〜R3 第1〜第3の抵抗
Vref1、Vref2 第1、第2の電圧生成部
100、200 チャージポンプ回路

Claims (10)

  1. 充放電用コンデンサと、
    前記充放電用コンデンサに流れる定電流を生成する定電流生成回路と、
    前記充放電用コンデンサの一端と接地電位との間に接続され、ゲート電極に制御信号の出力端子あるいは前記定電流生成回路が接続されるトランジスタと、
    前記トランジスタのゲート電極に、前記制御信号の出力端子あるいは前記定電流生成回路を選択的に接続する切り替え回路とを有するチャージポンプ回路。
  2. 前記チャージポンプ回路はさらに、前記チャージポンプ回路の出力電圧に基づいて、前記切り替え回路の接続を切り替える定電流許可信号を出力する定電流許可信号生成回路を有することを特徴とする請求項1に記載のチャージポンプ回路。
  3. 前記定電流生成回路は、第1の電圧を生成する第1の電圧生成部と第1の抵抗を有し、
    前記第1の抵抗及び前記第1の電圧に基づいて前記定電流値を設定する第1の電流を生成することを特徴とする請求項1に記載のチャージポンプ回路。
  4. 前記定電流生成回路は、非反転入力端子に前記第1の電圧が接続され、反転入力端子に前記第1の抵抗が接続された演算増幅器を有することを特徴とする請求項1に記載のチャージポンプ回路。
  5. 前記定電流許可信号生成回路は、
    第2の電圧を生成する第2の電圧生成部と、
    前記第2の電圧と前記チャージポンプ回路の出力電圧に基づいた電圧とを比較し、当該比較結果に基づいて前記定電流許可信号を出力する比較器とを有することを特徴とする請求項2に記載のチャージポンプ回路。
  6. 前記切り替え回路は、前記制御信号に基づいて前記トランジスタのゲート電極に、前記制御信号の出力端子あるいは前記定電流生成回路を選択的に接続することを特徴とする請求項1に記載の切り替え回路。
  7. 充電用トランジスタと放電用トランジスタとを交互にオン/オフ制御して電源電圧を充放電用コンデンサに充電して、充電された前記充放電用コンデンサの電荷を出力端子に放電するチャージポンプ回路において、
    前記充電用トランジスタのオン制御により充電用コンデンサから前記充電用トランジスタを介して接地電位に流れる電流を制限される定電流に切り替える切り替え回路を有することを特徴とするチャージポンプ回路。
  8. 前記充電用トランジスタは、前記充電用コンデンサから前記充電用トランジスタを介して接地電位に流れる電流を制限する前記定電流を生成する定電流生成回路と前記切り替え回路を介して接続されていることを特徴とする請求項7に記載のチャージポンプ回路。
  9. 前記定電流は、前記充電用トランジスタを出力側として前記切り替え回路を介して前記充電用トランジスタにカレントミラー接続される入力側トランジスタを含む定電流生成回路により前記充電用コンデンサに流れることを特徴とする請求項7に記載のチャージポンプ回路。
  10. 前記切り替え回路は、起動時から前記出力端子の電圧が所定の電圧に昇圧されるまで、前記定電流への切り替えが許可されることを特徴とする請求項7に記載のチャージポンプ回路。
JP2006280017A 2006-10-13 2006-10-13 チャージポンプ回路 Pending JP2008099481A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006280017A JP2008099481A (ja) 2006-10-13 2006-10-13 チャージポンプ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006280017A JP2008099481A (ja) 2006-10-13 2006-10-13 チャージポンプ回路

Publications (1)

Publication Number Publication Date
JP2008099481A true JP2008099481A (ja) 2008-04-24

Family

ID=39381724

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006280017A Pending JP2008099481A (ja) 2006-10-13 2006-10-13 チャージポンプ回路

Country Status (1)

Country Link
JP (1) JP2008099481A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010220353A (ja) * 2009-03-16 2010-09-30 Sharp Corp チャージポンプ回路
CN102684479A (zh) * 2012-05-09 2012-09-19 成都芯源系统有限公司 电荷泵式分压电路及其启动方法
JP2014007889A (ja) * 2012-06-26 2014-01-16 Canon Inc チャージポンプ回路
CN103956895A (zh) * 2014-02-26 2014-07-30 友达光电股份有限公司 电荷泵浦电路
US10340794B1 (en) 2018-06-21 2019-07-02 Linear Technology Llc Reverse capacitor voltage balancing for high current high voltage charge pump circuits
CN110299173A (zh) * 2019-07-05 2019-10-01 合肥联诺科技有限公司 一种用于nor flash编程处理的可控放电模块

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002034234A (ja) * 2000-06-21 2002-01-31 Texas Instr Deutschland Gmbh Dc/dcコンバータ
JP2004248451A (ja) * 2003-02-14 2004-09-02 Auto Network Gijutsu Kenkyusho:Kk チャージポンプ回路
JP2005057969A (ja) * 2003-08-07 2005-03-03 Renesas Technology Corp チャージポンプ回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002034234A (ja) * 2000-06-21 2002-01-31 Texas Instr Deutschland Gmbh Dc/dcコンバータ
JP2004248451A (ja) * 2003-02-14 2004-09-02 Auto Network Gijutsu Kenkyusho:Kk チャージポンプ回路
JP2005057969A (ja) * 2003-08-07 2005-03-03 Renesas Technology Corp チャージポンプ回路

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010220353A (ja) * 2009-03-16 2010-09-30 Sharp Corp チャージポンプ回路
CN102684479A (zh) * 2012-05-09 2012-09-19 成都芯源系统有限公司 电荷泵式分压电路及其启动方法
JP2014007889A (ja) * 2012-06-26 2014-01-16 Canon Inc チャージポンプ回路
CN103956895A (zh) * 2014-02-26 2014-07-30 友达光电股份有限公司 电荷泵浦电路
US10340794B1 (en) 2018-06-21 2019-07-02 Linear Technology Llc Reverse capacitor voltage balancing for high current high voltage charge pump circuits
CN110299173A (zh) * 2019-07-05 2019-10-01 合肥联诺科技有限公司 一种用于nor flash编程处理的可控放电模块

Similar Documents

Publication Publication Date Title
JP4823604B2 (ja) ソフトスタート回路、電源装置、電気機器
JP5749551B2 (ja) チャージポンプ型の昇圧システム及び半導体チップ
US8018214B2 (en) Regulator with soft-start using current source
JP4666345B2 (ja) チャージポンプ回路
JP2009044948A (ja) レギュレータ及び高電圧発生器
JP2007043861A (ja) 電源装置及びこれを用いた電気機器
US9531259B2 (en) Power supply circuit
US10254781B2 (en) Voltage source
JP2006302971A (ja) 電源クランプ回路及び半導体装置
JP2010029009A (ja) 電源回路及びその電源回路を使用したシステム電源装置
JP6543133B2 (ja) 電力供給装置及びその制御方法
JP2008029098A (ja) 昇圧回路
JP2008099481A (ja) チャージポンプ回路
JP2010124590A (ja) 昇圧回路
JP2009118698A (ja) Led駆動用電源回路及びその駆動方法
JP2010104140A (ja) 電源回路
JP2005044203A (ja) 電源回路
JP4400145B2 (ja) 電源装置
JP4848692B2 (ja) 昇圧電源回路及び昇圧方法
JP2005092401A (ja) 電源回路
JP2017041139A (ja) Ldo回路
JP2016143081A (ja) 降圧電源回路および集積回路
KR102919695B1 (ko) 차지 펌프 제어 회로 및 배터리 제어 회로
JP5294690B2 (ja) 耐圧保護回路およびそれを用いた反転型チャージポンプの制御回路
JP4634154B2 (ja) 昇圧回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090714

A977 Report on retrieval

Effective date: 20111116

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20111122

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20120327

Free format text: JAPANESE INTERMEDIATE CODE: A02