JP2008078327A - Semiconductor device and manufacturing method of semiconductor device - Google Patents
Semiconductor device and manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP2008078327A JP2008078327A JP2006254876A JP2006254876A JP2008078327A JP 2008078327 A JP2008078327 A JP 2008078327A JP 2006254876 A JP2006254876 A JP 2006254876A JP 2006254876 A JP2006254876 A JP 2006254876A JP 2008078327 A JP2008078327 A JP 2008078327A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- external connection
- semiconductor chip
- active surface
- rewiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】ＷＬ−ＣＳＰの半導体装置で、他の半導体装置や能動部品あるいは受動部品を容易に接続可能とする。
【解決手段】半導体装置１Ａは、半導体チップ２の回路２ａが形成された能動面３側と能動面３の裏面側とを接続する貫通電極５が、半導体チップ２を貫通して形成される。前記半導体チップ２の能動面３側には、回路２ａの端子２ｂと貫通電極５を接続する第１の再配線パターン８Ａが形成され、第１の再配線パターン８Ａに第１の外部接続端子４Ａが形成されて、半導体チップ２の能動面３側に外部接続端子が形成される。また、半導体チップ２の能動面３の裏面側には、貫通電極５と接続される第２の再配線パターン１０が形成され、第２の再配線パターン１０に第２の外部接続端子６Ａが形成されて、半導体チップ２の能動面３の裏面側にも外部接続端子が形成される。
【選択図】 図１In a WL-CSP semiconductor device, another semiconductor device, an active component, or a passive component can be easily connected.
In a semiconductor device, a through electrode is formed through a semiconductor chip to connect an active surface on which a circuit of the semiconductor chip is formed and a back surface of the active surface. On the active surface 3 side of the semiconductor chip 2, a first rewiring pattern 8A for connecting the terminal 2b of the circuit 2a and the through electrode 5 is formed, and the first external connection terminal 4A is connected to the first rewiring pattern 8A. Is formed, and external connection terminals are formed on the active surface 3 side of the semiconductor chip 2. A second rewiring pattern 10 connected to the through electrode 5 is formed on the back surface side of the active surface 3 of the semiconductor chip 2, and a second external connection terminal 6 </ b> A is formed on the second rewiring pattern 10. Thus, external connection terminals are also formed on the back side of the active surface 3 of the semiconductor chip 2.
[Selection] Figure 1
Description
本発明は、ウェハレベルチップスケールパッケージ（ＷＬ−ＣＳＰ）等の形態の半導体装置及び半導体装置の製造方法に関する。詳しくは、半導体チップの能動面の裏面側に外部接続端子を形成することで、半導体装置に能動部品や受動部品等を搭載できるようにしたものである。 The present invention relates to a semiconductor device such as a wafer level chip scale package (WL-CSP) and a method for manufacturing the semiconductor device. Specifically, an external connection terminal is formed on the back side of the active surface of the semiconductor chip, so that active components, passive components, and the like can be mounted on the semiconductor device.
従来の半導体装置は、半導体チップとリードを導電性のワイヤで接続し、樹脂材料で封止した形態のパッケージや、チップスケールパッケージ（ＣＳＰ）と称されるチップサイズと同等かあるいはわずかに大きい形態のパッケージ等が提供されている。 A conventional semiconductor device is a package in which a semiconductor chip and a lead are connected by a conductive wire and sealed with a resin material, or a form that is equivalent to or slightly larger than a chip size called a chip scale package (CSP). Packages are provided.
このような従来の半導体装置では、パッケージの外周部に電極を形成して、複数の半導体装置を積層できるようにした技術が提案されている（例えば、特許文献１参照）。 In such a conventional semiconductor device, a technique has been proposed in which an electrode is formed on the outer periphery of a package so that a plurality of semiconductor devices can be stacked (for example, see Patent Document 1).
また、パッケージを貫通する電極を形成して、パッケージの両面に端子を形成した半導体装置が提案されている（例えば、特許文献２参照）。 In addition, a semiconductor device has been proposed in which electrodes penetrating the package are formed and terminals are formed on both sides of the package (see, for example, Patent Document 2).
更に、このような従来の半導体装置に対して、ウェハレベルチップスケールパッケージ（ＷＬ−ＣＳＰ）と称される半導体装置が提案されている。ＷＬ−ＣＳＰは、ウェハの状態でパッケージングを行い、試験等の後に１個ずつに切り分けて半導体装置を完成させるものである。 Furthermore, a semiconductor device called a wafer level chip scale package (WL-CSP) has been proposed for such a conventional semiconductor device. In WL-CSP, packaging is performed in the state of a wafer, and after a test or the like, the semiconductor device is completed one by one.
図９は、従来の半導体装置の一例を示す断面図である。図９に示す従来のＷＬ−ＣＳＰの半導体装置１０１Ａは、半導体チップ１０２の回路が形成された能動面１０３側に、銅（Ｃｕ）、アルミニウム（Ａｌ）やバンプ下地金属（ＵＢＭ）等による再配線技術を用いて、電極パッド１０４と接続される外部接続端子１０５が形成される。
FIG. 9 is a cross-sectional view showing an example of a conventional semiconductor device. A conventional WL-CSP semiconductor device 101A shown in FIG. 9 is rewired with copper (Cu), aluminum (Al), bump base metal (UBM), or the like on the
半導体装置１０１Ａは、半導体チップ１０２の能動面１０３側に、樹脂材料で保護層１０６が形成され、保護層１０６から露出した外部接続端子１０５に、はんだボール１０７が接合される。
In the
そして、半導体装置１０１Ａは、はんだボール１０７がプリント配線板１０８のパッド１０８ａにはんだ付けされて、プリント配線板１０８に実装される。
The semiconductor device 101A is mounted on the printed
図１０は、従来の半導体装置の他の例を示す断面図である。図１０に示す従来のＷＬ−ＣＳＰの半導体装置１０１Ｂは、半導体チップ１０２の電極パッド１０４が形成された能動面１０３に絶縁層１０６ａが形成され、ＣｕやＡｌ等による再配線技術を用いて、電極パッド１０４と接続される再配線パターン１０９が絶縁層１０６ａ上に形成される。
FIG. 10 is a cross-sectional view showing another example of a conventional semiconductor device. In the conventional WL-CSP semiconductor device 101B shown in FIG. 10, an insulating layer 106a is formed on the
半導体装置１０１Ｂは、再配線パターン１０９に外部接続端子１１０が形成され、再配線パターン１０９を保護する保護層１０６ｂから露出した外部接続端子１１０に、はんだボール１０７が接合される。
In the semiconductor device 101B, the
そして、半導体装置１０１Ｂは、はんだボール１０７がプリント配線板１０８のパッド１０８ａにはんだ付けされて、プリント配線板１０８に実装される。
The semiconductor device 101B is mounted on the printed
上述したように、従来のＷＬ−ＣＳＰの半導体装置は、パッケージのサイズはチップサイズと同等の小さいサイズで、従来のＣＳＰと同じ形態でプリント配線板に実装することが可能である。 As described above, the conventional WL-CSP semiconductor device can be mounted on a printed wiring board in the same form as the conventional CSP, with the package size being as small as the chip size.
しかし、パッケージの外周部やパッケージを貫通した電極を形成して積層可能とした従来の半導体装置では、パッケージのサイズが大型化する。これに対して、従来のＷＬ−ＣＳＰの半導体装置では、半導体チップの能動面側に外部接続端子が形成されるので、半導体装置同士を積層することができない。 However, in a conventional semiconductor device that can be stacked by forming an electrode that penetrates the outer periphery of the package or the package, the size of the package increases. On the other hand, in the conventional WL-CSP semiconductor device, since the external connection terminals are formed on the active surface side of the semiconductor chip, the semiconductor devices cannot be stacked.
このため、半導体デバイス自身の特性が、ユーザの要求する仕様を満足せず、受動部品や能動部品の追加が必要となった場合、ＷＬ−ＣＳＰでは、プリント配線板にこれらの部品を搭載するためのスペース確保や配線等の再設計が必要となる。 For this reason, when the characteristics of the semiconductor device itself do not satisfy the specifications required by the user and it is necessary to add passive components or active components, WL-CSP mounts these components on the printed wiring board. Space design and redesign of wiring and the like are necessary.
また、半導体デバイス自体に受動部品や能動部品を追加する場合は、チップサイズが大型化し、プリント配線板に占める面積が大きくなる。 Further, when passive components or active components are added to the semiconductor device itself, the chip size increases and the area occupied by the printed wiring board increases.
更に、半導体チップに再配線技術を用いて受動部品等を形成する場合もあるが、ウェハの状態で一括して受動部品を形成するため、全て同一仕様の受動部品しか形成できず、個々の半導体装置で仕様を変更することができなかった。 In addition, passive components, etc. may be formed on the semiconductor chip using redistribution technology. However, since passive components are formed in a batch on the wafer, only passive components of the same specification can be formed. The specification could not be changed on the device.
図１１は、従来の半導体装置の課題を示す断面図である。図９に示す形態の半導体装置１０１Ａでは、熱による半導体装置１０１Ａの膨張収縮等のストレスＦ１及びプリント配線板１０８の膨張収縮等のストレスＦ２を、半導体チップ１０２の能動面１０３側に形成される電極パッド１０４で直接受けることになるので、回路等にダメージを与える可能性があり、半導体デバイス単体の長期信頼性が懸念される場合がある。
FIG. 11 is a cross-sectional view showing a problem of a conventional semiconductor device. In the semiconductor device 101A of the form shown in FIG. 9, the stress F1 such as expansion and contraction of the semiconductor device 101A due to heat and the stress F2 such as expansion and contraction of the printed
本発明は、このような課題を解決するためになされたもので、ＷＬ−ＣＳＰで他の半導体装置や能動部品あるいは受動部品が接続可能な半導体装置及び半導体装置の製造方法を提供することを目的とする。 The present invention has been made to solve such a problem, and an object of the present invention is to provide a semiconductor device in which another semiconductor device, an active component or a passive component can be connected by WL-CSP, and a method of manufacturing the semiconductor device. And
上述した課題を解決するため、本発明の半導体装置は、回路が形成された半導体チップと、半導体チップの回路が形成された能動面側と能動面の裏面側とを接続する貫通電極と、半導体チップの能動面側に形成され、回路の端子と貫通電極を接続する第１の再配線部材と、第１の再配線部材と接続され、半導体チップの能動面側に形成される第１の外部接続端子と、半導体チップの裏面側に形成され、貫通電極と接続される第２の再配線部材と、第２の再配線部材と接続され、半導体チップの裏面側に形成される第２の外部接続端子とを備えたことを特徴とする。 In order to solve the above-described problems, a semiconductor device of the present invention includes a semiconductor chip on which a circuit is formed, a through electrode that connects the active surface side on which the circuit of the semiconductor chip is formed and the back surface side of the active surface, and a semiconductor A first rewiring member that is formed on the active surface side of the chip and connects the terminal of the circuit and the through electrode, and a first external member that is connected to the first rewiring member and is formed on the active surface side of the semiconductor chip A connection terminal, a second rewiring member formed on the back side of the semiconductor chip and connected to the through electrode, and a second external part connected to the second rewiring member and formed on the back side of the semiconductor chip And a connection terminal.
本発明の半導体装置では、半導体チップの回路が形成された能動面側に、半導体チップの回路に形成された端子と接続される第１の再配線部材を形成し、第１の再配線部材に第１の外部接続端子を形成することで、第１の外部接続端子がプリント配線板等の電極パッドに合わせて配置される。 In the semiconductor device of the present invention, the first rewiring member connected to the terminal formed in the circuit of the semiconductor chip is formed on the active surface side where the circuit of the semiconductor chip is formed. By forming the first external connection terminals, the first external connection terminals are arranged in accordance with electrode pads such as a printed wiring board.
また、半導体チップを貫通する貫通電極を形成し、半導体チップの能動面の裏面側に貫通電極と接続される第２の再配線部材を形成して、第２の再配線部材に第２の外部接続端子を形成することで、半導体チップの回路と接続される外部接続端子が、半導体チップの能動面の裏面側に配置される。 Also, a through electrode penetrating the semiconductor chip is formed, a second rewiring member connected to the through electrode is formed on the back surface side of the active surface of the semiconductor chip, and the second external wiring member is connected to the second external wiring member. By forming the connection terminal, the external connection terminal connected to the circuit of the semiconductor chip is arranged on the back side of the active surface of the semiconductor chip.
これにより、半導体チップの能動面の裏面側に、能動部品や受動部品、あるいは他の半導体装置が実装可能となる。また、半導体チップの能動面の裏面側の外部接続端子で、プリント配線板に実装可能となる。 As a result, active components, passive components, or other semiconductor devices can be mounted on the back side of the active surface of the semiconductor chip. In addition, the external connection terminal on the back side of the active surface of the semiconductor chip can be mounted on a printed wiring board.
また、本発明の半導体装置は、回路が形成された半導体チップと、半導体チップの回路が形成された能動面側と能動面の裏面側とを接続する貫通電極と、半導体チップの能動面側に形成され、回路の端子と貫通電極を接続する第１の再配線部材と、半導体チップの裏面側に形成され、貫通電極と接続される第２の再配線部材と、第２の再配線部材と接続され、半導体チップの裏面側に形成される外部接続端子とを備えたことを特徴とする。 The semiconductor device of the present invention includes a semiconductor chip on which a circuit is formed, a through electrode that connects an active surface side on which the circuit of the semiconductor chip is formed and a back surface side of the active surface, and an active surface side of the semiconductor chip. A first rewiring member formed to connect the terminal of the circuit and the through electrode, a second rewiring member formed on the back surface side of the semiconductor chip and connected to the through electrode, and a second rewiring member; And an external connection terminal formed on the back side of the semiconductor chip.
本発明の半導体装置では、半導体チップの回路が形成された能動面側に、半導体チップの回路に形成された端子と接続される第１の再配線部材を形成する。また、半導体チップを貫通する貫通電極を形成し、半導体チップの能動面の裏面側に貫通電極と接続される第２の再配線部材を形成して、第２の再配線部材に外部接続端子を形成することで、半導体チップの回路と接続される外部接続端子が、半導体チップの能動面の裏面側に配置される。 In the semiconductor device of the present invention, the first rewiring member connected to the terminal formed in the circuit of the semiconductor chip is formed on the active surface side where the circuit of the semiconductor chip is formed. Also, a through electrode penetrating the semiconductor chip is formed, a second rewiring member connected to the through electrode is formed on the back side of the active surface of the semiconductor chip, and an external connection terminal is provided on the second rewiring member. By forming, the external connection terminal connected to the circuit of the semiconductor chip is arranged on the back side of the active surface of the semiconductor chip.
これにより、半導体チップの能動面の裏面側の外部接続端子で、プリント配線板に実装可能となる。 Thus, the external connection terminal on the back side of the active surface of the semiconductor chip can be mounted on the printed wiring board.
更に、本発明の半導体装置の製造方法は、回路が形成されたウェハを貫通させる導体形成部を形成する工程と、ウェハの回路が形成された能動面側に、回路に形成された端子と接続される第１の再配線部材を形成する工程と、ウェハの能動面側に、第１の再配線部材と接続される第１の外部接続端子を形成する工程と、ウェハに形成された導体形成部に、第１の再配線部材と接続される貫通電極を形成する工程と、ウェハの能動面の裏面側に、貫通電極と接続される第２の再配線部材を形成する工程と、ウェハの裏面側に、第２の再配線部材と接続される第２の外部接続端子を形成する工程とを有したことを特徴とする。 Furthermore, the method for manufacturing a semiconductor device according to the present invention includes a step of forming a conductor forming portion that penetrates a wafer on which a circuit is formed, and a connection with a terminal formed on the circuit on the active surface side on which the circuit of the wafer is formed. Forming a first rewiring member to be formed, forming a first external connection terminal connected to the first rewiring member on the active surface side of the wafer, and forming a conductor formed on the wafer Forming a through electrode connected to the first rewiring member on the surface, forming a second rewiring member connected to the through electrode on the back side of the active surface of the wafer, Forming a second external connection terminal connected to the second rewiring member on the back surface side.
本発明の半導体装置の製造方法では、回路が形成されたウェハに、ウェハを貫通する導体形成部が形成され、ウェハの回路が形成された能動面側に、回路に形成された端子と接続して第１の再配線部材が形成される。 In the method of manufacturing a semiconductor device according to the present invention, a conductor forming portion penetrating the wafer is formed on the wafer on which the circuit is formed, and the active surface side on which the circuit of the wafer is formed is connected to the terminal formed on the circuit. Thus, the first rewiring member is formed.
ウェハに形成された導体形成部には、第１の再配線部材と接続して貫通電極が形成される。また、第１の再配線部材には第１の外部接続端子が形成され、半導体チップの能動面側に外部接続端子が配置される。 In the conductor forming portion formed on the wafer, a through electrode is formed in connection with the first rewiring member. A first external connection terminal is formed on the first rewiring member, and the external connection terminal is disposed on the active surface side of the semiconductor chip.
ウェハの能動面の裏面側には、貫通電極と接続して第２の再配線部材が形成され、第２の再配線部材には第２の外部接続端子が形成されて、半導体チップの能動面の裏面側にも外部接続端子が配置される。 On the back side of the active surface of the wafer, a second rewiring member is formed in connection with the through electrode, and a second external connection terminal is formed on the second rewiring member, and the active surface of the semiconductor chip External connection terminals are also arranged on the back side of the.
本発明の半導体装置によれば、半導体チップの回路が形成された能動面の裏面側に、外部接続端子を形成することができる。これにより、ウェハレベルチップスケールパッケージ（ＷＬ−ＣＳＰ）の半導体装置で、半導体装置の上面側となる半導体チップの能動面の裏面側に、能動部品や受動部品、あるいは他の半導体装置が実装可能となる。また、半導体チップの能動面の裏面側の外部接続端子で、プリント配線板に実装可能となる。 According to the semiconductor device of the present invention, the external connection terminal can be formed on the back side of the active surface on which the circuit of the semiconductor chip is formed. As a result, in a semiconductor device of a wafer level chip scale package (WL-CSP), active components, passive components, or other semiconductor devices can be mounted on the back surface side of the active surface of the semiconductor chip that is the upper surface side of the semiconductor device. Become. In addition, the external connection terminal on the back side of the active surface of the semiconductor chip can be mounted on a printed wiring board.
また、本発明の半導体装置の製造方法によれば、半導体チップの回路が形成された能動面の裏面側に、半導体の製造プロセスで外部接続端子を形成することができる。これにより、ＷＬ−ＣＳＰの半導体装置で、容易に外部接続端子を形成可能となる。 Further, according to the method for manufacturing a semiconductor device of the present invention, the external connection terminal can be formed on the back surface side of the active surface on which the circuit of the semiconductor chip is formed by a semiconductor manufacturing process. Accordingly, it is possible to easily form the external connection terminals in the WL-CSP semiconductor device.
以下、図面を参照して本発明の半導体装置及び半導体装置の製造方法の実施の形態について説明する。 Embodiments of a semiconductor device and a method for manufacturing the semiconductor device of the present invention will be described below with reference to the drawings.
＜本実施の形態の半導体装置の構成例＞
図１は、本実施の形態の半導体装置の一例を示す断面図である。本実施の形態の半導体装置１Ａは、ウェハレベルチップスケールパッケージ（ＷＬ−ＣＳＰ）と称される形態で、半導体チップ２の能動面３側に銅（Ｃｕ）やアルミニウム（Ａｌ）等による再配線技術を用いて第１の外部接続端子４Ａを形成すると共に、貫通電極５を用いて半導体チップ２の裏面（上面）側に第２の外部接続端子６Ａを形成したものである。
<Configuration Example of Semiconductor Device of this Embodiment>
FIG. 1 is a cross-sectional view illustrating an example of the semiconductor device of this embodiment. The semiconductor device 1A of the present embodiment is a form called a wafer level chip scale package (WL-CSP), and a rewiring technique using copper (Cu), aluminum (Al) or the like on the
半導体チップ２は、シリコン（Ｓｉ）等の基板上に回路２ａが形成され、回路２ａが形成された能動面３にＡｌ等による電極パッド２ｂが形成されている。
In the
半導体装置１Ａは、半導体チップ２の能動面３に回路２ａ等を保護する保護層７ａが樹脂等により形成され、保護層７ａに第１の再配線パターン８Ａが形成される。
In the semiconductor device 1A, a
第１の再配線パターン８Ａは第１の再配線部材の一例で、第１の外部接続端子４Ａを所定の位置に配置すると共に、貫通電極５と接続するための所定のパターンを有し、電極パッド２ｂと接続される。
The
半導体装置１Ａは、第１の再配線パターン８Ａを保護する保護層７ｂが保護層７ａ上に形成され、保護層７ｂから露出して第１の外部接続端子４Ａが形成される。
In the semiconductor device 1A, a
第１の外部接続端子４Ａは、第１の再配線パターン８Ａと接続され、第１の再配線パターン８Ａを介して、半導体チップ２の電極パッド２ｂと接続される。
The first
貫通電極５は、半導体チップ２を貫通する導体形成部９に形成される。導体形成部９は、後述するようにスルーホール等により構成され、例えば、第１の再配線パターン８Ａと貫通電極５は、半導体チップ２の能動面３側から、導体形成部９を通って半導体チップ２の裏面側まで、導体が一体に形成されて構成される。また、貫通電極５は、本例では第１の再配線パターン８Ａと共に保護層７ｂにより保護される。
The through
半導体装置１Ａは、半導体チップ２の能動面３の裏面側に第２の再配線パターン１０が形成される。
In the
第２の再配線パターン１０は第２の再配線部材の一例で、第２の外部接続端子６Ａを所定の位置に配置すると共に、貫通電極５と接続するための所定のパターンを有し、貫通電極５と接続される。
The
半導体装置１Ａは、第２の再配線パターン１０を保護する保護層７ｃが、半導体チップ２の能動面３の裏面側に形成され、保護層７ｃから露出して第２の外部接続端子６Ａが形成される。
In the semiconductor device 1A, a
第２の外部接続端子６Ａは、第２の再配線パターン１０と接続され、第２の再配線パターン１０、貫通電極５及び第１の再配線パターン８Ａを介して、半導体チップ２の電極パッド２ｂと接続される。
The second
半導体装置１Ａは、第１の外部接続端子４Ａにはんだボール１１が接合され、後述するように、はんだボール１１を介してプリント配線板に実装される。
In the semiconductor device 1A, a
＜本実施の形態の半導体装置の実装例＞
図２〜図５は、本実施の形態の半導体装置の実装例を示す断面図である。図２及び図３に示す例では、半導体装置１Ａの第１の外部接続端子４Ａに接合されているはんだボール１１がプリント配線板１２のパッド１２ａにはんだ付けされて、半導体装置１Ａがプリント配線板１２に実装される。
<Example of mounting of semiconductor device of this embodiment>
2 to 5 are cross-sectional views showing examples of mounting the semiconductor device of the present embodiment. In the example shown in FIGS. 2 and 3, the
半導体装置１Ａに能動部品や受動部品を搭載する場合、図２に示すように、半導体チップ２の能動面３の裏面（上面）側に配置された第２の外部接続端子６Ａに、所望の機能を有した能動部品あるいは受動部品を構成する素子１３を、はんだ１４ａによりはんだ付けして実装する。
When an active component or a passive component is mounted on the semiconductor device 1A, as shown in FIG. 2, the second
第２の外部接続端子６Ａは、第２の再配線パターン１０、貫通電極５及び第１の再配線パターン８Ａを介して、半導体チップ２の電極パッド２ｂと接続され、所望の機能を有した素子１３を第２の外部接続端子６Ａに実装することで、半導体装置１Ａの仕様が変更される。
The second
これにより、半導体装置１Ａが要求特性を満足しない場合や、半導体装置１Ａを個別の仕様に変更する必要がある場合等に、第２の外部接続端子６Ａを介して素子１３を半導体装置１Ａ上に実装することで、容易に特性や仕様変更が可能となり、個々の半導体装置１Ａ毎に特性や仕様を変更することも可能である。
Thereby, when the semiconductor device 1A does not satisfy the required characteristics, or when it is necessary to change the semiconductor device 1A to individual specifications, the
また、半導体装置１Ａをプリント配線板１２に実装した後に、能動部品等を半導体装置１Ａに実装可能で、仕様変更等が容易に行なえる。
In addition, after mounting the semiconductor device 1A on the printed
更に、半導体装置１Ａと接続する素子１３の数が多い場合は、図示しないが、プリント配線板に素子を搭載し、導電性を有したワイヤ等で第２の外部接続端子６Ａと接続する形態としても良い。
Further, when the number of the
半導体装置同士を接続する場合、図３に示すように、半導体装置１Ａの上面側に配置された第２の外部接続端子６Ａに、はんだボール１１を介して半導体装置１Ｂがはんだ付けにより実装され、半導体装置１Ａの上に半導体装置１Ｂが搭載される。半導体装置１Ａは、はんだボール１１を介してプリント配線板１２に実装される。
When the semiconductor devices are connected to each other, as shown in FIG. 3, the semiconductor device 1B is mounted on the second
半導体装置１Ａと接続される半導体装置１Ｂは、例えば、半導体チップ２の電極パッド２ｂが形成された能動面３に絶縁層７ａが形成され、ＣｕやＡｌ等による再配線技術を用いて、電極パッド２ｂと接続される再配線パターン８Ｂが絶縁層７ａ上に形成される。
The semiconductor device 1B connected to the semiconductor device 1A includes, for example, an insulating
半導体装置１Ｂは、再配線パターン８Ｂに外部接続端子４Ｂが形成され、再配線パターン８Ｂを保護する保護層７ｂから露出した外部接続端子４Ｂに、はんだボール１１が接合される。
In the semiconductor device 1B, the external connection terminals 4B are formed on the
上述したように、第２の外部接続端子６Ａは、第２の再配線パターン１０、貫通電極５及び第１の再配線パターン８Ａを介して、半導体チップ２の電極パッド２ｂと接続され、半導体装置１Ａと半導体装置１Ｂが電気的に接続される。
As described above, the second
これにより、半導体装置同士をスタックした形態で実装することが可能となる。ここで、半導体装置１Ｂは、上面側に外部接続端子を備えた構成でもよい。 This makes it possible to mount the semiconductor devices in a stacked form. Here, the semiconductor device 1B may be configured to include an external connection terminal on the upper surface side.
また、例えば２個の半導体装置を単一のパッケージに収容して半導体装置を構成する場合、図４に示すように、半導体装置１Ａの第１の外部接続端子４Ａに接合されているはんだボール１１がサブストレート基板１５のパッド１５ａにはんだ付けされて、２個の半導体装置１Ａがサブストレート基板１５に実装される。
For example, when a semiconductor device is configured by housing two semiconductor devices in a single package, as shown in FIG. 4, the
半導体装置１Ａ同士は、第２の外部接続端子６Ａ間が導電性の線状部材である金（Ａｇ）ワイヤ１４ｂで接続される。そして、サブストレート基板１５及び各半導体装置１Ａが樹脂材料でモールドされてパッケージ１６が形成され、サブストレート基板１５の図示しない電極パッドにはんだボール１７が接合されて、半導体装置１Ｃが構成される。
In the semiconductor devices 1A, the second
これにより、複数の半導体装置１Ａ間をワイヤで接続し、１つのパッケージに収容した形態で実装することが可能となる。 As a result, the plurality of semiconductor devices 1A can be connected by wires and mounted in a form accommodated in one package.
更に、２個以上の半導体装置を単一のパッケージに収容して半導体装置を構成する場合、図５に示すように、はんだボール１１を介してサブストレート基板１５に複数の半導体装置１Ａが実装される。サブストレート基板１５に実装された所定の半導体装置１Ａには、上面側の第２の外部接続端子６Ａに、はんだボール１１を介して別の半導体装置１Ａがはんだ付けにより実装され、半導体装置１Ａの上に半導体装置１Ａが搭載される。
Further, when two or more semiconductor devices are accommodated in a single package to constitute a semiconductor device, a plurality of semiconductor devices 1A are mounted on the
また、スタックされた上側の半導体装置１Ａと、サブストレート基板１５に実装された他の半導体装置１Ａの間は、第２の外部接続端子６Ａ間が導電性の金ワイヤ１４ｂで接続される。そして、サブストレート基板１５及び各半導体装置１Ａが樹脂材料でモールドされてパッケージ１６が形成され、サブストレート基板１５の図示しない電極パッドにはんだボール１７が接合されて、半導体装置１Ｄが構成される。
Further, between the stacked upper semiconductor device 1A and the other semiconductor device 1A mounted on the
これにより、複数の半導体装置１Ａをスタックやワイヤで接続し、１つのパッケージに収容した形態で実装することが可能となる。 As a result, a plurality of semiconductor devices 1A can be connected by stacks or wires and mounted in a form accommodated in one package.
以上説明したように、本実施の形態の半導体装置１Ａにおいては、ＷＬ−ＣＳＰの形態で、半導体チップ２の能動面３の裏面側（上面側）に能動部品や受動部品が搭載でき、個別仕様の半導体デバイスの提供や特性向上の対策が容易に行える。また、スタックや金ワイヤ接続等でＷＬ−ＣＳＰ同士の接続が可能となり、機能向上が容易となる。
As described above, in the semiconductor device 1A of the present embodiment, active components and passive components can be mounted on the back surface side (upper surface side) of the
また、単一のパッケージ１６内に複数の半導体装置１Ａを実装する場合は、半導体装置１Ａ同士をスタックする形態、あるいは、半導体装置１Ａの第２の外部接続端子６Ａの間を金ワイヤ１４ｂで接続する形態とすることができるので、半導体装置１Ａとサブストレート基板１５を金ワイヤで接続する必要がなくなり、サブストレート基板１５上にワイヤボンディングエリアを設ける必要が無くなる。
When a plurality of semiconductor devices 1A are mounted in a
これにより、サブストレート基板１５の設計が容易となり、従来の半導体装置と比較してパッケージサイズ（長さ及び幅）の変更も少なく、半導体デバイスの機能向上が図れる。
As a result, the
特に、半導体装置を実装する装置において、半導体装置の実装個所に高さ方向の余裕があれば、積層数を増やす等によって、パッケージサイズ（長さ及び幅）の変更無しに、所望の機能向上を図ることができる。 In particular, in a device for mounting a semiconductor device, if there is a margin in the height direction at the mounting location of the semiconductor device, the desired function can be improved without changing the package size (length and width) by increasing the number of stacked layers. Can be planned.
また、半導体チップ２の裏面側に配線パターンを形成するために半導体チップ２の能動面３側に形成される第１の再配線パターン８Ａに、プリント配線板１２とはんだで接続される第１の外部接続端子４Ａを形成することで、熱ストレス等の応力が第１の再配線パターン８Ａで吸収される。これにより、半導体チップ２の能動面３へのダメージが少なくなることから、はんだ付け後の半導体デバイス単体信頼性を確保できる。
Further, a
＜本実施の形態の半導体装置の変形例＞
図６は、本実施の形態の半導体装置の変形例を示す断面図である。変形例の半導体装置１Ｅは、半導体チップ２の能動面３に回路２ａ等を保護する保護層７ａが樹脂等により形成され、保護層７ａに第１の再配線パターン８Ａが形成される。
<Modification of Semiconductor Device of this Embodiment>
FIG. 6 is a cross-sectional view showing a modification of the semiconductor device of the present embodiment. In the semiconductor device 1E of the modification, a
第１の再配線パターン８Ａは第１の再配線部材の一例で、半導体チップ２の能動面３に形成された電極パッド２ｂと接続される。
The
半導体装置１Ｅは、第１の再配線パターン８Ａを保護する保護層７ｂが保護層７ａ上に形成される。半導体装置１Ｅは、半導体チップ２の能動面３側（下面側）には外部接続端子を形成せず、半導体チップ２の下面側は保護層７ｂで被膜される。
In the semiconductor device 1E, a
半導体装置１Ｅは、半導体チップ２を貫通して貫通電極５を備える。貫通電極５は、半導体チップ２を貫通する導体形成部９に形成され、例えば、第１の再配線パターン８Ａと貫通電極５は、半導体チップ２の能動面３側から、導体形成部９を通って半導体チップ２の裏面側まで、導体が一体に形成されて構成される。また、貫通電極５は、本例では第１の再配線パターン８Ａと共に保護層７ｂにより保護される。
The
半導体装置１Ｅは、半導体チップ２の能動面３の裏面側に第２の再配線パターン１０が形成される。
In the
第２の再配線パターン１０は第２の再配線部材の一例で、外部接続端子６Ｂを所定の位置に配置すると共に、貫通電極５と接続するための所定のパターンを有し、貫通電極５と接続される。
The
半導体装置１Ｅは、第２の再配線パターン１０を保護する保護層７ｃが、半導体チップ２の能動面３の裏面側に形成され、保護層７ｃから露出して外部接続端子６Ｂが形成される。
In the semiconductor device 1E, the
外部接続端子６Ｂは、第２の再配線パターン１０と接続され、第２の再配線パターン１０、貫通電極５及び第１の再配線パターン８Ａを介して、半導体チップ２の電極パッド２ｂと接続される。
The external connection terminal 6B is connected to the
半導体装置１Ｅは、外部接続端子６Ｂにはんだボール１１が接合され、はんだボール１１を介して図示しないプリント配線板に実装される。
In the semiconductor device 1E,
このように、半導体チップ２の能動面３の裏面側（上面側）にはんだボール１１を接合し、プリント配線板にはんだ付けする場合は、熱ストレス等の応力が半導体チップ２の能動面３にかからない構造となることから、はんだ付け後の半導体デバイス単体信頼性を確保できる。
As described above, when the
＜本実施の形態の半導体装置の製造方法例＞
図７は、本実施の形態の半導体装置１Ａの製造方法の第１の実施の形態を示す工程説明図で、次に、半導体装置１Ａの製造方法の一例について説明する。
<Example of Manufacturing Method of Semiconductor Device of this Embodiment>
FIG. 7 is a process explanatory diagram illustrating the first embodiment of the method for manufacturing the semiconductor device 1A of the present embodiment. Next, an example of the method for manufacturing the semiconductor device 1A will be described.
まず、図７（１）に示すように、回路及び電極パッド２ｂが形成されたウェハ２０の能動面２１側から、ＹＡＧ（イットリウム・アルミニウム・ガーネット結晶）レーザ等を用いて導体形成部９となるスルーホール２２をウェハ２０を貫通して形成する。なお、スルーホール２２の形成位置は、回路や電極パッド２ｂが形成された半導体チップ領域２０ａを避けた位置とする。
First, as shown in FIG. 7A, from the
次に、図７（２）に示すように、スルーホール２２の面状態を整えるため、ＳＦ６（６フッ化硫黄）やＣＦ４（４フッ化炭素）等を用いてスルーホール２２のエッチングあるいは洗浄を実施した後、ウェハ２０の能動面２１に樹脂材料を塗布して保護層７ａを形成し、所定の形状でマスキングを行って保護層７ａ側の面から電解めっきや蒸着等で再配線をスルーホール２２内まで行い、第１の再配線パターン８Ａと貫通電極５を形成する。
Next, as shown in FIG. 7 (2), in order to adjust the surface state of the through
次に、図７（３）に示すように、第１の再配線パターン８Ａに所定の配置で第１の外部接続端子４Ａを形成した後、ウェハ２０の保護層７ａを形成した面及びスルーホール２２に樹脂材料を塗布して、第１の再配線パターン８Ａと貫通電極５を被膜する保護層７ｂを形成する。
Next, as shown in FIG. 7 (3), after the first
次に、図７（４）に示すように、ウェハ２０の裏面に所定の形状でマスキングを行って、電解めっきや蒸着等で貫通電極５と接続される再配線を行い、第２の再配線パターン１０を形成した後、所定の配置で第２の外部接続端子６Ａを形成する。
Next, as shown in FIG. 7 (4), the back surface of the
次に、図７（５）に示すように、第２の再配線パターン１０及び第２の外部接続端子６Ａが形成されたウェハ２０の裏面に樹脂材料を塗布して保護層７ｃを形成し、プリント配線板と接続される第１の外部接続端子４Ａにはんだボール１１を実装する。
Next, as shown in FIG. 7 (5), a resin material is applied to the back surface of the
その後、ウェハ２０のダイシング等、従来のＷＬ−ＣＳＰの製造工程と同じ工程を行って、半導体チップ１Ａを作製する。
Thereafter, the same process as the conventional WL-CSP manufacturing process such as dicing of the
図８は、本実施の形態の半導体装置１Ａの製造方法の第２の実施の形態を示す工程説明図で、次に、半導体装置１Ａの製造方法の他の例について説明する。 FIG. 8 is a process explanatory view showing the second embodiment of the method for manufacturing the semiconductor device 1A of the present embodiment. Next, another example of the method for manufacturing the semiconductor device 1A will be described.
まず、図８（１）に示すように、回路及び電極パッド２ｂが形成されたウェハ２０の能動面２１側から、ＳＡＷブレード２４を用いて導体形成部９となるスリット２３を所定の深さで形成する。
First, as shown in FIG. 8A, a
次に、図８（２）に示すように、スリット２３の面状態を整えるため、ＳＦ６やＣＦ４等を用いてスリット２３のエッチングあるいは洗浄を実施した後、ウェハ２０の能動面２１に樹脂材料を塗布して保護層７ａを形成し、所定の形状でマスキングを行って保護層７ａ側の面から電解めっきや蒸着等で再配線をスリット２３内まで行い、第１の再配線パターン８Ａを形成する。
Next, as shown in FIG. 8B, in order to adjust the surface state of the
次に、図８（３）に示すように、ウェハ２０の裏面の研磨を実施し、スリット２３の内面に形成した再配線をウェハ２０の裏面に露出させて、貫通電極５を形成する。このように、ウェハ２０を所定の厚さとなるように研磨する工程で、スリット２３の内面に形成した再配線がウェハ２０の裏面に必ず露出するように、スリット２３の深さが設定される。
Next, as shown in FIG. 8 (3), the back surface of the
次に、第１の再配線パターン８Ａに所定の配置で第１の外部接続端子４Ａを形成した後、ウェハ２０の保護層７ａを形成した面及びスリット２３に樹脂材料を塗布して、第１の再配線パターン８Ａと貫通電極５を被膜する保護層７ｂを形成する。
Next, after forming the first
次に、図８（４）に示すように、ウェハ２０の裏面に所定の形状でマスキングを行って、電解めっきや蒸着等で貫通電極５と接続される再配線を行い、第２の再配線パターン１０を形成した後、所定の配置で第２の外部接続端子６Ａを形成する。
Next, as shown in FIG. 8 (4), the back surface of the
次に、図８（５）に示すように、第２の再配線パターン１０及び第２の外部接続端子６Ａが形成されたウェハ２０の裏面に樹脂材料を塗布して保護層７ｃを形成し、プリント配線板と接続される第１の外部接続端子４Ａにはんだボール１１を実装する。
Next, as shown in FIG. 8 (5), a resin material is applied to the back surface of the
その後、ウェハ２０のダイシング等、従来のＷＬ−ＣＳＰの製造工程と同じ工程を行って、半導体チップ１Ａを作製する。
Thereafter, the same process as the conventional WL-CSP manufacturing process such as dicing of the
以上説明したように、本実施の形態の半導体装置１Ａでは、ウェハの段階でスルーホール２２等のウェハ２０を貫通する導体形成部９を形成すると共に、再配線技術で貫通電極５と半導体チップ２の表裏両面に第１の再配線パターン８Ａ及び第２の再配線パターン１０を形成することで、半導体チップ２の能動面３の裏面側に第２の外部接続端子６を備えた半導体装置１Ａを、一般的な半導体プロセスで作製することができる。
As described above, in the semiconductor device 1A of the present embodiment, the
本発明は、複数のＷＬ−ＣＳＰを単一のパッケージに収容して構成される形態の半導体装置に適用される。 The present invention is applied to a semiconductor device configured to accommodate a plurality of WL-CSPs in a single package.
１Ａ，１Ｂ，１Ｃ，１Ｄ，１Ｅ・・・半導体装置、２・・・半導体チップ、２ａ・・・回路、２ｂ・・・電極パッド、３・・・能動面、４Ａ・・・第１の外部接続端子、５・・・貫通電極、６Ａ・・・第２の外部接続端子、６Ｂ・・・外部接続端子、７ａ，７ｂ，７ｃ・・・保護層、８Ａ・・・第１の再配線パターン、９・・・導体形成部、１０・・・第２の再配線パターン、１１・・・はんだボール、１２・・・プリント配線板、１３・・・素子、１４ａ・・・はんだ、１４ｂ・・・金ワイヤ、１５・・・サブストレート基板、１６・・・パッケージ、１７・・・はんだボール、２０・・・ウェハ、２１・・・能動面、２２・・・スルーホール、２３・・・スリット 1A, 1B, 1C, 1D, 1E ... Semiconductor device, 2 ... Semiconductor chip, 2a ... Circuit, 2b ... Electrode pad, 3 ... Active surface, 4A ... First external Connection terminal, 5 ... penetrating electrode, 6A ... second external connection terminal, 6B ... external connection terminal, 7a, 7b, 7c ... protective layer, 8A ... first rewiring pattern , 9: Conductor forming portion, 10: Second rewiring pattern, 11: Solder ball, 12: Printed wiring board, 13: Element, 14a: Solder, 14b Gold wire, 15 ... substrate substrate, 16 ... package, 17 ... solder ball, 20 ... wafer, 21 ... active surface, 22 ... through hole, 23 ... slit
Claims (8)
前記半導体チップの前記回路が形成された能動面側と能動面の裏面側とを接続する貫通電極と、
前記半導体チップの能動面側に形成され、前記回路の端子と前記貫通電極を接続する第１の再配線部材と、
前記第１の再配線部材と接続され、前記半導体チップの能動面側に形成される第１の外部接続端子と、
前記半導体チップの裏面側に形成され、前記貫通電極と接続される第２の再配線部材と、
前記第２の再配線部材と接続され、前記半導体チップの裏面側に形成される第２の外部接続端子と
を備えたことを特徴とする半導体装置。 A semiconductor chip on which a circuit is formed;
A through electrode connecting the active surface side of the semiconductor chip on which the circuit is formed and the back surface side of the active surface;
A first rewiring member formed on the active surface side of the semiconductor chip and connecting the terminal of the circuit and the through electrode;
A first external connection terminal connected to the first rewiring member and formed on the active surface side of the semiconductor chip;
A second rewiring member formed on the back side of the semiconductor chip and connected to the through electrode;
A semiconductor device comprising: a second external connection terminal connected to the second rewiring member and formed on a back surface side of the semiconductor chip.
前記第２の外部接続端子に、能動部品と受動部品のどちらか一方あるいは双方を接続した
ことを特徴とする請求項１記載の半導体装置。 Mounted on the substrate via the first external connection terminal;
The semiconductor device according to claim 1, wherein either one or both of an active component and a passive component is connected to the second external connection terminal.
ことを特徴とする請求項１記載の半導体装置。 The at least two semiconductor devices are stacked, and the second external connection terminal of the lower semiconductor device is connected to the first external connection terminal of the upper semiconductor device. Item 14. A semiconductor device according to Item 1.
ことを特徴とする請求項１記載の半導体装置。 The semiconductor device according to claim 1, wherein the second external connection terminals of at least two of the semiconductor devices are connected by a conductive linear member.
前記半導体チップの前記回路が形成された能動面側と能動面の裏面側とを接続する貫通電極と、
前記半導体チップの能動面側に形成され、前記回路の端子と前記貫通電極を接続する第１の再配線部材と、
前記半導体チップの裏面側に形成され、前記貫通電極と接続される第２の再配線部材と、
前記第２の再配線部材と接続され、前記半導体チップの裏面側に形成される外部接続端子と
を備えたことを特徴とする半導体装置。 A semiconductor chip on which a circuit is formed;
A through electrode connecting the active surface side of the semiconductor chip on which the circuit is formed and the back surface side of the active surface;
A first rewiring member formed on the active surface side of the semiconductor chip and connecting the terminal of the circuit and the through electrode;
A second rewiring member formed on the back side of the semiconductor chip and connected to the through electrode;
An external connection terminal connected to the second rewiring member and formed on the back side of the semiconductor chip.
前記ウェハの前記回路が形成された能動面側に、前記回路に形成された端子と接続される第１の再配線部材を形成する工程と、
前記ウェハの能動面側に、前記第１の再配線部材と接続される第１の外部接続端子を形成する工程と、
前記ウェハに形成された前記導体形成部に、前記第１の再配線部材と接続される貫通電極を形成する工程と、
前記ウェハの能動面の裏面側に、前記貫通電極と接続される第２の再配線部材を形成する工程と、
前記ウェハの裏面側に、前記第２の再配線部材と接続される第２の外部接続端子を形成する工程と
を有したことを特徴とする半導体装置の製造方法。 Forming a conductor forming portion that penetrates the wafer on which the circuit is formed;
Forming a first rewiring member connected to a terminal formed in the circuit on an active surface side of the wafer on which the circuit is formed;
Forming a first external connection terminal connected to the first redistribution member on the active surface side of the wafer;
Forming a through electrode connected to the first rewiring member in the conductor forming portion formed on the wafer;
Forming a second rewiring member connected to the through electrode on the back side of the active surface of the wafer;
Forming a second external connection terminal connected to the second redistribution member on the back surface side of the wafer.
ことを特徴とする請求項６記載の半導体装置の製造方法。 The method of manufacturing a semiconductor device according to claim 6, wherein the conductor forming portion is formed by opening a through hole penetrating the wafer.
ことを特徴とする請求項６記載の半導体装置の製造方法。 The semiconductor device manufacturing method according to claim 6, wherein a slit is formed on the wafer from an active surface side, a back surface side of the wafer is polished to penetrate the slit, and the conductor forming portion is formed.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006254876A JP2008078327A (en) | 2006-09-20 | 2006-09-20 | Semiconductor device and manufacturing method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006254876A JP2008078327A (en) | 2006-09-20 | 2006-09-20 | Semiconductor device and manufacturing method of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008078327A true JP2008078327A (en) | 2008-04-03 |
Family
ID=39350101
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006254876A Pending JP2008078327A (en) | 2006-09-20 | 2006-09-20 | Semiconductor device and manufacturing method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2008078327A (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002208655A (en) * | 2000-06-02 | 2002-07-26 | Seiko Epson Corp | Semiconductor device and manufacturing method thereof, laminated semiconductor device, circuit board, and electronic equipment |
| JP2002222900A (en) * | 2001-01-26 | 2002-08-09 | Sony Corp | Semiconductor device |
| JP2005057085A (en) * | 2003-08-05 | 2005-03-03 | Matsushita Electric Ind Co Ltd | Semiconductor device |
| JP2005191336A (en) * | 2003-12-26 | 2005-07-14 | Matsushita Electric Ind Co Ltd | Semiconductor chip and manufacturing method thereof |
-
2006
- 2006-09-20 JP JP2006254876A patent/JP2008078327A/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002208655A (en) * | 2000-06-02 | 2002-07-26 | Seiko Epson Corp | Semiconductor device and manufacturing method thereof, laminated semiconductor device, circuit board, and electronic equipment |
| JP2002222900A (en) * | 2001-01-26 | 2002-08-09 | Sony Corp | Semiconductor device |
| JP2005057085A (en) * | 2003-08-05 | 2005-03-03 | Matsushita Electric Ind Co Ltd | Semiconductor device |
| JP2005191336A (en) * | 2003-12-26 | 2005-07-14 | Matsushita Electric Ind Co Ltd | Semiconductor chip and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7312521B2 (en) | Semiconductor device with holding member | |
| KR100626618B1 (en) | Semiconductor chip stack package and manufacturing method | |
| US6927156B2 (en) | Apparatus and method extending flip-chip pad structures for wirebonding on low-k dielectric silicon | |
| KR100764055B1 (en) | Wafer Level Chip Scale Package and Manufacturing Method of Chip Scale Package | |
| CN102077341B (en) | Packaged semiconductor product and manufacturing method thereof | |
| JP2005175019A (en) | Semiconductor device and stacked semiconductor device | |
| CN110581121B (en) | Semiconductor packaging | |
| US7122748B2 (en) | Semiconductor device having packaging structure | |
| US20250343199A1 (en) | Electronic device and manufacturing method thereof | |
| JP4775007B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP5358089B2 (en) | Semiconductor device | |
| JP2006041401A (en) | Semiconductor device and manufacturing method thereof | |
| US20080142945A1 (en) | Semiconductor package with redistribution layer of semiconductor chip directly contacted with substrate and method of fabricating the same | |
| KR100461718B1 (en) | Chip scale package and the method of fabricating the same | |
| JP3402086B2 (en) | Semiconductor device and manufacturing method thereof | |
| US7045893B1 (en) | Semiconductor package and method for manufacturing the same | |
| JP4704800B2 (en) | Multilayer semiconductor device and manufacturing method thereof | |
| KR101394647B1 (en) | Semiconductor package and method for fabricating the same | |
| JP3855992B2 (en) | Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus | |
| JP4844392B2 (en) | Semiconductor device and wiring board | |
| JP4010298B2 (en) | Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus | |
| JP7154818B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JP2008078327A (en) | Semiconductor device and manufacturing method of semiconductor device | |
| KR101011931B1 (en) | Semiconductor device and manufacturing method thereof | |
| JP4887948B2 (en) | Semiconductor device and semiconductor module |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090821 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090904 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091109 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120110 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120305 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121204 |