JP2008078165A - 半導体デバイス保護構造体及びその製造方法 - Google Patents

Abstract

【課題】 本発明は、半導体デバイス保護構造体及びその製造方法を提供するためのものである。
【解決手段】 本発明の構造体はその上部に形成された接点金属ボールがプリント基板と電気的に連結されるダイを含む。ダイの裏面は基板上に直接固着され、第１バッファー層が基板上に形成される。基板は、基板の側面が外部物体と衝突する際、基板に対する損傷を減少させるために第２バッファー層が実質的に全体基板を取り囲むように第２バッファー層上に構成される。
【選択図】 図２

Description

本発明は、半導体デバイス構造体に関し、更に詳記すれば、半導体デバイス保護構造体及びその製造方法に関するものであり、該半導体デバイス構造体は、外部物体と衝突するダイまたは基板の側面による亀裂を回避することができる。

一般的に、電気部品分野において、集積回路（ＩＣ）は、チップとして知られた半導体基板上に組み立てられ、最も一般的にはシリコンで製造される。シリコンチップは、シリコンの入力／出力接点間の距離またはピッチの効果的な拡張を与え、これをプリント基板への付着に適合するようにし、ＩＣを機械的及び環境的な損傷から保護するのに役立たせる大型パッケージで一般的に組立てられる。製品を減少した製品包装体中にパックする特色に段々移行する傾向に伴い、大きさ及び特徴高密度化を改善するためのより小型の電子部品を利用することは、一定で、かつ、膨大な問題点が消費者及び関連製品の製造業者達に提示される。

チップスケールパッケージ（ＣＳＰ）が、直接付着式フリップチップデバイスの代案解決策を提供するために開発された。これらのパッケージ（ＣＳＰ）は、電子製品、特に電話機、ポケベル、携帯型コンピュータ、ビデオカメラなどのような消費者製品の大きさ、重量及び性能の問題を解決するのに使われる新規な小型形態の半導体パッケージングを表す。標準がまだＣＳＰに対して正式承認されていないし、その結果、多数の変形が存在し、その中のいくつかは前述した“チップスケールパッケージ”に説明されている。一般に、チップはチップ自体の領域よりも２０％より大きくは無いパッケージの領域を有するＣＳＰの主要成分であるが、パッケージはフリップチップの直接付着より強健にする支持特徴を有する。

図１に示すように、これは従来技術に係るフリップチップデバイス１００の側面図である。フリップチップ１００は、金属パッド１０５を有するダイ１０２を含み、一般的に、通常、製造されたＩＣデバイス構造体を有する。ダイ１０２は再分配層（ＲＤＬ）トレースのような複数の電気接点１０４を有する。ハンダボールのようなバンプ１０３が電気接点１０４上に形成されている。保護層１０６は、ハンダボール１０３との接触は許容するように、電気接点１０４を露出させるように電気接点１０４を覆う。さらに保護膜１０１は、ダイ１０２の底面に塗布されている。

保護膜１０１は、任意の適合した材料で形成されることができる。例えば、保護膜１０１は、プラスチック材料またはエポキシで形成されることができる。このエポキシは、ダイ１０２及びワイヤーボンドを保護するチップオンボード（chip-on-board）の適用のためのグロブトップ（glob top）材料としても通常使われる。保護膜１０１は、ダイシング作業中のチッピングを実質的に防止し、個々の適用に適した任意の厚さを有することができる。例えば、保護膜１０１は、厚い膜を透過するレーザーなしに厚い膜のレーザーマーキングを許す厚さを有することができる。好ましくは、保護膜１０１は、約３８．１乃至１２７㎛（１．５乃至５ｍｉｌ）である。最も好ましくは、保護膜は約５０．８乃至７６．２㎛（約２乃至３ｍｉｌ）である。

さらに、フリップチップまたは半導体デバイス（集積回路のような）の基板は、これらデバイスが外部物体と衝突する、または側方外力が加えられるダイまたは基板の側面に起因する側方損傷または亀裂によりウエハ故障（wafer fail）のセルエッジ(cells edge)を容易にもたらすような脆砕性を有する。したがって、フリップチップまたは半導体デバイスの信頼性または寿命が減じられる。

前述した観点で、本発明は前記の欠点を克服する改良された半導体デバイス構造体を提供する。

前記及び他の目的を達成するために、本発明の目的によれば、半導体デバイス保護構造体及びその製造方法が開示される。

本発明の半導体デバイス保護構造体は、外部物体と衝突するダイまたは基板の側面に起因してダイまたは基板が亀裂することを回避することができる。

本発明の半導体デバイス保護構造体は、ダイまたは基板の側面が外部物体と衝突する際、ダイまたは基板に対する損傷を減少させるためにダイまたは基板を実質的に取り囲むバッファー層によりダイまたは基板が亀裂することを回避することができる。

本発明は、半導体デバイス保護構造体を提供する。この構造体はダイの第１表面上に複数の電気接点を有するダイを含む。複数の導電性ボールが接点に連結される。保護層は導電性ボールが外部部分と電気的に連結されることを許容するために、電気接点を露出させるように複数の電気接点及び誘電層を覆う。ダイの第２表面は基板上に直接固着される。第１バッファー層はダイに隣接して基板上に形成される。基板は、第２バッファー層が実質的に全体の基板を取り囲み、これにより、基板の側面が外部物体と衝突する際、基板に対する損傷を減少させるように第２バッファー層の上部に形成される。

基板は内部に形成された傾斜側壁スロットを含む。第２バッファー層は傾斜側壁スロット内に補充される。傾斜側壁スロットの深さは基板の厚さより若干小さい。

他の様態において、本発明は半導体デバイス保護構造体の製造方法を開示する。この方法は、上部に形成された複数の導電性ボールが外部部分と電気的に連結される複数のダイスを提供する工程を含む。次に、複数のダイスが基板上に固着される。第１バッファー層は複数の導電性ボールを露出させるようにダイスに隣接して基板の上部に形成される。基板の一部は第１バッファー層に実質的に整列された複数のスロットを形成するように除去される。最後に、第２バッファー層が基板上に形成されて複数のスロットで充填される。

前述した方法は、スロットの実質的に略中心に沿って基板を複数の個別半導体デバイス保護構造体にソーイング（sawing）及び／またはエッチングする工程を更に含む。

スロットは傾斜側壁スロットを含む。傾斜側壁スロットの深さは基板の厚さより若干小さい。

更に他の様態において、本発明は、半導体デバイス保護構造体の製造方法を開示する。この方法は複数の導電性ボールが上部に形成された複数のダイスを有する基板を提供する工程を含む。次に、部分基板の裏面が複数のスロットを形成するように除去される。バッファー層は基板上に形成されて複数のスロットで充填される。

前述した方法は、スロットの実質的に略中心に沿って基板を複数の個別半導体デバイス保護構造体にソーイング及び／またはエッチングする工程を更に含む。

バッファー層は、ダイスまたは基板の側面部が外部物体と衝突する際、ダイスまたは基板が損傷することを回避する機能を達成することができる。

本発明の前記目的及び他の特徴及び長所は、図面と一緒に、以下の詳細な説明を熟読した後に、一層明らかになるはずである。

本発明に係る半導体デバイス保護構造体によれば、ダイまたは基板の側面に外力が加えられる際、ダイまたは基板に対する損傷を減少させるために、本発明の保護構造体がダイまたは基板を実質的に取り囲むバッファー層により、ダイまたは基板が亀裂することが回避できる効果が得られる。

ダイシング作業の間及び以後に半導体デバイス（集積回路のような）、または基板を保護するための方法及び構造体が以下に説明される。以下の説明において、多数の特定の詳細が本発明の徹底した理解を提供するために説明され、本発明の範囲は添付された請求範囲に規定されたところを除いては、特に限定されるものではない。

一実施形態において、本発明は半導体デバイス保護構造体の製造方法を開示する。この方法は、複数の導電性ボールが上部に形成された複数のダイスを有するシリコンウエハのような基板を提供するステップを含む。次に、基板の裏面の部分が複数のスロット２０６を形成するように除去される。バッファー層が基板の上部に形成され、複数のスロット２０６内に充填される。バッファー層は、ＢＣＢ、ＳＩＮＲ（シロキサンポリマー）、エポキシ、ポリイミドまたは樹脂を含む。さらに、部分基板を除去するステップは、ソーイングまたはエッチングにより遂行される。

前述した方法は、スロットの実質的に略中心に沿って基板をソーイング及び／またはエッチングして、これにより、図２に示すように、基板を保護構造体２００を有する複数の個別半導体デバイスに分離するステップを更に含む。バッファー層は、ダイスの側面部が側方外部物体と衝突する際、ダイのより少ない接触領域に起因してダイの側方損傷を減少させる機能を達成することができる。

図２に示すように、これは本発明に係る半導体デバイス保護構造体２００の側面図である。半導体デバイス保護構造体２００は、金属パッド２０５を有するダイ２０２を含む。ダイ２０２はＲＤＬトレースのような複数の電気接点２０４を有する。ハンダボールのようなバンプ（Bumps）２０３が電気接点２０４上に形成される。保護層２０７はハンダボール２０３の接触を許容するために電気接点２０４を露出させるように電気接点２０４を覆う。

ダイ２０２はダイ２０２の裏面からダイ２０２の一部分内に内方に向かって形成された複数のスロットを含む。さらに、バッファー層２０１がダイ２０２の底面に塗布されて保護のためにスロット内に補充される。ソーイングまたはエッチング法により形成されたスロット２０６が、ＢＣＢ、ＳＩＮＲ（シロキサンポリマー）、エポキシ、ポリイミド、または樹脂で充填されるため、ダイ２０２のより少ない接触領域が達成される。したがって、バッファー層２０１は、ダイ２０２の側方部分が外部物体と衝突したり、または側方外力が加えられる際、ダイ２０２のより少ない接触領域に起因して、ダイ２０２が側方損傷されることを減少する機能を達成することができる。

図３に示すように、これは半導体デバイス構造体３００の側面図である。半導体デバイス構造体３００は、その上部に形成された金属パッド３０６と接点金属ボール３０７がプリント基板（図示していない）と電気的に連結されるダイ３０５を含む。保護層３０９が接点金属ボール３０７の接触を許容するために、電気接点３０８を露出させるように電気接点３０８を覆う。

ダイ３０５の裏面は、接着層３０４を通じて基板３０２上に直接固着され、第１バッファー層３０３が基板３０２上に形成される。第１バッファー層３０３は、ダイ３０５に隣接して形成される。基板３０２の寸法は、ダイ３０５の寸法より大きいということに注目しなければならない。基板３０２は第２バッファー層３０１の上部に構成される。基板３０２は、基板３０２の側面が外部物体と衝突したり、または第２バッファー層３０１の保護の欠乏に起因して外力が加えられる際、損傷されたり亀裂したりされ得る。したがって、ダイ３０５は基板３０２から剥離され得、半導体デバイス構造体３００の信頼性及び寿命が減少される。

他の様態において、本発明は半導体デバイス保護構造体の製造方法を開示する。この方法はその上部に形成された複数の導電性ボールが外部部分と電気的に連結される複数のダイスを提供するステップを含む。次に、複数のダイスが基板の上部に固定される。第１バッファー層は複数の導電性ボールを露出させるように基板上に形成される。基板の一部が第１バッファー層に実質的に整列された複数のスロットを形成するように除去される。最後に、第２バッファー層が基板上に形成されて複数のスロットで充填される。

前述した方法は、スロットの実質的に略中心に沿って基板をソーイング及び／またはエッチングして、これにより、図４に示すように、ダイスを保護構造体４００を有する複数の個別半導体デバイスに分離する工程を更に含む。

実施形態において、本発明に係る半導体デバイス保護構造体４００は、その上部に形成された金属パッド４０６及び接点金属ボール４０７がプリント基板（ＰＣＢ）または外部部分（図示していない）と電気的に連結されるダイ４０５を含む。誘電層４１０が複数の電気接点４０８を露出させるようにダイ４０５の部分区域を覆う。一実施形態において、電気接点４０８は、例えば、スパッタリングにより形成されたＴｉ／Ｃｕ合金のような金属合金及び／または電気メッキにより形成されたＣｕ／Ｎｉ／Ａｕ合金である。保護層４１１は、導電性ボール４０７がプリント基板（ＰＣＢ）または外部部分（図示していない）と電気的に連結することを許容するために電気接点４０８を露出させるように複数の電気接点４０８及び誘電層４１０を覆う。好ましい一実施形態において、保護層４１１の材料は、ＢＣＢ、ＳＩＮＲ（シロキサンポリマー）、エポキシ、ポリイミド、または樹脂を含む。ダイ４０５の裏面は、接着層４０４を通じて基板４０２に直接固着され、第１バッファー層４０３は基板４０２上にダイ４０５に隣接して形成される。例えば、基板４０２は、シリコン、ガラス、アロイ４２、石英、セラミック、ＰＣＢ（プリント基板）、またはコード基板を含む。

さらに、第１バッファー層４０３は、シリコンゴム、ＢＣＢ、ＳＩＮＲ（シロキサンポリマー）、エポキシ、ポリイミド、または樹脂を含む。

基板４０２は、図４に示すように、基板４０２の側面が外部物体と衝突したり、または外力が加えられる際、基板４０２に対する損傷を減少させるために、第２バッファー層４０１が傾斜側壁スロット４０９に起因して全体基板４０２を実質的に取り囲むように第２バッファー層４０１の上部に構成される。したがって、特に、第２バッファー層４０１が全体基板４０２を取り囲むときに、本発明の半導体デバイス保護構造体４００の信頼性及び寿命が増加する。或る場合に、傾斜側壁スロット４０９はウェットエッチング、または他の制御可能なドライエッチング及び化学的侵食によりエッチングされ得る。傾斜側壁スロット４０９の深さは基板４０２の厚さより若干小さい。

好ましい一実施形態において、第２バッファー層４０１の材料は、シリコンゴム、ＢＣＢ、ＳＩＮＲ（シロキサンポリマー）、エポキシ、ポリイミド、または樹脂を含む。

したがって、本発明によれば、前述した半導体デバイス保護構造体は、ダイまたは基板の側面に外力が加えられる際、ダイまたは基板に対する損傷を減少させるために、本発明の保護構造体がダイまたは基板を実質的に取り囲むバッファー層によりダイまたは基板が亀裂することを回避することができる長所を有する。

特定の実施形態が例示及び説明されたが、多様な修正が添付された請求範囲のみにより限定されるように意図されたところを逸脱しなくて、なされ得るということが当技術分野の熟練者には明らかである。

従来の技術に係るフリップチップデバイスの概略側面図である。 本発明に係る半導体デバイス保護構造体の概略図である。 半導体デバイス構造体の概略図である。 本発明の他の半導体デバイス保護構造体の概略図である。

符号の説明

１００ フリップチップ
１０１、１０６、２０７ 保護膜
１０２、２０２、３０５ ダイ
１０３、２０３ バンプ
１０４、２０４、３０８ 電気接点
１０５、２０５、３０６ 金属パッド
２００ 保護構造体
２０６ スロット
３００ 半導体デバイス構造体
３０２、３０２ 基板
３０３ 第１バッファー層
３０４ 接着層
３０７ 接点金属ボール

Claims (15)

1. ダイの第１表面上に複数の電気接点を有するダイと、
   前記電気接点に連結された複数の導電性ボールと、
   前記ダイの第２表面上に固着された基板と、
   前記ダイに隣接して前記基板上に形成された第１バッファー層と、
   第２バッファー層を含み、
   前記基板は、前記第２バッファー層が実質的に前記基板の全体を取り囲んで、これにより前記基板の側面に外力が加えられる際、前記基板に対する損傷を減少させるように前記第２バッファー層の上部に構成されることを特徴とする半導体デバイス保護構造体。
2. 前記基板は、内部に形成された傾斜側壁スロットを含み、前記第２バッファー層は前記傾斜側壁スロット内に補充され、前記傾斜側壁スロットの深さは前記基板の厚さより若干小さいことを特徴とする請求項１に記載の半導体デバイス保護構造体。
3. 前記複数の導電性ボールが、外部部分と電気的に連結されることを許容するために、前記電気接点を露出させるように前記電気接点を覆う保護層を更に含み、前記保護層の材料は、シリコンゴム、ＢＣＢ、ＳＩＮＲ（シロキサンポリマー）、エポキシ、ポリイミド、または、樹脂を含むことを特徴とする請求項１に記載の半導体デバイス保護構造体。
4. 前記基板はシリコン、ガラス、アロイ４２、石英、セラミック、ＰＣＢ（プリント基板）またはコード基板（flex substance）を含むことを特徴とする請求項１に記載の半導体デバイス保護構造体。
5. 前記第１バッファー層及び前記第２バッファー層の材料は、シリコンゴム、ＢＣＢ、ＳＩＮＲ（シロキサンポリマー）、エポキシ、ポリイミドまたは樹脂を含むことを特徴とする請求項１に記載の半導体デバイス保護構造体。
6. ダイの第１表面上に複数の電気接点を有するダイと、
   前記電気接点に連結された複数の導電性ボールと、
   前記ダイの第２表面上に固着された基板と、
   バッファー層とを含み、
   前記基板は、前記バッファー層が前記基板の全体を実質的に取り囲み、これにより前記基板の側面に外力が加えられる際、前記基板に対する損傷を減少させるように前記バッファー層の上部に構成されることを特徴とする半導体デバイス保護構造体。
7. 前記基板は内部に形成された複数の側壁スロットを含み、前記バッファー層は前記複数の側壁スロット内に補充され、前記複数の側壁スロットの深さは前記基板の厚さより若干小さなことを特徴とする請求項６に記載の半導体デバイス保護構造体。
8. 前記複数の導電性ボールが、外部部分と電気的に連結されることを許容するために、前記電気接点を露出させるように前記電気接点を覆う保護層を更に含み、前記保護層の材料はシリコンゴム、ＢＣＢ、ＳＩＮＲ（シロキサンポリマー）、エポキシ、ポリイミド、または樹脂を含むことを特徴とする請求項６に記載の半導体デバイス保護構造体。
9. 前記基板は、シリコン、ガラス、アロイ４２、石英、セラミック、ＰＣＢ（プリント路基板）、またはコード基板を含むことを特徴とする請求項６に記載の半導体デバイス保護構造体。
10. 前記バッファー層の材料は、シリコンゴム、ＢＣＢ、ＳＩＮＲ（シロキサンポリマー）、エポキシ、ポリイミド、または樹脂を含むことを特徴とする請求項６に記載の半導体デバイス保護構造体。
11. 複数の導電性ボールが上部に形成された複数のダイスを提供する工程と、
    前記複数のダイスを基板上に固着する工程と、
    前記複数の導電性ボールを露出させるように前記ダイスに隣接して前記基板の上部に第１バッファー層を形成する工程と、
    前記第１バッファー層に実質的に整列される複数のスロットを形成するように前記基板の部分を除去する工程と、
    前記複数のスロットで充填する第２バッファー層を前記基板の上部に形成する工程と、
    を含むことを特徴とする半導体デバイス保護構造体の製造方法。
12. 前記スロットの実質的に略中心に沿って、前記基板を複数の個別半導体デバイス保護構造体にソーイングまたはエッチングするステップを更に含むことを特徴とする請求項１１に記載の半導体デバイス保護構造体の製造方法。
13. 前記スロットは、傾斜側壁スロットを含み、前記傾斜側壁スロットの深さは、前記基板の厚さと実質的に同一なことを特徴とする請求項１１に記載の半導体デバイス保護構造体の製造方法。
14. 複数の導電性ボールが上部に形成された複数のダイスを有する基板を提供する工程と、
    複数のスロットを形成するように前記基板の裏面の一部を除去する工程と、
    前記複数のスロットで充填するバッファー層を前記基板上に形成する工程と、
    を含むことを特徴とする半導体デバイス保護構造体の製造方法。
15. 前記スロットの実質的に略中心に沿って、前記基板を複数の個別半導体デバイス保護構造体にソーイングまたはエッチングする工程を更に含むことを特徴とする請求項１４に記載の半導体デバイス保護構造体の製造方法。
    

Images