JP2008077960A - 電子源及びその製造方法 - Google Patents
電子源及びその製造方法 Download PDFInfo
- Publication number
- JP2008077960A JP2008077960A JP2006255529A JP2006255529A JP2008077960A JP 2008077960 A JP2008077960 A JP 2008077960A JP 2006255529 A JP2006255529 A JP 2006255529A JP 2006255529 A JP2006255529 A JP 2006255529A JP 2008077960 A JP2008077960 A JP 2008077960A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- electrode
- electron
- pair
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Cold Cathode And The Manufacture (AREA)
Abstract
【課題】基板上に、一対の電極を有する電子放出素子を複数個と、該電子放出素子を駆動するためのマトリクス配線とを備えた電子源の製造方法において、放電が生じた場合の、周囲の電子放出素子への影響を抑制する。
【解決手段】一対の電極の一方4と第1配線10とを接続する接続電極7が表面に露出しないように、第1配線10と第2配線6とを絶縁する層間絶縁層8と、該層間絶縁層8上に積層される第1配線10によって該接続配線7を覆う。
【選択図】図1
【解決手段】一対の電極の一方4と第1配線10とを接続する接続電極7が表面に露出しないように、第1配線10と第2配線6とを絶縁する層間絶縁層8と、該層間絶縁層8上に積層される第1配線10によって該接続配線7を覆う。
【選択図】図1
Description
本発明は、画像表示装置の構成部材であり、基板上に複数の電子放出素子と、該電子放出素子を駆動するためのマトリクス配線とを備えた電子源とその製造方法に関する。
平板型の画像表示装置の電子源として、表面伝導型電子放出素子のように、一対の電極を備えた電子放出素子を複数個基板上に配列し、個々の電子放出素子をマトリクス配線を介して駆動する電子源が知られている。マトリクス配線は、層間絶縁層を介して交差する列方向配線と行方向配線とで構成される。そして、一対の電極のそれぞれは、層間絶縁層を介して交差する列方向配線と行方向配線のいずれか一方に接続されている。すなわち、一対の電極の一方の電極は列方向配線に接続され、他方の電極は行方向配線に接続される。
ここで、上側に配置する行方向配線とこれと接続される電極とは層間絶縁層に設けられたコンタクトホールを介して接続されるが、層間絶縁層が厚膜であるため、接続不良を生じる恐れがあった。そのため、係る電極と行方向配線との良好な接続を図るため、電極と行方向配線との間に接続電極或いは付加電極と呼ばれる部材を配置した構成が提案されている(特許文献1乃至3)。
例えば、特許文献1には、図3に示すように、基板101上に複数の行方向配線108と、絶縁層106によって該行方向配線108とは電気的に絶縁された複数の列方向配線105とにそれぞれ電気的に接続された一対の電極102が開示されている。一対の電極102間には間隙を備える導電性膜103が配置されている。該一対の電極102の一方の電極は列方向配線105に直接電気的に接続され、他方の電極は接続電極104を介して行方向配線108に接続されている。行方向配線108は、絶縁層106に設けられたコンタクトホール107を通じて接続電極104に電気的に接続されている。
このようなマトリクス構造の電子源では、行方向配線に走査信号を印加し、列方向配線に変調信号を印加することで、行方向配線の電位と列方向配線の電位との差電圧に依存して、各電子放出素子からの電子放出量を制御することができる。そして、上記電子源は、発光体を備えたアノードに対向するように配置されることで、画像表示装置が構成される。アノードと電子源との間には、典型的には1kV以上30kV以下の高い電圧が印加される。これによって、電子放出素子から放出された電子が発光体に衝突し、画像が表示される。
また、表面伝導型電子放出素子の製造過程では、特許文献3や特許文献4に開示される、「活性化」工程が好ましく適用される。この「活性化」工程は、炭素化合物ガス(典型的には炭化水素ガス)または金属化合物ガスを含む雰囲気中で、電子放出素子を構成する一対の電極に互いに異なる電位を繰返し印加することで行われる。上記電位の印加は、行方向配線と列方向配線を介して一対の電極に電気的に接続された電源から一対の電極間に電圧を繰返し印加することで行われる。この「活性化」工程によって、前述した一対の電極間に第1の導電性膜と第2の導電性膜が、間隙を挟んで対向して設けられる。第1の導電性膜は一対の電極の一方に電気的に接続され、第2の導電性膜は一対の電極の他方に電気的に接続される。「活性化」工程で堆積する導電性膜は、「活性化」工程で炭化水素ガスを用いた場合はカーボン膜(炭素を主成分とする膜)であり、金属化合物ガスを用いた場合は金属含有膜(典型的には金属と炭素とを含む膜)である。
「活性化」工程では、上述した一対の電極間に何らかの理由で一旦放電が生じると、「活性化」を行うために上述した配線に接続された電源から大量の電荷が、若しくは配線に蓄積された電荷が、一気に、一対の電極間を流れてしまう場合があった。
上記のように大電流が流れると、電極材料の蒸発を伴う場合があり、前記したように、電極と配線との間に接続電極や付加電極などの導電材料が介在する場合には、これら導電材料が蒸発を起こす場合があった。上記接続電極や付加電極の厚みが厚いと、その分、蒸発する量も多くなり、これら蒸発した材料は周囲に飛散する場合もあり、その結果、周囲の電子放出素子に放電が移行したり、或いは、周囲の電子放出素子の特性が変化する場合があった。尚、上記した大電流の流れ込みは、「活性化」工程を有する電子放出素子の製造方法において顕著ではあるが、「活性化」工程を有する電子放出素子の製造方法に限られるものではない。配線を介して各電子放出素子に電圧を印加する工程を製造時に必要とする電子源においては多少なりとも同様の課題が生じる。また、駆動時においても、何らかの故障などの理由で、電源から過剰な電流が配線に流れ込むと多少なりとも上述の課題と同様の課題が生じる。
本発明の課題は、特には、上記したような「活性化」工程時において予期しない大電流が生じた場合の、周囲の電子放出素子への影響が抑制された電子源及びその製造方法を提供することにある。また、本発明は、各電子放出素子に接続する配線を介して電圧を電子放出素子に印加する必要のある電子源の製造時または駆動時に予期しない大電流が配線を流れた場合の、周囲への影響が抑制された電子源及びその製造方法を提供する事にある。
本発明の第1は、基板上に、各々が一対の電極を有する複数の電子放出素子と、前記一対の電極の一方と接続された第1配線と前記一対の電極の他方と接続された第2配線とが層間絶縁層を介して交差するマトリクス配線と、を備えた電子源であって、
上記電子放出素子の一方の電極と第1配線とが該電極よりも低抵抗で且つ厚膜の接続電極を介して接続されており、該一方の電極が接続電極によって部分的に覆われ、さらに、該電極上の接続電極端部が上記層間絶縁層によって覆われていることを特徴とする。
上記電子放出素子の一方の電極と第1配線とが該電極よりも低抵抗で且つ厚膜の接続電極を介して接続されており、該一方の電極が接続電極によって部分的に覆われ、さらに、該電極上の接続電極端部が上記層間絶縁層によって覆われていることを特徴とする。
本発明の第2は、基板上に、第1配線と第2配線とが層間絶縁層を介して交差するマトリクス配線と、一対の素子電極を有する電子放出素子を複数個備えた電子源の製造方法であって、
基板上に、複数個の電極対を形成する工程と、各電極対の一方の電極を部分的に覆って、該電極よりも低抵抗で厚膜の接続電極を形成する工程と、上記電極対の他方の電極とを接続する第2配線を形成する工程と、上記接続電極が露出しないように且つ上記接続電極と第1配線とが接続するように、層間絶縁層と第1配線とを積層形成する工程と、上記電極対に上記第1配線及び第2配線を介して電圧を印加する工程と、を少なくとも備えたことを特徴とする。
基板上に、複数個の電極対を形成する工程と、各電極対の一方の電極を部分的に覆って、該電極よりも低抵抗で厚膜の接続電極を形成する工程と、上記電極対の他方の電極とを接続する第2配線を形成する工程と、上記接続電極が露出しないように且つ上記接続電極と第1配線とが接続するように、層間絶縁層と第1配線とを積層形成する工程と、上記電極対に上記第1配線及び第2配線を介して電圧を印加する工程と、を少なくとも備えたことを特徴とする。
本発明によれば、電極と配線とを接続する接続電極が層間絶縁層及び配線によって覆われているため、放電電流が接続電極に流れ込んでも、該接続電極の材料が周囲に蒸発飛散することがなく、周囲の電子放出素子への影響が防止される。
本発明の電子源は、基板上に複数の電子放出素子と該電子放出素子を駆動するためのマトリクス配線とを備える。マトリクス配線は、層間絶縁層を介して交差する列方向配線と行方向配線とで構成される。
本発明において電子放出素子としては、表面伝導型電子放出素子を好ましく適用することができるが、一対の電極を備えるその他の電子放出素子も用いることができる。そして、一対の電極のそれぞれは、層間絶縁層を介して交差する列方向配線(第2配線)と行方向配線(第1配線)のいずれか一方に接続されている。すなわち、一対の電極の一方の電極は列方向配線に接続され、他方の電極は行方向配線に接続される。
一般に、マトリクス配線を備えた電子源の場合、走査信号は行方向配線(第1配線)に印加し、変調信号は列方向配線(第2配線)に印加することが好ましい。この時、行方向とは画像表示装置の表示画像に向かって水平方向(横方向)に相当し、列方向は垂直方向(縦方向)に相当する。
駆動時(電子放出時)において、一対の電極間に流れる電流のうち、アノードに到達しない電流が無視できないタイプの電子放出素子(典型的には表面伝導型電子放出素子やMIM型電子放出素子)を用いた電子源では、走査信号が印加される行方向配線(第1配線)の抵抗を変調信号が印加される列方向配線(第2配線)の抵抗よりも低く設定する。そして、行方向配線(第1配線)は、絶縁層を介して、列方向配線(第2配線)の上に積層される。また、行方向配線(第1配線)に接続される電極の電位を列方向配線(第2配線)に接続される電極の電位よりも高くして駆動する。すなわち、行方向配線(第1配線)に接続される電極がカソード電極に相当し、列方向配線(第2配線)に接続される電極がゲート電極(引き出し電極)に相当する。尚、行方向配線(第1配線)と行方向配線に電気的に接続される電極とは、接続電極を介して接続される。このような形態の電子源に用いられる電子放出素子としては例えば表面伝導型電子放出素子やMIM型の電子放出素子が挙げられるが本発明に適用できる電子放出素子はこれらに限定されるものではない。そして、画像表示装置を駆動している際にアノードと電子放出素子や配線との間で放電が生じた場合に放電電流が、許容電流量が列方向配線(第2配線)よりも大きな行方向配線(第1配線)に流れるように誘導することが好ましい。そのため、行方向配線と該行方向配線と接続する一対の電極のうちの一方の電極との間の抵抗を、列方向配線と当該列方向配線と接続する他方の電極との間の抵抗よりも小さく設定することが好ましい。
以下、図面を参照して本発明を説明する。
図1に本発明の電子源の好ましい実施形態の一部平面模式図を示す。本例は、電子放出素子として表面伝導型の電子放出素子を用いた例である。また、本例は、層間絶縁層を介して交差する第1配線と第2配線のうち、上側の第2配線が走査信号を印加する走査配線、下側の第2配線が変調信号を印加する信号配線である。
図1中、1は基板、2,3は抵抗膜、4,5は電極(電子放出素子を構成する電極)、6は信号配線(第2配線)、7は接続電極、8は層間絶縁層、9はコンタクトホール、10は走査配線(第1配線)、11は導電性膜、12は間隙である。
図2−a〜図2−fに、図1の電子源の製造工程を示す。以下、図2を参照して本発明を詳細に説明する。
先ず、基板1を用意する。基板1としては、ガラス基板の表面にSiO2膜を設けた基板を採用することが好ましい。SiO2膜の形成手段は、スパッタリング法が好適である。
次に抵抗膜2,3を形成する(図2−a)。抵抗膜2,3は、後述する電極4と接続電極7との間、及び、電極5と信号配線6との間のそれぞれの抵抗を制御するための部材であり、必要に応じて形成する。従って、抵抗膜2、3は一方だけ形成しても良いし、両方とも形成しなくても良い。即ち、導電性膜11あるいは間隙12から変調信号が印加される配線(6)までの抵抗よりも走査信号が印加される第1配線(10)までの抵抗が低く設定することができれば抵抗膜2、3はあってもなくてもよい。図2−aに示した形態は、抵抗膜3をジグザグ状に形成することで抵抗を高く設定した例である。また、これら抵抗膜2,3は本発明においては電極4,5の一部として扱うことができる。即ち、電極4(5)と抵抗膜2(3)とで、電子放出素子を構成する一対の電極の一方の電極と見なすことができる。この様に、電子放出素子を構成する一対の電極の各々が、複数の導電性部材を接続することで構成することができる。これら抵抗膜2,3の形成方法としては、真空蒸着法・スパッタリング法・プラズマCVD法等の真空系を用いた薄膜形成手段とレジストをフォトリソパターニングする手段を組み合わせたエッチング法・リフトオフ法が挙げられる。また、導電性ペースト(導電性粒子を含有したペースト)を用いた印刷法等も挙げられる。低コストで高精度の薄膜を形成する手段としては、金属成分を含む溶液を吸収可能な感光性樹脂のパターンをフォトリソグラフィーにより基板上に予め形成する。次いで、係る樹脂パターンを形成した基板を、金属成分を含む溶液に浸漬することで、樹脂パターンに金属成分を含む溶液を吸収させ、最後に焼成工程を経て所定の金属または金属化合物パターンを得る手法が適当である。
次に第1電極4及び第2電極5を形成し、抵抗膜2,3とそれぞれ接続する(図2−b)。形成方法は、抵抗膜2,3と同様の方法が好ましく用いられる。電極4,5の厚さは10nm以上0.5μm以下が実用上適当である。
次に、信号配線6及び接続電極7を形成する(図2−c)。信号配線6と接続電極7は同時に形成することもできるし、別々に形成することもできる。好ましくは、同時に形成する。係る信号配線6の厚膜化による配線抵抗の低減は、電子源を駆動するドライバーの負荷軽減につながり、ひいてはパネルコストの低減・表示品位の向上等につながる。この配線として金属薄膜を真空成膜して作製する薄膜配線の適用も可能であるが、配線抵抗値を下げる為に膜厚を厚くするには成膜に多大な時間が必要であることが問題になる場合があった。
それに対し、近年、厚膜ペースト印刷にフォトリソグラフィー技術を導入した配線形成技術が開発されている。大画面・高精細ディスプレイに要求される高精細化配線や、大面積の表示部に対応した長いスパンの位置精度に対しては、厚膜フォトペーストパターニング法が有効に適用される。厚膜フォトペーストは、溶媒・導電性フィラーとなる金属粒子・フリットガラス成分・感光剤・有機バインダー等から構成される。係る厚膜フォトペーストを印刷・露光現像・焼成することにより所定のパターンが形成される。ここで、接続電極7は、走査配線10と抵抗膜2の電気的接続のために利用される。
接続電極7は電子放出素子を構成する一対の電極のうちの一方の電極の一部を覆って形成され、該電極よりも低抵抗で且つ厚膜に形成される。図2−cの例では、接続電極7は抵抗膜2の一部を覆うことで第1電極4と接続電極7とが電気的に接続されている。しかしながら、前述したように、電極4と抵抗膜2とで電子放出素子を構成する一対の電極のうちの一方の電極と見なすこともできる。そのため図2−cの例においても、接続電極7は、電子放出素子を構成する一対の電極のうちの一方の電極の一部を覆っていることになる。接続電極7の厚みは、実用的には、1μm以上10μm以下、好ましくは1μm以上5μm以下である。
次に層間絶縁層8を形成する(図2−d)。層間絶縁層8の構成材料は信号配線6と走査配線10とが実質的に絶縁することができるものであればよい。例えば、ガラス成分を主成分とするペーストを印刷し、その後、焼成することで層間絶縁層8を形成することができる。また、感光性を上記ペーストに付与すれば、光を用いた露光・現像を行えるので、高精細なパターンの層間絶縁層8を形成する事ができる。係る層間絶縁層8は、接続電極7を覆って形成される。即ち、電極2上に位置する接続電極7の端部が該層間絶縁層8によって覆われる。尚、層間絶縁層8には、接続電極7上に該接続電極7と接続するためのコンタクトホール9が形成される。即ち、接続電極7の表面は、コンタクトホール9内に位置する部分をのぞいて、全て層間絶縁層8で覆われる。また、通常、層間絶縁層8は上下配線間の絶縁性を十分確保するために、印刷、乾燥、(パターン露光、現像)、焼成を複数回繰り返す場合がある。繰り返し数は、絶縁性を考慮して増減される。尚、ここでは、層間絶縁層8を格子状に配列された多数の開口を備えた形態としたが、層間絶縁層の形態はこのようなものに限定されるものではない。例えば、次の工程で形成する走査配線10のそれぞれの下に、走査配線と平行に、配置したものであってもよい。
次に、走査配線10を形成する(図2−e)。形成方法としては、導電性ペーストを印刷法(例えばスクリーン印刷法)で印刷し、焼成する方法が適当である。走査配線10の一部はコンタクトホール9内に配置され、コンタクトホール9内で走査配線10と接続電極7とが接続される。また、コンタクトホール9は、典型的には、走査配線10の構成材料が完全に埋め込まれる。そのため、典型的には、接続電極7は層間絶縁層8と走査配線10によって全面が覆われ、表面に露出しない。よって、放電が生じた場合であっても、接続電極7が蒸発飛散する恐れがなくなる。尚、コンタクトホール9内は、配線10で完全に覆われなくても良い。即ち、電極4から走査配線10側(層間絶縁層8側)に移動してくる放電(陰極)が、電極4と層間絶縁層9との界面付近で止まり、放電が終息すればよい。即ち、接続電極7の電極4側の端部が層間絶縁層9で覆われていれば(好ましくはさらに電極4の一部が層間絶縁層9で覆われていれば良い)。このような形態であれば、放電によって発生する熱によって接続電極7の材料が蒸発・飛散することが抑制できる。
続いて、導電性膜11を形成する(図2−f)。導電性膜11の材料としてはNi、Au、PdO、Pd、Pt等の導電材料をRs(シート抵抗)が102〜107Ω/□の抵抗値を示す膜厚で形成したものが好ましく用いられる。尚Rsは、厚さがt、幅がwで長さがlの薄膜の長さ方向に測定した抵抗Rを、R=Rs(l/w)とおいたときに現われる値で、抵抗率をρとすればRs=ρ/tである。上記抵抗値を示す膜厚はおよそ5nm〜50nmの範囲にある。この膜厚範囲において、それぞれの材料の薄膜は微粒子膜の形態を有していることが好ましい。例示した材料の中でも、PdOは、好適な材料である。しかしながら、本発明の効果はPdOに限られることなく、また、上記例示した材料に限られるものではない。導電性膜11は第1電極4と第2電極5との間に、前記導電性膜11の材料のPd、Ni、Au、Pt等の金属を主元素とする有機金属化合物の溶液を塗布し焼成処理し、リフトオフ、エッチング等によりパターニングして形成する。尚、導電性膜4の形成法は、真空蒸着法、スパッタ法、CVD法、分散塗布法、ディッピング法、スピンナー法、インクジェット法等によって形成される場合もある。
そして、次に、不図示の電源を走査配線(第1配線)10と信号配線(第2配線)6とに接続し、一対の電極の各々に電圧を印加することで公知の「フォーミング」処理及び「活性化」処理を行う。
「フォーミング」処理では、好ましくは、大気圧よりも低い圧力の雰囲気中で、第1配線と第2配線を介して、電源から一対の電極(4、5)間に電圧を印加する。これにより、導電性膜11に間隙が形成される。導電性膜11は、基板表面に対して横方向に対向し、間隙を境にして完全に分離されていることが理想ではあるが、充分な電子放出特性を示しさえすれば一部でつながっていても良い。「フォーミング」処理は、より好ましくは、大気圧よりも低い圧力の雰囲気中であって、還元性ガス(典型的には水素ガス)を含有する雰囲気中で行う。尚、第1電極4と第2電極5との間隔を上記「フォーミング」処理で形成される間隙程度に設けることができれば、上記導電性膜11を形成する工程も、「フォーミング」処理も必ずしも行う必要はない。導電性膜11を用いない場合には、第1電極4と第2電極5との隙間が、上述した「フォーミング」処理で形成される間隙に相当する。
続いて、「活性化」処理を行う。「活性化」処理では、炭素化合物ガス(典型的には炭化水素ガス)または金属化合物ガスを含む雰囲気中に各電子放出素子(各一対の電極)を配置して、第1配線と第2配線を介して、電源から一対の電極(4、5)間に繰返し電圧を印加する。電圧の印加は、例えば、複数の第1配線10の中から所定数(1以上)の配線を選択し、当該選択された配線に電源を接続して選択された配線に電位を供給する。また、第1配線10の中から選択された配線への電位の供給に同期して、複数の第2配線6のうちの2以上の配線(典型的には全ての第2配線)を選択し、選択された配線の電位を同時に所定の電位に設定する。尚、複数の第2配線6の中から選択された2以上の配線のそれぞれの所定の電位は、同じ電位であってもよいが、好ましくは、第1配線における電圧降下を考慮して、電圧降下分を補償するように異なっていても良い。この様に、「活性化」処理では、選択された第1配線10に接続する多数の電子放出素子(一対の電極)のうちの複数個(好ましくは全部)に同時に電圧を印加する。そして、この電圧の印加は、全ての第1配線に同様の処理が行われるまで繰り返す。つまり、上記した電圧の印加に続いて、第1配線10のうちの非選択の配線について、上述の電圧印加と同様の動作を行う。
「活性化」処理によって、カーボン膜(または金属含有膜)が形成される。カーボン膜(または金属含有膜)は、第1及び第2のカーボン膜(または金属含有膜)からなる。第1及び第2のカーボン膜(または第1及び第2の金属含有膜)は、基板表面上にナノオーダーの間隙12を置いて隣り合って配置されている。第1及び第2のカーボン膜(または第1及び第2の金属含有膜)は、間隙12を境にして完全に分離される事が好ましいが、微少な領域で繋がっていても、充分な電子放出特性を示しさえすれば許容される。第1のカーボン膜(金属含有膜)は第1電極4に電気的に接続され、第2のカーボン膜(金属含有膜)は第2電極5に電気的に接続される。導電性膜11を用いた場合には、カーボン膜(金属含有膜)と電極(4,5)との間に導電性膜11が配置される。
係る間隙12は実質的に電子放出部に相当するが、基板上にアノードや発光体を備えた画像表示部材を基板1に対向配置させ、封止した後に形成することもできる。
図1の電子源を図2の工程に従って製造した。
まず、ガラス基板全面にSiO2膜をスパッタリング法で0.4μm形成した基板1に抵抗膜2,3を同時形成した(図2−a)。本例では、ルテニウム膜で抵抗膜2,3を形成した。
次に、電極4,5を同時形成した(図2−b)。その際、電極4と抵抗膜2が接続し、電極5と抵抗膜3が接続するパターンとした。ここでは、プラチナを用いた。
次に、信号配線6と接続電極7を同時形成した(図2−c)。接続電極7は、抵抗膜4と接続するように形成し、信号配線6は抵抗膜5と接続するように形成した。形成方法としては、導電性フォトペーストを印刷した後、露光・現像し、さらに焼成することで形成した。使用したペーストは、導体成分となるAg粒子、感光成分と樹脂を含有するペーストである。
次に、絶縁性フォトペーストを使って、層間絶縁層8を形成した。その際、パターン形状は、コンタクトホール9を有するパターンとした(図2−d)。ここでペーストは、酸化ビスマスを主成分としたガラスと樹脂及び感光成分からなる主成分を混合したものである。
次に、スクリーン印刷法により導電性ペーストで走査配線10を形成した(図2−e)。ここで導電性ペーストは、銀粒子と樹脂とを含むペーストである。
最後に電極4,5間にインクジェット法により、導電性膜11を形成した(図2−f)。
本例では、導電性膜11として酸化パラジウム膜を得る目的で、有機パラジウム含有溶液を、ピエゾ素子を用いたインクジェット噴射装置を用い、電極4と電極5との間を接続するように付与した。その後この基板を空気中にて、加熱焼成処理をして酸化パラジウム(PdO)膜11とした。導電性膜11の直径は約60μm、厚みは最大で10nmの膜が得られた。
次に「フォーミング」処理及び「活性化」処理により間隙12を形成し、本発明の電子源が作製された。この後、本例の電子源を、アノード電極と発光体とを備えるフェースプレートに対向させて、内部を所定の真空度に維持して封着することで平板型の画像表示装置を作成した。電子源形成後、画像表示装置を作成するまでの工程は、例えば特許第3703448号記載の方法が参照できる。
本例による電子源及び画像表示装置の製造過程では、「活性化」工程において、接続電極7が蒸発することもなく、安定に「活性化」処理を行うことができた。また、一部の電極4では放電に起因したと見られる溶融部が見られたが、その影響は周囲の電子放出素子には及んでいなかった。また、形成された画像表示装置は、良好な画像を長期に渡って維持することができた。
1 ガラス基板
2,3 抵抗膜
4,5 電極
6 信号配線
7 接続電極
8層間絶縁層
9 コンタクトホール
10 走査配線
11 導電性膜
12 間隙
2,3 抵抗膜
4,5 電極
6 信号配線
7 接続電極
8層間絶縁層
9 コンタクトホール
10 走査配線
11 導電性膜
12 間隙
Claims (2)
- 基板上に、各々が一対の電極を有する複数の電子放出素子と、前記一対の電極の一方と接続された第1配線と前記一対の電極の他方と接続された第2配線とが層間絶縁層を介して交差するマトリクス配線と、を備えた電子源であって、
上記電子放出素子の一方の電極と第1配線とが該電極よりも低抵抗で且つ厚膜の接続電極を介して接続されており、該一方の電極が接続電極によって部分的に覆われ、さらに、該電極上の接続電極端部が上記層間絶縁層によって覆われていることを特徴とする電子源。 - 基板上に、第1配線と第2配線とが層間絶縁層を介して交差するマトリクス配線と、一対の素子電極を有する電子放出素子を複数個備えた電子源の製造方法であって、
基板上に、複数個の電極対を形成する工程と、各電極対の一方の電極を部分的に覆って、該電極よりも低抵抗で厚膜の接続電極を形成する工程と、上記電極対の他方の電極とを接続する第2配線を形成する工程と、上記接続電極が露出しないように且つ上記接続電極と第1配線とが接続するように、層間絶縁層と第1配線とを積層形成する工程と、上記電極対に上記第1配線及び第2配線を介して電圧を印加する工程と、を少なくとも備えたことを特徴とする電子源の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006255529A JP2008077960A (ja) | 2006-09-21 | 2006-09-21 | 電子源及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006255529A JP2008077960A (ja) | 2006-09-21 | 2006-09-21 | 電子源及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008077960A true JP2008077960A (ja) | 2008-04-03 |
Family
ID=39349807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006255529A Withdrawn JP2008077960A (ja) | 2006-09-21 | 2006-09-21 | 電子源及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2008077960A (ja) |
-
2006
- 2006-09-21 JP JP2006255529A patent/JP2008077960A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060066217A1 (en) | Cathode structure for field emission device | |
| TW200406726A (en) | Barrier metal layer for a carbon nanotube flat panel display | |
| WO2005104163A2 (en) | Emitter structure with a protected gate electrode for an electron-emitting device | |
| JP2008257913A (ja) | 電子線装置 | |
| US7807334B2 (en) | Substrate having fine line, electron source and image display apparatus | |
| US7458872B2 (en) | Method of manufacturing electron-emitting device, electron source, and image display device | |
| JP2008077960A (ja) | 電子源及びその製造方法 | |
| JP2004146153A (ja) | 電子線装置 | |
| US20090153020A1 (en) | Image display apparatus | |
| JP4508785B2 (ja) | 積層体の形成方法及びこれを用いた電子源、画像表示装置の製造方法 | |
| JP3625463B2 (ja) | 電子源基板及びその製造方法、並びに画像形成装置 | |
| JP4442436B2 (ja) | 電子源および電子源の製造方法、並びに電気光学装置、電子機器 | |
| JP3848228B2 (ja) | 配線装置の製造方法、電子源基板の製造方法及び画像表示装置の製造方法 | |
| JP3135813B2 (ja) | 画像形成装置及びその製造方法 | |
| JP2850014B2 (ja) | 画像形成装置 | |
| JP4513581B2 (ja) | 電子源および電気光学装置、電子機器 | |
| JP2006004643A (ja) | 冷陰極電子源およびその製造方法 | |
| JP2981503B2 (ja) | 電子放出素子、電子源及び画像表示装置 | |
| JP3719604B2 (ja) | 電子放出源およびディスプレイ装置 | |
| JP3387710B2 (ja) | 電子源基板の製造方法および画像形成装置の製造方法 | |
| JP2006107776A (ja) | 画像表示装置の製造方法 | |
| US8125134B2 (en) | Electron-emitting device, method of manufacturing the same, electron source, and image display apparatus | |
| JP2000244079A (ja) | マトリックス配線基板、電子源基板および画像形成装置 | |
| JP2006210091A (ja) | 電子源および電子源の製造方法、並びに電気光学装置、電子機器 | |
| JP2006209991A (ja) | 電子線装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080619 |
|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20091201 |