JP2008060510A - 半導体チップ搭載回路の製造方法および実装回路 - Google Patents

Abstract

【課題】半導体チップ搭載回路が導通不良を起こしてしまうことを防止することができる半導体チップ搭載回路の製造方法およびその実装回路を提供すること。
【解決手段】本発明の半導体チップ搭載回路１の製造方法は、主に３つの工程からなる。第１工程においては、実装回路１０の接続端子１２の表面上に円錐らせん状の接触子２を半田めっき形成する。第２工程においては、接触子２に半導体チップ２０のバンプ２１を押しつけて導通検査する。最終の第３工程においては、押圧された接触子２を溶融して接続端子１２とバンプ２１とを接合する。つまり、半導体チップ２０および実装回路１０が導通検査に合格した状態のままで接合するので、半導体チップ搭載回路１が導通不良を起こすことが極めて少なくなる。
【選択図】図４

Description

本発明は、半導体チップ搭載回路の製造方法および実装回路に係り、特に、実装回路の接続端子と半導体チップのバンプ（突起電極）とを半田接合して得られる半導体チップ搭載回路に好適に利用できる半導体チップ搭載回路の製造方法および実装回路に関する。

一般的に、ＩＣ（Integrated Circuit：集積回路）やＬＳＩ（Large Scale Integration：素子の集積度が1000個〜10000個のＩＣ）などの半導体チップの製造工程においては、半導体チップをプローブカードなどの検査治具に接続させることによって導通検査を行ない、半導体チップの不良品を実装回路に搭載してしまうという無駄を低減させている。

ここで、ＢＧＡ（Ball Grid Array：ボール状格子電極）方式またはＬＧＡ（Land Grid Array：ランド状格子電極）方式の半導体チップを導通検査するプローブカードにおいては、それら半導体チップにおいて数十μｍ間隔の狭ピッチで多数形成された外径数十μｍの球状バンプまたは幅数十μｍのランド状バンプと接触させるため、プローブカードにおいて数十μｍの狭ピッチで形成された接続端子の表面上にプローブ（探針）と称される円錐らせん状の接触子が接続されている。

この接触子がバンプに押圧されると、接触子がバンプに弾性力を加えることによって半導体チップがプローブカードと電気的に接続する。これにより、プローブカードに半導体チップを接合することなく半導体チップの導通検査を行なうことができるようになっている（特許文献１を参照）。

したがって、半導体チップを実装回路に搭載する場合、所望の半導体チップを形成し、その半導体チップを実装回路に搭載する前に半導体チップの導通検査を行ない、その導通検査に合格した半導体チップのみを実装回路に搭載していた。言い換えると、従来、半導体チップを実装回路に搭載して得られる半導体チップ搭載回路は、半導体チップの製造工程、半導体チップの検査工程および半導体チップの搭載工程を経て製造されていた。

特開２００５−５０５９８号公報

しかしながら、導通検査を行なってから半導体チップを実装回路に接合して半導体チップ搭載回路を製造したとしても、実装回路が不良品であったり、接合に不具合があったりすれば、半導体チップ搭載回路は導通不良を起こしてしまう。そして、一度半田接合した半導体チップを半導体チップ搭載回路から取り除くことはできないので、導通不良を起こした半導体チップ搭載回路を再生することができずに廃棄するしかないという問題があった。

また、半導体チップ搭載回路の開発初期段階においてはその半導体チップ搭載回路に設計上の欠陥が紛れ込んでいることもあり、半導体チップおよび実装回路をそれぞれ個別に導通検査した後に半導体チップを実装回路に搭載して半導体チップ搭載回路を製造したとしても、半導体チップ搭載回路が製造された段階において導通不良を起こしてしまうという問題があった。

半導体チップが半導体チップ搭載回路に１個のみ搭載されている場合、半導体チップ搭載回路が導通不良を起こす確率は低く、またその製造コストもそれほど高くはない。しかし、半導体チップが無数に搭載された大型の半導体チップ搭載回路の場合、半導体チップ搭載回路が導通不良を起こす確率は半導体チップの搭載個数に応じて高くなる。また、半導体チップ搭載回路の製造コストも半導体チップの搭載個数に応じて高くなるので、半導体チップ搭載回路の廃棄個数が少なくても廃棄損失は大きいこともある。

また、昨今においては、ＣＯＧ（Chip On Glass）やＣＯＣ（Chip On Chip）、ＣＯＰ（Chip On Parts）などに代表される実装技術の発達により、半導体チップが搭載される実装回路は一般的なリジット配線板やフレキシブル配線板などの低廉な回路のみに限られず、ＬＣＤ（液晶表示装置）の透明ガラス基板や半導体チップ、電子部品などの高価な回路が実装回路として用いられることもある。特に、ＬＣＤの透明ガラス基板は画面サイズが大きくなるほど高価になるので、液晶表示パネル（半導体チップ搭載回路）が製造された段階において導通不良を起こし、廃棄せざるを得ないといった状況はできる限り避けたい。

そこで、本発明はこれらの点に鑑みてなされたものであり、半導体チップを実装回路に搭載して得た半導体チップ搭載回路が導通不良を起こしてしまうことを防止することができる半導体チップ搭載回路の製造方法を提供することをその目的としている。

また、本発明は、プローブカードなどの検査治具を用いずに半導体チップの導通検査を行なうことができるとともに、半導体チップの搭載前に半導体チップ搭載回路の導通検査を行なうことができる実装回路を提供することを他の目的としている。

前述した目的を達成するため、本発明の半導体チップ搭載回路の製造方法は、その第１の態様として、実装回路に形成された接続端子の表面上に半田を用いて接触子を円錐らせん形状もしくは多角錐らせん形状に形成する工程Ａと、半導体チップに形成されたバンプを前記接触子に押圧する工程Ｂと、前記バンプが前記接触子を押圧した後に前記実装回路に形成された配線パターンに検査用電圧を供給することにより前記半導体チップおよび前記実装回路を導通検査する工程Ｃと、前記工程Ｃにおける導通検査により前記半導体チップまたは前記実装回路が異常動作することが明らかとなった場合に前記半導体チップまたは前記実装回路を交換するとともに、前記半導体チップを交換したときは前記工程Ｂから各工程を行い、前記実装回路を交換したときは前記工程Ａから各工程を行う工程Ｄと、前記工程Ｃにおける導通検査により前記半導体チップおよび前記実装回路が正常動作することが確認できた場合にのみ前記接触子を溶融して前記バンプを前記接続端子に接合させる工程Ｅとを備えることを特徴としている。

第１の態様の半導体チップ搭載回路の製造方法によれば、半導体チップ搭載予定の実装回路を用いて半導体チップの導通検査を行ない、導通不良が無いことを確認してから導通検査を行なった状態のままで半導体チップを実装回路に搭載することができるので、導通不良により廃棄せざるを得ない半導体チップ搭載回路の個数が減少し、廃棄損失を低廉にすることができるとともに、産業廃棄物を減少させることができる。

また、第１の態様の半導体チップ搭載回路の製造方法によれば、プローブカードなどの検査治具に半導体チップまたは実装回路を脱着する工程を排除することができるので、製造工程の簡略化を図ることができる。

本発明の第２の態様の半導体チップ搭載回路の製造方法は、第１の態様の半導体チップ搭載回路の製造方法において、前記実装回路は、前記接続端子の周縁外側を囲繞している半田濡れ性の悪い半田レジスト膜を有していることを特徴としている。

第２の態様の半導体チップ搭載回路の製造方法によれば、半田レジスト膜が接続端子を囲繞していることにより、溶融した半田を接続端子の表面から流出させずにその表面上に集めることができるので、バンプと接続端子との接合時に半田の量が不足することを防止することができる。

本発明の第３の態様の半導体チップ搭載回路の製造方法は、第１または第２の態様の半導体チップ搭載回路の製造方法において、前記接続端子は、接続端子本体および接合補助膜を有しており、前記接合補助膜は、前記接続端子本体の表面を半田めっきすることにより形成されていることを特徴としている。

第３の態様の半導体チップ搭載回路の製造方法によれば、接触子の溶融時に接合補助膜もあわせて溶融するので、接合補助膜の膜厚を制御することにより、バンプと接続端子との接合に必要な半田の量が不足することを防止することができる。

本発明の第４の態様の半導体チップ搭載回路の製造方法は、第１から第３のいずれか１の態様の半導体チップ搭載回路の製造方法において、前記工程Ｂの前において前記接触子および前記バンプの表面上に耐酸化性金属を用いて酸化防止膜を形成する工程Ｆを備えていることを特徴としている。

第４の態様の半導体チップ搭載回路の製造方法によれば、バーンイン試験を行なってもバンプおよび接触子の表面上に不導体酸化膜が形成されてしまうことを防止することができるので、バーンイン試験環境下においてもバンプと接続端子とを確実に導通させることができる。

本発明の第５の態様の半導体チップ搭載回路の製造方法は、第４の態様の半導体チップ搭載回路の製造方法において、前記酸化防止膜は、前記接触子の表面上をＡｕめっきすることにより形成されていることを特徴としている。

第５の態様の半導体チップ搭載回路の製造方法によれば、優れた耐酸化性および導通性を有する酸化防止膜を形成することができる。特に、接触子は半田めっきにより形成されているために大きな弾性力を発揮させ難しいが、酸化防止膜の導通性が優れているため、バンプに加える接触子の弾性力が小さくてもバンプと接続端子とを確実に導通させることができる。

本発明の第６の態様の半導体チップ搭載回路の製造方法は、第１から第５のいずれか１の態様の半導体チップ搭載回路の製造方法において、前記半田は、Ｓｎ−Ａｇ系合金であることを特徴としている。

第６の態様の半導体チップ搭載回路の製造方法によれば、人体に悪影響を及ぼす鉛を半田に用いていないので、人体への影響を考慮した半導体チップ搭載回路を製造することができる。

また、本発明の実装回路は、その第１の態様として、半導体チップに形成されたバンプのピッチ間隔をもって絶縁基板の表面上に形成されている接続端子と、前記接続端子の表面上に半田を用いて円錐らせん形状もしくは多角錐らせん形状に形成されている接触子とを備えることを特徴としている。

第１の態様の実装回路によれば、接続端子に半田製のばね型接触子が形成されているので、半導体チップ搭載予定の実装回路を用いて半導体チップの導通検査を行なうことができるとともに、半導体チップの接合前に半導体チップ搭載回路の導通検査をも行なうことができる。

本発明の第２の態様の実装回路は、第１の態様の実装回路において、前記絶縁基板は、前記接続端子の周縁外側を囲繞している半田濡れ性の悪い半田レジスト膜を表面上に有していることを特徴としている。

第２の態様の実装回路によれば、半田レジスト膜が接続端子を囲繞していることにより、半田をさせた場合においても半田を接続端子の表面から流出させずにその表面上に集めることができるので、バンプと接続端子との接合時に半田の量が不足することを防止することができる。

本発明の第３の態様の実装回路は、第１または第２の態様の実装回路において、前記接続端子は、接続端子本体および接合補助膜を有しており、前記接合補助膜は、前記接続端子本体の表面を半田めっきすることにより形成されていることを特徴としている。

第３の態様の実装回路によれば、接触子の溶融時に接合補助膜もあわせて溶融するので、接合補助膜の膜厚を制御することにより、バンプと接続端子との接合に必要な半田の量が不足することを防止することができる。

本発明の第４の態様の実装回路は、第１から第３のいずれか１の態様の実装回路において、耐酸化性金属を用いて形成された酸化防止膜を前記接触子の表面上に有していることを特徴としている。

第４の態様の実装回路によれば、バーンイン試験を行なっても接触子の表面上に不導体酸化膜が形成されてしまうことを防止することができるので、バーンイン試験環境下においてもバンプと接続端子とを確実に導通させることができる。

本発明の第５の態様の実装回路は、第４の態様の実装回路において、前記酸化防止膜は、前記接触子の表面上をＡｕめっきすることにより形成されていることを特徴としている。

第５の態様の実装回路によれば、優れた耐酸化性および導通性を有する酸化防止膜を形成することができる。接触子は半田めっきにより形成されているために大きな弾性力を発揮させ難しいが、酸化防止膜の導通性が優れているため、バンプに加える接触子の弾性力が小さくてもバンプと接続端子とを確実に導通させることができる。

本発明の第６の態様の実装回路は、第１から第５のいずれか１の態様の実装回路において、前記半田は、Ｓｎ−Ａｇ系合金であることを特徴としている。

第６の態様の実装回路によれば、人体に悪影響を及ぼす鉛を半田に用いていないので、人体への影響を考慮した実装回路を形成することができる。

本発明の半導体チップ搭載回路の製造方法によれば、半導体チップ搭載回路の導通検査を行なった後に半導体チップを実装回路に接合するので、半導体チップを実装回路に搭載した後に半導体チップ搭載回路が導通不良を起こしてしまうことを防止することができるという効果を奏する。

また、本発明の実装回路によれば、半田製のばね型接触子を接続端子に形成することにより、バンプと接続端子との接合前からバンプと接続端子とを電気的に接続させることができるので、プローブカードなどの検査治具を用いずに半導体チップの導通検査を行なうことができるとともに、半導体チップの接合前に半導体チップ搭載回路の導通検査を行なうことができるという効果を奏する。

以下、図１から図５を用いて、本発明の実装回路および半導体チップ搭載回路の製造方法について、それらの実施形態を説明する。ここで、図１は本実施形態の実装回路１０を示す斜視図であり、図２は本実施形態の実装回路１０を示す縦断面図である。

本実施形態の実装回路１０は、リジット配線板、フレキシブル配線板、ＬＣＤの透明ガラス基板、半導体チップ、電子部品などの半導体チップを搭載することができる回路であり、図１に示すように、各用途に適合させた形状に形成された絶縁基板１１の表面上に配線パターン（図示せず）および接続端子１２を備えている。また、この実装回路１０は、接続端子１２の表面上に接触子２を備えている。

接続端子１２は、図２に示すように、接続端子本体１３および接合補助膜１４を有している。この接続端子本体１３は、ＣｕやＡｇ、Ａｕなどの良導電性金属を用いて形成されている。また、この接続端子本体１３は、半導体チップに形成された球状もしくはランド状のバンプ（図４参照）２１のピッチ間隔をもって配置されており、配線パターンに電気的に接続されている。さらに、本実施形態の接続端子本体１３は、図１および図２に示すように、接触子２の形状を考慮し、接触子２の外径と同程度もしくはそれよりも大きな外径を有する円形状に形成されている。

前記接合補助膜１４は、図２に示すように、前記接続端子本体１３の表面を半田めっきすることにより形成されている。この接合補助膜１４に用いられる半田は、接触子２に用いられる半田と同様のものを使用することが好ましい。

また、この接合補助膜１４の膜厚は５μｍ〜１５μｍ程度である。本実施形態の接合補助膜１４の膜厚は、接続端子１２および接合補助膜１４に用いる半田の総量に応じて適宜変更されることが好ましい。例えば、接触子２が小さいために接触子２に用いる半田量が少なければ接合補助膜１４の膜厚を厚くして接合補助膜１４に用いる半田量を多くし、接触子２が大きいために接触子２に用いる半田量が多ければ接合補助膜１４の膜厚を薄くして接合補助膜１４に用いる半田量を少なくする。したがって、接触子２が半田量の観点から充分に大きければ接合補助膜１４を形成しなくてもよい。

そして、本実施形態の実装回路１０においては、この円形状の接続端子１２の周縁外側を囲繞するように、半田レジスト膜１５が半田濡れ性の悪いレジスト材を用いて形成されている。

接続端子１２の表面上に形成される接触子２は、図１および図２に示すように、半田を用いて円錐らせん形状に形成されており、その底面円の外径が円形の接続端子１２の外径と同程度もしくはそれよりも小さくなるような大きさになっている。また、この接触子２は半田めっきされることにより形成されており、その膜厚は１０μｍ程度である。接触子２に用いられる半田は、Ｓｎ−Ａｇ−Ｃｕ系半田合金、Ｓｎ−Ａｇ−Ｂｉ系半田合金、Ｓｎ−Ａｇ−Ｃｕ−Ｂｉ系半田合金などのＳｎ−Ａｇ系合金を用いることが好ましい。

また、図２に示すように、この接触子２の表面上にはＡｕ、Ｐｔ、Ｐｄなどの耐酸化性金属を用いて形成された酸化防止膜３が形成されている。本実施形態の酸化防止膜３は、酸化防止膜３の導通性を良好にするため、接触子２の表面上をＡｕめっきすることにより形成されており、その膜厚は０．３μｍ程度である。

本実施形態の実装回路１０は、半導体チップ２０を搭載することにより半導体チップ搭載回路１の一部品となる。つまり、本実施形態の半導体チップ搭載回路１は、半導体チップ２０および本実施形態の実装回路１０を用いて製造される。この本実施形態の半導体チップ搭載回路１の製造方法は、主に、工程Ａ（工程Ｆを含む）、工程Ｂ、工程Ｃ、工程Ｄ、工程Ｅの順に５工程を備えている。

図３は、工程Ａおよび工程ＦをＡ〜Ｈの順に示す縦断面図である。本実施形態の工程Ａにおいては、図３Ｈに示すように、実装回路１０に形成された接続端子１２の表面上に半田を用いて接触子２を円錐らせん形状に形成する。具体的には、本実施形態の工程Ａは、工程Ａ１から工程Ａ４、工程Ｆ、工程Ａ５から工程Ａ７の順に８工程を有している。

工程Ａ１においては、図３Ａに示すような実装回路１０の接続端子１２の表面上に、図３Ｂに示すような前記接続端子１２の外径よりも小さい直径を有する円錐形状のレジスト錐２２を形成する。このレジスト錐２２は、円形の接続端子１２の表面上にレジスト円柱体（図示せず）を形成し、そのレジスト円柱体をパターンニング（レジストコート、多重露光および現像）することにより形成されている。また、レジスト錐２２の形成に併せて接続端子の周縁外側にもレジスト膜２４を形成しておくことが好ましい。このレジスト錐２２に用いられるレジスト材としてはノボラック系レジスト材が用いられている。

なお、前述したとおり、この実装回路１０の接続端子１２は、図３Ａおよび図３Ｂに示すように、円形状の接続端子本体１３およびその表面上に半田めっきされた接合補助膜１４を有しており、その円形状の接続端子１２の周縁外側を半田レジスト膜１５が囲繞している。

工程Ａ２においては、図３Ｃに示すように、前記レジスト錐２２のパターンニング後、電気伝導度に優れた金属をスパッタすることにより、前記レジスト錐２２および前記接続端子１２の表面上にシード膜４を形成する。このシード膜４は、膜厚１５ｎｍ程度のＴｉ層もしくはＣｒ層を第一層とし、その第一層に膜厚０．１μｍ程度のＣｕ層を第二層として積層させることにより形成されている。

工程Ａ３においては、前記シード膜４の表面上にレジスト膜２３を形成した後、図３Ｄに示すように、円錐らせん状の溝２３ａを前記レジスト膜２３にパターンニングする。この円錐らせん状の溝２３ａは、前記レジスト錐２２の頂部を頂点とし、かつ、前記接続端子１２の表面上に形成されたシード膜４の表面上に底面の周としており、その円錐らせん状の溝２３ａからシード膜４が表面に露出している。レジスト膜２３のレジスト材としては、ノボラック系レジスト材が用いられている。

工程Ａ４においては、図３Ｅに示すように、前記円錐らせん状の溝２３ａから露出している前記シード膜４を半田めっきすることにより、前記円錐らせん状の溝２３ａに膜厚１０μｍ程度の接触子２を形成する。接触子２の半田としてはＳｎ−Ａｇ系合金が用いられる。

工程Ｆにおいては、図３Ｅに示すように、前記接触子２の表面上に耐酸化性金属をめっき成長させて酸化防止膜３を形成する。耐酸化性金属としてはＡｕが用いられている。また、酸化防止膜３の膜厚は０．３μｍ程度である。図３Ｅにおいて図示しないが、本実施形態の酸化防止膜３は半導体チップ２０に形成されたバンプ２１の表面上にも形成される。バンプ２１における酸化防止膜３の形成方法としては、めっき、スパッタ、蒸着などのいずれの薄膜形成技術を用いても良い。また、バンプ２１に酸化防止膜３を形成する工程は、工程Ｂの前に行なわれていれば、工程Ａの前後途中いずれにおいて行なわれても良い。

工程Ａ５においては、図３Ｆに示すように、前記接触子２の形成後に前記レジスト膜２３を除去する。レジスト除去剤としては、Ｎ−メチル−２−ピロリドン（分子式：Ｃ_５Ｈ_９ＮＯ、商品名：ＮＭＰ）が用いられている。

工程Ａ６においては、図３Ｇに示すように、前記レジスト膜２３の除去後に表面に露出した前記シード膜４を除去する。シード膜４の除去はイオンミリングにより行なわれる。

工程Ａ７においては、図３Ｈに示すように、シード膜４の除去後にそのシード膜４の除去部分からレジスト除去剤を供給し、レジスト錐２２を除去する。レジスト除去剤としては、レジスト膜２３の除去に用いるレジスト除去剤と同様、Ｎ−メチル−２−ピロリドンが用いられる。

図４は、工程Ｂおよび工程ＣをＡ、Ｂの順に示す縦断面図である。工程Ｂにおいては、図４Ａおよび図４Ｂに示すように、半導体チップ２０のバンプ２１を前記接触子２に押圧する。接触子２は円錐らせん状に形成されているため、接触子２がバンプ２１に押圧されると、図４Ｂに示すように、接触子２が収縮してバンプ２１に弾性力が加えられる。

工程Ｃにおいては、図４Ｂに示すように、前記バンプ２１が前記接触子２を押圧した後、前記実装回路１０に形成された配線パターンに検査用電圧を供給する。これにより、半導体チップ２０が実装回路１０に仮搭載された状態において、前記半導体チップ２０および前記実装回路１０の導通検査が行なわれる。

この導通検査により前記半導体チップ２０または前記実装回路１０が異常動作することが明らかとなった場合、工程Ｄにおいて、前記半導体チップ２０または前記実装回路１０を交換する。この交換作業はバンプ２１が接触子２に加える力を除荷することのみによって行なうことができる。その際、前記半導体チップ２０を交換したときは前記工程Ｂおよび工程Ｃの各工程を工程Ｂから順に行なう。また、実装回路１０を交換したときは工程Ａ、工程Ｂおよび工程Ｃの各工程を工程Ａから順に行う。

図５は、工程Ｅを示す縦断面図である。工程Ｃにおける導通検査により前記半導体チップ２０および前記実装回路１０が正常動作することが確認できた場合、工程Ｅにおいて、図５に示すように前記接触子２を溶融し、前記バンプ２１を前記接続端子１２に接合させる。接触子２を溶融すると、接続端子１２の接合補助膜１４も併せて溶融するので、接触子２および接合補助膜１４の半田がバンプ２１と前記接続端子１２との接合に用いられる。この工程Ｅが終了することにより、半導体チップ２０は実装回路１０に搭載され、半導体チップ搭載回路１の製造工程が全て終了する。

次に、図１から図５を用いて、本実施形態の実装回路１０および半導体チップ搭載回路１の製造方法について、それらの作用を説明する。

本実施形態の実装回路１０においては、図１および図２に示すように、接続端子１２の表面上に接触子２が半田を用いて形成されている。この接触子２は円錐らせん形状に形成されているので、図４に示すように、接触子２に半導体チップ２０のバンプ２１を接触させることにより、バンプ２１や接続端子１２の個々の高さが異なっていたとしても、半導体チップ搭載予定の実装回路１０を用いて半導体チップ２０の導通検査を行なうことができる。また、半導体チップ２０の導通検査を行なうことにより、実装回路１０の導通検査も併せて行なうことができるので、バンプ２１と接続端子１２とを接合させることなく半導体チップ搭載回路１の導通検査を行なうことができる。

ここで、本実施形態の接触子２は半田を用いて形成されているため、すべり変形が生じてへたり易い特性になってしまう欠点がある。しかし、工程Ｃにおける導通検査を終えてしまえば接触子２は溶融されてしまうため、多くても３〜４回程度の導通検査を行なうことができる程度のすべり特性を有していれば十分である。つまり、接触子２が半田を用いて形成されていても、接触子２としての役割を十分に果たすことができる。

そして、この接触子２の表面上には、酸化防止膜３がＡｕを用いて形成されている。そのため、図４Ｂにおいてバーンイン試験を行なっても接触子２の表面上に不導体酸化膜が形成されてしまうことを防止することができる。また、接触子２は半田製のために大きな弾性力を発揮させ難しいが、酸化防止膜３の導通性が優れているため、バンプ２１に加える接触子２の弾性力が小さくてもバンプ２１と接続端子１２とを確実に導通させることができる。

そして、この半田としてはＳｎ−Ａｇ系合金を用いており、人体に悪影響を及ぼす鉛を半田に用いていない。また、Ｓｎ−Ａｇ系半田合金の接合性は、Ｓｎ−Ｐｂ系合金の接合性と比較しても、遜色のない性能を発揮することができる。つまり、本実施形態の半田により接合性を損なうことなく人体への影響を考慮した実装回路１０を形成することができる。

また、本実施形態の半導体チップ搭載回路１は、本実施形態の実装回路１０に半導体チップ２０を搭載することにより形成される。この半導体チップ搭載回路１は、図３から図５に示すように、工程Ａから工程Ｅまでを経て製造される。

ここで、工程Ａにおいて接続端子１２の表面上に円錐らせん状の半田製接触子２が形成されているので、バンプ２１と接続端子１２とを接合させることなく半導体チップ２０および実装回路１０の導通検査を行なうことができる。また、工程Ｅにおいては、図４Ｂに示す半導体チップ２０および実装回路１０の導通検査、すなわち接合前の半導体チップ搭載回路１の導通検査を行なった後、図５に示すように接触子２および接合補助膜１４を溶融することにより、導通検査を行なった状態のままでバンプ２１と接続端子１２とを接合させることができる。

もし、導通検査により前記半導体チップ２０または前記実装回路１０が異常動作することが明らかとなったとしても、どちらか一方を交換することにより、他方を廃棄せずに使用することができる。そのため、半導体チップ２０または前記実装回路１０のどちらか一方が不良品のために他方も併せて廃棄しなければならないといったことを防止することができるので、廃棄損失および産業廃棄物が最小限に抑えられる。

つまり、半導体チップ搭載予定の実装回路１０を用いて半導体チップ２０の導通検査を行ない、導通不良が無いことを確認してから半導体チップ２０を実装回路１０に搭載することができるので、導通不良により廃棄せざるを得ない半導体チップ搭載回路１の個数を減少させることができる。これにより、廃棄損失を低廉にすることができるとともに、産業廃棄物を減少させることができる。

また、半導体チップ２０または実装回路１０の導通検査にプローブカードなどの検査治具を用いていないので、検査治具による検査工程を排除することができる。したがって、その検査治具と半導体チップ２０または実装回路１０とを脱着する作業を排除することができ、製造工程の簡略化を図ることができる。

さらに本実施形態の半導体チップ搭載回路１の製造方法においては、接触子２にバンプ２１を押圧する工程Ｂを行なう前に、接触子２の表面上だけでなく、前記バンプ２１の表面上にもＡｕ製の酸化防止膜３が形成されている。工程Ｃにおいてバーンイン試験を行なったとしても、バンプ２１および接触子２の表面上に不導体酸化膜が形成されてしまうことを防止することができるので、バーンイン試験環境下においてもバンプ２１と接続端子１２とを確実に導通させることができる。

そして、工程Ｃの導通検査において半導体チップ２０および実装回路１０が正常動作することが確認できたら、実装回路１０の接続端子１２に半導体チップ２０のバンプ２１を接合する。本実施形態の実装回路１０においては、図４Ｂに示すように、半田濡れ性の悪い半田レジスト膜１５が前記接続端子１２の周縁外側を囲繞している。そのため、図５に示すように、接続端子１２の表面上に形成された半田製の接触子２が接合時に溶融されると、半田は接続端子１２の周縁外側にある半田レジスト膜１５の表面上を濡らさずに、その周縁内側にある接続端子１２の表面上のみを濡らす。これによって、溶融した半田を接続端子１２の表面から流出させずにその表面上に集めることができるので、バンプ２１と接続端子１２との接合時に半田の量が不足することを防止することができる。

また、バンプ２１と接合させる接続端子１２においては、図２に示すように接続端子本体１３の表面上に半田製の接合補助膜１４が形成されている。図５に示すように、この接合補助膜１４は接触子２の溶融時にあわせて溶融するので、接合補助膜１４を溶融させて得た半田をバンプ２１と接続端子１２との接合に用いることができる。この接合補助膜１４の半田量は接合補助膜１４の膜厚に依存する。つまり、接合補助膜１４の膜厚を制御することにより、バンプ２１と接続端子１２との接合に必要な半田の量が不足することを防止することができる。

すなわち、本実施形態の実装回路１０によれば、半田製のばね型接触子２を接続端子１２に形成することにより、バンプ２１と接続端子１２との接合前からバンプ２１と接続端子１２とを電気的に接続させることができるので、プローブカードなどの検査治具を用いずに半導体チップ２０の導通検査を行なうことができるとともに、半導体チップ２０の接合前に半導体チップ搭載回路１の導通検査をも行なうことができる。

また、本実施形態の半導体チップ搭載回路１の製造方法によれば、半導体チップ搭載回路１の導通検査を行なった後に半導体チップ２０を実装回路１０に接合するので、半導体チップ２０を実装回路１０に搭載した後に半導体チップ搭載回路１が導通不良を起こしてしまうことを防止することができる。

なお、本発明は、前述した実施形態などに限定されるものではなく、必要に応じて種々の変更が可能である。

例えば、本発明の接触子２は円錐らせん状に限られず、中央部が突出したらせん状であればよい。そのため、図６に示すように、他の実施形態の接触子２は多角錐らせん状に形成されていても良い。その際、工程Ａ１において多角錐状のレジスト錐２２をパターンニングし、工程Ａ３において多角錐らせん状の溝をレジスト膜２３にパターンニングすることが好ましい。

本実施形態の実装回路を示す斜視図 本実施形態の実装回路を示す縦断面図 本実施形態の半導体チップ搭載回路の製造方法における工程Ａおよび工程ＦをＡ〜Ｈの順に示す縦断面図 本実施形態の半導体チップ搭載回路の製造方法における工程Ｂおよび工程ＣをＡ、Ｂの順に示す縦断面図 本実施形態の半導体チップ搭載回路の製造方法における工程Ｅを示す縦断面図 他の実施形態の実装回路を示す斜視図

符号の説明

１ 半導体チップ搭載回路
２ 接触子
３ 酸化防止膜
４ シード膜
１０ 実装回路
１２ 接続端子
２０ 半導体チップ
２１ バンプ
２２ レジスト錐
２３ レジスト膜
２３ａ 円錐らせん状の溝

Claims (12)

1. 実装回路に形成された接続端子の表面上に半田を用いて接触子を円錐らせん形状もしくは多角錐らせん形状に形成する工程Ａと、
   半導体チップに形成されたバンプを前記接触子に押圧する工程Ｂと、
   前記バンプが前記接触子を押圧した後に前記実装回路に形成された配線パターンに検査用電圧を供給することにより前記半導体チップおよび前記実装回路を導通検査する工程Ｃと、
   前記工程Ｃにおける導通検査により前記半導体チップまたは前記実装回路が異常動作することが明らかとなった場合に前記半導体チップまたは前記実装回路を交換するとともに、前記半導体チップを交換したときは前記工程Ｂから各工程を行い、前記実装回路を交換したときは前記工程Ａから各工程を行う工程Ｄと、
   前記工程Ｃにおける導通検査により前記半導体チップおよび前記実装回路が正常動作することが確認できた場合にのみ前記接触子を溶融して前記バンプを前記接続端子に接合させる工程Ｅと
   を備えることを特徴とする半導体チップ搭載回路の製造方法。
2. 前記実装回路は、前記接続端子の周縁外側を囲繞している半田濡れ性の悪い半田レジスト膜を有している
   ことを特徴とする請求項１に記載の半導体チップ搭載回路の製造方法。
3. 前記接続端子は、接続端子本体および接合補助膜を有しており、
   前記接合補助膜は、前記接続端子本体の表面を半田めっきすることにより形成されている
   ことを特徴とする請求項１または請求項２に記載の半導体チップ搭載回路の製造方法。
4. 前記工程Ｂの前において前記接触子および前記バンプの表面上に耐酸化性金属を用いて酸化防止膜を形成する工程Ｆを備えている
   ことを特徴とする請求項１から請求項３のいずれか１項に記載の半導体チップ搭載回路の製造方法。
5. 前記酸化防止膜は、前記接触子の表面上をＡｕめっきすることにより形成されている
   ことを特徴とする請求項４に記載の半導体チップ搭載回路の製造方法。
6. 前記半田は、Ｓｎ−Ａｇ系合金である
   ことを特徴とする請求項１から請求項５のいずれか１項に記載の半導体チップ搭載回路の製造方法。
7. 半導体チップに形成されたバンプのピッチ間隔をもって絶縁基板の表面上に形成されている接続端子と、
   前記接続端子の表面上に半田を用いて円錐らせん形状もしくは多角錐らせん形状に形成されている接触子と
   を備えることを特徴とする実装回路。
8. 前記絶縁基板は、前記接続端子の周縁外側を囲繞している半田濡れ性の悪い半田レジスト膜を表面上に有している
   ことを特徴とする請求項７に記載の実装回路。
9. 前記接続端子は、接続端子本体および接合補助膜を有しており、
   前記接合補助膜は、前記接続端子本体の表面を半田めっきすることにより形成されている
   ことを特徴とする請求項７または請求項８に記載の実装回路。
10. 耐酸化性金属を用いて形成された酸化防止膜を前記接触子の表面上に有している
    ことを特徴とする請求項７から請求項９のいずれか１項に記載の実装回路。
11. 前記酸化防止膜は、前記接触子の表面上をＡｕめっきすることにより形成されている
    ことを特徴とする請求項１０に記載の実装回路。
12. 前記半田は、Ｓｎ−Ａｇ系合金である
    ことを特徴とする請求項７から請求項１１のいずれか１項に記載の実装回路。

Images