JP2008060581A - Ｃｍｏｓイメージセンサ及びその製造方法 - Google Patents

Abstract

【課題】ＣＭＯＳイメージセンサ及びその製造方法を提供する。
【解決手段】光学的映像を電気的信号に変換するためのＣＭＯＳイメージセンサーにおいて、前記ＣＭＯＳイメージセンサの単位画素は、アクティブ領域１００の一側に形成されるフォトダイオード１０１と、前記アクティブ領域１００でそれぞれオーバーラップする多数のゲート電極と、前記ゲート電極の下側部を除いた部分に不純物が注入されたソース／ドレイン領域と、を含み、前記ゲート電極には、トランスファトランジスタＴｘ、リセットトランジスタＲｘ、ドライブトランジスタＤｘ及びセレクトトランジスタＳｘが含まれ、前記ドライブトランジスタＴｘのポリシリコン層は、前記リセットトランジスタＲｘとセレクトトランジスタＳｘの間の領域から、前記リセットトランジスタＲｘとトランスファトランジスタＴｘの間の領域まで延長形成されることを特徴とする。
【選択図】図２

Description

本発明は、ＣＭＯＳイメージセンサに関し、特に、単位画素内バッティングコンタクト（ｂｕｔｔｉｎｇ ｃｏｎｔａｃｔ）形成工程の安定性を確保できるＣＭＯＳイメージセンサに関する。

イメージセンサは、光学的映像を電気的信号に変換する半導体素子であって、電荷結合素子（ＣＣＤ：Ｃｈａｒｇｅｄ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）イメージセンサとＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｉｌｉｃｏｎ）イメージセンサとで大別される。

近年、次世代イメージセンサとして、ＣＭＯＳイメージセンサが注目を浴びている。前記ＣＭＯＳイメージセンサは、制御回路及び信号処理などを周辺回路として使用するＣＭＯＳ技術を用いて、単位画素の数量に該当するＭＯＳトランジスタを半導体基板に形成することで、前記ＭＯＳトランジスタにより各単位画素の出力を順次に検出するスイッチング方式を採用した素子である。

図１は、従来技術により製造されたＣＭＯＳイメージセンサの単位画素を示すレイアウト図である。図１に示すように、４Ｔ型ＣＭＯＳイメージセンサの単位画素にはアクティブ領域１が定義されて、アクティブ領域１のうち幅の広い部分に１個のフォトダイオード２が形成され、前記アクティブ領域１の残りの部分にそれぞれオーバーラップする四つのトランジスタの第１〜第４ゲート電極１１、１２、１３、１４が形成される。

すなわち、前記第１ゲート電極１１によりトランスファトランジスタＴｘが形成され、第２ゲート電極１２によりリセットトランジスタＲｘが形成され、第３ゲート電極１３によりドライブトランジスタＤｘが形成され、第４ゲート電極１４によりセレクトトランジスタＳｘが形成される。

ここで、前記各トランジスタのアクティブ領域１には、各ゲート電極１１、１２、１３、１４の下側部を除いた部分に不純物イオンが注入されて、各トランジスタのソース／ドレイン領域が形成される。

よって、前記リセットトランジスタＲｘとドライブトランジスタＤｘの間のソース／ドレイン領域には、電源電圧Ｖｄｄが印加され、前記セレクトトランジスタＳｘの一側のソース／ドレイン領域には、電源電圧Ｖｓｓが印加される。

前述の従来技術によるＣＭＯＳイメージセンサの製造において、次のような問題点が発生する。

トランジスタのうちリセットトランジスタＲｘとドライブトランジスタＤｘ間にもメタルラインの連結が必要なので、複雑なメタルラインの配線によりピクセルのフィルファクタ（ｆｉｌｌ ｆａｃｔｏｒ）が減少し、且つメタルライン間のデザインの遵守のために、単位画素当たりレイアウト面積が増加するという問題点が発生する。

ドライブトランジスタとドライブトランジスタの入力（ｉｎｐｕｔ）を、アクティブ領域とポリシリコン層間のコンタクトを介して連結することで、メタル配線の複雑性を減少させて、単位画素のフィルファクタを増加させ、さらに、単位ピクセルの大きさを減少させることができるＣＭＯＳイメージセンサ及びその製造方法を提案する。

本発明のある態様のＣＭＯＳイメージセンサは、光学的映像を電気的信号に変換するためのＣＭＯＳイメージセンサーにおいて、前記ＣＭＯＳイメージセンサの単位画素は、アクティブ領域の一側に形成されるフォトダイオードと、前記アクティブ領域でそれぞれオーバーラップする多数のゲート電極と、前記ゲート電極の下側部を除いた部分に不純物が注入されたソース／ドレイン領域と、を含み、前記ゲート電極には、トランスファトランジスタ、リセットトランジスタ、ドライブトランジスタ及びセレクトトランジスタが含まれ、前記ドライブトランジスタのポリシリコン層は、前記リセットトランジスタとセレクトトランジスタの間の領域から、前記リセットトランジスタとトランスファトランジスタの間の領域まで延長形成されることを特徴とする。

本発明の他の態様のＣＭＯＳイメージセンサの製造方法は、ＣＭＯＳイメージセンサを構成する単位画素において、基板内にアクティブ領域を定義するための素子分離膜を形成するステップと、前記基板上にポリシリコン層を形成するステップと、前記ポリシリコン層の側壁にスペーサを形成し、前記スペーサをイオン注入マスクとして利用して、所定のイオン注入工程を行うステップと、前記スペーサを除去するステップと、前記ポリシリコン層上に酸化膜を蒸着するステップと、前記酸化膜をエッチングしてコンタクトホールを形成し、前記コンタクトホール内に金属を蒸着してコンタクトプラグを形成するステップと、を含むことを特徴とする。

本発明のＣＭＯＳイメージセンサ及びその製造方法によれば、ドライブトランジスタとリセットトランジスタ間に別途のメタルラインを形成する必要がなくなるという長所がある。また、単位画素内のバッティングコンタクト（ｂｕｔｔｉｎｇ ｃｏｎｔａｃｔ）形成部のスペーサだけを選択的に除去することで、バッティングコンタクト形成工程の安定性を確保することができるという長所がある。

添付の図面には、複数の層及び領域を明確に表現するために、その厚さが拡大せれて図示される。そして、明細書において、類似する部分には、同一な参照符号を付ける。

図２は、実施例により製造されたＣＭＯＳイメージセンサの単位画素を示すレイアウト図である。図２に示すように、実施例によるＣＭＯＳイメージセンサにはアクティブ領域１００が定義され、前記アクティブ領域１００のうち何れか一側に、フォトダイオード１０１が形成される。

前記アクティブ領域１００の残りの部分に、それぞれオーバーラップする四つのトランジスタのゲート電極１１０、１２０、１３０、１４０が形成される。詳細に、前記ゲート電極は、第１ゲート電極１１０により形成されるトランスファトランジスタＴｘと、第２ゲート電極１２０により形成されるリセットランジスタＲｘと、第３ゲート電極１３０により形成されるドライブトランジスタＤｘと、第４ゲート電極１４０により形成されるセレクトトランジスタＳｘとからなる。

前記各トランジスタのアクティブ領域１００には、第１〜第４ゲート電極１１０、１２０、１３０、１４０の下側部には、Ｐ型不純物領域が形成され、前記第１〜第４ゲート電極１１０、１２０、１３０、１４０の下側部を除いた部分には、不純物イオンが注入されたソース／ドレイン領域が形成される。

そして、前記ドライブトランジスタＤｘとリセットトランジスタＲｘの間には、電源電圧Ｖｄｄが印加され、前記セレクトトランジスタＳｘの一側のソース／ドレイン領域には、電源電圧Ｖｓｓが印加される。

ここで、前記トランスファトランジスタＴｘは、前記フォトダイオード１０１で生成された光電荷を浮遊拡散層（ｆｌｏａｔｉｎｇ ｄｉｆｆｕｓｉｏｎ ｌａｙｅｒ）に運び、前記リセットトランジスタＲｘは、前記浮遊拡散層の電位調節及びリセット機能をする。前記ドライブトランジスタＤｘは、ソースフォロワー（ｓｏｕｒｃｅ ｆｏｌｌｏｗｅｒ）としての役割をし、前記セレクトトランジスタＳｘは、単位画素の信号を読み出しするようにスイッチングする。

特に、前記ドライブトランジスタＤｘのポリシリコン層は、前記トランスファトランジスタＴｘとリセットトランジスタＲｘの間の領域まで延長形成され、それによって、単位画素構造におけるメタルラインが減少する。

そして、実施例によっては、前記ドライブトランジスタＤｘのポリシリコン層が、前記トランスファトランジスタＴｘとリセットトランジスタＲｘの間の領域にまで延長形成されると共に、アクティブ領域１００とトランジスタを構成するポリシリコン層間のコンタクト（例えば、バッティングコンタクト（ｂｕｔｔｉｎｇ ｃｏｎｔａｃｔ））の安定性のために、前記ポリシリコン層の側壁に、酸化物などからなるスペーサが形成されないようにする。

このような構造を有するＣＭＯＳイメージセンサを製造する方法について、図３〜図６を参照して説明する。図３〜図６は、実施例によるＣＭＯＳイメージセンサの製造方法を説明するための図面である。具体的には、図３〜図６は、図２のＡ−Ａ’部分の領域を拡大して図示した断面図である。

まず、図３に示すように、基板２００内にアクティブ領域を定義するための素子分離膜（ＳＴＩ：Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）２１０を形成し、前記基板２００上にゲート電極形成のためのポリシリコン層２２０を形成する。

前記ポリシリコン層２２０の側壁に、イオン注入工程時にイオン注入マスクとして用いられるスペーサ２３０を形成する。ここで、前記スペーサ２３０及びポリシリコン層２２０形成工程は、一般的な半導体素子の製造工程と同様なので、詳細な説明は省略する。

前記スペーサ２３０をエッチングして除去するために、前記ポリシリコン層２２０及び基板２００上に、フォトレジスト２４０を塗布する。

特に、前記フォトレジスト２４０を用いるフォトリソグラフィ工程が行われる理由は、前述したドライブトランジスタＤｘのポリシリコン層を延長形成することによるアクティブ領域とのコンタクト安定性を向上させるためである。

すなわち、前記ドライブトランジスタＤｘにも、一般的なゲート電極形成のための工程が行われることにより、ゲート電極の側壁にスペーサが形成されるが、これを除去するための工程がさらに行われる。

前記スペーサ２３０を除去しない従来技術による場合に、前記スペーサ２３０そのものが有する面積により、コンタクトプラグ（後述する）の接触面積が小さくなり、それにより層間接続が円滑に行われないおそれがある。

したがって、前記スペーサ２３０が有する面積により層間接続を円滑に行うために、コンタクトプラグを形成するためのコンタクトホール形成工程の前に、前記スペーサ２３０を除去する工程が行われる。

続いて、図４に示すように、前記フォトレジスト２４０を、前記スペーサ２３０をエッチングするためのエッチングマスクとして用いて、前記スペーサ２３０を前記ポリシリコン層２２０の側壁から除去する選択的エッチング工程が行われる。

続いて、図５に示すように、前記スペーサ２３０を除去した後、塗布された前記フォトレジスト２４０を除去し、基板２００上に酸化膜２５０を蒸着する。

そして、蒸着された前記酸化膜２５０をエッチングして、図示されたようなコンタクトホール２６０を形成する。

続いて、図６に示すように、前記コンタクトホール２６０内部に金属を蒸着して、上部層と下層間に信号が伝達されるようにするコンタクトプラグ２７０を形成する。

すなわち、前述した実施例は、ドライブトランジスタを構成するポリシリコン層を、リセットトランジスタとトランスファトランジスタ間の領域まで延長形成することにより、別途のメタルラインを形成する必要がなくなる。

そして、前記ドライブトランジスタのポリシリコン層が延長形成されることによるアクティブ領域とゲート電極間のコンタクト効率を向上させるために、ポリシリコン層の側壁に形成されるスペーサの除去工程が行われる。

従来技術により製造されたＣＭＯＳイメージセンサの単位画素を示すレイアウト図である。 実施例により製造されたＣＭＯＳイメージセンサの単位画素を示すレイアウト図である。 実施例によるＣＭＯＳイメージセンサの製造方法を説明するための図面である。 実施例によるＣＭＯＳイメージセンサの製造方法を説明するための図面である。 実施例によるＣＭＯＳイメージセンサの製造方法を説明するための図面である。 実施例におるＣＭＯＳイメージセンサの製造方法を説明するための図面である。

符号の説明

１００：アクティブ領域
１１０〜１４０：第１〜第４ゲート電極
ＰＤ：フォトダイオード
Ｔｘ：トランスファトランジスタ
Ｒｘ：リセットトランジスタ
Ｄｘ：ドライブトランジスタ
Ｓｘ：セレクトトランジスタ

Claims (5)

1. 光学的映像を電気的信号に変換するためのＣＭＯＳイメージセンサにおいて、
   前記ＣＭＯＳイメージセンサの単位画素は、
   アクティブ領域の一側に形成されるフォトダイオードと、
   前記アクティブ領域でそれぞれオーバーラップする多数のゲート電極と、
   前記ゲート電極の下側部を除いた部分に不純物が注入されたソース／ドレイン領域と、を含み、
   前記ゲート電極には、トランスファトランジスタ、リセットトランジスタ、ドライブトランジスタ及びセレクトトランジスタが含まれ、
   前記ドライブトランジスタのポリシリコン層は、前記リセットトランジスタとセレクトトランジスタの間の領域から、前記リセットトランジスタとトランスファトランジスタの間の領域まで延長形成されることを特徴とするＣＭＯＳイメージセンサ。
2. 前記トランスファトランジスタは、前記フォトダイオードで生成された光電荷を浮遊拡散層（ｆｌｏａｔｉｎｇ ｄｉｆｆｕｓｉｏｎ ｌａｙｅｒ）に運び、前記リセットトランジスタは、前記浮遊拡散層のリセット機能を行い、前記ドライブトランジスタは、ソースフォロワー（ｓｏｕｒｃｅ ｆｏｌｌｏｗｅｒ）の役割をし、前記セレクトトランジスタは、単位画素の信号を読み出しするようにスイッチングすることを特徴とする請求項１に記載のＣＭＯＳイメージセンサ。
3. ＣＭＯＳイメージセンサを構成する単位画素において、
   基板内にアクティブ領域を定義するための素子分離膜を形成するステップと、
   前記基板上にポリシリコン層を形成するステップと、
   前記ポリシリコン層の側壁にスペーサを形成し、前記スペーサをイオン注入マスクとして利用して、所定のイオン注入工程を行うステップと、
   前記スペーサを除去するステップと、
   前記ポリシリコン層上に酸化膜を蒸着するステップと、
   前記酸化膜をエッチングしてコンタクトホールを形成し、前記コンタクトホール内に金属を蒸着してコンタクトプラグを形成するステップと、を含むことを特徴とするＣＭＯＳイメージセンサの製造方法。
4. 前記ポリシリコン層により形成されるゲート電極は、リセットトランジスタであることを特徴とする請求項３に記載のＣＭＯＳイメージセンサの製造方法。
5. 前記スペーサを除去するステップは、
   前記ポリシリコン層上にフォトレジストを塗布するステップと、
   前記フォトレジストをエッチングマスクとして用いて、選択的エッチングを行うステップと、を含むことを特徴とする請求項３に記載のＣＭＯＳイメージセンサの製造方法。

Images