[go: up one dir, main page]

JP2008060372A - 回路装置およびその製造方法、配線基板およびその製造方法 - Google Patents

回路装置およびその製造方法、配線基板およびその製造方法 Download PDF

Info

Publication number
JP2008060372A
JP2008060372A JP2006236134A JP2006236134A JP2008060372A JP 2008060372 A JP2008060372 A JP 2008060372A JP 2006236134 A JP2006236134 A JP 2006236134A JP 2006236134 A JP2006236134 A JP 2006236134A JP 2008060372 A JP2008060372 A JP 2008060372A
Authority
JP
Japan
Prior art keywords
layer
insulating layer
wiring
wiring layer
metal core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006236134A
Other languages
English (en)
Inventor
Yukitsugu Takahashi
幸嗣 高橋
Yuusuke Igarashi
優助 五十嵐
Jun Sakano
純 坂野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2006236134A priority Critical patent/JP2008060372A/ja
Publication of JP2008060372A publication Critical patent/JP2008060372A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Insulated Metal Substrates For Printed Circuits (AREA)

Abstract

【課題】絶縁層を貫通して配線層同士を導通させる層間接続部の平面的大きさを小さくして、配線層を設計する際の設計の自由度を向上させる。
【解決手段】回路装置では、金属コア層である導電パターン11の上面および下面に厚み方向に突出する突出部60を設けており、この突出部60が設けられた領域に、各配線層同士を導通させる層間接続部を設けている。具体的には、導電パターン11の上面に突出部60を設け、導電パターン11と第1配線層14とを電気的に接続させる層間接続部19を、第1絶縁層12を貫通して設けている。
【選択図】図1

Description

本発明は、回路装置およびその製造方法に関し、特に、厚い金属から成る金属コア層が内蔵された配線基板を具備する回路装置およびその製造方法に関する。更に、本発明は、厚い金属から成る金属コア層が内蔵された配線基板およびその製造方法に関する。
携帯電話等の電子機器の小型化および高機能化に伴い、その内部に収納される回路装置においては、多層の配線層を具備するものが主流になっている。図9を参照して、多層基板107を有する回路装置を説明する(下記特許文献1)。
ここでは、多層基板107の上面に形成された第1の配線層102Aにパッケージ105等の回路素子が実装されることで回路装置が構成されている。
多層基板107は、ガラスエポキシ等の樹脂から成る基材101の表面及び裏面に配線層が形成されている。ここでは、基材101の上面に第1の配線層102Aおよび第2の配線層102Bが形成されている。第1の配線層102Aと第2の配線層102Bとは、絶縁層103を介して積層されている。基材101の下面には、第3の配線層102Cおよび第4の配線層102Dが、絶縁層103を介して積層されている。また、各配線層は、絶縁層103を貫通して設けられた接続部104により所定の箇所にて接続されている。
最上層の第1の配線層102Aには、パッケージ105が固着されている。ここでは、半導体素子105Aが樹脂封止されたパッケージ105が、半田等から成る接続電極106を介して面実装されている。多層基板107の表面には、パッケージ105の他にも、チップコンデンサやチップ抵抗等の受動素子や、ベアの半導体素子等が実装されても良い。ここで、多層基板107の厚みは、例えば1mm程度である。
上記した構成の多層基板107の製造方法は次の通りである。先ず、エポキシ樹脂等の樹脂系の材料から成る基材101の上面及び下面に第2の配線層102Bおよび第3の配線層102Cを形成する。これらの配線層は、貼着された導電膜のエッチングまたは選択的なメッキ処理により形成される。次に、第2の配線層102Bおよび第3の配線層102Cを、樹脂から成る絶縁層103により被覆する。更に、絶縁層103の表面に第1の配線層102Aおよび第4の配線層102Dを形成する。これらの配線層の形成方法は、上記した第2の配線層102B等と同様である。更に、絶縁層103を貫通して第1の配線層102Aと第2の配線層102Bとを接続する接続部104を形成する。
特開2003−324263号公報
しかしながら、上述した構成の多層基板107を含む回路装置では、接続部104が専有する面積が大きくなり、このことが多層基板107の小型化を阻害していた問題があった。例えば、第1の配線層102Bを被覆する部分の絶縁層103の厚みが100μmである場合、レーザー照射等の除去方法により絶縁層103を貫通する孔部を設け、この孔部に接続部104を形成すると、接続部104の平面的な大きさは、例えば直径が100μm程度の円形状となる。そして、このような大きさの接続部104が多数個設けられると、接続部104が設けられた領域では第1の配線102A等を自由に引き回すことができないので、パターン設計の自由度が低下する。結果的に、不必要な第1の配線層102A等の引き回し等により、多層基板107の小型化が阻害されている。
本発明は上記問題点を鑑みて成されたものであり、その主な目的は、配線層同士を接続する層間接続部の平面的形状を小さくして、装置全体の小型化を実現した回路装置およびその製造方法、配線基板およびその製造方法を提供することにある。
本発明の回路装置は、配線基板と、前記配線基板に実装された回路素子とを具備し、前記配線基板は、金属コア層と、前記金属コア層の上面および下面を被覆する絶縁層と、前記絶縁層の上面および下面に形成された第1配線層および第2配線層と、前記絶縁層を貫通して前記第1配線層または前記第2絶縁層と前記金属コア層とを電気的に接続する層間接続部と含み、前記金属コア層を部分的に厚み方向に突出させた突出部が設けられた領域に前記層間接続部を形成することを特徴とする。
本発明の回路装置の製造方法は、部分的に厚み方向に突出する突出部を金属コア層となる導電箔の主面に設ける工程と、前記金属コア層の上面および下面を絶縁層により被覆し、前記絶縁層の上面および下面に第1配線層および第2配線層を設け、前記第1配線層または第2配線層と前記金属コア層とを導通させる層間接続部を前記突出部が設けられた領域に形成する工程と、前記第1配線層に回路素子を電気的に接続する工程とを具備することを特徴とする。
本発明の配線基板は、金属コア層と、前記金属コア層の上面および下面を被覆する絶縁層と、前記絶縁層の上面および下面に形成された第1配線層および第2配線層と、前記絶縁層を貫通して前記第1配線層または前記第2絶縁層と前記金属コア層とを電気的に接続する層間接続部とを具備し、前記金属コア層を部分的に厚み方向に突出させた突出部が設けられた領域に前記層間接続部を形成することを特徴とする。
本発明の配線基板の製造方法は、部分的に厚み方向に突出する突出部を金属コア層となる導電箔の主面に設ける工程と、前記金属コア層の上面および下面を絶縁層により被覆し、前記絶縁層の上面および下面に第1配線層および第2配線層を設け、前記第1配線層または第2配線層と前記金属コア層とを導通させる層間接続部を前記突出部が設けられた領域に形成する工程とを具備することを特徴とする。
本発明の回路装置および配線基板によれば、金属コア層を部分的に厚み方向に突出させて突出部を設け、絶縁層を貫通して各層を導通させる層間接続部を、この突出部が設けられた箇所に形成している。従って、層間接続部の厚さが薄くなるので、同じアスペクト比の層間接続部が形成されると、その平面的な大きさを従来例の半分程度にすることができる。従って、多数個の層間接続部が配線基板に形成された場合でも、層間接続部が占有する総面積を狭くすることが可能となり、配線層の設計の自由度を確保することができる。
製法上に於いては、金属コア層を部分的に厚くして突出部を設け、この突出部を被覆する薄い絶縁層を除去して層間接続部を設けるので、層間接続部を設けるために除去すべき絶縁層の厚みが薄くなる。従って、レーザーを用いた絶縁層の除去が容易に成る利点がある。更に、層間接続部は、絶縁層を部分的に除去して孔部を設けた後に、この孔部にメッキ膜を設けることで形成されるが、層間接続部が形成される部分の絶縁層を薄くすることで、孔部の深さが浅くなり、メッキ膜の形成が容易になる。
<第1の実施の形態>
本形態では、図1から図4を参照して、本形態の回路装置の構成を説明する。
図1を参照して、回路装置10Aの構成を説明する。図1(A)は回路装置10Aの断面図であり、図1(B)は回路装置10Aに内蔵される導電パターン11を示す平面図である。
図1(A)を参照して、回路装置10Aは、金属コア層を有する配線基板50の上面に半導体素子21等の回路素子が実装されて構成されている。更に、配線基板50は、金属コア層として機能する導電パターン11と、第1絶縁層12を介して導電パターン11の上面に積層された第1配線層14と、第2絶縁層13を介して導電パターン11の下面に積層された第2配線層15とを主要に具備している。そして、配線基板50の第1配線層14に半導体素子21等の回路素子が実装されている。更に本形態では、導電パターン11を厚み方向に部分的に突出させて突出部60を設け、層同士を導通させる層間接続部19等をこの突出部60が設けられた箇所に形成している。
導電パターン11は、配線基板50全体の機械的強度を担い且つ放熱性を向上させる金属コア層として機能している。従って、導電パターン11は、他の配線層よりも厚く形成され、その厚みは例えば100μm〜200μm程度である。導電パターン11の材料としては、銅を主材料とする金属、アルミニウムを主材料とする金属、合金等を採用することができる。また、導電パターン11の材料として、圧延された銅箔等の圧延金属を採用すると、導電パターン11の機械的強度や放熱性を更に向上させることができる。圧延金属は、メッキ膜と比較すると熱伝導率が数%程度優れている。
導電パターン11同士は、第1分離溝17および第2分離溝18から成る分離溝16により所定の間隔で離間されている。分離溝16の幅は例えば100μm〜150μm程度である。ここで、第1分離溝17は導電パターン11の材料である導電箔を上面から選択的にハーフエッチングすることにより設けられ、第2分離溝18はこの導電箔の裏面を選択的にエッチングすることにより設けられる。また、第1分離溝17には、導電パターン11の上面を被覆する第1絶縁層12が充填され、第2分離溝18には導電パターン11の下面を被覆する第2絶縁層13が充填される。
ここで、第1分離溝17および第2分離溝18の側面は湾曲形状となっており、内部に充填される絶縁層との密着強度が向上されている。また、等方性で進行するウェットエッチングにより形成される第1分離溝17および第2分離溝18により、分離溝16が構成されることで、分離溝16の中央部付近は括れた構成(導電パターン11の側面が外側に突出する構成)となる。このことによっても、第1絶縁層12および第2絶縁層13と導電パターン11との密着強度が向上されている。
第1絶縁層12および第2絶縁層13は、導電パターン11の上面および下面を被覆している。また、第1絶縁層12は第1分離溝17に充填され、第2絶縁層13は第2分離溝18に充填されている。第1絶縁層12および第2絶縁層13が導電パターン11を被覆する厚みは、例えば50μm〜100μm程度である。更に、第1絶縁層12および第2絶縁層13の材料としては、エポキシ樹脂等の熱硬化性樹脂や、ポリエチレン樹脂等の熱可塑性樹脂を採用することができる。
更に、繊維状または粒子状のフィラーが充填された樹脂材料を第1絶縁層12および第2絶縁層13の材料として採用すると、これらの樹脂層の熱抵抗が低減されて、配線基板50の放熱性を向上させることができる。フィラーの材料としてはシリコン酸化物やシリコン窒化物を採用することができる。また、これらのフィラーが第1絶縁層12および第2絶縁層13に混入されることにより、絶縁層の熱膨張係数が導電パターン11等の導電材料に接近して、温度変化が作用した際の配線基板50の反りが抑制される。
第1配線層14は、第1絶縁層12の上面に形成された配線層であり、第1絶縁層12に貼着された圧延導電膜またはメッキ膜を選択的にエッチングして形成される。薄い導電膜等をエッチングしてパターニングされるため、第1配線層14は微細化が可能であり、その配線幅は20μm〜50μm程度に細くすることができる。また、第1配線層14は、第1絶縁層12を貫通して設けた層間接続部19を経由して、導電パターン11と電気的に接続される。
また、第1配線層14には、チップ素子22や半導体素子21等の回路素子が電気的に接続される。チップ素子22は両端の電極が半田等の導電性の接合材料を介して第1配線層14に固着されている。LSIやトランジスタ等である半導体素子21は、導電性または絶縁性の接合剤を介して底面がランド状の第1配線層14に固着され、その上面に設けられた電極は金属細線を介して第1配線層14と接続される。
第2配線層15は、第2絶縁層13の下面に形成された配線層であり、上記した第1配線層14と同様に、配線幅を20μm〜50μm程度に細くすることができる。また、第2配線層15は、第2絶縁層13を貫通して設けた層間接続部20を介して、導電パターン11の下面と導通している。第2配線層15には、半田等の導電性接着材から成る外部電極を溶着させても良い。
層間接続部19および層間接続部20は、絶縁層を除去して設けた露出孔に形成されたメッキ膜等の導電材料から成り、各配線層と導電パターンとを接続する働きを有する。ここでは、第1絶縁層12を貫通して設けた層間接続部19により第1配線層14と導電パターン11とが接続される。また、第2絶縁層13を貫通して設けた層間接続部20により、第2配線層15と導電パターン11とが接続される。ここで、各層間接続部は、電気信号が通過する経路して機能しても良いし、電気信号が通過しない所謂ダミーのものでも良い。層間接続部19が電気信号を通過させないものであっても、層間接続部19を熱が通過するサーマルビアホールとして用いることができる。更に、本実施形態では、導電パターン11を厚み方向に突出させて設けた突出部60に、層間接続部19、20を接続させている。この事項の詳細は後述する。
更に、図では、第1配線層14、導電パターン11および第2配線層15から成る3層の多層配線が構成されているが、絶縁層を介して更に多層の配線層を積層させることにより、4層以上の配線層を構築しても良い。
上記した第1配線層14と第2配線層15とは、層間接続部19等を経由して導通させることができる。この場合は、第1配線層14→層間接続部19→導電パターン11→層間接続部20→第2配線層15の経路で、両配線層が電気的に接続される。
ここで、上記した第1配線層14および第2配線層15は、外部と接続される箇所や回路素子が実装される箇所を除いて、ソルダーレジスト(樹脂膜)により被覆されても良い。ここでは、図1(A)を参照して、最下層の第2配線層15は略全面的にソルダーレジスト53により被覆され、部分的にレジスト53が除去されることで、第2配線層15が部分的に露出している。更に、レジスト53から露出する第2配線層15の下面には、半田等から成る外部電極54が溶着されている。更にまた、レジストから露出する第1配線層14および第2配線層15は、ボンディング性を向上させるために、金メッキ膜により被覆されても良い。
本形態では、導電パターン11を厚み方向に一体的に突出させた突出部60を設け、この突出部60に層間接続部19、20を接続させている。具体的には、導電パターン11の上面には、部分的に上方に突出させた突出部60がエッチング処理等により形成されている。突出部60の具体的な形状は、例えば、略円筒の形状を裾広がりにしたものであり、その厚みは20μm〜50μ程度であり、直径は20μm〜50μm程度である。ここで、突出部60の形状は必ずしも略円筒形状である必要はなく、その平面的な形状は、例えば四角形等の多角形でも良い。
層間接続部19は、突出部60の上方に設けられている。即ち、層間接続部19の上面を被覆する第1絶縁層12を除去して孔部を設け、この孔部の内部に金属から成る導電材料を形成することで、導電パターン11と第1配線層14とを導通させる層間接続部19が構成されている。導電パターン11の上面を被覆する第1絶縁層12の厚みは、例えば50μm〜100μm程度であるが、突出部60が埋め込まれた領域の第1絶縁層12の厚みは、例えば、20μm〜50μm程度と成っている。
上記のように、突出部60が埋め込まれた領域の第1絶縁層12を貫通して層間接続部19を設けることで、層間接続部19の厚みを薄くすることができる。従って、従来とアスペクト比が同じ場合は、層間接続部19の幅(直径)が小さくなる。例えば、突出部60の厚みを、第1導電パターン11を被覆する第1絶縁層12の厚みの半分以上とすると、層間接続部19の厚みが従来例の半分以下になり、その幅を半分以下にすることができる。結果的に、回路装置10Aを上方から見た場合、層間接続部19が占有する面積が1/4以下になる。
上記のことから、個々の層間接続部19の面積が極めて小さくなるので、多数個の層間接続部19を設けた場合でも、層間接続部19が占める面積が低減され、第1配線層14の設計の自由度が向上する。特に、最上層の第1配線層14は、多数の電極を有するLSI等の半導体素子21が接続される。更に、多機能なSIPを構成するために、多数個の回路素子が第1配線層14に接続される場合もある。このことから、複雑な形状の第1配線層14が多数要求される場合もあるが、本形態の回路装置10Aでは、上記構成により、層間接続部19の面積を小さくして、パターン設計時の制約を低減することで、前記要求を満たしている。
更に、上述したように導電パターン11は圧延された圧延金属から成り、メッキ膜よりも熱伝導率が優れている。一方、層間接続部19は、一般的に、第1配線層14を部分的に除去して設けた孔部に埋め込まれたメッキ膜から成る。このことから、突出部60を設けることで、熱伝導率が若干劣るメッキから成る層間接続部19の厚みが薄くなり、この分だけ層間接続部19を介した放熱性を向上させることができる。この効果は、層間接続部19が半導体素子21の下方に配置されてサーマルビアホール46として使用される場合に於いて顕著である。
更に、上記した構成の突出部60は、導電パターン11の下面にも設けられている。ここでは、導電パターン11の下面から下方に突出する突出部60が設けられ、突出部60の下方に層間接続部20が設けられている。層間接続部20を経由して、導電パターン11と第2配線層15とが電気的・熱的に接続される。層間接続部20と突出部60との関連構成は、上記した層間接続部19と突出部60との関係と同様である。
ここで、突出部60は、金属コア層である導電パターン11の上面のみに設けられても良いし、下面のみに設けられても良いし、両主面に設けられても良い。
更に、導電パターン11は、上面および下面がサーマルビアとして機能する層間接続部19、層間接続部20を介して各配線層と熱的に結合されて、放熱を向上させるためのパターンとして用いられても良い。ここでは、半導体素子21の下方に複数のサーマルビアホール46が設けられており、半導体素子21はサーマルビアホール46を介して直下の導電パターン11と熱的に結合されている。このことにより、半導体素子21として発熱量が大きいパワー系のトランジスタが採用されても、発生する多量の熱は、サーマルビアホール46および導電パターン11を経由して外部に良好に放出される。
図1(B)に、配線基板50に埋め込まれる導電パターン11の平面的な形状の一例を示す。ここでは、略等間隔の分離溝16により、多数個の導電パターン11が離間されている。換言すると分離溝16に充填された第1絶縁層12および第2絶縁層13により各導電パターン11同士は電気的に分離(絶縁)されている。従って、各導電パターン11を層間接続部19、20を経由して、第1配線層14または第2配線層15と接続することで、各導電パターン11の電位を異ならせることができる。例えば、これらの導電パターン11は、第1配線層14と第2配線層15に入出力される電気信号が通過する信号パターンとして用いられても良いし、所定の箇所にて固定電位(例えば電源電位や接地電位)を取り出すためのパターンとして用いられても良い。
更にまた、図1(B)を参照して、金属コア層である導電パターン11の外周端部は、絶縁層51(第1絶縁層12および第2絶縁層13)から離間した内部に位置している。即ち、図1(A)に示すように、導電パターン11の最外周部の側面は、第1絶縁層12および第2絶縁層13から成る絶縁層51により被覆されて、外部に露出していない。このことにより、全ての導電パターン11が絶縁層51により包み込まれて外部に露出しない構造が実現され、導電パターン11を外部から絶縁することができる。
また、上記した配線基板50に於いては、各層の残存率(基板全体の面積に対するパターンまたは配線層の面積の比率)は、略一定にした方がよい。例えば、第1配線層14、導電パターン11および第2配線層15の残存率は、80%±10%程度が好ましい。このように各層の残存率を略一定にすることで、ワイヤボンディングの工程等の加熱が伴う工程に於ける、配線基板50の反り上がりを防止することができる。また、金属コア層が図2に示すようにパターニングされていないベタのものである場合は、第1配線層14および第2配線層15の残存率を上記した範囲で略同等にしたらよい。
更に、基板全体の放熱性を考慮すると、金属材料から成る第1配線層14等の方が、樹脂材料から成る第1絶縁層12等よりも熱伝導率が良いので、第1配線層14等の各層の残存率は高い方がよい。例えば、第1配線層14、導電パターン11および第2配線層15の残存率は、50%以上が好ましく、更に好ましいのは70%以上であり、特に好ましいのは80%以上である。このように第1配線層14等の各層の残存率を大きくすることで、定常熱抵抗を小さくし、半導体素子21等の回路素子から発生する熱を、配線基板50を経由して良好に外部に放出させることができる。ここで、金属コア層が図2に示すようにパターニングされていないベタのものである場合は、第1配線層14および第2配線層15の残存率を上記した範囲で高くしたらよい。
次に、図2を参照して、他の形態の回路装置10Bの構成を説明する。図2(A)は回路装置10Bの断面図であり、図2(B)は内蔵される導電箔25を示す平面図である。回路装置10Bの基本的な構成は上述した回路装置10Aと同様であり、相違点はパターニングされていない板状の導電箔25が金属コア層として採用された点にある。
図2(A)を参照して、回路装置10Bでは、金属コア層としてパターニングされていないベタの導電箔25を具備している。導電箔25の厚み及び材料は、上述した導電パターン11と同様でよい。導電箔25は、第1配線層14に実装された回路素子に入出力される電気信号が通過しても良いし、所定の箇所にて固定電位(接地電位や電源電位)が層間接続部を介して取り出されても良いし、電気的にフローティングにして放熱の為のみに用いられても良い。このような導電箔25を金属コア層として採用することで、導電箔25により配線基板50全体の機械的強度が向上される。更に、任意の箇所で、層間接続部19、層間接続部20を経由して、導電箔25から所定の電位(接地電位や電源電位)を取り出すことができるので、第1配線層14および第2配線層15を設計する際の自由度を向上させることができる。
更に、導電箔25の上面および下面には、厚み方向に部分的に突出する突出部60が形成されている。導電箔25の上面に於いては、厚み方向に突出する突出部60の上方に、第1配線層14と導電箔25とを接続する層間接続部19が形成される。導電箔25の下面に於いては、突出部60の下方に、第2配線層15と導電箔25とを電気的に接続させる層間接続部20が形成される。
導電箔25を部分的に厚み方向に貫通して接続孔42が設けられている。接続孔42は、導電箔25の上面から設けた第1接続孔27と、導電箔25の下面から設けた第2接続孔28とから成る。また、第1接続孔27には第1絶縁層12が充填され、第2接続孔28には第2絶縁層13が充填されている。平面的に円形の形状を呈する接続孔42の径は、例えば、100μm〜200μm程度である。
図2(A)および図2(B)を参照して、貫通接続部23は、接続孔42の内部に充填された樹脂材料を貫通して設けられ、上層の第1配線層14と下層の第2配線層15とを導通させる働きを有する。具体的には、貫通接続部23は、平面的に貫通孔24の内部に位置する第1絶縁層12および第2絶縁層13が貫通されるように貫通孔を設け、この貫通孔に銅等の導電材料を埋め込むことにより形成される。貫通接続部23の直径は、例えば50μm〜100μm程度である。貫通接続部23を設けることにより、導電箔25を経由せずに第1配線層14と第2配線層15とを電気的に接続させることができる。
図2(B)を参照して、金属コア層である導電箔25の外周端部は、配線基板50の外周端部よりも内側に位置している。即ち、導電箔25の側面は、絶縁層51により被覆されているので、導電箔25は外部と絶縁されており耐圧が充分に確保されている。
図3を参照して、次に、他の形態の回路装置10Cの構成を説明する。図3(A)は回路装置10Cの断面図であり、図3(B)はその平面図である。回路装置10Cの基本的な構成は、上述した回路装置10Aと同様であり、相違点は導電パターン11B、配線47A、47Bの構成にある。ここでも、導電パターン11B、配線47A、47Bには、突出部60が形成されている。
図3(B)を参照して、配線47Aは他の導電パターン11と比較すると細長く延在して、層間接続部20を介して他の配線層と接続される。ここでは、配線47Aは、2つの層間接続部19を経由して、図3(A)に示す第1配線層14と接続される。一方、配線47Bは、2つの層間接続部20を経由して、第2配線層15と接続される。ここで、配線47A、47Bは、一方が層間接続部19を経由して第1配線層14と接続され、他方が層間接続部20を経由して第2配線層15と接続されても良い。配線47A等を設けることで、金属コア層として機能する導電パターン11に、配線を引き回す機能を持たせることが可能となり、より多機能な電気回路を回路装置10Cに内蔵させることができる。
紙面上の右側には、2つの配線47A、47Bが接近して形成されている。上部に位置している配線47Aは、第1分離溝17C、17Dにより分離されており、第1分離溝17Dは、第1分離溝17Cよりも幅が広く形成されている。具体的には、例えば、第1分離溝17Cの幅が150μm程度であるのに対し、第1分離溝17Dの幅は150μm〜500μm程度である。更に、下部に位置する配線47Bは、第2分離溝18D、18Eにより分離されており、第2分離溝18Dの方が第2分離溝18Eよりも幅が広く形成されている。ここで、例えば、第2分離溝18Dの幅が150μm〜500μmであるのに対し、第2分離溝18Eは150μm程度である。
ここでは、上部の第1分離溝17Dと下部の第2分離溝18Dとを平面的に重畳するように配置することで、配線47Aと配線47Bとを極めて接近させることができる。例えば、配線47Aと配線47Bとが離間する距離D1は、20μm程度まで短くすることができる。このことは、パターンの微細化に大きく寄与する。
更に、配線47Aの上面には、厚み方向に突出する突出部60が設けられ、この突出部60の上方に層間接続部19が形成されている。上述したように、突出部60を設けることで、層間接続部19の幅を半分以下にすることができる。従って、この構成により、幅が100μm程度の細い配線を設けても、この配線47Aと第1配線層14とを層間接続部19を経由して接続することができる。更に、配線47Bでは、下面に突出部60が形成され、この突出部60の下方に層間接続部20が形成されている。
ここで、配線47Aに関しては、下面に突出部60を設け、この突出部60の下方に、第2絶縁層13を貫通する層間接続部20を設けても良い。さらに、配線47Bに関しては、上面に突出部60を設け、この突出部60の上方に、第1絶縁層12を貫通する層間接続部19を設けても良い。
更に図3(A)を参照して、紙面上にて左側に形成される導電パターン11Bの上面には、内蔵素子26が固着されている。ここで、内蔵素子26としては、チップコンデンサやチップ抵抗等が採用される。導電パターン11Bの上面は、第1分離溝17Bの深さに応じて、上面の位置が他の導電パターン11よりも低く形成されている。従って、内蔵素子26を実装することによる配線基板50の厚みの増加が抑制される。ここでは、導電パターン11同士を分離する幅の広い第1分離溝17Bを設け、この第1分離溝17Bの下方に2つの第2分離溝18B、18Cを設けることで、厚みが薄い導電パターン11Bを形成している。
図4の断面図を参照して、次に、他の形態の回路装置10Dの構成を説明する。回路装置10Dの構成は、封止樹脂49を具備している点が他の上述した回路装置と異なる。ここでは、チップ素子22、半導体素子21および配線基板50の上面が被覆されるように、封止樹脂49が形成されている。封止樹脂49は、熱可塑性樹脂を用いたインジェクションモールドまたは、熱硬化性樹脂を用いたトランスファーモールドにより形成される。この封止樹脂49の構成は、上述した全ての回路装置に対して適用可能である。
<第2の実施の形態>
本形態では、図5および図6の各断面図を参照して、図1に示した構成の回路装置10Aを製造する方法を説明する。
図5(A)を参照して、先ず、選択的なウェットエッチングにより導電箔30の上面および下面に突出部60を形成する。具体的な方法としては、先ず、導電箔30を用意して、突出部60が形成予定の領域をエッチングマスク(不図示)により被覆した後に、エッチャントを用いてウェットエッチングする。導電箔30は、銅またはアルミニウムを主材料とする金属もしくは合金から成り、その厚みは例えば100μm〜200μm程度である。また、導電箔30の材料として、圧延処理が施された圧延金属を採用すると、圧延金属は機械的強度に優れているため、製造工程の途中段階に於いて基板の割れや変形が発生することを抑制することができる。この工程により、エッチングマスクにより被覆されていない部分の導電箔30の主面がエッチングされて、結果的に厚み方向に突出する突出部60が得られる。突出部60は側面が湾曲して周囲に広がる略円筒形状であり、その厚みは20μm〜50μ程度であり、その直径は20μm〜50μm程度である。
ここで、突出部60は、アディティブ法(CUメッキ)により形成されても良い。アディティブ法を用いることで、ウェットエッチング法の場合よりも微細な突出部60を設けることができる。
図5(B)を参照して、次に、導電箔30の上面を部分的にエッチングすることにより第1分離溝17を形成する。ここでは、第1分離溝17が形成される予定の領域を除外した導電箔30の上面をレジスト(不図示)にて被覆した後に、このレジストをエッチングマスクとして用いて導電箔30を上面からエッチングしている。先工程で形成された突出部60もエッチングの際にはエッチングマスクにより被覆される。
本工程で形成される第1分離溝17の深さは、導電箔30の厚みの半分程度以上が好適である。このことにより、等方性に進行するウェットエッチングで形成される第1分離溝17および第2分離溝18により分離溝16を構成でき、分離溝16の幅を分離溝の厚みの半分程度に狭くすることができる(図5(C)参照)。結果的に、配線基板全体に占める導電パターンの面積が増大し、配線基板の機械的強度および放熱特性が向上される。
例えば、導電箔30の厚みが100μm〜200μmの範囲であれば、第1分離溝17の深さは50μm〜100μm程度でよい。また、本工程のウェットエッチングが等方性に進行することを考慮すると、導電箔30の厚みに応じて、第1分離溝17の幅は50μm〜100μmとなる。
図5(C)を参照して、次に、第1分離溝17に充填されるように導電箔30の上面を第1絶縁層12により被覆して、第1絶縁層12の上面に第1導電膜31を貼着する。第1絶縁層12の製造方法としては、半固形状または液状の樹脂材料を導電箔30の上面に塗布した後に加熱硬化しても良いし、フィルム状の樹脂材料を導電箔30の上面に真空プレスで密着させても良い。本工程では、第1分離溝17は導電箔30を貫通せずに厚み方向の途中で終端しているので、液状または半固形状の第1絶縁層12を導電箔30に塗布しても、第1分離溝17からの樹脂材料の漏れ等の問題は発生しない。更に、第1分離溝17の側面はウェットエッチングにより形成される湾曲面と成っているので、第1絶縁層12は第1分離溝17の側面と嵌合して、両者の密着強度は高い。
更に本工程では、突出部60が第1絶縁層12に埋め込まれる、例えば、導電箔30の上面を被覆する第1絶縁層12の厚みが50μm〜100μm程度であると、突出部60が埋め込まれる領域では、第1絶縁層12の厚みは20μm〜50μm程度と成っている。
更にまた、第1絶縁層12の上面は全面的に第1導電膜31により被覆される。ここで、第1導電膜31が貼着された第1絶縁層12を、導電箔30に積層させても良いし、第1絶縁層12が導電箔30に密着された後に、第1導電膜31を第1絶縁層12に貼着しても良い。また、第1導電膜31は、圧延金属から構成しても良いしメッキ法により形成されても良い。第1導電膜31の厚みは、例えば20μm〜50μm程度である。
第1絶縁層12を構成する樹脂材料としては、熱硬化性樹脂または熱可塑性樹脂の両方が採用可能である。また、繊維状または粒子状のフィラーが混入された樹脂材料を第1絶縁層12として採用しても良い。
図5(D)を参照して、次に、導電箔30の裏面から選択的にエッチングして第2分離溝18を形成して、導電箔30を分離して各導電パターン11を得る。具体的な方法は、先ず、第1分離溝17に対応する領域の導電箔30の裏面が露出されるようにレジスト(不図示)を形成する。ここで、不図示のレジストにより導電箔30の裏面に形成された突出部60も被覆される。次に、不図示のレジストから露出する部分の導電箔30の裏面をウェットエッチングして、第2分離溝18を形成する。ここでは、第1分離溝17に充填された第1絶縁層12が露出するまで、ウェットエッチングにより第2分離溝18が形成される。換言すると、第2分離溝18は第1分離溝17に到達するまで形成され、第1分離溝17に充填された第1絶縁層12は、第2分離溝18から露出する。
第2分離溝18の深さは、少なくとも第1分離溝17に充填された第1絶縁層12が露出する深さ以上である必要がある。従って、例えば、導電箔30の厚みが100μm〜200μmであり、第1分離溝17の深さが50μm〜100μmである場合は、第2分離溝18の深さは50μm〜100μm程度以上である。即ち、第1分離溝17の深さと第2分離溝18の深さとを加算した距離は、導電箔30の厚み以上である必要がある。第1分離溝17に充填された第1絶縁層12を、確実に第2分離溝18から露出させるためには、第1分離溝17の深さと第2分離溝18の深さとを加算した距離は、導電箔30の厚みよりも数十μm程度長い方が好適である。
上記工程により、図1(B)に示すような形状の導電パターンが得られる。
図5(E)を参照して、次に、導電パターン11の裏面を第2絶縁層13により被覆し、第2絶縁層13の表面に第2導電膜32を貼着する。ここでは、導電パターン11の下面が被覆され、更に第2分離溝18が充填されるように第2絶縁層13が形成される。第2絶縁層13の厚み、組成および形成方法は、上述した第1絶縁層12と同様でよい。更に、第2絶縁層13の下面に形成される第2導電膜32の厚み、材料および形成方法も、上述した第1導電膜31と同様でよい。本工程では、導電パターン11の下面に位置する突出部60は第2絶縁層13に埋め込まれ、突出部60が設けられた領域では、第2絶縁層13の厚みが部分的に薄く形成されている。
図6(A)を参照して、次に、導電パターン11と接続される予定の領域の第1導電膜31および第2導電膜32を部分的に除去する。具体的には、第1導電膜31の上面全域にエッチングマスクとして機能するレジスト(不図示)を塗布した後に、露光・現像の処理を行う。このことにより、突出部60に重畳する領域の第1導電膜31をレジストから露出させる。更に、ウェットエッチングを行い、レジストから露出する第1導電膜31を除去する。上記の工程により、突出部60の上方に位置する第1導電膜31が除去される。
次に、第1導電膜31をマスクとして用いたレーザー処理を行い、第1導電膜31の露出部から露出する第1絶縁層12を除去して、露出孔33を形成する。ここでは、露出孔33の底部から突出部60の上面が露出するように、第1導電膜31から露出する第1絶縁層12をレーザーエッチングする。本工程のレーザー照射により、露出孔33等の底部に蒸発された樹脂材料等の残渣が残存する場合は、デスミア処理を行ってこの残渣を除去する。本工程で形成される露出孔33等の側面は、外側に向かって開口面積が増大する傾斜面である。従って、メッキ処理を行う次工程にて、露出孔33内部に於けるメッキ液の流動が促進され、露出孔33の内壁に容易にメッキ膜が付着できる利点がある。
本工程では、突出部60を埋め込むことにより、例えば厚みが半分程度に薄くされた第1絶縁層12を貫通して、突出部60の上面が露出孔33の底面に露出される。従って、除去すべき絶縁層の厚みが薄くなる分、露出孔33の形成が容易になる。更に、レーザー照射により形成される孔部のアスペクト比が同じであると仮定すると、突出部60を設けることにより、露出孔33の深さおよび直径を半分程度(20μm〜50μm程度)にすることができる。従って、露出孔33の内部に形成される層間接続部のサイズも小型化される。
同様の工程を、第2導電膜32に対しても行い、第2導電膜32を部分的に除去して露出孔34を形成し、露出孔34の上面に露出部60の下面を露出させる。
図6(B)を参照して、次に、露出孔33の内部に層間接続部19を形成して、配線層と導電パターンとを導通させる。層間接続部19は、メッキ法により露出孔33の内部に形成される金属膜から構成しても良いし、露出孔33に埋め込まれた半田や導電性樹脂ペースト等の導電材料から層間接続部19を構成しても良い。メッキ法により層間接続部19が形成される場合は、先ず、無電解メッキ法による薄い金属膜(シード層)を少なくとも露出孔33の内壁に設けた後に、このシード層に電圧を印加して電解メッキ法により厚みが数μm〜数十μm程度の銅から成るメッキ膜を形成する。同様の方法により、第2絶縁層13を貫通する露出孔34の内部に、層間接続部20を設ける。なお、フィリングメッキを行うと、露出孔33、露出孔34が埋め込まれるようにメッキ膜を生成することができる。
ここで、突出部60を被覆する第1絶縁層12の厚みを上記工程で設けられるメッキの厚み以下にすることが好適である。このことにより、露出孔33の深さが薄くなり、上記工程により積み上げられるメッキ膜により露出孔33がほぼ完全に埋め込まれ、機械的強度に優れた層間接続部19、20が形成される。
図6(C)を参照して、層間接続部19、20が形成された後に、第1導電膜31および第2導電膜32を選択的にエッチングして、第1配線層14および第2配線層15をパターニングする。第1導電膜31および第2導電膜32の厚みは例えば10μm程度で薄いため、形成される配線層の配線幅は20μm〜50μm程度に微細にすることができる。
なお、ここでは、導電パターン11の上方に第1配線層14が積層され、下方に第2配線層15が積層されて3層の多層配線が実現されているが、絶縁層を介して更に配線層を積層させることにより、4層以上の配線層を実現しても良い。積層される配線層の数を増加させることにより、より大規模な電気回路を配線基板に組み込むことができる。
上記工程が終了した後は、回路素子の実装や外部との接続が行われる箇所を除いて、第1配線層14および第2配線層15を、樹脂膜から成るソルダーレジストにより被覆しても良い。
図6(D)を参照して、次に、第1配線層14に回路素子を実装して電気的に接続する。ここでは、チップ素子22が半田等の接合材を介して第1配線層14に接続される。更に、LSI等である半導体素子21の裏面が接合材を介してランド状の第1配線層14に実装され、表面の電極は金属細線を介して第1配線層14と接続される。
更に、第2配線層15が被覆されるようにレジスト53を形成した後に、部分的に第2配線層15が露出されるようにレジスト53を除去し、露出する部分の第2配線層15に半田から成る外部電極54を溶着する。更に、一点鎖線が示された箇所で、各ユニットの配線基板50を分離する。また、半導体素子21等が被覆されるように封止樹脂を配線基板50の上面に形成した後に、上記分離の工程を行っても良い。本工程に於いて、レジスト53から露出する各配線層は、金メッキ膜により被覆されても良い。
本工程では、分離溝16が形成された箇所で(即ち、導電パターン11や第1配線層14等が存在しない領域で)、配線基板50を分離しているので、ダイシングソー等の切除手段の摩耗を抑制して、分離を行うことができる。また、銅等の導電材料を分離しないので、分離に伴うバリの発生も抑制される。
上記工程により、例えば、図1に構成を示す回路装置10Aが製造される。
ここで、上記した製造方法では、膜状の導電膜(第1導電膜31および第2導電膜32)をエッチングすることにより配線層を形成したが、導電膜に替えてメッキ膜を用いることもできる。このメッキ膜により配線層を設ける製造方法によると、厚みが5μm〜10μm程度の薄い金属膜をエッチングすることにより配線層を形成するので、幅が40μm程度以下の微細な配線層を構成することができる。
<第3の実施の形態>
次に、図7および図8の断面図を参照して、図2に構成を示した回路装置10Bの製造方法を説明する。回路装置10Bの製造方法は、基本的には上述した回路装置10Aの製造方法と同様である。両者の相違点は、各絶縁層を貫通する貫通接続部23を形成する点、パターニングされていないベタの導電箔25により金属コアを構成する点にある。この相違点を中心に回路装置10Bの製造方法を説明する。
図7(A)を参照して、先ず、導電箔25を上面から部分的にエッチングして、第1接続孔40を設ける。導電箔25の材料としては、厚みが100μm〜200μm程度の金属が採用され、具体的には、銅を主材料とする金属、アルミニウムを主材料とする金属、合金、圧延金属等が採用される。更に、導電箔25の上面および下面には、予め突出部60がウェットエッチングにより設けられている。
第1接続孔40は、導電箔25の上面を選択的にエッチングマスク(不図示)で被覆した後に、エッチングマスクから露出する導電箔25をウェットエッチングすることにより形成される。ここで、第1接続孔40は、導電箔25を貫通して配線層同士を接続する貫通接続部が設けられる箇所に対応して形成される。第1接続孔40の深さは、例えば導電箔25の厚みの半分程度であり、50μm〜100μm程度である。また、等方性に進行するウェットエッチングにより形成される第1接続孔40の幅(直径)は、その深さと同様に、50μm〜100μm程度である。
図7(B)を参照して、次に、第1接続孔40に充填されるように導電箔25の上面を第1絶縁層12で被覆して、第1絶縁層12の上面に第1導電膜31を貼着する。更に、第1接続孔40に充填された第1絶縁層12が露出されるように、導電箔25を裏面から除去する。ここでは、厚み方向に連続する第1接続孔40および第2接続孔41から接続孔42が構成される。本工程の基本的なプロセスは、上述した第2の実施の形態と同様である。
ここでは、第1接続孔40の下方の領域の導電箔25を選択的にウェットエッチングすることにより、第2接続孔41を形成している。第1接続孔40に充填された第1絶縁層12は、第2接続孔41から露出する。ここでも、第1接続孔40に充填された第1絶縁層12を外部に露出させるためには、第1接続孔40の深さと第2接続孔41の深さを加算した長さは、導電箔25の厚みよりも長くなる必要がある。ここで、第2接続孔41を形成するための選択的なエッチングを行わずに、エッチングマスクを使用しない所謂マスクレスなエッチングにより、導電箔25を裏面から全面的に除去して、第1接続孔40に充填された第1絶縁層12を導電箔25の裏面に露出させても良い。
図7(C)を参照して、次に、第2接続孔41に充填されるように、第2絶縁層13により導電箔25の裏面を被覆して、更に、第2絶縁層13の下面に第2導電膜32を貼着する。この工程の詳細も、上述した第2の実施の形態と同様である。
図7(D)を参照して、次に、第1導電膜31および第2導電膜32を部分的にエッチングして、露出部43および露出部44を設ける。露出部43は、第1導電膜31または第2導電膜32と、導電パターン11とを接続する層間接続部が形成される箇所に対応して設けられている。即ち、突出部60が設けられた箇所に重畳して露出部43は設けられている。更に、露出部44は、接続孔42の上方に位置する第1導電膜31を除去して設けられる。更に、接続孔42の下方にも、第2導電膜32を除去して露出部44が設けられる。露出部43および露出部44を設けることにより、第1導電膜31および第2導電膜32をマスクとしたレーザーエッチングを行い、第1絶縁層12および第2絶縁層13を部分的に除去することができる。
図8(A)を参照して、次に、第1導電膜31から露出する第1絶縁層12にレーザーを照射して除去し、露出孔33および貫通孔24を形成する。露出孔33の底部からは突出部60の上面を露出させる。また、第2導電膜32から露出する第2絶縁層13をレーザーにて除去して露出孔34を形成し、露出孔34の底部から突出部60の下面を露出させる。また、貫通孔24に関しては、一主面からレーザーを照射させることにより、接続孔42に充填された第1絶縁層12および第2絶縁層13を除去して、他主面まで到達させても良い。更には、一主面から照射されるレーザーにより貫通孔24を途中まで形成し、他主面から照射されるレーザーにより残りの部分の貫通孔24を形成しても良い。
本工程では、接続孔42の内部に充填された第1絶縁層12および第2絶縁層13を貫通する貫通孔24が設けられる。貫通孔24の径は接続孔42よりも細く形成され例えば50μm〜100μm程度である。更に、後に貫通孔24の内部に形成される接続部と導電パターン11とを絶縁させるために、貫通孔24は接続孔42の側壁から離間して設けられている。
更に本形態では、突出部60が埋め込まれることにより薄くなる部分の第1絶縁層12に露出孔33を設けているので、レーザー照射による第1絶縁層12の除去が容易に行える利点がある。この点については、第2絶縁層13を除去して設けられる露出孔34に関しても同様である。
図8(B)を参照して、次に、無電解メッキ法および電解メッキ法により金属膜を形成して、層間接続部19、20および貫通接続部23を形成する。第1絶縁層12を貫通する露出孔33の内部にメッキ膜から成る層間接続部19を形成して、第1導電膜31と導電パターン11とを接続する。また、第2絶縁層13を貫通する露出孔34の内部にメッキ膜から成る層間接続部20を設けて、第2導電膜32と導電パターン11とを接続する。更に、貫通孔24の内部に生成された金属膜により、貫通接続部23が形成される。貫通接続部23により、導電パターン11を挟んで積層された第1導電膜31と第2導電膜32とが、導電箔25を経由せずに電気的に接続される。
本工程に於いても、突出部60を設けることにより、露出孔33、34の深さが浅くなり、メッキから成る層間接続部19、20の形成が容易になる等の利点がある。
図8(C)を参照して、次に、第1導電膜31および第2導電膜32を選択的にエッチングして、第1配線層14および第2配線層15をパターニングする。ここで、第1配線層14と第2配線層15とは、貫通接続部23を経由して電気的に接続される。
図8(D)を参照して、次に、第1配線層14に回路素子を実装する。ここでは、チップ素子22および半導体素子21が第1配線層14に接続される。
以上の工程により、図2に構造を示した回路装置10Bが製造される。
本発明の回路装置を示す図であり、(A)は断面図であり、(B)は平面図である。 本発明の回路装置を示す図であり、(A)は断面図であり、(B)は平面図である。 本発明の回路装置を示す図であり、(A)は断面図であり、(B)は平面図である。 本発明の回路装置を示す断面図である。 本発明の回路装置の製造方法を示す図であり、(A)−(E)は断面図である。 本発明の回路装置の製造方法を示す図であり、(A)−(D)は断面図である。 本発明の回路装置の製造方法を示す図であり、(A)−(D)は断面図である。 本発明の回路装置の製造方法を示す図であり、(A)−(D)は断面図である。 背景技術の多層基板の構成および製造方法を示す断面図である。
符号の説明
10A、10B、10C、10D 回路装置
11、11B 導電パターン
12 第1絶縁層
13 第2絶縁層
14 第1配線層
15 第2配線層
16、16A 分離溝
17、17B、17C、17D 第1分離溝
18、18B、18C、18D、18E 第2分離溝
19、19A、20 層間接続部
21 半導体素子
22 チップ素子
23 貫通接続部
24 貫通孔
25 導電箔
26 内蔵素子
27 第1接続孔
28 第2接続孔
30 導電箔
31 第1導電膜
32 第2導電膜
33、34 露出孔
40 第1接続孔
41 第2接続孔
42 接続孔
43、44 露出部
46 サーマルビアホール
47A、47B、47C 配線
49 封止樹脂
50 配線基板
51 絶縁層
53 レジスト
54 外部電極
60 突出部

Claims (12)

  1. 配線基板と、前記配線基板に実装された回路素子とを具備し、
    前記配線基板は、金属コア層と、前記金属コア層の上面および下面を被覆する絶縁層と、前記絶縁層の上面および下面に形成された第1配線層および第2配線層と、前記絶縁層を貫通して前記第1配線層または前記第2絶縁層と前記金属コア層とを電気的に接続する層間接続部と含み、
    前記金属コア層を部分的に厚み方向に突出させた突出部が設けられた領域に前記層間接続部を形成することを特徴とする回路装置。
  2. 前記層間接続部は、前記突出部を被覆する前記絶縁層を部分的に除去して設けた露出孔の内部に形成されたメッキ膜から成ることを特徴とする請求項1記載の回路装置。
  3. 前記突出部を被覆する前記絶縁層の厚さを、前記メッキ膜の厚み以下にすることを特徴とする請求項2記載の回路装置。
  4. 前記絶縁層を貫通して前記第1配線層と前記金属コア層とを接続する第1層間接続部と、前記絶縁層を貫通して前記第2配線層と前記金属コア層とを接続する第2層間接続部とを有し、
    前記金属コア層の両主面において前記突出部が設けられた領域に前記第1層間接続部および前記第2層間接続部が設けられることを特徴とする請求項1記載の回路装置。
  5. 前記金属コア層の外周端部は、前記絶縁層から成る外周端部から離間した内側に位置することを特徴とする請求項1記載の回路装置。
  6. 前記金属コア層は、分離溝により分離された複数の導電パターン、または、一枚の連続した導電箔であることを特徴とする請求項1記載の回路装置。
  7. 部分的に厚み方向に突出する突出部を金属コア層となる導電箔の主面に設ける工程と、
    前記金属コア層の上面および下面を絶縁層により被覆し、前記絶縁層の上面および下面に第1配線層および第2配線層を設け、前記第1配線層または第2配線層と前記金属コア層とを導通させる層間接続部を前記突出部が設けられた領域に形成する工程と、
    前記第1配線層に回路素子を電気的に接続する工程とを具備することを特徴とする回路装置の製造方法。
  8. 前記突出部を前記導電箔の両主面に設けることを特徴とする請求項7記載の回路装置の製造方法。
  9. 前記層間接続部は、前記突出部を被覆する前記絶縁層を除去して露出孔を形成し、前記露出孔に前記突出部を露出させた後に、前記露出孔にメッキ膜を設けることで形成されることを特徴とする請求項7記載の回路装置の製造方法。
  10. 前記突出部を被覆する前記絶縁層の厚みを、前記メッキ膜よりも薄くして、前記露出孔に前記メッキ膜を埋め込むことを特徴とする請求項9記載の回路装置の製造方法。
  11. 金属コア層と、前記金属コア層の上面および下面を被覆する絶縁層と、前記絶縁層の上面および下面に形成された第1配線層および第2配線層と、前記絶縁層を貫通して前記第1配線層または前記第2絶縁層と前記金属コア層とを電気的に接続する層間接続部とを具備し、
    前記金属コア層を部分的に厚み方向に突出させた突出部が設けられた領域に前記層間接続部を形成することを特徴とする配線基板。
  12. 部分的に厚み方向に突出する突出部を金属コア層となる導電箔の主面に設ける工程と、
    前記金属コア層の上面および下面を絶縁層により被覆し、前記絶縁層の上面および下面に第1配線層および第2配線層を設け、前記第1配線層または第2配線層と前記金属コア層とを導通させる層間接続部を前記突出部が設けられた領域に形成する工程とを具備することを特徴とする配線基板の製造方法。
JP2006236134A 2006-08-31 2006-08-31 回路装置およびその製造方法、配線基板およびその製造方法 Pending JP2008060372A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006236134A JP2008060372A (ja) 2006-08-31 2006-08-31 回路装置およびその製造方法、配線基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006236134A JP2008060372A (ja) 2006-08-31 2006-08-31 回路装置およびその製造方法、配線基板およびその製造方法

Publications (1)

Publication Number Publication Date
JP2008060372A true JP2008060372A (ja) 2008-03-13

Family

ID=39242754

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006236134A Pending JP2008060372A (ja) 2006-08-31 2006-08-31 回路装置およびその製造方法、配線基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP2008060372A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009145109A1 (ja) * 2008-05-29 2009-12-03 電気化学工業株式会社 金属ベース回路基板
JP2010278379A (ja) * 2009-06-01 2010-12-09 Murata Mfg Co Ltd 配線基板およびその製造方法
JP2012104794A (ja) * 2010-11-05 2012-05-31 Samsung Electro-Mechanics Co Ltd 放熱基板及びその製造方法
JP2012174874A (ja) * 2011-02-21 2012-09-10 Fujitsu Ltd プリント配線板の製造方法及びプリント配線板
JPWO2011002031A1 (ja) * 2009-06-30 2012-12-13 三洋電機株式会社 素子搭載用基板および半導体モジュール
JP2013135168A (ja) * 2011-12-27 2013-07-08 Ibiden Co Ltd プリント配線板
JP2013175792A (ja) * 2013-06-10 2013-09-05 Murata Mfg Co Ltd 配線基板の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004031732A (ja) * 2002-06-27 2004-01-29 Ngk Spark Plug Co Ltd 積層樹脂配線基板及びその製造方法
JP2005347476A (ja) * 2004-06-02 2005-12-15 Sanyo Electric Co Ltd 回路装置の製造方法
JP2006041376A (ja) * 2004-07-29 2006-02-09 Sanyo Electric Co Ltd 回路装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004031732A (ja) * 2002-06-27 2004-01-29 Ngk Spark Plug Co Ltd 積層樹脂配線基板及びその製造方法
JP2005347476A (ja) * 2004-06-02 2005-12-15 Sanyo Electric Co Ltd 回路装置の製造方法
JP2006041376A (ja) * 2004-07-29 2006-02-09 Sanyo Electric Co Ltd 回路装置の製造方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009145109A1 (ja) * 2008-05-29 2009-12-03 電気化学工業株式会社 金属ベース回路基板
JPWO2009145109A1 (ja) * 2008-05-29 2011-10-13 電気化学工業株式会社 金属ベース回路基板
US8426740B2 (en) 2008-05-29 2013-04-23 Denki Kagaku Kogyo Kabushiki Kaisha Metal base circuit board
KR101517649B1 (ko) 2008-05-29 2015-05-04 덴끼 가가꾸 고교 가부시키가이샤 금속 베이스 회로 기판
JP2010278379A (ja) * 2009-06-01 2010-12-09 Murata Mfg Co Ltd 配線基板およびその製造方法
JPWO2011002031A1 (ja) * 2009-06-30 2012-12-13 三洋電機株式会社 素子搭載用基板および半導体モジュール
US9024446B2 (en) 2009-06-30 2015-05-05 Panasonic Intellectual Property Management Co., Ltd. Element mounting substrate and semiconductor module
JP2012104794A (ja) * 2010-11-05 2012-05-31 Samsung Electro-Mechanics Co Ltd 放熱基板及びその製造方法
JP2012174874A (ja) * 2011-02-21 2012-09-10 Fujitsu Ltd プリント配線板の製造方法及びプリント配線板
JP2013135168A (ja) * 2011-12-27 2013-07-08 Ibiden Co Ltd プリント配線板
JP2013175792A (ja) * 2013-06-10 2013-09-05 Murata Mfg Co Ltd 配線基板の製造方法

Similar Documents

Publication Publication Date Title
CN100413056C (zh) 电路装置及其制造方法
US7186921B2 (en) Circuit device and manufacturing method thereof
JP4204989B2 (ja) 半導体装置及びその製造方法
JPWO2008069260A1 (ja) 回路素子実装用の基板、これを用いた回路装置およびエアコンディショナ
US7854062B2 (en) Method for manufacturing circuit device
JPWO2011102561A1 (ja) 多層プリント配線基板およびその製造方法
JP2005209689A (ja) 半導体装置及びその製造方法
JP4383257B2 (ja) 回路装置およびその製造方法
US20130199827A1 (en) Mounting Board and Circuit Device Using the Same
JP5183045B2 (ja) 回路装置
CN100578762C (zh) 电路装置及混合集成电路装置
JP2008060372A (ja) 回路装置およびその製造方法、配線基板およびその製造方法
JP4592333B2 (ja) 回路装置およびその製造方法
JP2008124247A (ja) 部品内蔵基板及びその製造方法
TWI607530B (zh) 封裝裝置與其製作方法
JP4969072B2 (ja) 回路装置およびその製造方法
JP4383258B2 (ja) 回路装置の製造方法
JP2008084998A (ja) 板状体およびそれを用いた回路装置の製造方法
JP4135616B2 (ja) 半導体モジュールの製造方法
JP2011096896A (ja) 素子搭載用基板、半導体モジュール、および携帯機器
CN102956615A (zh) 安装基板以及使用了安装基板的电路装置
JP2006339233A (ja) 回路装置およびその製造方法
JP2006173376A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090807

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110712

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110719

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120321

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120710