[go: up one dir, main page]

JP2008058573A - Liquid crystal device and electronic apparatus - Google Patents

Liquid crystal device and electronic apparatus Download PDF

Info

Publication number
JP2008058573A
JP2008058573A JP2006235119A JP2006235119A JP2008058573A JP 2008058573 A JP2008058573 A JP 2008058573A JP 2006235119 A JP2006235119 A JP 2006235119A JP 2006235119 A JP2006235119 A JP 2006235119A JP 2008058573 A JP2008058573 A JP 2008058573A
Authority
JP
Japan
Prior art keywords
liquid crystal
electrode
substrate
crystal device
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006235119A
Other languages
Japanese (ja)
Inventor
Shin Fujita
伸 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epson Imaging Devices Corp
Original Assignee
Epson Imaging Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epson Imaging Devices Corp filed Critical Epson Imaging Devices Corp
Priority to JP2006235119A priority Critical patent/JP2008058573A/en
Publication of JP2008058573A publication Critical patent/JP2008058573A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a liquid crystal device in which an overlayer structure is adopted and of which the aperture ratio of the pixel is increased, and an electronic apparatus having the liquid crystal device provided on a liquid crystal display section. <P>SOLUTION: In the FFS mode liquid crystal device 100, a columnar spacer 41 which is arranged on the counter substrate 20 side and is used for adjusting thickness of a liquid crystal layer 50 is located in such a way that a pixel contact hole 12 which is formed on a third interlayer insulating film 26 to electrically connect a pixel electrode 11 and a TFT 13 to each other is positioned on the downstream side of the rubbing direction of the columnar spacer 41. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、液晶装置及び電子機器に関するものである。   The present invention relates to a liquid crystal device and an electronic apparatus.

従来のTN(Twisted Nematic)方式などの液晶装置は、一対の基板間に液晶を封入した構成を有しており、各基板上の電極で基板面に垂直な方向に電界を印加することによって液晶分子の配向を制御し、光透過率を変調している。これに対し、液晶装置の広視野角化を図る一つの手段として、液晶に印加する電界の方向を基板面に略平行な方向とし、この電界によって液晶を基板に略平行な面内で回転させる方式が知られている。つまり、一つの基板上に一対の電極を形成して電界を発生させる方式である。この種の方式としては、IPS(In−Plane Switching)方式、FFS(Fringe−Field Switching)方式などが知られている。   A conventional liquid crystal device such as a TN (Twisted Nematic) system has a configuration in which liquid crystal is sealed between a pair of substrates, and a liquid crystal is applied by applying an electric field in a direction perpendicular to the substrate surface with electrodes on each substrate. It controls the molecular orientation and modulates the light transmittance. On the other hand, as one means for increasing the viewing angle of the liquid crystal device, the direction of the electric field applied to the liquid crystal is set to a direction substantially parallel to the substrate surface, and the liquid crystal is rotated in a plane substantially parallel to the substrate by this electric field. The method is known. In other words, this is a system in which a pair of electrodes is formed on one substrate to generate an electric field. As this type of scheme, an IPS (In-Plane Switching) scheme, an FFS (Fringe-Field Switching) scheme, and the like are known.

FFS方式は、IPS方式の技術を更に改良した技術であり、構造上異なるのは、IPS方式の場合は一対の櫛歯状電極が同層に形成されているのに対し、FFS方式の場合は一対の電極が異なる層に形成されている点である。すなわち、FFS方式はベタ状電極の上方に層間絶縁膜を介して櫛歯状電極が積層されている。この電極構成の違いにより、発生する電界の方向が若干変わり、IPS方式での電界方向は電極が対向する横方向であるが、FFS方式での電界方向は電極が異なる層に形成されているため、横方向に加えて、特に電極の縁の近傍で基板面に垂直な方向にも強い電界成分を持っている。なお、下記の特許文献1は、電極形状はIPS方式の一種であるが、一対の電極が異なる層に形成されていることで電界方向はFFS方式と類似している。   The FFS system is a technique obtained by further improving the IPS system. The difference in structure is that in the case of the IPS system, a pair of comb-like electrodes are formed in the same layer, whereas in the case of the FFS system, The pair of electrodes are formed in different layers. That is, in the FFS method, the comb-like electrode is laminated above the solid electrode via the interlayer insulating film. Due to the difference in electrode configuration, the direction of the generated electric field changes slightly, and the electric field direction in the IPS method is the lateral direction in which the electrodes face each other, but the electric field direction in the FFS method is formed in different layers. In addition to the lateral direction, it has a strong electric field component in the direction perpendicular to the substrate surface, particularly in the vicinity of the edge of the electrode. In Patent Document 1 below, the electrode shape is a kind of IPS system, but the electric field direction is similar to that of the FFS system because a pair of electrodes are formed in different layers.

その結果、通常のIPS方式では電極間に位置する液晶分子が駆動されたとしても電極の直上に位置する液晶分子はほとんど駆動されないため、電極部分が表示に寄与できず、この部分が遮光膜で遮光されることで開口率が低下する。これに対して、FFS方式の場合、電極間に位置する液晶分子は勿論のこと、電極の直上に位置する液晶分子も駆動されやすいという特徴を持っている。したがって、FFS方式においては、電極を透明導電膜で形成すれば、電極の部分もある程度表示に寄与させることができ、同じ条件のIPS方式に比べて開口率を大きくできるという利点を有している。
特開2003−15146号公報
As a result, even if the liquid crystal molecules located between the electrodes are driven in the normal IPS system, the liquid crystal molecules located immediately above the electrodes are hardly driven, so that the electrode portion cannot contribute to display, and this portion is a light shielding film. The aperture ratio decreases due to light shielding. On the other hand, the FFS method has a feature that the liquid crystal molecules positioned immediately above the electrodes as well as the liquid crystal molecules positioned between the electrodes are easily driven. Therefore, the FFS method has an advantage that if the electrode is formed of a transparent conductive film, the electrode portion can also contribute to display to some extent, and the aperture ratio can be increased as compared with the IPS method under the same conditions. .
JP 2003-15146 A

このように、液晶装置の高輝度化を図る手段としては、上記FFS方式の採用が有効である。ここで、液晶装置のスイッチング素子には、P−Si(ポリシリコン)型薄膜トランジスタ(Thin Film Transistor、以下TFTと略記する)素子又はα―Si(アモルファスシリコン)型TFT素子などが用いられている。そして、主にP−Si型TFT素子を用いたときには、TFT素子を覆う絶縁膜を形成して表面を平坦化し、かかる絶縁膜上に液晶駆動用の電極を形成した、いわゆるオーバーレイヤー構造が採用されている。   Thus, the use of the FFS method is effective as means for increasing the brightness of the liquid crystal device. Here, a P-Si (polysilicon) thin film transistor (hereinafter abbreviated as TFT) element or an α-Si (amorphous silicon) TFT element is used as a switching element of the liquid crystal device. And when using mainly P-Si type TFT elements, a so-called overlayer structure is adopted in which an insulating film covering the TFT elements is formed to flatten the surface, and an electrode for driving liquid crystal is formed on the insulating film. Has been.

ところで、液晶装置において、液晶層の厚みを一定に確保するために、液晶層を挟持する一方の基板に設け、他方の基板に当接する柱状スペーサがある。この柱状スペーサは、画素の開口率に影響を与えるが、FFS方式の液晶装置にオーバーレイヤー構造を適用したものについては、柱状スペーサの配置構造について提案されたものはない。   By the way, in the liquid crystal device, in order to ensure a constant thickness of the liquid crystal layer, there is a columnar spacer provided on one substrate that sandwiches the liquid crystal layer and in contact with the other substrate. Although this columnar spacer affects the aperture ratio of the pixel, no arrangement of columnar spacers has been proposed for an FFS type liquid crystal device to which an overlayer structure is applied.

そこで、本発明は、上述の事情を鑑みてなされたものであり、オーバーレイヤー構造を採用した液晶装置において、画素の開口率をより大きくすることができる液晶装置を提供することを目的とする。また、この種の液晶装置を液晶表示部に備えた電子機器の提供を目的とする。   Therefore, the present invention has been made in view of the above-described circumstances, and an object of the present invention is to provide a liquid crystal device capable of increasing the aperture ratio of pixels in a liquid crystal device employing an overlayer structure. It is another object of the present invention to provide an electronic apparatus provided with this type of liquid crystal device in a liquid crystal display unit.

上記の課題を解決するために、本発明の液晶装置は、液晶を挟持して対向する第1基板及び第2基板と、前記第1基板に設けられたスイッチング素子と、該スイッチング素子を覆う層間絶縁膜と、該層間絶縁膜上に設けられた第1電極と、前記第1基板に設けられており、前記第1電極との間で電界を発生させる第2電極と、前記第1電極または前記第2電極のいずれか一方と前記スイッチング素子とを電気的に接続するため少なくとも前記層間絶縁膜に形成された接続孔と、前記第1基板に設けられ所定方向に第1ラビング処理が施された第1配向膜と、前記第2基板に立設された柱状スペーサと、該柱状スペーサを覆って前記第2基板に設けられ、所定方向に第2ラビング処理が施された第2配向膜と、を備え、該第2配向膜の前記第2ラビング処理方向における前記柱状スペーサの下流側に、前記接続孔が配置されていることを特徴とする。   In order to solve the above problems, a liquid crystal device according to the present invention includes a first substrate and a second substrate facing each other with a liquid crystal sandwiched therebetween, a switching element provided on the first substrate, and an interlayer covering the switching element. An insulating film, a first electrode provided on the interlayer insulating film, a second electrode provided on the first substrate and generating an electric field with the first electrode, and the first electrode or A connection hole formed in at least the interlayer insulating film for electrically connecting any one of the second electrodes and the switching element, and a first rubbing process is performed in a predetermined direction provided in the first substrate. A first alignment film, a columnar spacer standing on the second substrate, a second alignment film provided on the second substrate so as to cover the columnar spacer and subjected to a second rubbing process in a predetermined direction; The second alignment film includes the second alignment film. Downstream of the columnar spacer in the Bing process direction, characterized in that said connecting holes are arranged.

このように構成することで、第1基板においてラビング不良になる接続孔の形成領域と、第2基板においてラビング不良になる柱状スペーサの第2ラビング方向下流側の領域とを、平面視において略同一の箇所にすることができるため、液晶装置の表示品位低下を発生させる領域を狭くすることができる。したがって、画素の開口率を大きくすることができる効果がある。   With this configuration, the connection hole forming region that causes rubbing failure on the first substrate and the region on the downstream side in the second rubbing direction of the columnar spacer that causes rubbing failure on the second substrate are substantially the same in plan view. Therefore, the region where the display quality of the liquid crystal device is degraded can be narrowed. Therefore, there is an effect that the aperture ratio of the pixel can be increased.

前記第1電極上に設けた電極絶縁膜を更に備え、前記第2電極が、前記電極絶縁膜上に設けられていることを特徴とする。   An electrode insulating film provided on the first electrode is further provided, and the second electrode is provided on the electrode insulating film.

このように構成することで、FFSなどの横電界モードの液晶装置に採用することができる。   With this configuration, the liquid crystal device can be employed in a horizontal electric field mode liquid crystal device such as FFS.

また、本発明の液晶装置は、液晶を挟持して対向する第1基板及び第2基板と、前記第1基板に設けられたスイッチング素子と、該スイッチング素子を覆う層間絶縁膜と、該層間絶縁膜上に設けられた第1電極と、前記第1基板に設けられており、前記第1電極との間で電界を発生させる第2電極と、前記第1電極または前記第2電極のいずれか一方と前記スイッチング素子とを電気的に接続するため少なくとも前記層間絶縁膜に形成された接続孔と、前記第1基板に立設された柱状スペーサと、該柱状スペーサを覆って前記第1基板に設けられ、所定方向に第1ラビング処理が施された第1配向膜と、を備え、該第1配向膜の前記第1ラビング処理方向における前記柱状スペーサの下流側に、前記接続孔が配置されていることを特徴とする。   The liquid crystal device of the present invention includes a first substrate and a second substrate that are opposed to each other with a liquid crystal interposed therebetween, a switching element provided on the first substrate, an interlayer insulating film covering the switching element, and the interlayer insulation. A first electrode provided on the film; a second electrode provided on the first substrate for generating an electric field with the first electrode; and either the first electrode or the second electrode A connection hole formed in at least the interlayer insulating film for electrically connecting the switching element and the switching element; a columnar spacer provided upright on the first substrate; and the columnar spacer covering the columnar spacer on the first substrate. And a first alignment film that has been subjected to a first rubbing process in a predetermined direction, and the connection hole is disposed downstream of the columnar spacer in the first rubbing process direction of the first alignment film. It is characterized by

このように構成することで、第1基板においてラビング不良になる柱状スペーサの第1ラビング方向下流側の領域および接続孔の形成領域を、略同一の箇所にすることができるため、液晶装置の表示品位低下を発生させる領域を狭くすることができる。したがって、画素の開口率を大きくすることができる効果がある。更に、柱状スペーサと接続孔とが共に、第1基板上に配置されることにより、ラビング不良になる領域の位置合わせが容易になるため、製造することが容易になると共に、確実にラビング不良領域を狭くすることができる。   With this configuration, the region on the downstream side in the first rubbing direction of the columnar spacer that causes rubbing failure on the first substrate and the region where the connection hole is formed can be made substantially the same location. The region where the quality deterioration occurs can be narrowed. Therefore, there is an effect that the aperture ratio of the pixel can be increased. Further, since both the columnar spacer and the connection hole are arranged on the first substrate, it becomes easy to align the region where the rubbing failure occurs, so that the manufacturing becomes easy and the rubbing failure region is surely obtained. Can be narrowed.

前記第1電極上に設けた電極絶縁膜を更に備え、前記第2電極が、前記電極絶縁膜上に設けられていることを特徴とする。   An electrode insulating film provided on the first electrode is further provided, and the second electrode is provided on the electrode insulating film.

このように構成することで、FFSなどの横電界モードの液晶装置に採用することができる。   With this configuration, the liquid crystal device can be employed in a horizontal electric field mode liquid crystal device such as FFS.

更に、本発明の液晶装置は、前記柱状スペーサの少なくとも一部が、平面視において前記スイッチング素子と重なるように配置されていることを特徴とする。   Furthermore, the liquid crystal device of the present invention is characterized in that at least a part of the columnar spacer is disposed so as to overlap the switching element in a plan view.

このように構成することで、液晶装置の表示品位低下を発生させる領域を最小限に抑えることができる。したがって、画素の開口率を大きくすることができる効果がある。なお、平面視とは、基板を垂直方向から見る場合のことをいう。   With this configuration, it is possible to minimize a region that causes a deterioration in display quality of the liquid crystal device. Therefore, there is an effect that the aperture ratio of the pixel can be increased. Note that the plan view means a case where the substrate is viewed from the vertical direction.

そして、本発明の液晶装置は、前記柱状スペーサ及び前記接続孔が配置されている領域にブラックマトリクスが形成されていることを特徴とする。   In the liquid crystal device according to the present invention, a black matrix is formed in a region where the columnar spacers and the connection holes are arranged.

このように、ラビング不良になる領域にブラックマトリクスを施すことにより、液晶装置の表示品位低下を発生させる領域を確実に隠蔽することができる。したがって、配向不良による表示品位の低下を避けることができる効果がある。   As described above, by applying the black matrix to the region where the rubbing failure occurs, the region where the display quality of the liquid crystal device is deteriorated can be surely concealed. Therefore, the display quality can be prevented from deteriorating due to poor alignment.

本発明の電子機器は、上記本発明の液晶装置を備えたことを特徴とする。   An electronic apparatus according to the present invention includes the liquid crystal device according to the present invention.

本発明の液晶装置の採用により、画素の開口率のより大きい液晶表示部を備えた電子機器を実現することができる効果がある。   By employing the liquid crystal device of the present invention, there is an effect that an electronic device including a liquid crystal display unit having a larger aperture ratio of pixels can be realized.

[液晶装置の全体構成]
次に、本発明の実施形態における液晶装置の全体構成を図1及び図2に基づいて説明する。
[Overall configuration of liquid crystal device]
Next, the overall configuration of the liquid crystal device according to the embodiment of the present invention will be described with reference to FIGS.

本実施形態では、LTPS型TFT素子を画素スイッチング素子として用いたTFTアクティブマトリクス型、FFS方式の透過型液晶装置の例を挙げて説明する。   In this embodiment, an example of a TFT active matrix type and FFS type transmissive liquid crystal device using an LTPS type TFT element as a pixel switching element will be described.

図1は、本実施形態の液晶装置を各構成要素とともに対向基板の側から見た平面図、図2は図1のH−H´線に沿う断面図である。なお、以下の説明に用いた各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や部材毎に縮尺を異ならせてある。また、液晶装置の各構成部材における液晶層側を内側と呼び、その反対側を外側と呼ぶこととする。   FIG. 1 is a plan view of the liquid crystal device according to the present embodiment as viewed from the counter substrate side together with each component, and FIG. 2 is a cross-sectional view taken along the line HH ′ of FIG. In each drawing used in the following description, the scale is different for each layer or member in order to make each layer or member recognizable on the drawing. In addition, the liquid crystal layer side of each component of the liquid crystal device is referred to as an inner side, and the opposite side is referred to as an outer side.

図1及び図2に示すように、本実施形態の液晶装置100は、TFTアレイ基板10(第1基板)と対向基板20(第2基板)とがシール材52によって貼り合わされ、このシール材52によって区画された領域内に液晶層50が封入されている。液晶層50は、正の誘電率異方性を有する液晶から構成されている。シール材52の形成領域の内側の領域には、遮光性材料からなる遮光膜(周辺見切り)53が形成されている。シール材52の外側の周辺回路領域には、データ線駆動回路201及び入力端子202がTFTアレイ基板10の一辺に沿って形成されており、この一辺に隣接する二辺に沿って走査線駆動回路104が形成されている。TFTアレイ基板10の残る一辺には、表示領域の両側に設けられた走査線駆動回路104の間を接続するための複数の配線105が設けられている。
[第1実施形態、液晶装置の構成]
次に、本発明の液晶装置の第1実施形態を図3〜図5に基づいて説明する。
As shown in FIGS. 1 and 2, in the liquid crystal device 100 of the present embodiment, a TFT array substrate 10 (first substrate) and a counter substrate 20 (second substrate) are bonded together by a sealing material 52. The liquid crystal layer 50 is sealed in the region partitioned by. The liquid crystal layer 50 is composed of a liquid crystal having a positive dielectric anisotropy. A light shielding film (peripheral parting) 53 made of a light shielding material is formed in a region inside the region where the sealing material 52 is formed. A data line driving circuit 201 and an input terminal 202 are formed along one side of the TFT array substrate 10 in the peripheral circuit region outside the sealing material 52, and the scanning line driving circuit is formed along two sides adjacent to the one side. 104 is formed. On the remaining side of the TFT array substrate 10, a plurality of wirings 105 are provided for connecting between the scanning line driving circuits 104 provided on both sides of the display area.
[First Embodiment, Configuration of Liquid Crystal Device]
Next, a liquid crystal device according to a first embodiment of the present invention will be described with reference to FIGS.

図3は本実施形態の液晶装置の各画素の拡大平面図、図4は図3のA−A´線に沿う断面図、図5は各基板のラビング方向を示すイメージ図である。なお、以下の説明に用いた各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や部材毎に縮尺を異ならせてある。   3 is an enlarged plan view of each pixel of the liquid crystal device of the present embodiment, FIG. 4 is a cross-sectional view taken along the line AA ′ of FIG. 3, and FIG. 5 is an image diagram showing the rubbing direction of each substrate. In each drawing used in the following description, the scale is different for each layer or member in order to make each layer or member recognizable on the drawing.

液晶装置100の表示領域内には、複数の画素がマトリクス状に配置されている。   In the display area of the liquid crystal device 100, a plurality of pixels are arranged in a matrix.

図3に示すように、TFTアレイ基板10には、走査線1が水平方向(図3における横方向)に延在するとともに、データ線3が垂直方向(図3における縦方向)に延在し、これら走査線1とデータ線3とに四方を囲まれた領域が1つの画素領域を構成している。多結晶シリコン膜からなる半導体層4が、データ線3と走査線1との交差点の近傍で略U字状に形成されている。半導体層4の両端にはコンタクトホール5,6が形成されており、一方のコンタクトホール5はデータ線3と半導体層4のソース領域4sとを電気的に接続するソースコンタクトホールであり、他方のコンタクトホール6は半導体層4のドレイン領域4dとドレイン電極7とを電気的に接続するドレインコンタクトホールである。ドレイン電極7上のドレインコンタクトホール6が設けられた側と反対側には、ドレイン電極7と後述する画素電極11とを電気的に接続するための画素コンタクトホール12が形成されている。   As shown in FIG. 3, on the TFT array substrate 10, the scanning lines 1 extend in the horizontal direction (lateral direction in FIG. 3), and the data lines 3 extend in the vertical direction (vertical direction in FIG. 3). The area surrounded by these scanning lines 1 and data lines 3 constitutes one pixel area. A semiconductor layer 4 made of a polycrystalline silicon film is formed in a substantially U shape near the intersection of the data line 3 and the scanning line 1. Contact holes 5 and 6 are formed at both ends of the semiconductor layer 4. One contact hole 5 is a source contact hole that electrically connects the data line 3 and the source region 4 s of the semiconductor layer 4. The contact hole 6 is a drain contact hole that electrically connects the drain region 4 d of the semiconductor layer 4 and the drain electrode 7. A pixel contact hole 12 for electrically connecting the drain electrode 7 and a pixel electrode 11 described later is formed on the side opposite to the side on which the drain contact hole 6 is provided on the drain electrode 7.

本実施形態におけるTFT13は、略U字状の半導体層4が走査線1と交差しており、半導体層4と走査線1とが2箇所で交差しているため、1つの半導体層上に2つのゲートを有するTFT、いわゆるデュアルゲート型TFTを構成している。   In the TFT 13 in this embodiment, the substantially U-shaped semiconductor layer 4 intersects with the scanning line 1, and the semiconductor layer 4 and the scanning line 1 intersect at two places, so that 2 on one semiconductor layer. A TFT having two gates, that is, a so-called dual gate TFT is formed.

画素電極11(第1電極)は、例えばインジウム錫酸化物(Indium Tin Oxide、以下ITOと略記する)などの材料により形成され、1つの画素領域に対応して略矩形状にパターニングされている。一方、共通電極17(第2電極)は、例えばITOなどの材料により形成され、複数の画素がマトリクス状に配置された表示領域全体に亘って略ベタ状に形成されている。また、共通電極17は、画素電極11との重なり部分においてスリット状の開口部17aを有しており、隣接する開口部17aと開口部17aとの間が帯状の電極部17bを構成する。そして、画素電極11は映像信号を供給し、共通電極17は共通信号を供給する構成となっている。   The pixel electrode 11 (first electrode) is formed of a material such as indium tin oxide (hereinafter abbreviated as ITO), and is patterned into a substantially rectangular shape corresponding to one pixel region. On the other hand, the common electrode 17 (second electrode) is formed of, for example, a material such as ITO, and is formed in a substantially solid shape over the entire display region in which a plurality of pixels are arranged in a matrix. In addition, the common electrode 17 has a slit-like opening 17a in an overlapping portion with the pixel electrode 11, and a band-like electrode part 17b is formed between the adjacent opening 17a and the opening 17a. The pixel electrode 11 supplies a video signal, and the common electrode 17 supplies a common signal.

次に、液晶装置100の断面構造について説明する。   Next, the cross-sectional structure of the liquid crystal device 100 will be described.

図4に示すように、ガラス、石英などの透明基板21,22からなるTFTアレイ基板10(図4における下側基板)、対向基板20(図4における上側基板)を有し、これら基板間に液晶層50が挟持されている。TFTアレイ基板10を構成する透明基板21上に多結晶シリコンからなる半導体層4が設けられ、この半導体層4を覆うようにシリコン酸化膜などからなるゲート絶縁膜23が形成されている。半導体層4は各画素電極11をスイッチング制御するTFT13を構成し、TFT13は、モリブデンなどからなる走査線1で構成されるゲート電極、当該ゲート電極からの電界によりチャネルが形成される半導体層4のチャネル領域4c、ゲート電極と半導体層4とを絶縁するゲート絶縁膜23、アルミニウムなどからなるドレイン電極7、半導体層のソース領域4s及びドレイン領域4dを備えている。   As shown in FIG. 4, it has a TFT array substrate 10 (lower substrate in FIG. 4) made of transparent substrates 21 and 22 such as glass and quartz, and a counter substrate 20 (upper substrate in FIG. 4). A liquid crystal layer 50 is sandwiched. A semiconductor layer 4 made of polycrystalline silicon is provided on a transparent substrate 21 constituting the TFT array substrate 10, and a gate insulating film 23 made of a silicon oxide film or the like is formed so as to cover the semiconductor layer 4. The semiconductor layer 4 constitutes a TFT 13 that controls switching of each pixel electrode 11. The TFT 13 includes a gate electrode constituted by a scanning line 1 made of molybdenum or the like, and a semiconductor layer 4 in which a channel is formed by an electric field from the gate electrode. A channel region 4c, a gate insulating film 23 that insulates the gate electrode from the semiconductor layer 4, a drain electrode 7 made of aluminum or the like, a source region 4s of the semiconductor layer, and a drain region 4d are provided.

また、TFTアレイ基板10上には、ソース領域4sへ通じるソースコンタクトホール5、ドレイン領域4dへ通じるドレインコンタクトホール6が各々形成されたシリコン酸化膜からなる第1層間絶縁膜24が形成されている。つまり、データ線3は第1層間絶縁膜24を貫通するソースコンタクトホール5を介して半導体層4のソース領域4sに電気的に接続されており、ドレイン電極7は、第1層間絶縁膜24を貫通するドレインコンタクトホール6を介して半導体層4のドレイン領域4dに電気的に接続されている。ドレイン電極7は、データ線3と同一材料からなり、第1層間絶縁膜24上に形成されている。更に、ドレイン電極7へ通じる画素コンタクトホール12が形成された第2層間絶縁膜25、第3層間絶縁膜26が順次形成されている。第2層間絶縁膜25はシリコン酸化膜、第3層間絶縁膜26はアクリル樹脂から構成され、特に第3層間絶縁膜26は下地の段差を平坦化するための平坦化膜として機能する。   Further, on the TFT array substrate 10, a first interlayer insulating film 24 made of a silicon oxide film is formed, in which a source contact hole 5 leading to the source region 4s and a drain contact hole 6 leading to the drain region 4d are formed. . That is, the data line 3 is electrically connected to the source region 4 s of the semiconductor layer 4 through the source contact hole 5 penetrating the first interlayer insulating film 24, and the drain electrode 7 is connected to the first interlayer insulating film 24. It is electrically connected to the drain region 4d of the semiconductor layer 4 through the drain contact hole 6 that penetrates. The drain electrode 7 is made of the same material as the data line 3 and is formed on the first interlayer insulating film 24. Further, a second interlayer insulating film 25 and a third interlayer insulating film 26 in which a pixel contact hole 12 leading to the drain electrode 7 is formed are sequentially formed. The second interlayer insulating film 25 is made of a silicon oxide film, and the third interlayer insulating film 26 is made of acrylic resin. In particular, the third interlayer insulating film 26 functions as a flattening film for flattening the underlying step.

第3層間絶縁膜26上に、ITOなどの透明導電膜からなる画素電極11が略矩形状に形成されている。以上の構成により、画素電極11は、画素コンタクトホール12内にも形成され、ドレイン電極7を中継層として半導体層4のドレイン領域4dと電気的に接続されることになる。画素電極11上を含む第3層間絶縁膜26上には、シリコン窒化膜などからなる第4層間絶縁膜27が形成されている。第4層間絶縁膜27上には、スリット状の開口部17aと帯状の電極部17bを有するITOなどの透明導電膜からなる共通電極17が表示領域全体に亘って略ベタ状に形成されている。   On the third interlayer insulating film 26, the pixel electrode 11 made of a transparent conductive film such as ITO is formed in a substantially rectangular shape. With the above configuration, the pixel electrode 11 is also formed in the pixel contact hole 12 and is electrically connected to the drain region 4d of the semiconductor layer 4 using the drain electrode 7 as a relay layer. A fourth interlayer insulating film 27 made of a silicon nitride film or the like is formed on the third interlayer insulating film 26 including the pixel electrode 11. On the fourth interlayer insulating film 27, a common electrode 17 made of a transparent conductive film such as ITO having a slit-like opening 17a and a strip-like electrode part 17b is formed in a substantially solid shape over the entire display region. .

開口部17aは、水平方向(図3における横方向)に対して、若干の角度を設けて略等間隔に複数形成されている。TFTアレイ基板10の最上層で液晶層50に接する面には、ポリイミドなどからなる配向膜28が設けられている。配向膜28の表面には、ラビング処理が施されている。ラビング処理は、配向膜28に配向性を持たせるために表面が布からなるローラなどにより配向膜28の表面を一定方向にこすり、配向膜28に所定の溝を形成する処理である。そのラビング方向は開口部17aに対して−15°〜+15°程度の角度を設けた方向に設定され、本実施形態においてラビング方向は水平方向(図3における横方向)に設定されている。   A plurality of openings 17a are formed at substantially equal intervals with a slight angle with respect to the horizontal direction (lateral direction in FIG. 3). An alignment film 28 made of polyimide or the like is provided on the uppermost layer of the TFT array substrate 10 that is in contact with the liquid crystal layer 50. The surface of the alignment film 28 is rubbed. The rubbing process is a process of forming a predetermined groove in the alignment film 28 by rubbing the surface of the alignment film 28 in a certain direction with a roller or the like whose surface is made of cloth in order to give the alignment film 28 orientation. The rubbing direction is set to a direction at an angle of about −15 ° to + 15 ° with respect to the opening 17a. In the present embodiment, the rubbing direction is set to the horizontal direction (lateral direction in FIG. 3).

他方、対向基板20は、透明基板22上にカラーフィルターを構成する赤(R)、緑(G)、青(B)のいずれかの色材層31が画素毎に形成されている。各色材層31の周囲には、画素周辺の光漏れを防止するために、金属クロムなどの遮光性材料からなるブラックマトリクス43が形成されている。また、色材層31を保護するとともに色材層31による段差を平坦化するためのオーバーコート層32が形成されている。オーバーコート層32上にアクリル樹脂などからなる柱状スペーサ41が形成されている。   On the other hand, the counter substrate 20 has a red (R), green (G), or blue (B) color material layer 31 constituting a color filter formed on a transparent substrate 22 for each pixel. A black matrix 43 made of a light shielding material such as metallic chrome is formed around each color material layer 31 in order to prevent light leakage around the pixels. Further, an overcoat layer 32 for protecting the color material layer 31 and flattening a step due to the color material layer 31 is formed. A columnar spacer 41 made of an acrylic resin or the like is formed on the overcoat layer 32.

この柱状スペーサ41は、平面が略円形または略多角形で縦断面が略台形で先細りした形状であり、オーバーコート層32の全面にアクリル樹脂膜を塗布、硬化させた後、周知のフォトリソグラフィー、エッチング法により形成される。そして、オーバーコート層32及び柱状スペーサ41を覆うようにTFTアレイ基板10と同様の配向膜33が形成されている。配向膜33の表面には、配向膜28と同様のラビング処理が施されている。ここで、配向膜33のラビング処理方向は、配向膜28のラビング処理方向に対して、略180°異なる方向で構成されている。この状態で、TFTアレイ基板10と対向基板20とは、柱状スペーサ41により各基板間の距離を略均一に保持しつつ、液晶層50を介して配置されている。   The columnar spacer 41 has a shape in which the plane is substantially circular or substantially polygonal and the longitudinal section is tapered with a substantially trapezoidal shape. After the acrylic resin film is applied and cured on the entire surface of the overcoat layer 32, the well-known photolithography, It is formed by an etching method. An alignment film 33 similar to that of the TFT array substrate 10 is formed so as to cover the overcoat layer 32 and the columnar spacers 41. The surface of the alignment film 33 is subjected to a rubbing process similar to that of the alignment film 28. Here, the rubbing treatment direction of the alignment film 33 is configured to be approximately 180 ° different from the rubbing treatment direction of the alignment film 28. In this state, the TFT array substrate 10 and the counter substrate 20 are arranged via the liquid crystal layer 50 while maintaining a substantially uniform distance between the substrates by the columnar spacers 41.

TFTアレイ基板10の外面側(液晶層50と反対側)には偏光板61が積層されており、対向基板20の外面側にも偏光板62が配設されている。なお、各基板10,20と偏光板61,62との間に、必要に応じて位相差板を配置してもよい。また、TFTアレイ基板10の背面側(図4における下側)には、導光板91と反射板92とを具備したバックライト(照明装置)90が設けられている。   A polarizing plate 61 is laminated on the outer surface side of the TFT array substrate 10 (the side opposite to the liquid crystal layer 50), and a polarizing plate 62 is also disposed on the outer surface side of the counter substrate 20. In addition, you may arrange | position a phase difference plate between each board | substrate 10 and 20 and the polarizing plates 61 and 62 as needed. A backlight (illuminating device) 90 including a light guide plate 91 and a reflective plate 92 is provided on the back side of the TFT array substrate 10 (lower side in FIG. 4).

ここで、配向膜28,33のラビング方向は、画素電極11と共通電極17との間に形成される電界方向と一致しない方向に設定されている。なお、電界方向に対して垂直以外の角度で交差する方向にラビング方向を設定すれば、電界の作用時に液晶分子を同一方向に配向させることができる。本実施形態の場合、TFTアレイ基板10側の配向膜28のラビング方向及び対向基板20側の配向膜33のラビング方向は、水平方向(図3における横方向)に設定されている。一方、TFTアレイ基板10側の偏光板61の透過軸は、配向膜28のラビング方向と平行に配置され、対向基板20側の偏光板62の透過軸は、偏光板61の透過軸と直交するように配置されている。なお、配向膜28,33のラビング方向および偏光板61,62の透過軸は、上記以外の配置とすることも可能である。   Here, the rubbing direction of the alignment films 28 and 33 is set to a direction that does not coincide with the direction of the electric field formed between the pixel electrode 11 and the common electrode 17. Note that if the rubbing direction is set in a direction intersecting at an angle other than perpendicular to the electric field direction, the liquid crystal molecules can be aligned in the same direction when the electric field is applied. In the present embodiment, the rubbing direction of the alignment film 28 on the TFT array substrate 10 side and the rubbing direction of the alignment film 33 on the counter substrate 20 side are set in the horizontal direction (lateral direction in FIG. 3). On the other hand, the transmission axis of the polarizing plate 61 on the TFT array substrate 10 side is arranged parallel to the rubbing direction of the alignment film 28, and the transmission axis of the polarizing plate 62 on the counter substrate 20 side is orthogonal to the transmission axis of the polarizing plate 61. Are arranged as follows. The rubbing direction of the alignment films 28 and 33 and the transmission axes of the polarizing plates 61 and 62 can be arranged other than the above.

液晶装置100の動作として、非選択電圧(液晶のしきい値電圧近傍の電圧)印加時において、液晶層50を構成する液晶分子は、ラビング方向に沿って基板と水平に配向している。そして、画素電極11と共通電極17との間に選択電圧(液晶のしきい値電圧に比べて十分に高い電圧)を印加すると、電界が発生し、その電界方向に沿って液晶分子が再配向する。なお、配向膜のラビング方向を電界方向と垂直以外の角度で交差する方向に設定しているため、全ての液晶分子を同一方向に配向させることができる。液晶装置100は、このような液晶分子の配向状態の差異に基づく複屈折性を利用して明暗表示を行うように構成されている。   As an operation of the liquid crystal device 100, when a non-selection voltage (a voltage near the threshold voltage of the liquid crystal) is applied, the liquid crystal molecules constituting the liquid crystal layer 50 are aligned horizontally with the substrate along the rubbing direction. When a selection voltage (a voltage sufficiently higher than the threshold voltage of the liquid crystal) is applied between the pixel electrode 11 and the common electrode 17, an electric field is generated, and the liquid crystal molecules are reoriented along the direction of the electric field. To do. Since the rubbing direction of the alignment film is set to a direction that intersects with the electric field direction at an angle other than perpendicular, all liquid crystal molecules can be aligned in the same direction. The liquid crystal device 100 is configured to perform bright and dark display using birefringence based on the difference in the alignment state of liquid crystal molecules.

ここで、図5に示すように、TFTアレイ基板10側をラビングすると、画素コンタクトホール12の内部と画素コンタクトホール12のラビング方向下流側とに、ラビング不良領域45が発生する。このラビング不良は、ローラなどによりTFTアレイ基板10の液晶層50側の表面をこする際に、画素コンタクトホール12に起因する凹部にローラが入り込まずにラビング処理されないことで発生する。   Here, as shown in FIG. 5, when the TFT array substrate 10 side is rubbed, a rubbing failure region 45 is generated in the pixel contact hole 12 and on the downstream side of the pixel contact hole 12 in the rubbing direction. This rubbing failure occurs when the surface on the liquid crystal layer 50 side of the TFT array substrate 10 is rubbed with a roller or the like, because the roller does not enter the concave portion caused by the pixel contact hole 12 and is not rubbed.

また、対向基板20側をラビングすると、柱状スペーサ41のラビング方向下流側にラビング不良領域46が発生する。これはローラなどにより対向基板20の液晶層50側の表面をこする際に、凸形状の柱状スペーサ41のラビング方向下流側でローラが接触しない死角領域が形成されることで、ラビング不良が発生する。このとき、対向基板20側のラビング不良の奥行幅(図5における横方向)は、柱状スペーサ41の高さと略同等である。そして本実施形態では、このラビング不良領域45と46とが平面視略同一位置になるように柱状スペーサ41が配置されている。   Further, when the counter substrate 20 side is rubbed, a rubbing failure region 46 is generated on the downstream side of the columnar spacer 41 in the rubbing direction. This is because when a surface of the counter substrate 20 on the liquid crystal layer 50 side is rubbed with a roller or the like, a blind spot region where the roller does not contact is formed on the downstream side in the rubbing direction of the convex columnar spacer 41, thereby causing a rubbing failure. To do. At this time, the depth of the rubbing defect on the counter substrate 20 side (the horizontal direction in FIG. 5) is substantially equal to the height of the columnar spacer 41. In the present embodiment, the columnar spacer 41 is disposed so that the rubbing failure regions 45 and 46 are located at substantially the same position in plan view.

柱状スペーサ41は、画素コンタクトホール12と当該画素のデータ線3との間であって、走査線1の延設方向(開口部17aの延設方向)に沿って画素コンタクトホール12と並ぶように配置されている。特に、柱状スペーサ41は、TFT13と平面視において重なるように配置されている。TFT13が配置される領域には、通常ブラックマトリクス43が形成されるため、柱状スペーサ41をその領域内に配置することでブラックマトリクス43の形成領域の増加を最小限に抑えることができる。   The columnar spacer 41 is arranged between the pixel contact hole 12 and the data line 3 of the pixel, and is aligned with the pixel contact hole 12 along the extending direction of the scanning line 1 (extending direction of the opening 17a). Is arranged. In particular, the columnar spacer 41 is disposed so as to overlap the TFT 13 in plan view. Since the black matrix 43 is usually formed in the region where the TFT 13 is disposed, the increase in the formation region of the black matrix 43 can be minimized by disposing the columnar spacer 41 in the region.

また、ブラックマトリクス43が形成される領域は、画素コンタクトホール12、柱状スペーサ41、TFT13、データ線3及び走査線1を含む領域と略同一である。ここで、データ線3はブラックマトリクス43を形成しなくとも黒く表示されるため、データ線3の領域にはブラックマトリクス43を形成しなくてもよい。   The region where the black matrix 43 is formed is substantially the same as the region including the pixel contact hole 12, the columnar spacer 41, the TFT 13, the data line 3, and the scanning line 1. Here, since the data lines 3 are displayed in black without forming the black matrix 43, it is not necessary to form the black matrix 43 in the area of the data lines 3.

従来のα−Si型TFT素子を備えた液晶装置では、画素ごとに共通電極17が分離形成され、各共通電極17は共通線で連結されていた。この場合、平行に隣接配置された走査線1と共通線との間に柱状スペーサ41を設けていた。これに対して、本実施形態のP−Si型TFT素子を備え、平坦性を有する第3層間絶縁膜26を備えたオーバーレイヤー構造でFFS方式を採用した液晶装置では、共通電極17を略ベタ状に形成することが可能であり、共通線は不要である。そのため、従来と同じ位置に柱状スペーサ41を配置すると、柱状スペーサ41が走査線1からはみ出すので、柱状スペーサ41のためだけにブラックマトリクス43を形成する必要がある。   In a conventional liquid crystal device including an α-Si TFT element, a common electrode 17 is separately formed for each pixel, and the common electrodes 17 are connected by a common line. In this case, the columnar spacer 41 is provided between the scanning line 1 and the common line that are adjacently arranged in parallel. On the other hand, in the liquid crystal device using the FFS method with the overlayer structure including the P-Si type TFT element of the present embodiment and including the flat third interlayer insulating film 26, the common electrode 17 is substantially solid. The common line is unnecessary. For this reason, if the columnar spacers 41 are arranged at the same positions as in the prior art, the columnar spacers 41 protrude from the scanning line 1, so that it is necessary to form the black matrix 43 only for the columnar spacers 41.

そこで、対向基板20に柱状スペーサ41を設け、その柱状スペーサ41をTFTアレイ基板10の画素コンタクトホール12近傍で、対向基板20をラビングした際に発生するラビング不良領域46と、TFTアレイ基板10の画素コンタクトホール12に起因するラビング不良領域45とが平面上略同一位置となるように、柱状スペーサ41を配置した。このように構成することで、ブラックマトリクス43の形成面積の増加を最小限に抑えることができるため、画素開口率のより大きい液晶装置を実現することができる。
[第2実施形態、液晶装置の構成]
次に、本発明の液晶装置の第2実施形態を図5〜図7に基づいて説明する。
Therefore, a columnar spacer 41 is provided on the counter substrate 20, a rubbing failure region 46 generated when the counter substrate 20 is rubbed in the vicinity of the pixel contact hole 12 of the TFT array substrate 10, and the TFT array substrate 10. The columnar spacers 41 are arranged so that the rubbing failure region 45 caused by the pixel contact hole 12 is substantially at the same position on the plane. With this configuration, an increase in the formation area of the black matrix 43 can be minimized, so that a liquid crystal device having a larger pixel aperture ratio can be realized.
[Second Embodiment, Configuration of Liquid Crystal Device]
Next, a liquid crystal device according to a second embodiment of the present invention will be described with reference to FIGS.

本実施形態は、第1実施形態とTFTアレイ基板10上に形成される画素電極11及び共通電極17の形成される層が入れ替わった構成であり、それ以外の構成は第1実施形態と同じ構成である。   In the present embodiment, the pixel electrode 11 and the layer on which the common electrode 17 formed on the TFT array substrate 10 is replaced with the first embodiment, and other configurations are the same as those in the first embodiment. It is.

なお、第1実施形態と同じ構成の箇所については、同一部分に同一符号を付し、詳細の説明を省略する。   In addition, about the location of the same structure as 1st Embodiment, the same code | symbol is attached | subjected to the same part and detailed description is abbreviate | omitted.

図6は、本実施形態の液晶装置の各画素の拡大平面図、図7は図6のB−B´線に沿う断面図である。なお図7においては、偏光板やバックライトの記載を省略している。更に、以下の説明に用いた各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や部材毎に縮尺を異ならせてある。   FIG. 6 is an enlarged plan view of each pixel of the liquid crystal device of the present embodiment, and FIG. 7 is a cross-sectional view taken along the line BB ′ of FIG. In FIG. 7, the description of the polarizing plate and the backlight is omitted. Furthermore, in each figure used for the following description, the scale is different for each layer or member in order to make each layer or member recognizable on the drawing.

図6に示すように、共通電極17は、表示領域全体に亘って略ベタ状に形成されている。一方、画素電極11は、1つの画素領域に対応して略矩形状にパターニングされている。また、画素電極11は、共通電極17との重なり部分においてスリット状の開口部11aを有しており、隣接する開口部11aと開口部11aとの間が帯状の電極部11bを構成する。更に、画素電極11とドレイン電極7とが接続される位置に画素コンタクトホール12が形成されているが、その位置には共通電極17に開口部47が形成されている。   As shown in FIG. 6, the common electrode 17 is formed in a substantially solid shape over the entire display area. On the other hand, the pixel electrode 11 is patterned in a substantially rectangular shape corresponding to one pixel region. Further, the pixel electrode 11 has a slit-like opening portion 11a in an overlapping portion with the common electrode 17, and a band-like electrode portion 11b is formed between the adjacent opening portion 11a and the opening portion 11a. Further, a pixel contact hole 12 is formed at a position where the pixel electrode 11 and the drain electrode 7 are connected, and an opening 47 is formed in the common electrode 17 at that position.

次に、液晶装置100の断面構造について説明する。   Next, the cross-sectional structure of the liquid crystal device 100 will be described.

図7に示すように、第3層間絶縁膜26上に、共通電極17が表示領域全体に亘って略ベタ状に形成されている。また、共通電極17には、画素コンタクトホール12を少なくとも含んだ領域に開口部47が形成されている。共通電極17上を含む第3層間絶縁膜26上には、第4層間絶縁膜27が形成されている。第4層間絶縁膜27上には、スリット状の開口部11aと帯状の電極部11bとを有する画素電極11が1つの画素領域に対応して略矩形状にパターニングされている。また、画素電極11は画素コンタクトホール12を介してドレイン電極7と接続されている。以上の構成により、画素電極11はドレイン電極7を中継層として半導体層4のドレイン領域4dと電気的に接続されることになる。   As shown in FIG. 7, on the third interlayer insulating film 26, the common electrode 17 is formed in a substantially solid shape over the entire display area. The common electrode 17 has an opening 47 in a region including at least the pixel contact hole 12. A fourth interlayer insulating film 27 is formed on the third interlayer insulating film 26 including the common electrode 17. On the fourth interlayer insulating film 27, the pixel electrode 11 having the slit-like opening 11a and the strip-like electrode part 11b is patterned into a substantially rectangular shape corresponding to one pixel region. The pixel electrode 11 is connected to the drain electrode 7 through the pixel contact hole 12. With the above configuration, the pixel electrode 11 is electrically connected to the drain region 4d of the semiconductor layer 4 using the drain electrode 7 as a relay layer.

開口部11aは、水平方向(図6における横方向)に対して、若干の角度を設けて略等間隔に複数形成されている。TFTアレイ基板10の最上層には、配向膜28が設けられている。配向膜28の表面には、ラビング処理が施されている。また、ラビング方向は開口部11aに対して−15°〜+15°程度の角度を設けた方向に設定され、本実施形態においてラビング方向は水平方向に設定されている。   A plurality of openings 11a are formed at substantially equal intervals with a slight angle with respect to the horizontal direction (lateral direction in FIG. 6). An alignment film 28 is provided on the uppermost layer of the TFT array substrate 10. The surface of the alignment film 28 is rubbed. Further, the rubbing direction is set to a direction at an angle of about −15 ° to + 15 ° with respect to the opening 11a, and in this embodiment, the rubbing direction is set to the horizontal direction.

他方、対向基板20は、透明基板22上に色材層31が各画素に形成されている。各色材層31の周囲には、ブラックマトリクス43が形成されている。また、色材層31上にはオーバーコート層32が形成されている。オーバーコート層32上に柱状スペーサ41が形成されている。そして、オーバーコート層32及び柱状スペーサ41を覆うようにTFTアレイ基板10側と同様の配向膜33が形成されている。配向膜33の表面には、配向膜28と同様のラビング処理が施されている。この状態で、TFTアレイ基板10と対向基板20とは、柱状スペーサ41により各基板間の距離を略均一に保持しつつ、液晶層50を介して配置されている。   On the other hand, the counter substrate 20 has a color material layer 31 formed on each transparent pixel 22 on each pixel. A black matrix 43 is formed around each color material layer 31. An overcoat layer 32 is formed on the color material layer 31. Columnar spacers 41 are formed on the overcoat layer 32. An alignment film 33 similar to that on the TFT array substrate 10 side is formed so as to cover the overcoat layer 32 and the columnar spacers 41. The surface of the alignment film 33 is subjected to a rubbing process similar to that of the alignment film 28. In this state, the TFT array substrate 10 and the counter substrate 20 are arranged via the liquid crystal layer 50 while maintaining a substantially uniform distance between the substrates by the columnar spacers 41.

ここで、図5に示すように、TFTアレイ基板10側をラビングすると、画素コンタクトホール12の内部と画素コンタクトホール12のラビング方向下流側とに、ラビング不良領域45が発生する。   Here, as shown in FIG. 5, when the TFT array substrate 10 side is rubbed, a rubbing failure region 45 is generated in the pixel contact hole 12 and on the downstream side of the pixel contact hole 12 in the rubbing direction.

また、対向基板20側をラビングすると、柱状スペーサ41のラビング方向下流側にラビング不良領域46が発生する。そこで本実施形態では、このラビング不良領域45と46とが平面視略同一位置になるように柱状スペーサ41が配置されている。   Further, when the counter substrate 20 side is rubbed, a rubbing failure region 46 is generated on the downstream side of the columnar spacer 41 in the rubbing direction. Therefore, in the present embodiment, the columnar spacer 41 is disposed so that the rubbing failure regions 45 and 46 are located at substantially the same position in plan view.

また、柱状スペーサ41は、TFT13と平面視において重なるように配置されている。TFT13が配置される領域には、通常ブラックマトリクス43が形成されるため、柱状スペーサ41をその領域内に配置することでブラックマトリクス43の形成領域の増加を最小限に抑えることができる。   The columnar spacer 41 is arranged so as to overlap the TFT 13 in plan view. Since the black matrix 43 is usually formed in the region where the TFT 13 is disposed, the increase in the formation region of the black matrix 43 can be minimized by disposing the columnar spacer 41 in the region.

また、ブラックマトリクス43が形成される領域は、画素コンタクトホール12、柱状スペーサ41、TFT13、データ線3及び走査線1を含む領域と略同一である。ここで、データ線3はブラックマトリクス43を形成しなくとも黒く表示されるため、データ線3の領域にはブラックマトリクス43を形成しなくてもよい。   The region where the black matrix 43 is formed is substantially the same as the region including the pixel contact hole 12, the columnar spacer 41, the TFT 13, the data line 3, and the scanning line 1. Here, since the data lines 3 are displayed in black without forming the black matrix 43, it is not necessary to form the black matrix 43 in the area of the data lines 3.

本実施形態によれば、対向基板20に柱状スペーサ41を設け、その柱状スペーサ41をTFTアレイ基板10の画素コンタクトホール12近傍で、対向基板20をラビングした際に発生するラビング不良領域46と、TFTアレイ基板10の画素コンタクトホール12に起因するラビング不良領域45とが平面上略同一位置となるように、柱状スペーサ41を配置した。このように構成することで、ブラックマトリクス43の形成面積の増加を最小限に抑えることができるため、画素開口率のより大きい液晶装置を実現することができる。
[第3実施形態、液晶装置の構成]
次に、本発明の液晶装置の第3実施形態を図3、図8、図9に基づいて説明する。
According to the present embodiment, a columnar spacer 41 is provided on the counter substrate 20, and the rubbing failure region 46 generated when the columnar spacer 41 is rubbed in the vicinity of the pixel contact hole 12 of the TFT array substrate 10, The columnar spacers 41 are arranged so that the rubbing failure region 45 caused by the pixel contact hole 12 of the TFT array substrate 10 is substantially at the same position on the plane. With this configuration, an increase in the formation area of the black matrix 43 can be minimized, so that a liquid crystal device having a larger pixel aperture ratio can be realized.
[Third Embodiment, Configuration of Liquid Crystal Device]
Next, a third embodiment of the liquid crystal device of the present invention will be described with reference to FIGS.

本実施形態は、第1実施形態と柱状スペーサ41が形成される基板が対向基板20側からTFTアレイ基板10側に入れ替わった構成であり、それ以外の構成は第1実施形態と同じ構成である。   This embodiment is a configuration in which the substrate on which the columnar spacers 41 are formed is replaced from the counter substrate 20 side to the TFT array substrate 10 side, and the other configurations are the same as the first embodiment. .

なお、第1実施形態と同じ構成の箇所については、同一部分に同一符号を付し、詳細の説明を省略する。   In addition, about the location of the same structure as 1st Embodiment, the same code | symbol is attached | subjected to the same part and detailed description is abbreviate | omitted.

図8は、図3のA−A´線に沿う断面図、図9は各基板のラビング方向を示すイメージ図である。なお図8においては、偏光板やバックライトの記載を省略している。更に、以下の説明に用いた各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や部材毎に縮尺を異ならせてある。   8 is a cross-sectional view taken along the line AA ′ of FIG. 3, and FIG. 9 is an image diagram showing the rubbing direction of each substrate. In FIG. 8, description of a polarizing plate and a backlight is omitted. Furthermore, in each figure used for the following description, the scale is different for each layer or member in order to make each layer or member recognizable on the drawing.

また、本実施形態の平面図は第1実施形態で説明した図3と略同一のため、説明を省略し、断面構造を中心に説明する。   Further, the plan view of the present embodiment is substantially the same as FIG. 3 described in the first embodiment, and thus description thereof will be omitted and description will be made focusing on the cross-sectional structure.

液晶装置100の断面構造について説明する。   A cross-sectional structure of the liquid crystal device 100 will be described.

図8に示すように、第3層間絶縁膜26上に、画素電極11が表示領域全体に亘って略矩形状に形成されている。画素電極11は、ドレイン電極7を中継層としてドレイン領域4dと電気的に接続されることになる。画素電極11上を含む第3層間絶縁膜26上には、第4層間絶縁膜27が形成されている。第4層間絶縁膜27上には、スリット状の開口部17aと帯状の電極部17bを有する共通電極17が略ベタ状に形成されている。   As shown in FIG. 8, the pixel electrode 11 is formed in a substantially rectangular shape over the entire display area on the third interlayer insulating film 26. The pixel electrode 11 is electrically connected to the drain region 4d using the drain electrode 7 as a relay layer. A fourth interlayer insulating film 27 is formed on the third interlayer insulating film 26 including the pixel electrode 11. On the fourth interlayer insulating film 27, a common electrode 17 having a slit-like opening 17a and a strip-like electrode portion 17b is formed in a substantially solid shape.

開口部17aは、水平方向に対して、若干の角度を設けて略等間隔に複数形成されている。共通電極17上には、柱状スペーサ41が形成されている。TFTアレイ基板10の最上層には、配向膜28が設けられている。配向膜28の表面には、ラビング処理が施されている。また、ラビング方向は開口部17aに対して−15°〜+15°程度の角度を設けた方向に設定され、本実施形態においてラビング方向は水平方向に設定されている。   A plurality of openings 17a are formed at substantially equal intervals with a slight angle with respect to the horizontal direction. A columnar spacer 41 is formed on the common electrode 17. An alignment film 28 is provided on the uppermost layer of the TFT array substrate 10. The surface of the alignment film 28 is rubbed. Further, the rubbing direction is set to a direction at an angle of about −15 ° to + 15 ° with respect to the opening 17a, and in this embodiment, the rubbing direction is set to the horizontal direction.

他方、対向基板20は、透明基板22上に色材層31が各画素に形成されている。各色材層31の周囲には、ブラックマトリクス43が形成されている。また、色材層31上にはオーバーコート層32が形成されている。オーバーコート層32上に、配向膜33が形成されている。配向膜33の表面には、配向膜28と同様のラビング処理が施されている。この状態で、TFTアレイ基板10と対向基板20とは、柱状スペーサ41により各基板間の距離を略均一に保持しつつ、液晶層50を介して配置されている。   On the other hand, the counter substrate 20 has a color material layer 31 formed on each transparent pixel 22 on each pixel. A black matrix 43 is formed around each color material layer 31. An overcoat layer 32 is formed on the color material layer 31. An alignment film 33 is formed on the overcoat layer 32. The surface of the alignment film 33 is subjected to a rubbing process similar to that of the alignment film 28. In this state, the TFT array substrate 10 and the counter substrate 20 are arranged via the liquid crystal layer 50 while maintaining a substantially uniform distance between the substrates by the columnar spacers 41.

ここで、図9に示すように、TFTアレイ基板10側をラビングすると、柱状スペーサ41のラビング方向下流側と、画素コンタクトホール12と画素コンタクトホール12のラビング方向下流側とに、ラビング不良領域45が発生する。このラビング不良は、ローラなどによりTFTアレイ基板10の液晶層50側の表面をこする際に、凸形状の柱状スペーサ41のラビング方向下流側でローラが接触しない死角領域が形成されると共に、その死角領域に画素コンタクトホール12が配置されており、画素コンタクトホール12に起因する凹部にローラが入り込まずにラビング処理されないことで発生する。このとき、柱状スペーサ41に起因するラビング不良の奥行幅(図9における横方向)は、柱状スペーサ41の高さと略同等である。そこで本実施形態では、ラビング不良領域45となる柱状スペーサ41のラビング方向下流側と画素コンタクトホール12とが略同一箇所となるように、柱状スペーサ41が配置されている。   Here, as shown in FIG. 9, when the TFT array substrate 10 side is rubbed, a rubbing failure region 45 is formed on the downstream side of the columnar spacer 41 in the rubbing direction and on the downstream side of the pixel contact hole 12 and the pixel contact hole 12 in the rubbing direction. Occurs. This rubbing failure is caused by the formation of a blind spot area where the roller does not contact on the downstream side in the rubbing direction of the convex column spacer 41 when the surface of the TFT array substrate 10 on the liquid crystal layer 50 side is rubbed with a roller or the like. The pixel contact hole 12 is arranged in the blind spot region, and the roller is not rubbed without entering the concave portion caused by the pixel contact hole 12 and is generated. At this time, the depth width (the horizontal direction in FIG. 9) of the rubbing failure due to the columnar spacer 41 is substantially equal to the height of the columnar spacer 41. Therefore, in the present embodiment, the columnar spacers 41 are arranged so that the downstream side in the rubbing direction of the columnar spacers 41 that become the rubbing failure regions 45 and the pixel contact holes 12 are substantially the same location.

また、柱状スペーサ41は、TFT13と平面視において重なるように配置されている。TFT13が配置される領域には、通常ブラックマトリクス43が形成されるため、柱状スペーサ41をその領域内に配置することでブラックマトリクス43の形成領域の増加を最小限に抑えることができる。   The columnar spacer 41 is arranged so as to overlap the TFT 13 in plan view. Since the black matrix 43 is usually formed in the region where the TFT 13 is disposed, the increase in the formation region of the black matrix 43 can be minimized by disposing the columnar spacer 41 in the region.

また、ブラックマトリクス43が形成される領域は、画素コンタクトホール12、柱状スペーサ41、TFT13、データ線3及び走査線1を含む領域と略同一である。ここで、データ線3はブラックマトリクス43を形成しなくとも黒く表示されるため、データ線3の領域にはブラックマトリクス43を形成しなくてもよい。   The region where the black matrix 43 is formed is substantially the same as the region including the pixel contact hole 12, the columnar spacer 41, the TFT 13, the data line 3, and the scanning line 1. Here, since the data lines 3 are displayed in black without forming the black matrix 43, it is not necessary to form the black matrix 43 in the area of the data lines 3.

本実施形態によれば、TFTアレイ基板10に柱状スペーサ41を設け、その柱状スペーサ41をTFTアレイ基板10の画素コンタクトホール12近傍で柱状スペーサ41のラビング方向下流側に画素コンタクトホール12が位置するように配置した。このように構成することで、TFTアレイ基板10に発生するラビング不良領域45を狭くすることができる。したがって、ブラックマトリクス43の形成面積の増加を最小限に抑えることができるため、画素開口率のより大きい液晶装置を実現することができる。   According to the present embodiment, the columnar spacer 41 is provided in the TFT array substrate 10, and the pixel contact hole 12 is positioned in the vicinity of the pixel contact hole 12 of the TFT array substrate 10 and on the downstream side of the columnar spacer 41 in the rubbing direction. Arranged. With this configuration, the rubbing failure area 45 generated in the TFT array substrate 10 can be narrowed. Therefore, an increase in the formation area of the black matrix 43 can be minimized, and a liquid crystal device having a larger pixel aperture ratio can be realized.

また、柱状スペーサ41と画素コンタクトホール12とが、同一の基板上に配置されることにより、位置合わせが容易になるため、製造することが容易になると共に、確実にラビング不良領域45を狭くすることができる。
[第4実施形態、液晶装置の構成]
次に、本発明の液晶装置の第4実施形態を図6、図9、図10に基づいて説明する。
Further, since the columnar spacer 41 and the pixel contact hole 12 are arranged on the same substrate, the alignment becomes easy, so that the manufacturing becomes easy and the rubbing defect region 45 is surely narrowed. be able to.
[Fourth Embodiment, Configuration of Liquid Crystal Device]
Next, a liquid crystal device according to a fourth embodiment of the present invention will be described with reference to FIGS.

本実施形態は、第3実施形態とTFTアレイ基板10上に形成される画素電極11及び共通電極17の形成される層が入れ替わった構成であり、それ以外の構成は第3実施形態と同じ構成である。   In the present embodiment, the layer in which the pixel electrode 11 and the common electrode 17 formed on the TFT array substrate 10 are replaced with those in the third embodiment, and other configurations are the same as those in the third embodiment. It is.

なお、第1実施形態、第3実施形態と同じ構成の箇所については、同一部分に同一符号を付し、詳細の説明を省略する。   In addition, about the location of the same structure as 1st Embodiment and 3rd Embodiment, the same code | symbol is attached | subjected to the same part and detailed description is abbreviate | omitted.

図10は、図6のB−B´線に沿う断面図である。なお、図10においては偏光板やバックライトの記載を省略している。更に、以下の説明に用いた各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や部材毎に縮尺を異ならせてある。   10 is a cross-sectional view taken along the line BB ′ of FIG. In FIG. 10, the description of the polarizing plate and the backlight is omitted. Furthermore, in each figure used for the following description, the scale is different for each layer or member in order to make each layer or member recognizable on the drawing.

また、本実施形態の平面図は第2実施形態で説明した図6と略同一のため、説明を省略し、断面構造を中心に説明する。   Further, the plan view of the present embodiment is substantially the same as FIG. 6 described in the second embodiment, so the description thereof will be omitted and the description will focus on the cross-sectional structure.

液晶装置100の断面構造について説明する。   A cross-sectional structure of the liquid crystal device 100 will be described.

図10に示すように、第3層間絶縁膜26上に、共通電極17が表示領域全体に亘って略ベタ状に形成されている。また、共通電極17には、画素コンタクトホール12を少なくとも含んだ領域に開口部47が形成されている。共通電極17上を含む第3層間絶縁膜26上には、第4層間絶縁膜27が形成されている。第4層間絶縁膜27上には、スリット状の開口部11aと帯状の電極部11bとを有する画素電極11が1つの画素領域に対応して略矩形状にパターニングされている。また、画素電極11は画素コンタクトホール12を介してドレイン電極7と接続されている。以上の構成により、画素電極11は、ドレイン電極7を中継層としてドレイン領域4dと電気的に接続されることになる。   As shown in FIG. 10, on the third interlayer insulating film 26, the common electrode 17 is formed in a substantially solid shape over the entire display region. The common electrode 17 has an opening 47 in a region including at least the pixel contact hole 12. A fourth interlayer insulating film 27 is formed on the third interlayer insulating film 26 including the common electrode 17. On the fourth interlayer insulating film 27, the pixel electrode 11 having the slit-like opening 11a and the strip-like electrode part 11b is patterned into a substantially rectangular shape corresponding to one pixel region. The pixel electrode 11 is connected to the drain electrode 7 through the pixel contact hole 12. With the above configuration, the pixel electrode 11 is electrically connected to the drain region 4d using the drain electrode 7 as a relay layer.

開口部11aは、水平方向に対して、若干の角度を設けて略等間隔に複数形成されている。画素電極11上には、柱状スペーサ41が形成されている。TFTアレイ基板10の最上層には、配向膜28が設けられている。配向膜28の表面には、ラビング処理が施されている。また、ラビング方向は開口部11aに対して−15°〜+15°程度の角度を設けた方向に設定され、本実施形態においてラビング方向は水平方向に設定されている。   A plurality of openings 11a are formed at substantially equal intervals with a slight angle with respect to the horizontal direction. A columnar spacer 41 is formed on the pixel electrode 11. An alignment film 28 is provided on the uppermost layer of the TFT array substrate 10. The surface of the alignment film 28 is rubbed. Further, the rubbing direction is set to a direction at an angle of about −15 ° to + 15 ° with respect to the opening 11a, and in this embodiment, the rubbing direction is set to the horizontal direction.

他方、対向基板20は、透明基板22上に色材層31が各画素に形成されている。各色材層31の周囲には、ブラックマトリクス43が形成されている。また、色材層31上にはオーバーコート層32が形成されている。オーバーコート層32上に、配向膜33が形成されている。この状態で、TFTアレイ基板10と対向基板20とは、柱状スペーサ41により各基板間の距離を略均一に保持しつつ、液晶層50を介して配置されている。   On the other hand, the counter substrate 20 has a color material layer 31 formed on each transparent pixel 22 on each pixel. A black matrix 43 is formed around each color material layer 31. An overcoat layer 32 is formed on the color material layer 31. An alignment film 33 is formed on the overcoat layer 32. In this state, the TFT array substrate 10 and the counter substrate 20 are arranged via the liquid crystal layer 50 while maintaining a substantially uniform distance between the substrates by the columnar spacers 41.

ここで、図9に示すように、TFTアレイ基板10側のラビング方向と対向基板20側のラビング方向とは、略180°異なる。TFTアレイ基板10側をラビングすると、柱状スペーサ41のラビング方向下流側と、画素コンタクトホール12と画素コンタクトホール12のラビング方向下流側とに、ラビング不良領域45が発生する。このとき、柱状スペーサ41に起因するラビング不良の奥行幅(図9における横方向)は、柱状スペーサ41の高さと略同等である。そこで本実施形態では、ラビング不良領域45となる柱状スペーサ41のラビング方向下流側と画素コンタクトホール12とが略同一箇所になるように、柱状スペーサ41が配置されている。   Here, as shown in FIG. 9, the rubbing direction on the TFT array substrate 10 side differs from the rubbing direction on the counter substrate 20 side by about 180 °. When the TFT array substrate 10 side is rubbed, a rubbing failure region 45 is generated on the downstream side of the columnar spacer 41 in the rubbing direction and on the downstream side of the pixel contact hole 12 and the pixel contact hole 12 in the rubbing direction. At this time, the depth width (the horizontal direction in FIG. 9) of the rubbing failure due to the columnar spacer 41 is substantially equal to the height of the columnar spacer 41. Therefore, in this embodiment, the columnar spacers 41 are arranged so that the downstream side in the rubbing direction of the columnar spacers 41 that become the rubbing failure regions 45 and the pixel contact holes 12 are substantially the same location.

また、柱状スペーサ41は、TFT13と平面視において重なるように配置されている。TFT13が配置される領域には、通常ブラックマトリクス43が形成されるため、柱状スペーサ41をその領域内に配置することでブラックマトリクス43の形成領域の増加を最小限に抑えることができる。   The columnar spacer 41 is arranged so as to overlap the TFT 13 in plan view. Since the black matrix 43 is usually formed in the region where the TFT 13 is disposed, the increase in the formation region of the black matrix 43 can be minimized by disposing the columnar spacer 41 in the region.

また、ブラックマトリクス43が形成される領域は、画素コンタクトホール12、柱状スペーサ41、TFT13、データ線3及び走査線1を含む領域と略同一である。ここで、データ線3はブラックマトリクス43を形成しなくとも黒く表示されるため、データ線3の領域にはブラックマトリクス43を形成しなくてもよい。   The region where the black matrix 43 is formed is substantially the same as the region including the pixel contact hole 12, the columnar spacer 41, the TFT 13, the data line 3, and the scanning line 1. Here, since the data lines 3 are displayed in black without forming the black matrix 43, it is not necessary to form the black matrix 43 in the area of the data lines 3.

本実施形態によれば、TFTアレイ基板10に柱状スペーサ41を設け、その柱状スペーサ41をTFTアレイ基板10の画素コンタクトホール12近傍で柱状スペーサ41のラビング方向下流側に画素コンタクトホール12が位置するように配置した。このように構成することで、TFTアレイ基板10に発生するラビング不良領域45を狭くすることができる。したがって、ブラックマトリクス43の形成面積の増加を最小限に抑えることができるため、画素開口率のより大きい液晶装置を実現することができる。   According to the present embodiment, the columnar spacer 41 is provided in the TFT array substrate 10, and the pixel contact hole 12 is positioned in the vicinity of the pixel contact hole 12 of the TFT array substrate 10 and on the downstream side of the columnar spacer 41 in the rubbing direction. Arranged. With this configuration, the rubbing failure area 45 generated in the TFT array substrate 10 can be narrowed. Therefore, an increase in the formation area of the black matrix 43 can be minimized, and a liquid crystal device having a larger pixel aperture ratio can be realized.

また、柱状スペーサ41と画素コンタクトホール12とが、同一の基板上に配置されることにより、位置合わせが容易になるため、製造することが容易になると共に、確実にラビング不良領域45を狭くすることができる。
[電子機器]
以下、本発明の電子機器の一実施形態を図11に基づいて説明する。
Further, since the columnar spacer 41 and the pixel contact hole 12 are arranged on the same substrate, the alignment becomes easy, so that the manufacturing becomes easy and the rubbing defect region 45 is surely narrowed. be able to.
[Electronics]
Hereinafter, an embodiment of an electronic apparatus according to the present invention will be described with reference to FIG.

図11は上記実施形態の液晶装置を備えた携帯電話機の斜視図である。同図に示すように、携帯電話機300は、複数の操作ボタン302、受話口303、送話口304とともに、上記実施形態の液晶装置からなる表示部301を備えている。   FIG. 11 is a perspective view of a mobile phone provided with the liquid crystal device of the above embodiment. As shown in the figure, a mobile phone 300 includes a plurality of operation buttons 302, an earpiece 303, and a mouthpiece 304, and a display unit 301 that includes the liquid crystal device of the above embodiment.

本実施形態によれば、上記実施形態の液晶装置が備えられたことで、画素の開口率のより大きい液晶表示部を備えた電子機器を実現することができる。したがって、より高品質な電子機器とすることができる。   According to the present embodiment, by providing the liquid crystal device of the above-described embodiment, an electronic apparatus including a liquid crystal display unit having a larger aperture ratio of pixels can be realized. Therefore, a higher quality electronic device can be obtained.

尚、本発明の技術範囲は上述した実施形態に限られるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。例えば、TFTアレイ基板上の各配線、各電極などのパターン形状、材料、膜厚などの具体的な構成については上記実施形態に限ることなく適宜変更が可能である。   The technical scope of the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the spirit of the present invention. For example, the specific configuration such as the pattern shape, material, film thickness, etc. of each wiring, each electrode, etc. on the TFT array substrate can be appropriately changed without being limited to the above embodiment.

本実施形態では透過型液晶装置の場合で説明したが、それに限らず、反射型、半透過反射型の液晶装置に適用してもよい。   In the present embodiment, the case of a transmissive liquid crystal device has been described. However, the present invention is not limited to this, and the present invention may be applied to a reflective or transflective liquid crystal device.

また、本実施形態では、LTPS型TFT素子を用いたが、α−Si型TFT素子を用いた液晶装置に適用してもよい。   In this embodiment, the LTPS TFT element is used. However, the present invention may be applied to a liquid crystal device using an α-Si TFT element.

更に、本実施形態の電子機器として携帯電話機を用いて説明をしたが、それに限らず、電子ブック、パーソナルコンピュータ、デジタルスチルカメラ、映像モニタ、ビューファインダ型あるいはモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた機器などの画像表示手段として好適に用いることができる。   Further, although the description has been made using a mobile phone as the electronic apparatus of the present embodiment, the present invention is not limited to this, but an electronic book, a personal computer, a digital still camera, a video monitor, a viewfinder type or a monitor direct view type video tape recorder, car navigation system. It can be suitably used as an image display means for an apparatus, a pager, an electronic notebook, a calculator, a word processor, a workstation, a video phone, a POS terminal, a device equipped with a touch panel, or the like.

本発明の実施形態における液晶装置の概略平面図である。1 is a schematic plan view of a liquid crystal device in an embodiment of the present invention. 図1のH−H´線に沿う断面図である。It is sectional drawing which follows the HH 'line of FIG. 同、第1実施形態における液晶装置の画素の拡大平面図である。2 is an enlarged plan view of a pixel of the liquid crystal device according to the first embodiment. FIG. 図3のA−A´線に沿う断面図である。It is sectional drawing which follows the AA 'line of FIG. 同、液晶装置のラビング方向を示す概略断面図である。It is a schematic sectional drawing which shows the rubbing direction of a liquid crystal device equally. 同、第2実施形態における液晶装置の画素の拡大平面図である。FIG. 6 is an enlarged plan view of a pixel of the liquid crystal device according to the second embodiment. 図6のB−B´線に沿う断面図である。It is sectional drawing which follows the BB 'line of FIG. 図3のA−A´線に沿う第3実施形態の断面図である。It is sectional drawing of 3rd Embodiment which follows the AA 'line of FIG. 同、液晶装置のラビング方向を示す概略断面図である。It is a schematic sectional drawing which shows the rubbing direction of a liquid crystal device equally. 図6のB−B´線に沿う第4実施形態の断面図である。It is sectional drawing of 4th Embodiment which follows the BB 'line of FIG. 本発明の電子機器の一例を示す斜視図である。It is a perspective view which shows an example of the electronic device of this invention.

符号の説明Explanation of symbols

10…TFTアレイ基板(第1基板) 11…画素電極(第1電極/第2電極) 11a…開口部 12…画素コンタクトホール(接続孔) 13…TFT(スイッチング素子) 17…共通電極(第2電極/第1電極) 17a…開口部(スリット) 20…対向基板(第2基板) 26…第3層間絶縁膜(平坦化膜) 41…柱状スペーサ 43…ブラックマトリクス 50…液晶層 300…電子機器

DESCRIPTION OF SYMBOLS 10 ... TFT array substrate (first substrate) 11 ... Pixel electrode (first electrode / second electrode) 11a ... Opening 12 ... Pixel contact hole (connection hole) 13 ... TFT (switching element) 17 ... Common electrode (second electrode) Electrode / first electrode) 17a ... opening (slit) 20 ... counter substrate (second substrate) 26 ... third interlayer insulating film (planarizing film) 41 ... columnar spacer 43 ... black matrix 50 ... liquid crystal layer 300 ... electronic device

Claims (7)

液晶を挟持して対向する第1基板及び第2基板と、
前記第1基板に設けられたスイッチング素子と、該スイッチング素子を覆う層間絶縁膜と、該層間絶縁膜上に設けられた第1電極と、前記第1基板に設けられており、前記第1電極との間で電界を発生させる第2電極と、前記第1電極または前記第2電極のいずれか一方と前記スイッチング素子とを電気的に接続するため少なくとも前記層間絶縁膜に形成された接続孔と、前記第1基板に設けられ所定方向に第1ラビング処理が施された第1配向膜と、
前記第2基板に立設された柱状スペーサと、該柱状スペーサを覆って前記第2基板に設けられ、所定方向に第2ラビング処理が施された第2配向膜と、を備え、
該第2配向膜の前記第2ラビング処理方向における前記柱状スペーサの下流側に、前記接続孔が配置されていることを特徴とする液晶装置。
A first substrate and a second substrate facing each other with a liquid crystal sandwiched therebetween;
A switching element provided on the first substrate; an interlayer insulating film covering the switching element; a first electrode provided on the interlayer insulating film; and the first electrode provided on the first substrate. And a connection hole formed in at least the interlayer insulating film to electrically connect either the first electrode or the second electrode and the switching element. A first alignment film provided on the first substrate and subjected to a first rubbing process in a predetermined direction;
A columnar spacer erected on the second substrate; and a second alignment film provided on the second substrate so as to cover the columnar spacer and subjected to a second rubbing process in a predetermined direction;
The liquid crystal device, wherein the connection hole is arranged on the downstream side of the columnar spacer in the second rubbing treatment direction of the second alignment film.
請求項1に記載の液晶装置において、
前記第1電極上に設けた電極絶縁膜を更に備え、
前記第2電極が、前記電極絶縁膜上に設けられていることを特徴とする液晶装置。
The liquid crystal device according to claim 1,
An electrode insulating film provided on the first electrode;
The liquid crystal device, wherein the second electrode is provided on the electrode insulating film.
液晶を挟持して対向する第1基板及び第2基板と、
前記第1基板に設けられたスイッチング素子と、該スイッチング素子を覆う層間絶縁膜と、該層間絶縁膜上に設けられた第1電極と、前記第1基板に設けられており、前記第1電極との間で電界を発生させる第2電極と、前記第1電極または前記第2電極のいずれか一方と前記スイッチング素子とを電気的に接続するため少なくとも前記層間絶縁膜に形成された接続孔と、前記第1基板に立設された柱状スペーサと、該柱状スペーサを覆って前記第1基板に設けられ、所定方向に第1ラビング処理が施された第1配向膜と、を備え、
該第1配向膜の前記第1ラビング処理方向における前記柱状スペーサの下流側に、前記接続孔が配置されていることを特徴とする液晶装置。
A first substrate and a second substrate facing each other with a liquid crystal sandwiched therebetween;
A switching element provided on the first substrate; an interlayer insulating film covering the switching element; a first electrode provided on the interlayer insulating film; and the first electrode provided on the first substrate. And a connection hole formed in at least the interlayer insulating film to electrically connect either the first electrode or the second electrode and the switching element. A columnar spacer erected on the first substrate; and a first alignment film provided on the first substrate so as to cover the columnar spacer and subjected to a first rubbing process in a predetermined direction;
The liquid crystal device, wherein the connection hole is disposed on the downstream side of the columnar spacer in the first rubbing treatment direction of the first alignment film.
請求項3に記載の液晶装置において、
前記第1電極上に設けた電極絶縁膜を更に備え、
前記第2電極が、前記電極絶縁膜上に設けられていることを特徴とする液晶装置。
The liquid crystal device according to claim 3.
An electrode insulating film provided on the first electrode;
The liquid crystal device, wherein the second electrode is provided on the electrode insulating film.
前記柱状スペーサの少なくとも一部が、平面視において前記スイッチング素子と重なるように配置されていることを特徴とする請求項1乃至4のいずれかに記載の液晶装置。   5. The liquid crystal device according to claim 1, wherein at least a part of the columnar spacer is disposed so as to overlap the switching element in a plan view. 前記柱状スペーサ及び前記接続孔が配置されている領域にブラックマトリクスが形成されていることを特徴とする請求項1乃至5のいずれかに記載の液晶装置。   6. The liquid crystal device according to claim 1, wherein a black matrix is formed in a region where the columnar spacers and the connection holes are arranged. 請求項1乃至6のいずれかに記載の液晶装置を備えたことを特徴とする電子機器。

An electronic apparatus comprising the liquid crystal device according to claim 1.

JP2006235119A 2006-08-31 2006-08-31 Liquid crystal device and electronic apparatus Withdrawn JP2008058573A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006235119A JP2008058573A (en) 2006-08-31 2006-08-31 Liquid crystal device and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006235119A JP2008058573A (en) 2006-08-31 2006-08-31 Liquid crystal device and electronic apparatus

Publications (1)

Publication Number Publication Date
JP2008058573A true JP2008058573A (en) 2008-03-13

Family

ID=39241388

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006235119A Withdrawn JP2008058573A (en) 2006-08-31 2006-08-31 Liquid crystal device and electronic apparatus

Country Status (1)

Country Link
JP (1) JP2008058573A (en)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009265484A (en) * 2008-04-28 2009-11-12 Hitachi Displays Ltd Liquid crystal display device
KR20090130830A (en) * 2008-06-16 2009-12-24 소니 가부시끼 가이샤 Liquid crystal display
JP2010026040A (en) * 2008-07-16 2010-02-04 Seiko Epson Corp Electro-optical device, electronic equipment, and method for manufacturing electro-optical device
JP2010049185A (en) * 2008-08-25 2010-03-04 Hitachi Displays Ltd Liquid crystal display apparatus
JP2010145841A (en) * 2008-12-19 2010-07-01 Sony Corp Liquid crystal display device and electronic apparatus
JP2010224090A (en) * 2009-03-23 2010-10-07 Sony Corp Liquid crystal display device and electronic device
JP2013007955A (en) * 2011-06-27 2013-01-10 Japan Display Central Co Ltd Liquid crystal display device
CN101661178B (en) * 2008-08-27 2013-03-06 株式会社日本显示器西 Liquid crystal display device
JP2013077038A (en) * 2013-02-01 2013-04-25 Japan Display East Co Ltd Liquid crystal display apparatus
JPWO2012002073A1 (en) * 2010-06-28 2013-08-22 シャープ株式会社 Display panel and display device
JP2014102514A (en) * 2014-01-08 2014-06-05 Japan Display Inc Liquid crystal display apparatus
JP2015018246A (en) * 2013-07-12 2015-01-29 三星ディスプレイ株式會社Samsung Display Co.,Ltd. Liquid crystal display
KR20150044059A (en) * 2013-10-15 2015-04-24 엘지디스플레이 주식회사 Thin film transistor and Method of manufacturing the same
US9904133B2 (en) 2013-07-03 2018-02-27 Samsung Display Co., Ltd. Liquid crystal display
JP7545860B2 (en) 2020-10-16 2024-09-05 トライベイル テクノロジーズ, エルエルシー Liquid crystal display device

Cited By (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9964817B2 (en) 2008-04-28 2018-05-08 Japan Display Inc. Liquid crystal display device
US9041893B2 (en) 2008-04-28 2015-05-26 Japan Display Inc. Liquid crystal display device
US9389471B2 (en) 2008-04-28 2016-07-12 Japan Display Inc. Liquid crystal display device
JP2009265484A (en) * 2008-04-28 2009-11-12 Hitachi Displays Ltd Liquid crystal display device
US8634049B2 (en) 2008-04-28 2014-01-21 Hitachi Displays, Ltd. Liquid crystal display device
US8867011B2 (en) 2008-04-28 2014-10-21 Japan Display Inc. Liquid crystal display device
US9804456B2 (en) 2008-04-28 2017-10-31 Japan Display Inc. Liquid crystal display device
US9576985B2 (en) 2008-04-28 2017-02-21 Japan Display Inc. Liquid crystal display device
KR20090130830A (en) * 2008-06-16 2009-12-24 소니 가부시끼 가이샤 Liquid crystal display
JP2009300891A (en) * 2008-06-16 2009-12-24 Sony Corp Liquid crystal display device
KR101591400B1 (en) 2008-06-16 2016-02-03 가부시키가이샤 재팬 디스프레이 Liquid crystal display
US8351007B2 (en) 2008-06-16 2013-01-08 Sony Corporation Liquid crystal display device with enhanced brightness
JP2010026040A (en) * 2008-07-16 2010-02-04 Seiko Epson Corp Electro-optical device, electronic equipment, and method for manufacturing electro-optical device
JP2010049185A (en) * 2008-08-25 2010-03-04 Hitachi Displays Ltd Liquid crystal display apparatus
CN101661178B (en) * 2008-08-27 2013-03-06 株式会社日本显示器西 Liquid crystal display device
US8212982B2 (en) 2008-12-19 2012-07-03 Sony Corporation Liquid crystal display unit and electronic device
JP2010145841A (en) * 2008-12-19 2010-07-01 Sony Corp Liquid crystal display device and electronic apparatus
JP2010224090A (en) * 2009-03-23 2010-10-07 Sony Corp Liquid crystal display device and electronic device
JPWO2012002073A1 (en) * 2010-06-28 2013-08-22 シャープ株式会社 Display panel and display device
US9429788B2 (en) 2011-06-27 2016-08-30 Japan Display Inc. Liquid crystal display device
JP2013007955A (en) * 2011-06-27 2013-01-10 Japan Display Central Co Ltd Liquid crystal display device
US10133125B2 (en) 2011-06-27 2018-11-20 Japan Display Inc. Liquid crystal display device
US10585313B2 (en) 2011-06-27 2020-03-10 Japan Display Inc. Liquid crystal display device
JP2013077038A (en) * 2013-02-01 2013-04-25 Japan Display East Co Ltd Liquid crystal display apparatus
US9904133B2 (en) 2013-07-03 2018-02-27 Samsung Display Co., Ltd. Liquid crystal display
JP2015018246A (en) * 2013-07-12 2015-01-29 三星ディスプレイ株式會社Samsung Display Co.,Ltd. Liquid crystal display
US10209590B2 (en) 2013-07-12 2019-02-19 Samsung Display Co., Ltd. Liquid crystal display
KR20150044059A (en) * 2013-10-15 2015-04-24 엘지디스플레이 주식회사 Thin film transistor and Method of manufacturing the same
KR102019256B1 (en) 2013-10-15 2019-09-06 엘지디스플레이 주식회사 Thin film transistor and Method of manufacturing the same
JP2014102514A (en) * 2014-01-08 2014-06-05 Japan Display Inc Liquid crystal display apparatus
JP7545860B2 (en) 2020-10-16 2024-09-05 トライベイル テクノロジーズ, エルエルシー Liquid crystal display device

Similar Documents

Publication Publication Date Title
JP5246782B2 (en) Liquid crystal device and electronic device
JP5079448B2 (en) Liquid crystal device and electronic device including the same
JP4925030B2 (en) Liquid crystal display device and manufacturing method thereof
CN100578326C (en) Liquid crystal device and electronic equipment
US20070279567A1 (en) Liquid crystal device and electronic apparatus
JP2003295207A (en) In-plane switching type active matrix liquid crystal display
JP2007226175A (en) Liquid crystal device and electronic equipment
JP2008186714A (en) Display device with input function
JP2008058573A (en) Liquid crystal device and electronic apparatus
JP2007058007A (en) Liquid crystal device and electronic apparatus
JPH09230378A (en) Liquid crystal display device and manufacturing method thereof
JP2008268844A (en) Liquid crystal display device and electronic apparatus
JP4760223B2 (en) Liquid crystal device and electronic device
JP2007226200A (en) Liquid crystal device, and electronic device
JP5397982B2 (en) Liquid crystal display device and electronic device
JP4887745B2 (en) Liquid crystal device and electronic device
JP4905011B2 (en) Liquid crystal device and electronic device
JP4952158B2 (en) Manufacturing method of liquid crystal device
JP5072530B2 (en) Liquid crystal device and electronic device including the same
JP5008929B2 (en) Manufacturing method of liquid crystal device
JP2008083208A (en) Liquid crystal device, its manufacturing method, and electronic apparatus
JP4121357B2 (en) Liquid crystal display
JP2007093859A (en) Liquid crystal device and electronic apparatus
JP2008157997A (en) Liquid crystal device and electronic device
JP4802752B2 (en) Liquid crystal device and electronic device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20091110