JP2008041988A - Germanium (Ge) semiconductor device manufacturing method. - Google Patents
Germanium (Ge) semiconductor device manufacturing method. Download PDFInfo
- Publication number
- JP2008041988A JP2008041988A JP2006215556A JP2006215556A JP2008041988A JP 2008041988 A JP2008041988 A JP 2008041988A JP 2006215556 A JP2006215556 A JP 2006215556A JP 2006215556 A JP2006215556 A JP 2006215556A JP 2008041988 A JP2008041988 A JP 2008041988A
- Authority
- JP
- Japan
- Prior art keywords
- ion implantation
- semiconductor device
- ion
- junction
- implantation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 9
- 229910052732 germanium Inorganic materials 0.000 title abstract description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 title abstract description 4
- 238000005468 ion implantation Methods 0.000 claims abstract description 66
- 238000000034 method Methods 0.000 claims abstract description 22
- 239000002019 doping agent Substances 0.000 claims abstract description 12
- 150000002500 ions Chemical class 0.000 claims description 23
- 238000002513 implantation Methods 0.000 claims description 12
- 238000005280 amorphization Methods 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 abstract description 34
- 239000012535 impurity Substances 0.000 abstract description 23
- 238000005516 engineering process Methods 0.000 abstract description 7
- 229910052724 xenon Inorganic materials 0.000 abstract description 4
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052710 silicon Inorganic materials 0.000 abstract description 3
- 239000010703 silicon Substances 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 28
- 235000012239 silicon dioxide Nutrition 0.000 description 14
- 239000000377 silicon dioxide Substances 0.000 description 14
- 229910052681 coesite Inorganic materials 0.000 description 13
- 229910052906 cristobalite Inorganic materials 0.000 description 13
- 229910052682 stishovite Inorganic materials 0.000 description 13
- 229910052905 tridymite Inorganic materials 0.000 description 13
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 8
- 238000000137 annealing Methods 0.000 description 8
- 239000010408 film Substances 0.000 description 7
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 7
- 239000011248 coating agent Substances 0.000 description 6
- 238000000576 coating method Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 238000002474 experimental method Methods 0.000 description 5
- 238000004088 simulation Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 4
- 230000003746 surface roughness Effects 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000012790 confirmation Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 238000007788 roughening Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000002547 anomalous effect Effects 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 238000007670 refining Methods 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】高速処理が期待できるゲルマニウム（Ｇｅ）半導体デバイス実現のキー技術は、接合部へドーピングした不純物の拡散深さの制御方法である。Ｇｅはシリコンに比較してドーパントの拡散速度が速く、従来のＳｉベースの半導体デバイス製造に使用されたイオン注入方法では接合部深さが過大となって実用的なＧｅデバイス製造に至らなかった。Ｇｅ半導体デバイスにおいて浅い接合部を得ることの可能なイオン注入方法が検討されている。
【解決手段】本発明はＧｅ半導体デバイスの接合部を浅く形成するイオン注入方法を提案する。Ｇｅに不純物をドーピングする過程において、キセノン（Ｘｅ）イオン注入によりＧｅ表面近傍をアモルファス化するプレアモルファス化処理を行なった後に所要の不純物をイオン注入すれば、浅い接合部を得ることが出来る。
【選択図】図１
A key technology for realizing a germanium (Ge) semiconductor device that can be expected to be processed at high speed is a method for controlling the diffusion depth of an impurity doped into a junction. Ge has a higher dopant diffusion rate than silicon, and the ion implantation method used in the conventional Si-based semiconductor device manufacturing has resulted in an excessive junction depth and has failed to produce a practical Ge device. An ion implantation method capable of obtaining a shallow junction in a Ge semiconductor device has been studied.
The present invention proposes an ion implantation method for forming a shallow junction of a Ge semiconductor device. In the process of doping impurities into Ge, a shallow junction can be obtained by ion-implanting required impurities after performing a preamorphization process in which the vicinity of the Ge surface is amorphized by xenon (Xe) ion implantation.
[Selection] Figure 1
Description
本発明は、発明はゲルマニウム（Ge)半導体デバイスの製造技術、特に接合部形成時の不純物（ドーパント）イオン注入に関する。 The present invention relates to a manufacturing technique of a germanium (Ge) semiconductor device, and more particularly to impurity (dopant) ion implantation at the time of forming a junction.
電界効果トランジスター（MOS FETなど）を始めとする半導体デバイスはより高速動作するものが求められている。ゲルマニウム（以下Geと呼ぶ）半導体デバイスは、動作高速化の要求に対応するものとして注目されている。現在半導体材料として最も広く使用されるシリコン（Si)と比較して高いキャリア移動度を有するGeの使用は、半導体動作高速化実現の有望な手段である。一方Geは不純物の拡散速度がSiより早く、半導体デバイスの接合部、例えばMOSFET素子におけるソース、ドレーン部分の形成工程における不純物注入深さの制御が困難であり、浅い接合部を形成する技術が現状では確立していない。接合部を浅く形成することは半導体デバイス高密度集積化の上で不可欠であるが、現状の技術では高速動作の要求と高密度化の要求を同時に満たすGe半導体デバイスを実現する段階には達していない。１９８０年代にはGe半導体デバイスの研究が活発に行われたがSiデバイスの利用拡大、一般化の進展にともないその後は研究が停滞した。 Semiconductor devices such as field effect transistors (such as MOS FETs) are required to operate at higher speeds. Germanium (hereinafter referred to as Ge) semiconductor devices are attracting attention as a response to the demand for higher operating speed. The use of Ge, which has a higher carrier mobility than silicon (Si), which is currently most widely used as a semiconductor material, is a promising means for realizing high-speed semiconductor operation. On the other hand, Ge has a higher impurity diffusion rate than Si, and it is difficult to control the impurity implantation depth in the formation process of semiconductor device junctions, for example, the source and drain portions of MOSFET elements. In not established. The formation of shallow junctions is indispensable for high-density integration of semiconductor devices, but the current technology has reached the stage of realizing Ge semiconductor devices that satisfy both high-speed operation requirements and high-density requirements simultaneously. Absent. In the 1980s, Ge semiconductor devices were actively researched. However, as the use of Si devices expanded and generalization progressed, research stagnated thereafter.
半導体デバイス高速化の要求の高まりのなかで、Siデバイスの限界のブレークスルーを図るべく、Geへの不純物注入技術の研究が再び活発化している。しかし現状ではGeデバイスを実現するためには不可欠であるGeへの不純物拡散深さの抑制、制御についての実用的な技術は開発されていない現状にある。 With the increasing demand for higher-speed semiconductor devices, research on impurity implantation technology into Ge has become active again in order to break through the limits of Si devices. However, at present, no practical technology has been developed for the suppression and control of impurity diffusion depth into Ge, which is indispensable for realizing Ge devices.
非特許文献１では、Geに対してホウ素（B)およびアンチモン（Sb)を不純物としてイオン注入した後に、SIMS（二次イオン質量分析法）によりGe内への不純物の拡散のプロファイル測定した結果を報告している。またイオン注入後のＧｅ表面近傍の性状を観察し、Ｇｅ表面に生じた荒れと内部に生じた微細な空隙（Void）の存在を観察している。このような表面の荒れと微細な空隙の存在の結果、注入した不純物がGe 表面から深い部分まで浸入していることを認めている。非特許文献１で行なったイオン注入の方法は現在Si半導体デバイス製造工程で一般的に適用されている方法を踏襲したものであるが、Siでは実用的に使用されている技術によってはGe半導体の接合部を所望の深さで形成することが困難であることを示している。 In Non-Patent Document 1, after ion implantation of boron (B) and antimony (Sb) as impurities into Ge, the result of profile measurement of impurity diffusion into Ge by SIMS (secondary ion mass spectrometry) is shown. Reporting. In addition, the properties in the vicinity of the Ge surface after ion implantation are observed, and the presence of roughness generated on the Ge surface and fine voids (Void) generated inside is observed. As a result of such surface roughness and the presence of fine voids, it is recognized that the implanted impurities have penetrated deep from the Ge surface. The ion implantation method performed in Non-Patent Document 1 follows the method that is generally applied in the current Si semiconductor device manufacturing process, but depending on the technology that is practically used in Si, This indicates that it is difficult to form the joint at a desired depth.
非特許文献１ではさらに、イオン注入前にGe表面にSiO2（二酸化ケイ素）膜を形成し、その上からイオン注入を行なった結果を報告している。SiＯ2薄膜が存在する場合にはイオン注入によるGe表面の荒れは減少しているが微細な空隙（Void)はSiO2膜なしで注入した場合と同様に生じていることが報告されている。 Non-Patent Document 1 further reports a result of forming an SiO2 (silicon dioxide) film on the Ge surface before ion implantation and performing ion implantation from the SiO2 film. It has been reported that when a SiO2 thin film is present, the roughness of the Ge surface due to ion implantation is reduced, but fine voids are generated as in the case of implantation without the SiO2 film.
非特許文献２は本件発明の発明者が行ったGeへのホウ素（Sb)及び砒素（As)イオンの注入実験の結果を報告している。本発明者は前記非特許文献１と類似の結果を得ている。発明者は前記不純物イオンを注入した後にGe内への不純物拡散深さをSIMS（二次イオン質量分析法）により計測してプロファイルを作成するとともに、シミュレーション（TRIM法）により予測したプロファイルとの比較を行なっている。その結果は図４に示すとおり、不純物イオンのドーズを中位（３ｘ10１４ cm−２程度）に保持してイオン注入した場合のプロファイルはTRIMによるシミュレーション結果と良い一致を示したが、不純物イオンのドーズが高位（３ｘ101５ cm−２程度）になると、プロファイルの計測値とシミュレーション値の乖離が大きくなる結果となった。
Ge半導体デバイスを実現するための接合部形成工程について、不純物イオン注入によって形成する接合部への不純物の拡散深さを制御し、浅接合を形成する方法の提供を本発明の課題とする。 It is an object of the present invention to provide a method for forming a shallow junction by controlling the diffusion depth of impurities into a junction formed by impurity ion implantation in a junction formation process for realizing a Ge semiconductor device.
本発明者は、Ge半導体デバイスの接合部を形成する工程において、該Ge中への不純物の注入（ドーピング）をイオン注入によって行なう際、最初にキセノン（Xe)イオンのイオン注入によりGe表面のアモルファス化（プレアモルファス化）し、その後にドーパント（ドーピング対象不純物）イオンをイオン注入することにより、Ge半導体デバイス接合部における不純物の拡散深さを抑制し、浅い接合部を形成する方法を発明した。なお、本発明の対象であるGe半導体デバイスとはGeの結晶体単体上に形成するデバイスのみでなく、ケイ素（Si)の結晶上に成長させたGe結晶の膜あるいは絶縁物上に成長させたGe結晶の膜（GeOI)等を使用したデバイスも含むものとする。なお、特許文献１には不純物ドーピング前に半導体素材のアモルファス化を行なう発明が記載されているが、キセノン（Ｘｅ）によるアモルファス化の記載はない。 In the process of forming a junction part of a Ge semiconductor device, the present inventor first performs an impurity implantation (doping) into the Ge by ion implantation. First, the surface of the Ge is amorphous by ion implantation of xenon (Xe) ions. Invented a method of forming a shallow junction by reducing the impurity diffusion depth in the Ge semiconductor device junction by ionizing (pre-amorphizing) and then implanting dopant (impurity to be doped) ions. The Ge semiconductor device which is the subject of the present invention is not only a device formed on a Ge crystal body alone, but also grown on a Ge crystal film or insulator grown on a silicon (Si) crystal. A device using a Ge crystal film (GeOI) or the like is also included. Note that Patent Document 1 describes an invention in which a semiconductor material is amorphized before impurity doping, but there is no description of amorphization by xenon (Xe).
本発明者の行なった実験によれば、Ge表面をSiO2で被覆してPbSb等のイオン注入を行なった場合には図５４に示すようにTRIMによりシミュレーションしたプロフィル（Ge表面からのイオン拡散深さと拡散イオン濃度の関係）とSIMSによって計測したプロファイルに大きな相違はなく一致している。一方図４５に示すようにＳｉＯ２で被膜しない場合には注入イオンドーズが３ｘ１０14ｃｍ−２ではＴＲＩＭとＳＩＭＳによるプロファイルの相違は少ないが、ドーズ３ｘ１０1５ｃｍ−２でイオン注入した場合では前記プロファイルの相違は大きくかつ不純物の拡散深さも深いことが確認される。また図５４からSiO2皮膜で被覆した後にイオン注入を行なった場合にはGe内へのイオン拡散も表面から浅い部分に留まっていることが確認された。
According to experiments conducted by the present inventors, when the Ge surface was coated with SiO2 and ion implantation of PbSb or the like was performed, a profile simulated by TRIM (the ion diffusion depth from the Ge surface and The relationship between the diffusion ion concentration) and the profile measured by SIMS are in good agreement. On the other hand, as shown in FIG. 45, when the film is not coated with
Ge表面をSiO2で被覆しない場合と被覆する場合におけるイオン注入後のGe断面のTEM（Transmission Electron Microscope)観察によれば、SiO2被膜のが無い場合にはGe表面に面の荒れが生ずるのに対して、SiO2で被覆してイオン注入した場合には高ドーズのイオン注入でも荒れが見られないことが観察された。この結果、イオン注入によりGe表面に生ずる荒れがＴＲＩＭシミュレーションによるプロフィルとＳＩＭＳ計測プロファイルの相違および拡散深さを増加させる原因であることが推定された。イオン注入後のGe表面の荒れの低減、すなわちイオン拡散深さを抑制するうえでSiO2で被覆することは大きい効果が見られるものの、SiO2被覆へのイオン注入によりGe表面にエッチングを発生する可能性が大きく、微細デバイスへの使用は疑問がある。 According to TEM (Transmission Electron Microscope) observation of the Ge cross-section after ion implantation when the Ge surface is not coated with SiO2, surface roughness occurs on the Ge surface when there is no SiO2 coating. In addition, it was observed that when ion implantation was performed while coating with SiO2, no roughness was observed even with high dose ion implantation. As a result, it was estimated that the roughness generated on the Ge surface by ion implantation was the cause of the difference between the profile obtained by the TRIM simulation and the SIMS measurement profile and the diffusion depth. Although reducing the roughness of the Ge surface after ion implantation, that is, covering with SiO2 has a great effect on suppressing the ion diffusion depth, there is a possibility that etching will occur on the Ge surface by ion implantation into the SiO2 coating. There is a doubt about its use in fine devices.
イオン注入によりGe表面の荒れを生じさせず、注入イオン拡散深さを抑制する対策としてキセノン（Xe)をGe表面にイオン注入してGeをアモルファス化し（プレアモルファス化）、その後に目的の不純物（As、SbPbなど）をイオン注入する方法の効果を確認する実験を行なった。Xeイオン注入によりGeをアモルファス化させた場合のGe表面の荒れ状態を確認する目的で０．５％、５％、５０％と濃度を変えたフッ酸（HF)中での処理後に水洗したGeウエファにXeイオン注入ドーズ３ｘ１０1５ｃｍ−２、注入エネルギー２０KeVの条件でイオン注入を行なった。HF濃度５０％の溶液で処理したGeウエファに対するXeイオン注入後のGe表面荒さをAMF(Atomic Force Microscope)で測定した結果、Ge表面の凹凸高さの平均（Ra値と呼ぶ）は４．２４nm（ナノメートル）であり、凹凸のピーク値（P-V値と呼ぶ）は８．０４nmであったが、５％濃度HF溶液でGeウエファを処理した後にＸｅイオン注入を行なった場合はRa値０．８５nm, P-V値３．４nmと荒れの少ない十分に平坦な表面状態となった。Xeイオン注入によるプレアモルファス化を行なわずに直接Ｓｂをイオン注入した場合と比較して大幅なGe表面荒れの抑制効果が確認された。Xeと言う反応性に乏しい元素では、イオン照射誘起有機脱離脱理がおきにくく、その結果Ge表面荒れの抑制効果をもたらしているものと考えられる。
As a measure to suppress implantation ion diffusion depth without causing roughening of the Ge surface by ion implantation, xenon (Xe) is ion-implanted into the Ge surface to make it amorphous (pre-amorphization), and then the target impurity ( An experiment was conducted to confirm the effect of the ion implantation method of As, SbPb, and the like. Ge washed with water after treatment in hydrofluoric acid (HF) with different concentrations of 0.5%, 5%, and 50% for the purpose of confirming the rough state of the Ge surface when Ge is made amorphous by Xe ion implantation The wafer was ion-implanted under the conditions of Xe ion implantation dose 3 × 10 15 cm −2 and
前記のXeイオン注入によるプレアモルファス化の後でAsイオン注入を行ない、その後にアニーリングを行なった。結果は図１に示す通りであって、５００℃でのアニーリング後のGe内へのAsイオン拡散深さは最大でも約３０nmであったが、Xeイオン注入によるプレアモルファス化処理を経由せずにAsイオン注入を行なった場合の拡散深さは４５nm以上に達し、Xeイオン注入によるプレアモルファス化がGe内へのドーパントイオン拡散深さの抑制に効果的であることを確認した。 After pre-amorphization by the Xe ion implantation, As ion implantation was performed, and then annealing was performed. The result is as shown in FIG. 1, and the As ion diffusion depth into Ge after annealing at 500 ° C. was about 30 nm at the maximum, but without going through the pre-amorphization process by Xe ion implantation. When As ion implantation was performed, the diffusion depth reached 45 nm or more, and it was confirmed that preamorphization by Xe ion implantation was effective in suppressing the dopant ion diffusion depth into Ge.
上掲００１１に記載した図１において５００℃でアニーリングした後のGe内でのAsイオンの拡散プロファイルを拡大して図２に示す。図２によればXeによるプレアモルリファス化を行なう場合のAsイオンのGe内拡散深さの最大値は、プレアモルファス化を行なわない場合の相当する値より小さいが、拡散深さ２７nm以下では、プレアモルファス化を行なわない場合の拡散がより浅い傾向にある。この原因はXeイオン注入によりGe内に発生した微細球状空隙にAsイオンが拡散したためと推察される。TRIMによりXeイオン注入によるプロファイルをシミュレーションした結果は図３に示すとおりであって、Xeイオン注入によるXeイオンのGe内拡散プロファイルはGe表面から１０ｎｍでピークを示ししている。この事実はXeイオン注入後に生ずる空隙の拡散深さ計測値の平均値が１０nmであることと対応している。従ってXe注入ドーズを減少させにより残存する空隙の発生を抑制すれば、図２の現象、すなわち拡散深さ２７nm以下において、プレアモルファス化を行なう場合の方が拡散がより深くなる傾向を排除することが可能である。 FIG. 2 is an enlarged view of the diffusion profile of As ions in Ge after annealing at 500 ° C. in FIG. 1 described above. According to FIG. 2, the maximum diffusion depth of As ions in Ge when preamorphous refining by Xe is performed is smaller than the corresponding value when preamorphization is not performed, but at a diffusion depth of 27 nm or less. The diffusion without preamorphization tends to be shallower. This is presumably because As ions diffused into fine spherical voids generated in Ge by Xe ion implantation. The result of simulating the profile by Xe ion implantation by TRIM is as shown in FIG. 3, and the Xe ion diffusion profile in Xe by Xe ion implantation shows a peak at 10 nm from the Ge surface. This fact corresponds to the average value of the measured value of the diffusion depth of the void generated after Xe ion implantation being 10 nm. Therefore, if the generation of remaining voids is suppressed by reducing the Xe implantation dose, the phenomenon of FIG. 2, that is, the tendency to deepen the diffusion when preamorphization is performed at a diffusion depth of 27 nm or less is eliminated. Is possible.
図５は注入イオンドーズを種々変更してGeへのXeイオン注入を行なった場合のプロファイルである。図５においてXeイオン注入によりアモルファス化されたGe表面近傍の拡散イオン濃度は１ｘ１０１８（ｃｍ−３）がクリティカァルであることが分かった。さらに図４によればクリティカルなXe濃度は１ｘ１０１８（ｃｍ−３）を確保するイオン注入ドーズは１ｘ１０１４（ｃｍ−２）で十分であることが分かる。図１及び２に示めしたプロファイルはXeイオン注入によるプレアモルファス過程において、Ｘｅイオン注入ドーズを３ｘ１０１５（ｃｍ−２）と高い値で行なった結果であり、ドーズを１ｘ１０１４（ｃｍ−２）程度に低減することにより、図２に示めす、プレアモルファス化を行なった場合のドーパント拡散深さが、プレアモルファス化行なわない場合より大きくなる現象を解決できると考えられる。 FIG. 5 shows profiles obtained when Xe ion implantation is performed on Ge with various implantation ion doses. In FIG. 5, it was found that 1 × 10 18 (cm −3) is the critical diffusion ion concentration in the vicinity of the Ge surface that has been made amorphous by Xe ion implantation. Further, according to FIG. 4, it is understood that 1 × 10 14 (cm −2) is sufficient as the ion implantation dose for securing the critical Xe concentration of 1 × 10 18 (cm −3). The profile shown in FIGS. 1 and 2 is a result of performing the Xe ion implantation dose at a high value of 3 × 10 15 (cm −2) in the pre-amorphous process by Xe ion implantation, and the dose is about 1 × 10 14 (cm −2). By reducing this, it is considered that the phenomenon shown in FIG. 2 in which the dopant diffusion depth when preamorphization is performed becomes larger than when the preamorphization is not performed can be solved.
本発明はGeデバイス製造の接合部形成工程において、Xeイオン注入によるプレアモルファス化後にドーパントイオン注入する方法であって、従来技術では達成できなかったGe半導体デバイスの接合厚さを浅くする課題を解決し、Si基板の半導体デバイスより高速動作可能なＧｅ半導体デバイスを高い集積度で製造することを可能にする利点がある。 The present invention is a method of implanting dopant ions after pre-amorphization by Xe ion implantation in a Ge device manufacturing junction forming step, which solves the problem of reducing the junction thickness of a Ge semiconductor device that could not be achieved by the prior art However, there is an advantage that a Ge semiconductor device capable of operating at a higher speed than a semiconductor device of a Si substrate can be manufactured with a high degree of integration.
本発明によるGe半導体デバイスの接合形成のためのイオン注入の実施形態を説明する。イオン注入前のGeウエハの面処理としてフッ酸（HF)の０．５％水溶液で処理し、その後水洗する。水洗中のGeの酸化を防止するために、水洗時間は約５秒とする。 An embodiment of ion implantation for forming a junction of a Ge semiconductor device according to the present invention will be described. As a surface treatment of the Ge wafer before ion implantation, it is treated with a 0.5% aqueous solution of hydrofluoric acid (HF) and then washed with water. In order to prevent oxidation of Ge during washing, the washing time is about 5 seconds.
前記の水洗したGeに対して、注入エネルギー２０KeV、注入ドーズ３ｘ１０１５（ｃｍ−２）の条件でXeイオン注入を行い、Ge表面近傍をアモルファス化する。ついでドーパントとしてAsを注入エネルギー５KeV、ドーズ１ｘ１０１５（ｃｍ−２）の条件でイオン注入する。 Xe ion implantation is performed on the water-washed Ge under the conditions of an implantation energy of 20 KeV and an implantation dose of 3 × 10 15 (cm −2) to make the vicinity of the Ge surface amorphous. Next, As is ion-implanted as a dopant under conditions of an implantation energy of 5 KeV and a dose of 1 × 10 15 (cm −2).
前記Asのイオン注入後に熱処理温度５００℃〜７００℃でアニーリングを行い、アモルファス化したGe表面近傍の再結晶化を行なう。以上説明した工程によりドーピングを行なったGeの試料をアニーリング前とアニーリング後で比較した結果を図１に示す。図１から、Xeイオン注入によるプレアモルファス化後にドーパントをイオン注入しアニーリング温度を５００℃とした場合は、ドーパント拡散深さが３０nmとなり、プレアモルファス化を行なわない場合のそれの４５nmと比較して大きく改善している。同じイオン注入条件でアニーリング温度を６００℃で行なった場合は拡散深さが大きいことが図１から分かる。 After the As ion implantation, annealing is performed at a heat treatment temperature of 500 ° C. to 700 ° C. to recrystallize the vicinity of the amorphous Ge surface. FIG. 1 shows the result of comparison between Ge samples doped by the above-described steps before and after annealing. From FIG. 1, when the dopant is ion-implanted after the pre-amorphization by Xe ion implantation and the annealing temperature is 500 ° C., the dopant diffusion depth is 30 nm, which is compared with 45 nm when the pre-amorphization is not performed. Greatly improved. It can be seen from FIG. 1 that the diffusion depth is large when the annealing temperature is 600 ° C. under the same ion implantation conditions.
半導体デバイスの処理速度高速化の要求に対応するためにはＧｅ素材を使用した半導体デバイスの実用化が期待されている。ＧｅはＳｉに比較して化学的活性が高く、特に接合形成のために注入する不純物の拡散速度が速いことから接合を浅くすることが難しいという技術的な問題点があり、工業的にＧｅデバイスを製造する技術は確立されていない。本発明はＧｅデバイスの製造のキーとなるドーピング深さの抑制、制御を可能とする技術を提供するものであって産業上利用価値が大きい。 In order to meet the demand for higher processing speed of semiconductor devices, practical use of semiconductor devices using Ge materials is expected. Ge has high technical activity compared to Si, and there is a technical problem that it is difficult to make the junction shallow because the diffusion rate of impurities implanted for junction formation is high. The technology to manufacture is not established. The present invention provides a technique that makes it possible to suppress and control the doping depth, which is a key for the manufacture of Ge devices, and has great industrial utility value.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006215556A JP2008041988A (en) | 2006-08-08 | 2006-08-08 | Germanium (Ge) semiconductor device manufacturing method. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006215556A JP2008041988A (en) | 2006-08-08 | 2006-08-08 | Germanium (Ge) semiconductor device manufacturing method. |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008041988A true JP2008041988A (en) | 2008-02-21 |
Family
ID=39176663
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006215556A Pending JP2008041988A (en) | 2006-08-08 | 2006-08-08 | Germanium (Ge) semiconductor device manufacturing method. |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2008041988A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2001107A2 (en) | 2007-06-08 | 2008-12-10 | Nissan Motor Co., Ltd. | Motor and motor system |
| WO2010103687A1 (en) * | 2009-03-09 | 2010-09-16 | 株式会社 東芝 | Semiconductor device and method for manufacturing same |
| JP2017139312A (en) * | 2016-02-03 | 2017-08-10 | 株式会社Ｓｃｒｅｅｎホールディングス | Junction formation method |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004537856A (en) * | 2001-08-01 | 2004-12-16 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | Implantation for pre-amorphization with xenon (Xe) |
| JP2005129930A (en) * | 2003-10-17 | 2005-05-19 | Interuniv Micro Electronica Centrum Vzw | Method for providing a hierarchical structure of activated impurities in a semiconductor substrate |
| JP2005209978A (en) * | 2004-01-26 | 2005-08-04 | Fujitsu Ltd | Method for manufacturing thin film semiconductor device |
| WO2006047442A1 (en) * | 2004-10-25 | 2006-05-04 | Texas Instruments Incorporated | Solid phase epitaxy recrystallization by laser annealing |
| JP2007150296A (en) * | 2005-11-28 | 2007-06-14 | Internatl Business Mach Corp <Ibm> | CMOS circuit incorporating passive element with low contact resistance and method for forming the same |
-
2006
- 2006-08-08 JP JP2006215556A patent/JP2008041988A/en active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004537856A (en) * | 2001-08-01 | 2004-12-16 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | Implantation for pre-amorphization with xenon (Xe) |
| JP2005129930A (en) * | 2003-10-17 | 2005-05-19 | Interuniv Micro Electronica Centrum Vzw | Method for providing a hierarchical structure of activated impurities in a semiconductor substrate |
| JP2005209978A (en) * | 2004-01-26 | 2005-08-04 | Fujitsu Ltd | Method for manufacturing thin film semiconductor device |
| WO2006047442A1 (en) * | 2004-10-25 | 2006-05-04 | Texas Instruments Incorporated | Solid phase epitaxy recrystallization by laser annealing |
| JP2008518483A (en) * | 2004-10-25 | 2008-05-29 | テキサス インスツルメンツ インコーポレイテッド | Solid phase epitaxial growth by laser annealing (epitaxy) recrystallization |
| JP2007150296A (en) * | 2005-11-28 | 2007-06-14 | Internatl Business Mach Corp <Ibm> | CMOS circuit incorporating passive element with low contact resistance and method for forming the same |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2001107A2 (en) | 2007-06-08 | 2008-12-10 | Nissan Motor Co., Ltd. | Motor and motor system |
| WO2010103687A1 (en) * | 2009-03-09 | 2010-09-16 | 株式会社 東芝 | Semiconductor device and method for manufacturing same |
| JP2012099510A (en) * | 2009-03-09 | 2012-05-24 | Toshiba Corp | Semiconductor device and method of manufacturing the same |
| JP2017139312A (en) * | 2016-02-03 | 2017-08-10 | 株式会社Ｓｃｒｅｅｎホールディングス | Junction formation method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI721033B (en) | Method of doping substrate and doping semiconductor device and system for doping substrate | |
| US6037640A (en) | Ultra-shallow semiconductor junction formation | |
| US6632728B2 (en) | Increasing the electrical activation of ion-implanted dopants | |
| US7169675B2 (en) | Material architecture for the fabrication of low temperature transistor | |
| US8785286B2 (en) | Techniques for FinFET doping | |
| US9246006B2 (en) | Recrystallization of source and drain blocks from above | |
| US20080023732A1 (en) | Use of carbon co-implantation with millisecond anneal to produce ultra-shallow junctions | |
| WO2010011293A1 (en) | Metal oxide semiconductor devices having implanted carbon diffusion retardation layers and methods for fabricating the same | |
| TW201530622A (en) | Method of processing a semiconductor device and method of forming a fin field effect transistor | |
| TW201916251A (en) | Methods of forming soi substrates | |
| CN100442444C (en) | Method for providing a semiconductor substrate having an active dopant layer structure | |
| KR100991213B1 (en) | Method for producing germanium on insulator structure, germanium on insulator structure manufactured by the method and transistor using the same | |
| WO2002086953A1 (en) | Methods for forming ultrashallow junctions with low sheet resistance | |
| US20060014350A1 (en) | Method for fabricating a semiconductor transistor device having ultra-shallow source/drain extensions | |
| TW200807514A (en) | Plasma doping method and method for fabricating semiconductor device using the same | |
| TWI463569B (en) | Method for fabricating a semiconductor device | |
| JP2008041988A (en) | Germanium (Ge) semiconductor device manufacturing method. | |
| EP1524699A1 (en) | Method for forming MIS semiconductor devices having a notched gate insulator and devices thus obtained | |
| US7429771B2 (en) | Semiconductor device having halo implanting regions | |
| JP3737504B2 (en) | Manufacturing method of semiconductor device | |
| JP3574613B2 (en) | Method for manufacturing semiconductor device | |
| JP3919462B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP5010589B2 (en) | Semiconductor device manufacturing method and semiconductor integrated circuit chip provided with semiconductor device manufactured by the method | |
| WO2006041837A1 (en) | Pre-silicidation amorphization in semiconductor device nickel sili cide | |
| Osburn et al. | Ultra-shallow junction formation using very low energy B and BF/sub 2/sources |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20090730 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120711 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120724 |
|
| A02 | Decision of refusal |
Effective date: 20121120 Free format text: JAPANESE INTERMEDIATE CODE: A02 |