[go: up one dir, main page]

JP2007334071A - 映像信号処理装置および表示装置 - Google Patents

映像信号処理装置および表示装置 Download PDF

Info

Publication number
JP2007334071A
JP2007334071A JP2006166831A JP2006166831A JP2007334071A JP 2007334071 A JP2007334071 A JP 2007334071A JP 2006166831 A JP2006166831 A JP 2006166831A JP 2006166831 A JP2006166831 A JP 2006166831A JP 2007334071 A JP2007334071 A JP 2007334071A
Authority
JP
Japan
Prior art keywords
video signal
input
video
display
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006166831A
Other languages
English (en)
Inventor
Hiroyuki Inokawa
裕幸 井ノ川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2006166831A priority Critical patent/JP2007334071A/ja
Priority to TW096119369A priority patent/TWI376143B/zh
Priority to US11/818,289 priority patent/US8212797B2/en
Priority to KR1020070058856A priority patent/KR20070120054A/ko
Priority to CNB2007101094260A priority patent/CN100541602C/zh
Publication of JP2007334071A publication Critical patent/JP2007334071A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/45Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/434Disassembling of a multiplex stream, e.g. demultiplexing audio and video streams, extraction of additional data from a video stream; Remultiplexing of multiplex streams; Extraction or processing of SI; Disassembling of packetised elementary stream
    • H04N21/4347Demultiplexing of several video streams
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/20Servers specifically adapted for the distribution of content, e.g. VOD servers; Operations thereof
    • H04N21/23Processing of content or additional data; Elementary server operations; Server middleware
    • H04N21/236Assembling of a multiplex stream, e.g. transport stream, by combining a video stream with other content or additional data, e.g. inserting a URL [Uniform Resource Locator] into a video stream, multiplexing software data into a video stream; Remultiplexing of multiplex streams; Insertion of stuffing bits into the multiplex stream, e.g. to obtain a constant bit-rate; Assembling of a packetised elementary stream
    • H04N21/2365Multiplexing of several video streams
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/44Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs
    • H04N21/4402Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display
    • H04N21/440263Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream or rendering scenes according to encoded video stream scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display by altering the spatial resolution, e.g. for displaying on a connected PDA
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/443OS processes, e.g. booting an STB, implementing a Java virtual machine in an STB or power management in an STB
    • H04N21/4438Window management, e.g. event handling following interaction with the user interface
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/222Studio circuitry; Studio devices; Studio equipment
    • H04N5/262Studio circuits, e.g. for mixing, switching-over, change of character of image, other special effects ; Cameras specially adapted for the electronic generation of special effects
    • H04N5/265Mixing

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Human Computer Interaction (AREA)
  • Software Systems (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

【課題】システム構成に応じてマルチ画面数(ウインドウ数)を容易に変更できるようにする。
【解決手段】ビデオ入力回路部11、フレームメモリ部12、CPU13、メモリ制御部14および合成部15を基本構成とする映像信号処理装置10をモジュール化し、このモジュールを映像信号の入力数に対応した数だけカスケード接続してマルチ画面の表示装置を実現する。
【選択図】図1

Description

本発明は、映像信号処理装置および表示装置に関し、特に1表示画面上に複数画面(マルチ画面)を表示させるための信号処理を行う映像信号処理装置および当該映像信号処理装置を用いたマルチ画面表示装置に関する。
近年、表示装置の画面が大型化してきている。また、表示画像が高精細になる分、多くの情報量を表示できるようになってきている。一方で、特に大画面の表示装置の一つとして、1つの表示画面上に複数の画面(マルチ画面)を表示させるいわゆるマルチ画面(マルチウインドウ)表示装置がある(例えば、特許文献1参照)。
特開2001−100718号公報
4画面のマルチ画面を実現する場合の従来例に係る映像信号処理装置の基本構成を図4に示す。この映像信号処理装置は、4画面に対応して設けられた4つのビデオ入力回路部101A,101B,101C,101D、4つのフレームメモリ部102A,102B,102C,102Dおよび合成(MIX)部103を有する構成となっている。なお、ここでは図面の簡略化のため、フレームメモリ部102A,102B,102C,102Dの書き込み/読み出しのタイミング制御を行う制御系については図示を省略している。
ビデオ入力回路部101A,101B,101C,101Dは、アナログ映像信号やデジタル映像信号(DVI(Digital Visual Interface)やSDI(Serial Digital Interface)、HD(High Definition)−SDI信号等)の各種ビデオフォーマットを内部で使用するための共通フォーマットの信号、例えばR(赤)G(緑)B(青)信号に変換する。
フレームメモリ部102A,102B,102C,102Dは、インタレース信号をプログレッシブ信号に変換(I/P変換)したり、入力されたビデオのサイズを変更(スケーリング)したりするために用いられる。また、他の信号と重ね合わせるために、基準となる同期信号に合わせて映像信号VIDEO11,VIDEO12,VIDEO13,VIDEO14を出力する。このとき、映像信号VIDEO11,VIDEO12,VIDEO13,VIDEO14は例えば1/4程度に縮小されて出力される。
合成部103は、フレームメモリ部102A,102B,102C,102Dから出力される映像信号VIDEO11,VIDEO12,VIDEO13,VIDEO14を重ね合わせ(合成し)、一つの映像信号VIDEO100として出力する。
図5に、4つの映像信号VIDEO11,VIDEO12,VIDEO13,VIDEO14を一つの映像信号VIDEO100に合成して表示する場合のイメージを示す。
図5から明らかなように、上記構成の映像信号処理装置によれば、多チャンネル(本例では、4チャンネル)で入力される映像信号VIDEO11,VIDEO12,VIDEO13,VIDEO14を一つの表示装置の画面上に表示することができる。
しかしながら、上記構成の従来例に係る映像信号処理装置では、複数チャンネルのビデオ入力に対してビデオ入力回路部101A,101B,101C,101Dが並列的に配置された構成となっているために、その構造からシステム上の入力数に制約があり、汎用性に欠けるものであった。例えば、図4に示すように、4入力のシステム構成を採った場合は、4入力以上映像信号を入力することができなかった。
また、8入力のシステム構成を採った場合は、4入力しか使わないユーザにとっては残りの4入力分の回路部分が不要になるために高価なシステムになってしまう。この場合、残りの4入力分についてはあらかじめ、ビデオ入力回路部およびフレームメモリ部を省略した構成を採ることも可能である。しかし、この場合でも、少なくとも合成器103については最大入力である8入力に対応した構成を採らざるを得ないために、4入力しか使わないユーザにとっては、少なくとも残りの4入力に対応した合成器103の回路部分が不要なものとなる。
そこで、本発明は、コスト的な負担を強いることなく、システム構成に応じてマルチ画面数(ウインドウ数)を容易に変更可能な映像信号処理装置および当該映像信号処理装置を用いた表示装置を提供することを目的とする。
本発明による映像信号処理装置は、第1,第2の入力端子と、前記第2の入力端子から入力される映像信号に基づく表示画像の画サイズを変更するサイズ変更手段と、前記第1の入力端子から入力される映像信号と前記サイズ変更手段を経た映像信号とを合成する合成手段と、前記合成手段で合成された映像信号を出力する出力端子とを備えた構成となっている。
上記構成の映像信号処理装置はモジュール化され、そのモジュールが複数個カスケード接続されてマルチ画面の表示装置を構成する。すなわち、映像信号の入力数に対応した数のモジュールをカスケード接続するだけで、当該入力数の映像信号を相互に重ね合わせてマルチ画面を実現するシステムを簡単に構築できる。
本発明によれば、映像信号の入力数に対応した数のモジュールをカスケード接続するだけで、マルチ画面を実現するシステムを構築できるために、カスケード接続するモジュールの数を変更するだけで、コスト的な負担を強いることなく、マルチ画面数を容易に変更することが可能になる。
以下、本発明の実施の形態について図面を参照して詳細に説明する。
図1は、本発明の一実施形態に係る映像信号処理装置を示すブロック図である。図1に示すように、本実施形態に係る映像信号処理装置10は、ビデオ入力回路部11、フレームメモリ部12、CPU13、メモリ制御部14および合成(MIX)部15を有し、2つの入力端子16,17、各1つの制御端子18および出力端子19を備えてモジュール化、即ち取り付け/取り外し可能な構成要素化されている。
映像信号処理装置10には、入力端子16,17を通してアナログ映像信号またはデジタル映像信号(DVIやSDI、HD−SDI信号等)の第1,第2の入力信号VIDEOa,VIDEObが入力される。ビデオ入力回路部11は、入力端子17を通して入力されるアナログ映像信号やデジタル映像信号の各種ビデオフォーマットを例えばR(赤)G(緑)B(青)信号に変換する。
フレームメモリ部12に対しては、CPU13による制御の下に、ビデオ入力回路部11から出力される映像信号VIDEOb′のメモリ制御部14による書き込み制御が行われ、またその書き込まれた映像信号のメモリ制御部14による読み出し制御が行われる。フレームメモリ部12は、本映像信号処理装置10で合成されて出力される映像信号VIDEOcを表示するための表示装置の画面サイズに対応したメモリ容量を持っている。
CPU13はメモリ制御部14に対して、ビデオ入力回路部11から出力される映像信号VIDEOb′に含まれる同期信号に同期してフレームメモリ部12への映像信号の書き込みタイミングの制御を行い、また入力端子15を通して入力される映像信号VIDEOaに含まれる同期信号に同期してフレームメモリ部12からの映像信号の読み出しタイミングの制御を行う。
CPU13はさらに、本映像信号処理装置10の外部から制御端子18を介して入力される制御信号、例えば映像信号VIDEObを表示する際の画サイズ情報や表示位置情報等の制御情報に基づいて、フレームメモリ部12に対するメモリ制御部14による映像信号の書き込みタイミングおよび読み出しタイミングの制御を行う。
このCPU13による制御の下に実行されるメモリ制御部14による書き込み/読み出し制御により、フレームメモリ部12において、インタレース信号をプログレッシブ信号に変換(I/P変換)したり、入力された映像信号VIDEObに基づく表示画像のサイズを変更(スケーリング)したり、表示画面上における表示位置を決定したりする画像処理が行われる。サイズ変更(拡大/縮小)のための画像処理において、縮小処理を行ったときは、縮小された映像以外の部分については、例えば黒の背景色の信号をフレームメモリ部12から出力するようにする。
合成部15は、入力端子16を通して入力される映像信号VIDEOaと、当該映像信号VIDEOaに同期してフレームメモリ部12から出力される映像信号VIDEOb″とを重ね合わせて、映像信号VIDEOcとして出力端子19からモジュール(本映像信号処理装置10)の外部へ出力する。このとき、映像信号VIDEOaは、フレームメモリ部12から出力される映像信号VIDEOb″と同じプログレッシブ信号であることが前提となる。
かかる構成のモジュール化された映像信号処理装置10を用いて、当該映像信号処理装置10を複数段カスケード接続する、即ち階層状に多段接続することにより、前段のモジュールから出力される映像信号VIDEOaに対して自段のモジュールで当該モジュールに入力される映像信号VIDEObと重ね合わせて映像信号VIDEOcを生成し、当該映像信号VIDEOcを次段のモジュールに映像信号VIDEOaとして出力するシステムを構築できる。
この映像信号処理装置10によれば、映像信号の入力数に対応した数のモジュールをカスケード接続するだけで、当該入力数の映像信号を相互に重ね合わせてマルチ画面を実現するシステムを簡単に構築できる。これにより、最終的に構築されるシステムの回路構成としては、入力数に対応した必要最小限の構成で済むことになるとともに、カスケード接続するモジュールの数を変更するだけで、コスト的な負担を強いることなく、マルチ画面数(ウインドウ数)を容易に変更することができる。
また、モジュール個々の合成器15としては、自段のモジュールに入力される映像信号VIDEObと前段のモジュールから出力される映像信号VIDEOaとを重ね合わる、即ち2つの映像信号を重ね合わせるための必要最小限の構成で良いために、モジュール個々の回路構成が非常にシンプルである。その結果、モジュールを複数段カスケード接続して構成されるシステム全体においても、入力される映像信号の各々に対して必要な回路部分によって構成され、非常にシンプルな回路構成となる。
なお、本実施形態では、フレームメモリ部12を用いてCPU13,メモリ制御部14と共に、表示画像の画サイズを変更するサイズ変更手段を構成し、スケーリング処理(表示画像の変更(拡大/縮小)処理)の機能を実現するとしたが、これは一例であり、簡単な縮小処理であれば、フレームメモリに代えてFIR(Finite Impulse Response)フィルタ等を用いることも可能である。要は、このブロックで実現したいのは、入力された映像信号に基づく表示画像を変更(縮小/拡大)することであり、したがってこの変更処理を実現できる機能を持つものであればその構成は問わない。
図2は、例えば4画面のマルチ画面(マルチウインドウ)に対応した本発明の適用例に係るマルチ画面表示装置の構成の概略を示すブロック図である。図2に示すように、本適用例に係るマルチ画面表示装置は、映像信号処理部20、パーソナルコンピュータ30、システムコントローラ40および50を有する構成となっている。
映像信号処理部20は、4画面に対応した4個のモジュール(1)21、モジュール(2)22、モジュール(3)23、モジュール(4)24がカスケード接続された構成となっており、4画面に対応した4つの映像信号VIDEO1,VIDEO2,VIDEO3,VIDEO4を入力としている。
4個のモジュール(1)21、モジュール(2)22、モジュール(3)23、モジュール(4)24は各々、図1に示す映像信号処理装置10と同じ回路構成、即ちビデオ入力回路部11、フレームメモリ部12、CPU13、メモリ制御部14および合成部15を有し、2つの入力端子16,17、各1つの制御端子18および出力端子19を備えてモジュール化された構成となっている。
初段のモジュール(1)21は、映像信号VIDEO1のみを入力とし、当該映像信号VIDEO1に対してインタレース信号をプログレッシブ信号に変換(I/P変換)したり、その表示画像のサイズを変更(スケーリング)したり、表示画面上における表示位置を決定したりする画像処理を行った後、映像信号VIDEO11として次段のモジュール(2)22に対して出力する。
2段目のモジュール(2)22は、自段の入力である映像信号VIDEO2に対して、I/P変換を行ったり、スケーリングを行ったり、表示位置の決定を行ったりした後、前段のモジュール(1)21から出力される映像信号VIDEO11と重ね合わせて、映像信号VIDEO12として次段のモジュール(3)23に対して出力する。
3段目のモジュール(3)23は、自段の入力である映像信号VIDEO3に対して、I/P変換を行ったり、スケーリングを行ったり、表示位置の決定を行ったりした後、前段のモジュール(2)22から出力される映像信号VIDEO12と重ね合わせて、映像信号VIDEO123として最終段のモジュール(4)24に対して出力する。
最終段のモジュール(4)24は、自段の入力である映像信号VIDEO4に対して、I/P変換を行ったり、スケーリングを行ったり、表示位置の決定を行ったりした後、前段のモジュール(3)23から出力される映像信号VIDEO123と重ね合わせて、最終的な合成映像信号VIDEO100として出力する。
図3に、モジュール(1)21、モジュール(2)22、モジュール(3)23、モジュール(4)24の各々から出力される映像信号VIDEO11,VIDEO12,VIDEO123,VIDEO100に基づく1表示画面上の各表示画像の画サイズおよび表示位置の関係の一例を示す。
この映像信号処理部20において、4個のモジュール(1)21、モジュール(2)22、モジュール(3)23、モジュール(4)24の相互間の接続については、ケーブルでカスケード接続しても良いし、専用のシャーシにマザーボードを付け、当該マザーボードにコネクタを複数並べてこれらコネクタを電気的にカスケード接続しても良い。
パーソナルコンピュータ30は、ユーザによる操作の下に、4つの映像信号VIDEO1,VIDEO2,VIDEO3,VIDEO4に基づく各表示画像の画サイズや、1表示画面上の表示位置などを指定するための制御情報(制御信号)をシステムコントローラ40に対して与える。
システムコントローラ40は、CPU等によって構成され、パーソナルコンピュータ30から与えられる制御情報に応じて、映像信号処理部20の全体の制御、具体的にはモジュール(1)21、モジュール(2)22、モジュール(3)23、モジュール(4)24におけるI/P変換、スケーリング、表示位置の決定等の制御を行う。
なお、ここでは、パーソナルコンピュータ30から与えられる制御情報を基に、システムコントローラ40によって映像信号処理部20の全体の制御を行うとしたが、システムコントローラ40を介在させずに、パーソナルコンピュータ30によって直接、モジュール(1)21、モジュール(2)22、モジュール(3)23、モジュール(4)24におけるI/P変換、スケーリング、表示位置の決定等の制御を行う構成を採ることも可能である。
表示部50は、液晶ディスプレイやプラズマディスプレイ等の大画面、一例として、4096(水平方向のピクセル数)×2160(垂直方向のピクセル数)程度の大画面の表示装置からなり、映像表示装置20から出力される合成映像信号VIDEO100に基づく4つの画像を1表示画面上に表示する。なお、表示部50としては、液晶ディスプレイやプラズマディスプレイ等のフラットディスプレイに限られるものではなく、大画面であれば、投射型表示装置など、他の表示装置であっても構わない。
このように、ビデオ入力回路部11、フレームメモリ部12、CPU13、メモリ制御部14および合成部15を基本構成とするモジュールを、映像信号の入力数に対応した数だけカスケード接続してなる映像信号処理部20を用いてマルチ画面表示装置を構成することにより、当該モジュールは、自段のモジュールに入力される映像信号と前段のモジュールから出力される映像信号とを重ね合わる、即ち2つの映像信号を重ね合わせるための必要最小限の回路構成となっているために、映像処理信号装置20全体、ひいてはマルチ画面表示装置全体の回路構成の簡略化を図ることができる。
また、モジュールのカスケード接続に当たって、モジュールが着脱可能なコネクタを電気的にカスケード接続したシステム構成を採ることにより、コネクタへのモジュールの着脱によってカスケード接続するモジュールの数をユーザが任意に設定することができるために、コネクタ数の範囲内において画面数(ウインドウ数)を自由に追加することも可能になる。
このとき、例えば、最大8入力に対応したシステム構成、即ちマザーボード上に8個のコネクタを電気的にカスケード接続したシステム構成において、ユーザが8入力のうちの4入力しか使わないとしても、必要最小限の回路構成のモジュールを4入力に対応して4個セットするだけで良く、残りの4入力分については電気的にカスケード接続されたコネクタが存在するだけであるために、システム全体のコストとしては、最大8入力を使うユーザにとっても、4入力しか使わないユーザにとっても、モジュール数に応じた安いコストで済むことになる。
また、モジュール個々においては、図1での説明から明らかなように、前段のモジュールから出力される映像信号(図2の例では、映像信号VIDEO11,VIDEO12,VIDEO123)に同期させて、自段のモジュールに入力される映像信号(図2の例では、映像信号VIDEO2,VIDEO3,VIDEO4)に対するI/P変換、スケーリング、表示位置の決定等の画像処理が行われるために、モジュールを何段カスケード接続しても全体の遅延は発生せず、任意の画サイズのマルチ画面で構成された出力画面を生成することができる。
ところで、ビデオ編集や、放送局等でのビデオ確認のために、従来は、CRTディスプレイ等、10インチから20インチ程度の画面サイズの表示装置を複数台並べて使用する構成が採られていた。しかし、CRTディスプレイから液晶ディスプレイやプラズマディスプレイ等のフラットディスプレイに移行しつつある現在、業務用のディスプレイが30インチや40インチ、あるいはそれ以上に大画面化する傾向にある。このように、画面サイズが大きくなるに連れて、マルチ画面(マルチウインドウ)の必要性が必然的に高くなってきている。
そこで、本適用例に係るマルチ画面表示装置をビデオ編集や、放送局等でのビデオ確認のために用いることにより、1台のマルチ画面表示装置でビデオ編集や、放送局等でのビデオ確認を実現できるために、CRT(Cathode Ray Tube;陰極線管)ディスプレイ等、10インチから20インチ程度の画面サイズの表示装置を複数台並べて使用するシステム構成に比べて、ディスプレイの設置スペースを減少させることができる。
しかも、モジュールを追加するだけで、ウインドウ数をいくつでも自由に追加することが可能になる。また、ディスプレイがよりピクセル数の多い大画面になった場合であっても、モジュールがスケーリング処理(表示画像の変更(拡大/縮小)処理)の機能を持っており、表示画像のサイズを画面サイズに対応して制御できるために、ディスプレイの大画面化に容易に対応できる。
本発明の一実施形態に係る映像信号処理装置を示すブロック図である。 本発明の適用例に係るマルチ画面表示装置の構成の概略を示すブロック図である。 カスケード接続された4個のモジュールの各々から出力される映像信号VIDEO11,VIDEO12,VIDEO123,VIDEO100に基づく1表示画面上の各表示画像の画サイズおよび表示位置の関係の一例を示す図である。 4画面のマルチ画面を実現する場合の従来例に係る映像信号処理装置の基本構成を示すブロック図である。 4つの映像信号VIDEO11,VIDEO12,VIDEO13,VIDEO14を一つの映像信号VIDEO100に合成して表示する場合のイメージを示す図である。
符号の説明
10…映像信号処理装置、11…ビデオ入力回路部、12…フレームメモリ部、13…CPU、14…メモリ制御部、15…合成部、16,17…入力端子、18…制御端子、19…出力端子、20…映像信号処理部、21,22,23,24…モジュール(映像信号処理装置)、30…パーソナルコンピュータ、40…システムコントローラ、50…表示部

Claims (3)

  1. 第1,第2の入力端子と、
    前記第2の入力端子から入力される映像信号に基づく表示画像の画サイズを変更するサイズ変更手段と、
    前記第1の入力端子から入力される映像信号と前記サイズ変更手段を経た映像信号とを合成する合成手段と、
    前記合成手段で合成された映像信号を出力する出力端子と
    を備えたことを特徴とする映像信号処理装置。
  2. 前記サイズ変更手段は、前記第1の入力端子から入力される映像信号に同期して前記第2の入力端子から入力される映像信号に対する処理を実行する
    ことを特徴とする請求項1記載の映像信号処理装置。
  3. 第1,第2の入力端子と、前記第2の入力端子から入力される映像信号に基づく表示画像の画サイズを変更するサイズ変更手段と、前記第1の入力端子から入力される映像信号と前記サイズ変更手段を経た映像信号とを合成する合成手段と、前記合成手段で合成された映像信号を出力する出力端子とを有するモジュールが複数個カスケード接続されてなる映像信号処理部と、
    前記映像信号処理部の最終段のモジュールから出力される合成映像信号に応じて1表示画面上に前記モジュールの数の画面を表示する表示部と
    を備えたことを特徴とする表示装置。
JP2006166831A 2006-06-16 2006-06-16 映像信号処理装置および表示装置 Pending JP2007334071A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006166831A JP2007334071A (ja) 2006-06-16 2006-06-16 映像信号処理装置および表示装置
TW096119369A TWI376143B (en) 2006-06-16 2007-05-30 Video signal processing device and display
US11/818,289 US8212797B2 (en) 2006-06-16 2007-06-14 Video signal processing device and display
KR1020070058856A KR20070120054A (ko) 2006-06-16 2007-06-15 영상 신호 처리 장치 및 표시 장치
CNB2007101094260A CN100541602C (zh) 2006-06-16 2007-06-18 视频信号处理设备和显示器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006166831A JP2007334071A (ja) 2006-06-16 2006-06-16 映像信号処理装置および表示装置

Publications (1)

Publication Number Publication Date
JP2007334071A true JP2007334071A (ja) 2007-12-27

Family

ID=38861156

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006166831A Pending JP2007334071A (ja) 2006-06-16 2006-06-16 映像信号処理装置および表示装置

Country Status (5)

Country Link
US (1) US8212797B2 (ja)
JP (1) JP2007334071A (ja)
KR (1) KR20070120054A (ja)
CN (1) CN100541602C (ja)
TW (1) TWI376143B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102654993A (zh) * 2011-03-04 2012-09-05 宁波Gqy视讯股份有限公司 拼接显示屏的vga信号显示校正方法
KR101352842B1 (ko) * 2013-02-26 2014-01-17 주식회사 삼알글로벌 영상신호 처리 장치 및 방법
JP2016096496A (ja) * 2014-11-17 2016-05-26 株式会社アイ・オー・データ機器 映像処理装置

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4616135B2 (ja) * 2005-09-21 2011-01-19 オリンパス株式会社 撮像装置および画像記録装置
JP5142837B2 (ja) * 2008-06-10 2013-02-13 キヤノン株式会社 表示制御装置および表示制御方法
JP5454215B2 (ja) * 2010-02-22 2014-03-26 ソニー株式会社 送信装置、送信方法、受信装置、受信方法及び信号伝送システム
CN102184723A (zh) * 2011-03-28 2011-09-14 广东威创视讯科技股份有限公司 多屏拼接处理系统回显装置和回显方法
CN102737614A (zh) * 2011-04-13 2012-10-17 宁波奇科威智能科技有限公司 在拼接屏上实现多层图像显示的方法及其拼接屏
CN102883109B (zh) * 2011-07-12 2016-10-05 锋厚科技股份有限公司 影像信号发送装置、接收装置、传输系统及其方法
CN102708842B (zh) * 2012-06-08 2014-09-17 宁波Gqy视讯股份有限公司 拼接屏图像处理器
CN104332153A (zh) * 2013-07-22 2015-02-04 浙江大华技术股份有限公司 一种视频播放方法及装置
TWI610292B (zh) * 2015-11-19 2018-01-01 瑞鼎科技股份有限公司 驅動電路及其運作方法
CN106371787A (zh) * 2016-08-31 2017-02-01 北京时代奥视科技股份有限公司 信号处理装置
JP2020098420A (ja) * 2018-12-17 2020-06-25 ソニー株式会社 画像処理装置、画像処理方法及びプログラム
CN112732286B (zh) * 2019-10-14 2024-05-24 纬联电子科技(中山)有限公司 显示装置与其固件更新方法
CN113141474B (zh) * 2020-01-16 2023-03-14 西安诺瓦星云科技股份有限公司 视频处理方法、装置和系统
KR102708771B1 (ko) 2020-05-25 2024-09-20 삼성전자주식회사 디스플레이 구동 장치 및 디스플레이 구동 장치를 포함하는 디스플레이 장치
CN114449179B (zh) * 2020-10-19 2024-05-28 海信视像科技股份有限公司 显示设备及人像混合方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02285393A (ja) * 1989-04-26 1990-11-22 Matsushita Electric Ind Co Ltd 並列型マルチ動画像表示装置
US5249049A (en) 1990-06-01 1993-09-28 Thomson Consumer Electronics, Inc. Managing letterbox displays
JPH06274411A (ja) 1993-03-18 1994-09-30 Fujitsu Ltd 記憶容量拡張機能付き半導体記憶装置
AU740560B2 (en) * 1996-06-26 2001-11-08 Sony Electronics Inc. System and method for overlay of a motion video signal on an analog video signal
JPH10124285A (ja) 1996-10-24 1998-05-15 Toshiba Corp 画像オーバレイ装置およびオーバレイ表示方法
US5995146A (en) * 1997-01-24 1999-11-30 Pathway, Inc. Multiple video screen display system
US5914757A (en) * 1997-04-21 1999-06-22 Philips Electronics North America Corporation Synchronization of multiple video and graphic sources with a display using a slow PLL approach
JP3744124B2 (ja) 1997-06-19 2006-02-08 松下電器産業株式会社 画面制御装置
JP3937564B2 (ja) * 1998-03-24 2007-06-27 三菱電機株式会社 ディジタルビデオ受信装置
US7148909B2 (en) * 1998-05-27 2006-12-12 Canon Kabushiki Kaisha Image display system capable of displaying and scaling images on plurality of image sources and display control method therefor
JP2000083201A (ja) * 1998-09-04 2000-03-21 Sony Corp 映像機器
US6636222B1 (en) * 1999-11-09 2003-10-21 Broadcom Corporation Video and graphics system with an MPEG video decoder for concurrent multi-row decoding
US7051287B1 (en) * 1998-12-14 2006-05-23 Canon Kabushiki Kaisha Display device with frame reduction, display control method thereof, and storage medium
JP2001100718A (ja) 1999-09-30 2001-04-13 Sony Corp 表示装置及びそれを用いたマルチ画面表示装置
EP1102211A3 (en) * 1999-11-19 2006-09-13 Matsushita Electric Industrial Co., Ltd. Image processor, method of providing image processing services and order processing method
JP2001282173A (ja) 2000-03-31 2001-10-12 Sony Corp 映像表示装置及び映像表示方法
JP3504210B2 (ja) 2000-03-31 2004-03-08 理想科学工業株式会社 画像処理装置
TWI282957B (en) * 2000-05-09 2007-06-21 Sharp Kk Drive circuit, and image display device incorporating the same
ATE339851T1 (de) * 2000-10-19 2006-10-15 Sanyo Electric Co Bilddatenausgabevorrichtung und empfangsvorrichtung
JP4672856B2 (ja) * 2000-12-01 2011-04-20 キヤノン株式会社 マルチ画面表示装置及びマルチ画面表示方法
DE10232372B3 (de) * 2002-07-17 2004-01-22 Micronas Gmbh Verfahren zur Interpolation eines Bildpunktes einer Zwischenzeile eines Halbbildes
US7656461B2 (en) * 2003-03-27 2010-02-02 Sony Corporation Method of and apparatus for utilizing video buffer in a multi-purpose fashion to extend the video buffer to multiple windows
JP2005156731A (ja) 2003-11-21 2005-06-16 Fujitsu General Ltd 信号処理装置
US7486337B2 (en) * 2003-12-22 2009-02-03 Intel Corporation Controlling the overlay of multiple video signals
JP2006106358A (ja) 2004-10-05 2006-04-20 Astro Design Inc マルチウィンドウ表示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102654993A (zh) * 2011-03-04 2012-09-05 宁波Gqy视讯股份有限公司 拼接显示屏的vga信号显示校正方法
KR101352842B1 (ko) * 2013-02-26 2014-01-17 주식회사 삼알글로벌 영상신호 처리 장치 및 방법
WO2014133270A1 (en) * 2013-02-26 2014-09-04 Tvlogic Co., Ltd. Apparatus and method for processing video signal
JP2016096496A (ja) * 2014-11-17 2016-05-26 株式会社アイ・オー・データ機器 映像処理装置

Also Published As

Publication number Publication date
TW200830888A (en) 2008-07-16
CN100541602C (zh) 2009-09-16
KR20070120054A (ko) 2007-12-21
US20070291167A1 (en) 2007-12-20
TWI376143B (en) 2012-11-01
CN101089947A (zh) 2007-12-19
US8212797B2 (en) 2012-07-03

Similar Documents

Publication Publication Date Title
CN100541602C (zh) 视频信号处理设备和显示器
KR100386579B1 (ko) 멀티 소스용 포맷 변환 장치
JP5950554B2 (ja) 表示装置、情報処理装置、及びそれらの制御方法、投影システム、プログラム、並びに記憶媒体
US20050057434A1 (en) Multi screen display system and control method thereof
JP5494013B2 (ja) 画像処理装置、投写型表示装置、映像表示システム、画像処理方法、コンピュータープログラム
JP2001255862A (ja) オーバレイ画像処理装置およびオーバレイ画像表示装置
CN101276574A (zh) 影像合成装置及影像输出装置
JPH0832904A (ja) マルチパネル表示システム
JP2018093305A (ja) 表示装置及びその制御方法、プログラム、記憶媒体
CN101087433A (zh) 一种多画面组合电视墙显示画面的方法
CN114125328A (zh) 一种多源输入的多屏幕拼接系统、方法及显示装置
US8446529B2 (en) Image display apparatus
KR100642505B1 (ko) 멀티스크린 디스플레이 시스템 및 그 제어방법
CN215182980U (zh) 双屏显示控制电路、设备及拼接屏显示控制电路、设备
JP3685668B2 (ja) マルチスクリーン用画面合成装置
JPH07261721A (ja) マルチ映像システム
JP2007206356A (ja) 映像表示システム
US20080055201A1 (en) Panel interface device, LSI for image processing, digital camera and digital equipment
JP6534243B2 (ja) 映像処理装置
JP2007318484A (ja) 投写装置および画像表示システム
CN100512373C (zh) 一种隔行显示防闪烁方法及装置
JP2004538741A (ja) 複数セットの多重チャネルデジタル画像を組み合わせる方法及びバスインタフェース技術
KR100951718B1 (ko) 멀티비전의 디스플레이 제어 방법 및 시스템
CN211019069U (zh) 视频转换装置和多视频显示投影仪
JP2011139249A (ja) 表示装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080422

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090416

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090526