[go: up one dir, main page]

JP2007318111A - Semiconductor device and electronic apparatus using the same - Google Patents

Semiconductor device and electronic apparatus using the same Download PDF

Info

Publication number
JP2007318111A
JP2007318111A JP2007115730A JP2007115730A JP2007318111A JP 2007318111 A JP2007318111 A JP 2007318111A JP 2007115730 A JP2007115730 A JP 2007115730A JP 2007115730 A JP2007115730 A JP 2007115730A JP 2007318111 A JP2007318111 A JP 2007318111A
Authority
JP
Japan
Prior art keywords
photoelectric conversion
conversion element
transistor
thin film
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007115730A
Other languages
Japanese (ja)
Other versions
JP4750070B2 (en
Inventor
Tatsuya Arao
達也 荒尾
Atsushi Hirose
篤志 広瀬
Kazuo Nishi
和夫 西
Hirosuke Sugawara
裕輔 菅原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2007115730A priority Critical patent/JP4750070B2/en
Publication of JP2007318111A publication Critical patent/JP2007318111A/en
Application granted granted Critical
Publication of JP4750070B2 publication Critical patent/JP4750070B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Light Receiving Elements (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a photoelectric conversion device having a wide detectable illuminance without widening a range of an output voltage or an output current. <P>SOLUTION: There are provided a photoelectric conversion element, a photoelectric conversion device including an amplifier circuit electrically connected to the photoelectric conversion element, and a bias switching means for inverting a bias applied to the photoelectric conversion device, and by using the bias switching means, the bias applied to the photoelectric conversion device is inverted, it is possible to widen a detectable illuminance of the photoelectric conversion device without widening a range of an output voltage or an output current. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、半導体装置に関し、特に光電変換装置とトランジスタとを有する半導体装置に関する。また、半導体装置を用いた電子機器に関する。   The present invention relates to a semiconductor device, and particularly to a semiconductor device having a photoelectric conversion device and a transistor. Further, the present invention relates to an electronic device using the semiconductor device.

一般的に電磁波の検知用途に用いられる光電変換装置は数多く知られており、例えば紫外線から赤外線にかけて感度を有するものは総括して光センサと呼ばれている。その中でも波長400nm〜700nmの可視光線領域に感度を持つものは特に可視光センサと呼ばれ、人間の生活環境に応じて照度調整やオン/オフ制御などが必要な機器類に数多く用いられている。   Many photoelectric conversion devices generally used for electromagnetic wave detection are known. For example, devices having sensitivity from ultraviolet rays to infrared rays are collectively called optical sensors. Among them, those having sensitivity in the visible light region with a wavelength of 400 nm to 700 nm are particularly called visible light sensors, and are used in many devices that require illuminance adjustment and on / off control according to the human living environment. .

特に表示装置では表示装置の周囲の明るさを検出し、その表示輝度を調整することが行なわれている。なぜなら周囲の明るさを検出し、適度な表示輝度を得ることによって無駄な電力を減らすことが可能であるからである。例えば、携帯電話やパーソナルコンピュータにそのような輝度調整用の光センサが用いられている。   Particularly in a display device, the brightness around the display device is detected and the display luminance is adjusted. This is because it is possible to reduce wasteful power by detecting ambient brightness and obtaining appropriate display brightness. For example, such an optical sensor for brightness adjustment is used in a mobile phone or a personal computer.

また周囲の明るさだけではなく、表示装置、特に液晶表示装置のバックライトの輝度を光センサにより検出し、表示画面の輝度を調節することも行われている。   Further, not only the brightness of the surroundings but also the brightness of the backlight of a display device, particularly a liquid crystal display device, is detected by an optical sensor to adjust the brightness of the display screen.

このような光センサにおいては、センシング部分にフォトダイオードを用い、フォトダイオードの出力電流を増幅回路にて増幅することが行われている。このような増幅回路としては、例えばカレントミラー回路が用いられる(例えば特許文献1参照)。
特許第3444093号公報
In such an optical sensor, a photodiode is used for a sensing portion, and an output current of the photodiode is amplified by an amplifier circuit. For example, a current mirror circuit is used as such an amplifier circuit (see, for example, Patent Document 1).
Japanese Patent No. 3444093

従来の光センサでは高照度まで検出しようとすると出力電流もしくは出力電圧が広範囲に及んでしまうため、光電変換装置として使用しづらく消費電力が増大するといった問題が挙げられる。   In the conventional optical sensor, since the output current or the output voltage reaches a wide range when trying to detect even high illuminance, there is a problem that it is difficult to use as a photoelectric conversion device and power consumption increases.

上記問題を鑑み、本発明では、出力電圧もしくは出力電流の範囲を広げることなく、検出可能な照度範囲が広い光電変換装置を得ることを課題とする。 In view of the above problems, an object of the present invention is to obtain a photoelectric conversion device with a wide detectable illuminance range without expanding the range of output voltage or output current.

本発明に係る半導体装置は、光電変換素子と光電変換素子に電気的に接続された増幅回路とを含む光電変換装置と、光電変換装置に印加するバイアスを反転させるバイアス切り替え手段とを有している。バイアス切り替え手段を用いて光電変換装置に印加するバイアスを反転させることで、出力電圧もしくは出力電流の範囲を広げることなく、検出可能な照度範囲を広げることが可能となる。   A semiconductor device according to the present invention includes a photoelectric conversion device including a photoelectric conversion element and an amplifier circuit electrically connected to the photoelectric conversion element, and bias switching means for inverting a bias applied to the photoelectric conversion device. Yes. By reversing the bias applied to the photoelectric conversion device using the bias switching means, it is possible to widen the detectable illuminance range without widening the range of output voltage or output current.

なお、増幅回路は、少なくとも第1のトランジスタを含む2以上のトランジスタを有し、入射される光は光電変換素子で検知し、光電変換装置に印加するバイアスを反転させると共に光電変換素子に生じる電流による検出と、第1のトランジスタのゲートソース間に印加される、光電変換素子に生じる電圧による検出とを切り替えることを特徴とする。そのため、光電変換装置を構成するトランジスタの性質、例えばチャネル形成領域の結晶性、しきい値やS値(サブスレッシュホールド値)を変化させることにより照度の検出範囲、出力電流、出力電圧等を目的に応じて変化させることも可能となる。   Note that the amplifier circuit includes two or more transistors including at least the first transistor. The incident light is detected by the photoelectric conversion element, the bias applied to the photoelectric conversion device is reversed, and a current generated in the photoelectric conversion element. And detection based on a voltage generated in the photoelectric conversion element applied between the gate and the source of the first transistor. Therefore, the purpose of the detection range of the illuminance, output current, output voltage, etc. by changing the properties of the transistors constituting the photoelectric conversion device, for example, the crystallinity of the channel formation region, the threshold value and the S value (subthreshold value) It is also possible to change according to.

本発明の一は、照度検出機能を有する半導体装置であって、半導体装置は、光電変換素子と光電変換素子に電気的に接続された増幅回路とを含む光電変換装置と、光電変換装置に印加するバイアスを反転させるバイアス切り替え手段とを有し、増幅回路は、少なくとも第1のトランジスタを含む2以上のトランジスタを有し、第1のトランジスタのゲート電極は光電変換素子を介して第1のトランジスタの第1の電極に電気的に接続され、光電変換素子は入射される光を検知し、バイアス切り替え手段は、所定の照度を境にバイアスを反転させると共に、光電変換素子に生じる電流による検出と、第1のトランジスタのゲートソース間に印加される、光電変換素子に生じる電圧による検出とを切り替えることを特徴とする。   One embodiment of the present invention is a semiconductor device having an illuminance detection function, and the semiconductor device is applied to a photoelectric conversion device including a photoelectric conversion element and an amplifier circuit electrically connected to the photoelectric conversion element, and the photoelectric conversion device. Bias switching means for inverting the bias to be applied, the amplifier circuit includes at least two transistors including at least the first transistor, and the gate electrode of the first transistor is connected to the first transistor via the photoelectric conversion element. The photoelectric conversion element detects incident light, and the bias switching unit reverses the bias with a predetermined illuminance as a boundary, and also detects with the current generated in the photoelectric conversion element. The detection is performed by switching between the voltage applied to the photoelectric conversion element applied between the gate and the source of the first transistor.

本発明の一は、照度検出機能を有する半導体装置であって、光電変換素子と光電変換素子に電気的に接続された増幅回路とを含む光電変換装置と、光電変換装置に印加するバイアスを反転させるバイアス切り替え手段とを有し、増幅回路は、少なくとも第1のトランジスタを含む2以上のトランジスタを有し、光電変換素子は入射される光を検知し、光が所定の照度以下では光電変換素子に生じる電流により検出され、光が所定の照度を超える場合には第1のトランジスタのゲートソース間に光電変換素子に生じる電圧を印加することで検出され、バイアス切り替え手段は所定の照度を境にバイアスを反転させることを特徴とする。   One embodiment of the present invention is a semiconductor device having an illuminance detection function, which includes a photoelectric conversion element and an amplifier circuit electrically connected to the photoelectric conversion element, and a bias applied to the photoelectric conversion apparatus. And a bias switching means for causing the amplifier circuit to include two or more transistors including at least a first transistor, and the photoelectric conversion element detects incident light, and the photoelectric conversion element is detected when the light is below a predetermined illuminance. When the light exceeds a predetermined illuminance, it is detected by applying a voltage generated in the photoelectric conversion element between the gate and the source of the first transistor, and the bias switching means uses the predetermined illuminance as a boundary. The bias is reversed.

本発明の一は、照度検出機能を有する半導体装置であって、光電変換素子と光電変換素子に電気的に接続された増幅回路とを含む光電変換装置と、光電変換装置に印加するバイアスを反転させるバイアス切り替え手段とを有し、増幅回路は、少なくとも第1のトランジスタを含む2以上のトランジスタを有し、第1のトランジスタのゲート電極は光電変換素子を介して第1のトランジスタの第1の電極に電気的に接続され、光電変換素子は入射される光を検知し、光が所定の照度以下では光電変換素子に生じる電流により検出され、光が所定の照度を超える場合には第1のトランジスタのゲートソース間に光電変換素子に生じる電圧を印加することで検出され、バイアス切り替え手段は所定の照度を境にバイアスを反転させることを特徴とする。   One embodiment of the present invention is a semiconductor device having an illuminance detection function, which includes a photoelectric conversion element and an amplifier circuit electrically connected to the photoelectric conversion element, and a bias applied to the photoelectric conversion apparatus. The amplifying circuit has at least two transistors including at least the first transistor, and the gate electrode of the first transistor is connected to the first transistor of the first transistor through the photoelectric conversion element. The photoelectric conversion element is electrically connected to the electrode, detects the incident light, is detected by a current generated in the photoelectric conversion element when the light is below a predetermined illuminance, and the first is when the light exceeds the predetermined illuminance Detected by applying a voltage generated in the photoelectric conversion element between the gate and source of the transistor, and the bias switching means is characterized by inverting the bias with a predetermined illuminance as a boundary. .

本発明の一は、照度検出機能を有する半導体装置であって、光電変換素子と光電変換素子に電気的に接続された増幅回路とを含む光電変換装置と、光電変換装置に印加するバイアスを反転させるバイアス切り替え手段とを有し、増幅回路は、少なくとも第1のトランジスタと第2のトランジスタとを有し、バイアスは光電変換装置の第1の端子及び第2の端子より印加され、第1の端子は光電変換素子を介して第2のトランジスタの第1の電極及びゲート電極並びに第1のトランジスタのゲート電極と電気的に接続され、第1の端子は第1のトランジスタの第1の電極とも電気的に接続され、第2の端子は第1のトランジスタ及び第2のトランジスタの第2の電極に電気的に接続され、光電変換素子は入射される光を検知し、光が所定の照度以下では光電変換素子に生じる電流により検出され、光が所定の照度を超える場合には光電変換素子に生じる電圧により検出され、バイアス切り替え手段は所定の照度を境にバイアスを反転させることを特徴とする。   One embodiment of the present invention is a semiconductor device having an illuminance detection function, which includes a photoelectric conversion element and an amplifier circuit electrically connected to the photoelectric conversion element, and a bias applied to the photoelectric conversion apparatus. The amplifying circuit includes at least a first transistor and a second transistor, and the bias is applied from the first terminal and the second terminal of the photoelectric conversion device, The terminal is electrically connected to the first electrode and the gate electrode of the second transistor and the gate electrode of the first transistor through the photoelectric conversion element, and the first terminal is connected to the first electrode of the first transistor. The second terminal is electrically connected to the first transistor and the second electrode of the second transistor, the photoelectric conversion element detects incident light, and the light has a predetermined illuminance. Below, it is detected by a current generated in the photoelectric conversion element, and when light exceeds a predetermined illuminance, it is detected by a voltage generated in the photoelectric conversion element, and the bias switching means reverses the bias with the predetermined illuminance as a boundary. To do.

上記構成において、増幅回路は第1のトランジスタを複数有することを特徴とする。また、光電変換素子は、p型半導体層と、n型半導体層と、p型半導体層とn型半導体層の間に設けられたi型半導体層とを有することを特徴とする。   In the above structure, the amplifier circuit includes a plurality of first transistors. The photoelectric conversion element includes a p-type semiconductor layer, an n-type semiconductor layer, and an i-type semiconductor layer provided between the p-type semiconductor layer and the n-type semiconductor layer.

なお、本明細書において接続されているとは、電気的に接続されていることと同義である。したがって、本発明が開示する構成において、所定の接続関係に加え、その間に電気的な接続を可能とする他の素子(例えば、スイッチやトランジスタや容量素子やインダクタや抵抗素子やダイオードなど)が配置されていてもよい。もちろん、間に他の素子を介さずに配置されていてもよく、電気的に接続されているとは直接的に接続されている場合を含むものとする。   Note that in this specification, being connected is synonymous with being electrically connected. Therefore, in the configuration disclosed by the present invention, in addition to a predetermined connection relationship, other elements (for example, a switch, a transistor, a capacitor, an inductor, a resistor, a diode, etc.) that can be electrically connected are arranged. May be. Of course, it may be arranged without interposing other elements in between, and being electrically connected includes the case of being directly connected.

なお、本明細書において、光電変換装置に印加するバイアスを反転させるとは、光電変換装置に印加する電位関係を反転させれば良く、必ずしも反転前後において同じ電位差であることを要しない。また、本明細書において、トランジスタは薄膜トランジスタの場合について述べているが、特にこれに限定されない。 Note that in this specification, the inversion of the bias applied to the photoelectric conversion device only needs to invert the potential relationship applied to the photoelectric conversion device, and does not necessarily require the same potential difference before and after inversion. In this specification, the transistor is described as a thin film transistor; however, the present invention is not limited to this.

本発明により出力電圧もしくは出力電流の範囲を広げることなく、検出可能な照度範囲を広いものとすることが可能となる。よって、高性能な光電変換装置を得ることができる。 According to the present invention, the detectable illuminance range can be widened without expanding the range of the output voltage or output current. Therefore, a high-performance photoelectric conversion device can be obtained.

以下、本発明の一態様について説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同様のものを指す符号は異なる図面間で共通の符号を用いて示し、同一部分又は同様な機能を有する部分の詳細な説明は省略する。   Hereinafter, one embodiment of the present invention will be described. However, the present invention can be implemented in many different modes, and those skilled in the art can easily understand that the modes and details can be variously changed without departing from the spirit and scope of the present invention. Is done. Therefore, the present invention is not construed as being limited to the description of the embodiment. Note that in the structures of the present invention described below, reference numerals indicating the same parts are denoted by the same reference numerals in different drawings, and detailed description of the same portions or portions having similar functions is omitted.

(実施の形態1)
本発明の半導体装置の一実施形態を図1を用いて説明する。図1(A)に示す半導体装置は、光電変換装置101、バイアス切り替え手段102、電源103、端子V、抵抗104とを有する。なお、光電変換装置101は、図1(B)に示すように光電変換素子115と薄膜トランジスタ(Thin Film Transistor(TFT))で構成される薄膜集積回路とを有し、前記薄膜集積回路は少なくとも薄膜トランジスタ113とダイオード接続された薄膜トランジスタ112とで構成されるカレントミラー回路114を有する。なお、本実施形態においてカレントミラー回路114を構成する薄膜トランジスタはnチャネル型薄膜トランジスタとする。また、光電変換装置は、フォトICとも言う。
(Embodiment 1)
An embodiment of a semiconductor device of the present invention will be described with reference to FIG. A semiconductor device illustrated in FIG. 1A includes a photoelectric conversion device 101, bias switching means 102, a power source 103, a terminal V 0 , and a resistor 104. Note that the photoelectric conversion device 101 includes a thin film integrated circuit including a photoelectric conversion element 115 and a thin film transistor (Thin Film Transistor (TFT)) as illustrated in FIG. 1B, and the thin film integrated circuit includes at least a thin film transistor. The current mirror circuit 114 includes a thin film transistor 112 and a diode-connected thin film transistor 112. Note that in this embodiment, the thin film transistor included in the current mirror circuit 114 is an n-channel thin film transistor. The photoelectric conversion device is also referred to as a photo IC.

光電変換装置101の一方の端子121は、バイアス切り替え手段102を介し電源103の一方の電極と接続されており、光電変換装置101の他方の端子122は抵抗104を介し電源103の他方の電極に接続されている。なお、光電変換装置101から得られる電流は抵抗104を用いて端子121と接続された端子V0より電圧として出力される。   One terminal 121 of the photoelectric conversion device 101 is connected to one electrode of the power source 103 via the bias switching means 102, and the other terminal 122 of the photoelectric conversion device 101 is connected to the other electrode of the power source 103 via the resistor 104. It is connected. Note that the current obtained from the photoelectric conversion device 101 is output as a voltage from a terminal V 0 connected to the terminal 121 using the resistor 104.

次に、光電変換装置101について図1(B)を用いて説明する。端子121は、光電変換素子115を介し薄膜トランジスタ112のゲート電極及び第1の電極(ソース電極及びドレイン電極の一方)と接続され、薄膜トランジスタ112の第2の電極(ソース電極及びドレイン電極の他方)は端子122と接続されている。また、端子121は薄膜トランジスタ113の第1の電極(ソース電極及びドレイン電極の一方)とも接続されている。一方、薄膜トランジスタ113の第2の電極(ソース電極及びドレイン電極の他方)は端子122と接続されている。なお、薄膜トランジスタ113のゲート電極は薄膜トランジスタ112のゲート電極と接続されている。   Next, the photoelectric conversion device 101 will be described with reference to FIG. The terminal 121 is connected to the gate electrode and the first electrode (one of the source electrode and the drain electrode) of the thin film transistor 112 through the photoelectric conversion element 115, and the second electrode (the other of the source electrode and the drain electrode) of the thin film transistor 112 is connected to The terminal 122 is connected. The terminal 121 is also connected to the first electrode (one of the source electrode and the drain electrode) of the thin film transistor 113. On the other hand, the second electrode (the other of the source electrode and the drain electrode) of the thin film transistor 113 is connected to the terminal 122. Note that the gate electrode of the thin film transistor 113 is connected to the gate electrode of the thin film transistor 112.

図1(A)に示す半導体装置において、光電変換素子115に光が照射されることにより電子及び正孔が生じ、電流が発生する。なお、カレントミラー回路114は、光電変換素子115から得られた電流を増幅する働きを有する。図1(B)では、薄膜トランジスタ113が一つの場合、即ち光電変換素子115から得られた電流を2倍に増幅した場合について示しているが、さらに高い電流を得たい場合にはゲート電極が薄膜トランジスタ112のゲート電極に接続された薄膜トランジスタ113からなるユニット116を端子121と端子122との間に並列して複数設ければ良い。例えば、図2に示すようにユニット数をnとすることで、光電変換素子115から得られる電流をiとすると約(n+1)倍の電流約(n+1)×iを光電変換装置101より出力することができる。なお、光電変換素子115から得られた電流は照度依存性を有するため、照度すなわち照射された光を検出することが可能となる。ここでは、光電変換装置101より得られた電流を抵抗104を用いて端子V0より電圧として出力することで、照度を検出している。   In the semiconductor device illustrated in FIG. 1A, when light is applied to the photoelectric conversion element 115, electrons and holes are generated, and current is generated. Note that the current mirror circuit 114 has a function of amplifying a current obtained from the photoelectric conversion element 115. FIG. 1B shows a case where there is one thin film transistor 113, that is, a case where the current obtained from the photoelectric conversion element 115 is doubled. However, when a higher current is desired, the gate electrode is a thin film transistor. A plurality of units 116 each including the thin film transistor 113 connected to the gate electrode 112 may be provided in parallel between the terminal 121 and the terminal 122. For example, as shown in FIG. 2, when the number of units is n and the current obtained from the photoelectric conversion element 115 is i, approximately (n + 1) times the current (n + 1) × i is output from the photoelectric conversion device 101. be able to. Note that since the current obtained from the photoelectric conversion element 115 has illuminance dependency, illuminance, that is, irradiated light can be detected. Here, the illuminance is detected by outputting the current obtained from the photoelectric conversion device 101 as a voltage from the terminal V 0 using the resistor 104.

バイアス切り替え手段102は、所定の照度を境に電源103を用い光電変換装置101の端子121及び端子122に供給する電位関係、即ちバイアスを反転させる。図1においては、2種類の電源103a、103bを用いたが、光電変換装置101に印加するバイアスが反転されれば特にこれに限定されない。もちろん、反転前後において光電変換装置101に印加される電圧は同一であることを要しない。   The bias switching unit 102 inverts the potential relationship, that is, the bias supplied to the terminal 121 and the terminal 122 of the photoelectric conversion device 101 using the power source 103 with a predetermined illuminance as a boundary. In FIG. 1, two types of power supplies 103a and 103b are used. However, the present invention is not limited to this as long as the bias applied to the photoelectric conversion device 101 is inverted. Of course, the voltage applied to the photoelectric conversion device 101 before and after inversion does not need to be the same.

また、光電変換装置101に印加するバイアスを反転させることで端子Voより出力される出力電圧も逆転するため、出力を反転させる切り替え手段(図示しない)を介して端子V0より出力を得ても良い。   Further, since the output voltage output from the terminal Vo is also reversed by reversing the bias applied to the photoelectric conversion device 101, the output may be obtained from the terminal V0 via switching means (not shown) for inverting the output. .

電源103aを用いて光電変換装置101に電圧が印加されている場合の光検出について、半導体装置のうちの光電変換装置101を抜き出し図3(A)を用いて説明する。なお、電源103aの正の電極側に接続された端子121にはVddが、負の電極側に接続された端子122にはVssの電位が供給されているものとする。このとき、薄膜トランジスタ113の第1の電極はドレイン電極、第2の電極はソース電極として機能し、光が照射されていない初期状態においては薄膜トランジスタ112及び薄膜トランジスタ113は非導通状態であるものとする。   Photodetection in the case where voltage is applied to the photoelectric conversion device 101 using the power source 103a will be described with reference to FIG. It is assumed that Vdd is supplied to the terminal 121 connected to the positive electrode side of the power supply 103a, and the potential of Vss is supplied to the terminal 122 connected to the negative electrode side. At this time, the first electrode of the thin film transistor 113 functions as a drain electrode and the second electrode functions as a source electrode, and the thin film transistor 112 and the thin film transistor 113 are non-conductive in an initial state where light is not irradiated.

光が光電変換素子115に照射されると上述したように電流が得られ、薄膜トランジスタ112は導通状態となり、電流iが薄膜トランジスタ112に流れる。なお、このとき薄膜トランジスタ112の第1の電極はドレイン電極、第2の電極はソース電極となり、薄膜トランジスタ112はダイオード接続された状態となっている。また、薄膜トランジスタ113のゲート電極及びソース電極の各々には、薄膜トランジスタ112のゲート電極、ソース電極と同様の電位が供給されているため電流iが流れる。よって、光電変換装置101より約2×iの電流値Iが得られる。その際の照度に対する光電変換装置101より得られる電流値|I|(即ち、出力電流|I|)の関係を図4(図4中の10)に示す。図4において、横軸、縦軸はそれぞれ対数表示した照度L、電流値|I|を表す。なお、電流値|I|は電流値Iの絶対値を示している。光検出の際、半導体装置からの出力電圧、即ち図1における端子V0からの出力電圧をV1以上V2以下、及び光電変換装置101からの検出可能な電流範囲をI1以上I2以下と設定すると、図4より電源103aを用いた際の半導体装置における検出可能な照度範囲はL1以上L2以下、即ち範囲(A)となる。   When the photoelectric conversion element 115 is irradiated with light, a current is obtained as described above, the thin film transistor 112 becomes conductive, and the current i flows through the thin film transistor 112. Note that at this time, the first electrode of the thin film transistor 112 is a drain electrode, the second electrode is a source electrode, and the thin film transistor 112 is diode-connected. In addition, a current i flows to each of the gate electrode and the source electrode of the thin film transistor 113 because the same potential is supplied to the gate electrode and the source electrode of the thin film transistor 112. Therefore, a current value I of about 2 × i is obtained from the photoelectric conversion device 101. FIG. 4 (10 in FIG. 4) shows the relationship of the current value | I | (ie, output current | I |) obtained from the photoelectric conversion device 101 with respect to the illuminance at that time. In FIG. 4, the horizontal axis and the vertical axis represent logarithmic illuminance L and current value | I |, respectively. The current value | I | represents the absolute value of the current value I. When light detection is performed, the output voltage from the semiconductor device, that is, the output voltage from the terminal V0 in FIG. 1 is set to V1 to V2 and the detectable current range from the photoelectric conversion device 101 is set to I1 and I2 or less. 4, the detectable illuminance range in the semiconductor device when the power supply 103 a is used is L1 or more and L2 or less, that is, the range (A).

次に、図1(A)に示すバイアス切り替え手段102により電源103が切り替わる所定の照度をL2とした場合について説明する。切り替えることにより電源103bを用い、この場合の光電変換装置101を図3(B)に示す。なお、電源103bの負の電極側に接続された端子121にはVssが、正の電極側に接続された端子122にはVddの電位が供給されているものとする。即ち、図3(A)に示した電源103aのときとは光電変換装置101に印加するバイアスを反転させた状態となっている。このとき、薄膜トランジスタ113の第1の電極はソース電極、第2の電極はドレイン電極として機能し、光が照射されていない初期状態においては薄膜トランジスタ112及び薄膜トランジスタ113は非導通状態であるものとする。   Next, a case where the predetermined illuminance at which the power source 103 is switched by the bias switching unit 102 shown in FIG. The power source 103b is used by switching, and the photoelectric conversion device 101 in this case is illustrated in FIG. Note that the terminal 121 connected to the negative electrode side of the power supply 103b is supplied with a potential of Vss, and the terminal 122 connected to the positive electrode side is supplied with a potential of Vdd. That is, the bias applied to the photoelectric conversion device 101 is reversed from that of the power source 103a illustrated in FIG. At this time, the first electrode of the thin film transistor 113 functions as a source electrode and the second electrode functions as a drain electrode, and the thin film transistor 112 and the thin film transistor 113 are in a non-conduction state in an initial state where light is not irradiated.

薄膜トランジスタ112が非導通状態で、光電変換素子115に光が照射されると、照度の対数値に比例した開放電圧Vocが発生する。そのため、薄膜トランジスタ112の第1の電極及びゲート電極並びにこれらに接続された薄膜トランジスタ113のゲート電極の電位はVss+Vocとなる。よって、薄膜トランジスタ113のゲート・ソース間電圧はVocとなり、薄膜トランジスタ113は導通状態となる。よって、薄膜トランジスタ113には電流i´が流れる。Vdd>Vss+Vocとすると薄膜トランジスタ112の第1の電極はソース電極、第2の電極はドレイン電極となる。よって、薄膜トランジスタ112のゲート・ソース間電圧Vgsはゼロであるため、非導通状態である。なお、このとき薄膜トランジスタ112のオフ電流については考えないものとして記載している。   When light is applied to the photoelectric conversion element 115 while the thin film transistor 112 is not conducting, an open circuit voltage Voc proportional to the logarithmic value of illuminance is generated. Therefore, the potential of the first electrode and the gate electrode of the thin film transistor 112 and the gate electrode of the thin film transistor 113 connected thereto is Vss + Voc. Therefore, the gate-source voltage of the thin film transistor 113 becomes Voc, and the thin film transistor 113 becomes conductive. Therefore, the current i ′ flows through the thin film transistor 113. When Vdd> Vss + Voc, the first electrode of the thin film transistor 112 is a source electrode, and the second electrode is a drain electrode. Therefore, since the gate-source voltage Vgs of the thin film transistor 112 is zero, the thin film transistor 112 is non-conductive. Note that the off-state current of the thin film transistor 112 is not considered at this time.

このようにして、光電変換装置101より電流値i´が得られる。その際の照度に対する光電変換装置101からの出力電流の関係を図4中に11として示す。   In this way, the current value i ′ is obtained from the photoelectric conversion device 101. The relationship of the output current from the photoelectric conversion device 101 to the illuminance at that time is shown as 11 in FIG.

上述したように、本実施形態では半導体装置からの出力電圧、即ち図1における端子V0からの出力電圧をV1以上V2以下とし、検出可能な電流範囲をI1以上I2以下と設定した。よって、電源103bを用いた際の光電交換装置における検出可能な照度範囲は図4に示すようにL2以上L3以下、即ち範囲(B)とすることができる。なお、照度L2の検出には範囲(A)、範囲(B)のいずれの特性を用いても良いが、ここでは電源103が切り替わる所定の照度をL2としているため範囲(B)における照度範囲をL2<L≦L3とする。 As described above, in this embodiment, the output voltage from the semiconductor device, that is, the output voltage from the terminal V0 in FIG. 1 is set to V1 to V2 and the detectable current range is set to I1 and I2. Therefore, the detectable illuminance range in the photoelectric exchange device when using the power supply 103b can be set to L2 or more and L3 or less, that is, the range (B) as shown in FIG. Note that either the characteristics of the range (A) or the range (B) may be used for the detection of the illuminance L2, but here the illuminance range in the range (B) is set to L2 because the predetermined illuminance at which the power source 103 is switched is L2. L2 <L ≦ L3.

このように光電変換装置に印加するバイアスを反転することで、出力電圧もしくは出力電流の範囲を広げることなく、検出可能な照度範囲を広いものとすることが可能となる。   By reversing the bias applied to the photoelectric conversion device in this way, it is possible to widen the detectable illuminance range without expanding the range of the output voltage or output current.

なお、図4では照度範囲(B)において光電変換装置101より得られる電流値の絶対値|I|がI1以上I2以下となる場合について述べたが、図5に示すように範囲(A)及び範囲(B)において得られる電流値が大きく異なる場合がある。このような場合、出力電圧が広範囲となってしまい、半導体装置として使用しづらいうえ消費電力が大きくなってしまう。   Note that FIG. 4 describes the case where the absolute value | I | of the current value obtained from the photoelectric conversion device 101 in the illuminance range (B) is equal to or greater than I1 and equal to or less than I2, but as illustrated in FIG. The current value obtained in the range (B) may vary greatly. In such a case, the output voltage becomes wide, making it difficult to use as a semiconductor device and increasing power consumption.

上述したように範囲(A)では照度の検出に光電変換素子115の特性を、範囲(B)では光電変換素子115から得られる開放電圧Voc及び薄膜トランジスタ112の特性を利用している。そのため、薄膜トランジスタの特性を変化させることで範囲(B)の出力電流を変化させることができる。よって、薄膜トランジスタの特性を制御することで範囲(B)において所望の範囲内で出力電流を得ることができるため、範囲(A)及び範囲(B)の出力電流の範囲をより近いものとすることが可能となる。例えば、薄膜トランジスタ113のしきい値電圧を制御した場合には、照度に対する出力電流の関係(図5中11)を縦軸方向にシフトさせる、即ち照度に対し得られる電流値を大きく増減させることが可能となる。例えば、薄膜トランジスタのしきい値電圧を正の方向に変化させると、出力電流(図5中11)は低い方向にシフトし、しきい値電圧を負の方向に変化させると出力電流(図5中11)は高い方向にシフトする。ただし、薄膜トランジスタのしきい値制御は、薄膜トランジスタがディプレション型トランジスタ、即ちノーマリーオンとならない範囲内で行うものとする。以上のようにして、出力電流を自由に設定することが可能となるため、出力電流ひいては出力電圧の範囲を広げることなく、検出可能な照度範囲を広いものとすることが可能となる。   As described above, in the range (A), the characteristics of the photoelectric conversion element 115 are used for detecting the illuminance, and in the range (B), the open circuit voltage Voc obtained from the photoelectric conversion element 115 and the characteristics of the thin film transistor 112 are used. Therefore, the output current in the range (B) can be changed by changing the characteristics of the thin film transistor. Therefore, by controlling the characteristics of the thin film transistor, an output current can be obtained within a desired range in the range (B). Therefore, the ranges of the output currents in the range (A) and the range (B) should be closer. Is possible. For example, when the threshold voltage of the thin film transistor 113 is controlled, the relationship of the output current with respect to the illuminance (11 in FIG. 5) is shifted in the vertical axis direction, that is, the current value obtained with respect to the illuminance can be greatly increased or decreased. It becomes possible. For example, when the threshold voltage of the thin film transistor is changed in the positive direction, the output current (11 in FIG. 5) shifts to a lower direction, and when the threshold voltage is changed in the negative direction, the output current (in FIG. 5). 11) shifts higher. However, the threshold value control of the thin film transistor is performed within a range where the thin film transistor is not a depletion type transistor, that is, normally on. Since the output current can be freely set as described above, the detectable illuminance range can be widened without expanding the range of the output current and hence the output voltage.

また、薄膜トランジスタのS値(サブスレッシュホールド値)を制御することにより照度に対する出力電流の関係(図5中11)の傾きを自由に設定することができる。例えば、S値を大きくすると図5中11の傾きを小さくでき、S値を小さくすると図5中11の傾きを大きいものとすることができる。そのため、範囲(A)及び範囲(B)における照度に対する出力電流の関係を同一にすることも可能であるし、異ならせることも可能である。例えば、後者においては高照度を検出する際には低照度と比較し照度依存性を低下させることも可能であり、そうした場合半導体装置の光の検出範囲をさらに広げることも可能となる。このように、目的に応じて所望の照度依存性を有する半導体装置を得ることができる。   Further, by controlling the S value (subthreshold value) of the thin film transistor, the slope of the relationship of the output current to the illuminance (11 in FIG. 5) can be freely set. For example, if the S value is increased, the slope of 11 in FIG. 5 can be reduced, and if the S value is reduced, the slope of 11 in FIG. 5 can be increased. Therefore, the relationship of the output current to the illuminance in the range (A) and the range (B) can be made the same or different. For example, in the latter case, when detecting high illuminance, it is possible to reduce the illuminance dependency as compared with low illuminance. In such a case, the light detection range of the semiconductor device can be further expanded. Thus, a semiconductor device having desired illuminance dependence can be obtained according to the purpose.

また、範囲(A)及び範囲(B)の出力電流の違いは、光電変換装置101に接続される抵抗、即ち図1(A)においては抵抗104の抵抗値を電源103と対応して選択することで同一の出力電圧となるようにしても良い。具体的には、図6に示すようにバイアス切り替え手段102と同時に切り替え可能な切り替え手段107を用いて抵抗104aと抵抗104bとを切り替え、光電変換装置101に流れる電流を端子V0より電圧として出力すれば良い。   Further, the difference in output current between the range (A) and the range (B) is that the resistance connected to the photoelectric conversion device 101, that is, the resistance value of the resistance 104 in FIG. Thus, the same output voltage may be obtained. Specifically, as shown in FIG. 6, the switching unit 107 that can be switched simultaneously with the bias switching unit 102 is used to switch the resistor 104a and the resistor 104b, and the current flowing through the photoelectric conversion device 101 is output as a voltage from the terminal V0. It ’s fine.

なお、上記では、所定の照度を境に範囲(A)では光電変換素子115の特性を、範囲(B)では光電変換素子115から得られる開放電圧Voc及び薄膜トランジスタ112の特性を用いて照度を検出した場合について述べたが、所定の照度を境に利用する特性は逆であっても良い。例えば、図4において範囲(A)ではカレントミラー回路114の電流増幅率を減少させることで光電変換装置101から得られる出力電流|I|を図4中の11まで減少させ、一方、範囲(B)においては薄膜トランジスタ113に対ししきい値制御を施すことで出力電流|I|を図4中の10まで増加させれば良い。このようにして、範囲(A)及び範囲(B)における出力電流の関係を逆とすることで、照度を検出する際、範囲(A)では光電変換素子115から得られる開放電圧Voc及び薄膜トランジスタ112の特性を、範囲(B)では光電変換素子115の特性を利用することも可能である。   In the above description, the illuminance is detected using the characteristics of the photoelectric conversion element 115 in the range (A) with the predetermined illuminance as the boundary, and the open voltage Voc obtained from the photoelectric conversion element 115 and the characteristics of the thin film transistor 112 in the range (B). However, the characteristics using the predetermined illuminance as a boundary may be reversed. For example, in the range (A) in FIG. 4, the output current | I | obtained from the photoelectric conversion device 101 is decreased to 11 in FIG. 4 by decreasing the current amplification factor of the current mirror circuit 114, while the range (B ), The output current | I | may be increased to 10 in FIG. In this way, when the illuminance is detected by reversing the relationship between the output currents in the ranges (A) and (B), the open circuit voltage Voc obtained from the photoelectric conversion element 115 and the thin film transistor 112 in the range (A). In the range (B), the characteristics of the photoelectric conversion element 115 can be used.

なお、本実施形態においてカレントミラー回路114が有する薄膜トランジスタにはnチャネル型薄膜トランジスタを用いたが、pチャネル型薄膜トランジスタを用いても良い。カレントミラー回路にpチャネル型薄膜トランジスタを用いた場合の光電変換装置の等価回路図の一例を図7に示す。図7において、カレントミラー回路203は、薄膜トランジスタ201と薄膜トランジスタ202とを有する。端子121は薄膜トランジスタ201及び光電変換素子204を介し端子122と接続される。また、端子121は薄膜トランジスタ202を介して端子122と接続される。なお、薄膜トランジスタ202のゲート電極は、薄膜トランジスタ201のゲート電極及び薄膜トランジスタ201と光電変換素子204とを接続する配線に接続されている。なお、図1と同様に薄膜トランジスタ202からなるユニットを複数並列して設けても良い。   Note that although an n-channel thin film transistor is used as the thin film transistor included in the current mirror circuit 114 in this embodiment, a p-channel thin film transistor may be used. FIG. 7 shows an example of an equivalent circuit diagram of the photoelectric conversion device when a p-channel thin film transistor is used for the current mirror circuit. In FIG. 7, the current mirror circuit 203 includes a thin film transistor 201 and a thin film transistor 202. The terminal 121 is connected to the terminal 122 through the thin film transistor 201 and the photoelectric conversion element 204. The terminal 121 is connected to the terminal 122 through the thin film transistor 202. Note that the gate electrode of the thin film transistor 202 is connected to the gate electrode of the thin film transistor 201 and a wiring connecting the thin film transistor 201 and the photoelectric conversion element 204. Note that a plurality of units each including the thin film transistor 202 may be provided in parallel as in FIG.

以上のことから、本発明により光電変換装置に印加するバイアスを反転させることで、出力電圧もしくは出力電流の範囲を広げることなく、検出可能な照度範囲を広げることが可能となる。また、光電変換装置を構成する薄膜トランジスタの性質、例えばしきい値やS値を変化させることにより光の検出範囲、出力電流、出力電圧等を目的に応じて変化させることが可能となる。 From the above, by reversing the bias applied to the photoelectric conversion device according to the present invention, it is possible to widen the detectable illuminance range without widening the range of output voltage or output current. In addition, it is possible to change the light detection range, the output current, the output voltage, and the like according to the purpose by changing the properties of the thin film transistor constituting the photoelectric conversion device, for example, the threshold value and the S value.

図1(B)に示した光電変換装置101の一構成例における断面図を図8(A)及び(B)に示す。 8A and 8B are cross-sectional views of a structure example of the photoelectric conversion device 101 illustrated in FIG.

図8(A)において、310は基板、312は下地絶縁膜、313はゲート絶縁膜である。検出する光は基板310、下地絶縁膜312、およびゲート絶縁膜313を通過するため、これらの材料は全て透光性の高い材料を用いることが望ましい。   In FIG. 8A, 310 is a substrate, 312 is a base insulating film, and 313 is a gate insulating film. Since light to be detected passes through the substrate 310, the base insulating film 312, and the gate insulating film 313, it is preferable to use materials having high light-transmitting properties for all of these materials.

図1における光電変換素子115は、配線319と、保護電極318と、光電変換層111と、端子121とを有する。なお、光電変換層111は、p型半導体層111p、n型半導体層111n及びp型半導体層111pとn型半導体層111nの間に挟まれた真性(i型)半導体層111iを有する。これに限らず、光電変換素子は、第1の導電層と、第2の導電層と、これら2つの導電層の間に挟まれた光電変換層とを有していれば良い。なお、光電変換層においても、上記に限らず少なくともp型半導体層とn型半導体層の積層構造であれば良い。   The photoelectric conversion element 115 in FIG. 1 includes a wiring 319, a protective electrode 318, a photoelectric conversion layer 111, and a terminal 121. Note that the photoelectric conversion layer 111 includes a p-type semiconductor layer 111p, an n-type semiconductor layer 111n, and an intrinsic (i-type) semiconductor layer 111i sandwiched between the p-type semiconductor layer 111p and the n-type semiconductor layer 111n. However, the present invention is not limited to this, and the photoelectric conversion element only needs to have a first conductive layer, a second conductive layer, and a photoelectric conversion layer sandwiched between these two conductive layers. Note that the photoelectric conversion layer is not limited to the above and may have a stacked structure of at least a p-type semiconductor layer and an n-type semiconductor layer.

まず、p型半導体層111pは、13族の不純物元素、例えばホウ素(B)を含んだセミアモルファスシリコン膜をプラズマCVD法により形成しても良いし、セミアモルファスシリコン膜を形成後、13族の不純物元素を導入してもよい。   First, for the p-type semiconductor layer 111p, a semi-amorphous silicon film containing a Group 13 impurity element such as boron (B) may be formed by plasma CVD, or after forming the semi-amorphous silicon film, An impurity element may be introduced.

なお、セミアモルファス半導体膜とは、非晶質半導体と結晶構造を有する半導体(単結晶、多結晶を含む)膜の中間的な構造の半導体を含む膜である。このセミアモルファス半導体膜は、自由エネルギー的に安定な第3の状態を有する半導体膜であって、短距離秩序を持ち格子歪みを有する結晶質なものであり、その粒径を0.5〜20nmとして非単結晶半導体膜中に分散させて存在せしめることが可能である。セミアモルファス半導体膜は、そのラマンスペクトルが520cm−1よりも低波数側にシフトしており、またX線回折ではSi結晶格子に由来するとされる(111)、(220)の回折ピークが観測される。また、未結合手(ダングリングボンド)を終端化するために水素またはハロゲンを少なくとも1原子%またはそれ以上含ませている。本明細書では便宜上、このような半導体膜をセミアモルファス半導体(SAS)膜と呼ぶ。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで、安定性が増し良好なセミアモルファス半導体膜を得ることもできる。なお、微結晶半導体膜(マイクロクリスタル半導体膜)もセミアモルファス半導体膜に含まれる。 Note that a semi-amorphous semiconductor film is a film including a semiconductor having a structure intermediate between an amorphous semiconductor and a semiconductor (including single crystal and polycrystal) films having a crystal structure. This semi-amorphous semiconductor film is a semiconductor film having a third state that is stable in terms of free energy, and is a crystalline film having short-range order and lattice distortion, and has a grain size of 0.5 to 20 nm. And can be dispersed in the non-single-crystal semiconductor film. The semi-amorphous semiconductor film has its Raman spectrum shifted to a lower wavenumber than 520 cm −1 , and diffraction peaks of (111) and (220) that are derived from the Si crystal lattice are observed in X-ray diffraction. The Further, in order to terminate dangling bonds (dangling bonds), hydrogen or halogen is contained at least 1 atomic% or more. In this specification, for convenience, such a semiconductor film is referred to as a semi-amorphous semiconductor (SAS) film. Furthermore, by adding a rare gas element such as helium, argon, krypton, or neon to further promote the lattice distortion, the stability can be improved and a good semi-amorphous semiconductor film can be obtained. Note that a microcrystalline semiconductor film (a microcrystalline semiconductor film) is also included in the semi-amorphous semiconductor film.

また、SAS膜は珪素を含む気体をグロー放電分解することにより得ることができる。代表的な珪素を含む気体をとしては、SiHであり、その他にもSi、SiHCl、SiHCl、SiCl、SiFなどを用いることができる。また水素や、水素にヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素を加えたガスで、この珪素を含む気体を希釈して用いることで、SAS膜の形成を容易なものとすることができる。希釈率は2倍〜1000倍の範囲で珪素を含む気体を希釈することが好ましい。また、さらに珪素を含む気体中に、CH、Cなどの炭化物気体、GeH、GeFなどのゲルマニウム化気体、Fなどを混入させて、エネルギーバンド幅を1.5〜2.4eV、若しくは0.9〜1.1eVに調節しても良い。 The SAS film can be obtained by glow discharge decomposition of a gas containing silicon. A typical gas containing silicon is SiH 4 , and Si 2 H 6 , SiH 2 Cl 2 , SiHCl 3 , SiCl 4 , SiF 4, and the like can also be used. In addition, it is easy to form a SAS film by diluting a gas containing silicon with hydrogen or a gas obtained by adding one or more kinds of rare gas elements selected from helium, argon, krypton, and neon to hydrogen. Can be. It is preferable to dilute the gas containing silicon within a range of a dilution rate of 2 to 1000 times. Further, a gas containing silicon, a carbide gas such as CH 4 and C 2 H 6 , a germanium gas such as GeH 4 and GeF 4 , F 2, and the like are mixed, so that the energy bandwidth is 1.5-2. It may be adjusted to .4 eV, or 0.9 to 1.1 eV.

p型半導体層111pを形成したら、さらに導電型を付与する不純物を含まない半導体層(真性半導体層又はi型半導体層と呼ぶ)111i、n型半導体層111nを順に形成する。これによりp型半導体層111p、i型半導体層111i及びn型半導体層111nを有する光電変換層111が形成される。   After the p-type semiconductor layer 111p is formed, a semiconductor layer (referred to as an intrinsic semiconductor layer or an i-type semiconductor layer) 111i and an n-type semiconductor layer 111n that do not contain an impurity imparting conductivity are formed in this order. Thus, the photoelectric conversion layer 111 including the p-type semiconductor layer 111p, the i-type semiconductor layer 111i, and the n-type semiconductor layer 111n is formed.

なお本明細書においては、i型半導体層とは、半導体層に含まれるp型もしくはn型を付与する不純物濃度が1×1020cm−3以下であり、酸素及び窒素が5×1019cm−3以下である半導体層を指す。なお、光伝導度は暗伝導度に対して1000倍以上であることが好ましい。またi型半導体層には、ホウ素(B)が10〜1000ppm添加されていてもよい。 Note that in this specification, the i-type semiconductor layer means that the impurity concentration imparting p-type or n-type contained in the semiconductor layer is 1 × 10 20 cm −3 or less, and oxygen and nitrogen are 5 × 10 19 cm. Refers to a semiconductor layer that is −3 or less. In addition, it is preferable that photoconductivity is 1000 times or more with respect to dark conductivity. Further, 10 to 1000 ppm of boron (B) may be added to the i-type semiconductor layer.

i型半導体層111iとしては、例えばプラズマCVD法でセミアモルファスシリコン膜を形成すればよい。また、n型半導体層111nとしては、15族の不純物元素、例えばリン(P)を含むセミアモルファスシリコン膜を形成してもよいし、セミアモルファスシリコン膜を形成後、15族の不純物元素を導入してもよい。   As the i-type semiconductor layer 111i, for example, a semi-amorphous silicon film may be formed by a plasma CVD method. Further, as the n-type semiconductor layer 111n, a semi-amorphous silicon film containing a Group 15 impurity element such as phosphorus (P) may be formed, or a Group 15 impurity element is introduced after the semi-amorphous silicon film is formed. May be.

また、p型半導体層111p、真性半導体層111i、n型半導体層111nとして、セミアモルファス半導体膜だけではなく、アモルファス半導体膜を用いてもよい。   Further, as the p-type semiconductor layer 111p, the intrinsic semiconductor layer 111i, and the n-type semiconductor layer 111n, not only a semi-amorphous semiconductor film but also an amorphous semiconductor film may be used.

また、配線319、接続電極320、端子電極351、薄膜トランジスタ112のソース電極及びドレイン電極341、薄膜トランジスタ113のソース電極及びドレイン電極342は、高融点金属膜と低抵抗金属膜(アルミニウム合金または純アルミニウムなど)との積層構造となっている。ここでは、これら配線及び電極はチタン膜(Ti膜)とアルミニウム膜(Al膜)とTi膜とを順に積み重ねた三層構造とする。   A wiring 319, a connection electrode 320, a terminal electrode 351, a source electrode and a drain electrode 341 of the thin film transistor 112, and a source electrode and a drain electrode 342 of the thin film transistor 113 are a refractory metal film and a low resistance metal film (such as an aluminum alloy or pure aluminum). ). Here, these wirings and electrodes have a three-layer structure in which a titanium film (Ti film), an aluminum film (Al film), and a Ti film are sequentially stacked.

さらに、配線319、接続電極320、端子電極351、薄膜トランジスタ112のソース電極及びドレイン電極341、薄膜トランジスタ113のソース電極及びドレイン電極342を覆うように、それぞれ保護電極318、345、348、346及び347が形成されている。   Further, protective electrodes 318, 345, 348, 346, and 347 are provided so as to cover the wiring 319, the connection electrode 320, the terminal electrode 351, the source and drain electrodes 341 of the thin film transistor 112, and the source and drain electrodes 342 of the thin film transistor 113, respectively. Is formed.

これら保護電極は、光電変換層111の形成時におけるエッチング工程において、配線319等を保護する。なお、保護電極の材料は、光電変換層111をエッチングするガス(またはエッチャント)に対して光電変換層よりもエッチング速度の小さい導電材料であることが好ましい。加えて、保護電極318の材料は、光電変換層111と反応して合金とならない導電材料であることが好ましい。なお、その他の保護電極345、348、346及び347も保護電極318と同様の材料及び作製工程により形成される。   These protective electrodes protect the wiring 319 and the like in the etching step when the photoelectric conversion layer 111 is formed. Note that the material of the protective electrode is preferably a conductive material whose etching rate is lower than that of the photoelectric conversion layer with respect to the gas (or etchant) for etching the photoelectric conversion layer 111. In addition, the material of the protective electrode 318 is preferably a conductive material that does not react with the photoelectric conversion layer 111 to form an alloy. Note that the other protective electrodes 345, 348, 346, and 347 are also formed using the same material and manufacturing process as the protective electrode 318.

また、保護電極318、345、348、346、347を設けない構造にしてもよい。これら保護電極を設けない一例について図8(B)に示す。図8(B)において、配線404、接続電極405、端子電極401、薄膜トランジスタ112のソース電極及びドレイン電極402、薄膜トランジスタ113のソース電極及びドレイン電極403は単層の導電膜により形成されており、このような導電膜として、チタン膜(Ti膜)が好ましい。また、チタン膜に変えて、タングステン(W)、タンタル(Ta)、モリブデン(Mo)、ネオジウム(Nd)、コバルト(Co)、ジルコニウム(Zr)、亜鉛(Zn)、ルテニウム(Ru)、ロジウム(Rh)、パラジウム(Pd)、オスミウム(Os)、イリジウム(Ir)、白金(Pt)から選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層膜、若しくは、これらの窒化物、例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデンからなる単層膜、又はこれらの積層膜を用いることができる。配線404、接続電極405、端子電極401、薄膜トランジスタ112のソース電極及びドレイン電極402、薄膜トランジスタ113のソース電極及びドレイン電極403を単層膜とすることにより、作製工程において成膜回数を減少させることが可能となる。もちろん、図8(A)に示す配線319、接続電極320、端子電極351、薄膜トランジスタ112のソース電極及びドレイン電極341、薄膜トランジスタ113のソース電極及びドレイン電極342においても、配線404等と同様の材料を用いることができる。   Further, a structure in which the protective electrodes 318, 345, 348, 346, and 347 are not provided may be employed. An example in which these protective electrodes are not provided is shown in FIG. In FIG. 8B, a wiring 404, a connection electrode 405, a terminal electrode 401, a source electrode and a drain electrode 402 of the thin film transistor 112, and a source electrode and a drain electrode 403 of the thin film transistor 113 are formed using a single conductive film. As such a conductive film, a titanium film (Ti film) is preferable. Further, in place of the titanium film, tungsten (W), tantalum (Ta), molybdenum (Mo), neodymium (Nd), cobalt (Co), zirconium (Zr), zinc (Zn), ruthenium (Ru), rhodium ( Rh), palladium (Pd), osmium (Os), iridium (Ir), platinum (Pt), or a single layer film made of an alloy material or a compound material containing the element as a main component, or these For example, a single layer film made of a nitride of, for example, titanium nitride, tungsten nitride, tantalum nitride, or molybdenum nitride, or a stacked film thereof can be used. By forming the wiring 404, the connection electrode 405, the terminal electrode 401, the source and drain electrodes 402 of the thin film transistor 112, and the source and drain electrodes 403 of the thin film transistor 113 as single layers, the number of depositions can be reduced in the manufacturing process. It becomes possible. Needless to say, the wiring 319, the connection electrode 320, the terminal electrode 351, the source and drain electrodes 341 of the thin film transistor 112, and the source and drain electrode 342 of the thin film transistor 113 shown in FIG. Can be used.

また、図8(A)及び(B)は、nチャネル型薄膜トランジスタ112、113はチャネル形成領域が一つ(本明細書では「シングルゲート構造」という)のトップゲート型薄膜トランジスタの例を示しているが、チャネル形成領域を複数有する構造にしてオン電流値のバラツキを低減させてもよい。また、オフ電流値を低減するため、nチャネル型薄膜トランジスタ112、113に低濃度ドレイン(Lightly Doped Drain(LDD))領域を設けてもよい。LDD領域とは、チャネル形成領域と、高濃度に不純物元素を添加して形成するソース領域またはドレイン領域との間に低濃度に不純物元素を添加した領域のことであり、LDD領域を設けるとドレイン領域近傍の電界を緩和してホットキャリア注入による劣化を防ぐという効果がある。   8A and 8B illustrate an example of a top-gate thin film transistor in which the n-channel thin film transistors 112 and 113 each have one channel formation region (referred to as a “single gate structure” in this specification). However, a variation in on-state current value may be reduced by using a structure having a plurality of channel formation regions. In order to reduce the off-state current value, a lightly doped drain (LDD) region may be provided in the n-channel thin film transistors 112 and 113. An LDD region is a region where an impurity element is added at a low concentration between a channel formation region and a source region or a drain region formed by adding an impurity element at a high concentration. This has the effect of relaxing the electric field in the vicinity of the region and preventing deterioration due to hot carrier injection.

また、ホットキャリアによるオン電流値の劣化を防ぐため、nチャネル型薄膜トランジスタ112、113を、ゲート絶縁膜を介してLDD領域をゲート電極と重ねて配置させた構造(本明細書では「GOLD(Gate−drain Overlapped LDD)構造」と呼ぶ)としてもよい。GOLD構造を用いた場合、LDD領域をゲート電極と重ねて形成しなかった場合よりも、さらにドレイン領域近傍の電界を緩和してホットキャリア注入による劣化を防ぐ効果がある。このように、GOLD構造とすることで、ドレイン領域近傍の電界強度が緩和されてホットキャリア注入を防ぎ、劣化現象の防止に有効である。   In order to prevent deterioration of the on-current value due to hot carriers, n-channel thin film transistors 112 and 113 are arranged with an LDD region overlapped with a gate electrode with a gate insulating film interposed therebetween (in this specification, “GOLD (Gate -Drain Overlapped LDD) structure "). When the GOLD structure is used, the electric field in the vicinity of the drain region is further relaxed and the deterioration due to hot carrier injection is prevented, compared with the case where the LDD region is not formed overlapping the gate electrode. As described above, the GOLD structure is effective in reducing the electric field strength in the vicinity of the drain region, preventing hot carrier injection, and preventing a deterioration phenomenon.

また、カレントミラー回路を構成する薄膜トランジスタ112、113は、上述したトップゲート型薄膜トランジスタに限らず、ボトムゲート型薄膜トランジスタ、例えば逆スタガ型薄膜トランジスタでもよい。   Further, the thin film transistors 112 and 113 constituting the current mirror circuit are not limited to the above-described top gate thin film transistors, but may be bottom gate thin film transistors, for example, inverted staggered thin film transistors.

また、配線314は、配線319に接続する配線であって増幅回路の薄膜トランジスタ113のチャネル形成領域上方にも延在してゲート電極にもなっている。   Further, the wiring 314 is a wiring connected to the wiring 319 and extends above the channel formation region of the thin film transistor 113 of the amplifier circuit and serves as a gate electrode.

配線315は、n型半導体層111nに接続された端子121と、接続配線320及び保護電極345を介して接続された配線であり、薄膜トランジスタ113のドレイン配線(ドレイン電極とも呼ぶ)またはソース配線(ソース電極とも呼ぶ)のいずれか一方と接続される。   The wiring 315 is a wiring connected to the terminal 121 connected to the n-type semiconductor layer 111n through the connection wiring 320 and the protective electrode 345, and is a drain wiring (also referred to as a drain electrode) or a source wiring (source electrode) of the thin film transistor 113. (Also referred to as an electrode).

検出する光は層間絶縁膜316及び層間絶縁膜317を通過するため、これら材料は透光性の高い材料を用いることが望ましい。なお、絶縁膜317は、固着強度を向上させるため無機材料、例えば酸化珪素膜(SiOx)膜を用いることが好ましい。封止層324においても無機材料を用いることが好ましく、これら絶縁膜はCVD法等を用いて形成することができる。   Since light to be detected passes through the interlayer insulating film 316 and the interlayer insulating film 317, it is desirable to use materials having high light-transmitting properties. Note that the insulating film 317 is preferably formed using an inorganic material, for example, a silicon oxide film (SiOx) film, in order to improve the fixing strength. An inorganic material is preferably used for the sealing layer 324, and these insulating films can be formed by a CVD method or the like.

また、端子電極350は、配線314及び配線315と同一工程で形成され、端子電極351は配線319及び接続電極320と同一工程で形成されている。なお、端子122は補助電極348と端子電極351を介して端子電極350と接続されている。   The terminal electrode 350 is formed in the same process as the wiring 314 and the wiring 315, and the terminal electrode 351 is formed in the same process as the wiring 319 and the connection electrode 320. Note that the terminal 122 is connected to the terminal electrode 350 through the auxiliary electrode 348 and the terminal electrode 351.

なお、端子121は半田364で基板360の電極361に実装されている。また、端子122は端子121と同一工程で形成され、半田363で基板360の電極362に実装されている。   Note that the terminal 121 is mounted on the electrode 361 of the substrate 360 with solder 364. The terminal 122 is formed in the same process as the terminal 121, and is mounted on the electrode 362 of the substrate 360 with solder 363.

図8(A)及び(B)において、光は図中の矢印に示すとおり、基板310側から光電変換層111に入射する。これにより電流が発生し、光を検知することが可能となる。   8A and 8B, light is incident on the photoelectric conversion layer 111 from the substrate 310 side as indicated by arrows in the drawing. As a result, a current is generated, and light can be detected.

このような光電変換装置に、印加するバイアスを反転させることで出力電圧もしくは出力電流の範囲を広げることなく、検出可能な照度範囲を広げることが可能となる。また、光電変換装置を構成する薄膜トランジスタの性質、例えばしきい値やS値を変化させることにより光の検出範囲や出力電圧等を目的に応じて変化させることが可能となる。 By reversing the bias applied to such a photoelectric conversion device, the detectable illuminance range can be expanded without expanding the range of the output voltage or output current. In addition, it is possible to change the light detection range, the output voltage, and the like according to the purpose by changing the properties of the thin film transistors constituting the photoelectric conversion device, for example, the threshold value and the S value.

本実施例では、光電変換装置に印加するバイアスを反転した際に得られる電流特性について図9乃至図11を用いて説明する。   In this embodiment, current characteristics obtained when the bias applied to the photoelectric conversion device is reversed will be described with reference to FIGS.

図9及び図10(A)及び(B)に、図2に示した光電変換装置にバイアスを印加した際得られた出力電流の照度依存性を示す。なお、図2においてユニット116の数は100とした。   9 and 10A and 10B show the illuminance dependence of the output current obtained when a bias is applied to the photoelectric conversion device shown in FIG. In FIG. 2, the number of units 116 is 100.

図9中、ELCとは島状半導体領域をエキシマレーザ(Exicimer Laser)で結晶化させた薄膜トランジスタを用いて形成されたカレントミラー回路を有する光電変換装置から得られる出力電流における照度依存性を示している。また、CWとは、連続発振レーザ(Continuous Wave Laser)により島状半導体領域を結晶化した薄膜トランジスタにより形成されたカレントミラー回路を有する光電変換装置から得られる出力電流における照度依存性を示している。また、正方向、逆方向とは、光電変換装置に印加するバイアス方向を示しており、図3(A)の状態を正方向、図3(B)の状態を逆方向とする。なお、ELCの場合における照度依存性を抜き出したものを図10に示す。   In FIG. 9, ELC indicates illuminance dependence in output current obtained from a photoelectric conversion device having a current mirror circuit formed using a thin film transistor in which an island-shaped semiconductor region is crystallized by an excimer laser. Yes. CW indicates the illuminance dependence of the output current obtained from a photoelectric conversion device having a current mirror circuit formed by a thin film transistor in which an island-shaped semiconductor region is crystallized by a continuous wave laser (Continuous Wave Laser). The forward direction and the reverse direction indicate bias directions applied to the photoelectric conversion device. The state in FIG. 3A is the forward direction, and the state in FIG. 3B is the reverse direction. In addition, what extracted the illumination dependence in the case of ELC is shown in FIG.

図9より、逆方向のバイアスを印加した時のみ、エキシマレーザで結晶化した島状半導体領域を有する薄膜トランジスタを用いた光電変換装置の出力電流と、連続発振レーザで結晶化した島状半導体領域を有する薄膜トランジスタを用いた光電変換装置の出力電流に違いがあることが観察される。これは、薄膜トランジスタにおける島状半導体領域の結晶性に由来するものである。実施の形態1でも述べたように正方向のバイアス印加時には光電変換素子の特性を、逆方向のバイアス印加時には光電変換素子から得られる開放電圧Voc及び薄膜トランジスタの特性を利用し光の照度を検出をしているからである。よって、光電変換装置から得られる出力電流の照度依存性は、島状半導体領域の結晶性によって変化させることが可能であることがわかる。なお、島状半導体領域の結晶性が影響を及ぼす薄膜トランジスタのS値や薄膜トランジスタのしきい値によっても変化させることができる。よって、光電変換装置を所望の照度依存性とすることができる。以上のことから、光電変換装置に印加するバイアスを反転させることで出力電圧もしくは出力電流の範囲を広げることなく、照度の検出範囲を広いものとすることが可能なうえ、目的に応じた光検出機能を有する半導体装置を得ることができる。   From FIG. 9, the output current of the photoelectric conversion device using the thin film transistor having the island-shaped semiconductor region crystallized by the excimer laser and the island-shaped semiconductor region crystallized by the continuous wave laser are obtained only when the reverse bias is applied. It is observed that there is a difference in the output current of the photoelectric conversion device using the thin film transistor. This is derived from the crystallinity of the island-shaped semiconductor region in the thin film transistor. As described in the first embodiment, the illuminance of light is detected using the characteristics of the photoelectric conversion element when a forward bias is applied and the open-circuit voltage Voc obtained from the photoelectric conversion element and the characteristics of the thin film transistor when a reverse bias is applied. Because it is. Therefore, it can be seen that the illuminance dependence of the output current obtained from the photoelectric conversion device can be changed by the crystallinity of the island-shaped semiconductor region. Note that this can also be changed depending on the S value of the thin film transistor and the threshold value of the thin film transistor, which are affected by the crystallinity of the island-shaped semiconductor region. Thus, the photoelectric conversion device can have a desired illuminance dependency. From the above, it is possible to widen the detection range of illuminance without widening the range of output voltage or output current by reversing the bias applied to the photoelectric conversion device, and light detection according to the purpose A semiconductor device having a function can be obtained.

ELCの場合、例えば光電変換装置に印加するバイアスを反転させる所定の強度を100lx、出力電流範囲を20nA以上5μA以下と設定すると、検出照度範囲の下限が0.5lx程度、上限は10万lx以上とすることができる。よって、出力電流範囲を広げることなく、検出可能な照度範囲を広げることが可能となる。   In the case of ELC, for example, if the predetermined intensity for reversing the bias applied to the photoelectric conversion device is set to 100 lx and the output current range is set to 20 nA or more and 5 μA or less, the lower limit of the detected illuminance range is about 0.5 lx and the upper limit is 100,000 lx or more. It can be. Therefore, the detectable illuminance range can be expanded without expanding the output current range.

なお、本発明の光電変換装置の相対感度及び標準視感度曲線を図11に示す。図11より、本発明の光電変換装置の相対感度は標準視感度に非常に近いことがわかる。よって、本発明の光電変換装置は人間の眼に近い視感度を得ることが可能となるため、光センサとして用いた場合、より高性能なものとすることが可能となる。   In addition, the relative sensitivity and standard visibility curve of the photoelectric conversion apparatus of this invention are shown in FIG. FIG. 11 shows that the relative sensitivity of the photoelectric conversion device of the present invention is very close to the standard visibility. Therefore, the photoelectric conversion device of the present invention can obtain a visual sensitivity close to that of the human eye, so that it can have higher performance when used as an optical sensor.

なお、本実施例は実施の形態及びその他の実施例と適宜組み合わせて用いることが可能である。   Note that this embodiment can be combined with any of the embodiment mode and other embodiments as appropriate.

本実施例では、本発明を適用した光電変換装置を有する半導体装置及びその作製方法について説明する。なお、光電変換装置の部分断面図の一例を図8、図12乃至14に示し、これを用いて説明する。   In this embodiment, a semiconductor device including a photoelectric conversion device to which the present invention is applied and a manufacturing method thereof will be described. An example of a partial cross-sectional view of the photoelectric conversion device is illustrated in FIGS. 8 and 12 to 14 and will be described with reference to FIGS.

まず、基板(第1の基板310)上に素子を形成する。ここでは基板310として、ガラス基板の一つであるAN100を用いる。   First, an element is formed over a substrate (first substrate 310). Here, AN100 which is one of glass substrates is used as the substrate 310.

次いで、プラズマCVD法で下地絶縁膜312となる窒素を含む酸化珪素膜(膜厚100nm)を形成し、さらに大気にふれることなく、半導体膜例えば水素を含む非晶質珪素膜(膜厚54nm)を積層形成する。また、下地絶縁膜312は酸化珪素膜、窒化珪素膜、窒素を含む酸化珪素膜を用いた積層してもよい。例えば、下地絶縁膜312として、酸素を含む窒化珪素膜を50nm、さらに窒素を含む酸化珪素膜を100nm積層した膜を形成してもよい。なお、窒素を含む酸化珪素膜や窒化珪素膜は、ガラス基板からのアルカリ金属などの不純物拡散を防止するブロッキング層として機能する。   Next, a silicon oxide film containing nitrogen (film thickness: 100 nm) is formed as a base insulating film 312 by plasma CVD, and further a semiconductor film such as an amorphous silicon film containing hydrogen (film thickness: 54 nm) is exposed to the atmosphere. Are stacked. Alternatively, the base insulating film 312 may be stacked using a silicon oxide film, a silicon nitride film, or a silicon oxide film containing nitrogen. For example, a film in which a silicon nitride film containing oxygen is stacked with a thickness of 50 nm and a silicon oxide film containing nitrogen is stacked with a thickness of 100 nm may be formed as the base insulating film 312. Note that the silicon oxide film or silicon nitride film containing nitrogen functions as a blocking layer for preventing diffusion of impurities such as alkali metal from the glass substrate.

次いで、上記非晶質珪素膜を固相成長法、レーザ結晶化方法、触媒金属を用いた結晶化方法等により結晶化させて、結晶構造を有する半導体膜(結晶性半導体膜)、例えば多結晶珪素膜を形成する。ここでは、触媒元素を用いた結晶化方法を用いて多結晶珪素膜を得る。まず、重量換算で10ppmのニッケルを含む酢酸ニッケル溶液をスピナーで塗布する。なお、塗布に代えてスパッタ法でニッケル元素を全面に散布する方法を用いてもよい。次いで、加熱処理を行い結晶化させて結晶構造を有する半導体膜を形成する。ここでは、熱処理(500℃、1時間)の後、結晶化のための熱処理(550℃、4時間)を行って多結晶珪素膜を得る。   Next, the amorphous silicon film is crystallized by a solid phase growth method, a laser crystallization method, a crystallization method using a catalytic metal, or the like, so that a semiconductor film having a crystal structure (crystalline semiconductor film), for example, polycrystalline A silicon film is formed. Here, a polycrystalline silicon film is obtained by a crystallization method using a catalytic element. First, a nickel acetate solution containing 10 ppm of nickel in terms of weight is applied with a spinner. Note that a nickel element may be dispersed over the entire surface by sputtering instead of coating. Next, heat treatment is performed for crystallization, so that a semiconductor film having a crystal structure is formed. Here, after heat treatment (500 ° C., 1 hour), heat treatment for crystallization (550 ° C., 4 hours) is performed to obtain a polycrystalline silicon film.

次いで、多結晶珪素膜表面の酸化膜を希フッ酸等で除去する。その後、結晶化率を高め、結晶粒内に残される欠陥を補修するためのレーザ光(XeCl:波長308nm)の照射を大気中、または酸素雰囲気中で行う。   Next, the oxide film on the surface of the polycrystalline silicon film is removed with dilute hydrofluoric acid or the like. After that, irradiation with laser light (XeCl: wavelength 308 nm) for increasing the crystallization rate and repairing defects left in the crystal grains is performed in the air or an oxygen atmosphere.

レーザ光には波長400nm以下のエキシマレーザ光や、YAGレーザの第2高調波又は第3高調波を用いる。ここでは、繰り返し周波数10〜1000Hz程度のパルスレーザ光を用い、当該レーザ光を光学系にて100〜500mJ/cmに集光し、90〜95%のオーバーラップ率をもって照射し、シリコン膜表面を走査させればよい。本実施例では、繰り返し周波数30Hz、エネルギー密度470mJ/cmでレーザ光の照射を大気中で行なう。 As the laser light, excimer laser light having a wavelength of 400 nm or less, or the second harmonic or the third harmonic of a YAG laser is used. Here, a pulsed laser beam having a repetition frequency of about 10 to 1000 Hz is used, the laser beam is condensed to 100 to 500 mJ / cm 2 by an optical system, and irradiated with an overlap rate of 90 to 95%. May be scanned. In this embodiment, laser light irradiation is performed in the atmosphere at a repetition frequency of 30 Hz and an energy density of 470 mJ / cm 2 .

なお、大気中または酸素雰囲気中で行うため、レーザ光の照射により表面に酸化膜が形成される。なお、本実施例ではパルスレーザを用いた例を示したが、連続発振のレーザを用いてもよく、半導体膜の結晶化に際し、大粒径に結晶を得るためには、連続発振が可能な固体レーザを用い、基本波の第2高調波〜第4高調波を適用するのが好ましい。代表的には、Nd:YVOレーザ(基本波1064nm)の第2高調波(532nm)や第3高調波(355nm)を適用すればよい。 Note that an oxide film is formed on the surface by irradiation with laser light because it is performed in the air or in an oxygen atmosphere. Although an example using a pulse laser is shown in this embodiment, a continuous wave laser may be used. In order to obtain a crystal with a large grain size when crystallizing a semiconductor film, continuous oscillation is possible. It is preferable to apply a second to fourth harmonic of the fundamental wave using a solid-state laser. Typically, a second harmonic (532 nm) or a third harmonic (355 nm) of an Nd: YVO 4 laser (fundamental wave 1064 nm) may be applied.

連続発振のレーザを用いる場合には、出力10Wの連続発振のYVOレーザから射出されたレーザ光を非線形光学素子により高調波に変換する。また、共振器の中にYVO結晶と非線形光学素子を入れて、高調波を射出する方法もある。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、被処理体に照射する。このときのエネルギー密度は0.01〜100MW/cm程度(好ましくは0.1〜10MW/cm)が必要である。そして、10〜2000cm/s程度の速度でレーザ光に対して相対的に半導体膜を移動させて照射すればよい。 In the case of using a continuous wave laser, laser light emitted from a continuous wave YVO 4 laser having an output of 10 W is converted into a harmonic by a non-linear optical element. There is also a method of emitting harmonics by putting a YVO 4 crystal and a nonlinear optical element in a resonator. Then, it is preferably formed into a rectangular or elliptical laser beam on the irradiation surface by an optical system, and irradiated to the object to be processed. At this time, the energy density of approximately 0.01 to 100 MW / cm 2 (preferably 0.1 to 10 MW / cm 2) is required. Then, irradiation may be performed by moving the semiconductor film relative to the laser light at a speed of about 10 to 2000 cm / s.

次いで、上記レーザ光の照射により形成された酸化膜に加え、オゾン水で表面を120秒処理して合計1〜5nmの酸化膜からなるバリア層を形成する。このバリア層は、結晶化させるために添加した触媒元素、例えばニッケル(Ni)を膜中から除去するために形成する。ここでは、オゾン水を用いてバリア層を形成したが、酸素雰囲気下の紫外線の照射で結晶構造を有する半導体膜の表面を酸化する方法や酸素プラズマ処理により結晶構造を有する半導体膜の表面を酸化する方法やプラズマCVD法やスパッタ法や蒸着法などで1〜10nm程度の酸化膜を堆積してバリア層を形成してもよい。また、バリア層を形成する前にレーザ光の照射により形成された酸化膜を除去してもよい。   Next, in addition to the oxide film formed by the laser light irradiation, the surface is treated with ozone water for 120 seconds to form a barrier layer made of an oxide film having a total thickness of 1 to 5 nm. This barrier layer is formed to remove a catalyst element added for crystallization, for example, nickel (Ni) from the film. Here, the barrier layer is formed using ozone water, but the surface of the semiconductor film having a crystal structure is oxidized by a method of oxidizing the surface of the semiconductor film having a crystal structure by irradiation with ultraviolet rays in an oxygen atmosphere or the oxygen plasma treatment. Alternatively, the barrier layer may be formed by depositing an oxide film of about 1 to 10 nm by a method such as plasma CVD, sputtering, or vapor deposition. Further, the oxide film formed by laser light irradiation may be removed before forming the barrier layer.

次いで、バリア層上にスパッタ法にてゲッタリングサイトとなるアルゴン元素を含む非晶質珪素膜を10nm〜400nm、ここでは膜厚100nmで成膜する。アルゴン元素を含む非晶質珪素膜は、シリコンターゲットを用いてアルゴンを含む雰囲気下で形成する。プラズマCVD法を用いてアルゴン元素を含む非晶質珪素膜を形成する場合、成膜条件は、モノシランとアルゴンの流量比(SiH:Ar)を1:99とし、成膜圧力を6.665Paとし、RFパワー密度を0.087W/cmとし、成膜温度を350℃とする。 Next, an amorphous silicon film containing an argon element serving as a gettering site is formed with a thickness of 10 to 400 nm, here 100 nm, over the barrier layer by a sputtering method. The amorphous silicon film containing an argon element is formed in an atmosphere containing argon using a silicon target. In the case where an amorphous silicon film containing an argon element is formed using a plasma CVD method, the film formation conditions are as follows: the flow ratio of monosilane to argon (SiH 4 : Ar) is 1:99, and the film formation pressure is 6.665 Pa. The RF power density is 0.087 W / cm 2 and the film formation temperature is 350 ° C.

その後、650℃に加熱された炉に入れて3分の熱処理を行い触媒元素を除去(ゲッタリング)する。これにより結晶構造を有する半導体膜中の触媒元素濃度が低減される。炉に代えてランプアニール装置を用いてもよい。   Thereafter, the catalyst element is removed (gettering) by performing a heat treatment for 3 minutes in a furnace heated to 650 ° C. As a result, the concentration of the catalytic element in the semiconductor film having a crystal structure is reduced. A lamp annealing apparatus may be used instead of the furnace.

次いで、バリア層をエッチングストッパとして、ゲッタリングサイトであるアルゴン元素を含む非晶質珪素膜を選択的に除去した後、バリア層を希フッ酸で選択的に除去する。なお、ゲッタリングの際、ニッケルは酸素濃度の高い領域に移動しやすい傾向があるため、酸化膜からなるバリア層をゲッタリング後に除去することが望ましい。   Next, the amorphous silicon film containing an argon element which is a gettering site is selectively removed using the barrier layer as an etching stopper, and then the barrier layer is selectively removed with dilute hydrofluoric acid. Note that during gettering, nickel tends to move to a region with a high oxygen concentration, and thus it is desirable to remove the barrier layer made of an oxide film after gettering.

なお、触媒元素を用いて半導体膜の結晶化を行わない場合には、上述したバリア層の形成、ゲッタリングサイトの形成、ゲッタリングのための熱処理、ゲッタリングサイトの除去、バリア層の除去などの工程は不要である。   Note that in the case where the semiconductor film is not crystallized using a catalytic element, the above-described barrier layer formation, gettering site formation, heat treatment for gettering, gettering site removal, barrier layer removal, etc. This step is unnecessary.

次いで、得られた結晶構造を有する半導体膜(例えば結晶性珪素膜)の表面にオゾン水で薄い酸化膜を形成した後、第1のフォトマスクを用いてレジストからなるマスクを形成し、所望の形状にエッチング処理して島状に分離された半導体膜(本明細書では「島状半導体領域」という)331及び332を形成する(図12(A)参照)。島状半導体領域を形成した後、レジストからなるマスクを除去する。   Next, after forming a thin oxide film with ozone water on the surface of the obtained semiconductor film having a crystalline structure (for example, a crystalline silicon film), a mask made of resist is formed using a first photomask, and a desired film is formed. Semiconductor films (referred to as “island semiconductor regions” in this specification) 331 and 332 that are separated into island shapes by etching are formed (see FIG. 12A). After the island-shaped semiconductor region is formed, the resist mask is removed.

次いで、必要があれば薄膜トランジスタのしきい値を制御するために微量な不純物元素(ホウ素またはリン)のドーピングを行う。ここでは、ジボラン(B)を質量分離しないでプラズマ励起したイオンドープ法を用いる。 Next, if necessary, a small amount of impurity element (boron or phosphorus) is doped in order to control the threshold value of the thin film transistor. Here, an ion doping method in which diborane (B 2 H 6 ) is plasma-excited without mass separation is used.

次いで、フッ酸を含むエッチャントで酸化膜を除去すると同時に島状半導体領域331及び332の表面を洗浄した後、ゲート絶縁膜313となる珪素を主成分とする絶縁膜を形成する。ここでは、プラズマCVD法により115nmの厚さで窒素を含む酸化珪素膜(組成比Si=32%、O=59%、N=7%、H=2%)で形成する。   Next, the oxide film is removed with an etchant containing hydrofluoric acid, and at the same time, the surfaces of the island-shaped semiconductor regions 331 and 332 are washed, and then an insulating film containing silicon as a main component to be the gate insulating film 313 is formed. Here, a silicon oxide film containing nitrogen (composition ratio: Si = 32%, O = 59%, N = 7%, H = 2%) with a thickness of 115 nm is formed by a plasma CVD method.

次いで、ゲート絶縁膜313上に金属膜を形成した後、第2のフォトマスクを用いてパターニングを行い、ゲート電極334及び335、配線314及び315、端子電極350を形成する(図12(B)参照)。この金属膜として、例えば窒化タンタル(TaN)及びタングステン(W)をそれぞれ30nm、370nm積層した膜を用いる。   Next, after a metal film is formed over the gate insulating film 313, patterning is performed using a second photomask to form gate electrodes 334 and 335, wirings 314 and 315, and a terminal electrode 350 (FIG. 12B). reference). As this metal film, for example, a film in which tantalum nitride (TaN) and tungsten (W) are stacked in a thickness of 30 nm and 370 nm, respectively, is used.

また、ゲート電極334及び335、配線314及び315、端子電極350として、上記以外にもチタン(Ti)、タングステン(W)、タンタル(Ta)、モリブデン(Mo)、ネオジウム(Nd)、コバルト(Co)、ジルコニウム(Zr)、亜鉛(Zn)、ルテニウム(Ru)、ロジウム(Rh)、パラジウム(Pd)、オスミウム(Os)、イリジウム(Ir)、白金(Pt)、アルミニウム(Al)、金(Au)、銀(Ag)、銅(Cu)から選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層膜、或いは、これらの窒化物、例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデンからなる単層膜、又はこれらの積層膜を用いることができる。   Further, as the gate electrodes 334 and 335, the wirings 314 and 315, and the terminal electrode 350, in addition to the above, titanium (Ti), tungsten (W), tantalum (Ta), molybdenum (Mo), neodymium (Nd), cobalt (Co ), Zirconium (Zr), zinc (Zn), ruthenium (Ru), rhodium (Rh), palladium (Pd), osmium (Os), iridium (Ir), platinum (Pt), aluminum (Al), gold (Au) ), Silver (Ag), copper (Cu), or a single layer film made of an alloy material or a compound material containing the element as a main component, or a nitride thereof, for example, titanium nitride, tungsten nitride A single layer film made of tantalum nitride or molybdenum nitride, or a laminated film thereof can be used.

次いで、島状半導体領域331及び332への一導電型を付与する不純物の導入を行って、薄膜トランジスタ112のソース領域及びドレイン領域337、薄膜トランジスタ113のソース領域及びドレイン領域338の形成を行う(図12(C)参照)。本実施例ではnチャネル型薄膜トランジスタを形成するものとし、n型の不純物、例えばリン(P)、砒素(As)を島状半導体領域331及び332に導入する。   Next, an impurity imparting one conductivity type is introduced into the island-shaped semiconductor regions 331 and 332, so that the source and drain regions 337 of the thin film transistor 112 and the source and drain regions 338 of the thin film transistor 113 are formed (FIG. 12). (See (C)). In this embodiment, an n-channel thin film transistor is formed, and n-type impurities such as phosphorus (P) and arsenic (As) are introduced into the island-shaped semiconductor regions 331 and 332.

次いで、CVD法により酸化珪素膜を含む第1の層間絶縁膜(図示しない)を50nm形成した後、それぞれの島状半導体領域に添加された不純物元素を活性化処理する工程を行う。この活性化工程は、ランプ光源を用いたラピッドサーマルアニール法(RTA法)、或いはYAGレーザまたはエキシマレーザを裏面から照射する方法、或いは炉を用いた熱処理、或いはこれらの方法のうち、いずれかと組み合わせた方法によって行う。   Next, after forming a first interlayer insulating film (not shown) including a silicon oxide film by CVD with a thickness of 50 nm, a step of activating the impurity element added to each island-like semiconductor region is performed. This activation process is performed by a rapid thermal annealing method (RTA method) using a lamp light source, a method of irradiating a YAG laser or an excimer laser from the back surface, a heat treatment using a furnace, or a combination thereof. By different methods.

次いで、水素及び酸素を含む窒化珪素膜を含む第2の層間絶縁膜316を、例えば10nmの膜厚で形成する。   Next, a second interlayer insulating film 316 including a silicon nitride film containing hydrogen and oxygen is formed with a thickness of 10 nm, for example.

次いで、第2の層間絶縁膜316上に絶縁物材料から成る第3の層間絶縁膜317を形成する(図12(D)参照)。第3の層間絶縁膜317はCVD法で得られる絶縁膜を用いることができる。本実施例においては固着強度を向上させるため、第3の層間絶縁膜317として、900nmの膜厚で形成した窒素を含む酸化珪素膜を形成する。   Next, a third interlayer insulating film 317 made of an insulating material is formed over the second interlayer insulating film 316 (see FIG. 12D). As the third interlayer insulating film 317, an insulating film obtained by a CVD method can be used. In this embodiment, in order to improve the fixing strength, a silicon oxide film containing nitrogen formed with a thickness of 900 nm is formed as the third interlayer insulating film 317.

次に、熱処理(300〜550℃で1〜12時間の熱処理、例えば窒素雰囲気中410℃で1時間)を行い、島状半導体膜を水素化する。この工程は第2の層間絶縁膜316に含まれる水素により島状半導体膜のダングリングボンドを終端させるために行うものである。なお、ゲート絶縁膜313の存在に関係なく島状半導体膜を水素化することができる。   Next, heat treatment (300 to 550 ° C. for 1 to 12 hours, for example, in a nitrogen atmosphere at 410 ° C. for 1 hour) is performed to hydrogenate the island-shaped semiconductor film. This step is performed in order to terminate dangling bonds of the island-shaped semiconductor film with hydrogen contained in the second interlayer insulating film 316. Note that the island-shaped semiconductor film can be hydrogenated regardless of the presence of the gate insulating film 313.

また第3の層間絶縁膜317として、シロキサンを用いた絶縁膜、及びそれらの積層構造を用いることも可能である。シロキサンは、シリコン(Si)と酸素(O)との結合で骨格構造で構成される。置換基として、少なくとも水素を含む有機基(例えばアルキル基、アリール基)が用いられる。また、置換基にフルオロ基を含んでいても良い。   Further, as the third interlayer insulating film 317, an insulating film using siloxane and a stacked structure thereof can be used. Siloxane has a skeleton structure with a bond of silicon (Si) and oxygen (O). As a substituent, an organic group containing at least hydrogen (for example, an alkyl group or an aryl group) is used. Further, the substituent may contain a fluoro group.

第3の層間絶縁膜317としてシロキサンを用いた絶縁膜、及びそれらの積層構造を用いた場合は、第2の層間絶縁膜316を形成後、島状半導体膜を水素化するための熱処理を行い、次に第3の層間絶縁膜317を形成することもできる。   In the case where an insulating film using siloxane and a stacked structure thereof are used as the third interlayer insulating film 317, a heat treatment for hydrogenating the island-shaped semiconductor film is performed after the second interlayer insulating film 316 is formed. Next, a third interlayer insulating film 317 can be formed.

次いで、第3のフォトマスクを用いてレジストからなるマスクを形成し、第1の層間絶縁膜、第2の層間絶縁膜316、第3の層間絶縁膜317、及びゲート絶縁膜313を選択的にエッチングしてコンタクトホールを形成する。そして、レジストからなるマスクを除去する。   Next, a resist mask is formed using a third photomask, and the first interlayer insulating film, the second interlayer insulating film 316, the third interlayer insulating film 317, and the gate insulating film 313 are selectively formed. Etch to form contact holes. Then, the resist mask is removed.

なお、第3の層間絶縁膜317は必要に応じて形成すればよく、第3の層間絶縁膜317を形成しない場合は、第2の層間絶縁膜316を形成後に第1の層間絶縁膜、第2の層間絶縁膜316及びゲート絶縁膜313を選択的にエッチングしてコンタクトホールを形成する。   Note that the third interlayer insulating film 317 may be formed as necessary. When the third interlayer insulating film 317 is not formed, the first interlayer insulating film and the first interlayer insulating film 316 are formed after the second interlayer insulating film 316 is formed. The second interlayer insulating film 316 and the gate insulating film 313 are selectively etched to form contact holes.

次いで、スパッタ法で金属積層膜を成膜した後、第4のフォトマスクを用いてレジストからなるマスクを形成し、選択的に金属膜をエッチングして、配線319、接続電極320、端子電極351、薄膜トランジスタ112のソース電極及びドレイン電極341、薄膜トランジスタ113のソース電極及びドレイン電極342を形成する。そして、レジストからなるマスクを除去する。なお、本実施例の金属膜は、膜厚100nmのTi膜と、膜厚350nmのSiを微量に含むAl膜と、膜厚100nmのTi膜との3層を積層したものとする。   Next, after a metal laminated film is formed by a sputtering method, a resist mask is formed using a fourth photomask, and the metal film is selectively etched, so that a wiring 319, a connection electrode 320, and a terminal electrode 351 are formed. Then, the source and drain electrodes 341 of the thin film transistor 112 and the source and drain electrodes 342 of the thin film transistor 113 are formed. Then, the resist mask is removed. Note that the metal film of this example is formed by stacking three layers of a Ti film with a thickness of 100 nm, an Al film containing a trace amount of Si with a thickness of 350 nm, and a Ti film with a thickness of 100 nm.

また図8(B)で示すように、配線404、接続電極405、端子電極401、及び薄膜トランジスタ112のソース電極及びドレイン電極402、薄膜トランジスタ113のソース電極及びドレイン電極403を単層の導電膜により形成する場合は、耐熱性及び導電率等の点からチタン膜(Ti膜)が好ましい。また、チタン膜に変えて、タングステン(W)、タンタル(Ta)、モリブデン(Mo)、ネオジウム(Nd)、コバルト(Co)、ジルコニウム(Zr)、亜鉛(Zn)、ルテニウム(Ru)、ロジウム(Rh)、パラジウム(Pd)、オスミウム(Os)、イリジウム(Ir)、白金(Pt)から選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層膜、或いは、これらの窒化物、例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデンからなる単層膜、又はこれらの積層膜を用いることができる。配線404、接続電極405、端子電極401、及び薄膜トランジスタ112のソース電極及びドレイン電極402、薄膜トランジスタ113のソース電極及びドレイン電極403を単層膜にすることにより、作製工程において成膜回数を減少させることが可能となる。   8B, the wiring 404, the connection electrode 405, the terminal electrode 401, the source and drain electrodes 402 of the thin film transistor 112, and the source and drain electrodes 403 of the thin film transistor 113 are formed using a single conductive film. When it does, a titanium film (Ti film) is preferable from the viewpoints of heat resistance and electrical conductivity. Further, in place of the titanium film, tungsten (W), tantalum (Ta), molybdenum (Mo), neodymium (Nd), cobalt (Co), zirconium (Zr), zinc (Zn), ruthenium (Ru), rhodium ( Rh), palladium (Pd), osmium (Os), iridium (Ir), platinum (Pt), or a single layer film made of an alloy material or a compound material containing the element as a main component, or these For example, a single layer film made of a nitride of, for example, titanium nitride, tungsten nitride, tantalum nitride, or molybdenum nitride, or a stacked film thereof can be used. By forming the wiring 404, the connection electrode 405, the terminal electrode 401, the source electrode and the drain electrode 402 of the thin film transistor 112, and the source electrode and the drain electrode 403 of the thin film transistor 113 into a single layer film, the number of depositions can be reduced in the manufacturing process. Is possible.

以上の工程で、多結晶珪素膜を用いたトップゲート型の薄膜トランジスタ112及び113を作製することができる。なお、薄膜トランジスタ112及び113のS値は、半導体膜の結晶性や半導体膜とゲート絶縁膜との界面状態で変化させることが可能である。   Through the above steps, top-gate thin film transistors 112 and 113 using a polycrystalline silicon film can be manufactured. Note that the S value of the thin film transistors 112 and 113 can be changed depending on crystallinity of the semiconductor film or an interface state between the semiconductor film and the gate insulating film.

次いで、後に形成される光電変換層(代表的にはアモルファスシリコン)と反応して合金になりにくい導電性の金属膜(チタン(Ti)またはモリブデン(Mo)など)を成膜した後、第5のフォトマスクを用いてレジストからなるマスクを形成し、選択的に導電性の金属膜をエッチングして配線319を覆う保護電極318を形成する(図13(A)参照)。ここでは、スパッタ法で得られる膜厚200nmのTi膜を用いる。なお、接続電極320、端子電極351、薄膜トランジスタのソース電極及びドレイン電極においても保護電極318と同様の金属膜によって覆われる。従って、導電性の金属膜は、これらの電極における2層目のAl膜が露呈されている側面も覆うため、導電性の金属膜は光電変換層へのアルミニウム原子の拡散も防止できる。   Next, after forming a conductive metal film (such as titanium (Ti) or molybdenum (Mo)) that hardly reacts with a photoelectric conversion layer (typically amorphous silicon) to be formed later, A mask made of a resist is formed using this photomask, and a conductive metal film is selectively etched to form a protective electrode 318 covering the wiring 319 (see FIG. 13A). Here, a 200 nm thick Ti film obtained by sputtering is used. Note that the connection electrode 320, the terminal electrode 351, and the source electrode and the drain electrode of the thin film transistor are also covered with the same metal film as the protective electrode 318. Therefore, since the conductive metal film also covers the side surface of the electrode where the second Al film is exposed, the conductive metal film can also prevent diffusion of aluminum atoms into the photoelectric conversion layer.

ただし、配線319、接続電極320、端子電極351、薄膜トランジスタ112のソース電極及びドレイン電極341、薄膜トランジスタ113のソース電極及びドレイン電極342を単層の導電膜で形成する場合、すなわち図8(B)で示すように、これらの電極又は配線に代えて配線404、接続電極405、端子電極401、薄膜トランジスタ112のソース電極及びドレイン電極402、薄膜トランジスタ113のソース電極及びドレイン電極403を形成する場合は、保護電極318は形成しなくてもよい。   However, in the case where the wiring 319, the connection electrode 320, the terminal electrode 351, the source and drain electrodes 341 of the thin film transistor 112, and the source and drain electrodes 342 of the thin film transistor 113 are formed using a single-layer conductive film, that is, FIG. As shown, when the wiring 404, the connection electrode 405, the terminal electrode 401, the source and drain electrodes 402 of the thin film transistor 112, and the source and drain electrodes 403 of the thin film transistor 113 are formed instead of these electrodes or wirings, a protective electrode 318 may not be formed.

次に第3の層間絶縁膜317上に、p型半導体層111p、i型半導体層111i及びn型半導体層111nを有する光電変換層111を形成する。   Next, the photoelectric conversion layer 111 including the p-type semiconductor layer 111p, the i-type semiconductor layer 111i, and the n-type semiconductor layer 111n is formed over the third interlayer insulating film 317.

p型半導体層111pは、13族の不純物元素、例えばホウ素(B)を含んだセミアモルファスシリコン膜をプラズマCVD法にて成膜し形成しても良いし、セミアモルファスシリコン膜を形成後、15族の不純物元素を導入してもよい。   The p-type semiconductor layer 111p may be formed by forming a semi-amorphous silicon film containing a Group 13 impurity element such as boron (B) by plasma CVD, or after forming the semi-amorphous silicon film, 15 Group impurity elements may be introduced.

なお、配線319及び保護電極318は光電変換層111の最下層、本実施例ではp型半導体層111pと接している。   Note that the wiring 319 and the protective electrode 318 are in contact with the lowermost layer of the photoelectric conversion layer 111, in this embodiment, the p-type semiconductor layer 111p.

p型半導体層111pを形成したら、さらにi型半導体層111i及びn型半導体層111nを順に形成する。これによりp型半導体層111p、i型半導体層111i及びn型半導体層111nを有する光電変換層111が形成される。   After the p-type semiconductor layer 111p is formed, an i-type semiconductor layer 111i and an n-type semiconductor layer 111n are sequentially formed. Thus, the photoelectric conversion layer 111 including the p-type semiconductor layer 111p, the i-type semiconductor layer 111i, and the n-type semiconductor layer 111n is formed.

i型半導体層111iとしては、例えばプラズマCVD法でセミアモルファスシリコン膜を形成すればよい。また、n型半導体層111nとしては、15族の不純物元素、例えばリン(P)を含むセミアモルファスシリコン膜を形成してもよいし、セミアモルファスシリコン膜を形成後、15族の不純物元素を導入してもよい。   As the i-type semiconductor layer 111i, for example, a semi-amorphous silicon film may be formed by a plasma CVD method. Further, as the n-type semiconductor layer 111n, a semi-amorphous silicon film containing a Group 15 impurity element such as phosphorus (P) may be formed, or a Group 15 impurity element is introduced after the semi-amorphous silicon film is formed. May be.

またp型半導体層111p、真性半導体層111i、n型半導体層111nとして、セミアモルファス半導体膜だけではなく、アモルファス半導体膜を用いてもよい。   Further, as the p-type semiconductor layer 111p, the intrinsic semiconductor layer 111i, and the n-type semiconductor layer 111n, not only a semi-amorphous semiconductor film but also an amorphous semiconductor film may be used.

次いで、全面に絶縁物材料(例えば珪素を含む無機絶縁膜)からなる封止層324を厚さ(1μm〜30μm)で形成して図13(B)の状態を得る。ここでは絶縁物材料膜としてCVD法により、膜厚1μmの窒素を含む酸化珪素膜を形成する。無機絶縁膜を用いることにより密着性の向上を図っている。   Next, a sealing layer 324 made of an insulating material (for example, an inorganic insulating film containing silicon) is formed over the entire surface with a thickness (1 μm to 30 μm) to obtain the state shown in FIG. Here, a silicon oxide film containing nitrogen having a thickness of 1 μm is formed as the insulating material film by a CVD method. Adhesion is improved by using an inorganic insulating film.

次いで、封止層324をエッチングして開口部を設けた後、スパッタ法により端子121及び122を形成する。端子121及び122は、チタン膜(Ti膜)(100nm)と、ニッケル膜(Ni膜)(300nm)と、金膜(Au膜)(50nm)との積層膜とする。こうして得られる端子121及び端子122の固着強度は5Nを超え、端子電極として十分な固着強度を有している。   Next, after the sealing layer 324 is etched to provide openings, terminals 121 and 122 are formed by sputtering. The terminals 121 and 122 are laminated films of a titanium film (Ti film) (100 nm), a nickel film (Ni film) (300 nm), and a gold film (Au film) (50 nm). The fixing strength of the terminal 121 and the terminal 122 obtained in this way exceeds 5N, and has sufficient fixing strength as a terminal electrode.

以上の工程で、半田接続が可能な端子121及び端子122が形成され、図13(C)に示す構造が得られる。   Through the above steps, the terminal 121 and the terminal 122 that can be soldered are formed, and the structure shown in FIG. 13C is obtained.

このようにして、例えば1枚の大面積基板(例えば600cm×720cm)からは大量のフォトICチップ(2mm×1.5mm)、即ち光電変換装置のチップを製造することが可能である。次いで、個々に切断して複数のフォトICチップを切り出す。   In this manner, for example, a large number of photo IC chips (2 mm × 1.5 mm), that is, chips of a photoelectric conversion device can be manufactured from one large-area substrate (for example, 600 cm × 720 cm). Next, a plurality of photo IC chips are cut out individually.

切り出した1つのフォトICチップ(2mm×1.5mm)の断面図を図14(A)に示し、その上面図を図14(B)、下面図を図14(C)に示す。なお、図14(A)において、基板310、素子形成領域410、端子121及び端子122を含む総膜厚は、0.8±0.05mmである。   FIG. 14A shows a cross-sectional view of one cut out photo IC chip (2 mm × 1.5 mm), FIG. 14B shows a top view thereof, and FIG. 14C shows a bottom view thereof. In FIG. 14A, the total film thickness including the substrate 310, the element formation region 410, the terminal 121, and the terminal 122 is 0.8 ± 0.05 mm.

また、光センサチップの総膜厚を薄くするために、基板310をCMP処理等によって削って薄くした後、ダイサーで個々に切断して複数の光センサチップを切り出してもよい。   Further, in order to reduce the total film thickness of the optical sensor chip, the substrate 310 may be cut and thinned by a CMP process or the like and then individually cut with a dicer to cut out a plurality of optical sensor chips.

また、図14(B)において、端子121及び122の一つの電極サイズは、0.6mm×1.1mmであり、電極間隔は0.4mmである。また、図14(C)において受光部411の面積は、1.57mmである。また、増幅回路部412には、約100個の薄膜トランジスタが設けられている。 In FIG. 14B, one electrode size of the terminals 121 and 122 is 0.6 mm × 1.1 mm, and the electrode interval is 0.4 mm. In FIG. 14C, the area of the light receiving portion 411 is 1.57 mm 2 . In addition, the amplifier circuit portion 412 is provided with about 100 thin film transistors.

最後に、得られた光センサチップを基板360の実装面に実装する(図8(A)参照)。なお、端子121と電極361、並びに端子122と電極362との接続には、それぞれ半田364及び363を用い、予め基板360の電極361及び362上にスクリーン印刷法などによって半田を形成しておき、半田と端子電極を当接した状態にしてから半田リフロー処理を行って実装する。半田リフロー処理は、例えば不活性ガス雰囲気中、255℃〜265℃程度の温度で約10秒行う。また、半田の他に金属(金、銀等)で形成されるバンプ、又は導電性樹脂で形成されるバンプ等を用いることができる。また、環境問題を考慮して鉛フリー半田を用いて実装してもよい。   Finally, the obtained optical sensor chip is mounted on the mounting surface of the substrate 360 (see FIG. 8A). Note that solders 364 and 363 are used to connect the terminals 121 and 361 and the terminals 122 and 362, respectively, and solder is formed in advance on the electrodes 361 and 362 of the substrate 360 by a screen printing method or the like. After the solder and the terminal electrode are in contact with each other, the solder reflow process is performed for mounting. The solder reflow process is performed, for example, in an inert gas atmosphere at a temperature of about 255 ° C. to 265 ° C. for about 10 seconds. In addition to solder, bumps formed of metal (gold, silver, etc.) or bumps formed of conductive resin can be used. Moreover, you may mount using lead-free solder in consideration of an environmental problem.

以上のようにして、半導体装置を作製することができる。なお、光を検出するために基板310側から光電変換層111に光を入射する以外の箇所には筐体等を用いて光を遮断しても良い。なお、筐体は光を遮断する機能を有する材料なら何を用いてもよく、例えば金属材料や黒色顔料を有する樹脂材料等を用いて形成すればよい。このような構造とすることで、より信頼性の高い光検出機能を有する半導体装置とすることができる。 As described above, a semiconductor device can be manufactured. In addition, in order to detect light, the light may be blocked by using a housing or the like other than light incident on the photoelectric conversion layer 111 from the substrate 310 side. Note that any material may be used for the housing as long as it has a function of blocking light. For example, a metal material or a resin material having a black pigment may be used. With such a structure, a more reliable semiconductor device having a light detection function can be obtained.

本実施例では半導体装置が有する増幅回路をnチャネル型薄膜トランジスタで形成する場合について説明したが、pチャネル型薄膜トランジスタでも良い。なお、pチャネル型薄膜トランジスタは島状半導体領域への一導電型を付与する不純物を、p型の不純物、例えばホウ素(B)に代えればnチャネル型薄膜トランジスタと同様のように作製することができる。次に、増幅回路をpチャネル型薄膜トランジスタを用いて形成した例について示す。   In this embodiment, the case where the amplifier circuit included in the semiconductor device is formed using an n-channel thin film transistor is described. However, a p-channel thin film transistor may be used. Note that a p-channel thin film transistor can be manufactured in the same manner as an n-channel thin film transistor if an impurity imparting one conductivity type to the island-shaped semiconductor region is replaced with a p-type impurity such as boron (B). Next, an example in which an amplifier circuit is formed using a p-channel thin film transistor is described.

増幅回路、例えばカレントミラー回路をpチャネル型薄膜トランジスタで形成した光電変換装置の等価回路図の一例は既に述べたように図7であり、その断面図を図15に示す。なお、図15は図7におけるpチャネル型の薄膜トランジスタ201及び202、並びに光電変換素子204を抜き出して記載している。なお、図8と同様のものに関しては共通の符号を用いて示し、同一部分又は同様な機能を有する部分の詳細な説明は省略する。上述したように、薄膜トランジスタ201の島状半導体領域及び薄膜トランジスタ202の島状半導体領域には、p型の不純物、例えばホウ素(B)が導入されており、薄膜トランジスタ201にはソース領域及びドレイン領域241、薄膜トランジスタ202にはソース領域及びドレイン領域242が形成される。また、光電変換素子が有する光電変換層222は、n型半導体層222n、i型半導体層222i、p型半導体層222pを順次積層した構成となっている。なお、n型半導体層222n、i型半導体層222i、p型半導体層222pには、それぞれn型半導体層111n、i型半導体層111i、p型半導体層111pと同様の材料及び作製方法を用いて形成することができる。   An example of an equivalent circuit diagram of a photoelectric conversion device in which an amplifier circuit, for example, a current mirror circuit is formed of a p-channel thin film transistor, is as shown in FIG. 7, and a cross-sectional view thereof is shown in FIG. Note that FIG. 15 illustrates the p-channel thin film transistors 201 and 202 and the photoelectric conversion element 204 extracted from FIG. Note that components similar to those in FIG. 8 are denoted by common reference numerals, and detailed description of the same portions or portions having similar functions is omitted. As described above, a p-type impurity, for example, boron (B) is introduced into the island-shaped semiconductor region of the thin film transistor 201 and the island-shaped semiconductor region of the thin film transistor 202, and the thin film transistor 201 has a source region and a drain region 241, A source region and a drain region 242 are formed in the thin film transistor 202. The photoelectric conversion layer 222 included in the photoelectric conversion element has a structure in which an n-type semiconductor layer 222n, an i-type semiconductor layer 222i, and a p-type semiconductor layer 222p are sequentially stacked. Note that the n-type semiconductor layer 222n, the i-type semiconductor layer 222i, and the p-type semiconductor layer 222p are formed using the same materials and manufacturing methods as the n-type semiconductor layer 111n, the i-type semiconductor layer 111i, and the p-type semiconductor layer 111p, respectively. Can be formed.

なお、本実施例は実施の形態及びその他の実施例と適宜組み合わせて用いることが可能である。   Note that this embodiment can be combined with any of the embodiment mode and other embodiments as appropriate.

本実施例では増幅回路をボトムゲート型薄膜トランジスタを用いて形成した半導体装置及びその作製方法の例を、図16乃至図18を用いて説明する。   In this embodiment, an example of a semiconductor device in which an amplifier circuit is formed using a bottom-gate thin film transistor and a manufacturing method thereof will be described with reference to FIGS.

まず基板310上に、下地絶縁膜312及び金属膜511を形成する(図16(A)参照)。この金属膜511として、本実施例では例えば窒化タンタル(TaN)及びタングステン(W)をそれぞれ30nm、370nm積層した膜を用いる。   First, a base insulating film 312 and a metal film 511 are formed over a substrate 310 (see FIG. 16A). In this embodiment, for example, a film in which tantalum nitride (TaN) and tungsten (W) are stacked by 30 nm and 370 nm is used as the metal film 511.

また、金属膜511として、上記以外にもチタン(Ti)、タングステン(W)、タンタル(Ta)、モリブデン(Mo)、ネオジウム(Nd)、コバルト(Co)、ジルコニウム(Zr)、亜鉛(Zn)、ルテニウム(Ru)、ロジウム(Rh)、パラジウム(Pd)、オスミウム(Os)、イリジウム(Ir)、白金(Pt)、アルミニウム(Al)、金(Au)、銀(Ag)、銅(Cu)から選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層膜、或いは、これらの窒化物、例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデンからなる単層膜を用いることができる。   In addition to the above, the metal film 511 includes titanium (Ti), tungsten (W), tantalum (Ta), molybdenum (Mo), neodymium (Nd), cobalt (Co), zirconium (Zr), and zinc (Zn). , Ruthenium (Ru), rhodium (Rh), palladium (Pd), osmium (Os), iridium (Ir), platinum (Pt), aluminum (Al), gold (Au), silver (Ag), copper (Cu) Or a single layer film made of an alloy material or a compound material containing the element as a main component, or a single layer film made of these nitrides, for example, titanium nitride, tungsten nitride, tantalum nitride, or molybdenum nitride Can be used.

なお、下地絶縁膜312を基板310上に形成せず、金属膜511を直接基板310に形成してもよい。   Note that the metal film 511 may be directly formed over the substrate 310 without forming the base insulating film 312 over the substrate 310.

次に金属膜511をパターニングして、ゲート電極512及び513、配線314及び315、端子電極350を形成する(図16(B)参照)。   Next, the metal film 511 is patterned to form gate electrodes 512 and 513, wirings 314 and 315, and a terminal electrode 350 (see FIG. 16B).

次いで、ゲート電極512及び513、配線314及び315、端子電極350を覆うゲート絶縁膜514を形成する。本実施例では、珪素を主成分とする絶縁膜、例えばプラズマCVD法により115nmの厚さで窒素を含む酸化珪素膜(組成比Si=32%、O=59%、N=7%、H=2%)を用いてゲート絶縁膜514を形成する。   Next, a gate insulating film 514 that covers the gate electrodes 512 and 513, the wirings 314 and 315, and the terminal electrode 350 is formed. In this embodiment, an insulating film containing silicon as a main component, for example, a silicon oxide film containing nitrogen with a thickness of 115 nm by a plasma CVD method (composition ratio Si = 32%, O = 59%, N = 7%, H = 2%), a gate insulating film 514 is formed.

次にゲート絶縁膜514上に島状半導体領域515及び516を形成する。島状半導体領域515及び516は、実施例2で述べた島状半導体領域331及び332と同様の材料及び作製工程により形成すればよい(図16(C)参照)。   Next, island-shaped semiconductor regions 515 and 516 are formed over the gate insulating film 514. The island-shaped semiconductor regions 515 and 516 may be formed using a material and a manufacturing process similar to those of the island-shaped semiconductor regions 331 and 332 described in Embodiment 2 (see FIG. 16C).

島状半導体領域515及び516を形成したら、後に薄膜トランジスタ501のソース領域及びドレイン領域521、薄膜トランジスタ502のソース領域及びドレイン領域522となる領域以外を覆ってマスク518を形成し、一導電型を付与する不純物の導入を行う(図16(D)参照)。一導電型の不純物としては、nチャネル型薄膜トランジスタを形成する場合には、n型不純物としてリン(P)、砒素(As)を用い、pチャネル型薄膜トランジスタを形成する場合には、p型不純物としてホウ素(B)を用いればよい。本実施例ではn型不純物であるリン(P)を島状半導体領域515及び516に導入し、薄膜トランジスタ501のソース領域及びドレイン領域521並びにこれら領域の間にチャネル形成領域、薄膜トランジスタ502のソース領域及びドレイン領域522並びにこれら領域の間にチャネル形成領域を形成する。なお、必要があればチャネル形成領域に薄膜トランジスタのしきい値を制御するために微量な不純物元素(ホウ素またはリン)をドーピングしても良い。   After the island-shaped semiconductor regions 515 and 516 are formed, a mask 518 is formed so as to cover a region other than the source region and the drain region 521 of the thin film transistor 501 and the source region and the drain region 522 of the thin film transistor 502, and one conductivity type is imparted. Impurities are introduced (see FIG. 16D). As an impurity of one conductivity type, phosphorus (P) or arsenic (As) is used as an n-type impurity when an n-channel thin film transistor is formed, and p-type impurity is used when a p-channel thin film transistor is formed. Boron (B) may be used. In this embodiment, phosphorus (P) which is an n-type impurity is introduced into the island-shaped semiconductor regions 515 and 516, and a source region and a drain region 521 of the thin film transistor 501, a channel formation region between these regions, a source region of the thin film transistor 502, and A drain region 522 and a channel formation region are formed between these regions. Note that if necessary, a minute amount of an impurity element (boron or phosphorus) may be doped in the channel formation region in order to control the threshold value of the thin film transistor.

次いで、マスク518を除去し、図示しない第1の層間絶縁膜、第2の層間絶縁膜316及び第3の層間絶縁膜317を形成する(図16(E)参照)。第1の層間絶縁膜、第2の層間絶縁膜316及び第3の層間絶縁膜317の材料及び作製工程は実施例2の記載に基づけばよい。   Next, the mask 518 is removed, and a first interlayer insulating film, a second interlayer insulating film 316, and a third interlayer insulating film 317 (not shown) are formed (see FIG. 16E). The materials and manufacturing steps of the first interlayer insulating film, the second interlayer insulating film 316, and the third interlayer insulating film 317 may be based on those described in Embodiment 2.

次に第1の層間絶縁膜、第2の層間絶縁膜316及び第3の層間絶縁膜317にコンタクトホールを形成し、金属膜を成膜、さらに選択的に金属膜をエッチングして、配線319、接続電極320、端子電極351、薄膜トランジスタ501のソース電極及びドレイン電極531、薄膜トランジスタ502のソース電極及びドレイン電極532を形成する。そして、レジストからなるマスクを除去する。なお、本実施例の金属膜は、膜厚100nmのTi膜と、膜厚350nmのSiを微量に含むAl膜と、膜厚100nmのTi膜との3層を積層したものとする。   Next, contact holes are formed in the first interlayer insulating film, the second interlayer insulating film 316, and the third interlayer insulating film 317, a metal film is formed, and the metal film is selectively etched to form a wiring 319. The connection electrode 320, the terminal electrode 351, the source and drain electrodes 531 of the thin film transistor 501, and the source and drain electrodes 532 of the thin film transistor 502 are formed. Then, the resist mask is removed. Note that the metal film of this example is formed by stacking three layers of a Ti film with a thickness of 100 nm, an Al film containing a trace amount of Si with a thickness of 350 nm, and a Ti film with a thickness of 100 nm.

また配線319及びその保護電極318、接続電極320及びその保護電極533、端子電極351及びその保護電極538、薄膜トランジスタ501のソース電極及びドレイン電極531並びにその保護電極536、薄膜トランジスタ502のソース電極及びドレイン電極532並びにその保護電極537に代えて、それぞれ図8(B)の配線404、接続電極405、端子電極401、薄膜トランジスタ112のソース電極及びドレイン電極402、薄膜トランジスタ113のソース電極及びドレイン電極403と同様に、単層の導電膜を用いてそれぞれの配線や電極を形成してもよい。   In addition, the wiring 319 and its protective electrode 318, the connection electrode 320 and its protective electrode 533, the terminal electrode 351 and its protective electrode 538, the source and drain electrodes 531 of the thin film transistor 501, its protective electrode 536, and the source and drain electrodes of the thin film transistor 502 In place of the wiring 532 and the protective electrode 537, the wiring 404, the connection electrode 405, the terminal electrode 401, the source and drain electrodes 402 of the thin film transistor 112, and the source and drain electrodes 403 of the thin film transistor 113, respectively, in FIG. Each wiring and electrode may be formed using a single conductive film.

以上のようにして、増幅回路503を構成するボトムゲート型の薄膜トランジスタ501及び502を作製することができる(図17(A)参照)。   As described above, bottom-gate thin film transistors 501 and 502 included in the amplifier circuit 503 can be manufactured (see FIG. 17A).

次に、第3の層間絶縁膜317上に、p型半導体層111p、i型半導体層111i及びn型半導体層111nを含む光電変換層111を形成する(図17(B)参照)。光電変換層111の材料及び作製工程等は、実施の形態及び実施例2を参照すればよい。   Next, the photoelectric conversion layer 111 including the p-type semiconductor layer 111p, the i-type semiconductor layer 111i, and the n-type semiconductor layer 111n is formed over the third interlayer insulating film 317 (see FIG. 17B). For the material and manufacturing process of the photoelectric conversion layer 111, Embodiment Mode and Example 2 may be referred to.

次いで、封止層324、端子121及び122を形成する(図17(C)参照)。端子121はn型半導体層111nに接続されており、端子122は端子121と同一工程で形成される。   Next, a sealing layer 324 and terminals 121 and 122 are formed (see FIG. 17C). The terminal 121 is connected to the n-type semiconductor layer 111n, and the terminal 122 is formed in the same process as the terminal 121.

さらに電極361及び362を有する基板360を、半田364及び363で実装する。なお、基板360上の電極361は、半田364で端子121に実装されている。また基板360の電極362は、半田363端子122に実装されている(図18(A)参照)。   Further, a substrate 360 having electrodes 361 and 362 is mounted with solder 364 and 363. Note that the electrode 361 on the substrate 360 is mounted on the terminal 121 with solder 364. Further, the electrode 362 of the substrate 360 is mounted on the solder 363 terminal 122 (see FIG. 18A).

図18(A)に示す半導体装置において、光電変換層111に入射する光は、主に基板310側から入るが、これに限られない。また、図18(B)に示すように基板360側の光電変換層111が形成される領域以外に筐体550を設けても良い。なお、筐体550は、光を遮断する機能を有する材料なら何を用いてもよく、例えば金属材料や黒色顔料を有する樹脂材料等を用いて形成すればよい。このような構造とすることで、より信頼性の高い光検出機能を有する半導体装置とすることができる。   In the semiconductor device illustrated in FIG. 18A, light that enters the photoelectric conversion layer 111 enters mainly from the substrate 310 side; however, the present invention is not limited to this. 18B, a housing 550 may be provided in a region other than the region where the photoelectric conversion layer 111 on the substrate 360 side is formed. Note that the housing 550 may be made of any material having a function of blocking light, and may be formed using, for example, a metal material or a resin material having a black pigment. With such a structure, a more reliable semiconductor device having a light detection function can be obtained.

なお、本実施例は実施の形態及びその他の実施例と適宜組み合わせて用いることが可能である。   Note that this embodiment can be combined with any of the embodiment mode and other embodiments as appropriate.

本実施例では、図1におけるバイアス切り替え手段の一例として、バイアス切り替えを行う回路について、図19〜図23を用いて説明する。   In this embodiment, a circuit for performing bias switching will be described with reference to FIGS. 19 to 23 as an example of the bias switching means in FIG.

図19に示す回路は、図1における光電変換装置101から得られる電流を電圧として出力した出力電圧が、ある一定値に達した際に光電変換装置に印加するバイアスを反転させる回路である。即ち、所定の照度を境にバイアスを反転させる回路である。なお、図19の回路では、基準電圧Vrを境界として、出力電圧がVrを超えた場合にバイアスを反転するようにする。   The circuit shown in FIG. 19 is a circuit that inverts the bias applied to the photoelectric conversion device when the output voltage obtained by outputting the current obtained from the photoelectric conversion device 101 in FIG. 1 as a voltage reaches a certain value. That is, it is a circuit that reverses the bias with a predetermined illuminance as a boundary. In the circuit of FIG. 19, the bias is reversed when the output voltage exceeds Vr with the reference voltage Vr as a boundary.

図19及び図20において、901はフォトセンサ出力VPS、902は基準電圧Vrを決定するための基準電圧生成回路、903はコンパレータ、904は出力バッファであり、ここでは出力バッファ904は1段目904a、2段目904b、3段目904cを有している。なお、出力バッファは3段しか記載していないが、4段以上にすることも可能であり、また1段だけに設計することも可能である。なお、フォトセンサ出力VPSは、図1における端子Vより得られる出力に相当する。また、コンパレータ903、出力バッファ904は、それぞれ図1におけるバイアス切り替え手段102、電源103に相当し、905は光電変換素子101及び抵抗104に相当する。 19 and 20, 901 is a photosensor output V PS , 902 is a reference voltage generation circuit for determining a reference voltage Vr, 903 is a comparator, and 904 is an output buffer. Here, the output buffer 904 is the first stage. 904a, second stage 904b, and third stage 904c. Although only three stages of output buffers are shown, it is possible to have four or more stages, and it is also possible to design only one stage. Note that the photosensor output V PS corresponds to the output obtained from the terminal V 0 in FIG. Further, the comparator 903 and the output buffer 904 correspond to the bias switching unit 102 and the power source 103 in FIG. 1, respectively, and 905 corresponds to the photoelectric conversion element 101 and the resistor 104.

図20は図19の具体的な回路構成を示しており、コンパレータ903はpチャネル型薄膜トランジスタ911及び913、nチャネル型薄膜トランジスタ912及び914、抵抗921を有している。また、基準電圧生成回路902は抵抗923及び924を有し、これらを用い基準電圧Vrを決定している。   FIG. 20 shows a specific circuit configuration of FIG. 19. The comparator 903 includes p-channel thin film transistors 911 and 913, n-channel thin film transistors 912 and 914, and a resistor 921. The reference voltage generation circuit 902 includes resistors 923 and 924, and these are used to determine the reference voltage Vr.

また、図20において出力バッファ904は一段目904aのみを記載しており、その一段は、pチャネル型薄膜トランジスタ915及びnチャネル型薄膜トランジスタ916で形成される。なお、図20においてはnチャネル型薄膜トランジスタはゲート電極が1つであるシングルゲートの薄膜トランジスタを示しているが、オフ電流を小さくするために、ゲート電極が複数ある薄膜トランジスタすなわちマルチゲートの薄膜トランジスタ、例えばゲート電極を2つ有するダブルゲートの薄膜トランジスタで形成してもよい。なお他の段も904aと同様の回路にて形成すればよい。   In FIG. 20, only the first stage 904 a is described for the output buffer 904, and the first stage is formed by a p-channel thin film transistor 915 and an n-channel thin film transistor 916. Note that in FIG. 20, an n-channel thin film transistor is a single-gate thin film transistor having one gate electrode; however, in order to reduce off-state current, a thin film transistor having a plurality of gate electrodes, that is, a multi-gate thin film transistor, for example, a gate You may form with the double gate thin-film transistor which has two electrodes. Note that the other stages may be formed using a circuit similar to 904a.

また図20において出力バッファ904の一段を、図22(A)に示す回路942及び図22(B)に示す回路944に代えてもよい。図22(A)に示す回路942はnチャネル薄膜トランジスタ916及びpチャネル型薄膜トランジスタ941で形成されており、図22(B)に示す回路944はnチャネル薄膜トランジスタ916及び943で形成されている。   In FIG. 20, one stage of the output buffer 904 may be replaced with the circuit 942 illustrated in FIG. 22A and the circuit 944 illustrated in FIG. A circuit 942 illustrated in FIG. 22A is formed using an n-channel thin film transistor 916 and a p-channel thin film transistor 941, and a circuit 944 illustrated in FIG. 22B is formed using n-channel thin film transistors 916 and 943.

なお、フォトセンサ出力VPSには、光電変換装置から得られた電流を電圧として出力した出力電圧を用いてもよいし、その出力電圧を増幅回路で増幅させた電圧を用いてもよい。 Note that an output voltage obtained by outputting a current obtained from the photoelectric conversion device as a voltage may be used as the photosensor output VPS , or a voltage obtained by amplifying the output voltage with an amplifier circuit may be used.

また、図20では基準電圧生成回路により基準電圧Vrを決定しているが、その他の基準電圧を得たい場合には図21に示すように基準電圧Vrを外部回路931から直接入力してもよいし(図21(A)参照)、いくつかの入力電圧をセレクタ(アナログスイッチ等)を用いて選択する回路932から入力しても良い(図21(B)参照)。   In FIG. 20, the reference voltage Vr is determined by the reference voltage generation circuit. However, when other reference voltages are desired, the reference voltage Vr may be directly input from the external circuit 931 as shown in FIG. However, some input voltages may be input from a circuit 932 that selects using a selector (analog switch or the like) (see FIG. 21B).

なお、図20に示す回路において、基準電圧Vrは、コンパレータを構成している薄膜トランジスタの閾値電圧以上(閾値電圧がVthとすると、Vth≦Vr)とする必要がある。これを満足するよう、基準電圧またはフォトセンサ出力電圧を調整する必要がある。   Note that in the circuit illustrated in FIG. 20, the reference voltage Vr needs to be equal to or higher than the threshold voltage of the thin film transistors included in the comparator (Vth ≦ Vr when the threshold voltage is Vth). In order to satisfy this, it is necessary to adjust the reference voltage or the photosensor output voltage.

フォトセンサの出力VPSは、コンパレータ903のpチャネル型薄膜トランジスタ911のゲート電極に入力され、基準電圧生成回路902からの電圧値と比較され、基準電圧生成回路からの電圧値より小さい場合は、電源103のうち電源103aに接続され、図23(A)に示す方向に電流が流れる。また基準電圧生成回路からの電圧値より大きい場合は、電源103のうち電源103bに接続され、図23(B)に示す方向に電流が流れる。 The output V PS of the photosensor is input to the gate electrode of the p-channel thin film transistor 911 of the comparator 903, compared with the voltage value from the reference voltage generation circuit 902, and when the voltage value is smaller than the voltage value from the reference voltage generation circuit, 103 is connected to the power source 103a, and a current flows in the direction shown in FIG. Further, when the voltage value is larger than the voltage value from the reference voltage generation circuit, it is connected to the power source 103b of the power source 103, and a current flows in the direction shown in FIG.

以上のようなバイアス切り替え手段を用いて光電変換装置に印加するバイアスを反転させることで、出力電圧もしくは出力電流の範囲を広げることなく、検出可能な照度範囲を広げることが可能となる。   By reversing the bias applied to the photoelectric conversion device using the bias switching means as described above, the detectable illuminance range can be expanded without expanding the output voltage or output current range.

なお、本実施例は実施の形態及びその他の実施例と適宜組み合わせて用いることが可能である。   Note that this embodiment can be combined with any of the embodiment mode and other embodiments as appropriate.

本実施例では、本発明により得られた半導体装置を光センサとして様々な電子機器に組み込んだ例について説明する。本発明が適用される電子機器として、コンピュータ、ディスプレイ、携帯電話、テレビなどが挙げられる。それらの電子機器の具体例を図24、図25(A)〜図25(B)、図26(A)〜図26(B)、図27及び図28(A)〜図28(B)に示す。   In this embodiment, examples in which a semiconductor device obtained by the present invention is incorporated into various electronic devices as an optical sensor will be described. Examples of electronic devices to which the present invention is applied include computers, displays, mobile phones, and televisions. Specific examples of these electronic devices are shown in FIGS. 24, 25 (A) to 25 (B), 26 (A) to 26 (B), 27 and 28 (A) to 28 (B). Show.

図24は携帯電話に本発明を適用した一例であり、本体(A)701、本体(B)702、筐体703、操作キー704、音声出力部705、音声入力部706、回路基板707、表示パネル(A)708、表示パネル(B)709、蝶番710、透光性材料部711、光センサ712を有している。本発明は光センサ712に適用することができる。   FIG. 24 shows an example in which the present invention is applied to a cellular phone. A main body (A) 701, a main body (B) 702, a housing 703, operation keys 704, an audio output unit 705, an audio input unit 706, a circuit board 707, a display A panel (A) 708, a display panel (B) 709, a hinge 710, a translucent material portion 711, and an optical sensor 712 are included. The present invention can be applied to the optical sensor 712.

光センサ712は透光性材料部711を透過した光を検知し、検知した外部光の照度に合わせて表示パネル(A)708及び表示パネル(B)709の輝度コントロールを行ったり、光センサ712で得られる照度に合わせて操作キー704の照明制御を行う。これにより携帯電話の消費電力を低減することができる。   The optical sensor 712 detects light transmitted through the translucent material portion 711 and controls the luminance of the display panel (A) 708 and the display panel (B) 709 according to the detected illuminance of the external light, or the optical sensor 712. Illumination control of the operation key 704 is performed in accordance with the illuminance obtained in the above. As a result, the power consumption of the mobile phone can be reduced.

次に上記とは異なる携帯電話の例について図25(A)及び図25(B)に示す。図25(A)及び図25(B)において、721は本体、722は筐体、723は表示パネル、724は操作キー、725は音声出力部、726は音声入力部、727及び728は光センサである。   Next, an example of a mobile phone different from the above is illustrated in FIGS. 25A and 25B, reference numeral 721 denotes a main body, 722 denotes a housing, 723 denotes a display panel, 724 denotes operation keys, 725 denotes an audio output unit, 726 denotes an audio input unit, and 727 and 728 denote optical sensors. It is.

図25(A)に示す携帯電話では、本体721に設けられた本発明を適用した光センサ727により外部の光を検知することにより表示パネル723及び操作キー724の輝度を制御することが可能である。   In the cellular phone shown in FIG. 25A, the luminance of the display panel 723 and the operation key 724 can be controlled by detecting external light with the optical sensor 727 to which the present invention is applied provided in the main body 721. is there.

また、図25(B)に示す携帯電話では、図25(A)の構成に加えて、本体721の内部に光センサ728を設けている。光センサ728により、表示パネル723に設けられているバックライトの輝度を検出し、輝度を制御することも可能となる。よって、さらに消費電力を低減することが可能となる。   In addition, in the mobile phone illustrated in FIG. 25B, an optical sensor 728 is provided inside the main body 721 in addition to the structure in FIG. The light sensor 728 can detect the luminance of the backlight provided in the display panel 723 and control the luminance. Therefore, power consumption can be further reduced.

図26(A)はコンピュータであり、本体731、筐体732、表示部733、キーボード734、外部接続ポート735、ポインティングマウス736等を含む。また、図26(B)は表示装置でありテレビ受像器などがこれに当たる。本表示装置は、筐体741、支持台742、表示部743などによって構成されている。   FIG. 26A illustrates a computer, which includes a main body 731, a housing 732, a display portion 733, a keyboard 734, an external connection port 735, a pointing mouse 736, and the like. FIG. 26B shows a display device such as a television receiver. This display device includes a housing 741, a support base 742, a display portion 743, and the like.

図26(A)のコンピュータに設けられる表示部733、及び図26(B)に示す表示装置の表示部743として、液晶パネルを用いた場合の詳しい構成を図27に示す。図27に示す液晶パネル762は、筐体761に内蔵されており、基板751a及び751b、基板751a及び751bに挟まれた液晶層752、偏光フィルタ752a及び752b、バックライト753等を有している。なお、筐体761には光センサ部754が形成されている。   FIG. 27 shows a detailed structure in the case where a liquid crystal panel is used as the display portion 733 provided in the computer in FIG. 26A and the display portion 743 of the display device in FIG. A liquid crystal panel 762 illustrated in FIG. 27 is incorporated in a housing 761 and includes substrates 751a and 751b, a liquid crystal layer 752 sandwiched between the substrates 751a and 751b, polarization filters 752a and 752b, a backlight 753, and the like. . Note that a light sensor portion 754 is formed in the housing 761.

本発明を用いて作製された光センサ部754はバックライト753からの光量を感知し、その情報がフィードバックされて液晶パネル762の輝度が調節される。   The optical sensor unit 754 manufactured using the present invention senses the amount of light from the backlight 753, and the information is fed back to adjust the luminance of the liquid crystal panel 762.

図28(A)及び図28(B)は、本発明の光センサをカメラ、例えばデジタルカメラに組み込んだ例を示す図である。図28(A)は、デジタルカメラの前面方向から見た斜視図、図28(B)は、後面方向から見た斜視図である。図28(A)において、デジタルカメラには、リリースボタン801、メインスイッチ802、ファインダ窓803、フラッシュ804、レンズ805、鏡胴806、筺体807、光センサ814が備えられている。また、図28(B)において、ファインダ接眼窓811、モニタ812、操作ボタン813が備えられている。   28A and 28B are diagrams showing an example in which the photosensor of the present invention is incorporated in a camera, for example, a digital camera. FIG. 28A is a perspective view seen from the front side of the digital camera, and FIG. 28B is a perspective view seen from the rear side. 28A, the digital camera includes a release button 801, a main switch 802, a finder window 803, a flash 804, a lens 805, a lens barrel 806, a housing 807, and an optical sensor 814. In FIG. 28B, a viewfinder eyepiece window 811, a monitor 812, and operation buttons 813 are provided.

リリースボタン801は、半分の位置まで押下されると、焦点調整機構および露出調整機構が作動し、最下部まで押下されるとシャッターが開く。メインスイッチ802は、押下又は回転によりデジタルカメラの電源のON/OFFを切り替える。ファインダ窓803は、デジタルカメラの前面のレンズ805の上部に配置されており、図28(B)に示すファインダ接眼窓811から撮影する範囲やピントの位置を確認するための装置である。フラッシュ804は、デジタルカメラの前面上部に配置され、被写体輝度が低いときに、リリースボタンが押下されてシャッターが開くと同時に補助光を照射する。レンズ805は、デジタルカメラの正面に配置されている。レンズは、フォーカシングレンズ、ズームレンズ等により構成され、図示しないシャッター及び絞りと共に撮影光学系を構成する。また、レンズの後方には、CCD(Charge Coupled Device)等の撮像素子が設けられている。鏡胴806は、フォーカシングレンズ、ズームレンズ等のピントを合わせるためにレンズの位置を移動するものであり、撮影時には、鏡胴を繰り出すことにより、レンズ805を手前に移動させる。また、携帯時は、レンズ805を沈銅させてコンパクトにする。なお、本実施例においては、鏡胴を繰り出すことにより被写体をズーム撮影することができる構造としているが、この構造に限定されるものではなく、筺体807内での撮影光学系の構成により鏡胴を繰り出さずともズーム撮影が可能なデジタルカメラでもよい。ファインダ接眼窓811は、デジタルカメラの後面上部に設けられており、撮影する範囲やピントの位置を確認する際に接眼するために設けられた窓である。操作ボタン813は、デジタルカメラの後面に設けられた各種機能ボタンであり、セットアップボタン、メニューボタン、ディスプレイボタン、機能ボタン、選択ボタン等により構成されている。   When the release button 801 is pressed down to a half position, the focus adjustment mechanism and the exposure adjustment mechanism are operated, and when the release button 801 is pressed down to the lowest position, the shutter is opened. A main switch 802 switches on / off the power of the digital camera when pressed or rotated. A viewfinder window 803 is disposed on the front of the lens 805 on the front surface of the digital camera, and is a device for confirming a shooting range and a focus position from the viewfinder eyepiece window 811 shown in FIG. The flash 804 is arranged at the upper front of the digital camera. When the subject brightness is low, the release button is pressed to open the shutter and simultaneously emit auxiliary light. The lens 805 is disposed in front of the digital camera. The lens includes a focusing lens, a zoom lens, and the like, and constitutes a photographing optical system together with a shutter and a diaphragm (not shown). In addition, an imaging element such as a CCD (Charge Coupled Device) is provided behind the lens. The lens barrel 806 moves the lens position in order to focus the focusing lens, the zoom lens, and the like. During photographing, the lens barrel 805 is extended to move the lens 805 forward. Further, when carrying the camera, the lens 805 is moved down to be compact. In this embodiment, the structure is such that the subject can be zoomed by extending the lens barrel. However, the present invention is not limited to this structure, and the lens barrel is configured by the configuration of the imaging optical system in the housing 807. It is also possible to use a digital camera that can perform zoom shooting without extending the camera. The viewfinder eyepiece window 811 is provided on the upper rear surface of the digital camera, and is a window provided for eye contact when confirming the photographing range and the focus position. The operation buttons 813 are various function buttons provided on the rear surface of the digital camera, and include a setup button, a menu button, a display button, a function button, a selection button, and the like.

本発明を適用した光センサを図28(A)及び図28(B)に示すカメラに組み込むと、光センサが光の有無及び強さを感知することができ、これによりカメラの露出調整等を行うことができる。   When the optical sensor to which the present invention is applied is incorporated in the camera shown in FIGS. 28A and 28B, the optical sensor can detect the presence and intensity of light, thereby adjusting the exposure of the camera. It can be carried out.

また本発明の光センサはその他の電子機器、例えばプロジェクションテレビ、ナビゲーションシステム等に応用することが可能である。すなわち光を検出する必要のあるものであればいかなるものにも用いることが可能である。光を検出した結果を、電子機器が有する照明制御装置等にフィードバックすることで、消費電力を低減することが可能となる。   The optical sensor of the present invention can be applied to other electronic devices such as a projection television and a navigation system. In other words, it can be used for any object that needs to detect light. Power consumption can be reduced by feeding back the result of detecting light to an illumination control device or the like included in the electronic device.

なお、本実施例は実施の形態及びその他の実施例と適宜組み合わせて用いることが可能である。   Note that this embodiment can be combined with any of the embodiment mode and other embodiments as appropriate.

本発明の半導体装置を示す図。FIG. 11 illustrates a semiconductor device of the present invention. 本発明の光電変換装置を示す図。The figure which shows the photoelectric conversion apparatus of this invention. 本発明の光電変換装置を示す図。The figure which shows the photoelectric conversion apparatus of this invention. 本発明の光電変換装置の出力電流における照度依存性を説明する図。6A and 6B illustrate illuminance dependence in output current of the photoelectric conversion device of the present invention. 本発明の光電変換装置の出力電流における照度依存性を説明する図。6A and 6B illustrate illuminance dependence in output current of the photoelectric conversion device of the present invention. 本発明の半導体装置を示す図。FIG. 11 illustrates a semiconductor device of the present invention. 本発明の光電変換装置を示す図。The figure which shows the photoelectric conversion apparatus of this invention. 本発明の光電変換装置の断面図。Sectional drawing of the photoelectric conversion apparatus of this invention. 本発明の光電変換装置の出力電流における照度依存性を示す図。The figure which shows the illumination intensity dependence in the output current of the photoelectric conversion apparatus of this invention. 本発明の光電変換装置の出力電流における照度依存性を示す図。The figure which shows the illumination intensity dependence in the output current of the photoelectric conversion apparatus of this invention. 本発明の光電変換装置の相対感度及び標準比視感度曲線を示す図。The figure which shows the relative sensitivity and standard specific luminous efficiency curve of the photoelectric conversion apparatus of this invention. 本発明の半導体装置の作製工程を示す図。10A and 10B illustrate a manufacturing process of a semiconductor device of the present invention. 本発明の半導体装置の作製工程を示す図。10A and 10B illustrate a manufacturing process of a semiconductor device of the present invention. 本発明の半導体装置の作製工程を示す図。10A and 10B illustrate a manufacturing process of a semiconductor device of the present invention. 本発明の光電変換装置の断面図。Sectional drawing of the photoelectric conversion apparatus of this invention. 本発明の半導体装置の作製工程を示す図。10A and 10B illustrate a manufacturing process of a semiconductor device of the present invention. 本発明の半導体装置の作製工程を示す図。10A and 10B illustrate a manufacturing process of a semiconductor device of the present invention. 本発明の半導体装置の作製工程を示す図。10A and 10B illustrate a manufacturing process of a semiconductor device of the present invention. バイアス切り替え手段について説明する図。The figure explaining a bias switching means. バイアス切り替え手段について説明する図。The figure explaining a bias switching means. バイアス切り替え手段について説明する図。The figure explaining a bias switching means. バイアス切り替え手段について説明する図。The figure explaining a bias switching means. バイアス切り替え手段について説明する図。The figure explaining a bias switching means. 本発明の半導体装置を実装した装置を示す図。The figure which shows the apparatus which mounted the semiconductor device of this invention. 本発明の半導体装置を実装した装置を示す図。The figure which shows the apparatus which mounted the semiconductor device of this invention. 本発明の半導体装置を実装した装置を示す図。The figure which shows the apparatus which mounted the semiconductor device of this invention. 本発明の半導体装置を実装した装置を示す図。The figure which shows the apparatus which mounted the semiconductor device of this invention. 本発明の半導体装置を実装した装置を示す図。The figure which shows the apparatus which mounted the semiconductor device of this invention.

符号の説明Explanation of symbols

101 光電変換装置
102 バイアス切り替え手段
103 電源
103a 電源
103b 電源
104 抵抗
104a 抵抗
104b 抵抗
V0 端子
107 切り替え手段
111 光電変換層
111i i型半導体層
111n n型半導体層
111p p型半導体層
112 薄膜トランジスタ
113 薄膜トランジスタ
114 カレントミラー回路
115 光電変換素子
116 ユニット
121 端子
122 端子
201 薄膜トランジスタ
202 薄膜トランジスタ
203 カレントミラー回路
204 光電変換素子
222 光電変換層
222i i型半導体層
222n n型半導体層
222p p型半導体層
DESCRIPTION OF SYMBOLS 101 Photoelectric conversion apparatus 102 Bias switching means 103 Power supply 103a Power supply 103b Power supply 104 Resistance 104a Resistance 104b Resistance V0 Terminal 107 Switching means 111 Photoelectric conversion layer 111i i type semiconductor layer 111n n type semiconductor layer 111p p type semiconductor layer 112 Thin film transistor 113 Thin film transistor 114 Current Mirror circuit 115 photoelectric conversion element 116 unit 121 terminal 122 terminal 201 thin film transistor 202 thin film transistor 203 current mirror circuit 204 photoelectric conversion element 222 photoelectric conversion layer 222i i-type semiconductor layer 222n n-type semiconductor layer 222p p-type semiconductor layer

Claims (7)

照度検出機能を有する半導体装置であって、
光電変換素子と前記光電変換素子に電気的に接続された増幅回路とを含む光電変換装置と、
前記光電変換装置に印加するバイアスを反転させるバイアス切り替え手段とを有し、
前記増幅回路は、少なくとも第1のトランジスタを含む2以上のトランジスタを有し、
前記第1のトランジスタのゲート電極は前記光電変換素子を介して前記第1のトランジスタの第1の電極に電気的に接続され、
前記光電変換素子は入射される光を検知し、
前記バイアス切り替え手段は、所定の照度を境に前記バイアスを反転させると共に、前記光電変換素子に生じる電流による検出と、前記第1のトランジスタのゲートソース間に印加される、前記光電変換素子に生じる電圧による検出とを切り替えることを特徴とする半導体装置。
A semiconductor device having an illuminance detection function,
A photoelectric conversion device including a photoelectric conversion element and an amplifier circuit electrically connected to the photoelectric conversion element;
Bias switching means for inverting the bias applied to the photoelectric conversion device,
The amplifier circuit has two or more transistors including at least a first transistor;
A gate electrode of the first transistor is electrically connected to a first electrode of the first transistor through the photoelectric conversion element;
The photoelectric conversion element detects incident light,
The bias switching unit inverts the bias with a predetermined illuminance as a boundary, is detected by a current generated in the photoelectric conversion element, and is generated in the photoelectric conversion element applied between the gate and source of the first transistor. A semiconductor device characterized by switching between detection by voltage.
照度検出機能を有する半導体装置であって、
光電変換素子と前記光電変換素子に電気的に接続された増幅回路とを含む光電変換装置と、
前記光電変換装置に印加するバイアスを反転させるバイアス切り替え手段とを有し、
前記増幅回路は、少なくとも第1のトランジスタを含む2以上のトランジスタを有し、
前記光電変換素子は入射される光を検知し、
前記光が所定の照度以下では前記光電変換素子に生じる電流により検出され、
前記光が前記所定の照度を超える場合には前記第1のトランジスタのゲートソース間に前記光電変換素子に生じる電圧を印加することで検出され、
前記バイアス切り替え手段は前記所定の照度を境に前記バイアスを反転させることを特徴とする半導体装置。
A semiconductor device having an illuminance detection function,
A photoelectric conversion device including a photoelectric conversion element and an amplifier circuit electrically connected to the photoelectric conversion element;
Bias switching means for inverting the bias applied to the photoelectric conversion device,
The amplifier circuit has two or more transistors including at least a first transistor;
The photoelectric conversion element detects incident light,
When the light is below a predetermined illuminance, it is detected by a current generated in the photoelectric conversion element,
When the light exceeds the predetermined illuminance, it is detected by applying a voltage generated in the photoelectric conversion element between the gate and source of the first transistor,
The semiconductor device according to claim 1, wherein the bias switching unit reverses the bias with the predetermined illuminance as a boundary.
照度検出機能を有する半導体装置であって、
光電変換素子と前記光電変換素子に電気的に接続された増幅回路とを含む光電変換装置と、
前記光電変換装置に印加するバイアスを反転させるバイアス切り替え手段とを有し、
前記増幅回路は、少なくとも第1のトランジスタを含む2以上のトランジスタを有し、
前記第1のトランジスタのゲート電極は前記光電変換素子を介して前記第1のトランジスタの第1の電極に電気的に接続され、
前記光電変換素子は入射される光を検知し、
前記光が所定の照度以下では前記光電変換素子に生じる電流により検出され、
前記光が前記所定の照度を超える場合には前記第1のトランジスタのゲートソース間に前記光電変換素子に生じる電圧を印加することで検出され、
前記バイアス切り替え手段は前記所定の照度を境に前記バイアスを反転させることを特徴とする半導体装置。
A semiconductor device having an illuminance detection function,
A photoelectric conversion device including a photoelectric conversion element and an amplifier circuit electrically connected to the photoelectric conversion element;
Bias switching means for inverting the bias applied to the photoelectric conversion device,
The amplifier circuit has two or more transistors including at least a first transistor;
A gate electrode of the first transistor is electrically connected to a first electrode of the first transistor through the photoelectric conversion element;
The photoelectric conversion element detects incident light,
When the light is below a predetermined illuminance, it is detected by a current generated in the photoelectric conversion element,
When the light exceeds the predetermined illuminance, it is detected by applying a voltage generated in the photoelectric conversion element between the gate and source of the first transistor,
The semiconductor device according to claim 1, wherein the bias switching unit reverses the bias with the predetermined illuminance as a boundary.
照度検出機能を有する半導体装置であって、
光電変換素子と前記光電変換素子に電気的に接続された増幅回路とを含む光電変換装置と、
前記光電変換装置に印加するバイアスを反転させるバイアス切り替え手段とを有し、
前記増幅回路は、少なくとも第1のトランジスタと第2のトランジスタとを有し、
前記バイアスは前記光電変換装置の第1の端子及び第2の端子より印加され、
前記第1の端子は前記光電変換素子を介して前記第2のトランジスタの第1の電極及びゲート電極並びに前記第1のトランジスタのゲート電極と電気的に接続され、
前記第1の端子は前記第1のトランジスタの第1の電極とも電気的に接続され、
前記第2の端子は前記第1のトランジスタ及び前記第2のトランジスタの第2の電極に電気的に接続され、
前記光電変換素子は入射される光を検知し、
前記光が所定の照度以下では前記光電変換素子に生じる電流により検出され、
前記光が前記所定の照度を超える場合には前記光電変換素子に生じる電圧により検出され、
前記バイアス切り替え手段は前記所定の照度を境に前記バイアスを反転させることを特徴とする半導体装置。
A semiconductor device having an illuminance detection function,
A photoelectric conversion device including a photoelectric conversion element and an amplifier circuit electrically connected to the photoelectric conversion element;
Bias switching means for inverting the bias applied to the photoelectric conversion device,
The amplifier circuit includes at least a first transistor and a second transistor,
The bias is applied from a first terminal and a second terminal of the photoelectric conversion device,
The first terminal is electrically connected to the first electrode and the gate electrode of the second transistor and the gate electrode of the first transistor through the photoelectric conversion element,
The first terminal is also electrically connected to the first electrode of the first transistor;
The second terminal is electrically connected to a second electrode of the first transistor and the second transistor;
The photoelectric conversion element detects incident light,
When the light is below a predetermined illuminance, it is detected by a current generated in the photoelectric conversion element,
When the light exceeds the predetermined illuminance, it is detected by a voltage generated in the photoelectric conversion element,
The semiconductor device according to claim 1, wherein the bias switching unit reverses the bias with the predetermined illuminance as a boundary.
請求項1乃至4のいずれか一項において、
前記増幅回路は前記第1のトランジスタを複数有することを特徴とする半導体装置。
In any one of Claims 1 thru | or 4,
The amplifier circuit includes a plurality of the first transistors.
請求項1乃至5のいずれか一項において、
前記光電変換素子は、p型半導体層と、n型半導体層と、前記p型半導体層と前記n型半導体層の間に設けられたi型半導体層とを有することを特徴とする半導体装置。
In any one of Claims 1 thru | or 5,
The photoelectric conversion element includes a p-type semiconductor layer, an n-type semiconductor layer, and an i-type semiconductor layer provided between the p-type semiconductor layer and the n-type semiconductor layer.
請求項1乃至6のいずれか一項に記載の前記半導体装置を有することを特徴とする電子機器。   An electronic apparatus comprising the semiconductor device according to claim 1.
JP2007115730A 2006-04-27 2007-04-25 Semiconductor device and electronic apparatus using the same Expired - Fee Related JP4750070B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007115730A JP4750070B2 (en) 2006-04-27 2007-04-25 Semiconductor device and electronic apparatus using the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006122993 2006-04-27
JP2006122993 2006-04-27
JP2007115730A JP4750070B2 (en) 2006-04-27 2007-04-25 Semiconductor device and electronic apparatus using the same

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011111158A Division JP5250661B2 (en) 2006-04-27 2011-05-18 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2007318111A true JP2007318111A (en) 2007-12-06
JP4750070B2 JP4750070B2 (en) 2011-08-17

Family

ID=38851658

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007115730A Expired - Fee Related JP4750070B2 (en) 2006-04-27 2007-04-25 Semiconductor device and electronic apparatus using the same

Country Status (1)

Country Link
JP (1) JP4750070B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009047688A (en) * 2007-07-25 2009-03-05 Semiconductor Energy Lab Co Ltd PHOTOELECTRIC CONVERSION DEVICE AND ELECTRONIC DEVICE HAVING THE PHOTOELECTRIC CONVERSION DEVICE
JP2009200104A (en) * 2008-02-19 2009-09-03 Seiko Epson Corp Photoelectric converter and electrooptical device
JP2010004025A (en) * 2008-05-21 2010-01-07 Semiconductor Energy Lab Co Ltd Photoelectric conversion device, method of driving the photoelectric conversion device, and electronic apparatus provided with the photoelectric conversion device
WO2010035544A1 (en) * 2008-09-29 2010-04-01 シャープ株式会社 Photodiode, method for producing the same, and display device comprising photodiode
JP2011109646A (en) * 2009-10-21 2011-06-02 Semiconductor Energy Lab Co Ltd Analog circuit, and semiconductor device
TWI484651B (en) * 2011-09-21 2015-05-11 Sharp Kk Light sensor and electronic machine

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1054757A (en) * 1996-03-19 1998-02-24 He Holdings Inc Dba Hughes Electron Three band and four band multispectral structure with two simultaneous signal outputs
JPH11233805A (en) * 1998-02-13 1999-08-27 Nippon Telegr & Teleph Corp <Ntt> Photoelectric conversion device
JP2003315149A (en) * 2002-04-23 2003-11-06 Olympus Optical Co Ltd Photometric circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1054757A (en) * 1996-03-19 1998-02-24 He Holdings Inc Dba Hughes Electron Three band and four band multispectral structure with two simultaneous signal outputs
JPH11233805A (en) * 1998-02-13 1999-08-27 Nippon Telegr & Teleph Corp <Ntt> Photoelectric conversion device
JP2003315149A (en) * 2002-04-23 2003-11-06 Olympus Optical Co Ltd Photometric circuit

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8913050B2 (en) 2007-07-25 2014-12-16 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and electronic device having the same
JP2009047688A (en) * 2007-07-25 2009-03-05 Semiconductor Energy Lab Co Ltd PHOTOELECTRIC CONVERSION DEVICE AND ELECTRONIC DEVICE HAVING THE PHOTOELECTRIC CONVERSION DEVICE
JP2009200104A (en) * 2008-02-19 2009-09-03 Seiko Epson Corp Photoelectric converter and electrooptical device
JP2010004025A (en) * 2008-05-21 2010-01-07 Semiconductor Energy Lab Co Ltd Photoelectric conversion device, method of driving the photoelectric conversion device, and electronic apparatus provided with the photoelectric conversion device
WO2010035544A1 (en) * 2008-09-29 2010-04-01 シャープ株式会社 Photodiode, method for producing the same, and display device comprising photodiode
US8803589B2 (en) 2009-10-21 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Analog circuit and semiconductor device
JP2011109646A (en) * 2009-10-21 2011-06-02 Semiconductor Energy Lab Co Ltd Analog circuit, and semiconductor device
US9419020B2 (en) 2009-10-21 2016-08-16 Semiconductor Energy Laboratory Co., Ltd. Analog circuit and semiconductor device
US9716109B2 (en) 2009-10-21 2017-07-25 Semiconductor Energy Laboratory Co., Ltd. Analog circuit and semiconductor device
US10115743B2 (en) 2009-10-21 2018-10-30 Semiconductor Energy Laboratory Co., Ltd. Analog circuit and semiconductor device
US10319744B2 (en) 2009-10-21 2019-06-11 Semiconductor Energy Laboratory Co., Ltd. Analog circuit and semiconductor device
US10957714B2 (en) 2009-10-21 2021-03-23 Semiconductor Energy Laboratory Co., Ltd. Analog circuit and semiconductor device
US12199104B2 (en) 2009-10-21 2025-01-14 Semiconductor Energy Laboratory Co., Ltd. Analog circuit and semiconductor device
TWI484651B (en) * 2011-09-21 2015-05-11 Sharp Kk Light sensor and electronic machine
US9176007B2 (en) 2011-09-21 2015-11-03 Sharp Kabushiki Kaisha Optical sensor including light-receiving element having two terminals and electronics device including the optical sensor

Also Published As

Publication number Publication date
JP4750070B2 (en) 2011-08-17

Similar Documents

Publication Publication Date Title
JP5250661B2 (en) Semiconductor device
US8263926B2 (en) Photoelectric conversion device and manufacturing method thereof
JP5411437B2 (en) Photoelectric conversion device
TWI437214B (en) Photoelectric conversion device and electronic device having photoelectric conversion device
US8138004B2 (en) Photoelectric conversion device, manufacturing method thereof and semiconductor device
JP2012047756A (en) Semiconductor device
JP5325567B2 (en) Method for manufacturing semiconductor device
JP2009033142A (en) PHOTOELECTRIC CONVERSION DEVICE AND ELECTRONIC DEVICE HAVING THE PHOTOELECTRIC CONVERSION DEVICE
JP4750070B2 (en) Semiconductor device and electronic apparatus using the same
JP4809715B2 (en) Photoelectric conversion device, manufacturing method thereof, and semiconductor device
JP4619318B2 (en) Photoelectric conversion device
JP2007059889A (en) Semiconductor device
JP4532418B2 (en) Optical sensor and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100419

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110420

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110426

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110518

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140527

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140527

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees