JP2007318111A - Semiconductor device and electronic apparatus using the same - Google Patents
Semiconductor device and electronic apparatus using the same Download PDFInfo
- Publication number
- JP2007318111A JP2007318111A JP2007115730A JP2007115730A JP2007318111A JP 2007318111 A JP2007318111 A JP 2007318111A JP 2007115730 A JP2007115730 A JP 2007115730A JP 2007115730 A JP2007115730 A JP 2007115730A JP 2007318111 A JP2007318111 A JP 2007318111A
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- conversion element
- transistor
- thin film
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 178
- 238000006243 chemical reaction Methods 0.000 claims abstract description 201
- 238000001514 detection method Methods 0.000 claims description 22
- 239000010408 film Substances 0.000 description 222
- 239000010409 thin film Substances 0.000 description 146
- 239000010410 layer Substances 0.000 description 113
- 239000011229 interlayer Substances 0.000 description 33
- 230000003287 optical effect Effects 0.000 description 28
- 239000012535 impurity Substances 0.000 description 26
- 239000000758 substrate Substances 0.000 description 26
- 239000010936 titanium Substances 0.000 description 22
- 229910052751 metal Inorganic materials 0.000 description 21
- 239000002184 metal Substances 0.000 description 21
- 239000000463 material Substances 0.000 description 20
- 230000001681 protective effect Effects 0.000 description 19
- 238000000034 method Methods 0.000 description 18
- 229910021417 amorphous silicon Inorganic materials 0.000 description 17
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 16
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 16
- 238000004519 manufacturing process Methods 0.000 description 15
- 230000015572 biosynthetic process Effects 0.000 description 14
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 12
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 239000013078 crystal Substances 0.000 description 12
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 12
- 229910052814 silicon oxide Inorganic materials 0.000 description 12
- 229910000679 solder Inorganic materials 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 230000004888 barrier function Effects 0.000 description 11
- 239000007789 gas Substances 0.000 description 11
- 229910052760 oxygen Inorganic materials 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 239000002356 single layer Substances 0.000 description 11
- 229910052757 nitrogen Inorganic materials 0.000 description 10
- 229910052721 tungsten Inorganic materials 0.000 description 10
- 239000010937 tungsten Substances 0.000 description 10
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 9
- 229910052739 hydrogen Inorganic materials 0.000 description 9
- 239000001301 oxygen Substances 0.000 description 9
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 9
- 230000002829 reductive effect Effects 0.000 description 9
- 229910052719 titanium Inorganic materials 0.000 description 9
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 8
- 229910052786 argon Inorganic materials 0.000 description 8
- 239000002585 base Substances 0.000 description 8
- 229910052796 boron Inorganic materials 0.000 description 8
- 238000005247 gettering Methods 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 8
- 239000010948 rhodium Substances 0.000 description 8
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 7
- 239000012298 atmosphere Substances 0.000 description 7
- 239000010931 gold Substances 0.000 description 7
- 239000001257 hydrogen Substances 0.000 description 7
- 229910052698 phosphorus Inorganic materials 0.000 description 7
- 239000011574 phosphorus Substances 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 239000000872 buffer Substances 0.000 description 6
- 238000002425 crystallisation Methods 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical group [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 6
- 230000035945 sensitivity Effects 0.000 description 6
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 5
- 239000000956 alloy Substances 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 238000005286 illumination Methods 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 229910052750 molybdenum Inorganic materials 0.000 description 5
- 239000011733 molybdenum Substances 0.000 description 5
- 229910052759 nickel Inorganic materials 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 229910052779 Neodymium Inorganic materials 0.000 description 4
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- GPBUGPUPKAGMDK-UHFFFAOYSA-N azanylidynemolybdenum Chemical compound [Mo]#N GPBUGPUPKAGMDK-UHFFFAOYSA-N 0.000 description 4
- 230000003197 catalytic effect Effects 0.000 description 4
- 229910017052 cobalt Inorganic materials 0.000 description 4
- 239000010941 cobalt Substances 0.000 description 4
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 230000008025 crystallization Effects 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 229910052741 iridium Inorganic materials 0.000 description 4
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 4
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 229910052762 osmium Inorganic materials 0.000 description 4
- SYQBFIAQOQZEGI-UHFFFAOYSA-N osmium atom Chemical compound [Os] SYQBFIAQOQZEGI-UHFFFAOYSA-N 0.000 description 4
- 229910052763 palladium Inorganic materials 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 230000002441 reversible effect Effects 0.000 description 4
- 229910052703 rhodium Inorganic materials 0.000 description 4
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 4
- 229910052707 ruthenium Inorganic materials 0.000 description 4
- 238000007789 sealing Methods 0.000 description 4
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 4
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 4
- -1 tungsten nitride Chemical class 0.000 description 4
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 239000003054 catalyst Substances 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 229910052743 krypton Inorganic materials 0.000 description 2
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052754 neon Inorganic materials 0.000 description 2
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 2
- 239000000049 pigment Substances 0.000 description 2
- 125000001424 substituent group Chemical group 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 238000001237 Raman spectrum Methods 0.000 description 1
- 229910003902 SiCl 4 Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 238000002441 X-ray diffraction Methods 0.000 description 1
- MQRWBMAEBQOWAF-UHFFFAOYSA-N acetic acid;nickel Chemical compound [Ni].CC(O)=O.CC(O)=O MQRWBMAEBQOWAF-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 238000001994 activation Methods 0.000 description 1
- 229910052783 alkali metal Inorganic materials 0.000 description 1
- 150000001340 alkali metals Chemical class 0.000 description 1
- 125000000217 alkyl group Chemical group 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical group [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 125000003118 aryl group Chemical group 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- SLLGVCUQYRMELA-UHFFFAOYSA-N chlorosilicon Chemical compound Cl[Si] SLLGVCUQYRMELA-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- ZOCHARZZJNPSEU-UHFFFAOYSA-N diboron Chemical compound B#B ZOCHARZZJNPSEU-UHFFFAOYSA-N 0.000 description 1
- 238000007865 diluting Methods 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 125000001153 fluoro group Chemical group F* 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000005499 laser crystallization Methods 0.000 description 1
- 229940078494 nickel acetate Drugs 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 125000000962 organic group Chemical group 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000002294 plasma sputter deposition Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Landscapes
- Light Receiving Elements (AREA)
Abstract
Description
本発明は、半導体装置に関し、特に光電変換装置とトランジスタとを有する半導体装置に関する。また、半導体装置を用いた電子機器に関する。 The present invention relates to a semiconductor device, and particularly to a semiconductor device having a photoelectric conversion device and a transistor. Further, the present invention relates to an electronic device using the semiconductor device.
一般的に電磁波の検知用途に用いられる光電変換装置は数多く知られており、例えば紫外線から赤外線にかけて感度を有するものは総括して光センサと呼ばれている。その中でも波長400nm〜700nmの可視光線領域に感度を持つものは特に可視光センサと呼ばれ、人間の生活環境に応じて照度調整やオン/オフ制御などが必要な機器類に数多く用いられている。 Many photoelectric conversion devices generally used for electromagnetic wave detection are known. For example, devices having sensitivity from ultraviolet rays to infrared rays are collectively called optical sensors. Among them, those having sensitivity in the visible light region with a wavelength of 400 nm to 700 nm are particularly called visible light sensors, and are used in many devices that require illuminance adjustment and on / off control according to the human living environment. .
特に表示装置では表示装置の周囲の明るさを検出し、その表示輝度を調整することが行なわれている。なぜなら周囲の明るさを検出し、適度な表示輝度を得ることによって無駄な電力を減らすことが可能であるからである。例えば、携帯電話やパーソナルコンピュータにそのような輝度調整用の光センサが用いられている。 Particularly in a display device, the brightness around the display device is detected and the display luminance is adjusted. This is because it is possible to reduce wasteful power by detecting ambient brightness and obtaining appropriate display brightness. For example, such an optical sensor for brightness adjustment is used in a mobile phone or a personal computer.
また周囲の明るさだけではなく、表示装置、特に液晶表示装置のバックライトの輝度を光センサにより検出し、表示画面の輝度を調節することも行われている。 Further, not only the brightness of the surroundings but also the brightness of the backlight of a display device, particularly a liquid crystal display device, is detected by an optical sensor to adjust the brightness of the display screen.
このような光センサにおいては、センシング部分にフォトダイオードを用い、フォトダイオードの出力電流を増幅回路にて増幅することが行われている。このような増幅回路としては、例えばカレントミラー回路が用いられる(例えば特許文献1参照)。
従来の光センサでは高照度まで検出しようとすると出力電流もしくは出力電圧が広範囲に及んでしまうため、光電変換装置として使用しづらく消費電力が増大するといった問題が挙げられる。 In the conventional optical sensor, since the output current or the output voltage reaches a wide range when trying to detect even high illuminance, there is a problem that it is difficult to use as a photoelectric conversion device and power consumption increases.
上記問題を鑑み、本発明では、出力電圧もしくは出力電流の範囲を広げることなく、検出可能な照度範囲が広い光電変換装置を得ることを課題とする。 In view of the above problems, an object of the present invention is to obtain a photoelectric conversion device with a wide detectable illuminance range without expanding the range of output voltage or output current.
本発明に係る半導体装置は、光電変換素子と光電変換素子に電気的に接続された増幅回路とを含む光電変換装置と、光電変換装置に印加するバイアスを反転させるバイアス切り替え手段とを有している。バイアス切り替え手段を用いて光電変換装置に印加するバイアスを反転させることで、出力電圧もしくは出力電流の範囲を広げることなく、検出可能な照度範囲を広げることが可能となる。 A semiconductor device according to the present invention includes a photoelectric conversion device including a photoelectric conversion element and an amplifier circuit electrically connected to the photoelectric conversion element, and bias switching means for inverting a bias applied to the photoelectric conversion device. Yes. By reversing the bias applied to the photoelectric conversion device using the bias switching means, it is possible to widen the detectable illuminance range without widening the range of output voltage or output current.
なお、増幅回路は、少なくとも第1のトランジスタを含む2以上のトランジスタを有し、入射される光は光電変換素子で検知し、光電変換装置に印加するバイアスを反転させると共に光電変換素子に生じる電流による検出と、第1のトランジスタのゲートソース間に印加される、光電変換素子に生じる電圧による検出とを切り替えることを特徴とする。そのため、光電変換装置を構成するトランジスタの性質、例えばチャネル形成領域の結晶性、しきい値やS値(サブスレッシュホールド値)を変化させることにより照度の検出範囲、出力電流、出力電圧等を目的に応じて変化させることも可能となる。 Note that the amplifier circuit includes two or more transistors including at least the first transistor. The incident light is detected by the photoelectric conversion element, the bias applied to the photoelectric conversion device is reversed, and a current generated in the photoelectric conversion element. And detection based on a voltage generated in the photoelectric conversion element applied between the gate and the source of the first transistor. Therefore, the purpose of the detection range of the illuminance, output current, output voltage, etc. by changing the properties of the transistors constituting the photoelectric conversion device, for example, the crystallinity of the channel formation region, the threshold value and the S value (subthreshold value) It is also possible to change according to.
本発明の一は、照度検出機能を有する半導体装置であって、半導体装置は、光電変換素子と光電変換素子に電気的に接続された増幅回路とを含む光電変換装置と、光電変換装置に印加するバイアスを反転させるバイアス切り替え手段とを有し、増幅回路は、少なくとも第1のトランジスタを含む2以上のトランジスタを有し、第1のトランジスタのゲート電極は光電変換素子を介して第1のトランジスタの第1の電極に電気的に接続され、光電変換素子は入射される光を検知し、バイアス切り替え手段は、所定の照度を境にバイアスを反転させると共に、光電変換素子に生じる電流による検出と、第1のトランジスタのゲートソース間に印加される、光電変換素子に生じる電圧による検出とを切り替えることを特徴とする。 One embodiment of the present invention is a semiconductor device having an illuminance detection function, and the semiconductor device is applied to a photoelectric conversion device including a photoelectric conversion element and an amplifier circuit electrically connected to the photoelectric conversion element, and the photoelectric conversion device. Bias switching means for inverting the bias to be applied, the amplifier circuit includes at least two transistors including at least the first transistor, and the gate electrode of the first transistor is connected to the first transistor via the photoelectric conversion element. The photoelectric conversion element detects incident light, and the bias switching unit reverses the bias with a predetermined illuminance as a boundary, and also detects with the current generated in the photoelectric conversion element. The detection is performed by switching between the voltage applied to the photoelectric conversion element applied between the gate and the source of the first transistor.
本発明の一は、照度検出機能を有する半導体装置であって、光電変換素子と光電変換素子に電気的に接続された増幅回路とを含む光電変換装置と、光電変換装置に印加するバイアスを反転させるバイアス切り替え手段とを有し、増幅回路は、少なくとも第1のトランジスタを含む2以上のトランジスタを有し、光電変換素子は入射される光を検知し、光が所定の照度以下では光電変換素子に生じる電流により検出され、光が所定の照度を超える場合には第1のトランジスタのゲートソース間に光電変換素子に生じる電圧を印加することで検出され、バイアス切り替え手段は所定の照度を境にバイアスを反転させることを特徴とする。 One embodiment of the present invention is a semiconductor device having an illuminance detection function, which includes a photoelectric conversion element and an amplifier circuit electrically connected to the photoelectric conversion element, and a bias applied to the photoelectric conversion apparatus. And a bias switching means for causing the amplifier circuit to include two or more transistors including at least a first transistor, and the photoelectric conversion element detects incident light, and the photoelectric conversion element is detected when the light is below a predetermined illuminance. When the light exceeds a predetermined illuminance, it is detected by applying a voltage generated in the photoelectric conversion element between the gate and the source of the first transistor, and the bias switching means uses the predetermined illuminance as a boundary. The bias is reversed.
本発明の一は、照度検出機能を有する半導体装置であって、光電変換素子と光電変換素子に電気的に接続された増幅回路とを含む光電変換装置と、光電変換装置に印加するバイアスを反転させるバイアス切り替え手段とを有し、増幅回路は、少なくとも第1のトランジスタを含む2以上のトランジスタを有し、第1のトランジスタのゲート電極は光電変換素子を介して第1のトランジスタの第1の電極に電気的に接続され、光電変換素子は入射される光を検知し、光が所定の照度以下では光電変換素子に生じる電流により検出され、光が所定の照度を超える場合には第1のトランジスタのゲートソース間に光電変換素子に生じる電圧を印加することで検出され、バイアス切り替え手段は所定の照度を境にバイアスを反転させることを特徴とする。 One embodiment of the present invention is a semiconductor device having an illuminance detection function, which includes a photoelectric conversion element and an amplifier circuit electrically connected to the photoelectric conversion element, and a bias applied to the photoelectric conversion apparatus. The amplifying circuit has at least two transistors including at least the first transistor, and the gate electrode of the first transistor is connected to the first transistor of the first transistor through the photoelectric conversion element. The photoelectric conversion element is electrically connected to the electrode, detects the incident light, is detected by a current generated in the photoelectric conversion element when the light is below a predetermined illuminance, and the first is when the light exceeds the predetermined illuminance Detected by applying a voltage generated in the photoelectric conversion element between the gate and source of the transistor, and the bias switching means is characterized by inverting the bias with a predetermined illuminance as a boundary. .
本発明の一は、照度検出機能を有する半導体装置であって、光電変換素子と光電変換素子に電気的に接続された増幅回路とを含む光電変換装置と、光電変換装置に印加するバイアスを反転させるバイアス切り替え手段とを有し、増幅回路は、少なくとも第1のトランジスタと第2のトランジスタとを有し、バイアスは光電変換装置の第1の端子及び第2の端子より印加され、第1の端子は光電変換素子を介して第2のトランジスタの第1の電極及びゲート電極並びに第1のトランジスタのゲート電極と電気的に接続され、第1の端子は第1のトランジスタの第1の電極とも電気的に接続され、第2の端子は第1のトランジスタ及び第2のトランジスタの第2の電極に電気的に接続され、光電変換素子は入射される光を検知し、光が所定の照度以下では光電変換素子に生じる電流により検出され、光が所定の照度を超える場合には光電変換素子に生じる電圧により検出され、バイアス切り替え手段は所定の照度を境にバイアスを反転させることを特徴とする。 One embodiment of the present invention is a semiconductor device having an illuminance detection function, which includes a photoelectric conversion element and an amplifier circuit electrically connected to the photoelectric conversion element, and a bias applied to the photoelectric conversion apparatus. The amplifying circuit includes at least a first transistor and a second transistor, and the bias is applied from the first terminal and the second terminal of the photoelectric conversion device, The terminal is electrically connected to the first electrode and the gate electrode of the second transistor and the gate electrode of the first transistor through the photoelectric conversion element, and the first terminal is connected to the first electrode of the first transistor. The second terminal is electrically connected to the first transistor and the second electrode of the second transistor, the photoelectric conversion element detects incident light, and the light has a predetermined illuminance. Below, it is detected by a current generated in the photoelectric conversion element, and when light exceeds a predetermined illuminance, it is detected by a voltage generated in the photoelectric conversion element, and the bias switching means reverses the bias with the predetermined illuminance as a boundary. To do.
上記構成において、増幅回路は第1のトランジスタを複数有することを特徴とする。また、光電変換素子は、p型半導体層と、n型半導体層と、p型半導体層とn型半導体層の間に設けられたi型半導体層とを有することを特徴とする。 In the above structure, the amplifier circuit includes a plurality of first transistors. The photoelectric conversion element includes a p-type semiconductor layer, an n-type semiconductor layer, and an i-type semiconductor layer provided between the p-type semiconductor layer and the n-type semiconductor layer.
なお、本明細書において接続されているとは、電気的に接続されていることと同義である。したがって、本発明が開示する構成において、所定の接続関係に加え、その間に電気的な接続を可能とする他の素子(例えば、スイッチやトランジスタや容量素子やインダクタや抵抗素子やダイオードなど)が配置されていてもよい。もちろん、間に他の素子を介さずに配置されていてもよく、電気的に接続されているとは直接的に接続されている場合を含むものとする。 Note that in this specification, being connected is synonymous with being electrically connected. Therefore, in the configuration disclosed by the present invention, in addition to a predetermined connection relationship, other elements (for example, a switch, a transistor, a capacitor, an inductor, a resistor, a diode, etc.) that can be electrically connected are arranged. May be. Of course, it may be arranged without interposing other elements in between, and being electrically connected includes the case of being directly connected.
なお、本明細書において、光電変換装置に印加するバイアスを反転させるとは、光電変換装置に印加する電位関係を反転させれば良く、必ずしも反転前後において同じ電位差であることを要しない。また、本明細書において、トランジスタは薄膜トランジスタの場合について述べているが、特にこれに限定されない。 Note that in this specification, the inversion of the bias applied to the photoelectric conversion device only needs to invert the potential relationship applied to the photoelectric conversion device, and does not necessarily require the same potential difference before and after inversion. In this specification, the transistor is described as a thin film transistor; however, the present invention is not limited to this.
本発明により出力電圧もしくは出力電流の範囲を広げることなく、検出可能な照度範囲を広いものとすることが可能となる。よって、高性能な光電変換装置を得ることができる。 According to the present invention, the detectable illuminance range can be widened without expanding the range of the output voltage or output current. Therefore, a high-performance photoelectric conversion device can be obtained.
以下、本発明の一態様について説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同様のものを指す符号は異なる図面間で共通の符号を用いて示し、同一部分又は同様な機能を有する部分の詳細な説明は省略する。 Hereinafter, one embodiment of the present invention will be described. However, the present invention can be implemented in many different modes, and those skilled in the art can easily understand that the modes and details can be variously changed without departing from the spirit and scope of the present invention. Is done. Therefore, the present invention is not construed as being limited to the description of the embodiment. Note that in the structures of the present invention described below, reference numerals indicating the same parts are denoted by the same reference numerals in different drawings, and detailed description of the same portions or portions having similar functions is omitted.
(実施の形態1)
本発明の半導体装置の一実施形態を図1を用いて説明する。図1(A)に示す半導体装置は、光電変換装置101、バイアス切り替え手段102、電源103、端子V0、抵抗104とを有する。なお、光電変換装置101は、図1(B)に示すように光電変換素子115と薄膜トランジスタ(Thin Film Transistor(TFT))で構成される薄膜集積回路とを有し、前記薄膜集積回路は少なくとも薄膜トランジスタ113とダイオード接続された薄膜トランジスタ112とで構成されるカレントミラー回路114を有する。なお、本実施形態においてカレントミラー回路114を構成する薄膜トランジスタはnチャネル型薄膜トランジスタとする。また、光電変換装置は、フォトICとも言う。
(Embodiment 1)
An embodiment of a semiconductor device of the present invention will be described with reference to FIG. A semiconductor device illustrated in FIG. 1A includes a
光電変換装置101の一方の端子121は、バイアス切り替え手段102を介し電源103の一方の電極と接続されており、光電変換装置101の他方の端子122は抵抗104を介し電源103の他方の電極に接続されている。なお、光電変換装置101から得られる電流は抵抗104を用いて端子121と接続された端子V0より電圧として出力される。
One
次に、光電変換装置101について図1(B)を用いて説明する。端子121は、光電変換素子115を介し薄膜トランジスタ112のゲート電極及び第1の電極(ソース電極及びドレイン電極の一方)と接続され、薄膜トランジスタ112の第2の電極(ソース電極及びドレイン電極の他方)は端子122と接続されている。また、端子121は薄膜トランジスタ113の第1の電極(ソース電極及びドレイン電極の一方)とも接続されている。一方、薄膜トランジスタ113の第2の電極(ソース電極及びドレイン電極の他方)は端子122と接続されている。なお、薄膜トランジスタ113のゲート電極は薄膜トランジスタ112のゲート電極と接続されている。
Next, the
図1(A)に示す半導体装置において、光電変換素子115に光が照射されることにより電子及び正孔が生じ、電流が発生する。なお、カレントミラー回路114は、光電変換素子115から得られた電流を増幅する働きを有する。図1(B)では、薄膜トランジスタ113が一つの場合、即ち光電変換素子115から得られた電流を2倍に増幅した場合について示しているが、さらに高い電流を得たい場合にはゲート電極が薄膜トランジスタ112のゲート電極に接続された薄膜トランジスタ113からなるユニット116を端子121と端子122との間に並列して複数設ければ良い。例えば、図2に示すようにユニット数をnとすることで、光電変換素子115から得られる電流をiとすると約(n+1)倍の電流約(n+1)×iを光電変換装置101より出力することができる。なお、光電変換素子115から得られた電流は照度依存性を有するため、照度すなわち照射された光を検出することが可能となる。ここでは、光電変換装置101より得られた電流を抵抗104を用いて端子V0より電圧として出力することで、照度を検出している。
In the semiconductor device illustrated in FIG. 1A, when light is applied to the
バイアス切り替え手段102は、所定の照度を境に電源103を用い光電変換装置101の端子121及び端子122に供給する電位関係、即ちバイアスを反転させる。図1においては、2種類の電源103a、103bを用いたが、光電変換装置101に印加するバイアスが反転されれば特にこれに限定されない。もちろん、反転前後において光電変換装置101に印加される電圧は同一であることを要しない。
The
また、光電変換装置101に印加するバイアスを反転させることで端子Voより出力される出力電圧も逆転するため、出力を反転させる切り替え手段(図示しない)を介して端子V0より出力を得ても良い。
Further, since the output voltage output from the terminal Vo is also reversed by reversing the bias applied to the
電源103aを用いて光電変換装置101に電圧が印加されている場合の光検出について、半導体装置のうちの光電変換装置101を抜き出し図3(A)を用いて説明する。なお、電源103aの正の電極側に接続された端子121にはVddが、負の電極側に接続された端子122にはVssの電位が供給されているものとする。このとき、薄膜トランジスタ113の第1の電極はドレイン電極、第2の電極はソース電極として機能し、光が照射されていない初期状態においては薄膜トランジスタ112及び薄膜トランジスタ113は非導通状態であるものとする。
Photodetection in the case where voltage is applied to the
光が光電変換素子115に照射されると上述したように電流が得られ、薄膜トランジスタ112は導通状態となり、電流iが薄膜トランジスタ112に流れる。なお、このとき薄膜トランジスタ112の第1の電極はドレイン電極、第2の電極はソース電極となり、薄膜トランジスタ112はダイオード接続された状態となっている。また、薄膜トランジスタ113のゲート電極及びソース電極の各々には、薄膜トランジスタ112のゲート電極、ソース電極と同様の電位が供給されているため電流iが流れる。よって、光電変換装置101より約2×iの電流値Iが得られる。その際の照度に対する光電変換装置101より得られる電流値|I|(即ち、出力電流|I|)の関係を図4(図4中の10)に示す。図4において、横軸、縦軸はそれぞれ対数表示した照度L、電流値|I|を表す。なお、電流値|I|は電流値Iの絶対値を示している。光検出の際、半導体装置からの出力電圧、即ち図1における端子V0からの出力電圧をV1以上V2以下、及び光電変換装置101からの検出可能な電流範囲をI1以上I2以下と設定すると、図4より電源103aを用いた際の半導体装置における検出可能な照度範囲はL1以上L2以下、即ち範囲(A)となる。
When the
次に、図1(A)に示すバイアス切り替え手段102により電源103が切り替わる所定の照度をL2とした場合について説明する。切り替えることにより電源103bを用い、この場合の光電変換装置101を図3(B)に示す。なお、電源103bの負の電極側に接続された端子121にはVssが、正の電極側に接続された端子122にはVddの電位が供給されているものとする。即ち、図3(A)に示した電源103aのときとは光電変換装置101に印加するバイアスを反転させた状態となっている。このとき、薄膜トランジスタ113の第1の電極はソース電極、第2の電極はドレイン電極として機能し、光が照射されていない初期状態においては薄膜トランジスタ112及び薄膜トランジスタ113は非導通状態であるものとする。
Next, a case where the predetermined illuminance at which the
薄膜トランジスタ112が非導通状態で、光電変換素子115に光が照射されると、照度の対数値に比例した開放電圧Vocが発生する。そのため、薄膜トランジスタ112の第1の電極及びゲート電極並びにこれらに接続された薄膜トランジスタ113のゲート電極の電位はVss+Vocとなる。よって、薄膜トランジスタ113のゲート・ソース間電圧はVocとなり、薄膜トランジスタ113は導通状態となる。よって、薄膜トランジスタ113には電流i´が流れる。Vdd>Vss+Vocとすると薄膜トランジスタ112の第1の電極はソース電極、第2の電極はドレイン電極となる。よって、薄膜トランジスタ112のゲート・ソース間電圧Vgsはゼロであるため、非導通状態である。なお、このとき薄膜トランジスタ112のオフ電流については考えないものとして記載している。
When light is applied to the
このようにして、光電変換装置101より電流値i´が得られる。その際の照度に対する光電変換装置101からの出力電流の関係を図4中に11として示す。
In this way, the current value i ′ is obtained from the
上述したように、本実施形態では半導体装置からの出力電圧、即ち図1における端子V0からの出力電圧をV1以上V2以下とし、検出可能な電流範囲をI1以上I2以下と設定した。よって、電源103bを用いた際の光電交換装置における検出可能な照度範囲は図4に示すようにL2以上L3以下、即ち範囲(B)とすることができる。なお、照度L2の検出には範囲(A)、範囲(B)のいずれの特性を用いても良いが、ここでは電源103が切り替わる所定の照度をL2としているため範囲(B)における照度範囲をL2<L≦L3とする。
As described above, in this embodiment, the output voltage from the semiconductor device, that is, the output voltage from the terminal V0 in FIG. 1 is set to V1 to V2 and the detectable current range is set to I1 and I2. Therefore, the detectable illuminance range in the photoelectric exchange device when using the
このように光電変換装置に印加するバイアスを反転することで、出力電圧もしくは出力電流の範囲を広げることなく、検出可能な照度範囲を広いものとすることが可能となる。 By reversing the bias applied to the photoelectric conversion device in this way, it is possible to widen the detectable illuminance range without expanding the range of the output voltage or output current.
なお、図4では照度範囲(B)において光電変換装置101より得られる電流値の絶対値|I|がI1以上I2以下となる場合について述べたが、図5に示すように範囲(A)及び範囲(B)において得られる電流値が大きく異なる場合がある。このような場合、出力電圧が広範囲となってしまい、半導体装置として使用しづらいうえ消費電力が大きくなってしまう。
Note that FIG. 4 describes the case where the absolute value | I | of the current value obtained from the
上述したように範囲(A)では照度の検出に光電変換素子115の特性を、範囲(B)では光電変換素子115から得られる開放電圧Voc及び薄膜トランジスタ112の特性を利用している。そのため、薄膜トランジスタの特性を変化させることで範囲(B)の出力電流を変化させることができる。よって、薄膜トランジスタの特性を制御することで範囲(B)において所望の範囲内で出力電流を得ることができるため、範囲(A)及び範囲(B)の出力電流の範囲をより近いものとすることが可能となる。例えば、薄膜トランジスタ113のしきい値電圧を制御した場合には、照度に対する出力電流の関係(図5中11)を縦軸方向にシフトさせる、即ち照度に対し得られる電流値を大きく増減させることが可能となる。例えば、薄膜トランジスタのしきい値電圧を正の方向に変化させると、出力電流(図5中11)は低い方向にシフトし、しきい値電圧を負の方向に変化させると出力電流(図5中11)は高い方向にシフトする。ただし、薄膜トランジスタのしきい値制御は、薄膜トランジスタがディプレション型トランジスタ、即ちノーマリーオンとならない範囲内で行うものとする。以上のようにして、出力電流を自由に設定することが可能となるため、出力電流ひいては出力電圧の範囲を広げることなく、検出可能な照度範囲を広いものとすることが可能となる。
As described above, in the range (A), the characteristics of the
また、薄膜トランジスタのS値(サブスレッシュホールド値)を制御することにより照度に対する出力電流の関係(図5中11)の傾きを自由に設定することができる。例えば、S値を大きくすると図5中11の傾きを小さくでき、S値を小さくすると図5中11の傾きを大きいものとすることができる。そのため、範囲(A)及び範囲(B)における照度に対する出力電流の関係を同一にすることも可能であるし、異ならせることも可能である。例えば、後者においては高照度を検出する際には低照度と比較し照度依存性を低下させることも可能であり、そうした場合半導体装置の光の検出範囲をさらに広げることも可能となる。このように、目的に応じて所望の照度依存性を有する半導体装置を得ることができる。 Further, by controlling the S value (subthreshold value) of the thin film transistor, the slope of the relationship of the output current to the illuminance (11 in FIG. 5) can be freely set. For example, if the S value is increased, the slope of 11 in FIG. 5 can be reduced, and if the S value is reduced, the slope of 11 in FIG. 5 can be increased. Therefore, the relationship of the output current to the illuminance in the range (A) and the range (B) can be made the same or different. For example, in the latter case, when detecting high illuminance, it is possible to reduce the illuminance dependency as compared with low illuminance. In such a case, the light detection range of the semiconductor device can be further expanded. Thus, a semiconductor device having desired illuminance dependence can be obtained according to the purpose.
また、範囲(A)及び範囲(B)の出力電流の違いは、光電変換装置101に接続される抵抗、即ち図1(A)においては抵抗104の抵抗値を電源103と対応して選択することで同一の出力電圧となるようにしても良い。具体的には、図6に示すようにバイアス切り替え手段102と同時に切り替え可能な切り替え手段107を用いて抵抗104aと抵抗104bとを切り替え、光電変換装置101に流れる電流を端子V0より電圧として出力すれば良い。
Further, the difference in output current between the range (A) and the range (B) is that the resistance connected to the
なお、上記では、所定の照度を境に範囲(A)では光電変換素子115の特性を、範囲(B)では光電変換素子115から得られる開放電圧Voc及び薄膜トランジスタ112の特性を用いて照度を検出した場合について述べたが、所定の照度を境に利用する特性は逆であっても良い。例えば、図4において範囲(A)ではカレントミラー回路114の電流増幅率を減少させることで光電変換装置101から得られる出力電流|I|を図4中の11まで減少させ、一方、範囲(B)においては薄膜トランジスタ113に対ししきい値制御を施すことで出力電流|I|を図4中の10まで増加させれば良い。このようにして、範囲(A)及び範囲(B)における出力電流の関係を逆とすることで、照度を検出する際、範囲(A)では光電変換素子115から得られる開放電圧Voc及び薄膜トランジスタ112の特性を、範囲(B)では光電変換素子115の特性を利用することも可能である。
In the above description, the illuminance is detected using the characteristics of the
なお、本実施形態においてカレントミラー回路114が有する薄膜トランジスタにはnチャネル型薄膜トランジスタを用いたが、pチャネル型薄膜トランジスタを用いても良い。カレントミラー回路にpチャネル型薄膜トランジスタを用いた場合の光電変換装置の等価回路図の一例を図7に示す。図7において、カレントミラー回路203は、薄膜トランジスタ201と薄膜トランジスタ202とを有する。端子121は薄膜トランジスタ201及び光電変換素子204を介し端子122と接続される。また、端子121は薄膜トランジスタ202を介して端子122と接続される。なお、薄膜トランジスタ202のゲート電極は、薄膜トランジスタ201のゲート電極及び薄膜トランジスタ201と光電変換素子204とを接続する配線に接続されている。なお、図1と同様に薄膜トランジスタ202からなるユニットを複数並列して設けても良い。
Note that although an n-channel thin film transistor is used as the thin film transistor included in the
以上のことから、本発明により光電変換装置に印加するバイアスを反転させることで、出力電圧もしくは出力電流の範囲を広げることなく、検出可能な照度範囲を広げることが可能となる。また、光電変換装置を構成する薄膜トランジスタの性質、例えばしきい値やS値を変化させることにより光の検出範囲、出力電流、出力電圧等を目的に応じて変化させることが可能となる。 From the above, by reversing the bias applied to the photoelectric conversion device according to the present invention, it is possible to widen the detectable illuminance range without widening the range of output voltage or output current. In addition, it is possible to change the light detection range, the output current, the output voltage, and the like according to the purpose by changing the properties of the thin film transistor constituting the photoelectric conversion device, for example, the threshold value and the S value.
図1(B)に示した光電変換装置101の一構成例における断面図を図8(A)及び(B)に示す。
8A and 8B are cross-sectional views of a structure example of the
図8(A)において、310は基板、312は下地絶縁膜、313はゲート絶縁膜である。検出する光は基板310、下地絶縁膜312、およびゲート絶縁膜313を通過するため、これらの材料は全て透光性の高い材料を用いることが望ましい。
In FIG. 8A, 310 is a substrate, 312 is a base insulating film, and 313 is a gate insulating film. Since light to be detected passes through the
図1における光電変換素子115は、配線319と、保護電極318と、光電変換層111と、端子121とを有する。なお、光電変換層111は、p型半導体層111p、n型半導体層111n及びp型半導体層111pとn型半導体層111nの間に挟まれた真性(i型)半導体層111iを有する。これに限らず、光電変換素子は、第1の導電層と、第2の導電層と、これら2つの導電層の間に挟まれた光電変換層とを有していれば良い。なお、光電変換層においても、上記に限らず少なくともp型半導体層とn型半導体層の積層構造であれば良い。
The
まず、p型半導体層111pは、13族の不純物元素、例えばホウ素(B)を含んだセミアモルファスシリコン膜をプラズマCVD法により形成しても良いし、セミアモルファスシリコン膜を形成後、13族の不純物元素を導入してもよい。
First, for the p-
なお、セミアモルファス半導体膜とは、非晶質半導体と結晶構造を有する半導体(単結晶、多結晶を含む)膜の中間的な構造の半導体を含む膜である。このセミアモルファス半導体膜は、自由エネルギー的に安定な第3の状態を有する半導体膜であって、短距離秩序を持ち格子歪みを有する結晶質なものであり、その粒径を0.5〜20nmとして非単結晶半導体膜中に分散させて存在せしめることが可能である。セミアモルファス半導体膜は、そのラマンスペクトルが520cm−1よりも低波数側にシフトしており、またX線回折ではSi結晶格子に由来するとされる(111)、(220)の回折ピークが観測される。また、未結合手(ダングリングボンド)を終端化するために水素またはハロゲンを少なくとも1原子%またはそれ以上含ませている。本明細書では便宜上、このような半導体膜をセミアモルファス半導体(SAS)膜と呼ぶ。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで、安定性が増し良好なセミアモルファス半導体膜を得ることもできる。なお、微結晶半導体膜(マイクロクリスタル半導体膜)もセミアモルファス半導体膜に含まれる。 Note that a semi-amorphous semiconductor film is a film including a semiconductor having a structure intermediate between an amorphous semiconductor and a semiconductor (including single crystal and polycrystal) films having a crystal structure. This semi-amorphous semiconductor film is a semiconductor film having a third state that is stable in terms of free energy, and is a crystalline film having short-range order and lattice distortion, and has a grain size of 0.5 to 20 nm. And can be dispersed in the non-single-crystal semiconductor film. The semi-amorphous semiconductor film has its Raman spectrum shifted to a lower wavenumber than 520 cm −1 , and diffraction peaks of (111) and (220) that are derived from the Si crystal lattice are observed in X-ray diffraction. The Further, in order to terminate dangling bonds (dangling bonds), hydrogen or halogen is contained at least 1 atomic% or more. In this specification, for convenience, such a semiconductor film is referred to as a semi-amorphous semiconductor (SAS) film. Furthermore, by adding a rare gas element such as helium, argon, krypton, or neon to further promote the lattice distortion, the stability can be improved and a good semi-amorphous semiconductor film can be obtained. Note that a microcrystalline semiconductor film (a microcrystalline semiconductor film) is also included in the semi-amorphous semiconductor film.
また、SAS膜は珪素を含む気体をグロー放電分解することにより得ることができる。代表的な珪素を含む気体をとしては、SiH4であり、その他にもSi2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4などを用いることができる。また水素や、水素にヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の希ガス元素を加えたガスで、この珪素を含む気体を希釈して用いることで、SAS膜の形成を容易なものとすることができる。希釈率は2倍〜1000倍の範囲で珪素を含む気体を希釈することが好ましい。また、さらに珪素を含む気体中に、CH4、C2H6などの炭化物気体、GeH4、GeF4などのゲルマニウム化気体、F2などを混入させて、エネルギーバンド幅を1.5〜2.4eV、若しくは0.9〜1.1eVに調節しても良い。 The SAS film can be obtained by glow discharge decomposition of a gas containing silicon. A typical gas containing silicon is SiH 4 , and Si 2 H 6 , SiH 2 Cl 2 , SiHCl 3 , SiCl 4 , SiF 4, and the like can also be used. In addition, it is easy to form a SAS film by diluting a gas containing silicon with hydrogen or a gas obtained by adding one or more kinds of rare gas elements selected from helium, argon, krypton, and neon to hydrogen. Can be. It is preferable to dilute the gas containing silicon within a range of a dilution rate of 2 to 1000 times. Further, a gas containing silicon, a carbide gas such as CH 4 and C 2 H 6 , a germanium gas such as GeH 4 and GeF 4 , F 2, and the like are mixed, so that the energy bandwidth is 1.5-2. It may be adjusted to .4 eV, or 0.9 to 1.1 eV.
p型半導体層111pを形成したら、さらに導電型を付与する不純物を含まない半導体層(真性半導体層又はi型半導体層と呼ぶ)111i、n型半導体層111nを順に形成する。これによりp型半導体層111p、i型半導体層111i及びn型半導体層111nを有する光電変換層111が形成される。
After the p-
なお本明細書においては、i型半導体層とは、半導体層に含まれるp型もしくはn型を付与する不純物濃度が1×1020cm−3以下であり、酸素及び窒素が5×1019cm−3以下である半導体層を指す。なお、光伝導度は暗伝導度に対して1000倍以上であることが好ましい。またi型半導体層には、ホウ素(B)が10〜1000ppm添加されていてもよい。 Note that in this specification, the i-type semiconductor layer means that the impurity concentration imparting p-type or n-type contained in the semiconductor layer is 1 × 10 20 cm −3 or less, and oxygen and nitrogen are 5 × 10 19 cm. Refers to a semiconductor layer that is −3 or less. In addition, it is preferable that photoconductivity is 1000 times or more with respect to dark conductivity. Further, 10 to 1000 ppm of boron (B) may be added to the i-type semiconductor layer.
i型半導体層111iとしては、例えばプラズマCVD法でセミアモルファスシリコン膜を形成すればよい。また、n型半導体層111nとしては、15族の不純物元素、例えばリン(P)を含むセミアモルファスシリコン膜を形成してもよいし、セミアモルファスシリコン膜を形成後、15族の不純物元素を導入してもよい。
As the i-
また、p型半導体層111p、真性半導体層111i、n型半導体層111nとして、セミアモルファス半導体膜だけではなく、アモルファス半導体膜を用いてもよい。
Further, as the p-
また、配線319、接続電極320、端子電極351、薄膜トランジスタ112のソース電極及びドレイン電極341、薄膜トランジスタ113のソース電極及びドレイン電極342は、高融点金属膜と低抵抗金属膜(アルミニウム合金または純アルミニウムなど)との積層構造となっている。ここでは、これら配線及び電極はチタン膜(Ti膜)とアルミニウム膜(Al膜)とTi膜とを順に積み重ねた三層構造とする。
A
さらに、配線319、接続電極320、端子電極351、薄膜トランジスタ112のソース電極及びドレイン電極341、薄膜トランジスタ113のソース電極及びドレイン電極342を覆うように、それぞれ保護電極318、345、348、346及び347が形成されている。
Further,
これら保護電極は、光電変換層111の形成時におけるエッチング工程において、配線319等を保護する。なお、保護電極の材料は、光電変換層111をエッチングするガス(またはエッチャント)に対して光電変換層よりもエッチング速度の小さい導電材料であることが好ましい。加えて、保護電極318の材料は、光電変換層111と反応して合金とならない導電材料であることが好ましい。なお、その他の保護電極345、348、346及び347も保護電極318と同様の材料及び作製工程により形成される。
These protective electrodes protect the
また、保護電極318、345、348、346、347を設けない構造にしてもよい。これら保護電極を設けない一例について図8(B)に示す。図8(B)において、配線404、接続電極405、端子電極401、薄膜トランジスタ112のソース電極及びドレイン電極402、薄膜トランジスタ113のソース電極及びドレイン電極403は単層の導電膜により形成されており、このような導電膜として、チタン膜(Ti膜)が好ましい。また、チタン膜に変えて、タングステン(W)、タンタル(Ta)、モリブデン(Mo)、ネオジウム(Nd)、コバルト(Co)、ジルコニウム(Zr)、亜鉛(Zn)、ルテニウム(Ru)、ロジウム(Rh)、パラジウム(Pd)、オスミウム(Os)、イリジウム(Ir)、白金(Pt)から選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層膜、若しくは、これらの窒化物、例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデンからなる単層膜、又はこれらの積層膜を用いることができる。配線404、接続電極405、端子電極401、薄膜トランジスタ112のソース電極及びドレイン電極402、薄膜トランジスタ113のソース電極及びドレイン電極403を単層膜とすることにより、作製工程において成膜回数を減少させることが可能となる。もちろん、図8(A)に示す配線319、接続電極320、端子電極351、薄膜トランジスタ112のソース電極及びドレイン電極341、薄膜トランジスタ113のソース電極及びドレイン電極342においても、配線404等と同様の材料を用いることができる。
Further, a structure in which the
また、図8(A)及び(B)は、nチャネル型薄膜トランジスタ112、113はチャネル形成領域が一つ(本明細書では「シングルゲート構造」という)のトップゲート型薄膜トランジスタの例を示しているが、チャネル形成領域を複数有する構造にしてオン電流値のバラツキを低減させてもよい。また、オフ電流値を低減するため、nチャネル型薄膜トランジスタ112、113に低濃度ドレイン(Lightly Doped Drain(LDD))領域を設けてもよい。LDD領域とは、チャネル形成領域と、高濃度に不純物元素を添加して形成するソース領域またはドレイン領域との間に低濃度に不純物元素を添加した領域のことであり、LDD領域を設けるとドレイン領域近傍の電界を緩和してホットキャリア注入による劣化を防ぐという効果がある。
8A and 8B illustrate an example of a top-gate thin film transistor in which the n-channel
また、ホットキャリアによるオン電流値の劣化を防ぐため、nチャネル型薄膜トランジスタ112、113を、ゲート絶縁膜を介してLDD領域をゲート電極と重ねて配置させた構造(本明細書では「GOLD(Gate−drain Overlapped LDD)構造」と呼ぶ)としてもよい。GOLD構造を用いた場合、LDD領域をゲート電極と重ねて形成しなかった場合よりも、さらにドレイン領域近傍の電界を緩和してホットキャリア注入による劣化を防ぐ効果がある。このように、GOLD構造とすることで、ドレイン領域近傍の電界強度が緩和されてホットキャリア注入を防ぎ、劣化現象の防止に有効である。
In order to prevent deterioration of the on-current value due to hot carriers, n-channel
また、カレントミラー回路を構成する薄膜トランジスタ112、113は、上述したトップゲート型薄膜トランジスタに限らず、ボトムゲート型薄膜トランジスタ、例えば逆スタガ型薄膜トランジスタでもよい。
Further, the
また、配線314は、配線319に接続する配線であって増幅回路の薄膜トランジスタ113のチャネル形成領域上方にも延在してゲート電極にもなっている。
Further, the
配線315は、n型半導体層111nに接続された端子121と、接続配線320及び保護電極345を介して接続された配線であり、薄膜トランジスタ113のドレイン配線(ドレイン電極とも呼ぶ)またはソース配線(ソース電極とも呼ぶ)のいずれか一方と接続される。
The
検出する光は層間絶縁膜316及び層間絶縁膜317を通過するため、これら材料は透光性の高い材料を用いることが望ましい。なお、絶縁膜317は、固着強度を向上させるため無機材料、例えば酸化珪素膜(SiOx)膜を用いることが好ましい。封止層324においても無機材料を用いることが好ましく、これら絶縁膜はCVD法等を用いて形成することができる。
Since light to be detected passes through the
また、端子電極350は、配線314及び配線315と同一工程で形成され、端子電極351は配線319及び接続電極320と同一工程で形成されている。なお、端子122は補助電極348と端子電極351を介して端子電極350と接続されている。
The
なお、端子121は半田364で基板360の電極361に実装されている。また、端子122は端子121と同一工程で形成され、半田363で基板360の電極362に実装されている。
Note that the terminal 121 is mounted on the
図8(A)及び(B)において、光は図中の矢印に示すとおり、基板310側から光電変換層111に入射する。これにより電流が発生し、光を検知することが可能となる。
8A and 8B, light is incident on the
このような光電変換装置に、印加するバイアスを反転させることで出力電圧もしくは出力電流の範囲を広げることなく、検出可能な照度範囲を広げることが可能となる。また、光電変換装置を構成する薄膜トランジスタの性質、例えばしきい値やS値を変化させることにより光の検出範囲や出力電圧等を目的に応じて変化させることが可能となる。 By reversing the bias applied to such a photoelectric conversion device, the detectable illuminance range can be expanded without expanding the range of the output voltage or output current. In addition, it is possible to change the light detection range, the output voltage, and the like according to the purpose by changing the properties of the thin film transistors constituting the photoelectric conversion device, for example, the threshold value and the S value.
本実施例では、光電変換装置に印加するバイアスを反転した際に得られる電流特性について図9乃至図11を用いて説明する。 In this embodiment, current characteristics obtained when the bias applied to the photoelectric conversion device is reversed will be described with reference to FIGS.
図9及び図10(A)及び(B)に、図2に示した光電変換装置にバイアスを印加した際得られた出力電流の照度依存性を示す。なお、図2においてユニット116の数は100とした。
9 and 10A and 10B show the illuminance dependence of the output current obtained when a bias is applied to the photoelectric conversion device shown in FIG. In FIG. 2, the number of
図9中、ELCとは島状半導体領域をエキシマレーザ(Exicimer Laser)で結晶化させた薄膜トランジスタを用いて形成されたカレントミラー回路を有する光電変換装置から得られる出力電流における照度依存性を示している。また、CWとは、連続発振レーザ(Continuous Wave Laser)により島状半導体領域を結晶化した薄膜トランジスタにより形成されたカレントミラー回路を有する光電変換装置から得られる出力電流における照度依存性を示している。また、正方向、逆方向とは、光電変換装置に印加するバイアス方向を示しており、図3(A)の状態を正方向、図3(B)の状態を逆方向とする。なお、ELCの場合における照度依存性を抜き出したものを図10に示す。 In FIG. 9, ELC indicates illuminance dependence in output current obtained from a photoelectric conversion device having a current mirror circuit formed using a thin film transistor in which an island-shaped semiconductor region is crystallized by an excimer laser. Yes. CW indicates the illuminance dependence of the output current obtained from a photoelectric conversion device having a current mirror circuit formed by a thin film transistor in which an island-shaped semiconductor region is crystallized by a continuous wave laser (Continuous Wave Laser). The forward direction and the reverse direction indicate bias directions applied to the photoelectric conversion device. The state in FIG. 3A is the forward direction, and the state in FIG. 3B is the reverse direction. In addition, what extracted the illumination dependence in the case of ELC is shown in FIG.
図9より、逆方向のバイアスを印加した時のみ、エキシマレーザで結晶化した島状半導体領域を有する薄膜トランジスタを用いた光電変換装置の出力電流と、連続発振レーザで結晶化した島状半導体領域を有する薄膜トランジスタを用いた光電変換装置の出力電流に違いがあることが観察される。これは、薄膜トランジスタにおける島状半導体領域の結晶性に由来するものである。実施の形態1でも述べたように正方向のバイアス印加時には光電変換素子の特性を、逆方向のバイアス印加時には光電変換素子から得られる開放電圧Voc及び薄膜トランジスタの特性を利用し光の照度を検出をしているからである。よって、光電変換装置から得られる出力電流の照度依存性は、島状半導体領域の結晶性によって変化させることが可能であることがわかる。なお、島状半導体領域の結晶性が影響を及ぼす薄膜トランジスタのS値や薄膜トランジスタのしきい値によっても変化させることができる。よって、光電変換装置を所望の照度依存性とすることができる。以上のことから、光電変換装置に印加するバイアスを反転させることで出力電圧もしくは出力電流の範囲を広げることなく、照度の検出範囲を広いものとすることが可能なうえ、目的に応じた光検出機能を有する半導体装置を得ることができる。 From FIG. 9, the output current of the photoelectric conversion device using the thin film transistor having the island-shaped semiconductor region crystallized by the excimer laser and the island-shaped semiconductor region crystallized by the continuous wave laser are obtained only when the reverse bias is applied. It is observed that there is a difference in the output current of the photoelectric conversion device using the thin film transistor. This is derived from the crystallinity of the island-shaped semiconductor region in the thin film transistor. As described in the first embodiment, the illuminance of light is detected using the characteristics of the photoelectric conversion element when a forward bias is applied and the open-circuit voltage Voc obtained from the photoelectric conversion element and the characteristics of the thin film transistor when a reverse bias is applied. Because it is. Therefore, it can be seen that the illuminance dependence of the output current obtained from the photoelectric conversion device can be changed by the crystallinity of the island-shaped semiconductor region. Note that this can also be changed depending on the S value of the thin film transistor and the threshold value of the thin film transistor, which are affected by the crystallinity of the island-shaped semiconductor region. Thus, the photoelectric conversion device can have a desired illuminance dependency. From the above, it is possible to widen the detection range of illuminance without widening the range of output voltage or output current by reversing the bias applied to the photoelectric conversion device, and light detection according to the purpose A semiconductor device having a function can be obtained.
ELCの場合、例えば光電変換装置に印加するバイアスを反転させる所定の強度を100lx、出力電流範囲を20nA以上5μA以下と設定すると、検出照度範囲の下限が0.5lx程度、上限は10万lx以上とすることができる。よって、出力電流範囲を広げることなく、検出可能な照度範囲を広げることが可能となる。 In the case of ELC, for example, if the predetermined intensity for reversing the bias applied to the photoelectric conversion device is set to 100 lx and the output current range is set to 20 nA or more and 5 μA or less, the lower limit of the detected illuminance range is about 0.5 lx and the upper limit is 100,000 lx or more. It can be. Therefore, the detectable illuminance range can be expanded without expanding the output current range.
なお、本発明の光電変換装置の相対感度及び標準視感度曲線を図11に示す。図11より、本発明の光電変換装置の相対感度は標準視感度に非常に近いことがわかる。よって、本発明の光電変換装置は人間の眼に近い視感度を得ることが可能となるため、光センサとして用いた場合、より高性能なものとすることが可能となる。 In addition, the relative sensitivity and standard visibility curve of the photoelectric conversion apparatus of this invention are shown in FIG. FIG. 11 shows that the relative sensitivity of the photoelectric conversion device of the present invention is very close to the standard visibility. Therefore, the photoelectric conversion device of the present invention can obtain a visual sensitivity close to that of the human eye, so that it can have higher performance when used as an optical sensor.
なお、本実施例は実施の形態及びその他の実施例と適宜組み合わせて用いることが可能である。 Note that this embodiment can be combined with any of the embodiment mode and other embodiments as appropriate.
本実施例では、本発明を適用した光電変換装置を有する半導体装置及びその作製方法について説明する。なお、光電変換装置の部分断面図の一例を図8、図12乃至14に示し、これを用いて説明する。 In this embodiment, a semiconductor device including a photoelectric conversion device to which the present invention is applied and a manufacturing method thereof will be described. An example of a partial cross-sectional view of the photoelectric conversion device is illustrated in FIGS. 8 and 12 to 14 and will be described with reference to FIGS.
まず、基板(第1の基板310)上に素子を形成する。ここでは基板310として、ガラス基板の一つであるAN100を用いる。
First, an element is formed over a substrate (first substrate 310). Here, AN100 which is one of glass substrates is used as the
次いで、プラズマCVD法で下地絶縁膜312となる窒素を含む酸化珪素膜(膜厚100nm)を形成し、さらに大気にふれることなく、半導体膜例えば水素を含む非晶質珪素膜(膜厚54nm)を積層形成する。また、下地絶縁膜312は酸化珪素膜、窒化珪素膜、窒素を含む酸化珪素膜を用いた積層してもよい。例えば、下地絶縁膜312として、酸素を含む窒化珪素膜を50nm、さらに窒素を含む酸化珪素膜を100nm積層した膜を形成してもよい。なお、窒素を含む酸化珪素膜や窒化珪素膜は、ガラス基板からのアルカリ金属などの不純物拡散を防止するブロッキング層として機能する。
Next, a silicon oxide film containing nitrogen (film thickness: 100 nm) is formed as a
次いで、上記非晶質珪素膜を固相成長法、レーザ結晶化方法、触媒金属を用いた結晶化方法等により結晶化させて、結晶構造を有する半導体膜(結晶性半導体膜)、例えば多結晶珪素膜を形成する。ここでは、触媒元素を用いた結晶化方法を用いて多結晶珪素膜を得る。まず、重量換算で10ppmのニッケルを含む酢酸ニッケル溶液をスピナーで塗布する。なお、塗布に代えてスパッタ法でニッケル元素を全面に散布する方法を用いてもよい。次いで、加熱処理を行い結晶化させて結晶構造を有する半導体膜を形成する。ここでは、熱処理(500℃、1時間)の後、結晶化のための熱処理(550℃、4時間)を行って多結晶珪素膜を得る。 Next, the amorphous silicon film is crystallized by a solid phase growth method, a laser crystallization method, a crystallization method using a catalytic metal, or the like, so that a semiconductor film having a crystal structure (crystalline semiconductor film), for example, polycrystalline A silicon film is formed. Here, a polycrystalline silicon film is obtained by a crystallization method using a catalytic element. First, a nickel acetate solution containing 10 ppm of nickel in terms of weight is applied with a spinner. Note that a nickel element may be dispersed over the entire surface by sputtering instead of coating. Next, heat treatment is performed for crystallization, so that a semiconductor film having a crystal structure is formed. Here, after heat treatment (500 ° C., 1 hour), heat treatment for crystallization (550 ° C., 4 hours) is performed to obtain a polycrystalline silicon film.
次いで、多結晶珪素膜表面の酸化膜を希フッ酸等で除去する。その後、結晶化率を高め、結晶粒内に残される欠陥を補修するためのレーザ光(XeCl:波長308nm)の照射を大気中、または酸素雰囲気中で行う。 Next, the oxide film on the surface of the polycrystalline silicon film is removed with dilute hydrofluoric acid or the like. After that, irradiation with laser light (XeCl: wavelength 308 nm) for increasing the crystallization rate and repairing defects left in the crystal grains is performed in the air or an oxygen atmosphere.
レーザ光には波長400nm以下のエキシマレーザ光や、YAGレーザの第2高調波又は第3高調波を用いる。ここでは、繰り返し周波数10〜1000Hz程度のパルスレーザ光を用い、当該レーザ光を光学系にて100〜500mJ/cm2に集光し、90〜95%のオーバーラップ率をもって照射し、シリコン膜表面を走査させればよい。本実施例では、繰り返し周波数30Hz、エネルギー密度470mJ/cm2でレーザ光の照射を大気中で行なう。 As the laser light, excimer laser light having a wavelength of 400 nm or less, or the second harmonic or the third harmonic of a YAG laser is used. Here, a pulsed laser beam having a repetition frequency of about 10 to 1000 Hz is used, the laser beam is condensed to 100 to 500 mJ / cm 2 by an optical system, and irradiated with an overlap rate of 90 to 95%. May be scanned. In this embodiment, laser light irradiation is performed in the atmosphere at a repetition frequency of 30 Hz and an energy density of 470 mJ / cm 2 .
なお、大気中または酸素雰囲気中で行うため、レーザ光の照射により表面に酸化膜が形成される。なお、本実施例ではパルスレーザを用いた例を示したが、連続発振のレーザを用いてもよく、半導体膜の結晶化に際し、大粒径に結晶を得るためには、連続発振が可能な固体レーザを用い、基本波の第2高調波〜第4高調波を適用するのが好ましい。代表的には、Nd:YVO4レーザ(基本波1064nm)の第2高調波(532nm)や第3高調波(355nm)を適用すればよい。 Note that an oxide film is formed on the surface by irradiation with laser light because it is performed in the air or in an oxygen atmosphere. Although an example using a pulse laser is shown in this embodiment, a continuous wave laser may be used. In order to obtain a crystal with a large grain size when crystallizing a semiconductor film, continuous oscillation is possible. It is preferable to apply a second to fourth harmonic of the fundamental wave using a solid-state laser. Typically, a second harmonic (532 nm) or a third harmonic (355 nm) of an Nd: YVO 4 laser (fundamental wave 1064 nm) may be applied.
連続発振のレーザを用いる場合には、出力10Wの連続発振のYVO4レーザから射出されたレーザ光を非線形光学素子により高調波に変換する。また、共振器の中にYVO4結晶と非線形光学素子を入れて、高調波を射出する方法もある。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、被処理体に照射する。このときのエネルギー密度は0.01〜100MW/cm2程度(好ましくは0.1〜10MW/cm2)が必要である。そして、10〜2000cm/s程度の速度でレーザ光に対して相対的に半導体膜を移動させて照射すればよい。 In the case of using a continuous wave laser, laser light emitted from a continuous wave YVO 4 laser having an output of 10 W is converted into a harmonic by a non-linear optical element. There is also a method of emitting harmonics by putting a YVO 4 crystal and a nonlinear optical element in a resonator. Then, it is preferably formed into a rectangular or elliptical laser beam on the irradiation surface by an optical system, and irradiated to the object to be processed. At this time, the energy density of approximately 0.01 to 100 MW / cm 2 (preferably 0.1 to 10 MW / cm 2) is required. Then, irradiation may be performed by moving the semiconductor film relative to the laser light at a speed of about 10 to 2000 cm / s.
次いで、上記レーザ光の照射により形成された酸化膜に加え、オゾン水で表面を120秒処理して合計1〜5nmの酸化膜からなるバリア層を形成する。このバリア層は、結晶化させるために添加した触媒元素、例えばニッケル(Ni)を膜中から除去するために形成する。ここでは、オゾン水を用いてバリア層を形成したが、酸素雰囲気下の紫外線の照射で結晶構造を有する半導体膜の表面を酸化する方法や酸素プラズマ処理により結晶構造を有する半導体膜の表面を酸化する方法やプラズマCVD法やスパッタ法や蒸着法などで1〜10nm程度の酸化膜を堆積してバリア層を形成してもよい。また、バリア層を形成する前にレーザ光の照射により形成された酸化膜を除去してもよい。 Next, in addition to the oxide film formed by the laser light irradiation, the surface is treated with ozone water for 120 seconds to form a barrier layer made of an oxide film having a total thickness of 1 to 5 nm. This barrier layer is formed to remove a catalyst element added for crystallization, for example, nickel (Ni) from the film. Here, the barrier layer is formed using ozone water, but the surface of the semiconductor film having a crystal structure is oxidized by a method of oxidizing the surface of the semiconductor film having a crystal structure by irradiation with ultraviolet rays in an oxygen atmosphere or the oxygen plasma treatment. Alternatively, the barrier layer may be formed by depositing an oxide film of about 1 to 10 nm by a method such as plasma CVD, sputtering, or vapor deposition. Further, the oxide film formed by laser light irradiation may be removed before forming the barrier layer.
次いで、バリア層上にスパッタ法にてゲッタリングサイトとなるアルゴン元素を含む非晶質珪素膜を10nm〜400nm、ここでは膜厚100nmで成膜する。アルゴン元素を含む非晶質珪素膜は、シリコンターゲットを用いてアルゴンを含む雰囲気下で形成する。プラズマCVD法を用いてアルゴン元素を含む非晶質珪素膜を形成する場合、成膜条件は、モノシランとアルゴンの流量比(SiH4:Ar)を1:99とし、成膜圧力を6.665Paとし、RFパワー密度を0.087W/cm2とし、成膜温度を350℃とする。 Next, an amorphous silicon film containing an argon element serving as a gettering site is formed with a thickness of 10 to 400 nm, here 100 nm, over the barrier layer by a sputtering method. The amorphous silicon film containing an argon element is formed in an atmosphere containing argon using a silicon target. In the case where an amorphous silicon film containing an argon element is formed using a plasma CVD method, the film formation conditions are as follows: the flow ratio of monosilane to argon (SiH 4 : Ar) is 1:99, and the film formation pressure is 6.665 Pa. The RF power density is 0.087 W / cm 2 and the film formation temperature is 350 ° C.
その後、650℃に加熱された炉に入れて3分の熱処理を行い触媒元素を除去(ゲッタリング)する。これにより結晶構造を有する半導体膜中の触媒元素濃度が低減される。炉に代えてランプアニール装置を用いてもよい。 Thereafter, the catalyst element is removed (gettering) by performing a heat treatment for 3 minutes in a furnace heated to 650 ° C. As a result, the concentration of the catalytic element in the semiconductor film having a crystal structure is reduced. A lamp annealing apparatus may be used instead of the furnace.
次いで、バリア層をエッチングストッパとして、ゲッタリングサイトであるアルゴン元素を含む非晶質珪素膜を選択的に除去した後、バリア層を希フッ酸で選択的に除去する。なお、ゲッタリングの際、ニッケルは酸素濃度の高い領域に移動しやすい傾向があるため、酸化膜からなるバリア層をゲッタリング後に除去することが望ましい。 Next, the amorphous silicon film containing an argon element which is a gettering site is selectively removed using the barrier layer as an etching stopper, and then the barrier layer is selectively removed with dilute hydrofluoric acid. Note that during gettering, nickel tends to move to a region with a high oxygen concentration, and thus it is desirable to remove the barrier layer made of an oxide film after gettering.
なお、触媒元素を用いて半導体膜の結晶化を行わない場合には、上述したバリア層の形成、ゲッタリングサイトの形成、ゲッタリングのための熱処理、ゲッタリングサイトの除去、バリア層の除去などの工程は不要である。 Note that in the case where the semiconductor film is not crystallized using a catalytic element, the above-described barrier layer formation, gettering site formation, heat treatment for gettering, gettering site removal, barrier layer removal, etc. This step is unnecessary.
次いで、得られた結晶構造を有する半導体膜(例えば結晶性珪素膜)の表面にオゾン水で薄い酸化膜を形成した後、第1のフォトマスクを用いてレジストからなるマスクを形成し、所望の形状にエッチング処理して島状に分離された半導体膜(本明細書では「島状半導体領域」という)331及び332を形成する(図12(A)参照)。島状半導体領域を形成した後、レジストからなるマスクを除去する。 Next, after forming a thin oxide film with ozone water on the surface of the obtained semiconductor film having a crystalline structure (for example, a crystalline silicon film), a mask made of resist is formed using a first photomask, and a desired film is formed. Semiconductor films (referred to as “island semiconductor regions” in this specification) 331 and 332 that are separated into island shapes by etching are formed (see FIG. 12A). After the island-shaped semiconductor region is formed, the resist mask is removed.
次いで、必要があれば薄膜トランジスタのしきい値を制御するために微量な不純物元素(ホウ素またはリン)のドーピングを行う。ここでは、ジボラン(B2H6)を質量分離しないでプラズマ励起したイオンドープ法を用いる。 Next, if necessary, a small amount of impurity element (boron or phosphorus) is doped in order to control the threshold value of the thin film transistor. Here, an ion doping method in which diborane (B 2 H 6 ) is plasma-excited without mass separation is used.
次いで、フッ酸を含むエッチャントで酸化膜を除去すると同時に島状半導体領域331及び332の表面を洗浄した後、ゲート絶縁膜313となる珪素を主成分とする絶縁膜を形成する。ここでは、プラズマCVD法により115nmの厚さで窒素を含む酸化珪素膜(組成比Si=32%、O=59%、N=7%、H=2%)で形成する。
Next, the oxide film is removed with an etchant containing hydrofluoric acid, and at the same time, the surfaces of the island-shaped
次いで、ゲート絶縁膜313上に金属膜を形成した後、第2のフォトマスクを用いてパターニングを行い、ゲート電極334及び335、配線314及び315、端子電極350を形成する(図12(B)参照)。この金属膜として、例えば窒化タンタル(TaN)及びタングステン(W)をそれぞれ30nm、370nm積層した膜を用いる。
Next, after a metal film is formed over the
また、ゲート電極334及び335、配線314及び315、端子電極350として、上記以外にもチタン(Ti)、タングステン(W)、タンタル(Ta)、モリブデン(Mo)、ネオジウム(Nd)、コバルト(Co)、ジルコニウム(Zr)、亜鉛(Zn)、ルテニウム(Ru)、ロジウム(Rh)、パラジウム(Pd)、オスミウム(Os)、イリジウム(Ir)、白金(Pt)、アルミニウム(Al)、金(Au)、銀(Ag)、銅(Cu)から選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層膜、或いは、これらの窒化物、例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデンからなる単層膜、又はこれらの積層膜を用いることができる。
Further, as the
次いで、島状半導体領域331及び332への一導電型を付与する不純物の導入を行って、薄膜トランジスタ112のソース領域及びドレイン領域337、薄膜トランジスタ113のソース領域及びドレイン領域338の形成を行う(図12(C)参照)。本実施例ではnチャネル型薄膜トランジスタを形成するものとし、n型の不純物、例えばリン(P)、砒素(As)を島状半導体領域331及び332に導入する。
Next, an impurity imparting one conductivity type is introduced into the island-shaped
次いで、CVD法により酸化珪素膜を含む第1の層間絶縁膜(図示しない)を50nm形成した後、それぞれの島状半導体領域に添加された不純物元素を活性化処理する工程を行う。この活性化工程は、ランプ光源を用いたラピッドサーマルアニール法(RTA法)、或いはYAGレーザまたはエキシマレーザを裏面から照射する方法、或いは炉を用いた熱処理、或いはこれらの方法のうち、いずれかと組み合わせた方法によって行う。 Next, after forming a first interlayer insulating film (not shown) including a silicon oxide film by CVD with a thickness of 50 nm, a step of activating the impurity element added to each island-like semiconductor region is performed. This activation process is performed by a rapid thermal annealing method (RTA method) using a lamp light source, a method of irradiating a YAG laser or an excimer laser from the back surface, a heat treatment using a furnace, or a combination thereof. By different methods.
次いで、水素及び酸素を含む窒化珪素膜を含む第2の層間絶縁膜316を、例えば10nmの膜厚で形成する。
Next, a second
次いで、第2の層間絶縁膜316上に絶縁物材料から成る第3の層間絶縁膜317を形成する(図12(D)参照)。第3の層間絶縁膜317はCVD法で得られる絶縁膜を用いることができる。本実施例においては固着強度を向上させるため、第3の層間絶縁膜317として、900nmの膜厚で形成した窒素を含む酸化珪素膜を形成する。
Next, a third
次に、熱処理(300〜550℃で1〜12時間の熱処理、例えば窒素雰囲気中410℃で1時間)を行い、島状半導体膜を水素化する。この工程は第2の層間絶縁膜316に含まれる水素により島状半導体膜のダングリングボンドを終端させるために行うものである。なお、ゲート絶縁膜313の存在に関係なく島状半導体膜を水素化することができる。
Next, heat treatment (300 to 550 ° C. for 1 to 12 hours, for example, in a nitrogen atmosphere at 410 ° C. for 1 hour) is performed to hydrogenate the island-shaped semiconductor film. This step is performed in order to terminate dangling bonds of the island-shaped semiconductor film with hydrogen contained in the second
また第3の層間絶縁膜317として、シロキサンを用いた絶縁膜、及びそれらの積層構造を用いることも可能である。シロキサンは、シリコン(Si)と酸素(O)との結合で骨格構造で構成される。置換基として、少なくとも水素を含む有機基(例えばアルキル基、アリール基)が用いられる。また、置換基にフルオロ基を含んでいても良い。
Further, as the third
第3の層間絶縁膜317としてシロキサンを用いた絶縁膜、及びそれらの積層構造を用いた場合は、第2の層間絶縁膜316を形成後、島状半導体膜を水素化するための熱処理を行い、次に第3の層間絶縁膜317を形成することもできる。
In the case where an insulating film using siloxane and a stacked structure thereof are used as the third
次いで、第3のフォトマスクを用いてレジストからなるマスクを形成し、第1の層間絶縁膜、第2の層間絶縁膜316、第3の層間絶縁膜317、及びゲート絶縁膜313を選択的にエッチングしてコンタクトホールを形成する。そして、レジストからなるマスクを除去する。
Next, a resist mask is formed using a third photomask, and the first interlayer insulating film, the second
なお、第3の層間絶縁膜317は必要に応じて形成すればよく、第3の層間絶縁膜317を形成しない場合は、第2の層間絶縁膜316を形成後に第1の層間絶縁膜、第2の層間絶縁膜316及びゲート絶縁膜313を選択的にエッチングしてコンタクトホールを形成する。
Note that the third
次いで、スパッタ法で金属積層膜を成膜した後、第4のフォトマスクを用いてレジストからなるマスクを形成し、選択的に金属膜をエッチングして、配線319、接続電極320、端子電極351、薄膜トランジスタ112のソース電極及びドレイン電極341、薄膜トランジスタ113のソース電極及びドレイン電極342を形成する。そして、レジストからなるマスクを除去する。なお、本実施例の金属膜は、膜厚100nmのTi膜と、膜厚350nmのSiを微量に含むAl膜と、膜厚100nmのTi膜との3層を積層したものとする。
Next, after a metal laminated film is formed by a sputtering method, a resist mask is formed using a fourth photomask, and the metal film is selectively etched, so that a
また図8(B)で示すように、配線404、接続電極405、端子電極401、及び薄膜トランジスタ112のソース電極及びドレイン電極402、薄膜トランジスタ113のソース電極及びドレイン電極403を単層の導電膜により形成する場合は、耐熱性及び導電率等の点からチタン膜(Ti膜)が好ましい。また、チタン膜に変えて、タングステン(W)、タンタル(Ta)、モリブデン(Mo)、ネオジウム(Nd)、コバルト(Co)、ジルコニウム(Zr)、亜鉛(Zn)、ルテニウム(Ru)、ロジウム(Rh)、パラジウム(Pd)、オスミウム(Os)、イリジウム(Ir)、白金(Pt)から選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層膜、或いは、これらの窒化物、例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデンからなる単層膜、又はこれらの積層膜を用いることができる。配線404、接続電極405、端子電極401、及び薄膜トランジスタ112のソース電極及びドレイン電極402、薄膜トランジスタ113のソース電極及びドレイン電極403を単層膜にすることにより、作製工程において成膜回数を減少させることが可能となる。
8B, the
以上の工程で、多結晶珪素膜を用いたトップゲート型の薄膜トランジスタ112及び113を作製することができる。なお、薄膜トランジスタ112及び113のS値は、半導体膜の結晶性や半導体膜とゲート絶縁膜との界面状態で変化させることが可能である。
Through the above steps, top-gate
次いで、後に形成される光電変換層(代表的にはアモルファスシリコン)と反応して合金になりにくい導電性の金属膜(チタン(Ti)またはモリブデン(Mo)など)を成膜した後、第5のフォトマスクを用いてレジストからなるマスクを形成し、選択的に導電性の金属膜をエッチングして配線319を覆う保護電極318を形成する(図13(A)参照)。ここでは、スパッタ法で得られる膜厚200nmのTi膜を用いる。なお、接続電極320、端子電極351、薄膜トランジスタのソース電極及びドレイン電極においても保護電極318と同様の金属膜によって覆われる。従って、導電性の金属膜は、これらの電極における2層目のAl膜が露呈されている側面も覆うため、導電性の金属膜は光電変換層へのアルミニウム原子の拡散も防止できる。
Next, after forming a conductive metal film (such as titanium (Ti) or molybdenum (Mo)) that hardly reacts with a photoelectric conversion layer (typically amorphous silicon) to be formed later, A mask made of a resist is formed using this photomask, and a conductive metal film is selectively etched to form a
ただし、配線319、接続電極320、端子電極351、薄膜トランジスタ112のソース電極及びドレイン電極341、薄膜トランジスタ113のソース電極及びドレイン電極342を単層の導電膜で形成する場合、すなわち図8(B)で示すように、これらの電極又は配線に代えて配線404、接続電極405、端子電極401、薄膜トランジスタ112のソース電極及びドレイン電極402、薄膜トランジスタ113のソース電極及びドレイン電極403を形成する場合は、保護電極318は形成しなくてもよい。
However, in the case where the
次に第3の層間絶縁膜317上に、p型半導体層111p、i型半導体層111i及びn型半導体層111nを有する光電変換層111を形成する。
Next, the
p型半導体層111pは、13族の不純物元素、例えばホウ素(B)を含んだセミアモルファスシリコン膜をプラズマCVD法にて成膜し形成しても良いし、セミアモルファスシリコン膜を形成後、15族の不純物元素を導入してもよい。
The p-
なお、配線319及び保護電極318は光電変換層111の最下層、本実施例ではp型半導体層111pと接している。
Note that the
p型半導体層111pを形成したら、さらにi型半導体層111i及びn型半導体層111nを順に形成する。これによりp型半導体層111p、i型半導体層111i及びn型半導体層111nを有する光電変換層111が形成される。
After the p-
i型半導体層111iとしては、例えばプラズマCVD法でセミアモルファスシリコン膜を形成すればよい。また、n型半導体層111nとしては、15族の不純物元素、例えばリン(P)を含むセミアモルファスシリコン膜を形成してもよいし、セミアモルファスシリコン膜を形成後、15族の不純物元素を導入してもよい。
As the i-
またp型半導体層111p、真性半導体層111i、n型半導体層111nとして、セミアモルファス半導体膜だけではなく、アモルファス半導体膜を用いてもよい。
Further, as the p-
次いで、全面に絶縁物材料(例えば珪素を含む無機絶縁膜)からなる封止層324を厚さ(1μm〜30μm)で形成して図13(B)の状態を得る。ここでは絶縁物材料膜としてCVD法により、膜厚1μmの窒素を含む酸化珪素膜を形成する。無機絶縁膜を用いることにより密着性の向上を図っている。
Next, a
次いで、封止層324をエッチングして開口部を設けた後、スパッタ法により端子121及び122を形成する。端子121及び122は、チタン膜(Ti膜)(100nm)と、ニッケル膜(Ni膜)(300nm)と、金膜(Au膜)(50nm)との積層膜とする。こうして得られる端子121及び端子122の固着強度は5Nを超え、端子電極として十分な固着強度を有している。
Next, after the
以上の工程で、半田接続が可能な端子121及び端子122が形成され、図13(C)に示す構造が得られる。 Through the above steps, the terminal 121 and the terminal 122 that can be soldered are formed, and the structure shown in FIG. 13C is obtained.
このようにして、例えば1枚の大面積基板(例えば600cm×720cm)からは大量のフォトICチップ(2mm×1.5mm)、即ち光電変換装置のチップを製造することが可能である。次いで、個々に切断して複数のフォトICチップを切り出す。 In this manner, for example, a large number of photo IC chips (2 mm × 1.5 mm), that is, chips of a photoelectric conversion device can be manufactured from one large-area substrate (for example, 600 cm × 720 cm). Next, a plurality of photo IC chips are cut out individually.
切り出した1つのフォトICチップ(2mm×1.5mm)の断面図を図14(A)に示し、その上面図を図14(B)、下面図を図14(C)に示す。なお、図14(A)において、基板310、素子形成領域410、端子121及び端子122を含む総膜厚は、0.8±0.05mmである。
FIG. 14A shows a cross-sectional view of one cut out photo IC chip (2 mm × 1.5 mm), FIG. 14B shows a top view thereof, and FIG. 14C shows a bottom view thereof. In FIG. 14A, the total film thickness including the
また、光センサチップの総膜厚を薄くするために、基板310をCMP処理等によって削って薄くした後、ダイサーで個々に切断して複数の光センサチップを切り出してもよい。
Further, in order to reduce the total film thickness of the optical sensor chip, the
また、図14(B)において、端子121及び122の一つの電極サイズは、0.6mm×1.1mmであり、電極間隔は0.4mmである。また、図14(C)において受光部411の面積は、1.57mm2である。また、増幅回路部412には、約100個の薄膜トランジスタが設けられている。
In FIG. 14B, one electrode size of the
最後に、得られた光センサチップを基板360の実装面に実装する(図8(A)参照)。なお、端子121と電極361、並びに端子122と電極362との接続には、それぞれ半田364及び363を用い、予め基板360の電極361及び362上にスクリーン印刷法などによって半田を形成しておき、半田と端子電極を当接した状態にしてから半田リフロー処理を行って実装する。半田リフロー処理は、例えば不活性ガス雰囲気中、255℃〜265℃程度の温度で約10秒行う。また、半田の他に金属(金、銀等)で形成されるバンプ、又は導電性樹脂で形成されるバンプ等を用いることができる。また、環境問題を考慮して鉛フリー半田を用いて実装してもよい。
Finally, the obtained optical sensor chip is mounted on the mounting surface of the substrate 360 (see FIG. 8A). Note that solders 364 and 363 are used to connect the
以上のようにして、半導体装置を作製することができる。なお、光を検出するために基板310側から光電変換層111に光を入射する以外の箇所には筐体等を用いて光を遮断しても良い。なお、筐体は光を遮断する機能を有する材料なら何を用いてもよく、例えば金属材料や黒色顔料を有する樹脂材料等を用いて形成すればよい。このような構造とすることで、より信頼性の高い光検出機能を有する半導体装置とすることができる。
As described above, a semiconductor device can be manufactured. In addition, in order to detect light, the light may be blocked by using a housing or the like other than light incident on the
本実施例では半導体装置が有する増幅回路をnチャネル型薄膜トランジスタで形成する場合について説明したが、pチャネル型薄膜トランジスタでも良い。なお、pチャネル型薄膜トランジスタは島状半導体領域への一導電型を付与する不純物を、p型の不純物、例えばホウ素(B)に代えればnチャネル型薄膜トランジスタと同様のように作製することができる。次に、増幅回路をpチャネル型薄膜トランジスタを用いて形成した例について示す。 In this embodiment, the case where the amplifier circuit included in the semiconductor device is formed using an n-channel thin film transistor is described. However, a p-channel thin film transistor may be used. Note that a p-channel thin film transistor can be manufactured in the same manner as an n-channel thin film transistor if an impurity imparting one conductivity type to the island-shaped semiconductor region is replaced with a p-type impurity such as boron (B). Next, an example in which an amplifier circuit is formed using a p-channel thin film transistor is described.
増幅回路、例えばカレントミラー回路をpチャネル型薄膜トランジスタで形成した光電変換装置の等価回路図の一例は既に述べたように図7であり、その断面図を図15に示す。なお、図15は図7におけるpチャネル型の薄膜トランジスタ201及び202、並びに光電変換素子204を抜き出して記載している。なお、図8と同様のものに関しては共通の符号を用いて示し、同一部分又は同様な機能を有する部分の詳細な説明は省略する。上述したように、薄膜トランジスタ201の島状半導体領域及び薄膜トランジスタ202の島状半導体領域には、p型の不純物、例えばホウ素(B)が導入されており、薄膜トランジスタ201にはソース領域及びドレイン領域241、薄膜トランジスタ202にはソース領域及びドレイン領域242が形成される。また、光電変換素子が有する光電変換層222は、n型半導体層222n、i型半導体層222i、p型半導体層222pを順次積層した構成となっている。なお、n型半導体層222n、i型半導体層222i、p型半導体層222pには、それぞれn型半導体層111n、i型半導体層111i、p型半導体層111pと同様の材料及び作製方法を用いて形成することができる。
An example of an equivalent circuit diagram of a photoelectric conversion device in which an amplifier circuit, for example, a current mirror circuit is formed of a p-channel thin film transistor, is as shown in FIG. 7, and a cross-sectional view thereof is shown in FIG. Note that FIG. 15 illustrates the p-channel
なお、本実施例は実施の形態及びその他の実施例と適宜組み合わせて用いることが可能である。 Note that this embodiment can be combined with any of the embodiment mode and other embodiments as appropriate.
本実施例では増幅回路をボトムゲート型薄膜トランジスタを用いて形成した半導体装置及びその作製方法の例を、図16乃至図18を用いて説明する。 In this embodiment, an example of a semiconductor device in which an amplifier circuit is formed using a bottom-gate thin film transistor and a manufacturing method thereof will be described with reference to FIGS.
まず基板310上に、下地絶縁膜312及び金属膜511を形成する(図16(A)参照)。この金属膜511として、本実施例では例えば窒化タンタル(TaN)及びタングステン(W)をそれぞれ30nm、370nm積層した膜を用いる。
First, a
また、金属膜511として、上記以外にもチタン(Ti)、タングステン(W)、タンタル(Ta)、モリブデン(Mo)、ネオジウム(Nd)、コバルト(Co)、ジルコニウム(Zr)、亜鉛(Zn)、ルテニウム(Ru)、ロジウム(Rh)、パラジウム(Pd)、オスミウム(Os)、イリジウム(Ir)、白金(Pt)、アルミニウム(Al)、金(Au)、銀(Ag)、銅(Cu)から選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料からなる単層膜、或いは、これらの窒化物、例えば、窒化チタン、窒化タングステン、窒化タンタル、窒化モリブデンからなる単層膜を用いることができる。
In addition to the above, the
なお、下地絶縁膜312を基板310上に形成せず、金属膜511を直接基板310に形成してもよい。
Note that the
次に金属膜511をパターニングして、ゲート電極512及び513、配線314及び315、端子電極350を形成する(図16(B)参照)。
Next, the
次いで、ゲート電極512及び513、配線314及び315、端子電極350を覆うゲート絶縁膜514を形成する。本実施例では、珪素を主成分とする絶縁膜、例えばプラズマCVD法により115nmの厚さで窒素を含む酸化珪素膜(組成比Si=32%、O=59%、N=7%、H=2%)を用いてゲート絶縁膜514を形成する。
Next, a
次にゲート絶縁膜514上に島状半導体領域515及び516を形成する。島状半導体領域515及び516は、実施例2で述べた島状半導体領域331及び332と同様の材料及び作製工程により形成すればよい(図16(C)参照)。
Next, island-shaped
島状半導体領域515及び516を形成したら、後に薄膜トランジスタ501のソース領域及びドレイン領域521、薄膜トランジスタ502のソース領域及びドレイン領域522となる領域以外を覆ってマスク518を形成し、一導電型を付与する不純物の導入を行う(図16(D)参照)。一導電型の不純物としては、nチャネル型薄膜トランジスタを形成する場合には、n型不純物としてリン(P)、砒素(As)を用い、pチャネル型薄膜トランジスタを形成する場合には、p型不純物としてホウ素(B)を用いればよい。本実施例ではn型不純物であるリン(P)を島状半導体領域515及び516に導入し、薄膜トランジスタ501のソース領域及びドレイン領域521並びにこれら領域の間にチャネル形成領域、薄膜トランジスタ502のソース領域及びドレイン領域522並びにこれら領域の間にチャネル形成領域を形成する。なお、必要があればチャネル形成領域に薄膜トランジスタのしきい値を制御するために微量な不純物元素(ホウ素またはリン)をドーピングしても良い。
After the island-shaped
次いで、マスク518を除去し、図示しない第1の層間絶縁膜、第2の層間絶縁膜316及び第3の層間絶縁膜317を形成する(図16(E)参照)。第1の層間絶縁膜、第2の層間絶縁膜316及び第3の層間絶縁膜317の材料及び作製工程は実施例2の記載に基づけばよい。
Next, the
次に第1の層間絶縁膜、第2の層間絶縁膜316及び第3の層間絶縁膜317にコンタクトホールを形成し、金属膜を成膜、さらに選択的に金属膜をエッチングして、配線319、接続電極320、端子電極351、薄膜トランジスタ501のソース電極及びドレイン電極531、薄膜トランジスタ502のソース電極及びドレイン電極532を形成する。そして、レジストからなるマスクを除去する。なお、本実施例の金属膜は、膜厚100nmのTi膜と、膜厚350nmのSiを微量に含むAl膜と、膜厚100nmのTi膜との3層を積層したものとする。
Next, contact holes are formed in the first interlayer insulating film, the second
また配線319及びその保護電極318、接続電極320及びその保護電極533、端子電極351及びその保護電極538、薄膜トランジスタ501のソース電極及びドレイン電極531並びにその保護電極536、薄膜トランジスタ502のソース電極及びドレイン電極532並びにその保護電極537に代えて、それぞれ図8(B)の配線404、接続電極405、端子電極401、薄膜トランジスタ112のソース電極及びドレイン電極402、薄膜トランジスタ113のソース電極及びドレイン電極403と同様に、単層の導電膜を用いてそれぞれの配線や電極を形成してもよい。
In addition, the
以上のようにして、増幅回路503を構成するボトムゲート型の薄膜トランジスタ501及び502を作製することができる(図17(A)参照)。
As described above, bottom-gate
次に、第3の層間絶縁膜317上に、p型半導体層111p、i型半導体層111i及びn型半導体層111nを含む光電変換層111を形成する(図17(B)参照)。光電変換層111の材料及び作製工程等は、実施の形態及び実施例2を参照すればよい。
Next, the
次いで、封止層324、端子121及び122を形成する(図17(C)参照)。端子121はn型半導体層111nに接続されており、端子122は端子121と同一工程で形成される。
Next, a
さらに電極361及び362を有する基板360を、半田364及び363で実装する。なお、基板360上の電極361は、半田364で端子121に実装されている。また基板360の電極362は、半田363端子122に実装されている(図18(A)参照)。
Further, a
図18(A)に示す半導体装置において、光電変換層111に入射する光は、主に基板310側から入るが、これに限られない。また、図18(B)に示すように基板360側の光電変換層111が形成される領域以外に筐体550を設けても良い。なお、筐体550は、光を遮断する機能を有する材料なら何を用いてもよく、例えば金属材料や黒色顔料を有する樹脂材料等を用いて形成すればよい。このような構造とすることで、より信頼性の高い光検出機能を有する半導体装置とすることができる。
In the semiconductor device illustrated in FIG. 18A, light that enters the
なお、本実施例は実施の形態及びその他の実施例と適宜組み合わせて用いることが可能である。 Note that this embodiment can be combined with any of the embodiment mode and other embodiments as appropriate.
本実施例では、図1におけるバイアス切り替え手段の一例として、バイアス切り替えを行う回路について、図19〜図23を用いて説明する。 In this embodiment, a circuit for performing bias switching will be described with reference to FIGS. 19 to 23 as an example of the bias switching means in FIG.
図19に示す回路は、図1における光電変換装置101から得られる電流を電圧として出力した出力電圧が、ある一定値に達した際に光電変換装置に印加するバイアスを反転させる回路である。即ち、所定の照度を境にバイアスを反転させる回路である。なお、図19の回路では、基準電圧Vrを境界として、出力電圧がVrを超えた場合にバイアスを反転するようにする。
The circuit shown in FIG. 19 is a circuit that inverts the bias applied to the photoelectric conversion device when the output voltage obtained by outputting the current obtained from the
図19及び図20において、901はフォトセンサ出力VPS、902は基準電圧Vrを決定するための基準電圧生成回路、903はコンパレータ、904は出力バッファであり、ここでは出力バッファ904は1段目904a、2段目904b、3段目904cを有している。なお、出力バッファは3段しか記載していないが、4段以上にすることも可能であり、また1段だけに設計することも可能である。なお、フォトセンサ出力VPSは、図1における端子V0より得られる出力に相当する。また、コンパレータ903、出力バッファ904は、それぞれ図1におけるバイアス切り替え手段102、電源103に相当し、905は光電変換素子101及び抵抗104に相当する。
19 and 20, 901 is a photosensor output V PS , 902 is a reference voltage generation circuit for determining a reference voltage Vr, 903 is a comparator, and 904 is an output buffer. Here, the
図20は図19の具体的な回路構成を示しており、コンパレータ903はpチャネル型薄膜トランジスタ911及び913、nチャネル型薄膜トランジスタ912及び914、抵抗921を有している。また、基準電圧生成回路902は抵抗923及び924を有し、これらを用い基準電圧Vrを決定している。
FIG. 20 shows a specific circuit configuration of FIG. 19. The
また、図20において出力バッファ904は一段目904aのみを記載しており、その一段は、pチャネル型薄膜トランジスタ915及びnチャネル型薄膜トランジスタ916で形成される。なお、図20においてはnチャネル型薄膜トランジスタはゲート電極が1つであるシングルゲートの薄膜トランジスタを示しているが、オフ電流を小さくするために、ゲート電極が複数ある薄膜トランジスタすなわちマルチゲートの薄膜トランジスタ、例えばゲート電極を2つ有するダブルゲートの薄膜トランジスタで形成してもよい。なお他の段も904aと同様の回路にて形成すればよい。
In FIG. 20, only the
また図20において出力バッファ904の一段を、図22(A)に示す回路942及び図22(B)に示す回路944に代えてもよい。図22(A)に示す回路942はnチャネル薄膜トランジスタ916及びpチャネル型薄膜トランジスタ941で形成されており、図22(B)に示す回路944はnチャネル薄膜トランジスタ916及び943で形成されている。
In FIG. 20, one stage of the
なお、フォトセンサ出力VPSには、光電変換装置から得られた電流を電圧として出力した出力電圧を用いてもよいし、その出力電圧を増幅回路で増幅させた電圧を用いてもよい。 Note that an output voltage obtained by outputting a current obtained from the photoelectric conversion device as a voltage may be used as the photosensor output VPS , or a voltage obtained by amplifying the output voltage with an amplifier circuit may be used.
また、図20では基準電圧生成回路により基準電圧Vrを決定しているが、その他の基準電圧を得たい場合には図21に示すように基準電圧Vrを外部回路931から直接入力してもよいし(図21(A)参照)、いくつかの入力電圧をセレクタ(アナログスイッチ等)を用いて選択する回路932から入力しても良い(図21(B)参照)。
In FIG. 20, the reference voltage Vr is determined by the reference voltage generation circuit. However, when other reference voltages are desired, the reference voltage Vr may be directly input from the
なお、図20に示す回路において、基準電圧Vrは、コンパレータを構成している薄膜トランジスタの閾値電圧以上(閾値電圧がVthとすると、Vth≦Vr)とする必要がある。これを満足するよう、基準電圧またはフォトセンサ出力電圧を調整する必要がある。 Note that in the circuit illustrated in FIG. 20, the reference voltage Vr needs to be equal to or higher than the threshold voltage of the thin film transistors included in the comparator (Vth ≦ Vr when the threshold voltage is Vth). In order to satisfy this, it is necessary to adjust the reference voltage or the photosensor output voltage.
フォトセンサの出力VPSは、コンパレータ903のpチャネル型薄膜トランジスタ911のゲート電極に入力され、基準電圧生成回路902からの電圧値と比較され、基準電圧生成回路からの電圧値より小さい場合は、電源103のうち電源103aに接続され、図23(A)に示す方向に電流が流れる。また基準電圧生成回路からの電圧値より大きい場合は、電源103のうち電源103bに接続され、図23(B)に示す方向に電流が流れる。
The output V PS of the photosensor is input to the gate electrode of the p-channel
以上のようなバイアス切り替え手段を用いて光電変換装置に印加するバイアスを反転させることで、出力電圧もしくは出力電流の範囲を広げることなく、検出可能な照度範囲を広げることが可能となる。 By reversing the bias applied to the photoelectric conversion device using the bias switching means as described above, the detectable illuminance range can be expanded without expanding the output voltage or output current range.
なお、本実施例は実施の形態及びその他の実施例と適宜組み合わせて用いることが可能である。 Note that this embodiment can be combined with any of the embodiment mode and other embodiments as appropriate.
本実施例では、本発明により得られた半導体装置を光センサとして様々な電子機器に組み込んだ例について説明する。本発明が適用される電子機器として、コンピュータ、ディスプレイ、携帯電話、テレビなどが挙げられる。それらの電子機器の具体例を図24、図25(A)〜図25(B)、図26(A)〜図26(B)、図27及び図28(A)〜図28(B)に示す。 In this embodiment, examples in which a semiconductor device obtained by the present invention is incorporated into various electronic devices as an optical sensor will be described. Examples of electronic devices to which the present invention is applied include computers, displays, mobile phones, and televisions. Specific examples of these electronic devices are shown in FIGS. 24, 25 (A) to 25 (B), 26 (A) to 26 (B), 27 and 28 (A) to 28 (B). Show.
図24は携帯電話に本発明を適用した一例であり、本体(A)701、本体(B)702、筐体703、操作キー704、音声出力部705、音声入力部706、回路基板707、表示パネル(A)708、表示パネル(B)709、蝶番710、透光性材料部711、光センサ712を有している。本発明は光センサ712に適用することができる。
FIG. 24 shows an example in which the present invention is applied to a cellular phone. A main body (A) 701, a main body (B) 702, a
光センサ712は透光性材料部711を透過した光を検知し、検知した外部光の照度に合わせて表示パネル(A)708及び表示パネル(B)709の輝度コントロールを行ったり、光センサ712で得られる照度に合わせて操作キー704の照明制御を行う。これにより携帯電話の消費電力を低減することができる。
The
次に上記とは異なる携帯電話の例について図25(A)及び図25(B)に示す。図25(A)及び図25(B)において、721は本体、722は筐体、723は表示パネル、724は操作キー、725は音声出力部、726は音声入力部、727及び728は光センサである。
Next, an example of a mobile phone different from the above is illustrated in FIGS. 25A and 25B,
図25(A)に示す携帯電話では、本体721に設けられた本発明を適用した光センサ727により外部の光を検知することにより表示パネル723及び操作キー724の輝度を制御することが可能である。
In the cellular phone shown in FIG. 25A, the luminance of the
また、図25(B)に示す携帯電話では、図25(A)の構成に加えて、本体721の内部に光センサ728を設けている。光センサ728により、表示パネル723に設けられているバックライトの輝度を検出し、輝度を制御することも可能となる。よって、さらに消費電力を低減することが可能となる。
In addition, in the mobile phone illustrated in FIG. 25B, an
図26(A)はコンピュータであり、本体731、筐体732、表示部733、キーボード734、外部接続ポート735、ポインティングマウス736等を含む。また、図26(B)は表示装置でありテレビ受像器などがこれに当たる。本表示装置は、筐体741、支持台742、表示部743などによって構成されている。
FIG. 26A illustrates a computer, which includes a
図26(A)のコンピュータに設けられる表示部733、及び図26(B)に示す表示装置の表示部743として、液晶パネルを用いた場合の詳しい構成を図27に示す。図27に示す液晶パネル762は、筐体761に内蔵されており、基板751a及び751b、基板751a及び751bに挟まれた液晶層752、偏光フィルタ752a及び752b、バックライト753等を有している。なお、筐体761には光センサ部754が形成されている。
FIG. 27 shows a detailed structure in the case where a liquid crystal panel is used as the
本発明を用いて作製された光センサ部754はバックライト753からの光量を感知し、その情報がフィードバックされて液晶パネル762の輝度が調節される。
The
図28(A)及び図28(B)は、本発明の光センサをカメラ、例えばデジタルカメラに組み込んだ例を示す図である。図28(A)は、デジタルカメラの前面方向から見た斜視図、図28(B)は、後面方向から見た斜視図である。図28(A)において、デジタルカメラには、リリースボタン801、メインスイッチ802、ファインダ窓803、フラッシュ804、レンズ805、鏡胴806、筺体807、光センサ814が備えられている。また、図28(B)において、ファインダ接眼窓811、モニタ812、操作ボタン813が備えられている。
28A and 28B are diagrams showing an example in which the photosensor of the present invention is incorporated in a camera, for example, a digital camera. FIG. 28A is a perspective view seen from the front side of the digital camera, and FIG. 28B is a perspective view seen from the rear side. 28A, the digital camera includes a
リリースボタン801は、半分の位置まで押下されると、焦点調整機構および露出調整機構が作動し、最下部まで押下されるとシャッターが開く。メインスイッチ802は、押下又は回転によりデジタルカメラの電源のON/OFFを切り替える。ファインダ窓803は、デジタルカメラの前面のレンズ805の上部に配置されており、図28(B)に示すファインダ接眼窓811から撮影する範囲やピントの位置を確認するための装置である。フラッシュ804は、デジタルカメラの前面上部に配置され、被写体輝度が低いときに、リリースボタンが押下されてシャッターが開くと同時に補助光を照射する。レンズ805は、デジタルカメラの正面に配置されている。レンズは、フォーカシングレンズ、ズームレンズ等により構成され、図示しないシャッター及び絞りと共に撮影光学系を構成する。また、レンズの後方には、CCD(Charge Coupled Device)等の撮像素子が設けられている。鏡胴806は、フォーカシングレンズ、ズームレンズ等のピントを合わせるためにレンズの位置を移動するものであり、撮影時には、鏡胴を繰り出すことにより、レンズ805を手前に移動させる。また、携帯時は、レンズ805を沈銅させてコンパクトにする。なお、本実施例においては、鏡胴を繰り出すことにより被写体をズーム撮影することができる構造としているが、この構造に限定されるものではなく、筺体807内での撮影光学系の構成により鏡胴を繰り出さずともズーム撮影が可能なデジタルカメラでもよい。ファインダ接眼窓811は、デジタルカメラの後面上部に設けられており、撮影する範囲やピントの位置を確認する際に接眼するために設けられた窓である。操作ボタン813は、デジタルカメラの後面に設けられた各種機能ボタンであり、セットアップボタン、メニューボタン、ディスプレイボタン、機能ボタン、選択ボタン等により構成されている。
When the
本発明を適用した光センサを図28(A)及び図28(B)に示すカメラに組み込むと、光センサが光の有無及び強さを感知することができ、これによりカメラの露出調整等を行うことができる。 When the optical sensor to which the present invention is applied is incorporated in the camera shown in FIGS. 28A and 28B, the optical sensor can detect the presence and intensity of light, thereby adjusting the exposure of the camera. It can be carried out.
また本発明の光センサはその他の電子機器、例えばプロジェクションテレビ、ナビゲーションシステム等に応用することが可能である。すなわち光を検出する必要のあるものであればいかなるものにも用いることが可能である。光を検出した結果を、電子機器が有する照明制御装置等にフィードバックすることで、消費電力を低減することが可能となる。 The optical sensor of the present invention can be applied to other electronic devices such as a projection television and a navigation system. In other words, it can be used for any object that needs to detect light. Power consumption can be reduced by feeding back the result of detecting light to an illumination control device or the like included in the electronic device.
なお、本実施例は実施の形態及びその他の実施例と適宜組み合わせて用いることが可能である。 Note that this embodiment can be combined with any of the embodiment mode and other embodiments as appropriate.
101 光電変換装置
102 バイアス切り替え手段
103 電源
103a 電源
103b 電源
104 抵抗
104a 抵抗
104b 抵抗
V0 端子
107 切り替え手段
111 光電変換層
111i i型半導体層
111n n型半導体層
111p p型半導体層
112 薄膜トランジスタ
113 薄膜トランジスタ
114 カレントミラー回路
115 光電変換素子
116 ユニット
121 端子
122 端子
201 薄膜トランジスタ
202 薄膜トランジスタ
203 カレントミラー回路
204 光電変換素子
222 光電変換層
222i i型半導体層
222n n型半導体層
222p p型半導体層
DESCRIPTION OF
Claims (7)
光電変換素子と前記光電変換素子に電気的に接続された増幅回路とを含む光電変換装置と、
前記光電変換装置に印加するバイアスを反転させるバイアス切り替え手段とを有し、
前記増幅回路は、少なくとも第1のトランジスタを含む2以上のトランジスタを有し、
前記第1のトランジスタのゲート電極は前記光電変換素子を介して前記第1のトランジスタの第1の電極に電気的に接続され、
前記光電変換素子は入射される光を検知し、
前記バイアス切り替え手段は、所定の照度を境に前記バイアスを反転させると共に、前記光電変換素子に生じる電流による検出と、前記第1のトランジスタのゲートソース間に印加される、前記光電変換素子に生じる電圧による検出とを切り替えることを特徴とする半導体装置。 A semiconductor device having an illuminance detection function,
A photoelectric conversion device including a photoelectric conversion element and an amplifier circuit electrically connected to the photoelectric conversion element;
Bias switching means for inverting the bias applied to the photoelectric conversion device,
The amplifier circuit has two or more transistors including at least a first transistor;
A gate electrode of the first transistor is electrically connected to a first electrode of the first transistor through the photoelectric conversion element;
The photoelectric conversion element detects incident light,
The bias switching unit inverts the bias with a predetermined illuminance as a boundary, is detected by a current generated in the photoelectric conversion element, and is generated in the photoelectric conversion element applied between the gate and source of the first transistor. A semiconductor device characterized by switching between detection by voltage.
光電変換素子と前記光電変換素子に電気的に接続された増幅回路とを含む光電変換装置と、
前記光電変換装置に印加するバイアスを反転させるバイアス切り替え手段とを有し、
前記増幅回路は、少なくとも第1のトランジスタを含む2以上のトランジスタを有し、
前記光電変換素子は入射される光を検知し、
前記光が所定の照度以下では前記光電変換素子に生じる電流により検出され、
前記光が前記所定の照度を超える場合には前記第1のトランジスタのゲートソース間に前記光電変換素子に生じる電圧を印加することで検出され、
前記バイアス切り替え手段は前記所定の照度を境に前記バイアスを反転させることを特徴とする半導体装置。 A semiconductor device having an illuminance detection function,
A photoelectric conversion device including a photoelectric conversion element and an amplifier circuit electrically connected to the photoelectric conversion element;
Bias switching means for inverting the bias applied to the photoelectric conversion device,
The amplifier circuit has two or more transistors including at least a first transistor;
The photoelectric conversion element detects incident light,
When the light is below a predetermined illuminance, it is detected by a current generated in the photoelectric conversion element,
When the light exceeds the predetermined illuminance, it is detected by applying a voltage generated in the photoelectric conversion element between the gate and source of the first transistor,
The semiconductor device according to claim 1, wherein the bias switching unit reverses the bias with the predetermined illuminance as a boundary.
光電変換素子と前記光電変換素子に電気的に接続された増幅回路とを含む光電変換装置と、
前記光電変換装置に印加するバイアスを反転させるバイアス切り替え手段とを有し、
前記増幅回路は、少なくとも第1のトランジスタを含む2以上のトランジスタを有し、
前記第1のトランジスタのゲート電極は前記光電変換素子を介して前記第1のトランジスタの第1の電極に電気的に接続され、
前記光電変換素子は入射される光を検知し、
前記光が所定の照度以下では前記光電変換素子に生じる電流により検出され、
前記光が前記所定の照度を超える場合には前記第1のトランジスタのゲートソース間に前記光電変換素子に生じる電圧を印加することで検出され、
前記バイアス切り替え手段は前記所定の照度を境に前記バイアスを反転させることを特徴とする半導体装置。 A semiconductor device having an illuminance detection function,
A photoelectric conversion device including a photoelectric conversion element and an amplifier circuit electrically connected to the photoelectric conversion element;
Bias switching means for inverting the bias applied to the photoelectric conversion device,
The amplifier circuit has two or more transistors including at least a first transistor;
A gate electrode of the first transistor is electrically connected to a first electrode of the first transistor through the photoelectric conversion element;
The photoelectric conversion element detects incident light,
When the light is below a predetermined illuminance, it is detected by a current generated in the photoelectric conversion element,
When the light exceeds the predetermined illuminance, it is detected by applying a voltage generated in the photoelectric conversion element between the gate and source of the first transistor,
The semiconductor device according to claim 1, wherein the bias switching unit reverses the bias with the predetermined illuminance as a boundary.
光電変換素子と前記光電変換素子に電気的に接続された増幅回路とを含む光電変換装置と、
前記光電変換装置に印加するバイアスを反転させるバイアス切り替え手段とを有し、
前記増幅回路は、少なくとも第1のトランジスタと第2のトランジスタとを有し、
前記バイアスは前記光電変換装置の第1の端子及び第2の端子より印加され、
前記第1の端子は前記光電変換素子を介して前記第2のトランジスタの第1の電極及びゲート電極並びに前記第1のトランジスタのゲート電極と電気的に接続され、
前記第1の端子は前記第1のトランジスタの第1の電極とも電気的に接続され、
前記第2の端子は前記第1のトランジスタ及び前記第2のトランジスタの第2の電極に電気的に接続され、
前記光電変換素子は入射される光を検知し、
前記光が所定の照度以下では前記光電変換素子に生じる電流により検出され、
前記光が前記所定の照度を超える場合には前記光電変換素子に生じる電圧により検出され、
前記バイアス切り替え手段は前記所定の照度を境に前記バイアスを反転させることを特徴とする半導体装置。 A semiconductor device having an illuminance detection function,
A photoelectric conversion device including a photoelectric conversion element and an amplifier circuit electrically connected to the photoelectric conversion element;
Bias switching means for inverting the bias applied to the photoelectric conversion device,
The amplifier circuit includes at least a first transistor and a second transistor,
The bias is applied from a first terminal and a second terminal of the photoelectric conversion device,
The first terminal is electrically connected to the first electrode and the gate electrode of the second transistor and the gate electrode of the first transistor through the photoelectric conversion element,
The first terminal is also electrically connected to the first electrode of the first transistor;
The second terminal is electrically connected to a second electrode of the first transistor and the second transistor;
The photoelectric conversion element detects incident light,
When the light is below a predetermined illuminance, it is detected by a current generated in the photoelectric conversion element,
When the light exceeds the predetermined illuminance, it is detected by a voltage generated in the photoelectric conversion element,
The semiconductor device according to claim 1, wherein the bias switching unit reverses the bias with the predetermined illuminance as a boundary.
前記増幅回路は前記第1のトランジスタを複数有することを特徴とする半導体装置。 In any one of Claims 1 thru | or 4,
The amplifier circuit includes a plurality of the first transistors.
前記光電変換素子は、p型半導体層と、n型半導体層と、前記p型半導体層と前記n型半導体層の間に設けられたi型半導体層とを有することを特徴とする半導体装置。 In any one of Claims 1 thru | or 5,
The photoelectric conversion element includes a p-type semiconductor layer, an n-type semiconductor layer, and an i-type semiconductor layer provided between the p-type semiconductor layer and the n-type semiconductor layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007115730A JP4750070B2 (en) | 2006-04-27 | 2007-04-25 | Semiconductor device and electronic apparatus using the same |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006122993 | 2006-04-27 | ||
| JP2006122993 | 2006-04-27 | ||
| JP2007115730A JP4750070B2 (en) | 2006-04-27 | 2007-04-25 | Semiconductor device and electronic apparatus using the same |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011111158A Division JP5250661B2 (en) | 2006-04-27 | 2011-05-18 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007318111A true JP2007318111A (en) | 2007-12-06 |
| JP4750070B2 JP4750070B2 (en) | 2011-08-17 |
Family
ID=38851658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007115730A Expired - Fee Related JP4750070B2 (en) | 2006-04-27 | 2007-04-25 | Semiconductor device and electronic apparatus using the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4750070B2 (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009047688A (en) * | 2007-07-25 | 2009-03-05 | Semiconductor Energy Lab Co Ltd | PHOTOELECTRIC CONVERSION DEVICE AND ELECTRONIC DEVICE HAVING THE PHOTOELECTRIC CONVERSION DEVICE |
| JP2009200104A (en) * | 2008-02-19 | 2009-09-03 | Seiko Epson Corp | Photoelectric converter and electrooptical device |
| JP2010004025A (en) * | 2008-05-21 | 2010-01-07 | Semiconductor Energy Lab Co Ltd | Photoelectric conversion device, method of driving the photoelectric conversion device, and electronic apparatus provided with the photoelectric conversion device |
| WO2010035544A1 (en) * | 2008-09-29 | 2010-04-01 | シャープ株式会社 | Photodiode, method for producing the same, and display device comprising photodiode |
| JP2011109646A (en) * | 2009-10-21 | 2011-06-02 | Semiconductor Energy Lab Co Ltd | Analog circuit, and semiconductor device |
| TWI484651B (en) * | 2011-09-21 | 2015-05-11 | Sharp Kk | Light sensor and electronic machine |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1054757A (en) * | 1996-03-19 | 1998-02-24 | He Holdings Inc Dba Hughes Electron | Three band and four band multispectral structure with two simultaneous signal outputs |
| JPH11233805A (en) * | 1998-02-13 | 1999-08-27 | Nippon Telegr & Teleph Corp <Ntt> | Photoelectric conversion device |
| JP2003315149A (en) * | 2002-04-23 | 2003-11-06 | Olympus Optical Co Ltd | Photometric circuit |
-
2007
- 2007-04-25 JP JP2007115730A patent/JP4750070B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1054757A (en) * | 1996-03-19 | 1998-02-24 | He Holdings Inc Dba Hughes Electron | Three band and four band multispectral structure with two simultaneous signal outputs |
| JPH11233805A (en) * | 1998-02-13 | 1999-08-27 | Nippon Telegr & Teleph Corp <Ntt> | Photoelectric conversion device |
| JP2003315149A (en) * | 2002-04-23 | 2003-11-06 | Olympus Optical Co Ltd | Photometric circuit |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8913050B2 (en) | 2007-07-25 | 2014-12-16 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric conversion device and electronic device having the same |
| JP2009047688A (en) * | 2007-07-25 | 2009-03-05 | Semiconductor Energy Lab Co Ltd | PHOTOELECTRIC CONVERSION DEVICE AND ELECTRONIC DEVICE HAVING THE PHOTOELECTRIC CONVERSION DEVICE |
| JP2009200104A (en) * | 2008-02-19 | 2009-09-03 | Seiko Epson Corp | Photoelectric converter and electrooptical device |
| JP2010004025A (en) * | 2008-05-21 | 2010-01-07 | Semiconductor Energy Lab Co Ltd | Photoelectric conversion device, method of driving the photoelectric conversion device, and electronic apparatus provided with the photoelectric conversion device |
| WO2010035544A1 (en) * | 2008-09-29 | 2010-04-01 | シャープ株式会社 | Photodiode, method for producing the same, and display device comprising photodiode |
| US8803589B2 (en) | 2009-10-21 | 2014-08-12 | Semiconductor Energy Laboratory Co., Ltd. | Analog circuit and semiconductor device |
| JP2011109646A (en) * | 2009-10-21 | 2011-06-02 | Semiconductor Energy Lab Co Ltd | Analog circuit, and semiconductor device |
| US9419020B2 (en) | 2009-10-21 | 2016-08-16 | Semiconductor Energy Laboratory Co., Ltd. | Analog circuit and semiconductor device |
| US9716109B2 (en) | 2009-10-21 | 2017-07-25 | Semiconductor Energy Laboratory Co., Ltd. | Analog circuit and semiconductor device |
| US10115743B2 (en) | 2009-10-21 | 2018-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Analog circuit and semiconductor device |
| US10319744B2 (en) | 2009-10-21 | 2019-06-11 | Semiconductor Energy Laboratory Co., Ltd. | Analog circuit and semiconductor device |
| US10957714B2 (en) | 2009-10-21 | 2021-03-23 | Semiconductor Energy Laboratory Co., Ltd. | Analog circuit and semiconductor device |
| US12199104B2 (en) | 2009-10-21 | 2025-01-14 | Semiconductor Energy Laboratory Co., Ltd. | Analog circuit and semiconductor device |
| TWI484651B (en) * | 2011-09-21 | 2015-05-11 | Sharp Kk | Light sensor and electronic machine |
| US9176007B2 (en) | 2011-09-21 | 2015-11-03 | Sharp Kabushiki Kaisha | Optical sensor including light-receiving element having two terminals and electronics device including the optical sensor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4750070B2 (en) | 2011-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5250661B2 (en) | Semiconductor device | |
| US8263926B2 (en) | Photoelectric conversion device and manufacturing method thereof | |
| JP5411437B2 (en) | Photoelectric conversion device | |
| TWI437214B (en) | Photoelectric conversion device and electronic device having photoelectric conversion device | |
| US8138004B2 (en) | Photoelectric conversion device, manufacturing method thereof and semiconductor device | |
| JP2012047756A (en) | Semiconductor device | |
| JP5325567B2 (en) | Method for manufacturing semiconductor device | |
| JP2009033142A (en) | PHOTOELECTRIC CONVERSION DEVICE AND ELECTRONIC DEVICE HAVING THE PHOTOELECTRIC CONVERSION DEVICE | |
| JP4750070B2 (en) | Semiconductor device and electronic apparatus using the same | |
| JP4809715B2 (en) | Photoelectric conversion device, manufacturing method thereof, and semiconductor device | |
| JP4619318B2 (en) | Photoelectric conversion device | |
| JP2007059889A (en) | Semiconductor device | |
| JP4532418B2 (en) | Optical sensor and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100419 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110420 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110426 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110518 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140527 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140527 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |