[go: up one dir, main page]

JP2007214268A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2007214268A
JP2007214268A JP2006031211A JP2006031211A JP2007214268A JP 2007214268 A JP2007214268 A JP 2007214268A JP 2006031211 A JP2006031211 A JP 2006031211A JP 2006031211 A JP2006031211 A JP 2006031211A JP 2007214268 A JP2007214268 A JP 2007214268A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
semiconductor
scribe line
polyimide resin
grinding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006031211A
Other languages
English (en)
Inventor
Takashi Fujimura
隆 藤村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2006031211A priority Critical patent/JP2007214268A/ja
Priority to US11/699,793 priority patent/US7709295B2/en
Priority to TW096104121A priority patent/TW200805471A/zh
Priority to CN2007100879818A priority patent/CN101022081B/zh
Priority to KR1020070013125A priority patent/KR20070080840A/ko
Publication of JP2007214268A publication Critical patent/JP2007214268A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H10P52/00
    • H10P72/74
    • H10W74/131
    • H10P72/7422

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)

Abstract

【課題】半導体ウエハの裏面を研削するときに研削水が染み込むことによる研削屑による半導体ウエハの表面のスクライブライン及び半導体チップの表面の汚れを防止する。
【解決手段】半導体チップ2の表面に保護膜としてポリイミド樹脂を形成する時に、スクライブライン3上のポリイミド樹脂膜を除去すると同時に半導体ウエハ周辺部分4のポリイミド樹脂膜の除去も行う。この事により、半導体ウエハ1の裏面の研削の時には、半導体ウエハ1の外周部分と表面保護テープとを完全に貼り付けてしまい、表面保護テープと半導体ウエハ1表面に形成されたスクライブライン3との間の隙間を塞ぎ、半導体ウエハ1の裏面を研削しているときの研削水の染み込みを防ぎ、研削屑によるスクライブライン3及び、半導体チップ2の表面の汚れを防ぐことができる。
【選択図】図1

Description

本発明は、半導体装置の製造技術に関する。とくに半導体ウエハの裏面を研削する工程を有する半導体装置の製造方法に関する。
半導体装置は、半導体素子を含む半導体チップを複数半導体ウエハの表面に形成して製造される。また、半導体ウエハ上の隣り合う半導体チップの間には、半導体ウエハを切断して、1つ1つの半導体チップにするダイシング工程で切断するスクライブラインが形成される。半導体ウエハの厚みは、製造工程においては、その強度を保つ為、500〜900μm程度である。しかし、パッケージに組み込む場合、半導体チップの厚みは、100〜350μm程度にする必要がある。そのため、半導体ウエハを所望の厚みに薄くしたあと、半導体ウエハをスクライブラインに沿って縦横に分離切断する方法が取られている。
半導体ウエハを薄膜化するする方法として、特許文献1には、半導体ウエハの表面側から所定の深さの溝を形成したあと、この裏面側から研削する半導体チップの製造方法が開示されている。
また、特許文献2には、半導体ウエハ裏面の研削のときに、基材とその上に形成された粘着材層からなり、表面保護シートの引張試験において、10%伸張時の応力緩和率が1分間で40%以上となる表面保護シートで半導体ウエハ表面を保護する方法が開示されている。
特開平5−335411号公報 特開2001−127029号公報
半導体ウエハの裏面を研削する工程では、半導体ウエハの表面を保護する為に表面保護テープを貼り付けて、半導体ウエハ裏面の研削が行われる。半導体ウエハの裏面を研削したあとは、表面保護テープは剥がされる。
ポリイミド樹脂膜を用いた場合、ポリイミド樹脂膜は、半導体チップを傷や汚染から保護するために使われているため、ある程度の厚みを必要とする。また、スクライブライン上にポリイミド樹脂膜があると、ダイシング工程でダイシングブレードの切れ具合を劣化させてしまうため、スクライブライン上のポリイミドは除去する必要がある。
ポリイミド樹脂膜の厚みとしては4μm以上必要であり、スクライブラインは溝状の形状となる。また、図7に示す通りスクライブライン3は半導体ウエハ1の最外周まで形成されてしまう。そうすると、図6に示す通り、表面保護テープ6は半導体ウエハ表面に形成されたスクライブライン3の溝を埋めることができず、表面保護テープと半導体ウエハ表面に形成されたスクライブラインとの間に隙間9が発生してしまい、半導体ウエハの裏面を研削しているときに研削水がその隙間9から染み込み、研削屑によりスクライブライン及び、半導体チップの表面を汚してしまう。
本発明は、上記課題を解決するためになされたもので、スクライブライン領域によって分離された複数の半導体チップ領域を有する半導体ウエハを準備する工程において、半導体ウエハの表面に半導体チップを保護するための保護膜としてポリイミド樹脂膜を形成する工程と、スクライブライン領域のポリイミド樹脂膜を除去する工程と、半導体ウエハの表面に保護テープを貼って、半導体ウエハの裏面を研削する工程を有する半導体装置の製造方法において、半導体ウエハのスクライブライン領域のポリイミド樹脂膜を除去するとともに、外周部分のポリイミド樹脂膜を除去することにより、半導体ウエハの裏面を研削するときに、半導体ウエハの外周部分と表面保護テープとを貼り付けてしまうことで、表面保護テープと半導体ウエハ表面に形成されたスクライブラインとの間の隙間を塞ぎ、半導体ウエハの裏面を研削しているときの研削水の染み込みを防ぎ、研削屑によるスクライブライン及び、半導体チップの表面の汚れを防ぐものである。
以上説明したように本発明によれば、半導体ウエハの裏面を研削するときには、半導体ウエハの外周部分と表面保護テープとを貼り付けてしまうことで、表面保護テープと半導体ウエハ表面に形成されたスクライブラインとの間の隙間を塞ぎ、半導体ウエハの裏面を研削しているときの研削水の染み込みを防ぎ、研削屑によるスクライブライン及び、半導体チップの表面の汚れを防ぐことができる。
以下、図面を参照して本発明を説明する。
図1は本発明の実施例を示す半導体チップが作りこまれた半導体ウエハの上面図である。図1に示すように、半導体ウエハ1に半導体チップ2を前工程にて作り込み、最後に、半導体チップの保護としてパッシベーション膜、例えば感光性のポリイミド樹脂膜で覆う。感光性ポリイミド膜は、スピン塗布装置により形成することができる。次に半導体ウエハ1を露光装置にセットしてマスクパターンを転写する。実パターンに対して1:1で作られたマスクを通じて等倍露光法で露光を行う。その後、現像処理、ポストベークを行う事でポリイミド樹脂膜のパターニングを行う。
本発明の形態では、露光するときに、ネガ型の感光性ポリイミドを使用した時は、図2に示すような半導体ウエハ外周部分1〜2mmの部分4を露光しないようにあらかじめマスク10上に円弧のクロムパターン11を形成しておくようにする。ポジ型の感光性ポリイミドを使用した時は、半導体ウエハ外周部分1〜2mmの部分4が露光されるようにあらかじめマスク上に円弧上にパターン形成しておく。露光後の現像によりウエハ周辺部分のポリイミド樹脂膜を除去することができる。
ポジ型の場合は、マスク上で露光しなくても、パターン露光後に半導体ウエハ周辺部分のみ円弧上に露光する処理を追加することでもウエハ周辺部分のポリイミド樹脂膜を除去することができる。
以上の工程により、スクライブライン上のポリイミド樹脂膜は除去され、個々の半導体チップはポリイミド樹脂膜により保護され、半導体ウエハ1の外周部分4では半導体チップの有無に関わらず、ポリイミド樹脂膜は除去されることになる。
ここでは、感光性ポリイミドを例に説明したが、非感光性のポリイミドを使用しても同様の形状が実現できる。非感光性のポリイミドを使用した場合には、ポリイミド上のフォトレジストをパターニングし、このフォトレジストをマスクとしてエッチングを行うことでポリイミドのパターニングを行うことができる。
半導体ウエハ1の裏面を研削するときには、図4で示す通り、半導体ウエハ1の外周部分4と表面保護テープ6とを貼り付けてしまうことで、図5で示す通り、表面保護テープ6と半導体ウエハ表面に形成されたスクライブラインとの間の隙間を塞ぎ、半導体ウエハの裏面を研削しているときの研削水の染み込みを防ぎ、研削屑によるスクライブライン及び、半導体チップの表面の汚れを防ぐことができる。
また、本発明の形態では、実パターンに対して1:1で作られたマスクを通じて等倍露光法で露光する事が出来るので、図3に示す通り、半導体ウエハ1の外周部分4だけではなく、半導体ウエハ1の最外周部に位置する不完全チップ8上のポリイミド樹脂膜を完全に除去することが容易に可能である。この事により、半導体ウエハ外周部分と表面保護テープ6との接着面積を大きくする事ができ、半導体ウエハの裏面を研削しているときのウエハ周辺部分からの研削水の染み込みをさらに防ぐ事が出来る様になる。
本発明の第一の実施の形態である半導体装置の製造方法により半導体チップが作りこまれた半導体ウエハを示す図 本発明の第一の実施の形態である半導体装置の製造方法により半導体チップを作る為のマスク配置を示す図 本発明の第二の実施の形態である半導体装置の製造方法により半導体チップが作りこまれた半導体ウエハを示す図 本発明の第一の実施の形態である半導体装置の製造方法により半導体ウエハに表面保護テープが貼られたときの半導体ウエハ外周部分のスクライブライン拡大断面図 本発明の第一の実施の形態である半導体装置の製造方法により半導体ウエハに表面保護テープが貼られたときの半導体ウエハ外周部分のスクライブライン溝の拡大断面図 従来技術における製造方法により半導体ウエハに表面保護テープが貼られたときの半導体ウエハ外周部分のスクライブライン溝の拡大断面図 従来技術における製造方法により半導体チップが作りこまれた半導体ウエハを示す図
符号の説明
1 半導体ウエハ
2 半導体チップ
3 スクライブライン
4 ポリイミド樹脂除去部分
5 半導体ウエハ基板
6 表面保護テープ
7 ポリイミド樹脂膜
8 不完全チップ
9 隙間
10 マスク
11 半導体ウエハ外周部分を露光しないようにするためのパターン
12 マスク上のチップパターン
13 マスク上のスクライブパターン

Claims (3)

  1. 半導体ウエハの表面にポリイミド樹脂膜からなるパッシベーション膜を形成する工程と、
    領域前記半導体ウエハのスクライブラインおよび外周部分の前記パッシベーション膜を除去する工程と、
    前記半導体ウエハの表面に保護テープを貼って、前記半導体ウエハの裏面を研削する工程とを有する半導体装置の製造方法。
  2. 前記パッシベーション膜を除去する工程は等倍露光により前記パッシベーション膜を除去する領域を決定する工程を含む請求項1記載の半導体装置の製造方法
  3. 前記半導体ウエハの外周部分にある不完全チップ上のポリイミド樹脂膜を除去することを特徴とする請求項1または2記載の半導体装置の製造方法
JP2006031211A 2006-02-08 2006-02-08 半導体装置の製造方法 Withdrawn JP2007214268A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006031211A JP2007214268A (ja) 2006-02-08 2006-02-08 半導体装置の製造方法
US11/699,793 US7709295B2 (en) 2006-02-08 2007-01-30 Method of manufacturing semiconductor device
TW096104121A TW200805471A (en) 2006-02-08 2007-02-05 Method of manufacturing semiconductor device
CN2007100879818A CN101022081B (zh) 2006-02-08 2007-02-08 制造半导体器件的方法
KR1020070013125A KR20070080840A (ko) 2006-02-08 2007-02-08 반도체 장치 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006031211A JP2007214268A (ja) 2006-02-08 2006-02-08 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2007214268A true JP2007214268A (ja) 2007-08-23

Family

ID=38334612

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006031211A Withdrawn JP2007214268A (ja) 2006-02-08 2006-02-08 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US7709295B2 (ja)
JP (1) JP2007214268A (ja)
KR (1) KR20070080840A (ja)
CN (1) CN101022081B (ja)
TW (1) TW200805471A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9070754B2 (en) 2012-02-14 2015-06-30 Renesas Electronics Corporation Method of manufacturing a semiconductor device and wafer

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008182015A (ja) * 2007-01-24 2008-08-07 Disco Abrasive Syst Ltd ウエーハの研削方法
JP2010109182A (ja) * 2008-10-30 2010-05-13 Shinko Electric Ind Co Ltd 半導体装置の製造方法
US7955895B2 (en) * 2008-11-07 2011-06-07 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and method for stacked wafer fabrication
CN103069546B (zh) * 2010-09-22 2016-05-04 富士电机株式会社 半导体器件的制造方法
JP6248401B2 (ja) * 2013-03-19 2017-12-20 富士電機株式会社 半導体装置の製造方法およびそれに用いられる露光マスク
US9698070B2 (en) * 2013-04-11 2017-07-04 Infineon Technologies Ag Arrangement having a plurality of chips and a chip carrier, and a processing arrangement
JP2017054940A (ja) * 2015-09-10 2017-03-16 株式会社東芝 半導体装置の製造方法
US10861761B2 (en) * 2017-09-29 2020-12-08 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor packaged wafer and method for forming the same
KR102438682B1 (ko) 2018-07-12 2022-08-31 삼성전자주식회사 커버 보호층을 가지는 반도체 칩

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001217305A (ja) * 2000-02-03 2001-08-10 Seiko Epson Corp 半導体ウエハおよびその処理方法ならびに半導体装置の製造方法
JP2002231615A (ja) * 2001-02-05 2002-08-16 Canon Inc 露光部材、露光装置及び方法、デバイス製造方法、並びに、デバイス
JP2004088074A (ja) * 2002-06-27 2004-03-18 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2005166890A (ja) * 2003-12-02 2005-06-23 Seiko Instruments Inc 半導体ウエハ
JP2007036129A (ja) * 2005-07-29 2007-02-08 Renesas Technology Corp 半導体装置の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5824457A (en) * 1996-10-02 1998-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Use of WEE (wafer edge exposure) to prevent polyimide contamination
US6309975B1 (en) * 1997-03-14 2001-10-30 Micron Technology, Inc. Methods of making implanted structures
CN1287435C (zh) * 2002-06-27 2006-11-29 松下电器产业株式会社 半导体装置及其制造方法
US6649445B1 (en) * 2002-09-11 2003-11-18 Motorola, Inc. Wafer coating and singulation method
JP4614416B2 (ja) * 2003-05-29 2011-01-19 日東電工株式会社 半導体チップの製造方法およびダイシング用シート貼付け装置
JP4574234B2 (ja) * 2004-06-02 2010-11-04 リンテック株式会社 半導体加工用粘着シートおよび半導体チップの製造方法
US7375434B2 (en) * 2004-09-13 2008-05-20 Infineon Technologies Ag Semiconductor chip with flexible contacts at a face

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001217305A (ja) * 2000-02-03 2001-08-10 Seiko Epson Corp 半導体ウエハおよびその処理方法ならびに半導体装置の製造方法
JP2002231615A (ja) * 2001-02-05 2002-08-16 Canon Inc 露光部材、露光装置及び方法、デバイス製造方法、並びに、デバイス
JP2004088074A (ja) * 2002-06-27 2004-03-18 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2005166890A (ja) * 2003-12-02 2005-06-23 Seiko Instruments Inc 半導体ウエハ
JP2007036129A (ja) * 2005-07-29 2007-02-08 Renesas Technology Corp 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9070754B2 (en) 2012-02-14 2015-06-30 Renesas Electronics Corporation Method of manufacturing a semiconductor device and wafer

Also Published As

Publication number Publication date
TW200805471A (en) 2008-01-16
US7709295B2 (en) 2010-05-04
CN101022081A (zh) 2007-08-22
US20070184660A1 (en) 2007-08-09
KR20070080840A (ko) 2007-08-13
CN101022081B (zh) 2010-06-23

Similar Documents

Publication Publication Date Title
US7709295B2 (en) Method of manufacturing semiconductor device
KR101609004B1 (ko) 반도체 다이 준비 방법 및 반도체 구조물
US6887771B2 (en) Semiconductor device and method for fabricating the same
US20080070381A1 (en) Semiconductor wafer, method of manufacturing the same, and method of manufacturing a semiconductor device
US20110256690A1 (en) Integrated circuit wafer dicing method
CN107039481B (zh) 半导体结构的制造方法
US20080064215A1 (en) Method of fabricating a semiconductor package
KR20070074937A (ko) 스크라이브 레인의 트렌치를 이용한 반도체 웨이퍼의다이싱 방법
CN106505028A (zh) 掩模图案的形成方法、基板的加工方法及元件芯片的制法
JP4678240B2 (ja) 半導体素子の製造方法
JP5520015B2 (ja) 半導体ウエハ加工用接着シート及びこれを用いた半導体ウエハの加工方法
JP2004253678A (ja) 半導体装置の製造方法
US8310032B2 (en) Wafer and method of manufacturing semiconductor device
JP2007036129A (ja) 半導体装置の製造方法
JP2002043253A (ja) 半導体素子のダイシング方法
JP2006032482A (ja) 半導体装置の製造方法
WO2011074155A1 (ja) 半導体装置及びその製造方法
JP2006173153A (ja) 半導体装置の製造方法
TWI401738B (zh) 微機電晶圓之切割方法
JP4443092B2 (ja) 半導体装置および製造方法
KR20030060603A (ko) 이미지센서칩의 백그라인드시 결함 감소 방법
KR20110100723A (ko) 반도체 장치 다이싱 방법
JP2005166890A (ja) 半導体ウエハ
JP2004071792A (ja) 半導体装置および半導体装置の製造方法
JP2008199056A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090130

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091105

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110601

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20110722