[go: up one dir, main page]

JP2007208320A - 非可逆回路素子及び通信装置 - Google Patents

非可逆回路素子及び通信装置 Download PDF

Info

Publication number
JP2007208320A
JP2007208320A JP2006021401A JP2006021401A JP2007208320A JP 2007208320 A JP2007208320 A JP 2007208320A JP 2006021401 A JP2006021401 A JP 2006021401A JP 2006021401 A JP2006021401 A JP 2006021401A JP 2007208320 A JP2007208320 A JP 2007208320A
Authority
JP
Japan
Prior art keywords
circuit board
ferrite
yoke
permanent magnet
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006021401A
Other languages
English (en)
Inventor
Takashi Kawanami
崇 川浪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2006021401A priority Critical patent/JP2007208320A/ja
Publication of JP2007208320A publication Critical patent/JP2007208320A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Non-Reversible Transmitting Devices (AREA)

Abstract

【課題】実装基板の撓みなどに起因する回路基板の損傷を防止し、信頼性が高く、低背化を実現できる非可逆回路素子及び通信装置を得る。
【解決手段】永久磁石41と、中心電極を備えたフェライト32と、永久磁石41及びフェライト32を搭載する回路基板20と、環状のヨーク10とからなる非可逆回路素子。永久磁石41及びフェライト32はそれぞれの主面が対向した状態で回路基板20の表面にそれぞれの主面が垂直に配置されている。ヨーク10は永久磁石41及びフェライト32の周囲を囲む環状をなし、環状に連結するための継ぎ目10aが回路基板20の外部接続用端子電極26,27,28が三つ以上並べて形成されていない側辺に対応して位置している。
【選択図】図1

Description

本発明は、非可逆回路素子、特に、マイクロ波帯で使用されるアイソレータやサーキュレータなどの非可逆回路素子及び通信装置に関する。
従来より、アイソレータやサーキュレータなどの非可逆回路素子は、予め定められた特定方向にのみ信号を伝送し、逆方向には伝送しない特性を有している。この特性を利用して、例えば、アイソレータは、自動車電話、携帯電話などの移動体通信機器の送信回路部に使用されている。
特許文献1には、フェライトと中心電極とからなるフェライト組立体と永久磁石を、長方形をなす板状の回路基板上に垂直方向に配置し、直方体形状をなす箱型のヨークで覆った非可逆回路素子が記載されている。
しかしながら、前記非可逆回路素子では、回路基板は長辺と短辺とからなる長方形であるために長辺方向に撓みやすい。しかも、永久磁石やフェライトの短辺側が回路基板の長辺側に沿って配置されているため、永久磁石やフェライトが回路基板の長辺方向の撓みに対して梁として機能することはない。従って、この回路基板を搭載した実装基板が外力の作用などで長辺方向に撓んだ場合、該撓み力に抗しきれずに割れたりする問題点を有していた。また、ヨークは1枚の磁性体板の4辺を折り曲げて箱形に形成したものであるため、製造コストが高くなり、4側面の稜線部に隙間を有し、好適な直流磁気回路が形成されないという問題点も有していた。
前記回路基板の割れを防止するには、基板自体に強度が高い材料を用いるか、基板を厚くする必要がある。基板は良好な電気特性を実現するために必然的に最適な材料が決まるので、実際には基板を必要な強度を有する厚みに設計せざるを得ない。しかし、これでは、非可逆回路素子が高背化してしまう。
また、非可逆回路素子では、小型化・低背化の要求を満足させつつ、電気特性のばらつきを極力抑え、信頼性を向上させることが望まれている。
特開2002−26615号公報
そこで、本発明の目的は、実装基板の撓みなどに起因する回路基板の損傷を防止し、信頼性が高く、低背化を実現できる非可逆回路素子及び該素子を備えた通信装置を提供することにある。本発明の他の目的は、前記目的を達成するとともに、挿入損失が少なく、電気特性のばらつきを極力抑えることのできる非可逆回路素子及び該素子を備えた通信装置を提供することにある。
前記目的を達成するため、本発明に係る非可逆回路素子は、
永久磁石と、該永久磁石により直流磁界が印加されるフェライトと、該フェライトに配置された複数の中心電極と、表面及び裏面に端子電極が形成された回路基板と、前記永久磁石及び前記フェライトの周囲を前記回路基板上で囲むヨークと、を備えた非可逆回路素子において、
前記フェライトには前記中心電極が導体膜によって形成され、
前記回路基板は、その表面が四角形状をなし、該表面には端子電極が形成され、裏面には対向する側辺にそれぞれ三つ以上の外部接続用端子電極が形成され、
前記永久磁石及び前記フェライトは、それぞれの主面が対向した状態で前記回路基板の表面にそれぞれの主面が回路基板の表面とほぼ垂直に配置され、
前記フェライトの前記回路基板との対向面に形成された接続用電極と回路基板の表面に形成された端子電極とが電気的かつ機械的に接続され、
前記ヨークは前記回路基板の表面外周部に対応する環状をなし、環状に連結するための継ぎ目が前記回路基板の前記外部接続用端子電極が三つ以上並べて形成されていない側辺に対応して位置していること、
を特徴とする。
非可逆回路素子において、回路基板は実装基板と接合される外部接続用端子電極が三つ以上並列されている側辺に沿った方向の撓みに対して割れやすい傾向にある。また、環状のヨークは継ぎ目が位置する側辺の機械的強度が弱い。しかし、本発明に係る非可逆回路素子にあっては、ヨークの継ぎ目のない機械的強度の強い側辺が回路基板の外部接続用端子電極が三つ以上並列されている側辺に対応して位置しているため、回路基板の曲げ力に弱い側辺が補強され、回路基板が割れたりすることが防止される。
本発明に係る非可逆回路素子において、中心電極は互いに絶縁されて交差した状態で形成された第1中心電極及び第2中心電極とからなり、第1中心電極の一端は入出力用第1ポートに電気的に接続され、他端は入出力用第2ポートに電気的に接続され、第2中心電極の一端は入出力用第2ポートに電気的に接続され、他端はグランド用第3ポートに電気的に接続されていることが好ましい。挿入損失の小さな2ポート型の集中定数型アイソレータとすることができる。
また、ヨークは1箇所の継ぎ目で接続された環状体であるため、好適な直流磁気回路を形成することができる。特に、継ぎ目がつぶし加工されていれば、より好適な直流磁気回路を形成することができる。
さらに、ヨークに設けた継ぎ目部分が回路基板の端子電極にはんだ付けされていることが好ましい。継ぎ目部分に形成された隙間にはんだが侵入することにより強固なはんだ付けが可能となる。
また、ヨークの回路基板と対向する面に凹部が形成されていてもよい。ヨークはグランド電極としても機能するが、回路基板内のコンデンサ電極とヨークとの間に発生する不要な浮遊容量が凹部の存在によって小さくなり、電気特性のばらつきを抑えることができる。この場合、ヨークの継ぎ目が形成されている側辺に対して隣接する側辺が回路基板に接着剤にて接合することができ、継ぎ目が形成されている側辺のはんだ付けとで固着強度劣化の発生を防止できる。ここで使用される接着剤はエポキシ系熱硬化型接着剤であることが好ましい。熱硬化型接着剤は耐熱性に優れており、実装時のリフローでヨークの短辺側を固定しているはんだが溶けても支障はなく、信頼性が向上する。また、温度や時間などの条件を適切に制御すれば、はんだと同時に硬化させることができる。
また、本発明に係る通信装置は前記非可逆回路素子を備えたものであり、小型化、低背化の利点が発揮され、ばらつきが小さい電気特性を得ることができる。
本発明によれば、ヨークによって回路基板の強度を補強することができて回路基板に割れなどの心配のない、信頼性の高い非可逆回路素子を得ることができる。しかも、回路基板は薄くても必要な強度を補強されていることから、素子の小型化、低背化を達成できる。
以下、本発明に係る非可逆回路素子及び通信装置の実施例について添付図面を参照して説明する。
本発明に係る非可逆回路素子の一実施例である2ポート型アイソレータの分解斜視図を図1に示す。この2ポート型アイソレータ1は、集中定数型アイソレータであり、概略、金属製ヨーク10と、キャップ15と、回路基板20と、フェライト32と永久磁石41とからなるフェライト・磁石組立体30とで構成されている。
ヨーク10は、軟鉄などの強磁性体材料からなり、防錆めっきが施され、回路基板20上でフェライト・磁石組立体30の四方を囲む長方形の枠体とされている。このヨーク10は、まず、継ぎ目10aで分離して展開した状態に打ち抜かれて帯状体として形成され、凸部11及び凹部12を互いに強嵌合させて、いわゆるつぶし加工を行い環状体としたものである。この継ぎ目10aはヨークの短辺側に配置されている。また、ヨーク10の長辺側下部の中央部には凹部10cが形成されている。
フェライト32と永久磁石41の上面には誘電体(例えば、樹脂、セラミック)からなるキャップ15が接着される。このキャップ15は軟磁性体金属板であってもよい。ヨーク10とキャップ15は、永久磁石41と組み合わせて磁気回路を形成するものであり、通常は、銅下地めっきの上に銀めっきを施して防錆性を高め、高周波磁束による渦電流に起因する導体損失やグランド電流に起因する導体損失を軽減させている。
フェライト32には、図2に示すように、表裏の主面32a,32bに互いに電気的に絶縁された第1中心電極35及び第2中心電極36が形成されている。ここで、フェライト32は互いに平行な第1主面32a及び第2主面32bを有する直方体形状をなし、長辺側面32c,32d及び短辺側面32e,32fを有している。
また、永久磁石41はフェライト32の主面32a,32bに対して磁界を該主面32a,32bに略垂直方向に印加するように主面32a,32bに、例えば、エポキシ系の接着剤シート層42を介して接着され(図4参照)、フェライト・磁石組立体30を形成している。永久磁石41の主面41aは前記フェライト32の主面32a,32bと同一寸法であり、互いの外形が一致するように主面32a,41a、主面32b,41aどうしを対向させて配置されている。
図2に示すように、第1中心電極35はフェライト32の第1主面32aにおいて右下から立ち上がって2本に分岐した状態で左上に長辺に対して比較的小さな角度で傾斜して形成され、左上方に立ち上がり、上側面32c上の中継用電極35aを介して第2主面32bに回り込み、第2主面32bにおいて第1主面32aと透視状態で重なるように2本に分岐した状態で形成され、その一端は下側面32dに形成された接続用電極35bに接続されている。また、第1中心電極35の他端は下側面32dに形成された接続用電極35cに接続されている。このように、第1中心電極35はフェライト32に1ターン巻回されている。そして、第1中心電極35と以下に説明する第2中心電極36とは、間に絶縁膜が形成されて互いに絶縁された状態で交差している。
第2中心電極36は、まず、0.5ターン目36aが第1主面32aにおいて下辺略中央部から左上に長辺に対して比較的大きな角度で傾斜して第1中心電極35と交差した状態で形成され、上側面32c上の中継用電極36bを介して第2主面32bに回り込み、この1ターン目36cが第2主面32bにおいてほぼ垂直に第1中心電極35と交差した状態で形成されている。1ターン目36cの下端部は下側面32dの中継用電極36dを介して第1主面32aに回り込み、この1.5ターン目36eが第1主面32aにおいて0.5ターン目36aと平行に第1中心電極35と交差した状態で形成され、上側面32c上の中継用電極36fを介して第2主面32bに回り込んでいる。以下同様に、2ターン目36g、中継用電極36h、2.5ターン目36i、中継用電極36j、3ターン目36k、中継用電極36l、3.5ターン目36m、中継用電極36n、4ターン目36o、がフェライト32の表面にそれぞれ形成されている。また、第2中心電極36の両端は、それぞれフェライト32の下側面32dに形成された接続用電極35c,36pに接続されている。なお、接続用電極35cは第1中心電極35及び第2中心電極36のそれぞれの端部の接続用電極として共用されている。
即ち、第2中心電極36はフェライト32に螺旋状に4ターン巻回されていることになる。ここで、ターン数とは、中心電極36が第1又は第2主面32a,32bをそれぞれ1回横断した状態を0.5ターンとして計算している。そして、中心電極35,36の交差角は必要に応じて設定され、入力インピーダンスや挿入損失が調整されることになる。
また、前記第1及び第2中心電極35,36の形状は種々に変更することができる。例えば、本実施例では、第1中心電極35はフェライト32の主面32a,32b上で2本に分岐したものを示したが、分岐していなくてもよい。
接続用電極35b,35c,36pや中継用電極35a,36b,36d,36f,36h,36j,36l,36nはフェライト32の上下側面32c,32dに形成された凹部37(図3参照)に電極用導体を充填して形成されている。また、上下側面32c,32dには各種電極と平行にダミー凹部38も形成され、かつ、ダミー電極39a,39b,39cが形成されている。この種の電極は、マザーフェライト基板に予めスルーホールを形成し、このスルーホールを電極用導体で充填した後、スルーホールを分断する位置でカットすることによって形成される。なお、各種電極は凹部37,38に導体膜として形成したものであってもよい。
フェライト32としてはYIGフェライトなどが用いられている。第1及び第2中心電極35,36や各種電極は銀や銀合金の厚膜として印刷、転写、フォトリソグラフなどの工法で形成することができる。中心電極35,36の絶縁膜としてはガラス誘電体厚膜を用いることができる。
永久磁石41は、通常、ストロンチウム系、バリウム系、ランタン−コバルト系のフェライトマグネットが用いられる。フェライトマグネットは、金属マグネットが導体であるのと比較して、誘電体でもあるため、マグネット内に高周波磁束が損失なく分布することができる。そのため、永久磁石41を中心電極35,36に近接させて配置しても、挿入損失をはじめとする電気特性をほとんど劣化させない。また、フェライト32の飽和磁化の温度特性と永久磁石41の磁束密度の温度特性が近いため、フェライト32と永久磁石41とを組み合わせてアイソレータを構成した場合、アイソレータの温度に依存する電気特性が良好になる。
回路基板20は、平面視で長方形をなし、複数枚の誘電体シート上に所定の電極を形成して積層し、焼結した積層型基板であり、その内部には、図6及び図7に示す整合用コンデンサC1,C2,CS1,CS2,CP1,CP2、CP3、終端抵抗Rが内蔵されている。また、上面には端子電極25a〜25eが、下面には外部接続用端子電極26,27,28がそれぞれ形成されている。外部接続用端子電極26,27,28は対向する長辺側にそれぞれ三つずつ並置されている。
これらの整合用回路素子と前記第1及び第2中心電極35,36との接続関係を図6及び図7の等価回路を参照して説明する。なお、図6に示す等価回路は本発明に係る非可逆回路素子(2ポート型アイソレータ1)における基本的な第1回路例を示し、図7に示す等価回路は第2回路例を示す。また、図5には図7に示す第2回路例において、回路基板20の上部3層の電極構造を示している。
即ち、回路基板20の下面に形成された外部接続用端子電極26が入力ポートP1として機能し、この端子電極26は整合用コンデンサCS1を介して整合用コンデンサC1と終端抵抗Rとの接続点21aに接続されている。また、この接続点21aは回路基板20の上面に形成された端子電極25a及びフェライト32の下側面32dに形成された接続用電極35bを介して第1中心電極35の一端に接続されている。
第1中心電極35の他端及び第2中心電極36の一端は、フェライト32の下側面32dに形成された接続用電極35c及び回路基板20の上面に形成された端子電極25bを介して終端抵抗R及び整合用コンデンサC1,C2に接続されている。
一方、回路基板20の下面に形成された外部接続用端子電極27が出力ポートP2として機能し、この端子電極27は整合用コンデンサCS2を介して整合用コンデンサC2,C1と終端抵抗Rとの接続点21bに接続されている。
第2中心電極36の他端は、フェライト32の下側面32dに形成された接続用電極36p及び回路基板20の上面に形成された端子電極25cを介して整合用コンデンサC2及び回路基板20の下面に形成された外部接続用端子電極28と接続されている。この外部接続用端子電極28はグランドポートP3として機能するものである。また、この外部接続用端子電極28は、回路基板20の上面に形成された端子電極25d,25eを介して前記ヨーク10にも接続されている。
また、入力ポートP1とコンデンサCS1の接続点には接地されたインピーダンス調整用のコンデンサCP1が接続され、コンデンサCS1と第1中心電極35の一端との接続点21aには接地されたインピーダンス調整用のコンデンサCP2が接続されている。同様に、出力ポートP2とコンデンサCS2との接続点にも接地されたインピーダンス調整用のコンデンサCP3が接続されている。
回路基板20とヨーク10とは端子電極25d,25eやその他のダミー電極を介してはんだ付けされて一体化される。即ち、図8に示すように、ヨーク10は、継ぎ目10aがヨーク10の短辺部に位置するように、その長辺部を回路基板20の長辺部と一致させて回路基板20上に接合される。はんだ付けは継ぎ目10aにて行われ、はんだが隙間10bに侵入することにより、強固な接合が図られる。なお、隙間10bは、凸部11と凹部12とをつぶし加工する際の膨出部の逃げのために形成されている。また、ヨーク10の長辺部の下面は凹部10cに接着剤を充填することで回路基板20上に接合されている。この接着剤としては、エポキシ系熱硬化型接着剤が使用されている。
フェライト・磁石組立体30は各主面32a,32b,41aが回路基板20の表面と垂直に、かつ、フェライト32及び永久磁石41の長辺が回路基板20の長辺と平行に配置されている。詳しくは、フェライト・磁石組立体30はフェライト32の下側面32dの各種電極が回路基板20上の端子電極25a,25b,25cやその他ダミー端子電極とはんだ付けされて一体化されるとともに、永久磁石41の下側面が回路基板20上に接着剤にて一体化される。この接着剤としては、熱硬化性の1液性又は2液性のエポキシ系接着剤が適している。即ち、フェライト・磁石組立体30と回路基板20との接合にはんだ付けと接着とを併用することにより、接合が確実なものとなる。
回路基板20は、ガラスとアルミナやその他の誘電体の混合物を焼成したものや、樹脂やガラスとその他の誘電体からなる複合基板が用いられている。内部や外部の電極には、銀や銀合金の厚膜、銅厚膜、銅箔などが用いられている。特に、外部接続用の電極には、ニッケルめっきを施した上に金めっきを施すことが好ましい。防錆、耐はんだ喰われ性の向上、種々の原因によるはんだ接合自体の強度低下を防止するためである。
以上の構成からなる2ポート型アイソレータ1においては、第1中心電極35の一端が入力ポートP1に接続され他端が出力ポートP2に接続され、第2中心電極36の一端が出力ポートP2に接続され他端がグランドポートP3に接続されているため、挿入損失の小さな2ポート型の集中定数型アイソレータとすることができる。さらに、動作時において、第2中心電極36に大きな高周波電流が流れ、第1中心電極35にはほとんど高周波電流が流れない。従って、第1中心電極35及び第2中心電極36によって生じる高周波磁界の方向は第2中心電極36の配置によってその方向が決まる。高周波磁界の方向が決まることにより、挿入損失をより低下させる対策が容易になる。
ここで、回路基板20の割れについて考察する。アイソレータ1は実装基板60(図9参照)上に回路基板20の外部接続用端子電極26,27,28が実装基板60の図示しないランドにはんだ付けされて搭載される。この場合、実装基板60に外力によって回路基板20の短辺方向に平行な矢印X方向の撓み、あるいは、長辺方向に平行な矢印Y方向の撓みが生じると、回路基板20を撓ませようとする。
回路基板20が実装基板60に搭載された状態において、図10に示すように、実装基板60にX方向の撓みが生じた場合、回路基板20は短辺方向Xにはスパンが短くて強度を有しているために割れにくい。
一方、図11に示すように、実装基板60に回路基板10の長辺方向Yの撓みが生じた場合、回路基板20は長辺方向には長いスパンを有しているために比較的大きな曲げ力が作用する。しかし、回路基板20の長辺方向と永久磁石41及びフェライト32の長辺方向とが平行に配置されているため、回路基板20の長辺方向はフェライト32及び永久磁石41が梁として機能し、補強されていることから、回路基板20に割れなどが生じることはない。このことは、回路基板20を従来より薄く構成できることを意味し、アイソレータ1の小型化、低背化が可能となる。
また、ヨーク10は、回路基板20の表面外周部にほぼ対応する長方形の環状体からなり、1箇所の継ぎ目10aで接続されているだけなので、好適な直流磁気回路を形成することができる。特に、継ぎ目10aはつぶし加工されているので、より好適な直流磁気回路を形成することができる。
しかも、継ぎ目10aは回路基板20の短辺側に配置されており、図12に示すように、ヨーク10の長辺部分には継ぎ目がないため、ヨーク10の長辺部分が回路基板20の長辺方向の曲げ力に抗する梁として機能し、回路基板20を補強する作用をも奏する。これにて、回路基板20はより一層長辺方向Yの曲げに対して強い抵抗力を有することになる。
なお、図13(A),(B)に示すように、ヨーク10には継ぎ目10aが短辺側に形成されており、ヨーク10の短辺側は強度が若干低下しているが、回路基板20自体が短辺方向には強度を有しているためヨーク10が短辺方向に強度が若干弱くても回路基板20に割れが生じる不都合は生じない。
さらに、図12に示すように、回路基板20の裏面に形成した外部接続用端子電極26(27),28,28は、回路基板20の対向する長辺側にそれぞれ三つ並置されている。外部接続用端子電極26(27),28,28が回路基板20の長辺側に三つ以上並置されていれば、一つは長辺側のほぼ中央部で実装基板60と接合することになるので、実装基板60から長辺方向Yの曲げ力による撓みによって回路基板20は中央の接合部を支点として曲げ力が大きく作用し、割れやすい。しかし、回路基板20はその長辺方向Yにヨーク10が梁となって補強されるので、回路基板20の割れが防止される。
仮に、ヨーク10の長辺側に継ぎ目10aを設けると、図14に示すように、回路基板20に長辺方向Yの曲げ力が作用すると、継ぎ目10aによって強度が若干低下しているヨーク10の長辺側が変形して梁として機能しなくなり、回路基板20が割れるおそれがある。継ぎ目10aをヨーク10の短辺側に設けることは、このような回路基板20の割れを防止する機能をも有するのである。
即ち、本アイソレータ1においては、表面が長方形をなす回路基板20に対して、フェライト32及び永久磁石41が縦置きされ、かつ、フェライト32及び永久磁石41の長辺が回路基板20の長辺と平行に配置されているため、回路基板20の長辺方向Yに作用する曲げ力に対して補強作用を有する。さらに、長方形の環状体からなるヨーク10も長辺側が回路基板20の長辺方向Yと平行に配置されているため、ヨーク10も回路基板20の長辺方向Yに作用する曲げ力に対して補強作用を有する。そして、ヨーク10の継ぎ目10aは回路基板20の短辺側に配置されているため、回路基板20の長辺方向Yに対する強度補強機能を何ら損なうことはない。また、回路基板20の表面であって対向する長辺方向にそれぞれ並設された三つの外部接続用端子電極26(27),28,28が実装基板60上のランドと接合されており、この点でも回路基板20は長辺方向Yの曲げ力に弱くなるが、長辺方向には前述のごとくフェライト32と永久磁石41さらにはヨーク10で補強されているために割れるおそれがより一層解消されることになる。
なお、本発明において、回路基板20は必ずしも長方形である必要はなく、正方形であってもよい。回路基板20が正方形である場合、ヨーク10の継ぎ目10aは外部接続用端子電極が三つ以上並置されていない回路基板20の側辺に対応して位置していればよい。
ヨーク10と回路基板20との接合関係に言及すると、ヨーク10の継ぎ目10a部分は回路基板20の端子電極25dにはんだ付けされている。この場合、継ぎ目10a部分に形成された隙間10b(図8参照)にはんだが侵入することにより強固なはんだ付けが可能となる。
さらに、ヨーク10の長辺側ほぼ中央部に凹部10cが形成され、この凹部10cに接着剤を充填してヨーク10の長辺側を回路基板20に接合することにより、短辺側のはんだ付けとで固着強度劣化の発生を防止できる。そして、接着剤として耐熱性に優れたエポキシ系熱硬化型接着剤を使用することにより、実装時のリフローでヨーク10の短辺側を固定しているはんだが溶けても支障はなく、信頼性が向上する。また、温度や時間などの条件を適切に制御すれば、はんだと同時に硬化させることができる。
ところで、ヨーク10はグランド電極としても機能しているので、回路基板20に内蔵されたコンデンサ電極とヨーク10とが回路基板20の誘電体を介して密接すると、不要な浮遊容量が発生し、しかも、回路基板20へのヨーク10の搭載位置によって浮遊容量の容量値が変化する。この浮遊容量の容量値変化はアイソレータ1の電気特性のばらつきの原因となる。
回路基板20内のコンデンサ電極とヨーク10との間に発生する浮遊容量を防止しようとすると、コンデンサ電極を環状のヨーク10よりも充分に内側に配置する必要がある。しかし、コンデンサ電極を内側に配置すると、回路基板20の縁端部付近がコンデンサ電極の配置に使えなくなり、その分コンデンサ電極の積層枚数を増やして必要な容量を得ることになる。積層枚数を増やすことは回路基板20を厚くすることになり、強度は確保できるが、アイソレータ1の高背化を生じる。また、コンデンサ電極の積層枚数の増加は積層ずれの原因となり、コンデンサ容量のばらつき、電気特性のばらつきにつながる。
本アイソレータ1においては、ヨーク10の長辺部下面に凹部10cを設けることによって、凹部10cに存在する空気は比誘電率が1であり、不要な浮遊容量の発生が減少する。仮に浮遊容量値がばらついてもその値自体が小さいので電気特性のばらつきが減少する。また、回路基板20の縁端部にまでコンデンサ電極を配置でき、これにてコンデンサ電極の積層枚数を減らすことができる。このことは、積層ずれの影響を減少させ、電気特性のばらつきを減少させることになる。また、回路基板20の薄型化に寄与する。
なお、ヨーク10の凹部10cに接着剤が充填されたとしても、接着剤の比誘電率は3〜4であり、空気の1よりは大きいが、誘電体基板の8〜100よりは小さい。また、凹部10cに接着剤が充填されることはアンカー効果を発揮し、信頼性が向上する。
図5に示すように、本アイソレータ1において、発生する浮遊容量はC2’,CP1’,CP2’,CP3’であり、これらの浮遊容量はコンデンサC2,CP1,CP2,CP3と並列に形成される。浮遊容量C2’が変化すると、主に出力ポートP2側の反射損失の中心周波数が変化し、結果的に順方向の透過特性の中心周波数が変化する。浮遊容量CP1’又はCP2’が変化すると、主に入力ポートP1側の反射損失の整合状態が変化し、結果的に入力側の整合状態が劣化してしまい、順方向の挿入損失が増大する。加えて、アイソレータ1の前段回路、例えば、パワーアンプの負荷インピーダンスが変化することで、パワーアンプの出力波形歪みを増大させたり、消費電流を増大させる。浮遊容量CP3’が変化すると、主に出力ポートP2側の反射損失の整合状態が変化し、結果的に出力側の整合状態が劣化してしまい、順方向の挿入損失が増大する。
さらに、構成的には、フェライト32と一対の永久磁石41が接着剤シート層42で一体化されていることで、機械的に安定となり、振動や衝撃で変形・破損しない堅牢なアイソレータ1となる。このようなアイソレータ1は携帯型の通信機器に最適である。なお、フェライト32と永久磁石41とを一体化するには、前記接着剤シート層42を使用する以外に、種々の方法を採用でき、例えば、接着剤の塗布などによってもよい。
さらに、中心電極35,36はフェライト32の主面32a,32bに導体膜にて形成しているため、形状的に高精度に安定して形成され、均一な電気特性を有するアイソレータ1を量産することができる。これに加えて、中心電極35,36間の絶縁体膜としてガラス粉を焼結した膜などとすることで、金属板からなる中心電極を用いた場合と比べて、フェライト32の主面32a,32bを平坦度の良好な形状とすることができる。その結果、フェライト32と一対の永久磁石41それぞれの位置関係を平行度よく一体化できる。
(通信装置、図15参照)
次に、本発明に係る通信装置として、携帯電話を例にして説明する。図15は携帯電話220のRF部分の電気回路ブロック図である。図15において、222はアンテナ素子、223はデュプレクサ、231は送信側アイソレータ、232は送信側増幅器、233は送信側段間用帯域通過フィルタ、234は送信側ミキサ、235は受信側増幅器、236は受信側段間用帯域通過フィルタ、237は受信側ミキサ、238は電圧制御発振器(VCO)、239はローカル用帯域通過フィルタである。
ここに、送信側アイソレータ231として、前記2ポート型アイソレータ1を使用することができる。このアイソレータ1を実装することにより、好ましい電気特性を得ることができ、小型化、低背化に寄与する。
(他の実施例)
なお、本発明に係る非可逆回路素子及び通信装置は前記実施例に限定するものではなく、その要旨の範囲内で種々に変更することができる。
特に、非可逆回路素子としては、永久磁石41のN極とS極を反転させれば、入力ポートP1と出力ポートP2が入れ替わる。また、前記実施例では、整合用及びインピーダンス調整用の回路素子の全てを回路基板に内蔵したものを示したが、チップタイプのインダクタやコンデンサを回路基板に外付けしてもよい。
本発明に係る非可逆回路素子(2ポート型アイソレータ)の一実施例を示す分解斜視図である。 中心電極付きフェライトを示す斜視図である。 フェライトを示す斜視図である。 フェライト・磁石組立体を示す分解斜視図である。 回路基板内の回路構成を示すブロック図である。 2ポート型アイソレータの第1回路例を示す等価回路図である。 2ポート型アイソレータの第2回路例を示す等価回路図である。 回路基板とヨークとの接合状態を示す斜視図である。 非可逆回路素子を実装基板に搭載した状態を示す斜視図である。 実装基板に短辺方向の反りが発生した状態を示す斜視図である。 実装基板に長辺方向の反りが発生した状態を示す斜視図である。 実装基板に長辺方向の反りが発生した状態を示す正面図である。 実装基板に短辺方向の反りが発生した状態を示す側面図である。 実装基板に長辺方向の反りが発生した状態を示す比較例での正面図である。 本発明に係る通信装置の一実施例を示すブロック図である。
符号の説明
10…ヨーク
10a…継ぎ目
10c…凹部
20…回路基板
25a〜25c…端子電極
26,27,28…外部接続用端子電極
30…フェライト・磁石組立体
32…フェライト
32a,32b…主面
35…第1中心電極
36…第2中心電極
41…永久磁石
41a…主面
P1…入力ポート
P2…出力ポート
P3…グランドポート

Claims (8)

  1. 永久磁石と、該永久磁石により直流磁界が印加されるフェライトと、該フェライトに配置された複数の中心電極と、表面及び裏面に端子電極が形成された回路基板と、前記永久磁石及び前記フェライトの周囲を前記回路基板上で囲むヨークと、を備えた非可逆回路素子において、
    前記フェライトには前記中心電極が導体膜によって形成され、
    前記回路基板は、その表面が四角形状をなし、該表面には端子電極が形成され、裏面には対向する側辺にそれぞれ三つ以上の外部接続用端子電極が形成され、
    前記永久磁石及び前記フェライトは、それぞれの主面が対向した状態で前記回路基板の表面にそれぞれの主面が回路基板の表面とほぼ垂直に配置され、
    前記フェライトの前記回路基板との対向面に形成された接続用電極と回路基板の表面に形成された端子電極とが電気的かつ機械的に接続され、
    前記ヨークは前記回路基板の表面外周部に対応する環状をなし、環状に連結するための継ぎ目が前記回路基板の前記外部接続用端子電極が三つ以上並べて形成されていない側辺に対応して位置していること、
    を特徴とする非可逆回路素子。
  2. 前記中心電極は互いに絶縁されて交差した状態で形成された第1中心電極及び第2中心電極とからなり、第1中心電極の一端は入出力用第1ポートに電気的に接続され、他端は入出力用第2ポートに電気的に接続され、第2中心電極の一端は入出力用第2ポートに電気的に接続され、他端はグランド用第3ポートに電気的に接続されていることを特徴とする請求項1に記載の非可逆回路素子。
  3. 前記継ぎ目はつぶし加工されていることを特徴とする請求項1又は請求項2に記載の非可逆回路素子。
  4. 前記ヨークに設けた継ぎ目部分が前記回路基板の端子電極にはんだ付けされていることを特徴とする請求項1ないし請求項3のいずれかに記載の非可逆回路素子。
  5. 前記ヨークの前記回路基板と対向する面に凹部が形成されていることを特徴とする請求項1ないし請求項4のいずれかに記載の非可逆回路素子。
  6. 前記ヨークの前記継ぎ目が形成されている側辺に対して隣接する側辺が前記回路基板に接着剤にて接合されていることを特徴とする請求項1ないし請求項5のいずれかに記載の非可逆回路素子。
  7. 前記接着剤はエポキシ系熱硬化型接着剤であることを特徴とする請求項6に記載の非可逆回路素子。
  8. 請求項1ないし請求項7のいずれかに記載の非可逆回路素子を備えたことを特徴とする通信装置。
JP2006021401A 2006-01-30 2006-01-30 非可逆回路素子及び通信装置 Pending JP2007208320A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006021401A JP2007208320A (ja) 2006-01-30 2006-01-30 非可逆回路素子及び通信装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006021401A JP2007208320A (ja) 2006-01-30 2006-01-30 非可逆回路素子及び通信装置

Publications (1)

Publication Number Publication Date
JP2007208320A true JP2007208320A (ja) 2007-08-16

Family

ID=38487446

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006021401A Pending JP2007208320A (ja) 2006-01-30 2006-01-30 非可逆回路素子及び通信装置

Country Status (1)

Country Link
JP (1) JP2007208320A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009025175A1 (ja) * 2007-08-22 2009-02-26 Murata Manufacturing Co., Ltd. 非可逆回路素子

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007086177A1 (ja) * 2006-01-30 2007-08-02 Murata Manufacturing Co., Ltd. 非可逆回路素子及び通信装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007086177A1 (ja) * 2006-01-30 2007-08-02 Murata Manufacturing Co., Ltd. 非可逆回路素子及び通信装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009025175A1 (ja) * 2007-08-22 2009-02-26 Murata Manufacturing Co., Ltd. 非可逆回路素子
US7834717B2 (en) 2007-08-22 2010-11-16 Murata Manufacturing Co., Ltd. Nonreciprocal circuit device
JP4811519B2 (ja) * 2007-08-22 2011-11-09 株式会社村田製作所 非可逆回路素子

Similar Documents

Publication Publication Date Title
US7319369B2 (en) Non-reciprocal circuit element and communication device
JP4380769B2 (ja) 非可逆回路素子、その製造方法及び通信装置
CN101593864A (zh) 不可逆电路元件以及复合电子部件的制造方法
CN101371399B (zh) 非可逆电路元件及其制造方法
JP4692679B2 (ja) 非可逆回路素子
JP5018790B2 (ja) 非可逆回路素子
CN102725906B (zh) 电路模块
JP4345709B2 (ja) 非可逆回路素子、その製造方法及び通信装置
JP4858542B2 (ja) 非可逆回路素子
JP4665786B2 (ja) 非可逆回路素子及び通信装置
JP5532945B2 (ja) 回路モジュール
JP2007208320A (ja) 非可逆回路素子及び通信装置
JP4915366B2 (ja) 非可逆回路素子
JP4929488B2 (ja) 非可逆回路素子
JP2008092147A (ja) 非可逆回路素子、その製造方法及び通信装置
JP4807457B2 (ja) 非可逆回路素子
JP2010081394A (ja) 非可逆回路素子及びその製造方法
JP2012175201A (ja) フェライト・磁石素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081008

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A132

Effective date: 20100525

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101214