JP2007208161A - 半導体装置の製造方法および半導体基板 - Google Patents

Abstract

【課題】密着性の低い層間絶縁膜を使用する半導体装置の製造過程において、ウエハ端縁部で層間絶縁膜を含む積層膜が剥離することを防止した半導体装置の製造方法および半導体基板を得る。
【解決手段】ベベル部ＢＶ１上に形成された層間絶縁膜４を除去する際には、ラインＬ１で示す部分まで研磨を行い、層間絶縁膜４だけでなく半導体基板１の一部も除去するものとする。ラインＬ１が半導体基板１の主面となす角度αは０°よりも大きく３０°以下に設定され、半導体基板１のベベル部ＢＶ１の角度に合わせて適宜設定される。研磨ドラムＲＤは、円筒状のドラムの側面に研磨布を貼り付けて構成され、ドラムを中心軸の回りに回転させるとともに半導体基板１も面内回転させながら、研磨ドラムＲＤを半導体基板１の端縁部に押し当てることで研磨を行う。
【選択図】図４

Description

本発明は半導体装置の製造方法および半導体基板に関し、特に層間絶縁膜の平坦化プロセスにおける薄膜剥離の防止処理および薄膜剥離を防止した半導体基板に関する。

半導体素子の集積度が高くなった近年の半導体装置においては、配線層を多層化した多層配線構造が採用されている。

多層配線においては、配線層間に層間絶縁膜を配設しているが、層間絶縁膜上に配線層を形成する際には、層間絶縁膜をＣＭＰ（Chemical Mechanical Polishing）処理等の平坦化技術を用いて平坦化することが一般的に行われている。

ＣＭＰ処理を施す場合に、ウエハ端縁部と、ウエハを保持しているリング状保持具の内壁とが接触すると、ウエハ端縁部に存在する層間絶縁膜が剥離することがある。

また、ウエハ運搬時に搬送用カセットの溝に、ウエハ端縁部に存在する層間絶縁膜が接触するなどして圧力が加わった場合にも層間絶縁膜の剥離が発生する。

ここで、特許文献１には、ウエハの側面のラウンド部分において薄膜が剥離して、異物の発生源となることを防止するために、ウエハの側面のラウンド部分に形成された薄膜を、ＣＭＰ処理に先立って機械的に研磨する技術が開示されている。

特開2002-313757号公報（図１〜図７）

以上説明したように、従来はウエハの側面の薄膜を研磨することで、側面に形成された薄膜が剥離することを防止しているが、発明者達はこれだけでは薄膜の剥離を完全に防止できないという知見を得た。

すなわち、近年では層間絶縁膜の比誘電率を低くする傾向にあるが、比誘電率の低下に伴って層間絶縁膜の疎水性が高まり、疎水性が高まるにつれて層間絶縁膜どうしや、層間絶縁膜と他の膜との密着性が低下し、また膜強度も低下することが確認されている。

このような密着性の低い層間絶縁膜に対してＣＭＰ処理を施すと、ウエハ端縁部に存在する層間絶縁膜が剥離することが予想されるので、ＣＭＰ処理に先立って、ウエハ端縁部に存在する層間絶縁膜を研磨除去したが、発明者達の試験では、いわゆるＬｏｗ−ｋ膜と呼称される比誘電率が２．９以下の層間絶縁膜を含んだ積層膜に対してＣＭＰ処理を施した場合、ＣＭＰ処理の研磨条件における研磨圧力を低くしても剥離をゼロにすることはできなかった。

この原因としては、従来の方法では層間絶縁膜の端面が、ウエハの素子形成主面（すなわち主面）に対して５°〜７５°の角度を有して傾斜したテーパー面となるように研磨を行うが、このようにテーパーを付けたとしても層間絶縁膜の傾斜端面とウエハ主面との間には段差が存在するので、当該段差に起因して層間絶縁膜が剥離するものと考えられる。

本発明は上記のような問題点を解消するためになされたもので、密着性の低い層間絶縁膜を使用する半導体装置の製造過程において、ウエハ端縁部で層間絶縁膜を含む積層膜が剥離することを防止した半導体装置の製造方法および半導体基板を得ることを目的とする。

本発明に係る請求項１記載の半導体装置の製造方法は、半導体基板上に層間絶縁膜を間に介して配線層が多層に配設された多層配線構造の半導体装置の製造方法であって、前記半導体基板の上方に前記層間絶縁膜を形成する工程(ａ)と、前記層間絶縁膜上に導体膜を形成して前記配線層を形成する工程(ｂ)とを備え、前記工程(ａ)は、前記半導体基板の端縁部において、半導体素子が形成される素子形成主面側の前記層間絶縁膜および前記半導体基板の一部を除去して、当該除去の結果得られる前記層間絶縁膜の端面および前記半導体基板のエッジ部を少なくとも含んで構成される面が、前記素子形成主面に対して０°よりも大きく３０°以下の角度の傾斜を有するように加工する工程(ａ−１)を含み、前記工程(ｂ)は、前記端縁部において、前記素子形成主面側の少なくとも前記導体膜の一部を除去して、当該除去の結果得られる前記導体膜の端面、前記層間絶縁膜の端面および前記半導体基板のエッジ部を少なくとも含んで構成される面が、前記素子形成主面に対して０°よりも大きく３０°以下の角度の傾斜を有するように加工する工程(ｂ−１)を含んでいる。

本発明に係る請求項９記載の半導体基板は、層間絶縁膜を間に介して配線層が多層に配設された多層配線構造の半導体装置を有した半導体基板であって、前記半導体基板の端縁部において、半導体素子が形成される素子形成主面側の前記層間絶縁膜の端面および前記半導体基板のエッジ部を少なくとも含んで構成される一面が、前記素子形成主面に対して０°よりも大きく３０°以下の角度の傾斜を有している。

本発明に係る請求項１記載の半導体装置の製造方法によれば、ＣＭＰ処理の対象となる層間絶縁膜や導体膜等の研磨対象膜が、半導体基板の端縁部にも形成されている場合、層間絶縁膜の端面および半導体基板のエッジ部を少なくとも含んで構成される面が、素子形成主面に対して０°よりも大きく３０°以下の角度の傾斜を有するように加工し、また、導体膜の端面、層間絶縁膜の端面および半導体基板のエッジ部を少なくとも含んで構成される面が、素子形成主面に対して０°よりも大きく３０°以下の角度の傾斜を有するように加工することで、研磨対象膜と下部層との間で段差が生じることが防止され、研磨対象膜に対して面内方向の応力が加わりにくくなる。このため、層間絶縁膜としてＳｉＯＣ膜等の、いわゆるＬｏｗ−ｋ膜を使用した場合でも、ＣＭＰ処理に際して当該層間絶縁膜が剥離することを防止できる。

本発明に係る請求項９記載の半導体基板によれば、半導体基板の端縁部において、半導体素子が形成される素子形成主面側の層間絶縁膜の端面および半導体基板のエッジ部を少なくとも含んで構成される一面が、素子形成主面に対して０°よりも大きく３０°以下の角度の傾斜を有しているので、層間絶縁膜と半導体基板との間で段差が生じることが防止され、層間絶縁膜に対して面内方向の応力が加わりにくくなる。このため、層間絶縁膜としてＳｉＯＣ膜等の、いわゆるＬｏｗ−ｋ膜を使用した場合でも、ＣＭＰ処理に際して当該層間絶縁膜が剥離することを防止できる。

＜実施の形態＞
＜Ａ．製造方法＞
本発明に係る実施の形態の半導体装置の製造方法について、図１〜図１７を用いて説明する。

図１に、シリコン基板等の半導体基板１上にＭＯＳトランジスタ３が配設された構成を示している。なお、ＭＯＳトランジスタ３は、半導体基板１上に配設される半導体集積回路を構成する半導体素子の一例である。

ＭＯＳトランジスタ３は、素子分離絶縁膜２で規定される活性領域に、半導体基板１上にゲート絶縁膜３１を介して配設されたゲート電極３２と、ゲート電極３２の側面に配設されたサイドウォール絶縁膜３３と、ゲート電極３２のゲート長方向の両側面外方の半導体基板１の表面内にそれぞれ配設されたソース・ドレイン層３４とを有して構成されている。なお、ＭＯＳトランジスタ３等の半導体素子は周知の技術により形成するので、製造方法の説明は省略する。

そして、ＭＯＳトランジスタ３を覆うように半導体基板１上に層間絶縁膜４が配設されている。ここで、層間絶縁膜４は、例えばプラズマＣＶＤ法で形成された比誘電率２．９〜２．７のＳｉＯＣ（カーボン含有ＳｉＯ₂）膜で形成されている。

なお、比誘電率２．９以下の、いわゆるＬｏｗ−ｋ膜を層間絶縁膜として使用することで、配線容量を低下させて半導体装置の動作を高速化することができる。

層間絶縁膜４は、ＭＯＳトランジスタ３等の半導体基板１上に配設された構成により凹凸を有しており、ＣＭＰ（Chemical Mechanical Polishing）処理等の平坦化処理を行うが、その前に、半導体基板１のエッジ研磨を行う。

図２は、層間絶縁膜４が形成された状態の半導体基板１の全体を示す断面図である。
図２に示すように、半導体基板１の２つの主面のうち、半導体素子が配設される側の主面（素子形成主面）上には層間絶縁膜４が配設され、その反対側の主面（裏面）には層間絶縁膜４は配設されていない。

図２において領域“Ａ”として示す端縁部の詳細を図３に示す。
図３に示すように半導体基板１の端縁部は、半導体基板１の素子形成主面側および反対主面（裏面）側にそれぞれ設けられ、主面に対して傾斜したベベル部ＢＶ１およびＢＶ２と、ベベル部ＢＶ１およびＢＶ２に連続する半導体基板１の最外周面ＴＰとを有している。

層間絶縁膜４は半導体基板１の素子形成主面からベベル部ＢＶ１および最外周面ＴＰにかけて形成されている。ベベル部ＢＶ１および最外周面ＴＰに形成された層間絶縁膜４が剥離しやすいとされている。

そこで、図４に示すように、研磨ドラムＲＤを用いて半導体基板１の端縁部に形成された層間絶縁膜４を研磨して除去する。

この研磨においては、ベベル部ＢＶ１上に形成された層間絶縁膜４を除去する際には、図４にラインＬ１で示す部分まで研磨を行い、層間絶縁膜４だけでなく半導体基板１の一部も除去するものとする。

ここで、ラインＬ１が半導体基板１の主面となす角度αは０°よりも大きく３０°以下に設定され、半導体基板１のベベル部ＢＶ１の角度に合わせて適宜設定される。

また、研磨ドラムＲＤは、円筒状のドラムの側面に研磨布を貼り付けて構成され、ドラムを中心軸の回りに回転させるとともに半導体基板１も面内回転させながら、研磨ドラムＲＤを半導体基板１の端縁部に押し当てることで研磨を行う。

なお、研磨に際しては、シリカ、酸化アルミナおよびセリア等の砥粒を溶剤に混ぜたスラリを研磨部分に供給しながら行うが、これらのスラリは、研磨対象膜をＣＭＰ処理する際に使用されるスラリでもあり、研磨対象膜に合わせて新たに調整する必要もないので、製造コストの増加を抑制することができる。

ベベル部ＢＶ１上に形成された層間絶縁膜４を研磨した後は、図５に示す工程において、研磨ドラムＲＤが層間絶縁膜４に接触する角度を変えて、最外周面ＴＰに形成された層間絶縁膜４を除去する。

この場合は、最外周面ＴＰが研磨されるほど研磨を進める必要はないが、最外周面ＴＰが多少研磨されても問題はない。

なお、図３においては、層間絶縁膜４は半導体基板１の裏面側のベベル部ＢＶ２には形成されていないものとして示したが、層間絶縁膜４がベベル部ＢＶ２上に形成される場合もあり、その場合は研磨ドラムＲＤが層間絶縁膜４に接触する角度を変えて、ベベル部ＢＶ２上の層間絶縁膜４を除去する。

図６には、半導体基板１の端縁部上の層間絶縁膜４を全て除去した状態を示す。
図６においては、研磨後のベベル部ＢＶ１（図３）をエッジ部ＥＤと呼称し、エッジ部ＥＤの傾斜角度は、領域“Ｘ”で囲まれた部分の詳細図に示されるように、半導体基板１の主面に対して角度αをなしている。

また、図４を用いて説明したように、層間絶縁膜４だけでなく半導体基板１の一部も研磨することで、層間絶縁膜４の傾斜端面４Ｓの傾斜角度と半導体基板１のエッジ部ＥＤの傾斜角度とが一致するとともに、層間絶縁膜４の傾斜端面４Ｓの先端位置と半導体基板１のエッジ部ＥＤの起点位置とがほぼ一致することとなる。

ここで、エッジ部ＥＤの起点位置とは、半導体基板１の素子形成主面とエッジ部ＥＤの傾斜面とが交わる位置であり、層間絶縁膜４の傾斜端面４Ｓの先端位置とは、半導体基板１の素子形成主面と層間絶縁膜４の傾斜端面４Ｓとが接触する位置である。

このため、層間絶縁膜４が半導体基板１の主面に対して段差を有さず、両者が一体化した構成となる。従って、層間絶縁膜４としてＳｉＯＣ膜等の、いわゆるＬｏｗ−ｋ膜を使用した場合でも、ＣＭＰ処理に際して層間絶縁膜４が剥離することを防止できる。

なお、図４に示したラインＬ１は、半導体基板１の主面となす角度αが０°よりも大きく３０°以下となるように設定されるとともに、層間絶縁膜４が半導体基板１の主面に対して段差を有さず、両者が一体化した構成となるように研磨深さが設定される。

半導体基板１の端縁部に形成された層間絶縁膜４の除去が終了した後は、ＣＭＰ処理により、半導体基板１の素子形成主面上の層間絶縁膜４を平坦化する。

その後、図７に示す工程において層間絶縁膜４を貫通してＭＯＳトランジスタ３のソース・ドレイン層３４に達するホール４ｂを設け、スパッタリング法によりホール４ｂの内面を覆うようにＴａＮ（窒化タンタル）を形成してバリアメタル膜ＢＭを設ける。続いて、ホール４ｂ内にＣＶＤ法あるいはメッキ法によりタングステン（Ｗ）等の導体膜ＭＬを充填する。

ここで、バリアメタル膜ＢＭおよび導体膜ＭＬは、層間絶縁膜４の全面に渡って形成されるとともに、図８に示すように半導体基板１の端縁部上にも形成される。

なお、バリアメタル膜ＢＭとしてはＴａＮの他に、ＴｉＮ（窒化チタン）を使用しても良いし、ＴａとＴａＮとの２層膜、ＴｉとＴｉＮとの２層膜で構成しても良い。

バリアメタル膜ＢＭおよび導体膜ＭＬは、Ｌｏｗ−ｋ膜に比べて密着性は高いが、ＣＭＰ処理時や搬送時に、半導体基板１の端縁部において機械的な衝撃により剥離が発生する可能性は有するので、端縁部のバリアメタル膜ＢＭおよび導体膜ＭＬは層間絶縁膜４と同様に除去することが望ましい。

そこで、図９に示すように、研磨ドラムＲＤを用いて半導体基板１の端縁部に形成されたバリアメタル膜ＢＭおよび導体膜ＭＬを研磨して除去する。

この研磨においては、エッジ部ＥＤ上に形成されたバリアメタル膜ＢＭおよび導体膜ＭＬを除去する際には、図９にラインＬ２で示す部分まで研磨を行う。なお、層間絶縁膜４の研磨の場合と同様に、研磨に際してはスラリを使用する。

ここで、ラインＬ２が半導体基板１の主面となす角度は、０°よりも大きく３０°以下に設定され、基本的にはエッジ部ＥＤの角度と同じ程度に設定される。

また、研磨深さは、層間絶縁膜４上のバリアメタル膜ＢＭおよび導体膜ＭＬが層間絶縁膜４の主面に対して段差を有さず、層間絶縁膜４と一体化した構成となるように設定すればよく、エッジ部ＥＤが露出するまで研磨すれば目的は達するが、層間絶縁膜４の傾斜端面４Ｓおよびエッジ部ＥＤを多少研磨するように設定することで、確実に目的の構成を得ることができる。

エッジ部ＥＤに形成されたバリアメタル膜ＢＭおよび導体膜ＭＬを研磨した後は、図１０に示す工程において、研磨ドラムＲＤがバリアメタル膜ＢＭおよび導体膜ＭＬに接触する角度を変えて、最外周面ＴＰに形成されたバリアメタル膜ＢＭおよび導体膜ＭＬを除去する。

この場合は、最外周面ＴＰが研磨されるほど研磨を進める必要はないが、最外周面ＴＰが多少研磨されても問題はない。

図１１には、半導体基板１の端縁部上のバリアメタル膜ＢＭおよび導体膜ＭＬを全て除去した状態を示す。
図１１におけるエッジ部ＥＤの傾斜角度は、図６に示した角度αと同程度であり、バリアメタル膜ＢＭおよび導体膜ＭＬだけでなく、層間絶縁膜４の傾斜端面４Ｓおよびエッジ部ＥＤも研磨することで、バリアメタル膜ＢＭおよび導体膜ＭＬのそれぞれの傾斜端面ＢＭＳおよび導体膜ＭＬＳ、層間絶縁膜４の傾斜端面４Ｓの傾斜角度と半導体基板１のエッジ部ＥＤの傾斜角度とが一致するとともに、層間絶縁膜４の傾斜端面４Ｓの先端位置と半導体基板１のエッジ部ＥＤの起点位置とがほぼ一致することとなる。

このため、層間絶縁膜４が半導体基板１の主面に対して段差を有さず、両者が一体化した構成となる。

また、導体膜ＭＬの傾斜端面ＭＬＳの先端位置とバリアメタル膜ＢＭの傾斜端面ＢＭＳの起点位置とがほぼ一致し、バリアメタル膜ＢＭの傾斜端面ＢＭＳの先端位置と層間絶縁膜４の傾斜端面４Ｓの起点位置とがほぼ一致するので、バリアメタル膜ＢＭおよび導体膜ＭＬも、それぞれの傾斜端面ＢＭＳおよびＭＬＳが下部層の主面に対して段差を有さず、３者が一体化した構成となる。

ここで、導体膜ＭＬの傾斜端面ＭＬＳの先端位置とは、バリアメタル膜ＢＭの上主面と導体膜ＭＬの傾斜端面ＭＬＳとが接触する位置であり、層間絶縁膜４の傾斜端面４Ｓの起点位置とは、層間絶縁膜４の上主面と傾斜端面４Ｓとが交わる位置である。

従って、層間絶縁膜４としてＳｉＯＣ膜等の、いわゆるＬｏｗ−ｋ膜を使用し、当該層間絶縁膜４上にバリアメタル膜ＢＭおよび導体膜ＭＬを形成した場合でも、ＣＭＰ処理に際してバリアメタル膜ＢＭおよび導体膜ＭＬが剥離することを防止できる。

半導体基板１の端縁部に形成されたバリアメタル膜ＢＭおよび導体膜ＭＬの除去が終了した後は、ＣＭＰ処理により、半導体基板１の素子形成主面上のバリアメタル膜ＢＭおよび導体膜ＭＬを除去することで、図１２に示すように内面がバリアメタル膜ＢＭで覆われたホール４ｂ内にタングステンが充填されたコンタクト部４ａを得る。

次に、図１３に示す工程において、例えばＣＶＤ法により層間絶縁膜４の主面全面を覆うようにＳｉＮ（窒化シリコン）膜を形成してエッチングストッパ膜ＥＳを設ける。

その後、エッチングストッパ膜ＥＳ上に、例えばプラズマＣＶＤ法によりＳｉＯＣ膜を形成して層間絶縁膜５を設ける。

層間絶縁膜５は、層間絶縁膜４の全面に渡って形成されるとともに、図１４に示すように半導体基板１の端縁部上にも形成される。

そこで、図１４に示すように、研磨ドラムＲＤを用いて半導体基板１の端縁部に形成された層間絶縁膜５を研磨して除去する。なお、層間絶縁膜５の下にはエッチングストッパ膜ＥＳが存在しているが、層間絶縁膜５に比べて薄い膜であるので、図示は省略している。

この研磨においては、エッジ部ＥＤ上に形成された層間絶縁膜５を除去する際には、図１４にラインＬ３で示す部分まで研磨を行う。なお、層間絶縁膜４の研磨の場合と同様に、研磨に際してはスラリを使用する。

ここで、ラインＬ３が半導体基板１の主面となす角度は、０°よりも大きく３０°以下に設定され、基本的にはエッジ部ＥＤの角度と同じ程度に設定される。

また、研磨深さは、層間絶縁膜４上の層間絶縁膜５が層間絶縁膜４の主面に対して段差を有さず、層間絶縁膜４と一体化した構成となるように設定すればよく、エッジ部ＥＤが露出するまで研磨すれば目的は達するが、層間絶縁膜４の傾斜端面４Ｓおよびエッジ部ＥＤを多少研磨するように設定することで、確実に目的の構成を得ることができる。

エッジ部ＥＤに形成された層間絶縁膜５を研磨した後は、図１５に示す工程において、研磨ドラムＲＤが層間絶縁膜５に接触する角度を変えて、最外周面ＴＰに形成された層間絶縁膜５を除去する。

この場合は、最外周面ＴＰが研磨されるほど研磨を進める必要はないが、最外周面ＴＰが多少研磨されても問題はない。

図１６には、半導体基板１の端縁部上の層間絶縁膜５を全て除去した状態を示す。
図１６におけるエッジ部ＥＤの傾斜角度は、図６に示した角度αと同程度であり、層間絶縁膜５だけでなく、層間絶縁膜４の傾斜端面４Ｓおよびエッジ部ＥＤも研磨することで、層間絶縁膜５および４のそれぞれの傾斜端面５Ｓおよび４Ｓの傾斜角度と、半導体基板１のエッジ部ＥＤの傾斜角度とが一致するとともに、層間絶縁膜４の傾斜端面４Ｓの先端位置と半導体基板１のエッジ部ＥＤの起点位置とがほぼ一致することとなる。このため、層間絶縁膜４が半導体基板１の主面に対して段差を有さず、両者が一体化した構成となる。

また、層間絶縁膜５の傾斜端面５Ｓの先端位置と層間絶縁膜４の傾斜端面４Ｓの起点位置とがほぼ一致するので、層間絶縁膜５の傾斜端面５Ｓが層間絶縁膜４の主面に対して段差を有さず、両者が一体化した構成となる。

従って、層間絶縁膜４および５としてＳｉＯＣ膜等の、いわゆるＬｏｗ−ｋ膜を使用して積層した場合でも、ＣＭＰ処理に際して層間絶縁膜４および５が剥離することを防止できる。

ここで、層間絶縁膜５の傾斜端面５Ｓの先端位置とは、層間絶縁膜４の上主面と層間絶縁膜５の傾斜端面５Ｓとが接触する位置である。

なお、第１層の層間絶縁膜である層間絶縁膜４には、必ずしもＬｏｗ−ｋ膜を使用せずとも良く、例えば、ＴＥＯＳ（tetra ethyl orthosilicate）を用いて形成されたシリコン酸化膜（ＴＥＯＳ酸化膜）を使用しても良い。また、層間絶縁膜５以上の層間絶縁膜は、ＳｉＯＣ膜に限定されるものではなく、比誘電率２．９以下（現状で比誘電率が最も低い絶縁膜としては比誘電率１．５程度を想定しているが、本発明はこれ以下の絶縁膜に対しても有効である）のＬｏｗ−ｋ膜であれば良い。

半導体基板１の端縁部に形成された層間絶縁膜５（およびエッチングストッパ膜ＥＳ）の除去が終了した後は、ＣＭＰ処理により、半導体基板１の素子形成主面上の層間絶縁膜５を平坦化する。

その後は、図７〜図１２を用いて説明した工程と同様の工程を経ることで、図１７に示すように、層間絶縁膜５およびエッチングストッパ膜ＥＳを貫通してコンタクト部４ａに達する配線溝５ｂの内面がバリアメタル膜ＢＭで覆われ、その内部に銅（Ｃｕ）が充填された配線層５ａを得る。

また、図１３〜図１６を用いて説明した工程と同様の工程を経ることで、層間絶縁膜５上にエッチングストッパ膜ＥＳおよび層間絶縁膜６が積層された構成を得る。

なお、層間絶縁膜６中には、層間絶縁膜６およびエッチングストッパ膜ＥＳを貫通して配線層５ａに達するホール６ｂの内面がバリアメタル膜ＢＭで覆われ、その内部に銅が充填されたコンタクト部６ａが形成され、層間絶縁膜６上にもさらに層間絶縁膜が形成され、その内部には、コンタクト部や配線層が形成されて多層配線構造の半導体装置が完成するが、それらの製造方法は図７〜図１６を用いて説明した工程と同様の工程の繰り返しであるので、図示および説明は省略する。

層間絶縁膜６以上の層間絶縁膜中には、いわゆるデュアルダマシン法により配線層とコンタクト部とが同時に形成されるが、デュアルダマシン法は周知の技術であるので、説明は省略する。

なお、デュアルダマシン法以外の方法で配線層およびコンタクト部を形成しても良く、配線層もＣｕに限定されるものではなく、最上層の配線層を、例えばアルミニウム（Ａｌ）で構成しても良い。

ここで、ソース・ドレイン層３４との接続部分にタングステンを使用する理由の１つには、電気抵抗が低いということが挙げられ、また、バリアメタル膜としてＴａＮや、ＴｉＮ、Ｔａ、Ｔｉ等を使用するのは、タングステンと酸化シリコンとの密着性が低いので、両者と密着性の良いこれらの金属を使用して、密着性を改善するためである。また、配線層に銅を使用するのは、アルミニウムに比べて電気抵抗が低いためである。また、アルミニウムは、酸化シリコンとの密着性が良いのでバリアメタル膜が不要であるという利点や、低融点であるので形成が容易という利点がある。

以上説明した本発明に係る半導体装置の製造方法を使用することで、半導体基板１の素子形成主面上には、半導体基板１の平面図である図１８に示すように、半導体チップ領域ＳＲ内に多層配線構造の半導体装置が複数形成されることになり、それらをチップ単位に分割することで、複数の半導体チップを得ることができる。

なお、図１８に示すように、ウエハ段階の最終工程に至るまで、半導体基板１の少なくとも素子形成主面側の端縁部にはエッジ部ＥＤが存在している。なお、エッジ部ＥＤは最外周面ＴＰから５ｍｍ程度の領域内に配設されることになる。

＜Ｂ．効果＞
以上説明した本発明に係る実施の形態の半導体装置の製造方法においては、ＣＭＰ処理の対象となる絶縁膜および導体膜等の研磨対象膜が、半導体基板１の端縁部にも形成されている場合、ＣＭＰ処理に先立って当該端縁部の研磨対象膜を機械的に研磨するが、この研磨においては、半導体基板１の主面となす角度αが０°よりも大きく３０°以下となるように研磨面を設定し、かつ研磨対象膜が下部層の主面に対して段差を有さず、下部層と研磨対象膜とが一体化した構成となるように研磨深さを設定する。

この結果、研磨対象膜に対して面内方向の応力が加わりにくくなるので、層間絶縁膜としてＳｉＯＣ膜等の、いわゆるＬｏｗ−ｋ膜を使用した場合でも、ＣＭＰ処理に際して当該層間絶縁膜が剥離することを防止できる。

なお、研磨ドラムを用いた機械的な研磨方法は、いわゆるベベル研磨と呼称される半導体基板のベベル加工に使用される研磨方法であり、技術的に確立されているので、それをエッジ研磨に転用することで、容易にエッジ研磨を実行することができるという利点がある。

＜Ｃ．エッジ研磨方法の変形例＞
以上説明した実施の形態においては、エッジ研磨の方法として、円筒状のドラムの側面に研磨布を貼り付けた研磨ドラムを用いて半導体基板１の端縁部を研磨する方法を説明したが、エッジ研磨の方法はこれに限定されるものではない。

例えば、図１９に示されるように、平面部に研磨布ＰＰを貼り付けた研磨台ＢＤを半導体基板１の端縁部に押し当て、半導体基板１の主面に対して交差する方向に揺動させるとともに、半導体基板１を面内回転させることで、半導体基板１の端縁部に形成された層間絶縁膜４等の膜を研磨しても良い。

この場合も、図１９にラインＬ１で示す部分まで研磨を行い、層間絶縁膜４だけでなく半導体基板１の一部も除去する。

ベベル部ＢＶ１上に形成された層間絶縁膜４を研磨した後は、研磨台ＢＤが層間絶縁膜４に接触する角度を変えて、最外周面ＴＰに形成された層間絶縁膜４を除去する。

なお、研磨に際してスラリを研磨部分に供給しながら行うことは研磨ドラムを使用する場合と同じである。

この方法を採用した場合、研磨深さの制御が容易であるとともに、より平坦な研磨面を得ることができる。

また、エッジ研磨の方法としては、図２０に示されるように、砥粒粉が埋め込まれた研磨テープＴＡを半導体基板１の端縁部に押し当て、半導体基板１の主面に対して交差する方向に揺動させるとともに、半導体基板１を面内回転させることで、半導体基板１の端縁部に形成された層間絶縁膜４等の膜を研磨しても良い。

研磨テープＴＡの両端はそれぞれテープリールＴＲに巻き付けられており、研磨テープＴＡは研磨を所定時間実行するごとに一方のテープリールＴＲに所定量巻き取られる構成を採っており、長時間に渡って研磨能力を維持できる構成となっている。

この場合も、図２０にラインＬ１で示す部分まで研磨を行い、層間絶縁膜４だけでなく半導体基板１の一部も除去する。

ベベル部ＢＶ１上に形成された層間絶縁膜４を研磨した後は、研磨テープＴＡが層間絶縁膜４に接触する角度を変えて、最外周面ＴＰに形成された層間絶縁膜４を除去する。

この方法を採用した場合、研磨深さの制御が容易であるとともに、スラリを供給する必要がないので、研磨作業が簡略化される。

以上説明したエッジ研磨は、機械的な手法で研磨を行う方法であったが、以下に説明するように化学的な手法で研磨を行っても良い。

すなわち、図２１に示されるように、反応性ガスのプラズマＰＬを発生させる反応室ＲＣと半導体基板１を収容する処理室ＰＣとの間にシールドＳＨを設け、当該シールドＳＨにはプラズマＰＬの一部、あるいはイオンを通過させる開口部ＯＰを有する構成とする。

処理室ＰＣ内では半導体基板１が回転台ＲＳ上に搭載され、半導体基板１の端縁部がシールドＳＨの近傍に位置するように配設される。

回転台ＲＳは半導体基板１を搭載して面内回転することが可能であるとともに、回転軸を所望の角度に傾けることができ、半導体基板１の端縁部、例えばベベル部ＢＶ１が開口部ＯＰに対して対面するように配置することができる。

このように配置された半導体基板１に対して、シールドＳＨの開口部ＯＰを介して反応性ガスのプラズマＰＬの一部、あるいは反応性ガスのイオンが供給されると、開口部ＯＰに対面するベベル部ＢＶ１上に形成された層間絶縁膜４等の膜が、ドライエッチングにより除去される。

ここで、使用する反応性ガスは除去する膜の材質によって選択すれば良く、ＳｉＯＣ膜やシリコン酸化膜に対してはＣＦ₄やＣ₂Ｆ₆を使用することができる。なお、各種エッチング対象に対する反応性ガスの選択に際しては、周知の情報を利用すれば良い。

なお、半導体基板１にイオンを引きつけるバイアス電圧を印加することで、異方性ドライエッチングを行うことができる。

ベベル部ＢＶ１上に形成された層間絶縁膜４を除去した後は、回転台ＲＳの傾き角度を変えて、最外周面ＴＰが開口部ＯＰに対面するように配置して、最外周面ＴＰに形成された層間絶縁膜４を除去する。

ドライエッチング技術は確立された技術であるので、確実に層間絶縁膜４を除去できるとともに、比較的制御性良く半導体基板１をエッチングすることができる。

また、化学的な手法によるエッジ研磨としては、図２２に示されるように、ウエットエッチングを使用することもできる。

すなわち、図２２に示されるように、半導体基板１の端縁部に対してエッチング液の噴射角度が変更可能なノズルＮＺからエッチング液を局所的に噴射することで、半導体基板１の端縁部に形成された層間絶縁膜４等の膜を除去することも可能である。

ここで、使用するエッチング液は除去する膜の材質によって選択すれば良く、ＳｉＯＣ膜やシリコン酸化膜に対してはフッ酸（ＨＦ）やフッ化アンモニウム、シリコンに対してはフッ酸および硝酸の混合液を使用することができる。なお、各種エッチング対象に対するエッチング液の選択に際しては、周知の情報を利用すれば良い。

ベベル部ＢＶ１上に形成された層間絶縁膜４を除去した後は、ノズルＮＺの傾き角度を変えて、最外周面ＴＰに対してエッチング液を噴射し、最外周面ＴＰに形成された層間絶縁膜４を除去する。

ウエットエッチング技術は確立された技術であるので、確実に層間絶縁膜４を除去できるとともに、エッチング装置が比較的簡便な構成で済むという利点がある。

本発明に係る実施の形態の半導体装置の製造工程を説明する断面図である。 本発明に係る実施の形態の半導体装置の製造工程を説明する断面図である。 本発明に係る実施の形態の半導体装置の製造工程を説明する断面図である。 本発明に係る実施の形態の半導体装置の製造工程を説明する断面図である。 本発明に係る実施の形態の半導体装置の製造工程を説明する断面図である。 本発明に係る実施の形態の半導体装置の製造工程を説明する断面図である。 本発明に係る実施の形態の半導体装置の製造工程を説明する断面図である。 本発明に係る実施の形態の半導体装置の製造工程を説明する断面図である。 本発明に係る実施の形態の半導体装置の製造工程を説明する断面図である。 本発明に係る実施の形態の半導体装置の製造工程を説明する断面図である。 本発明に係る実施の形態の半導体装置の製造工程を説明する断面図である。 本発明に係る実施の形態の半導体装置の製造工程を説明する断面図である。 本発明に係る実施の形態の半導体装置の製造工程を説明する断面図である。 本発明に係る実施の形態の半導体装置の製造工程を説明する断面図である。 本発明に係る実施の形態の半導体装置の製造工程を説明する断面図である。 本発明に係る実施の形態の半導体装置の製造工程を説明する断面図である。 本発明に係る実施の形態の半導体装置の製造工程を説明する断面図である。 本発明に係る実施の形態の半導体装置の製造方法により、多層配線構造の半導体装置が形成された半導体基板を示す平面図である。 エッジ研磨方法の変形例を説明する図である。 エッジ研磨方法の変形例を説明する図である。 エッジ研磨方法の変形例を説明する図である。 エッジ研磨方法の変形例を説明する図である。

符号の説明

１ 半導体基板、４，５，６ 層間絶縁膜、４Ｓ，５Ｓ 傾斜端面、ＥＤ エッジ部、ＭＬ 導体膜、ＢＭ バリアメタル膜。

Claims (11)

1. 半導体基板上に層間絶縁膜を間に介して配線層が多層に配設された多層配線構造の半導体装置の製造方法であって、
   (ａ)前記半導体基板の上方に前記層間絶縁膜を形成する工程と、
   (ｂ)前記層間絶縁膜上に導体膜を形成して前記配線層を形成する工程と、を備え、
   前記工程(ａ)は、
   (ａ−１)前記半導体基板の端縁部において、半導体素子が形成される素子形成主面側の前記層間絶縁膜および前記半導体基板の一部を除去して、当該除去の結果得られる前記層間絶縁膜の端面および前記半導体基板のエッジ部を少なくとも含んで構成される面が、前記素子形成主面に対して０°よりも大きく３０°以下の角度の傾斜を有するように加工する工程を含み、
   前記工程(ｂ)は、
   (ｂ−１)前記端縁部において、前記素子形成主面側の少なくとも前記導体膜の一部を除去して、当該除去の結果得られる前記導体膜の端面、前記層間絶縁膜の端面および前記半導体基板のエッジ部を少なくとも含んで構成される面が、前記素子形成主面に対して０°よりも大きく３０°以下の角度の傾斜を有するように加工する工程を含む、半導体装置の製造方法。
2. 前記工程(ａ−１)は、
   機械的な研磨により前記層間絶縁膜および前記半導体基板を除去する工程を含み、
   前記工程(ｂ−１)は、
   前記機械的な研磨により少なくとも前記導体膜を除去する工程を含む、請求項１記載の半導体装置の製造方法。
3. 前記機械的な研磨は、
   シリカ、酸化アルミナおよびセリアから選択される砥粒を含むスラリを研磨部分に供給しながら研磨部材により研磨を行う、請求項２記載の半導体装置の製造方法。
4. 前記機械的な研磨は、シリカ、酸化アルミナおよびセリアから選択される砥粒を含むテープ状の研磨部材により研磨を行う、請求項２記載の半導体装置の製造方法。
5. 前記工程(ａ−１)は、
   ドライエッチングにより前記層間絶縁膜および前記半導体基板を除去する工程を含み、
   前記工程(ｂ−１)は、
   前記ドライエッチングにより少なくとも前記導体膜を除去する工程を含む、請求項１記載の半導体装置の製造方法。
6. 前記工程(ａ−１)は、
   ウエットエッチングにより前記層間絶縁膜および前記半導体基板を除去する工程を含み、
   前記工程(ｂ−１)は、
   前記ウエットエッチングにより少なくとも前記導体膜を除去する工程を含む、請求項１記載の半導体装置の製造方法。
7. 前記工程(ａ)は、
   前記層間絶縁膜を比誘電率２．９以下の絶縁膜で形成する工程を含む、請求項１ないし請求項６の何れかに記載の半導体装置の製造方法。
8. 前記工程(ｂ)は、
   前記導体膜をＴａ、ＴａＮ、Ｔｉ、ＴｉＮ、Ｗ、ＡｌおよびＣｕから選択される１種類の材料で構成される単層膜、あるいは複数の材料で構成される多層膜として形成する工程を含む、請求項１ないし請求項７の何れかに記載の半導体装置の製造方法。
9. 層間絶縁膜を間に介して配線層が多層に配設された多層配線構造の半導体装置を有した半導体基板であって、
   前記半導体基板の端縁部において、半導体素子が形成される素子形成主面側の前記層間絶縁膜の端面および前記半導体基板のエッジ部を少なくとも含んで構成される一面が、前記素子形成主面に対して０°よりも大きく３０°以下の角度の傾斜を有する半導体基板。
10. 前記層間絶縁膜は、前記半導体基板上に配設される第１層の層間絶縁膜であって、
    前記第１層の層間絶縁膜の傾斜端面の先端位置と、前記エッジ部の傾斜面の起点位置とがほぼ一致する、請求項９記載の半導体基板。
11. 前記層間絶縁膜の下に配設された下部層をさらに備え、
    前記半導体基板の前記端縁部において、前記層間絶縁膜の下部層の端面が、前記素子形成主面に対して０°よりも大きく３０°以下の角度の傾斜を有して前記一面を構成し、
    前記層間絶縁膜の傾斜端面の先端位置と、前記下部層の傾斜端面の起点位置とがほぼ一致する、請求項９記載の半導体基板。
    

Images