[go: up one dir, main page]

JP2007288180A - 配線構造、多層配線基板および電子装置 - Google Patents

配線構造、多層配線基板および電子装置 Download PDF

Info

Publication number
JP2007288180A
JP2007288180A JP2007076797A JP2007076797A JP2007288180A JP 2007288180 A JP2007288180 A JP 2007288180A JP 2007076797 A JP2007076797 A JP 2007076797A JP 2007076797 A JP2007076797 A JP 2007076797A JP 2007288180 A JP2007288180 A JP 2007288180A
Authority
JP
Japan
Prior art keywords
signal line
differential signal
reference potential
general
differential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007076797A
Other languages
English (en)
Inventor
Masanao Kabumoto
正尚 株元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2007076797A priority Critical patent/JP2007288180A/ja
Publication of JP2007288180A publication Critical patent/JP2007288180A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】平衡伝送経路と不平衡伝送経路とが混在する多層配線基板において、双方の特性インピーダンスを容易に整合させ、配線密度が高く、半導体素子の高速動作に対応可能な多層配線基板を提供すること。
【解決手段】一般信号線1と、互いに波形が反転した差動信号をそれぞれ伝送する一対の信号配線から成る差動信号線2と、一般信号線1および差動信号線2に間隔をあけて配置され、差動信号線2と電磁結合する部位に非形成部を有する基準電位層4と、を具備する。
【選択図】図1

Description

本発明は、高速で動作する半導体素子および光半導体素子等の電子部品を接続するのに好適な差動信号線を有する配線構造、およびそれを用いた多層配線基板、ならびに電子装置に関するものであり、特に差動信号線と一般信号線とを備えた配線構造、多層配線基板および電子装置に関するものである。
従来、マイクロプロセッサやASIC(Application Specific Integrated Circuit)等に代表される半導体素子をはじめとする電子部品が多層配線基板に搭載され、電子装置として使用される。情報処理能力の向上の要求が高まる中で、半導体素子の動作速度の高速化が進んでいるため、多層配線基板の内部配線のうちの信号配線について、特性インピーダンスの整合や信号配線間のクロストークノイズの低減等の電気特性の向上が求められてきた。
このような要求に対応するために、信号配設の線路構造として、ストリップ線路構造やマイクロストリップ線路構造が用いられるようになっている。マイクロストリップ線路構造は、信号配線の上または下に絶縁層を介して広面積の接地(グランド)導体層を具備する構造である。ストリップ線路構造は、信号配線の上下に絶縁層を介して広面積の接地(グランド)導体層を具備する構造である。
近年の半導体素子のさらなる高速化に対応して数GHz程度の高周波信号を伝送するようになった。高周波信号の伝送には不平衡伝送経路と平衡伝送経路との2つの方法がある。不平衡伝送経路は、接地導体層と単一の信号配線(一般信号線)で高周波信号を伝送するものである。また、平衡伝送経路は、接地導体層と略平行な2本の信号配線(差動信号線)で高周波信号を伝送するものである。この差動信号線では、反転信号と非反転信号との2相信号をそれぞれの信号配線に入力し、それぞれの差分を取って一つの信号と見なす。その結果、ノイズは相殺され、歪みの少ない信号を伝送することができ、より高速化が可能となる。その具体例が、特許文献1に記載されている。
特に、ASIC等の半導体素子を搭載する多層配線基板では、高性能化により多ピン化が加速している。多ピン化によるパッケージの大型化を抑制するため、ノイズ等が重大な影響を及ぼす信号の伝送に差動信号線を用い、その他の信号には従来からの一般信号線を用いることによって、1つの多層配線基板内に差動信号線と一般信号線とが混在して用いられるようになってきている。このような多層配線基板では、それぞれの伝送方式に合った、異なる特性インピーダンスに整合させる必要があり、一般的には一般信号線は50Ωに、差動信号線は100Ωに整合される。
一般的に、信号配線の特性インピーダンスの整合は、(1)信号配線幅の調整で行う方法と、(2)信号配線と接地導体層との間の絶縁層の厚さまたは誘電率の調整で行う方法がある。
信号配線幅の調整で特性インピーダンス整合を行なう方法では、差動信号線の配線幅よりも一般信号線の配線幅を大きくする必要があるので、配線密度を高くすることができないという問題があった。一方、絶縁層の厚みまたは誘電率の調整でインピーダンスの整合を行なう方法では、一つの絶縁層の厚みを全体的に変えることはできるが、実際には一つの絶縁層において部分的に厚みを変えることや絶縁層の材質を部分的に変えることが必要であり、そのようなことは現実的ではなく実施が非常に困難である。
このような問題を解決するために、特許文献2において、図5に断面図で示すような多層配線基板16が提案されている。最上層に形成した電源導体層18または接地導体層14と、最下層に形成した電源導体層18または接地導体層14との間で平衡伝送線路を形成する差動信号線12が配置された領域がある。また、差動信号線12と同一面に電源導体層18または接地導体層14を配置し、この電源導体層18または接地導体層14と最上下それぞれの電源導体層18または接地導体層14との間に一般信号線11を配置することにより不平衡伝送線路が垂直方向に積層された状態で配置された領域とを有する。
1つの多層配線基板16内の一般信号線11、差動信号線12および電源導体層18や接地導体層14の配置により、1つの絶縁層13において部分的に厚みを変えたり絶縁層13の材質を部分的に変えたりすることなくそれぞれのインピーダンスを整合させることができるという利点がある。
特開平2−240994号公報 特開2002−158452号公報
しかし、1つの差動信号線12を形成するのに少なくとも5層の絶縁層13を要するものであることから、多層配線基板16の厚みが厚くなり、多層配線基板に対する小型化の一つである薄型化に対応できないという問題点があった。
また、絶縁層の層数が多く多層配線基板の厚みが厚いと、多層配線基板の表面に形成された半導体素子接続用電極と多層配線基板の裏面に形成された外部接続用電極との間の電源インダクタンスが増大するため、半導体素子の高速動作を妨げてしまうという問題があった。
本発明は、上記従来の問題点を解決するために完成されたものであり、その目的は、平衡伝送経路と不平衡伝送経路とが混在する多層配線基板において、双方の特性インピーダンスを容易に整合させ、配線密度が高く、半導体素子の高速動作に対応可能な多層配線基板を提供することにある。
本発明の配線構造は、一般信号線と、互いに波形が反転した差動信号をそれぞれ伝送する一対の信号配線から成る差動信号線と、前記一般信号線および前記差動信号線に間隔をあけて配置され、前記差動信号線と電磁結合する部位に非形成部を有する基準電位層と、を具備することを特徴とする配線構造。
本発明の配線構造において好ましくは、前記基準電位層を平面視して、前記非形成部が前記差動信号線と重なることを特徴とする。
本発明の配線構造において好ましくは、前記一般信号線および前記差動信号線は同一面に形成されていることを特徴とする。
本発明の配線構造において好ましくは、前記非形成部は、複数のものが間隔をあけて配置されたものであることを特徴とする。
本発明の配線構造において好ましくは、前記複数の非形成部の各々は、前記差動信号線の延在方向に沿った長さが前記差動信号線で伝送される信号の波長の1/4以下であることを特徴とする。
本発明の配線構造において好ましくは、前記一般信号線および前記差動信号線に対して前記基準電位層と反対側に第二の基準電位層をさらに有することを特徴とする。
本発明の配線構造は、一般信号線と、互いに波形が反転した差動信号をそれぞれ伝送する一対の信号配線から成る差動信号線と、前記一般信号線および前記差動信号線に間隔をあけて配置された基準電位層とを具備しており、前記基準電位層を平面視したときに、前記差動信号線の面積に対する前記基準電位層の前記差動信号線と電磁結合する部位の面積の比率が、前記一般信号線の面積に対する前記基準電位層の前記一般信号線と電磁結合する部位の面積の比率よりも小さいことを特徴とする。
本発明の配線構造において好ましくは、前記基準電位層の前記差動信号線と電磁結合する部位の面積が、前記基準電位層と前記差動信号線との重なり面積であり、前記基準電位層の前記一般信号線と電磁結合する部位の面積が、前記基準電位層と前記一般信号線との重なり面積であることを特徴とする。
本発明の配線構造において好ましくは、前記一般信号線および前記差動信号線は同一面に形成されていることを特徴とする。
本発明の多層配線基板は、一般信号線と、互いに波形が反転した差動信号をそれぞれ伝送する一対の信号配線から成る差動信号線と、前記一般信号線および前記差動信号線に絶縁層を介して配置され、前記差動信号線と電磁結合する部位に非形成部を有する基準電位層と、を具備することを特徴とする。
本発明の多層配線基板において好ましくは、前記基準電位層を平面視して、前記非形成部が前記差動信号線と重なることを特徴とする。
本発明の多層配線基板において好ましくは、前記一般信号線および前記差動信号線は同一面に形成されていることを特徴とする。
本発明の多層配線基板において好ましくは、前記非形成部は、複数のものが間隔をあけて配置されたものであることを特徴とする。
本発明の多層配線基板において好ましくは、前記複数の非形成部の各々は、前記差動信号線の延在方向に沿った長さが前記差動信号線で伝送される信号の波長の1/4以下であることを特徴とする。
本発明の多層配線基板において好ましくは、前記一般信号線および前記差動信号線に対して前記基準電位層と反対側に絶縁層を介して第二の基準電位層をさらに有することを特徴とする。
本発明の多層配線基板は、一般信号線と、互いに波形が反転した差動信号をそれぞれ伝送する一対の信号配線から成る差動信号線と、前記一般信号線および前記差動信号線に絶縁層を介して配置された基準電位層とを具備しており、前記基準電位層を平面視したときに、前記差動信号線の面積に対する前記基準電位層の前記差動信号線と電磁結合する部位の面積の比率が、前記一般信号線の面積に対する前記基準電位層の前記一般信号線と電磁結合する部位の面積の比率よりも小さいことを特徴とする。
本発明の多層配線基板において好ましくは、前記基準電位層の前記差動信号線と電磁結合する部位の面積が、前記基準電位層と前記差動信号線との重なり面積であり、前記基準電位層の前記一般信号線と電磁結合する部位の面積が、前記基準電位層と前記一般信号線との重なり面積であることを特徴とする。
本発明の多層配線基板において好ましくは、前記一般信号線および前記差動信号線は同一面に形成されていることを特徴とする。
本発明の多層配線基板において好ましくは、上記本発明の多層配線基板と、前記一般信号線および前記差動信号線に電気的に接続された電子部品とを具備することを特徴とする。
本発明によれば、差動信号線と接地導体層との間の容量が小さくなり、差動信号線の特性インピーダンスが大きくなる。その結果、一般信号線および差動信号線と接地導体層との間に形成された絶縁層の厚みを大きく異ならせたり、差動信号線の配線幅よりも一般信号線の配線幅を大きくしたりすることなく、一般信号線および差動信号線それぞれの特性インピーダンスを整合させることができる。よって、配線密度を高く設計することが可能となる。
また、絶縁層の総数を少なくすることができ、多層配線基板の厚みを抑えることができる。その結果、多層配線基板に搭載された半導体素子の高速動作が可能となる。
また、接地導体層の開口部を複数の開口部が間隔をあけて配置された構造を採用すると、電流が接地導体層内を差動信号線と交差する方向に流れるための経路を開口部間に有する構造となるので、開口部による電源インダクタンスの上昇やそれに伴う電源ノイズの増大が抑えられ、半導体素子をより高速に動作させることができる。
また、上記構成において開口部の差動信号線の長さ方向に沿った長さが、差動信号線に伝送される信号の波長の1/4以下としたときには、差動信号線に伝送される信号が開口部から漏れてしまうことを抑えることができるので、高速信号の伝送をより良好なものとすることができる。
本発明の多層配線基板について以下に詳細に説明する。図1は本発明の多層配線基板の実施の形態の一例を示す図であり、図1(a)は本発明の多層配線基板の断面図、図1(b)は図1(a)における要部を上面から透視した要部拡大図である。これらの図において、1は一般信号線、2は差動信号線、2aは差動信号線2を成す第1の信号線路、2bは差動信号線2を成す第2の信号線路、3は絶縁層、4は基準電位層としての接地導体層、5は接地導体層4の中の非形成部(以下、開口部ともいう)、6は多層配線基板、7は表面配線である。
なお、本発明において基準電位層とは、いわゆる接地導体層や電源層を含み、基準電位に設定された導体層をいう。また、一般信号線は、単一の信号配線が基準電位層に対して一定間隔をあけて配置されたものであり、高周波信号を伝送する不平衡伝送経路を構成するものである。一方、差動信号線は、一定間隔をあけて略平行に並設された一対の信号配線から成り、基準電位層に対して、それぞれの信号配線が略同じ間隔をあけて配置されている。この差動信号線の一方の信号配線には非反転信号が入力され、他方の信号配線には反転信号が入力されて高周波信号を伝送する平衡伝送経路が構成される。この入力された反転信号と非反転信号との2相信号の差分を取って一つの信号と見なすことにより、ノイズは相殺され、歪みの少ない信号を伝送することができ、より高速化が可能となる。
また、本発明において、例えば、一般信号線は1GHz以下の信号を伝送し、差動信号線は2GHz以上の高周波信号を伝送する。
本発明の多層配線基板6は、多層基板を構成する絶縁層3間の同一面に配置された一般信号線1と差動信号線2とに上面視で重なるように絶縁層3を介して配置された接地導体層4を有し、接地導体層4は上面視で差動信号線2と重なる部分に開口部5を有することを特徴とするものである。
図1に示した実施形態では、図1(a)に示すように、絶縁層3bの上面に一般信号線1と、略平行に形成された2つの信号線2aおよび2bからなる差動信号線2とが形成されている。下方の絶縁層3bを介して一般信号線1および差動信号線2に対向させて広面積の接地導体層4が形成されている。図1(b)に示すように、接地導体層4は上面視で差動信号線2と重なる部分に開口部5(破線で示した領域)が形成されている。一般信号線1および差動信号線2の各信号配線と接地導体層4とでマイクロストリップ構造を構成している。多層配線基板6の表面には表面配線7が設けられている。上面には半導体素子等の電子部品を接続するための電極パッド7aが、下面には多層配線基板6を外部配線板に接続するための端子電極7bが設けられている。表面配線7、電極パッド7a、端子電極7b、一般信号線1、差動信号線2および接地導体層4は、絶縁層3を貫通する貫通導体(図示せず)で適宜に電気的に接続される。
この構造を採用した本発明の多層配線基板6では、差動信号線2に対向する接地導体層4の面積が小さくなることで差動信号線2と接地導体層4との間の容量が小さくなり、差動信号線2の特性インピーダンスが大きくなる。よって、一般信号線1および差動信号線2と接地導体層4との間に配置された絶縁層3(絶縁層3b)の厚みを同一にして、差動信号線2の配線幅よりも一般信号線1の配線幅を大きくすることなく一般信号線1および差動信号線2それぞれの特性インピーダンスを整合させることができる。
また、差動信号線2の配線幅よりも一般信号線1の配線幅を大きくする必要がないことから、いずれの配線の配線幅も同じく小さいものとすることができるので、配線密度を高く設計することが可能となる。
そして、一般信号線1と差動信号線2とを同一層に形成するとともに接地導体層4との間の絶縁層3(絶縁層3b)の厚みも同一とした状態で一般信号線1および差動信号線2の特性インピーダンスを整合できる。従来例のように、一般信号線1と差動信号線2とをそれぞれ垂直方向に異なる絶縁層3上に形成する必要がなく、一般信号線1および差動信号線2の上下に各1層ずつの2層の絶縁層3があれば良い簡単な構造である。多層配線基板6に不平衡伝送経路と平衡伝送経路との両方を形成しても、多層基板の厚みを増加させる必要がない。よって、電源インダクタンスの増大およびそれに伴う電源ノイズの増大がないので、多層配線基板6に搭載された半導体素子の高速動作が可能となる。
一般的に、一般信号線1の特性インピーダンスは50Ωに、差動信号線2の特性インピーダンスは100Ωに設定される場合が多い。絶縁層3bの比誘電率、絶縁層3bの厚み、一般信号線1や差動信号線2の幅および差動信号線2の信号線路2aと信号線路2bとの間隔に応じて開口部5の幅を設計することで、それぞれの特定インピーダンスを上記の好適な値に設定することが容易になる。
なお、図2に図1(a)と同様の断面図で示すように、一般信号線1および差動信号線2の上にも絶縁層3dを介して接地導体層4を形成したストリップ線路構造としてもよく、この場合は上方の接地導体層4にも同様に上面視で差動信号線2と重なる部分に開口部5を設ける。なお、この場合の上下の接地導体層4のうち一方は電源導体層であってもよい。また、図1に示した例では接地導体層4は一般信号線1および差動信号線2の下方に配置されているが、上方に接地導体層4を配置してもよい。
また、開口部5は、複数の開口部5が差動信号線2の長さ方向に沿って間隔をあけて配置されたものであるのが好ましい。これにより、電流が接地導体層4内を差動信号線2と交差する方向に流れるための経路を開口部5間に有する構造となるので、開口部5の形成による電源インダクタンスの上昇やそれに伴う電源ノイズの増大が抑えられ、搭載される半導体素子が高速で動作することができる。
複数の開口部5間の間隔は可能な限り小さい方が好ましい。これは、開口部5間の間隔の部分では接地導体層4と差動信号線2とが対向することからその間の容量が開口部5を設けた部分より大きくなり、この部分において差動信号線2のインピーダンスが低下するからである。なお、開口部5間の間隔を小さくすることによってこの部分の抵抗値が大きくなり、また電源インダクタンスの上昇を招いてしまうことがある。その場合には、図1(b)と同様の要部拡大図である図3に示すように、適当な抵抗値となるような間隔としておき、この間隔の部分の横にインピーダンス調整用の開口部5aを設けてインピーダンスを調整することで、差動信号線2のインピーダンスの低下の影響を最小に抑えることができる。
さらに、複数の開口部5の各々は、その開口部5と重なる差動信号線2の長さ方向に沿った開口部5の長さ(図1(b)に示す長さL)が、この差動信号線2に伝送される高周波信号の波長の1/4以下であることが好ましい。このことから、差動信号線2に伝送される信号が開口部5から漏れてしまうことを抑えることができるので、伝送される信号のロスを抑え高速信号の伝送をより良好なものとすることができる。
なお、図1(b)に示すように、差動信号線2が屈曲部を有し、接地導体層4にはこの屈曲部に重なる部分に開口部5が形成される場合は、差動信号線2の長さ方向に沿った開口部5の長さとは、屈曲部の外側の長い方(図1(b)に示す長さL1)である。
また、この例における開口部5は、図1に示すように差動信号線2を構成する一対の信号線2a・2bの各々に重なるように一対の開口部5が設けられているが、図4に図1(b)と同様の要部拡大図で示すように、1つの開口部5を一対の信号線2a・2bの両方に重なるように設けてもよい。
例えば、差動信号線2と接地導体層4との間の絶縁層3bの比誘電率が5.4で絶縁層3bの厚みが58μmの場合に、一般信号線1の線幅を50μmとし、厚みを10μmにすると、一般信号線1の特性インピーダンスは50Ωに整合される。このとき、差動信号線2を構成する一対の信号線2a・2bをいずれも線幅を50μm、厚みを10μmとし、配線間隔を150μmとして、差動信号線2の信号線2a・2bの各々に重なる一対の開口部5のそれぞれの幅を40μm〜95μmとすると、差動信号線2の特性インピーダンスは略100Ωに整合することができる。ここで、略100Ωとは通常のインピーダンス整合に求められる±5%の範囲にあることであり、95〜105Ωである。なお、この幅は、一対の開口部5のそれぞれを、上面視して開口部5の幅の中心を通る中心線と一対の信号線2a・2bのそれぞれの中心線とが重なるように配置した場合である。このとき接地導体層4に開口部5を設けないと、差動信号線2の特性インピーダンスは93Ωとなってしまう。
この例において差動信号線2を構成する一対の信号線2a・2bのそれぞれの線幅は同じ50μmで配線間隔のみを100μmとした場合は、一対の開口部5のそれぞれの幅を80μm〜160μmとすることで差動信号線2の特性インピーダンスを略100Ωに整合することができる。この場合は、開口部5の幅が150μm以上では図4に示すような一対の信号線2a・2bの両方に重なる1つの開口部5となり、150μmを超えると一対の開口部5が重なることとなる。例えば、幅が160μmの場合は一対の開口部5が互いに10μmずつ重なって幅が310μmの1つの開口部5となる。
また、上記の例において絶縁層3bの厚みを50μmとした場合は、一般信号線1の線幅を40μmとすると一般信号線1の特性インピーダンスは50Ωに整合される。同時に、差動信号線2を構成する一対の信号線2a・2bのそれぞれの線幅を同じく40μmとし、配線間隔を全て150μmとすると、差動信号線2の特性インピーダンスを略100Ωに整合するには開口部5の幅を15μm〜75μmに調整すればよい。
また、上記の例において一般信号線1および差動信号線2の線幅や配線間隔が同じで絶縁層3bの比誘電率が7.6の場合は、絶縁層3bの厚みを80μmとすると、一般信号線1の特性インピーダンスは50Ωに整合される。同時に、差動信号線2の特性インピーダンスを略100Ωに整合するには開口部5の幅を115μm〜260μmとすればよい。
このように開口部5の幅は、絶縁層3bの比誘電率および厚み、また差動信号線2の信号線2a・2bの線幅や配線間隔に応じて適宜設計すればよい。
また、開口部5の差動信号線2の長さ方向に沿った長さは、特性インピーダンスの値には関係しないが、上述したように差動信号線2に伝送される信号が開口部5から漏れてしまうことを抑えるためには差動信号線2で伝送する高周波信号の波長の1/4以下であることが好ましい。例えば、差動信号線2で伝送する信号の周波数が10GHzの場合には、開口部5の長さは3.2mm以下とするとよい。
開口部5間の間隔は、上述したように可能な限り小さくするのが好ましいが、0.3mm程度であれば、差動信号線2の長さ方向での部分的なインピーダンスの低下の影響も小さく、電源インダクタンスへの影響も小さい。また、インピーダンス調整用の開口部5aの大きさは、開口部5と同様に絶縁層3bの比誘電率および厚み、また差動信号線2の信号線2a・2bの線幅や配線間隔に応じて適宜設計すれば良い。開口部5aの差動信号線2の長さ方向に沿った長さは開口部5の間隔に等しいのが差動信号線2の長さ方向の全域でより確実に特性インピーダンスが整合される点で好ましい。
そして、このような本発明の多層配線基板6は、半導体素子収納用パッケージ等の電子部品収納用パッケージや電子部品搭載用基板、多数の半導体素子が搭載されるいわゆるマルチチップモジュールやマルチチップパッケージ、あるいはマザーボード等として使用される。また、この多層配線基板6にコイルインダクタ・クロスインダクタ・チップコンデンサまたは電解コンデンサ等といったものを取着して、電子回路モジュール等を構成することができる。そして、本発明の多層配線基板6に半導体素子などの電子部品を搭載し、電子部品と一般信号線1および差動信号線2とを電気的に接続することにより本発明の電子装置となる。
本発明の多層配線基板6における絶縁層3は、酸化アルミニウム質焼結体・窒化アルミニウム質焼結体・炭化珪素質焼結体・窒化珪素質焼結体・ムライト質焼結体・ガラスセラミックス等のセラミック材料、あるいはポリイミド・エポキシ樹脂・フッ素樹脂・ポリノルボルネンまたはベンゾシクロブテン等の有機絶縁材料からなるものである。有機絶縁材料からなる場合は、樹脂中にセラミック粉末の無機絶縁物粉末を分散させたり、ガラス繊維に有機絶縁材料を含浸させたりした複合絶縁材料としてもよい。
絶縁層3がセラミック材料の場合は、例えば以下のような従来周知のセラミックグリーンシート積層法を用いて作製することができる。すなわち、セラミック材料の原料粉末に適当な有機バインダや溶剤、必要に応じて分散剤や可塑剤等を添加し、ボールミル法等の混合方法により混合して作製したスラリーをドクターブレード法等の成形方法を採用してシート状となすことによってセラミックグリーンシートを得ることができる。
得られたセラミックグリーンシートを上下に積層し、この積層体を100〜800℃の温度で加熱して脱バインダした後、800〜1600℃の温度で焼成することによって製作される。絶縁層3が酸化アルミニウム質焼結体からなる場合は、還元性雰囲気中で1600℃の温度で焼成される。また、ガラスセラミックスからなる場合は、用いる配線導体に応じて、窒素雰囲気中または大気中で800〜1100℃の温度で焼成される。なお、還元性雰囲気や窒素雰囲気の場合は、加湿することにより脱バインダ性を高めることが行なわれる。
このときの、一般信号線1および差動信号線2、接地導体層4、表面配線7は、絶縁層3が酸化アルミニウム質焼結体からなる場合は、タングステン(W)・モリブデン(Mo)・モリブデンマンガン(Mo−Mn)の高融点金属粉末メタライズからなり、絶縁層3がガラスセラミックスからなる場合は、銅(Cu)・銀(Ag)または銀パラジウム(Ag−Pd)等の低融点金属粉末メタライズからなる。これらの金属粉末に適当な有機バインダや溶剤、必要に応じて分散剤等を添加混合し、ボールミル・三本ロールミル・プラネタリーミキサー等の混練手段により混練して金属ペーストを作製する。金属ペーストをセラミックグリーンシートに所定のパターンで印刷塗布し、これをセラミックグリーンシートの積層体とともに焼成することによって多層配線基板を形成することができる。
絶縁層3がセラミック材料の場合は、高周波の信号を伝送するためには比較的比誘電率の小さいガラスセラミックスおよび低抵抗の銅系や銀系メタライズを用いるのが好ましい。
また、絶縁層3が有機絶縁材料、例えばエポキシ樹脂等の熱硬化性樹脂から成る場合であれば、有機樹脂前駆体をスピンコート法もしくはカーテンコート法等により形成し、これを熱硬化処理することによって形成されるエポキシ樹脂等の有機樹脂から成る絶縁層3と、薄膜配線導体層とを交互に積層することによって製作される。
このときの薄膜配線導体層からなる一般信号線1および差動信号線2、接地導体層4、表面配線7は、銅(Cu)・銀(Ag)・ニッケル(Ni)・クロム(Cr)・チタン(Ti)・金(Au)またはニオブ(Nb)やそれらの合金等の金属材料により形成すればよく、例えばスパッタリング法・真空蒸着法またはめっき法により金属膜を形成した後、フォトリソグラフィ法により所定の配線パターンに形成することができる。あるいは、絶縁層3の上面に所定の配線パターン形状の開口部を有するマスクを形成しておいて金属膜を形成した後、マスクを除去することでも形成することができる。
これらの絶縁層3の厚みは、使用する材料の特性に応じて、要求される仕様に対応する機械的強度や電気的特性等の条件を満たすように適宣設定される。
なお、本発明は上記の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更を行なうことは何ら差し支えない。例えば、一般信号線1および差動信号線2は、図1および図2に示したマイクロストリップ線路構造およびストリップ線路構造の他にも、一般信号線や差動信号線が形成された絶縁層の同一面上に、これらと間隔を設けて(これらと絶縁されて)これらを挟むように電源配線層もしくは接地配線層を形成したコプレーナ線路構造としてもよい。
(a)は本発明の多層配線基板の実施の形態の一例を示す断面図であり、(b)は要部を上面から透視した要部拡大図である。 本発明の多層配線基板における他の実施の形態の一例を示す断面図である。 本発明の多層配線基板の実施の形態の一例の要部を上面から透視した要部拡大図である。 本発明の多層配線基板の実施の形態の一例の要部を上面から透視した要部拡大図である。 従来の多層配線基板の実施の形態の一例を示す断面図である。
符号の説明
1・・・・・・一般信号線
2・・・・・・差動信号線
2a,2b・・信号線路
3・・・・・・絶縁層
4・・・・・・接地導体層
5・・・・・・開口部
6・・・・・・多層配線基板
7・・・・・・表面配線

Claims (19)

  1. 一般信号線と、
    互いに波形が反転した差動信号をそれぞれ伝送する一対の信号配線から成る差動信号線と、
    前記一般信号線および前記差動信号線に間隔をあけて配置され、前記差動信号線と電磁結合する部位に非形成部を有する基準電位層と、
    を具備することを特徴とする配線構造。
  2. 前記基準電位層を平面視して、前記非形成部が前記差動信号線と重なることを特徴とする請求項1記載の配線構造。
  3. 前記一般信号線および前記差動信号線は同一面に形成されていることを特徴とする請求項1または請求項2記載の配線構造。
  4. 前記非形成部は、複数のものが間隔をあけて配置されたものであることを特徴とする請求項1乃至請求項3のいずれかに記載の配線構造。
  5. 前記複数の非形成部の各々は、前記差動信号線の延在方向に沿った長さが前記差動信号線で伝送される信号の波長の1/4以下であることを特徴とする請求項4記載の配線構造。
  6. 前記一般信号線および前記差動信号線に対して前記基準電位層と反対側に第二の基準電位層をさらに有することを特徴とする請求項1乃至請求項5のいずれかに記載の配線構造。
  7. 一般信号線と、
    互いに波形が反転した差動信号をそれぞれ伝送する一対の信号配線から成る差動信号線と、
    前記一般信号線および前記差動信号線に間隔をあけて配置された基準電位層とを具備しており、
    前記基準電位層を平面視したときに、前記差動信号線の面積に対する前記基準電位層の前記差動信号線と電磁結合する部位の面積の比率が、前記一般信号線の面積に対する前記基準電位層の前記一般信号線と電磁結合する部位の面積の比率よりも小さいことを特徴とする配線構造。
  8. 前記基準電位層の前記差動信号線と電磁結合する部位の面積が、前記基準電位層と前記差動信号線との重なり面積であり、前記基準電位層の前記一般信号線と電磁結合する部位の面積が、前記基準電位層と前記一般信号線との重なり面積であることを特徴とする請求項7記載の配線構造。
  9. 前記一般信号線および前記差動信号線は同一面に形成されていることを特徴とする請求項7または請求項8記載の配線構造。
  10. 一般信号線と、
    互いに波形が反転した差動信号をそれぞれ伝送する一対の信号配線から成る差動信号線と、
    前記一般信号線および前記差動信号線に絶縁層を介して配置され、前記差動信号線と電磁結合する部位に非形成部を有する基準電位層と、
    を具備することを特徴とする多層配線基板。
  11. 前記基準電位層を平面視して、前記非形成部が前記差動信号線と重なることを特徴とする請求項10記載の多層配線基板。
  12. 前記一般信号線および前記差動信号線は同一面に形成されていることを特徴とする請求項10または請求項11記載の多層配線基板。
  13. 前記非形成部は、複数のものが間隔をあけて配置されたものであることを特徴とする請求項10乃至請求項12のいずれかに記載の多層配線基板。
  14. 前記複数の非形成部の各々は、前記差動信号線の延在方向に沿った長さが前記差動信号線で伝送される信号の波長の1/4以下であることを特徴とする請求項13記載の多層配線基板。
  15. 前記一般信号線および前記差動信号線に対して前記基準電位層と反対側に絶縁層を介して第二の基準電位層をさらに有することを特徴とする請求項10乃至請求項14のいずれかに記載の多層配線基板。
  16. 一般信号線と、
    互いに波形が反転した差動信号をそれぞれ伝送する一対の信号配線から成る差動信号線と、
    前記一般信号線および前記差動信号線に絶縁層を介して配置された基準電位層とを具備しており、
    前記基準電位層を平面視したときに、前記差動信号線の面積に対する前記基準電位層の前記差動信号線と電磁結合する部位の面積の比率が、前記一般信号線の面積に対する前記基準電位層の前記一般信号線と電磁結合する部位の面積の比率よりも小さいことを特徴とする多層配線基板。
  17. 前記基準電位層の前記差動信号線と電磁結合する部位の面積が、前記基準電位層と前記差動信号線との重なり面積であり、前記基準電位層の前記一般信号線と電磁結合する部位の面積が、前記基準電位層と前記一般信号線との重なり面積であることを特徴とする請求項16記載の多層配線基板。
  18. 前記一般信号線および前記差動信号線は同一面に形成されていることを特徴とする請求項16または請求項17記載の多層配線基板。
  19. 請求項10乃至請求項18のいずれかに記載の多層配線基板と、前記一般信号線および前記差動信号線に電気的に接続された電子部品とを具備することを特徴とする電子装置。
JP2007076797A 2006-03-24 2007-03-23 配線構造、多層配線基板および電子装置 Pending JP2007288180A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007076797A JP2007288180A (ja) 2006-03-24 2007-03-23 配線構造、多層配線基板および電子装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006083154 2006-03-24
JP2007076797A JP2007288180A (ja) 2006-03-24 2007-03-23 配線構造、多層配線基板および電子装置

Publications (1)

Publication Number Publication Date
JP2007288180A true JP2007288180A (ja) 2007-11-01

Family

ID=38759606

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007076797A Pending JP2007288180A (ja) 2006-03-24 2007-03-23 配線構造、多層配線基板および電子装置

Country Status (1)

Country Link
JP (1) JP2007288180A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008109094A (ja) * 2006-09-29 2008-05-08 Sanyo Electric Co Ltd 素子搭載用基板および半導体モジュール
JP2010103537A (ja) * 2008-10-21 2010-05-06 Ever Techno Co Ltd 大容量信号伝送媒体用軟性印刷回路基板
JP2012195390A (ja) * 2011-03-16 2012-10-11 Canon Inc 積層型回路基板およびこれを搭載した電子機器
US8331104B2 (en) 2010-01-29 2012-12-11 Kabushiki Kaisha Toshiba Electronic device and circuit board
WO2013099286A1 (ja) * 2011-12-28 2013-07-04 パナソニック株式会社 多層配線基板
US8633395B2 (en) 2008-06-06 2014-01-21 National University Corporation Tohoku University Multilayer wiring board
CN105517327A (zh) * 2015-12-18 2016-04-20 山东海量信息技术研究院 一种用盲埋孔工艺实现过孔阻抗匹配的方法
JP2016100600A (ja) * 2014-11-26 2016-05-30 インテル コーポレイション 電子パッケージ用の電気インターコネクト
JP2016134430A (ja) * 2015-01-16 2016-07-25 日立金属株式会社 中継器
JP2016207834A (ja) * 2015-04-22 2016-12-08 京セラ株式会社 印刷配線板
CN116321696A (zh) * 2023-05-17 2023-06-23 深圳国人无线通信有限公司 一种pcb板

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008109094A (ja) * 2006-09-29 2008-05-08 Sanyo Electric Co Ltd 素子搭載用基板および半導体モジュール
US8633395B2 (en) 2008-06-06 2014-01-21 National University Corporation Tohoku University Multilayer wiring board
JP2010103537A (ja) * 2008-10-21 2010-05-06 Ever Techno Co Ltd 大容量信号伝送媒体用軟性印刷回路基板
US8331104B2 (en) 2010-01-29 2012-12-11 Kabushiki Kaisha Toshiba Electronic device and circuit board
JP2012195390A (ja) * 2011-03-16 2012-10-11 Canon Inc 積層型回路基板およびこれを搭載した電子機器
US9232653B2 (en) 2011-12-28 2016-01-05 Panasonic Intellectual Property Management Co., Ltd. Multilayer wiring board
WO2013099286A1 (ja) * 2011-12-28 2013-07-04 パナソニック株式会社 多層配線基板
JP2016100600A (ja) * 2014-11-26 2016-05-30 インテル コーポレイション 電子パッケージ用の電気インターコネクト
JP2016134430A (ja) * 2015-01-16 2016-07-25 日立金属株式会社 中継器
JP2016207834A (ja) * 2015-04-22 2016-12-08 京セラ株式会社 印刷配線板
CN105517327A (zh) * 2015-12-18 2016-04-20 山东海量信息技术研究院 一种用盲埋孔工艺实现过孔阻抗匹配的方法
CN116321696A (zh) * 2023-05-17 2023-06-23 深圳国人无线通信有限公司 一种pcb板
CN116321696B (zh) * 2023-05-17 2023-08-15 深圳国人无线通信有限公司 一种pcb板

Similar Documents

Publication Publication Date Title
JP2007288180A (ja) 配線構造、多層配線基板および電子装置
US20070222052A1 (en) Wiring structure, multilayer wiring board, and electronic device
JP2009111658A (ja) 多層配線基板
JP2009111132A (ja) 多層配線基板
JP2008311682A (ja) 配線基板
JP2005243864A (ja) 配線基板
JP2009004809A (ja) 配線基板
JP4349827B2 (ja) 配線基板
JP3825324B2 (ja) 多層配線基板
JP2004289094A (ja) 配線基板
JP4373752B2 (ja) 配線基板
JP3798959B2 (ja) 多層配線基板
JP4511294B2 (ja) 配線基板
JP4340131B2 (ja) 配線基板
JP2004253746A (ja) 配線基板
JP3692254B2 (ja) 多層配線基板
JP4601369B2 (ja) 配線基板
JP3825293B2 (ja) 多層配線基板
JP4557768B2 (ja) 半導体装置
JP2008186965A (ja) 多層配線基板およびその製造方法、並びに多層配線基板を用いた電子装置
JP2004259960A (ja) 配線基板
JP2001007518A (ja) 多層配線基板
JP3618061B2 (ja) 多層配線基板
JP5159229B2 (ja) 配線基板の製造方法
JP2001127385A (ja) 多層配線基板