JP2007288144A - Process for manfacturing multilayer ceramic electronic component - Google Patents
Process for manfacturing multilayer ceramic electronic component Download PDFInfo
- Publication number
- JP2007288144A JP2007288144A JP2007032598A JP2007032598A JP2007288144A JP 2007288144 A JP2007288144 A JP 2007288144A JP 2007032598 A JP2007032598 A JP 2007032598A JP 2007032598 A JP2007032598 A JP 2007032598A JP 2007288144 A JP2007288144 A JP 2007288144A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- dielectric
- multilayer ceramic
- electrode
- electrode precursor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 38
- 238000000034 method Methods 0.000 title description 15
- 239000000843 powder Substances 0.000 claims abstract description 92
- 239000002243 precursor Substances 0.000 claims abstract description 86
- 239000002245 particle Substances 0.000 claims abstract description 61
- 239000004020 conductor Substances 0.000 claims abstract description 11
- 238000010030 laminating Methods 0.000 claims abstract description 11
- 238000010304 firing Methods 0.000 claims description 24
- 238000004519 manufacturing process Methods 0.000 claims description 18
- 238000003475 lamination Methods 0.000 claims description 4
- 238000003825 pressing Methods 0.000 claims description 4
- 229910052705 radium Inorganic materials 0.000 claims description 2
- 230000007847 structural defect Effects 0.000 abstract description 19
- 239000010410 layer Substances 0.000 description 188
- 239000003985 ceramic capacitor Substances 0.000 description 34
- 239000000463 material Substances 0.000 description 20
- 238000005245 sintering Methods 0.000 description 18
- 239000000203 mixture Substances 0.000 description 9
- 239000011230 binding agent Substances 0.000 description 8
- 230000007423 decrease Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 239000003973 paint Substances 0.000 description 8
- 238000005452 bending Methods 0.000 description 7
- 239000002994 raw material Substances 0.000 description 7
- 239000003981 vehicle Substances 0.000 description 7
- 229920002799 BoPET Polymers 0.000 description 6
- 230000007547 defect Effects 0.000 description 6
- 229910000990 Ni alloy Inorganic materials 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 230000032798 delamination Effects 0.000 description 5
- 239000002003 electrode paste Substances 0.000 description 5
- 238000002474 experimental method Methods 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 229910052759 nickel Inorganic materials 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 229910052788 barium Inorganic materials 0.000 description 4
- 239000010953 base metal Substances 0.000 description 4
- 229910052791 calcium Inorganic materials 0.000 description 4
- 239000002131 composite material Substances 0.000 description 4
- 238000011156 evaluation Methods 0.000 description 4
- 239000003960 organic solvent Substances 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 238000011282 treatment Methods 0.000 description 4
- 229910000881 Cu alloy Inorganic materials 0.000 description 3
- YXFVVABEGXRONW-UHFFFAOYSA-N Toluene Chemical compound CC1=CC=CC=C1 YXFVVABEGXRONW-UHFFFAOYSA-N 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 238000001035 drying Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 2
- 101100513612 Microdochium nivale MnCO gene Proteins 0.000 description 2
- 229910001252 Pd alloy Inorganic materials 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 2
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 2
- 229910002113 barium titanate Inorganic materials 0.000 description 2
- 150000004649 carbonic acid derivatives Chemical class 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000007606 doctor blade method Methods 0.000 description 2
- 150000004679 hydroxides Chemical class 0.000 description 2
- 238000004898 kneading Methods 0.000 description 2
- 150000002823 nitrates Chemical class 0.000 description 2
- 150000002902 organometallic compounds Chemical class 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000005488 sandblasting Methods 0.000 description 2
- 230000035882 stress Effects 0.000 description 2
- 229910052712 strontium Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 239000003232 water-soluble binding agent Substances 0.000 description 2
- 229910052726 zirconium Inorganic materials 0.000 description 2
- OAYXUHPQHDHDDZ-UHFFFAOYSA-N 2-(2-butoxyethoxy)ethanol Chemical compound CCCCOCCOCCO OAYXUHPQHDHDDZ-UHFFFAOYSA-N 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 239000001856 Ethyl cellulose Substances 0.000 description 1
- ZZSNKZQZMQGXPY-UHFFFAOYSA-N Ethyl cellulose Chemical compound CCOCC1OC(OC)C(OCC)C(OCC)C1OC1C(O)C(O)C(OC)C(CO)O1 ZZSNKZQZMQGXPY-UHFFFAOYSA-N 0.000 description 1
- 229910052688 Gadolinium Inorganic materials 0.000 description 1
- 239000004372 Polyvinyl alcohol Substances 0.000 description 1
- 229910052771 Terbium Inorganic materials 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- WUOACPNHFRMFPN-UHFFFAOYSA-N alpha-terpineol Chemical compound CC1=CCC(C(C)(C)O)CC1 WUOACPNHFRMFPN-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000003064 anti-oxidating effect Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000008135 aqueous vehicle Substances 0.000 description 1
- 229910052793 cadmium Inorganic materials 0.000 description 1
- 239000001913 cellulose Substances 0.000 description 1
- 229920002678 cellulose Polymers 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- SQIFACVGCPWBQZ-UHFFFAOYSA-N delta-terpineol Natural products CC(C)(O)C1CCC(=C)CC1 SQIFACVGCPWBQZ-UHFFFAOYSA-N 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 239000002270 dispersing agent Substances 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 229920001249 ethyl cellulose Polymers 0.000 description 1
- 235000019325 ethyl cellulose Nutrition 0.000 description 1
- 230000006355 external stress Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 238000013001 point bending Methods 0.000 description 1
- 229920002037 poly(vinyl butyral) polymer Polymers 0.000 description 1
- 229920002451 polyvinyl alcohol Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000010405 reoxidation reaction Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 229940116411 terpineol Drugs 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
Description
本発明は、誘電体層と電極層とが交互に積層された積層セラミック電子部品の製造方法に関する。 The present invention relates to a method for manufacturing a multilayer ceramic electronic component in which dielectric layers and electrode layers are alternately stacked.
例えば積層セラミックコンデンサに代表される積層セラミック電子部品は、通常、複数の誘電体層と電極層とが交互に積層されるとともに積層方向両側に外装誘電体層が配され、電極層に導通する一対の外部電極が設けられた構造とされている。近年の電子機器の小型化に伴い、積層セラミックコンデンサ等の積層セラミック電子部品においても小型化・大容量化が求められており、これに対応して、積層セラミック電子部品を構成する誘電体層や電極層にもさらなる薄層化及び多層化が求められている。 For example, in a multilayer ceramic electronic component typified by a multilayer ceramic capacitor, a plurality of dielectric layers and electrode layers are usually stacked alternately, and an exterior dielectric layer is arranged on both sides in the stacking direction, and a pair of conductive layers are connected to the electrode layers. The external electrode is provided. With the recent miniaturization of electronic devices, there has been a demand for miniaturization and large capacity in multilayer ceramic electronic components such as multilayer ceramic capacitors. Further thinning and multilayering of electrode layers are also required.
このような構造の積層セラミック電子部品は、例えば以下のような方法で製造される。すなわち、先ず、誘電体粉末、バインダ、有機溶剤等を含む塗料を準備し、この塗料をドクターブレード法等を用いてPETフィルム等の支持体上に塗布、乾燥させた後、PETフィルムを剥離して内装グリーンシートを得る。次に、導電材料を含む電極前駆体層を前記内装グリーンシート上に形成する。次に、電極前駆体層が形成された内装グリーンシートを積層するとともに、積層方向両側に外装誘電体層となる外装グリーンシートを積層し、チップ状に切断してグリーンチップとする。このグリーンチップを焼成した後、外部電極を形成することにより積層セラミック電子部品が製造される。電極層に含まれる導電材料としては、一般にPdやPd合金が用いられているが、Pdは高価であるため、近年では比較的安価なNiやNi合金等の卑金属が使用されるようになってきている。 The multilayer ceramic electronic component having such a structure is manufactured, for example, by the following method. That is, first, a paint containing a dielectric powder, a binder, an organic solvent, etc. is prepared, and this paint is applied onto a support such as a PET film using a doctor blade method and dried, and then the PET film is peeled off. To get an interior green sheet. Next, an electrode precursor layer containing a conductive material is formed on the interior green sheet. Next, the interior green sheet on which the electrode precursor layer is formed is laminated, and an exterior green sheet to be an exterior dielectric layer is laminated on both sides in the stacking direction, and cut into a chip shape to obtain a green chip. After the green chip is fired, a multilayer ceramic electronic component is manufactured by forming external electrodes. As the conductive material contained in the electrode layer, Pd or Pd alloy is generally used. However, since Pd is expensive, in recent years, relatively inexpensive base metals such as Ni and Ni alloy have been used. ing.
しかしながら、Ni等の卑金属は、グリーンシートを構成する誘電体粉末よりも低い温度で焼結するという性質を有しているため、電極層に使用されると次のような理由により製品歩留まりの低下を引き起こす。すなわち、電極前駆体層に含まれるNiの影響により、電極前駆体層と内装グリーンシートとが交互に積層された部分(内装部)の焼結温度が、その周囲の電極前駆体層の形成されていない領域及び外装グリーンシート(外装部)に比較して低くなるため、内装部と外装部とで焼成時の収縮挙動に差を生じ、その結果、デラミネーション等の構造欠陥が発生するからである。 However, since base metals such as Ni have the property of sintering at a lower temperature than the dielectric powder constituting the green sheet, the product yield decreases when used in the electrode layer for the following reasons. cause. That is, due to the influence of Ni contained in the electrode precursor layer, the sintering temperature of the portion where the electrode precursor layer and the interior green sheet are alternately laminated (interior portion) is formed in the surrounding electrode precursor layer. This is because it is lower than the unexposed area and the exterior green sheet (exterior part), which causes a difference in shrinkage behavior during firing between the interior part and the exterior part, resulting in structural defects such as delamination. is there.
そこで、前記収縮挙動の差に起因する問題を解決するための手法が提案されている。例えば特許文献1においては、内部電極が形成されたセラミックグリーンシートを積層してなる内層部と、セラミックグリーンシートからなる外層部と、内層部の内部電極より焼結温度の高い内部電極が形成されたセラミックグリーンシートを積層してなる中間層部とを、内層部と外層部との間に中間層部を配置して積層してなる積層体を形成し、当該積層体を焼成する積層セラミック電子部品の製造方法が開示されている。具体的には、中間層部の内部電極の焼結温度を内層部の内部電極の焼結温度より高くするために、内部電極をNi粉末により形成し、中間層部の内部電極を構成するNi粉末の粒径を内層部の内部電極を構成するNi粉末の粒径より大きくしている。
ところで、電極層に誘電体粉末(共材)を添加することにより前記収縮差を低減する技術が知られており、一定の効果を得ることができるとされる。しかしながら、本発明者らの検討の結果、誘電体層の薄層化及び多層化の進んだ積層セラミック電子部品においては、電極層に共材を添加することによって、従来の技術で示されるような単純な内部電極層と誘電体層の焼結温度の差で説明されるよりも大きな焼結挙動の差を生じ、内装部のコーナー部近傍にデラミネーションのような構造欠陥が発生する場合があることがわかった。誘電体層の薄層化及び多層化に伴って電極層を薄層化する必要があるが、電極層の薄層化を達成するには電極層に添加する共材も微細化しなければならない。このように微細化された共材の焼結温度は電極層中の導電材(Ni)と同程度かそれより低くなるため、焼成の早い段階で電極層が収縮し、この影響を受けて内装部が外装部より先に収縮することによって、前記構造欠陥が発生すると推測される。 By the way, a technique for reducing the shrinkage difference by adding dielectric powder (co-material) to the electrode layer is known, and a certain effect can be obtained. However, as a result of the study by the present inventors, in a multilayer ceramic electronic component in which the dielectric layer is thinned and multilayered, by adding a co-material to the electrode layer, as shown in the prior art A difference in sintering behavior larger than explained by the difference in sintering temperature between the simple internal electrode layer and the dielectric layer may occur, and structural defects such as delamination may occur near the corners of the interior part. I understood it. As the dielectric layer becomes thinner and multilayered, it is necessary to make the electrode layer thinner. In order to achieve a thinner electrode layer, the co-material added to the electrode layer must also be made finer. Since the sintering temperature of the miniaturized co-material is about the same as or lower than that of the conductive material (Ni) in the electrode layer, the electrode layer contracts at an early stage of firing, and the interior is affected by this effect. It is presumed that the structural defect occurs when the part shrinks before the exterior part.
特に、積層セラミック電子部品の誘電体層の薄層化及び多層化が進むと、該積層セラミック電子部品に占める電極層の構成割合が大きくなるため、電極層に添加した共材の影響は大きくなる。例えば誘電体層の積層数を150層以上とするとともに1層あたりの厚みを3μm以下としたような場合、微細な共材の影響を軽減するには、前記特許文献1に記載される技術は充分とはいえない。 In particular, as the dielectric layer of a multilayer ceramic electronic component becomes thinner and multi-layered, the composition ratio of the electrode layer in the multilayer ceramic electronic component increases, so the influence of the co-material added to the electrode layer increases. . For example, when the number of laminated dielectric layers is 150 or more and the thickness per layer is 3 μm or less, in order to reduce the influence of fine co-materials, the technique described in Patent Document 1 is described below. Not enough.
本発明はこのような従来の実情に鑑みて提案されたものであり、誘電体層の薄層化及び多層化が進んだ場合であっても、構造欠陥の発生を抑制して歩留まりの向上を図ることが可能な積層セラミック電子部品の製造方法を提供することを目的とする。 The present invention has been proposed in view of such a conventional situation, and even when the dielectric layer is thinned and multilayered, the occurrence of structural defects is suppressed and the yield is improved. An object of the present invention is to provide a method for manufacturing a multilayer ceramic electronic component that can be achieved.
前述の目的を達成するために、本発明に係る積層セラミック電子部品の製造方法は、誘電体粉末を含む内装グリーンシートと導電材料を含む電極前駆体層とを交互に積層して内装部を形成し、当該内装部の前記積層方向両側に外装グリーンシートを積層した後、焼成することにより、誘電体層と電極層とが交互に積層された積層セラミック電子部品を製造するに際し、前記電極前駆体層に誘電体粉末を添加し、前記内装グリーンシート及び前記外装グリーンシートに含まれる誘電体粉末の平均粒径をRa、前記内装部の積層方向両端にそれぞれ配置する少なくとも1層の電極前駆体層に添加する誘電体粉末の平均粒径をRc、前記平均粒径Rcの誘電体粉末が添加された電極前駆体層以外の電極前駆体層に添加する誘電体粉末の平均粒径をRbとしたときに、Rb/Ra≦1/2となるように設定するとともに、Rc/Rb>1.0となるように設定することを特徴とする。 In order to achieve the above-mentioned object, a method for manufacturing a multilayer ceramic electronic component according to the present invention forms an interior part by alternately laminating interior green sheets containing dielectric powder and electrode precursor layers containing a conductive material. In the production of a multilayer ceramic electronic component in which dielectric layers and electrode layers are alternately laminated by laminating an exterior green sheet on both sides in the laminating direction of the interior portion, the electrode precursor Dielectric powder is added to the layer, and the average particle diameter of the dielectric powder contained in the interior green sheet and the exterior green sheet is Ra, and at least one electrode precursor layer is disposed at both ends in the stacking direction of the interior portion. The average particle size of the dielectric powder added to the electrode precursor layer other than the electrode precursor layer to which the dielectric powder of the average particle size Rc is added is Rc. When a, and sets such that the Rb / Ra ≦ 1/2, and setting so that Rc / Rb> 1.0.
電極前駆体層に添加された誘電体粉末(共材)は、焼成過程において金属粉末の焼結を抑制し、電極層の焼結を遅らせる効果を有する。しかしながら、誘電体層を薄層化及び多層化するために電極前駆体層に添加する誘電体粉末を微細化した場合、すなわち、内装グリーンシート及び外装グリーンシートに含まれる誘電体粉末の平均粒径Raと電極前駆体層に添加する誘電体粉末の平均粒径Rbの比Rb/Raが1/2以下となるように設定した場合、電極前駆体層に添加した誘電体粉末は、逆に焼結を早め、内装部と外装部との焼結挙動差を大きくするように作用してしまう。この結果、内装部と外装部との界面に前記焼結挙動の差による応力が集中し、結果として内装部のコーナー部近傍においてデラミネーションのような構造欠陥を発生させる。 The dielectric powder (co-material) added to the electrode precursor layer has an effect of suppressing the sintering of the metal powder and delaying the sintering of the electrode layer in the firing process. However, when the dielectric powder added to the electrode precursor layer is miniaturized in order to make the dielectric layer thin and multilayer, that is, the average particle size of the dielectric powder contained in the interior green sheet and the exterior green sheet When the ratio Rb / Ra of the average particle diameter Rb of Ra and the dielectric powder added to the electrode precursor layer is set to be 1/2 or less, the dielectric powder added to the electrode precursor layer is baked on the contrary. It will act so as to speed up the bonding and increase the difference in sintering behavior between the interior part and the exterior part. As a result, stress due to the difference in the sintering behavior is concentrated at the interface between the interior portion and the exterior portion, and as a result, a structural defect such as delamination is generated near the corner portion of the interior portion.
そこで本発明では、内装部の積層方向両端に配置する電極前駆体層へ添加する誘電体粉末の平均粒径Rcを、その他の部分に配置する電極前駆体層へ添加する誘電体粉末の平均粒径Rbより大とすることで、平均粒径Rcの誘電体粉末を添加した電極前駆体層の焼結を遅らせる。すなわち、内装部の積層方向両端に外装部との焼結挙動差の小さい部分を設ける。このことにより、内装部における焼結挙動が積層方向の外側に向かうにつれて外装部の焼結挙動に近づくように段階的に変化することから、内装部と外装部との界面への応力集中が緩和され、その結果、構造欠陥の発生が抑制される。 Therefore, in the present invention, the average particle diameter Rc of the dielectric powder added to the electrode precursor layer disposed at both ends of the interior portion in the stacking direction is the average particle diameter of the dielectric powder added to the electrode precursor layer disposed in the other part. By making it larger than the diameter Rb, the sintering of the electrode precursor layer to which the dielectric powder having the average particle diameter Rc is added is delayed. That is, a portion having a small difference in sintering behavior from the exterior portion is provided at both ends in the stacking direction of the interior portion. This reduces the stress concentration at the interface between the interior part and the exterior part because the sintering behavior in the interior part gradually changes so as to approach the sintering behavior of the exterior part as it goes outward in the stacking direction. As a result, the occurrence of structural defects is suppressed.
また、内装部の積層方向両端に配置する電極前駆体層へ、前記条件を満たす平均粒径Rcの誘電体粉末を添加することで、積層セラミック電子部品のチップ抗折強度の向上が実現される。したがって、積層セラミック電子部品を実装する際の外部応力によるクラック発生を抑制することができる。 Further, by adding a dielectric powder having an average particle size Rc satisfying the above conditions to the electrode precursor layers disposed at both ends in the stacking direction of the interior portion, the chip bending strength of the multilayer ceramic electronic component can be improved. . Therefore, the generation of cracks due to external stress when mounting the multilayer ceramic electronic component can be suppressed.
なお、内装部に含まれる全ての電極前駆体層において添加する誘電体粉末の粒径を大きくすると、電極前駆体層の焼結抑制効果が小さくなるため、薄層化及び多層化の進んだ積層セラミック電子部品においては電極層の途切れによる容量の低下や球状化による製品規格寸法の超過等の問題が発生する。誘電体粉末の粒径を大きくすることによる電極層の途切れや球状化は、内装部の積層方向中央に向かうほど顕著になる一方で、積層方向両端では比較的発生し難い。したがって、積層方向両端に配置する電極前駆体層に限り添加する誘電体粉末の粒径を相対的に大とすることによって、前記問題を回避しつつ前記構造欠陥の発生を抑えることができる。 In addition, if the particle size of the dielectric powder added in all the electrode precursor layers included in the interior portion is increased, the effect of suppressing the sintering of the electrode precursor layer is reduced. In ceramic electronic components, there are problems such as a decrease in capacity due to electrode layer breakage and an excess of product standard size due to spheroidization. The discontinuity or spheroidization of the electrode layer due to the increase in the particle size of the dielectric powder becomes more conspicuous toward the center in the stacking direction of the interior portion, but is relatively less likely to occur at both ends in the stacking direction. Therefore, by making the particle size of the dielectric powder added only to the electrode precursor layers arranged at both ends in the stacking direction relatively large, the occurrence of the structural defect can be suppressed while avoiding the above problem.
以上のような積層セラミック電子部品の製造方法によれば、誘電体層の薄層化及び多層化が進んだ場合であっても、焼成過程で生じる構造欠陥の発生を抑え、歩留まりの向上を図ることができる。また、以上のような積層セラミック電子部品の製造方法によれば、容量低下や製品寸法規格の超過を生じることなく、前記歩留まり向上効果を得ることができる。 According to the method for manufacturing a multilayer ceramic electronic component as described above, even when the dielectric layer is thinned and multilayered, the occurrence of structural defects that occur during the firing process is suppressed, and the yield is improved. be able to. Moreover, according to the manufacturing method of the multilayer ceramic electronic component as described above, the yield improving effect can be obtained without causing a decrease in capacity or exceeding the product size standard.
以下、本発明を適用した積層セラミック電子部品の製造方法について、図面を参照しながら詳細に説明する。 Hereinafter, a method for manufacturing a multilayer ceramic electronic component to which the present invention is applied will be described in detail with reference to the drawings.
先ず、製造対象となる積層セラミック電子部品について、図1を参照して説明する。本発明の一実施形態に係る積層セラミックコンデンサ1は、複数の誘電体層2と電極層3とを有する素子本体4を有する。電極層3は、素子本体4の対向する2端面に各側端面が交互に露出するように積層されており、素子本体4の両側端部に配置された一対の外部電極5と各々導通するように形成される。素子本体4においては、誘電体層2及び電極層3の積層方向の両端の外側に外装誘電体層6が配置されている。素子本体4の外部電極5の形成されない端面には、誘電体層からなる無電極領域が形成されており、外装誘電体層6と無電極領域とからなる外装部が、誘電体層2と電極層3とが交互に積層されてなる内装部を保護している。
First, a multilayer ceramic electronic component to be manufactured will be described with reference to FIG. A multilayer ceramic capacitor 1 according to an embodiment of the present invention includes an element body 4 having a plurality of
素子本体4の形状は特に制限されるものではないが、通常、直方体状とされる。その寸法も特に制限はなく、用途に応じて適当な寸法に設定すればよい。例えば、縦0.6mm〜5.6mm(好ましくは0.6mm〜3.2mm)×横0.3mm〜5.0mm(好ましくは0.3mm〜1.6mm)×厚み0.1mm〜1.9mm(好ましくは0.3mm〜1.6mm)程度である。 The shape of the element body 4 is not particularly limited, but is usually a rectangular parallelepiped shape. The dimensions are not particularly limited, and may be set to appropriate dimensions according to the application. For example, length 0.6 mm to 5.6 mm (preferably 0.6 mm to 3.2 mm) × width 0.3 mm to 5.0 mm (preferably 0.3 mm to 1.6 mm) × thickness 0.1 mm to 1.9 mm (Preferably about 0.3 mm to 1.6 mm).
誘電体層2及び外装誘電体層4は、誘電体磁器組成物で構成される。誘電体磁器組成物としては、組成式ABO3(式中、Aサイトは、Sr、Ca及びBaから選ばれる少なくとも1種の元素で構成される。Bサイトは、Ti及びZrから選ばれる少なくとも1種の元素で構成される。)で表されるペロブスカイト型結晶構造を持つ誘電体酸化物を主成分として含有することが好ましい。ここで、酸素(O)量は、前記組成式の化学量論組成から若干偏倚してもよい。前記誘電体酸化物の中でも、AサイトをBaで主として構成し、BサイトをTiで主として構成し、チタン酸バリウムとすることが好ましい。より好ましくは、組成式BamTiO2+m(式中、0.995≦m≦1.010であり、0.995≦Ba/Ti≦1.010である。)で表されるチタン酸バリウムである。
The
誘電体磁器組成物中には、主成分の他、各種副成分が含まれていてもよい。副成分としては、Sr、Zr、Y、Gd、Tb、Dy、V、Mo、Zn、Cd、Ti、Sn、W、Ba、Ca、Mn、Mg、Cr、Si及びPの酸化物から選ばれる少なくとも1種が例示される。副成分を添加することにより、主成分の誘電特性を劣化させることなく低温焼成が可能となる。また、誘電体層2を薄層化した場合の信頼性不良が低減し、長寿命化が可能となる。
The dielectric ceramic composition may contain various subcomponents in addition to the main component. Subcomponents are selected from oxides of Sr, Zr, Y, Gd, Tb, Dy, V, Mo, Zn, Cd, Ti, Sn, W, Ba, Ca, Mn, Mg, Cr, Si and P. At least one is exemplified. By adding the subcomponent, low temperature firing is possible without deteriorating the dielectric properties of the main component. Further, the reliability failure when the
内装部を構成する誘電体層2の積層数や厚み等の諸条件は、用途等に応じ適宜決定すればよい。誘電体層2の厚みについては0.5μm〜50μm程度であり、好ましくは5μm以下である。積層セラミックコンデンサの小型化・大容量化を図る観点では、誘電体層2の厚みは3μm以下であり、誘電体層2の積層数は150層以上とすることが好ましい。外装誘電体層4の厚みも、用途に応じて適宜決定すればよく、例えば20μm〜数百μm程度である。
Various conditions such as the number of laminated layers and the thickness of the
電極層3に含まれる導電材料は特に制限されないが、例えばNi、Cu、Ni合金又はCu合金等の卑金属を用いることができる。電極層3の厚みは、用途等に応じて適宜決定すればよく、例えば0.5μm〜5μm程度であり、好ましくは1.5μm以下である。
Although the conductive material contained in the
外部電極5に含まれる導電材料は特に制限されないが、通常、Cu、Cu合金、Ni、Ni合金、Ag、Ag−Pd合金等が用いられる。Cu、Cu合金、Ni及びNi合金は、安価な材料なため有利である。外部電極5の厚みは、用途等に応じて適宜決定すればよく、例えば10μm〜50μm程度である。
The conductive material contained in the
以下、積層セラミックコンデンサの製造方法の一例について、図2を参照しながら説明する。図2は、焼成後に素子本体4となる積層体11の幅方向(外部電極5が形成される端面に平行な面)に沿った断面図である。
Hereinafter, an example of a method for manufacturing a multilayer ceramic capacitor will be described with reference to FIG. FIG. 2 is a cross-sectional view along the width direction of the
先ず、焼成後に誘電体層2を構成する内装グリーンシート22、電極層3を構成する電極前駆体層21、及び外装誘電体層4を構成する外装グリーンシート23を準備する。次に、電極前駆体層21を内装グリーンシート22上に形成する。次に、この内装グリーンシート22を複数積層するとともに、その積層方向両側に外装グリーンシート23を単層又は複層で積層し、積層体11を形成する。
First, an interior
積層体11は、複数の電極前駆体層21と電極前駆体層21に挟まれた内装グリーンシート22とからなる内装部12と、外装グリーンシート23と内装グリーンシート22のうち電極前駆体層21の形成されていない部分である無電極領域とからなる外装部13とから構成されている。
The laminate 11 includes an
内装グリーンシート22は、誘電体層2の原料となる誘電体粉末を含むグリーンシート用塗料を調製し、ドクターブレード法等により支持体としてのキャリアシート上に前記グリーンシート用塗料を塗布し、乾燥させることにより得られる。グリーンシート用塗料は、誘電体層2の原料となる誘電体粉末と有機ビヒクル又は水系ビヒクルとを混練することにより調製される。
The interior
内装グリーンシート22に用いる誘電体粉末としては、前述の主成分や副成分の酸化物や複合酸化物を用いることができる。また、焼成により酸化物や複合酸化物となる各種化合物、例えば炭酸塩、硝酸塩、水酸化物、有機金属化合物等からも適宜選択して用いることができる。
As the dielectric powder used for the interior
前記誘電体粉末の平均粒径が大きすぎると、内装グリーンシート22を薄く成膜することが難しくなるため誘電体層2の薄層化が難しくなり、逆に誘電体粉末の平均粒径が小さすぎると、誘電体粉末の比表面積が増大し、焼成時に異常粒成長するおそれがある。したがって、内装グリーンシート22に含まれる誘電体粉末の平均粒径Raは、0.1μm〜1.0μmであることが好ましい。
If the average particle size of the dielectric powder is too large, it is difficult to form a thin film of the interior
有機ビヒクルとは、バインダを有機溶剤中に溶解したものである。有機ビヒクルに用いるバインダは特に制限されず、エチルセルロース、ポリビニルブチラール等の通常の各種バインダから適宜選択すればよい。また、有機ビヒクルに用いる有機溶剤も特に限定されず、テルピネオール、ブチルカルビトール、アセトン、トルエン等の各種有機溶剤から適宜選択すればよい。水系ビヒクルとは、水溶性のバインダや分散剤を水中に溶解したものであり、水溶性バインダとしては特に制限されず、例えばポリビニルアルコール、セルロース、水溶性アクリル樹脂等を用いればよい。 An organic vehicle is obtained by dissolving a binder in an organic solvent. The binder used for the organic vehicle is not particularly limited, and may be appropriately selected from ordinary various binders such as ethyl cellulose and polyvinyl butyral. Moreover, the organic solvent used for the organic vehicle is not particularly limited, and may be appropriately selected from various organic solvents such as terpineol, butyl carbitol, acetone, and toluene. The water-based vehicle is obtained by dissolving a water-soluble binder or dispersant in water, and the water-soluble binder is not particularly limited. For example, polyvinyl alcohol, cellulose, water-soluble acrylic resin, or the like may be used.
一方、外装誘電体層4を形成する外装グリーンシート23を準備する。外装グリーンシート23には、内装グリーンシート22に用いる誘電体粉末と同じ平均粒径Raを持つ誘電体粉末を用いることとする。外装グリーンシート23は、内装グリーンシート22と同様の方法により形成することができる。
On the other hand, an exterior
次に、前記内装グリーンシート22の所定領域に電極層3の原料を含む内部電極ペーストを印刷することにより、電極前駆体層21を形成する。電極前駆体層21を形成するための内部電極ペーストは、前述した導電材料と、共材としての誘電体粉末と、前述した有機ビヒクルとを混練することにより調製される。
Next, the
誘電体層2の厚みが3μm以下、誘電体層2の積層数が150層以上であるように、積層セラミックコンデンサ1の誘電体層2を薄層化及び多層化する場合、電極層3の厚みもこれに対応して例えば1.5μm以下に薄層化しなければらならない。そして、電極層3の薄層化に対応するには、電極前駆体層21に添加する誘電体粉末も微細化する必要がある。共材として用いる誘電体粉末の微細化の程度は、電極前駆体層21に添加する誘電体粉末の平均粒径Rbと、内装グリーンシート22及び外装グリーンシート23に含まれる誘電体粉末の平均粒径Raとの関係で表すことができる。本実施形態では、内装グリーンシート22及び外装グリーンシート23に含まれる誘電体粉末の平均粒径をRa、電極前駆体層21に添加する誘電体粉末の平均粒径をRbとしたときに、Rb/Ra≦1/2である関係を満たすように、電極前駆体層21に添加する誘電体粉末を微細化している。
When the
本実施形態では、内装部12の積層方向両端にそれぞれ配置する少なくとも1層の電極前駆体層21に添加する誘電体粉末の平均粒径をRcとし、それ以外の電極前駆体層21に添加する誘電体粉末の平均粒径をRbとしたとき、Rcを相対的に大とする。すなわち、Rc/Rb>1.0となる関係を満たすように設定する。
In the present embodiment, the average particle diameter of the dielectric powder added to at least one
このように、外装グリーンシート23近傍の電極前駆体層21へ添加する誘電体粉末の平均粒径Rcと、その他の部分(例えば中央部分)の電極前駆体層21へ添加する誘電体粉末の平均粒径Rbを異ならせるとともに、Rc/Rb>1.0の関係を満たすように設定することで、積層セラミックコンデンサ1を薄層化及び多層化した場合であっても、積層方向中央において電極層3の途切れや球状化を起こすことなく、焼成時にデラミネーション等の構造欠陥の発生を抑えることができる。また、前記関係を満たす平均粒径Rcの誘電体粉末を外装グリーンシート23近傍の電極前駆体層21へ添加することで、積層セラミックコンデンサの抗折強度が向上するので、クラックを発生させることなく積層セラミックコンデンサを実装することができる。誘電体粉末の粒径は、1.2≦Rc/Rb≦3.0となるように設定することが好ましい。
Thus, the average particle diameter Rc of the dielectric powder added to the
平均粒径Rcの誘電体粉末を添加する電極前駆体層21は、内装部12の積層方向の両端にそれぞれ1層ずつ存在すればよいが、構造欠陥発生防止効果と電極層3の途切れや球状化防止効果を確実に両立するには、内装グリーンシート22の積層数をnとしたとき、内装部12の積層方向両端からそれぞれm層目(ただしmは0.03n〜0.15nである。)までの電極前駆体層21に平均粒径Rcの誘電体粉末を添加し、それ以外の電極前駆体層21に平均粒径Rbの誘電体粉末を添加することが好ましい。前記mが0.03n未満であると、本発明の効果が不充分となるおそれがあり、mが0.15nを上回ると電極層3の途切れや球状化が生じるおそれがある。
The
電極前駆体層21に添加する誘電体粉末としては、前述の主成分や副成分の酸化物や複合酸化物を用いることができる。また、焼成により酸化物や複合酸化物となる各種化合物、例えば炭酸塩、硝酸塩、水酸化物、有機金属化合物等からも適宜選択して用いることができる。
As the dielectric powder added to the
電極前駆体層21の厚みは、添加する誘電体粉末の平均粒径に応じて変更することが好ましい。すなわち、平均粒径Rcの誘電体粉末を添加する電極前駆体層の厚みをTc、平均粒径Rbの誘電体粉末を添加する電極前駆体層の厚みをTbとしたとき、Tc/Tb>1.0となるように設定することが好ましい。このように、粒径の大きい誘電体粉末を添加する電極前駆体層の厚みを相対的に厚くすることで、当該電極前駆体層を確実に成膜することができる。Tc/Tbのより好ましい範囲は、1.0〜1.5である。
The thickness of the
積層体11を形成した後、積層方向両側から加圧を行ってもよい。積層体11を加圧すると、積層方向中央付近に圧力が大きく働く関係で、積層方向中央部に位置する電極前駆体層21ほど延ばされて薄くなる傾向を示し、電極層3の途切れや球状化が問題となり易い。したがって、本発明は積層体11に加圧を施す場合に適用したときに極めて有効である。
After forming the
前記加圧には最適条件が存在する。すなわち、図3に示すように、加圧後、積層体11の幅方向(外部電極が形成される端面に平行な面)に沿って積層体を切断した場合、積層方向中央部に位置する電極前駆体層21の長さをW1、積層方向最下部に位置する電極前駆体層21の長さをW2としたとき、W1/W2が1.02〜1.20となるように加圧を行うことが好ましい。なお、加圧前のW1/W2は1.00であるものとする。W1/W2が前記範囲未満となるように加圧を行った場合、積層体11内部で密着性が得られないおそれや、本発明の効果が充分に得られないおそれがある。W1/W2が前記範囲を上回るように加圧を行った場合、加圧が強すぎて電極層3間でショートするおそれがある。
There are optimum conditions for the pressurization. That is, as shown in FIG. 3, after pressing, when the laminate is cut along the width direction of the laminate 11 (a plane parallel to the end face on which the external electrodes are formed), the electrode located at the center in the lamination direction When the length of the
前記加圧後、焼成を行い、焼結体(素子本体)を得る。焼成に先立って、脱バインダ処理を行うことが好ましい。また、焼成後、誘電体層2及び外装誘電体層4を再酸化させるための熱処理を行うことが好ましい。脱バインダ処理、焼成及び再酸化のための熱処理は、これらを連続して行ってもよく、それぞれを独立に行ってもよい。
After the pressurization, firing is performed to obtain a sintered body (element body). Prior to firing, it is preferable to perform a binder removal treatment. Moreover, it is preferable to perform a heat treatment for reoxidizing the
脱バインダ処理は、通常の条件で行えばよいが、電極層3の導電材にNi、Ni合金等の卑金属を用いる場合、下記の条件で行うことが好ましい。すなわち、昇温速度を5〜300℃/時間、特に10〜50℃/時間とし、保持温度を200〜400℃、特に250〜340℃とし、保持時間を0.5〜20時間、特に1〜10時間とし、雰囲気を加湿したN2とH2との混合ガスとする。
The binder removal treatment may be performed under normal conditions, but when a base metal such as Ni or Ni alloy is used for the conductive material of the
焼成は下記の条件で行うことが好ましい。すなわち、昇温速度を50〜500℃/時間、特に200〜300℃/時間とし、保持温度を1100〜1350℃、特に1150〜1300℃とし、保持時間を0.5〜8時間、特に1〜3時間とし、雰囲気を加湿したN2とH2との混合ガスとする。 Firing is preferably performed under the following conditions. That is, the temperature rising rate is 50 to 500 ° C./hour, particularly 200 to 300 ° C./hour, the holding temperature is 1100 to 1350 ° C., particularly 1150 to 1300 ° C., and the holding time is 0.5 to 8 hours, particularly 1 to 1. The mixed gas of N 2 and H 2 is humidified for 3 hours.
焼成に際して、雰囲気中の酸素分圧は、10−2Pa以下とすることが好ましい。前記範囲を上回ると電極層3が酸化するおそれがある。ただし、酸素分圧が低すぎると、電極材料が異常焼結を起こし、電極層3が途切れる傾向にある。したがって、焼成雰囲気の酸素分圧は、10−2Pa〜10−8Paとすることが好ましい。
In firing, the oxygen partial pressure in the atmosphere is preferably 10 −2 Pa or less. If it exceeds the above range, the
焼成後の熱処理は、保持温度又は最高温度を通常は1000℃以上、好ましくは1000℃〜1100℃として行う。前記範囲未満の場合、誘電体材料の酸化が不十分なために絶縁抵抗寿命が短くなる傾向にあり、前記範囲を上回ると、電極層3中の導電材(Ni)が酸化し、積層セラミックコンデンサの容量や寿命に悪影響を及ぼすおそれがある。
The heat treatment after firing is performed at a holding temperature or maximum temperature of usually 1000 ° C. or higher, preferably 1000 ° C. to 1100 ° C. If it is less than the above range, the insulation resistance life tends to be short due to insufficient oxidation of the dielectric material. If it exceeds the above range, the conductive material (Ni) in the
前記熱処理の雰囲気は焼成よりも高い酸素分圧とし、好ましくは10−3Pa〜1Pa、より好ましくは10−2〜1Paである。前記範囲未満の場合には誘電体層の再酸化が困難となり、逆に前記範囲を上回ると電極層3が酸化するおそれがある。前記熱処理の条件は、保持時間を0〜6時間、特に2〜5時間とし、冷却速度を50〜500℃/時間、特に100〜300℃/時間とし、雰囲気を加湿したN2ガス等とする。
The atmosphere of the heat treatment is an oxygen partial pressure higher than that of firing, and is preferably 10 −3 Pa to 1 Pa, more preferably 10 −2 to 1 Pa. If it is less than the above range, it is difficult to reoxidize the dielectric layer. Conversely, if it exceeds the above range, the
次に、得られた焼結体である素子本体に外部電極を形成し、図1に示す積層セラミックコンデンサ1を得る。外部電極は、焼結体にバレル研磨、サンドブラスト等により端面研磨を施し、外部電極用塗料を焼き付けることにより形成すればよい。 Next, external electrodes are formed on the element body, which is the obtained sintered body, to obtain the multilayer ceramic capacitor 1 shown in FIG. The external electrode may be formed by subjecting the sintered body to end surface polishing by barrel polishing, sand blasting, or the like, and baking the external electrode paint.
本実施形態では、内装グリーンシートに含まれる誘電体粉末の平均粒径Raと電極前駆体層に共材として添加した誘電体粉末の平均粒径Rbとが、Rb/Ra≦1/2となるように設定した場合において、内装部の積層方向両端に配置する少なくとも1層の電極前駆体層に添加する誘電体粉末の平均粒径Rcを、Rc/Rb>1.0となるように設定するので、薄層化及び多層化の進んだ積層セラミックコンデンサ1を作製する場合において、容量低下や寸法規格の超過等の不具合を生じることなく構造欠陥の発生を抑制し、歩留まり向上を図ることができる。 In this embodiment, the average particle diameter Ra of the dielectric powder contained in the interior green sheet and the average particle diameter Rb of the dielectric powder added as a co-material to the electrode precursor layer are Rb / Ra ≦ 1/2. In such a case, the average particle size Rc of the dielectric powder added to at least one electrode precursor layer disposed at both ends in the stacking direction of the interior portion is set so that Rc / Rb> 1.0. Therefore, in the case of manufacturing a multilayer ceramic capacitor 1 that has been thinned and multilayered, it is possible to suppress the occurrence of structural defects without causing defects such as a decrease in capacity and an excess of dimensional standards, thereby improving yield. .
また、本発明は、焼成後の積層セラミックコンデンサにおける誘電体層の厚みが3μm以下であり、電極層の厚みが1.5μm以下であり、誘電体層の積層数が150層以上である場合、特に効果が大きい。これは、積層セラミックコンデンサの誘電体層の薄層化及び多層化が進むと電極層の構成割合が大きくなり、結果として電極層に添加した共材の影響による歩留まり低下が著しくなるからである。 Further, in the present invention, when the thickness of the dielectric layer in the fired multilayer ceramic capacitor is 3 μm or less, the thickness of the electrode layer is 1.5 μm or less, and the number of stacked dielectric layers is 150 or more, Especially effective. This is because as the dielectric layer of the multilayer ceramic capacitor becomes thinner and multilayered, the composition ratio of the electrode layer increases, and as a result, the yield decreases significantly due to the influence of the common material added to the electrode layer.
なお、前述の実施形態では積層セラミックコンデンサを例に挙げて説明したが、本発明は積層セラミックコンデンサ以外の積層セラミック電子部品全般に適用可能であることは言うまでもない。 In the above-described embodiment, the multilayer ceramic capacitor has been described as an example. Needless to say, the present invention can be applied to all multilayer ceramic electronic components other than the multilayer ceramic capacitor.
実験1
<サンプル1>
先ず、内装グリーンシート用塗料を準備した。原料誘電体粉末をボールミルを用いて混合、解砕し、内装グリーンシート用塗料を得た。原料誘電体粉末としては、誘電体粉末A、MgCO3、MnCO3、Y2O3、V2O5、及び(Ba,Ca)SiO3を用いた。ここで用いた誘電体粉末AはBaTiO3粉末であり、その平均粒径Raは0.35μmであった。
Experiment 1
<Sample 1>
First, an interior green sheet paint was prepared. The raw material dielectric powder was mixed and pulverized using a ball mill to obtain an interior green sheet paint. Dielectric powder A, MgCO 3 , MnCO 3 , Y 2 O 3 , V 2 O 5 , and (Ba, Ca) SiO 3 were used as the raw material dielectric powder. The dielectric powder A used here was a BaTiO 3 powder, and the average particle size Ra thereof was 0.35 μm.
次に、内部電極ペーストを準備した。平均粒径0.20μmのNi粉末、誘電体粉末(共材)と、有機ビヒクルとを3本ロールにより混練し、スラリー化して内部電極ペーストを得た。前記Ni粉末の平均粒径は0.20μmであった。ここで、共材として添加した誘電体粉末はBaTiO3粉末であり、その平均粒径Rbは0.1μmであった。 Next, an internal electrode paste was prepared. Ni powder having an average particle size of 0.20 μm, dielectric powder (co-material), and an organic vehicle were kneaded with three rolls and slurried to obtain an internal electrode paste. The average particle diameter of the Ni powder was 0.20 μm. Here, the dielectric powder added as the co-material was BaTiO 3 powder, and the average particle size Rb was 0.1 μm.
前記内装グリーンシート用塗料を使用して、PETフィルム上に乾燥後の厚みが2.4μmとなるように内装グリーンシートを形成した。この内装グリーンシートの所定領域上に、前記内部電極ペーストを使用して電極前駆体層を印刷した後、PETフィルムからシートを剥離した。 Using the interior green sheet paint, an interior green sheet was formed on a PET film so that the thickness after drying was 2.4 μm. The electrode precursor layer was printed on the predetermined area of the interior green sheet using the internal electrode paste, and then the sheet was peeled from the PET film.
一方、外装グリーンシートを準備した。原料誘電体粉末をボールミルを用いて混合、解砕し、外装グリーンシート用塗料を得た。原料誘電体粉末としては、BaTiO3(平均粒径0.35μm)、MgCO3、MnCO3、Y2O3、及びV2O5、(Ba,Ca)SiO3を用いた。前記外装グリーンシート用塗料を使用してPETフィルム上に乾燥後の厚みが8μmとなるように成膜した後、PETフィルムからシートを剥離し、外装グリーンシートを得た。 Meanwhile, an exterior green sheet was prepared. The raw material dielectric powder was mixed and pulverized using a ball mill to obtain a coating for an exterior green sheet. As the raw material dielectric powder, BaTiO 3 (average particle size 0.35 μm), MgCO 3 , MnCO 3 , Y 2 O 3 , V 2 O 5 , (Ba, Ca) SiO 3 were used. Using the coating material for exterior green sheets, a film was formed on a PET film so that the thickness after drying was 8 μm, and then the sheet was peeled from the PET film to obtain an exterior green sheet.
次に、電極前駆体層を形成した内装グリーンシートを複数積層するとともに、この積層方向の両側に外装グリーンシートを複数積層し、積層体を得た。 Next, a plurality of interior green sheets on which the electrode precursor layer was formed were stacked, and a plurality of exterior green sheets were stacked on both sides in the stacking direction to obtain a stacked body.
また、得られた積層体を加圧した。加圧条件は、加圧後の積層体を幅方向に沿って切断したときの積層方向中央部分の電極前駆体層の長さをW1、積層方向最下部の電極前駆体層の長さをW2としたとき、W1とW2との比W1/W2が1.10となるように設定した。 Moreover, the obtained laminated body was pressurized. The pressurizing condition is that the length of the electrode precursor layer at the central portion in the stacking direction when the stacked body after pressurization is cut along the width direction is W1, and the length of the electrode precursor layer at the bottom in the stacking direction is W2. In this case, the ratio W1 / W2 between W1 and W2 was set to be 1.10.
加圧後の積層体を所定サイズに切断してグリーンチップを得た後、脱バインダ処理、焼成及びアニールを行って、焼結体を得た。得られた焼結体の端面をサンドブラストにて研磨した後、焼結体の長手方向端面に外部電極を形成し、積層セラミックコンデンサ試料を得た。 The pressed laminate was cut into a predetermined size to obtain a green chip, and then a binder removal treatment, firing and annealing were performed to obtain a sintered body. After polishing the end surface of the obtained sintered body by sand blasting, external electrodes were formed on the end surface in the longitudinal direction of the sintered body to obtain a multilayer ceramic capacitor sample.
得られた積層セラミックコンデンサの寸法は、1.0mm×0.5mm×0.5mmであり、内装部を構成する誘電体層の積層数nは160であり、1層あたりの前記誘電体層の厚みは1.6μm、電極層の厚みは1.0μm、外装誘電体層の厚みは45μmであった。内装部の誘電体層の厚みは、次のように求めた。すなわち、積層セラミックコンデンサを積層方向に沿って切断し、切断面を研磨した後、研磨面を金属顕微鏡により観察し、観察した画像についてデジタル処理を行うことにより、誘電体層の平均厚みを求め、これを前記内装部の誘電体層の厚みとした。 The dimensions of the obtained multilayer ceramic capacitor are 1.0 mm × 0.5 mm × 0.5 mm, the number n of dielectric layers constituting the interior portion is 160, and the number of dielectric layers per layer is 160. The thickness was 1.6 μm, the thickness of the electrode layer was 1.0 μm, and the thickness of the exterior dielectric layer was 45 μm. The thickness of the dielectric layer in the interior portion was determined as follows. That is, after cutting the multilayer ceramic capacitor along the stacking direction and polishing the cut surface, the polished surface is observed with a metal microscope, and by performing digital processing on the observed image, the average thickness of the dielectric layer is obtained, This was taken as the thickness of the dielectric layer of the interior part.
<サンプル2〜8>
サンプル2〜8では、内装部の積層方向両端に配置する電極前駆体層に平均粒径Rc=0.2μmの誘電体粉末を添加した。すなわち、サンプル2〜8では、Rc/Rbが2.0となるように設定した。平均粒径Rcの誘電体粉末を添加した電極前駆体層の層数mは、表1に示すように変更した。例えばサンプル6では、内装部の積層方向両端の電極前駆体層からそれぞれ16層目(すなわち、0.10n層目)の電極前駆体層まで、平均粒径0.2μm(Rc/Rb=2.0)の誘電体粉末を添加している。なお、表中、シート積層数の項目においては、四捨五入することにより小数点以下の桁数を2桁に揃えて表記した。
<Samples 2-8>
In
<評価>
各種サンプルを100個作製したときの欠陥数を求めた。外部電極を形成する前の焼成済みの積層セラミックコンデンサ試料を幅方向に沿って切断し、切断面を研磨し、研磨面を顕微鏡観察したときに、デラミネーション等の構造欠陥が確認されたものを欠陥有りとした。
<Evaluation>
The number of defects when 100 samples were prepared was determined. Before firing external electrodes, the fired multilayer ceramic capacitor sample was cut along the width direction, the cut surface was polished, and when the polished surface was observed under a microscope, structural defects such as delamination were confirmed. There was a defect.
また、焼成後のチップ抗折強度を調べた。抗折強度は、外部電極を形成する前の焼成済みの積層セラミックコンデンサ試料について三点曲げ試験を行うことにより測定した。15個の試料を試験し、得られた結果についてワイブル解析を行い抗折強度を求めた。抗折強度は、好ましくは20kgf/mm2以上であり、より好ましくは25kgf/mm2以上である。 Moreover, the chip bending strength after baking was investigated. The bending strength was measured by performing a three-point bending test on the fired multilayer ceramic capacitor sample before forming the external electrode. Fifteen samples were tested, and the results obtained were subjected to Weibull analysis to determine the bending strength. Transverse strength is preferably 20 kgf / mm 2 or more, more preferably 25 kgf / mm 2 or more.
各積層セラミックコンデンサについて、容量低下の有無を調べた。容量低下ありとは、具体的には、25℃においてデジタルLCRメータにて1kHz、1.0Vrmsの条件で、1000個の試料の静電容量を測定し、サンプルNo.1における1000個の測定結果の平均を平均容量とし、平均容量に対して−10%以下の容量である積層セラミックコンデンサ試料のサンプルを容量低下ありとした。
さらに、各種サンプルを50個作製したときのショート不良の有無を調べた。具体的には、1MΩ以下の抵抗値をもつ積層セラミックコンデンサ試料をショート不良とした。
Each multilayer ceramic capacitor was examined for a decrease in capacitance. More specifically, “with reduced capacity” means that the electrostatic capacity of 1000 samples was measured with a digital LCR meter at 25 ° C. under the conditions of 1 kHz and 1.0 Vrms. An average of 1000 measurement results in 1 was defined as an average capacity, and a sample of a multilayer ceramic capacitor sample having a capacity of -10% or less with respect to the average capacity was regarded as having a decrease in capacity.
Furthermore, the presence or absence of short-circuit defects when 50 samples were prepared was examined. Specifically, a multilayer ceramic capacitor sample having a resistance value of 1 MΩ or less was regarded as a short circuit defect.
表1から、全ての電極前駆体層で共材としての誘電体粉末の平均粒径を同一としたサンプル1においては、多数の構造欠陥が発生しているのに対し、Rc/Rb>1.0としたサンプルにおいては、構造欠陥の発生数が減少することが確認された。また、チップ抗折強度の改善も認められた。特に、電極前駆体層数mを0.03n層以上とすることで、構造欠陥を確実に抑えることができ、また、充分に高い抗折強度が得られた。ただし、サンプル8のように電極前駆体層の積層数mが多くなると、容量が低下するものが生じた。したがって、電極前駆体層の積層数mは、0.03n層〜0.15n層とすることが好適であることがわかる。 From Table 1, in Sample 1 in which the average particle diameter of the dielectric powder as the co-material is the same in all the electrode precursor layers, many structural defects are generated, whereas Rc / Rb> 1. In the sample set to 0, it was confirmed that the number of occurrences of structural defects decreased. In addition, improvement in chip bending strength was also observed. In particular, by setting the number m of electrode precursor layers to 0.03 n layers or more, structural defects can be reliably suppressed, and sufficiently high bending strength can be obtained. However, when the number m of electrode precursor layers increased as in Sample 8, the capacity was reduced. Therefore, it can be seen that the number m of stacked electrode precursor layers is preferably 0.03n layer to 0.15n layer.
実験2
<サンプル9〜14>
サンプル9〜14では、内装部の積層方向両端の電極前駆体層からそれぞれ0.10n層目の電極前駆体層まで、Rc/Rbが表2の関係を満たすような平均粒径Rcを有する誘電体粉末を添加した。その他はサンプル1と同様にして積層セラミックコンデンサを作製し、各積層セラミックコンデンサについて前記評価を行った。結果を表2に示す。
<Samples 9 to 14>
In Samples 9-14, dielectrics having an average particle diameter Rc such that Rc / Rb satisfies the relationship shown in Table 2 from the electrode precursor layers at both ends in the stacking direction of the interior portion to the 0.10n-th electrode precursor layer. Body powder was added. Otherwise, a multilayer ceramic capacitor was prepared in the same manner as Sample 1, and the evaluation was performed for each multilayer ceramic capacitor. The results are shown in Table 2.
サンプル9のように、Rc/Rbが小さい場合、構造欠陥の発生を確実に防止できないことがあった。逆に、Rc/Rbが大きいサンプル14では電極層の途切れや球状化を生じ、容量低下等を引き起こした。また、サンプル14では、電極層中の金属の球状化、および、Rcが大きいことで電極層の平滑性が著しく劣化したためショート不良も発生した。したがって、共材としての誘電体粉末の粒径比Rc/Rbを、1.2≦Rc/Rb≦3.0とすることが好ましいことが明らかとなった。 When Rc / Rb is small as in sample 9, the occurrence of structural defects may not be reliably prevented. On the contrary, in the sample 14 having a large Rc / Rb, the electrode layer was interrupted or spheroidized, causing a decrease in capacity. In Sample 14, the metal in the electrode layer was spheroidized and the smoothness of the electrode layer was significantly deteriorated due to the large Rc, so that a short circuit defect occurred. Therefore, it has become clear that the particle size ratio Rc / Rb of the dielectric powder as the co-material is preferably 1.2 ≦ Rc / Rb ≦ 3.0.
実験3
<サンプル15〜20>
サンプル15〜20では、積層体の加圧を行うに際して、加圧条件を調整することにより、加圧後の積層体において、積層体を幅方向に沿って切断したときの積層方向中央部分の電極前駆体層の長さW1と、積層方向最下部の電極前駆体層の長さW2との比W1/W2を表3に示す値とした。ただし、W1/W2が1.00であるサンプル11では、積層体の加圧を行っていない。その他はサンプル1と同様にして積層セラミックコンデンサを作製し、各積層セラミックコンデンサについて前記評価を行った。結果を表3に示す。
<Samples 15-20>
In Samples 15 to 20, by adjusting the pressurizing conditions when pressing the stacked body, in the stacked body after pressurization, the electrode at the central portion in the stacking direction when the stacked body is cut along the width direction The ratio W1 / W2 between the length W1 of the precursor layer and the length W2 of the lowermost electrode precursor layer in the stacking direction was set to the values shown in Table 3. However, in
表3から明らかなように、積層体を加圧しないサンプル15ではシートの密着性不足により構造欠陥を生じ、一方、W1/W2が大きいサンプル20では加圧力が強いためにショートを引き起こした。したがって、加圧後の積層体における積層方向中央部分の電極前駆体層の幅W1と、積層方向最下部の電極前駆体層の幅W2との比W1/W2を1.02〜1.20とするように加圧を行うことが好ましいことが明らかとなった。 As is apparent from Table 3, the sample 15 in which the laminate was not pressurized caused structural defects due to insufficient sheet adhesion, while the sample 20 having a large W1 / W2 caused a short circuit due to a strong pressing force. Therefore, the ratio W1 / W2 of the width W1 of the electrode precursor layer at the center portion in the stacking direction and the width W2 of the electrode precursor layer at the bottom in the stacking direction in the stacked body after pressurization is 1.02-1.20. Thus, it has become clear that it is preferable to apply pressure.
実験4
本実験では、内装グリーンシートに用いる誘電体粉末Aの平均粒径Raと、電極前駆体層に共材として添加した誘電体粉末Bの平均粒径Rbとの比Rb/Raについて検討した。
Experiment 4
In this experiment, the ratio Rb / Ra between the average particle size Ra of the dielectric powder A used for the interior green sheet and the average particle size Rb of the dielectric powder B added as a co-material to the electrode precursor layer was examined.
<サンプル21,22>
サンプル21,22では、Rb/Raを表4に示すように変更した。その他は、サンプル6と同様にして積層セラミックコンデンサを作製し、前記評価を行った。結果を表4に示す。
<
In
表4から明らかなように、Rb/Raを1/2以下とすることで、良好な結果が得られた。なお、データには示していないが、Rb/Ra>1/2となるように設定している積層セラミックコンデンサにおいては、Rc/Rbが本発明の範囲外であっても構造欠陥の発生頻度は低くなる。しかしながら、Rb/Ra>1/2となるような条件では、誘電体層を薄層化及び多層化することができず、小型且つ大容量の積層セラミックコンデンサを得ることが難しい。したがって、Rb/Ra≦1/2となるように電極前駆体層中の共材を微細化し、且つ、Rc/Rb>1.0となるように設定することによって、積層セラミックコンデンサの薄層化及び多層化による小型化大容量化と構造欠陥の発生抑制とが両立可能となる。 As is clear from Table 4, good results were obtained by setting Rb / Ra to ½ or less. Although not shown in the data, in the multilayer ceramic capacitor set so that Rb / Ra> 1/2, even if Rc / Rb is outside the scope of the present invention, the frequency of occurrence of structural defects is Lower. However, under the condition that Rb / Ra> 1/2, the dielectric layer cannot be thinned and multilayered, and it is difficult to obtain a small and large capacity multilayer ceramic capacitor. Therefore, by reducing the size of the co-material in the electrode precursor layer so that Rb / Ra ≦ 1/2 and setting so that Rc / Rb> 1.0, the multilayer ceramic capacitor can be thinned. In addition, it is possible to achieve both a reduction in size and an increase in capacity by multilayering and suppression of the occurrence of structural defects.
1 積層セラミックコンデンサ、2 誘電体層、3 電極層、4 素子本体、5 外部電極、6 外装誘電体層、11 積層体、12 内装部、13 外装部、21 電極前駆体層、22 内装グリーンシート、23 外装グリーンシート DESCRIPTION OF SYMBOLS 1 Multilayer ceramic capacitor, 2 Dielectric layer, 3 Electrode layer, 4 Element main body, 5 External electrode, 6 Exterior dielectric layer, 11 Laminated body, 12 Interior part, 13 Exterior part, 21 Electrode precursor layer, 22 Interior green sheet , 23 Exterior green sheet
Claims (7)
前記電極前駆体層に誘電体粉末を添加し、前記内装グリーンシート及び前記外装グリーンシートに含まれる誘電体粉末の平均粒径をRa、前記内装部の積層方向両端にそれぞれ配置する少なくとも1層の電極前駆体層に添加する誘電体粉末の平均粒径をRc、前記平均粒径Rcの誘電体粉末が添加された電極前駆体層以外の電極前駆体層に添加する誘電体粉末の平均粒径をRbとしたときに、Rb/Ra≦1/2となるように設定するとともに、
Rc/Rb>1.0となるように設定することを特徴とする積層セラミック電子部品の製造方法。 An interior green sheet containing dielectric powder and an electrode precursor layer containing a conductive material are alternately laminated to form an interior part, and an exterior green sheet is laminated on both sides of the interior part in the stacking direction, and then fired. When manufacturing a multilayer ceramic electronic component in which dielectric layers and electrode layers are alternately stacked,
Dielectric powder is added to the electrode precursor layer, the average particle size of the dielectric powder contained in the interior green sheet and the exterior green sheet is Ra, and at least one layer disposed at both ends in the stacking direction of the interior portion. The average particle diameter of the dielectric powder added to the electrode precursor layer is Rc, and the average particle diameter of the dielectric powder added to the electrode precursor layer other than the electrode precursor layer to which the dielectric powder having the average particle diameter Rc is added When Rb is set to Rb, Rb / Ra ≦ 1/2 is set.
A method for producing a multilayer ceramic electronic component, wherein Rc / Rb> 1.0 is set.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007032598A JP2007288144A (en) | 2006-03-20 | 2007-02-13 | Process for manfacturing multilayer ceramic electronic component |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006077746 | 2006-03-20 | ||
| JP2007032598A JP2007288144A (en) | 2006-03-20 | 2007-02-13 | Process for manfacturing multilayer ceramic electronic component |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007288144A true JP2007288144A (en) | 2007-11-01 |
Family
ID=38759575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007032598A Withdrawn JP2007288144A (en) | 2006-03-20 | 2007-02-13 | Process for manfacturing multilayer ceramic electronic component |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2007288144A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011135079A (en) * | 2009-12-22 | 2011-07-07 | Samsung Electro-Mechanics Co Ltd | Laminated ceramic capacitor and method of manufacturing the same |
| JP2013098525A (en) * | 2011-11-02 | 2013-05-20 | Samsung Electro-Mechanics Co Ltd | Multilayer ceramic electronic component and manufacturing method for the same |
-
2007
- 2007-02-13 JP JP2007032598A patent/JP2007288144A/en not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011135079A (en) * | 2009-12-22 | 2011-07-07 | Samsung Electro-Mechanics Co Ltd | Laminated ceramic capacitor and method of manufacturing the same |
| JP2013098525A (en) * | 2011-11-02 | 2013-05-20 | Samsung Electro-Mechanics Co Ltd | Multilayer ceramic electronic component and manufacturing method for the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7227690B2 (en) | Multilayer ceramic capacitor and manufacturing method thereof | |
| JP3908715B2 (en) | Multilayer ceramic capacitor | |
| JP5077393B2 (en) | Ceramic electronic component and manufacturing method thereof | |
| JP4267614B2 (en) | Manufacturing method of multilayer ceramic electronic component | |
| JP4786604B2 (en) | Dielectric porcelain and multilayer ceramic capacitor using the same | |
| JP2019212716A (en) | Laminated ceramic capacitor and manufacturing method thereof | |
| JP6515758B2 (en) | Multilayer electronic parts | |
| JP2010153485A (en) | Electronic component | |
| JP2017059815A (en) | Laminate electronic component | |
| JP5293951B2 (en) | Electronic components | |
| JP3924286B2 (en) | Manufacturing method of multilayer ceramic electronic component | |
| JP5838968B2 (en) | Dielectric ceramic, multilayer ceramic electronic component, and manufacturing method thereof | |
| JP3794562B2 (en) | Multilayer ceramic electronic components | |
| JP4548118B2 (en) | DIELECTRIC CERAMIC COMPOSITION, ELECTRONIC COMPONENT AND METHOD FOR PRODUCING THEM | |
| JP5349807B2 (en) | Multilayer ceramic capacitor and manufacturing method thereof | |
| JP2004319435A (en) | Conductive particle, conductive paste, electronic part, laminated ceramic capacitor and manufacturing method of the same | |
| JP2007173480A (en) | Laminated electronic component and its manufacturing method | |
| JP7312525B2 (en) | Multilayer ceramic capacitor and manufacturing method thereof | |
| JP3874278B2 (en) | DIELECTRIC CERAMIC COMPOSITION, ELECTRONIC COMPONENT AND METHOD FOR PRODUCING THEM | |
| JP2013173626A (en) | Dielectric porcelain composition and ceramic electronic part | |
| JP2007258279A (en) | Laminate ceramic electronic component, and manufacturing method thereof | |
| JP4276642B2 (en) | Multilayer ceramic electronic components | |
| JP2007288144A (en) | Process for manfacturing multilayer ceramic electronic component | |
| JP4882778B2 (en) | Manufacturing method of multilayer ceramic electronic component | |
| JP5803688B2 (en) | Dielectric ceramic composition and multilayer ceramic capacitor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20100511 |