JP2007288069A - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP2007288069A JP2007288069A JP2006116161A JP2006116161A JP2007288069A JP 2007288069 A JP2007288069 A JP 2007288069A JP 2006116161 A JP2006116161 A JP 2006116161A JP 2006116161 A JP2006116161 A JP 2006116161A JP 2007288069 A JP2007288069 A JP 2007288069A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon substrate
- plasma
- gas
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 88
- 239000007789 gas Substances 0.000 claims abstract description 69
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 65
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 64
- 239000010703 silicon Substances 0.000 claims abstract description 64
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 31
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 31
- 238000005121 nitriding Methods 0.000 claims abstract description 26
- 125000004433 nitrogen atom Chemical group N* 0.000 claims abstract description 17
- 230000003213 activating effect Effects 0.000 claims abstract description 3
- 239000010408 film Substances 0.000 description 159
- 238000000034 method Methods 0.000 description 37
- 238000012545 processing Methods 0.000 description 33
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 20
- 229910004298 SiO 2 Inorganic materials 0.000 description 17
- 230000008569 process Effects 0.000 description 15
- 239000001301 oxygen Substances 0.000 description 11
- 229910052760 oxygen Inorganic materials 0.000 description 11
- 229910052814 silicon oxide Inorganic materials 0.000 description 11
- 229910052757 nitrogen Inorganic materials 0.000 description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 9
- 150000004767 nitrides Chemical class 0.000 description 8
- 239000002253 acid Substances 0.000 description 7
- 238000007254 oxidation reaction Methods 0.000 description 7
- 230000007547 defect Effects 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 6
- 125000004430 oxygen atom Chemical group O* 0.000 description 6
- 230000005684 electric field Effects 0.000 description 5
- 239000007943 implant Substances 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 238000013459 approach Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 229910001882 dioxygen Inorganic materials 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 230000001976 improved effect Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- -1 oxygen ions Chemical class 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 230000008093 supporting effect Effects 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】膜特性が良好で窒化シリコン膜のリーク電流をさらに低減することを可能とする。
【解決手段】窒素原子を含むガスをプラズマによって活性化し、この活性化された窒素原子を含むガスによりシリコン基板100表面を窒化処理することにより、シリコン基板100表面に窒化シリコン膜を形成する半導体装置の製造方法において、窒化処理時のシリコン基板100の温度を600℃以上とし、シリコン基板100表面に厚さ4.0nm以上の窒化シリコン膜を形成する。
【選択図】 図1
Film characteristics are good and leakage current of a silicon nitride film can be further reduced.
A semiconductor device which forms a silicon nitride film on the surface of a silicon substrate by activating a gas containing nitrogen atoms with plasma and nitriding the surface of the silicon substrate with the activated gas containing nitrogen atoms. In this manufacturing method, the temperature of the silicon substrate 100 during nitriding is set to 600 ° C. or more, and a silicon nitride film having a thickness of 4.0 nm or more is formed on the surface of the silicon substrate 100.
[Selection] Figure 1
Description
本発明は、半導体装置の製造方法に係り、特にシリコン基板表面に窒化シリコン膜を形成する半導体装置の製造方法に関するものである。 The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device in which a silicon nitride film is formed on the surface of a silicon substrate.
半導体ロジックやDRAMのゲート、あるいはフラッシュメモリのトンネルゲート等における半導体素子のゲート絶縁膜の材料は、これまでシリコン酸化膜(SiO2膜)が主流であった。しかし、SiO2膜は誘電率が低いので、誘電率を向上させるために、このSiO2膜を窒化する方法が採用されるようになっている。
この方法によれば、図6に示すように、シリコン基板10上に、酸化膜であるSiO2膜15と、このSiO2膜15上にSiO2膜15を窒化した酸窒化膜であるSiON膜11とからなるゲート絶縁膜を形成している。
しかし、酸化膜を窒化することで誘電率を向上させる方法には限界があり、新たなアプローチが必要とされている。
そこで、最近、新たなアプローチとしてSi3N4膜が注目されるようになってきた。SiO2の誘電率は3.9に対して、Si3N4の誘電率は7.0である。したがって、Si3N4膜をゲート絶縁膜に適用すると、従来のシリコン酸化膜より2倍の物理膜厚とすることが可能となり、誘電率の向上に加えてリーク電流の大幅な低減が期待できるからである。
As a material of a gate insulating film of a semiconductor element in a semiconductor logic, a DRAM gate, a flash memory tunnel gate, or the like, a silicon oxide film (SiO 2 film) has been mainly used so far. However, since the dielectric constant of the SiO 2 film is low, a method of nitriding the SiO 2 film has been adopted in order to improve the dielectric constant.
According to this method, as shown in FIG. 6, a SiO 2 film 15 which is an oxide film on a
However, there is a limit to the method for improving the dielectric constant by nitriding an oxide film, and a new approach is required.
Therefore, recently, a Si 3 N 4 film has attracted attention as a new approach. The dielectric constant of SiO 2 is 3.9, whereas the dielectric constant of Si 3 N 4 is 7.0. Therefore, when the Si 3 N 4 film is applied to the gate insulating film, the physical film thickness can be doubled as compared with the conventional silicon oxide film, and in addition to the improvement of the dielectric constant, the leakage current can be greatly reduced. Because.
ところが、Si3N4膜を熱CVD(Chemical Vapor Deposition)法で形成した場合、最初に島状の核から成膜し始めるので、緻密の膜にならず、期待していたリーク電流低減効果は不充分であった。このため、N2あるいはNH3ガスをプラズマにより活性化させて、シリコンを窒化するプラズマCVD方法が提案されている(例えば、特許文献1参照)。
なお、別なアプローチとして誘電率が高いHfOなどのHigh−k材料をゲート絶縁膜に応用するための研究開発が盛んに行われているが、未解決な技術課題が山積しており、実用化するための道程も遠い。 In addition, as another approach, research and development for applying high-k materials such as HfO having a high dielectric constant to the gate insulating film are actively carried out. There is a long way to go.
しかし、特許文献1に記載のプラズマを用いたシリコン窒化方法は、基板温度400℃以下の低温で、N2あるいはNH3ガスをプラズマ化させて処理するため、シリコン基板表面を2.0nm程度しか窒化することができず、窒化シリコン膜のリーク電流の低減効果が未だ十分ではなかった。また、低温での窒化のため、膜中の欠陥が多く、良好な半導体装置の電気特性を確保することが困難であった。
本発明の課題は、上述した従来技術の問題点を解消して、膜特性が良好で窒化シリコン膜のリーク電流をさらに低減することが可能な半導体装置の製造方法を提供することにある。
However, since the silicon nitriding method using plasma described in Patent Document 1 is processed by converting N 2 or NH 3 gas into plasma at a low temperature of 400 ° C. or lower, the surface of the silicon substrate is only about 2.0 nm. It was not possible to nitride, and the effect of reducing the leakage current of the silicon nitride film was not yet sufficient. In addition, because of nitridation at a low temperature, there are many defects in the film, and it is difficult to ensure good electrical characteristics of the semiconductor device.
An object of the present invention is to provide a method for manufacturing a semiconductor device that solves the above-described problems of the prior art and has excellent film characteristics and can further reduce the leakage current of a silicon nitride film.
第1の発明は、窒素原子を含むガスをプラズマによって活性化し、この活性化された前記窒素原子を含むガスによりシリコン基板表面を窒化処理することにより、前記シリコン基板表面に窒化シリコン膜を形成する半導体装置の製造方法において、前記窒化処理時のシリコン基板温度を600℃以上とし、前記シリコン基板表面に厚さ4.0nm以上の窒化シリコン膜を形成することを特徴とする半導体装置の製造方法である。 In the first invention, a silicon nitride film is formed on the surface of the silicon substrate by activating a gas containing nitrogen atoms with plasma and nitriding the surface of the silicon substrate with the activated gas containing nitrogen atoms. In the method for manufacturing a semiconductor device, the silicon substrate temperature during the nitriding treatment is set to 600 ° C. or more, and a silicon nitride film having a thickness of 4.0 nm or more is formed on the surface of the silicon substrate. is there.
第2の発明は、第1の発明において、窒素原子を含むガスがNH3又はN2ガスであることを特徴とする。 A second invention is characterized in that, in the first invention, the gas containing nitrogen atoms is NH 3 or N 2 gas.
第3の発明は、第2の発明において、前記NH3又はN2ガスに、He、Ar、Krなどの稀ガスをプラズマアシストガスとして添加したことを特徴とする。 A third invention is characterized in that, in the second invention, a rare gas such as He, Ar, or Kr is added as a plasma assist gas to the NH 3 or N 2 gas.
第4の発明は、第1ないし第3の発明において、前記窒化シリコン膜を形成した後、850℃以上の高温の酸素原子を含むガスの雰囲気で、前記窒化シリコン膜を形成したシリコン基板を酸化処理し、前記窒化シリコン膜は酸化させず、前記窒化シリコン膜とシリコン基板表面との界面のみを酸化処理することにより、酸化膜を形成することを特徴とする。 According to a fourth invention, in the first to third inventions, after the silicon nitride film is formed, the silicon substrate on which the silicon nitride film is formed is oxidized in a gas atmosphere containing high-temperature oxygen atoms of 850 ° C. or higher. The oxide film is formed by oxidizing the silicon nitride film and oxidizing only the interface between the silicon nitride film and the surface of the silicon substrate.
第5の発明は、第4の発明において、前記酸素原子を含むガスが、酸素ガス、水蒸気、N2Oのいずれかのガスであることを特徴とする。 A fifth invention is characterized in that in the fourth invention, the gas containing oxygen atoms is one of oxygen gas, water vapor, and N 2 O.
第6の発明は、第1〜第3の発明において、前記窒化シリコン膜を形成した後、イオンインプラント方式で酸素イオンをシリコン基板表面と前記窒化シリコン膜との界面に注入し、850℃以上の温度でアニールをすることで前記シリコン基板表面と前記窒化シリコン膜との界面に酸化膜を形成することを特徴とする。 According to a sixth invention, in the first to third inventions, after forming the silicon nitride film, oxygen ions are implanted into the interface between the silicon substrate surface and the silicon nitride film by an ion implant method, and the temperature is 850 ° C. or higher. An oxide film is formed at the interface between the silicon substrate surface and the silicon nitride film by annealing at a temperature.
第7の発明は、酸素と窒素を含む混合ガスをプラズマにより活性化し、この活性化された前記混合ガスによりシリコン基板表面を酸・窒化処理することにより、前記シリコン基板表面に厚さ4.0nm以上の酸・窒化膜を形成し、前記酸・窒化膜を形成してから、窒素を含むガスをプラズマにより活性化し、この活性化された窒素を含むガス(窒素プラズマ)で、前記酸・窒化膜表面を高濃度に窒化処理することにより、前記シリコン基板表面に窒化シリコン膜を形成することを特徴とする。 In a seventh aspect of the present invention, a mixed gas containing oxygen and nitrogen is activated by plasma, and the silicon substrate surface is subjected to an acid / nitridation treatment with the activated mixed gas, whereby a thickness of 4.0 nm is formed on the silicon substrate surface After forming the above-mentioned acid / nitride film, forming the acid / nitride film, a gas containing nitrogen is activated by plasma, and the acid / nitride is activated with the activated nitrogen-containing gas (nitrogen plasma). A silicon nitride film is formed on the surface of the silicon substrate by nitriding the film surface at a high concentration.
第8の発明は、第1ないし第3の発明において、前記活性化された前記窒素原子を含むガスによりシリコン基板表面を窒化処理することにより、前記シリコン基板表面に窒化シリコン膜を形成する方法は、処理室と、該処理室内で前記シリコン基板を支持する基板支持体と、前記処理室周囲に配置された筒状電極及び磁力線形成手段とを有するプラズマ処理装置を用い、前記処理室内に窒素原子を含むガスを供給し、前記筒状電極に高周波電力を供給することにより得られる高周波電界と前記磁力線形成手段により得られる磁界とにより、前記窒素原子を含むガスをプラズマ放電させて活性化し、この活性化された前記窒素原子を含むガス(ガスプラズマ)によりシリコン基板表面を窒化処理することにより、前記シリコン基板表面に窒化シリコン膜を形成する方法である。 According to an eighth invention, in the first to third inventions, a method of forming a silicon nitride film on the silicon substrate surface by nitriding the silicon substrate surface with the activated gas containing nitrogen atoms. A plasma processing apparatus having a processing chamber, a substrate support that supports the silicon substrate in the processing chamber, and a cylindrical electrode and a magnetic force line forming unit disposed around the processing chamber, and nitrogen atoms in the processing chamber The gas containing nitrogen atoms is activated by plasma discharge with a high-frequency electric field obtained by supplying high-frequency power to the cylindrical electrode and a magnetic field obtained by the magnetic force line forming means, By nitriding the surface of the silicon substrate with the activated gas (gas plasma) containing nitrogen atoms, the surface of the silicon substrate is nitrided. It is a method of forming a con film.
第9の発明は、第1ないし第6、第8の発明において、前記形成された窒化シリコン膜がロジック、DRAM、フラッシュメモリなどの半導体素子のゲート絶縁膜であることを特徴とする。 A ninth invention is characterized in that, in the first to sixth and eighth inventions, the formed silicon nitride film is a gate insulating film of a semiconductor element such as logic, DRAM, flash memory or the like.
本発明によれば、膜特性が良好で窒化シリコン膜のリーク電流をさらに低減することができる。 According to the present invention, the film characteristics are good and the leakage current of the silicon nitride film can be further reduced.
次に、本発明の半導体装置の製造方法における実施の形態を説明する。
半導体装置の製造方法を実施するためにプラズマを利用した半導体製造装置を用いるが、プラズマを利用した半導体製造装置は、プラズマの生成方式により数種類存在している。例えば誘導結合型、容量結合型、サイクロトロン型、マグネトロン型等存在するが、本発明の半導体装置の製造方法を実施するためのプラズマ処理装置の一例として、電界と磁界により高密度プラズマを生成できる変形マグネトロン型プラズマ処理装置(ModifiedMagnetron Typed Processing System 以下、MMT装置という。)を用いて説明する。
Next, an embodiment of the semiconductor device manufacturing method of the present invention will be described.
A semiconductor manufacturing apparatus using plasma is used to implement a method for manufacturing a semiconductor device. There are several types of semiconductor manufacturing apparatuses using plasma depending on the plasma generation method. For example, inductive coupling type, capacitive coupling type, cyclotron type, magnetron type, etc. exist, but as an example of a plasma processing apparatus for carrying out the semiconductor device manufacturing method of the present invention, a deformation capable of generating high density plasma by an electric field and a magnetic field Description will be made using a magnetron type plasma processing apparatus (hereinafter referred to as an MMT apparatus).
このMMT装置においては、気密性を確保した反応室内に基板を設置し、ガスシャワー板を介して基板処理ガスを反応室に導入し、反応室内をある一定の圧力に保ち、放電用電極に高周波電力を供給して電界を形成するとともに磁界をかけてマグネトロン放電を起こす。放電用電極から放出された電子がドリフトしながらサイクロイド運動を続けて周回することにより長寿命となって電離生成率を高めるので、従来から多用されている容量結合型プラズマ処理装置よりも高密度プラズマを生成できる。この高密度プラズマにより基板処理ガスを励起分解させて化学的反応を起こさせ基板表面に薄膜を形成する。 In this MMT apparatus, a substrate is installed in a reaction chamber that ensures airtightness, a substrate processing gas is introduced into the reaction chamber via a gas shower plate, the reaction chamber is maintained at a certain pressure, and a high-frequency is applied to the discharge electrode. Electric power is supplied to form an electric field, and a magnetic field is applied to cause magnetron discharge. Since the electrons emitted from the discharge electrode continue to circulate around the cycloid while drifting, the life becomes longer and the ionization generation rate is increased, so that higher density plasma than conventional capacitively coupled plasma processing equipment is used. Can be generated. The substrate processing gas is excited and decomposed by the high-density plasma to cause a chemical reaction to form a thin film on the substrate surface.
図5には、本発明の実施の形態に用いられるMMT装置24が示されている。MMT装置24は、処理室26を構成する真空容器28を有する。この真空容器28は、上部容器30と下部容器32とが上下に接合されて構成されている。上部容器30は、アルミナ、石英等のセラミックからなる。下部容器32は金属製である。上部容器30の周囲はカバー34に覆われている。また、上部容器30はドーム状の天井部を有する円筒形であり、この天井部には、上蓋部36とシャワー板部38とが形成され、この上蓋部36とシャワー板部38との間に拡散室40が構成されている。上蓋部36には処理ガスを導入する導入口42が形成され、導入口42にはガス供給手段(図示せず)が接続され、シャワー板部38には多数のノズル44が形成されており、導入口42から導入された例えば2種の処理ガスは、拡散室40で混合・拡散され、シャワー板部38のノズル44から処理室26に供給されるようになっている。
FIG. 5 shows an
処理室26の下方中央部には、基板Wを支持する基板支持体であるサセプタ46が配置されている。このサセプタ46には、基板Wを加熱するための抵抗加熱ヒータ(図示せず)が設けられている。また、下部容器32には、排気口48が設けられ、排気口48には排気ポンプ等の排気手段(図示せず)が接続され、サセプタ46の周囲から下部容器32の底部方向へ処理後のガスが流れ、その後この排気口48から処理室26内の処理ガスが排気されるようになっている。
A
放電用の筒状電極50が、処理室26の周囲、即ち、上部容器30の外周に上部容器30から1〜3mm離して配置されている。この筒状電極50は、インピーダンス整合器52を介して高周波電源54に接続されている。この高周波電源54は、例えば13.56MHzの周波数を持つ高周波電力を発生し、制御装置56からの制御信号に応じてその電力の大きさが調整される。また、磁力線形成手段58が処理室26の周囲に配置されている。磁力線形成手段58は、リング状に形成された2つの永久磁石60,62から構成され、処理室26の周囲に配置され、処理室26の中央のプラズマ生成領域としての空間を囲んでいる。永久磁石60,62は筒状電極50のほぼ上端および下端の位置に配置されている。上下の永久磁石60、62は、真空容器28の半径方向に沿った両端(内周端と外周端)に磁極を持ち、上下の永久磁石60、62の磁極の向きが互いに逆向きに設定されている。従って、内周部の磁極同士と外周部の磁極同士が異極となっており、処理室26内には一方の永久磁石60から中心方向に延び、他方の永久磁石62に戻る磁力線が形成される。
A discharge
前述したサセプタ46は、下部容器32と絶縁されており、サセプタ46は、高周波回路(インピーダンス可変回路)64を介して接地されている。この高周波回路64は、前述した制御装置56からの制御信号に応じてサセプタインピーダンスを調整できるようにしてある。
The
高周波回路64は、コイルや可変コンデンサから構成され、コイルのパターン数や可変コンデンサの容量値を制御することによって、サセプタ46を介して基板Wの電位を制御できるようになっている。
The high-
本発明の実施例のMMT装置24では、永久磁石60、62の磁界の影響を受けてマグネトロン放電が発生し、基板Wの上方空間に電荷をトラップして高密度プラズマが生成される。そして、生成された高密度プラズマにより、サセプタ46上の基板Wの表面にプラズマ窒化処理又はプラズマ酸・窒化処理等が施される。なお、表面処理の開始および終了は高周波電力の印加および停止によって行なわれる。
In the
基板Wの表面又は下地膜表面をプラズマ窒化処理又は酸・窒化処理する際には、サセプタ46と接地との間に介設した高周波回路64を、予め所望のインピーダンス値に制御しておく。高周波回路64を所望のインピーダンス値に調整すると、それにより基板Wの電位が制御されて、所望の膜厚及び面内膜厚均一性をもつ窒化処理膜又は酸・窒化処理膜が形成できる。
When plasma nitriding or acid / nitriding is performed on the surface of the substrate W or the surface of the base film, the
次にMMT装置24の操作について説明する。まず基板Wをサセプタ46に載置し、真空容器28内のガスを排気口48から排気して真空容器28内を真空状態にする。次にサセプタ46を加熱して、基板Wを加熱する。次に処理ガスを導入口42から導入する。この導入口42から導入された処理ガスは、拡散室40で拡散され、シャワー板部38のノズル44から処理室26に供給される。同時に高周波電源54から高周波電力を筒状電極50に供給する。高周波回路64を予め所望のインピーダンス値に調整しておく。処理室26においては、筒状電極50により高周波電界が形成され、磁力線形成手段58により磁力線が形成されるので、マグネトロン放電が発生し、基板Wの上方空間に放電で生じた電荷を補足して高密度プラズマが生成される。生成されたプラズマによってサセプタ46上の基板Wが処理され、基板Wの表面にプラズマ薄膜が形成される。所定時間経過後、高周波電源54からの高周波電力の供給を停止し、真空容器28内のガスを排気口48から排気し、サセプタ46上の基板Wを処理室26から取り出して処理を終了する。
なお、真空容器28内のガス圧力は、導入口42より導入される処理ガスの流量と、排気口48に接続されているポンプ(図示略)の能力と、ポンプまでの排気コンダクタンスにより決まる。
Next, the operation of the
The gas pressure in the
図4は、実施の形態による半導体装置の製造方法で製造される半導体装置の一例を示すフラッシュメモリの構造の一部を説明するための概略縦断面図である。
フラッシュメモリ70は、ゲート電極(コントロールゲート)にポリメタル構造を有する。ポリメタル構造を有するフラッシュメモリ70は、ゲート絶縁膜115を有する。ゲート絶縁膜115は、能動層となるシリコン基板100上に形成されたSiO2からなる酸化膜105と、酸化膜105上に形成された窒化シリコン膜110とから。フラッシュメモリ70は、さらに、ゲート絶縁膜115上に形成されたポリシリコン(D−Poly−Si)からなるフローティングゲート120と、フローティングゲート120の上に形成されたSiO2/SiN/SiO2(ONO構造)からなる絶縁膜130と、絶縁膜130上に形成されたゲート電極としての積層構造をしたポリメタルゲート200と、ポリメタルゲート200上に形成された窒化シリコン膜からなるエッチングストッパ層180と、ゲートの側面に形成されたサイドウォール170とを有する。
上記積層構造をしたポリメタルゲート200は、Poly−Siからなるゲート電極140と、ゲート電極140上に抵抗を下げる目的で形成された窒化タングステン(WN)からなるバリアメタル150と、バリアメタル150上に形成されたタングステン(W)からなる金属薄膜160とから構成される。
FIG. 4 is a schematic longitudinal sectional view for explaining a part of the structure of a flash memory showing an example of a semiconductor device manufactured by the method of manufacturing a semiconductor device according to the embodiment.
The
The
上述したようにフラッシュメモリ70のゲート絶縁膜は、酸化膜105及び窒化シリコン膜110から構成されるが、フラッシュメモリを含めた半導体素子のゲート絶縁膜は具体的には次のように製造される。
As described above, the gate insulating film of the
[第1の実施の形態]
図1に第1の実施の形態における酸化膜及び窒化シリコン膜からなるゲート絶縁膜の製造方法を示す。この製造方法は、シリコン基板をプラズマ窒化した後、熱酸化するものである。
まず、シリコン基板100の上面に素子形成領域を画定するフィールド酸化膜(LOCOS酸化膜)(図示せず)を形成する。次に、この素子形成領域のシリコン基板100の表面に、表面濃度調整用の不純物をイオン注入する(図1(a)参照)。
[First Embodiment]
FIG. 1 shows a method for manufacturing a gate insulating film made of an oxide film and a silicon nitride film in the first embodiment. In this manufacturing method, a silicon substrate is plasma-nitrided and then thermally oxidized.
First, a field oxide film (LOCOS oxide film) (not shown) for defining an element formation region is formed on the upper surface of the
次に、窒素原子を含むガスをプラズマによって活性化し、この活性化された窒素原子を含むガスによりシリコン基板100表面を窒化処理(プラズマ窒化)することにより、シリコン基板100表面に窒化シリコン膜であるSi3N4膜210を形成する(図1(b))。
このSi3N4膜210を形成するには、前述したMMT装置24を用いる。処理室26内に窒素原子を含むガスを供給し、前記筒状電極50に高周波電力を供給することにより得られる高周波電界と前記磁力線形成手段58により得られる磁界とにより、前記窒素原子を含むガスをプラズマ放電させて活性化し、この活性化された前記窒素原子を含むガスによりシリコン基板100表面を窒化処理することにより、前記シリコン基板100表面にSi3N4膜210を形成する。窒化処理時のシリコン基板100の温度を600℃以上とし、サセプタ46の電位を制御することにより、シリコン基板100表面に厚さ4.0nm以上のSi3N4膜210を形成する。例えば、サセプタ電位のピーク・ツウ・ピーク(VPP)を500V以上にすることにより、シリコン基板100表面に厚さ6.5nm程度までのSi3N4膜210を形成することができる。
上述した窒素原子を含むガスには、例えばNH3又はN2ガスを用いる。なお、NH3又はN2ガスに、He、Ar、Krなどの稀ガスをプラズマアシストガスとして添加することもある。
Next, a gas containing nitrogen atoms is activated by plasma, and the surface of the
In order to form the Si 3 N 4 film 210, the
For example, NH 3 or N 2 gas is used as the above-described gas containing nitrogen atoms. A rare gas such as He, Ar, or Kr may be added as a plasma assist gas to the NH 3 or N 2 gas.
例えば、N2を使用した場合のプラズマ窒化処理の条件は次の通りである。
ガス:N2=1000sccm
圧力:100Pa
基板温度:700℃
高周波電力:300W
For example, the conditions for plasma nitriding when N 2 is used are as follows.
Gas: N 2 = 1000 sccm
Pressure: 100Pa
Substrate temperature: 700 ° C
High frequency power: 300W
上記したSi3N4膜210を形成した後、600℃以上の高温の酸素原子を含むガスの雰囲気で、Si3N4膜210を形成したシリコン基板100を熱酸化処理し、Si3N4膜210は酸化させず、Si3N4膜210とシリコン基板100表面との界面のみを酸化処理することにより、酸化膜であるSiO2膜205を形成する(図1(c))。酸素原子を含むガスには、酸素ガス、水蒸気、N2Oのいずれかのガスを用いる。なお、これらの酸素原子を含むガスに希釈ガスを用いることもある。
After an Si 3 N 4 film 210 as described above, in an atmosphere of a gas containing 600 ° C. or more hot oxygen atom, a
例えば、O2を使用したときの酸化処理の条件は次の通りである。
ガス:O2=50sccm
圧力:100Pa
基板温度:700℃
For example, the conditions for the oxidation treatment when O 2 is used are as follows.
Gas: O 2 = 50 sccm
Pressure: 100Pa
Substrate temperature: 700 ° C
次に、SiO2膜205及びSi3N4膜210を形成したシリコン基板100を選択的にエッチング除去して窒化シリコン膜110及び酸化膜105を形成する(図1(d))。
Next, the
例えば、フラッシュメモリのゲートを形成するためには、図1(c)においてSi3N4膜210を形成した後、さらにPoly−Si膜、ONO構造絶縁膜、Poly−Si膜、WN膜、W膜、及びSi3N4膜を順次形成し、選択的にエッチング除去してゲートを形成し、サイドウォールスペーサ膜を全面に成膜し、その後、エッチバックしてゲートの側面にサイドウォールを形成し、ゲートとサイドウォールとをマスクにしてイオン注入を行い、ソース・ドレイン領域を形成して、図4に示したフラッシュメモリ70を形成する。
For example, in order to form the gate of the flash memory, after forming the Si 3 N 4 film 210 in FIG. 1C, a Poly-Si film, ONO structure insulating film, Poly-Si film, WN film, W A film and a Si 3 N 4 film are sequentially formed, selectively removed by etching to form a gate, a sidewall spacer film is formed on the entire surface, and then etched back to form a sidewall on the side surface of the gate. Then, ion implantation is performed using the gate and the sidewall as a mask to form source / drain regions, and the
上述した第1の実施の形態によるゲート絶縁膜の製造方法によれば、プラズマ窒化処理時のシリコン基板100の温度を600℃以上としたので、膜中の欠陥の少ないSi3N4膜を得ることができる。
According to the method of manufacturing the gate insulating film according to the first embodiment described above, the temperature of the
また、シリコン基板100に厚さ4.0nm以上のSi3N4膜を形成するようにしたので、厚さ2.0nmのSi3N4膜と比べて、シリコン基板表面に形成されるSi3N4膜のリーク電流を確実に低減することができる。
Moreover, since so as to form a thickness of 4.0nm or more the Si 3 N 4 film on the
また、このようなプロセスを行う場合に、特に膜中の酸素成分が多くなり、膜中の欠陥が生じやすいが、シリコン基板温度が400℃に比べ600℃以上の基板温度でシリコン基板表面を窒化することで、膜中の酸素成分を大幅に抑制することができ、膜を安定な組成にして膜中の欠陥を低減することができる。
基板温度を650℃以上にすると、膜中の酸素成分を25%以下に抑制することができるだけでなく、膜をより安定な組成にして、膜中の欠陥をより低減することができる。この場合、膜中の窒素は100%シリコン原子と結合し、不安定な酸素との結合がなくなる。
In addition, when such a process is performed, the oxygen component in the film increases and defects in the film tend to occur, but the silicon substrate surface is nitrided at a substrate temperature of 600 ° C. or higher compared to 400 ° C. By doing so, the oxygen component in the film can be greatly suppressed, the film can be made into a stable composition, and defects in the film can be reduced.
When the substrate temperature is set to 650 ° C. or higher, not only the oxygen component in the film can be suppressed to 25% or less, but also the film can have a more stable composition and defects in the film can be further reduced. In this case, nitrogen in the film is bonded to 100% silicon atoms, and there is no bond with unstable oxygen.
また、本実施の形態では、同じ基板温度(例えば650℃)でも、N2プラズマガスで窒化するより、NH3プラズマガスで窒化した膜の方が、膜中の酸素成分が少なく、膜中の欠陥も少なくすることができる。
また、シリコン基板表面をプラズマで窒化するだけでは、シリコンと窒化膜の界面に固定電荷が生じ、デバイスの電気特性が悪化するが、本実施の形態では、窒化膜とシリコン基板表面との界面に酸化膜を形成しているので、界面に生じる固定電荷を低減することができ、良好なデバイスの電気特性を確保することができる。
Further, in the present embodiment, even at the same substrate temperature (for example, 650 ° C.), a film nitrided with NH 3 plasma gas has less oxygen component in the film than nitriding with N 2 plasma gas, so Defects can also be reduced.
Moreover, if the silicon substrate surface is simply nitrided with plasma, a fixed charge is generated at the interface between the silicon and the nitride film, and the electrical characteristics of the device deteriorate, but in this embodiment, at the interface between the nitride film and the silicon substrate surface. Since the oxide film is formed, the fixed charges generated at the interface can be reduced, and good electrical characteristics of the device can be ensured.
また、このようなプロセスを行う場合、特にプラズマの生成が重要になるが、NH3又はN2ガスに、He、Ar、Krなどの稀ガスをプラズマアシストガスとして添加すると、プラズマの生成をより促進できる。 In addition, when such a process is performed, the generation of plasma is particularly important. However, when a rare gas such as He, Ar, Kr or the like is added to the NH 3 or N 2 gas as a plasma assist gas, the generation of the plasma is further improved. Can promote.
また、このようなプロセスを行う場合に、特にSiO2膜の膜組成も重要になるが、酸素原子を含むガスが、酸素ガス、水蒸気、N2Oのいずれかのガスであると、シリコン基板との界面における膜組成がよりSiO2膜に近い酸化膜を形成でき、デバイスのモビリティが優れる。 In addition, when such a process is performed, the film composition of the SiO 2 film is particularly important. When the gas containing oxygen atoms is any one of oxygen gas, water vapor, and N 2 O, the silicon substrate An oxide film having a film composition closer to that of the SiO 2 film can be formed at the interface with the device, and the mobility of the device is excellent.
以上述べたように、第1の実施の形態によれば、厚さ4.0nm以上の窒化ができる絶縁膜が得られるので、形成された窒化シリコン膜を、ロジック、DRAM、フラッシュメモリなどの半導体素子のゲート絶縁膜として用いることが可能であり、良好なデバイスの電気特性を確保できる。特に、フラッシュメモリのトンネルゲート絶縁膜として形成した場合には、ピュアな酸化膜に比べ、窒化膜の誘電率が高く、同じ電気的な膜厚でも物理膜厚を厚くすることができ、トンネル絶縁膜を流れるリーク電流を減らすことができるので、デバイスの信頼性が大幅に改善できる。また、書き込み速度も速くすることができる。 As described above, according to the first embodiment, an insulating film that can be nitrided with a thickness of 4.0 nm or more can be obtained. Therefore, the formed silicon nitride film can be used as a semiconductor such as a logic, DRAM, or flash memory. It can be used as a gate insulating film of an element, and good electrical characteristics of a device can be secured. In particular, when formed as a tunnel gate insulating film for flash memory, the dielectric constant of the nitride film is higher than that of a pure oxide film, and the physical film thickness can be increased even with the same electrical film thickness. Since the leakage current flowing through the film can be reduced, the reliability of the device can be greatly improved. Also, the writing speed can be increased.
なお、上述した第1の実施の形態では、窒素プラズマによりSi3N4膜を形成した後、熱酸化により窒化シリコン膜とシリコン基板表面との界面に酸化膜を形成するようにしてゲート絶縁膜を製造するようにしたが、本発明は、これに限定されない。例えば、次のような第2、第3の実施の形態を用いてもよい。 In the first embodiment described above, after the Si 3 N 4 film is formed by nitrogen plasma, an oxide film is formed at the interface between the silicon nitride film and the silicon substrate surface by thermal oxidation. However, the present invention is not limited to this. For example, the following second and third embodiments may be used.
[第2の実施の形態]
図2に第2の実施の形態におけるフラッシュメモリの製造方法を示す。この第2の実施の形態の製造方法は、第1の実施の形態がプラズマ窒化処理後に熱酸化処理をしているのに対して、イオンインプラント方式による酸化処理後に高温アニールするようにした点で、第1の実施の形態と異なる。
シリコン基板100表面にプラズマ窒化により厚さ4.0nm以上のSi3N4膜210を形成した後(図2(a)、(b))、イオンインプラント方式で酸素イオンO+をシリコン基板100表面とSi3N4膜210との界面に注入する(図2(c))。注入後、850℃以上の温度でアニールをすることでシリコン基板100表面とSi3N4膜210との界面にSiO2膜205を形成する(図2(c’))。
[Second Embodiment]
FIG. 2 shows a method for manufacturing a flash memory according to the second embodiment. The manufacturing method according to the second embodiment is different from the first embodiment in that the thermal oxidation treatment is performed after the plasma nitridation treatment, whereas the high temperature annealing is performed after the oxidation treatment by the ion implant method. This is different from the first embodiment.
After a Si 3 N 4 film 210 having a thickness of 4.0 nm or more is formed on the surface of the
図2(c)の注入工程で、例えば、O+を使用したときのイオンインプラント処理の条件は次の通りである。
イオン:O+
圧力:0.1Pa
基板温度:100℃
加速エネルギー:約2KeV
In the implantation step of FIG. 2C, for example, the conditions of the ion implant process when using O + are as follows.
Ion: O +
Pressure: 0.1Pa
Substrate temperature: 100 ° C
Acceleration energy: about 2 KeV
イオンインプラント方式では浅い領域に対応させることが困難であるが、本実施の形態によれば、シリコン基板表面に比較的に厚いSi3N4膜を形成できるので、シリコン基板表面とSi3N4膜との界面にSiO2を形成する場合に、深い領域に対応させることが容易なイオンインプラント方式を採用することが可能となる。 Although it is difficult to deal with a shallow region by the ion implant method, according to the present embodiment, since a relatively thick Si 3 N 4 film can be formed on the silicon substrate surface, the silicon substrate surface and the Si 3 N 4 film can be formed. In the case of forming SiO 2 at the interface with the film, it is possible to adopt an ion implant method that can easily cope with a deep region.
[第3の実施の形態]
図3に第3の実施の形態におけるフラッシュメモリの製造方法を示す。この第3の実施の形態における製造方法は、第1の実施の形態がプラズマ窒化処理後に熱酸化処理をしているのに対して、プラズマ酸・窒化処理後に窒化処理している点で第1の実施の形態と異なる。
酸素と窒素を含む混合ガスをプラズマにより活性化し、この活性化された混合ガスにより、シリコン基板100表面を酸・窒化処理することにより、シリコン基板100表面に厚さ4.0nm以上のSiON膜208を形成する(図3(b))。
[Third Embodiment]
FIG. 3 shows a method for manufacturing a flash memory according to the third embodiment. The manufacturing method according to the third embodiment is different from that according to the first embodiment in that the thermal oxidation process is performed after the plasma nitriding process, whereas the nitriding process is performed after the plasma oxynitriding process. This is different from the embodiment.
A mixed gas containing oxygen and nitrogen is activated by plasma, and the surface of the
例えばO2とN2を使用したときのプラズマ酸・窒化処理の条件は次の通りである。
ガス:O2=50sccm
ガス:N2=50sccm
圧力:50Pa
基板温度:650℃
高周波電力:300W
For example, the conditions of the plasma acid / nitriding treatment when O 2 and N 2 are used are as follows.
Gas: O 2 = 50 sccm
Gas: N 2 = 50 sccm
Pressure: 50Pa
Substrate temperature: 650 ° C
High frequency power: 300W
SiON膜208を形成してから窒素を含むガスをプラズマにより活性化し、この活性化された窒素を含むガス(窒素プラズマ)で、SiON膜208表面を高濃度に窒化処理することにより、シリコン基板100表面にSi3N4膜210を形成する(図3(c))。
After the
例えばN2を使用したときのプラズマ窒化処理の条件は次の通りである。
ガス:N2=50sccm
圧力:50Pa
基板温度:650℃
高周波電力:300W
For example, the conditions of plasma nitriding when N 2 is used are as follows.
Gas: N 2 = 50 sccm
Pressure: 50Pa
Substrate temperature: 650 ° C
High frequency power: 300W
この第3の実施の形態によれば、酸素と窒素を含む混合ガスをプラズマにより活性化するので、酸素を含むガス、窒素を含むガスをそれぞれプラズマにより活性化して、酸化処理と窒化処理とを別工程で行う場合に比べて、一工程省略できて、処理が容易になる。
また、シリコン基板表面を深さ方向に4nm以上窒化処理したので、シリコン基板表面に形成されるSi3N4膜のリーク電流を確実に低減することができる。
さらに、SiON膜を形成してから窒素プラズマで、SiON膜表面を高濃度に窒化処理するので、シリコン基板表面とSi3N4膜との界面にSiON膜を残しつつ、そのSiON膜上に厚いSi3N4膜を形成することができる。
According to the third embodiment, since the mixed gas containing oxygen and nitrogen is activated by plasma, the gas containing oxygen and the gas containing nitrogen are activated by plasma, respectively, and oxidation treatment and nitriding treatment are performed. Compared with the case where it is performed in a separate process, one process can be omitted, and the process becomes easy.
Further, since the silicon substrate surface is nitrided by 4 nm or more in the depth direction, the leakage current of the Si 3 N 4 film formed on the silicon substrate surface can be surely reduced.
Further, since the SiON film surface is highly nitrided with nitrogen plasma after the SiON film is formed, the SiON film is left on the interface between the silicon substrate surface and the Si 3 N 4 film, and the SiON film is thick on the SiON film. A Si 3 N 4 film can be formed.
なお、本発明の実施例の半導体装置の製造方法におけるゲート絶縁膜の形成方法については、MMT装置を用いた場合について説明したが、本発明の範囲から逸脱しない限りは、他のプラズマ源方式のプラズマ装置でも適用可能である。 The method for forming the gate insulating film in the method of manufacturing a semiconductor device according to the embodiment of the present invention has been described with respect to the case where an MMT device is used. However, as long as it does not depart from the scope of the present invention, other plasma source methods are used. A plasma apparatus is also applicable.
100 シリコン基板
105 酸化膜
110 窒化シリコン膜
205 SiO2膜
210 Si3N4膜(窒化シリコン膜)
100
Claims (1)
前記窒化処理時のシリコン基板温度を600℃以上とし、
前記シリコン基板表面に厚さ4.0nm以上の窒化シリコン膜を形成することを特徴とする半導体装置の製造方法。 In a method of manufacturing a semiconductor device in which a silicon nitride film is formed on a surface of a silicon substrate by activating a gas containing nitrogen atoms with plasma and nitriding the surface of the silicon substrate with the activated gas containing nitrogen atoms. ,
The silicon substrate temperature during the nitriding treatment is 600 ° C. or higher,
A method of manufacturing a semiconductor device, comprising forming a silicon nitride film having a thickness of 4.0 nm or more on a surface of the silicon substrate.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006116161A JP2007288069A (en) | 2006-04-19 | 2006-04-19 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006116161A JP2007288069A (en) | 2006-04-19 | 2006-04-19 | Manufacturing method of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007288069A true JP2007288069A (en) | 2007-11-01 |
| JP2007288069A5 JP2007288069A5 (en) | 2009-06-04 |
Family
ID=38759518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006116161A Pending JP2007288069A (en) | 2006-04-19 | 2006-04-19 | Manufacturing method of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2007288069A (en) |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5684462A (en) * | 1979-12-10 | 1981-07-09 | Shunpei Yamazaki | Plasma nitriding method |
| JPS5955024A (en) * | 1982-09-22 | 1984-03-29 | Fujitsu Ltd | Formation of insulating film |
| JPH11340224A (en) * | 1998-05-26 | 1999-12-10 | Sharp Corp | Method for manufacturing semiconductor device |
| JP2000208510A (en) * | 1999-01-06 | 2000-07-28 | Internatl Business Mach Corp <Ibm> | Oxynitride gate dielectric and method of forming the same |
| JP2004193413A (en) * | 2002-12-12 | 2004-07-08 | Tadahiro Omi | Nonvolatile semiconductor memory device and method of manufacturing the same |
| JP2004193414A (en) * | 2002-12-12 | 2004-07-08 | Tadahiro Omi | Nonvolatile semiconductor memory device and method of manufacturing the same |
| JP2006005287A (en) * | 2004-06-21 | 2006-01-05 | Hitachi Kokusai Electric Inc | Substrate processing method |
| JP2006073758A (en) * | 2004-09-01 | 2006-03-16 | Hitachi Kokusai Electric Inc | Manufacturing method of semiconductor device |
| WO2006106665A1 (en) * | 2005-03-31 | 2006-10-12 | Tokyo Electron Limited | Method for nitriding substrate and method for forming insulating film |
| WO2006132262A1 (en) * | 2005-06-08 | 2006-12-14 | Tohoku University | Plasma nitriding method, method for manufacturing semiconductor device and plasma processing apparatus |
| JP2007123825A (en) * | 2005-09-29 | 2007-05-17 | Toshiba Corp | Manufacturing method of semiconductor device |
| JP2007142024A (en) * | 2005-11-16 | 2007-06-07 | Fujitsu Ltd | Manufacturing method of semiconductor device |
-
2006
- 2006-04-19 JP JP2006116161A patent/JP2007288069A/en active Pending
Patent Citations (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5684462A (en) * | 1979-12-10 | 1981-07-09 | Shunpei Yamazaki | Plasma nitriding method |
| JPS6356311B2 (en) * | 1979-12-10 | 1988-11-08 | Shunpei Yamazaki | |
| JPS5955024A (en) * | 1982-09-22 | 1984-03-29 | Fujitsu Ltd | Formation of insulating film |
| JPH11340224A (en) * | 1998-05-26 | 1999-12-10 | Sharp Corp | Method for manufacturing semiconductor device |
| JP2000208510A (en) * | 1999-01-06 | 2000-07-28 | Internatl Business Mach Corp <Ibm> | Oxynitride gate dielectric and method of forming the same |
| JP2004193414A (en) * | 2002-12-12 | 2004-07-08 | Tadahiro Omi | Nonvolatile semiconductor memory device and method of manufacturing the same |
| JP2004193413A (en) * | 2002-12-12 | 2004-07-08 | Tadahiro Omi | Nonvolatile semiconductor memory device and method of manufacturing the same |
| JP2006005287A (en) * | 2004-06-21 | 2006-01-05 | Hitachi Kokusai Electric Inc | Substrate processing method |
| JP2006073758A (en) * | 2004-09-01 | 2006-03-16 | Hitachi Kokusai Electric Inc | Manufacturing method of semiconductor device |
| WO2006106665A1 (en) * | 2005-03-31 | 2006-10-12 | Tokyo Electron Limited | Method for nitriding substrate and method for forming insulating film |
| WO2006132262A1 (en) * | 2005-06-08 | 2006-12-14 | Tohoku University | Plasma nitriding method, method for manufacturing semiconductor device and plasma processing apparatus |
| JP2007123825A (en) * | 2005-09-29 | 2007-05-17 | Toshiba Corp | Manufacturing method of semiconductor device |
| JP2007142024A (en) * | 2005-11-16 | 2007-06-07 | Fujitsu Ltd | Manufacturing method of semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9431237B2 (en) | Post treatment methods for oxide layers on semiconductor devices | |
| JP4429300B2 (en) | Manufacturing method of electronic device material | |
| US7446052B2 (en) | Method for forming insulation film | |
| TWI261879B (en) | Method of producing insulator thin film, insulator thin film, method of manufacturing semiconductor device, and semiconductor device | |
| JP2008288620A (en) | Substrate processing method | |
| TW201025513A (en) | Non-volatile memory having silicon nitride charge trap layer | |
| JP2010062576A (en) | Method of manufacturing electronic device material | |
| WO2003056622A1 (en) | Substrate treating method and production method for semiconductor device | |
| KR101080116B1 (en) | Method for manufacturing semiconductor device and substrate processing apparatus | |
| CN100576464C (en) | Plasma treatment method | |
| KR20090089818A (en) | Manufacturing Method of Semiconductor Device and Semiconductor Device Manufacturing Apparatus and Semiconductor Device Manufacturing System | |
| US7795156B2 (en) | Producing method of semiconductor device | |
| JP2007288069A (en) | Manufacturing method of semiconductor device | |
| JP2009224755A (en) | Method of manufacturing semiconductor device, and substrate processing apparatus | |
| JP2008060412A (en) | Manufacturing method of semiconductor device | |
| JP2008311460A (en) | Manufacturing method of semiconductor device | |
| JP2011023730A (en) | Method of manufacturing semiconductor device, and substrate processing apparatus | |
| KR100829335B1 (en) | Method for manufacturing semiconductor device | |
| JP2003282567A (en) | Semiconductor device manufacturing method and semiconductor device | |
| JP2004266040A (en) | Semiconductor device manufacturing method and semiconductor manufacturing apparatus | |
| JP2011165743A (en) | Method of manufacturing semiconductor-device | |
| CN100474532C (en) | Method for manufacturing semiconductor device | |
| JP2005045028A (en) | Manufacturing method of semiconductor device | |
| KR20080061286A (en) | Manufacturing Method of Semiconductor Device | |
| JP2008270764A (en) | Substrate processing apparatus and semiconductor manufacturing method in substrate processing apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090416 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090416 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090901 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111013 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111207 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111222 |