[go: up one dir, main page]

JP2007281264A - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
JP2007281264A
JP2007281264A JP2006107016A JP2006107016A JP2007281264A JP 2007281264 A JP2007281264 A JP 2007281264A JP 2006107016 A JP2006107016 A JP 2006107016A JP 2006107016 A JP2006107016 A JP 2006107016A JP 2007281264 A JP2007281264 A JP 2007281264A
Authority
JP
Japan
Prior art keywords
wiring
chip
mother board
semiconductor chip
mount
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006107016A
Other languages
Japanese (ja)
Inventor
Shigeru Hasegawa
繁 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2006107016A priority Critical patent/JP2007281264A/en
Publication of JP2007281264A publication Critical patent/JP2007281264A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H10W90/724

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】生産性を向上し、製造コストを低減した半導体装置の製造方法を提供する。
【解決手段】一括フリップ・チップボンディング(FCB)において、複数準備したマウントヘッド40の平坦な保持面43に接着層45を形成する工程と、保持面43の接着層45上にチップ10を仮固定する工程と、複数のマウントヘッド40を順次一枚ずつ供給できるようにフリップ・チップボンダ30の供給部に設定する工程と有し、FCB時は、マウントヘッド40をフリップ・チップボンダの保持ロッド34で保持し、配線母基板の各製品形成部の接続パッドにチップ10の電極を一括して接続する工程と、マウントヘッド40が配線母基板から遠ざかるように保持ロッド34を移動してマウントヘッド40に貼り付けられた接着層45から各チップ10を剥がす工程とを有し、マウントヘッド40へのチップ10の仮固定はマウントヘッド40の接着層45を使用して繰り返して行う。
【選択図】図9
A method for manufacturing a semiconductor device with improved productivity and reduced manufacturing cost is provided.
In batch flip chip bonding (FCB), a step of forming an adhesive layer 45 on a flat holding surface 43 of a plurality of mount heads 40 prepared, and a chip 10 temporarily fixed on the adhesive layer 45 of the holding surface 43 And a step of setting the supply unit of the flip chip bonder 30 so that the plurality of mount heads 40 can be sequentially supplied one by one. At the time of FCB, the mount head 40 is held by the holding rod 34 of the flip chip bonder. Then, the step of collectively connecting the electrodes of the chip 10 to the connection pads of each product forming portion of the wiring mother board, and the holding rod 34 is moved so that the mounting head 40 moves away from the wiring mother board and is attached to the mounting head 40. A step of peeling each chip 10 from the attached adhesive layer 45, and temporarily fixing the chip 10 to the mount head 40 Using the adhesive layer 45 of the printheads 40 is repeated to be.
[Selection] Figure 9

Description

本発明は半導体装置の製造方法に係わり、特に配線母基板(配線基板)を使用して一括モールド方式を採用する半導体装置の製造方法において、配線母基板の各製品形成部に半導体チップを一括してフリップ・チップボンディングする技術に適用して有効な技術に関する。   The present invention relates to a method for manufacturing a semiconductor device, and more particularly, in a method for manufacturing a semiconductor device that employs a batch molding method using a wiring mother board (wiring board), a semiconductor chip is bundled in each product formation portion of the wiring mother board. The present invention relates to a technique effective when applied to a flip-chip bonding technique.

樹脂封止型の半導体装置の製造方法の一つとして、いわゆる一括モールド方式を採用する半導体装置の製造方法が知られている。この方法は、一つの半導体装置が形成される製品形成部を縦横に整列配置した配線母基板(配線基板)を使用する。半導体装置の製造においては、最初に、配線母基板の各製品形成部に、半導体チップを固定するとともに、半導体チップの電極と配線を接続手段によって電気的に接続する。つぎに、配線母基板の一面に絶縁性樹脂からなる樹脂層を形成して各半導体チップ及びワイヤを覆う。つぎに、配線母基板の裏面に外部電極端子(バンプ電極)を形成し、その後、配線母基板を樹脂層共々縦横に切断して複数の半導体装置を製造する(例えば、特許文献1)。   As a method for manufacturing a resin-encapsulated semiconductor device, a method for manufacturing a semiconductor device that employs a so-called batch molding method is known. This method uses a wiring mother board (wiring board) in which product forming portions on which one semiconductor device is formed are arranged vertically and horizontally. In manufacturing a semiconductor device, first, a semiconductor chip is fixed to each product forming portion of a wiring mother board, and electrodes and wirings of the semiconductor chip are electrically connected by a connecting means. Next, a resin layer made of an insulating resin is formed on one surface of the wiring motherboard to cover each semiconductor chip and wire. Next, external electrode terminals (bump electrodes) are formed on the back surface of the wiring mother board, and then the wiring mother board is cut vertically and horizontally together with the resin layer to manufacture a plurality of semiconductor devices (for example, Patent Document 1).

また、前記半導体チップの電極と、製品形成部の配線とを電気的に接続する接続手段として、導電性のワイヤで接続する手段(ワイヤボンディング)、または半導体チップの電極を直接配線に接続するいわゆるフリップ・チップ接続手段(フリップ・チップボンディング)が知られている(例えば、特許文献2)。   Further, as a connection means for electrically connecting the electrode of the semiconductor chip and the wiring of the product forming portion, a means for connecting with a conductive wire (wire bonding), or a so-called connection of the electrode of the semiconductor chip directly to the wiring Flip chip connection means (flip chip bonding) is known (for example, Patent Document 2).

特許文献2には、回路基板に一括して複数の半導体チップを固定する技術が開示されている。この文献には、以下のことが記載されている。即ち、表面に半田バンプ電極を形成した半導体チップの裏面をブロックの平坦面の所定位置にそれぞれ接着剤(ワックス)で仮止めする。その後、ブロックを回路基板に位置決めして重ね、ブロック下面に支持される各半導体チップの各半田バンプ電極を回路基板のパッドに半田のリフローによって一括して接続する。半田バンプ電極をパッドに固定した後、接着剤(ワックス)をアルコール系の溶剤で洗浄除去してブロックを複数の半導体チップの裏面から取り外す。また、他の半導体装置の実装方法では、ワックスが半田リフロー時の熱で発泡して接着力が喪失することを利用してブロックと半導体チップとの分離を図っている。   Patent Document 2 discloses a technique for fixing a plurality of semiconductor chips together on a circuit board. This document describes the following. That is, the back surface of the semiconductor chip on which the solder bump electrodes are formed is temporarily fixed with adhesive (wax) at predetermined positions on the flat surface of the block. Thereafter, the block is positioned and overlapped on the circuit board, and each solder bump electrode of each semiconductor chip supported on the lower surface of the block is collectively connected to the pad of the circuit board by solder reflow. After the solder bump electrodes are fixed to the pads, the adhesive (wax) is removed by washing with an alcohol solvent to remove the block from the back surfaces of the plurality of semiconductor chips. In another semiconductor device mounting method, the block and the semiconductor chip are separated from each other by utilizing the fact that wax is foamed by heat at the time of solder reflow and the adhesive force is lost.

特開2004−158539号公報JP 2004-158539 A 特開平6−163634号公報JP-A-6-163634

フリップ・チップボンディングでは、通常、1つのヘッドで1個の半導体チップを保持してチップボンディングすることから、チップボンディングに要する時間を短縮するのが困難である。   In flip-chip bonding, it is difficult to shorten the time required for chip bonding because one semiconductor chip is usually held and bonded by one head.

そこで、本発明者は、半導体ウエハを縦横にダイシングして得られた半導体チップを順次ピックアップして、専用のマウントヘッドに高精度に位置決めして並べ、その後このマウントヘッドによって配線母基板(配線基板)の各製品形成部にそれぞれ半導体チップを固定する方法について検討した。   Therefore, the present inventor sequentially picks up semiconductor chips obtained by dicing a semiconductor wafer vertically and horizontally, positions and arranges them on a dedicated mount head with high precision, and then uses this mount head to form a wiring mother board (wiring board). The method of fixing the semiconductor chip to each product formation part of (1) was studied.

この際、マウントヘッドに半導体チップを仮固定する接着剤について着目した。半導体チップの仮固定毎に接着剤をマウントヘッドの平坦な保持面に塗布したり、あるいはフリップ・チップボンディング後にマウントヘッドの保持面の接着剤を除去する等の作業は、工数が増大し、半導体装置の製造コストの低減を阻害することになる。   At this time, attention was paid to the adhesive for temporarily fixing the semiconductor chip to the mount head. Work such as applying adhesive to the flat holding surface of the mount head every time the semiconductor chip is temporarily fixed, or removing the adhesive on the holding surface of the mount head after flip chip bonding increases man-hours. This will hinder the reduction of the manufacturing cost of the device.

本発明の目的は、一括フリップ・チップボンディング方式を採用する半導体装置の製造方法において、工数の低減により半導体装置の生産性向上及び半導体装置の製造コストを低減することにある。   SUMMARY OF THE INVENTION An object of the present invention is to improve the productivity of a semiconductor device and reduce the manufacturing cost of the semiconductor device by reducing the number of steps in a semiconductor device manufacturing method adopting a batch flip chip bonding method.

本発明の目的は、一括フリップ・チップボンディング方式を採用し、かつ一括モールド方式を採用する半導体装置の製造方法において、工数の低減により半導体装置の生産性向上及び半導体装置の製造コストを低減することにある。   An object of the present invention is to improve the productivity of a semiconductor device and reduce the manufacturing cost of the semiconductor device by reducing the number of steps in a semiconductor device manufacturing method that adopts a batch flip-chip bonding method and a batch molding method. It is in.

本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。   The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。   The following is a brief description of an outline of typical inventions disclosed in the present application.

1.(a)第1の面及びこの第1の面の反対面となる第2の面を有し、前記第1の面に複数の電極を有する半導体チップを準備する工程、
(b)第1の面及びこの第1の面の反対面となる第2の面に所定パターンの配線を有し、前記第1及び第2の面の前記配線の一部は前記第1の面及び第2の面間を貫通する配線で接続されてなる製品形成部を縦横に整列形成し、
前記製品形成部の前記第1の面の前記配線は前記半導体チップの前記電極に対応して形成される接続パッドを有し、
前記製品形成部の前記第2の面の前記配線は複数の端子形成パッドを有する配線母基板を準備する工程、
(c)前記各製品形成部の前記接続パッドに前記半導体チップの前記各電極をフリップ・チップボンダで一括フリップ・チップボンディングする(一括フリップ・チップボンディング方式)工程、
とを有する半導体装置の製造方法であって、
前記工程(c)においては、
あらかじめ、
(1)平坦な保持面を有するマウントヘッドを複数準備するとともに、前記各マウントヘッドの前記保持面に繰り返して接着使用が可能な接着層を形成する工程と、
(2)前記配線母基板に固定する前記半導体チップの固定配列状態になるように、前記マウントヘッドの前記保持面の前記接着層上に、前記半導体チップを第2の面を介して接着して仮固定する工程と、
(3)前記複数のマウントヘッドを順次一枚ずつ供給できるように前記フリップ・チップボンダの供給部に設定する工程とを有し、
フリップ・チップボンディング時は、
(4)前記供給部にある前記マウントヘッドを前記フリップ・チップボンダの保持ロッドで保持し、前記配線母基板の前記各製品形成部の前記接続パッドに前記半導体チップの前記電極を一括して接続する工程と、
(5)前記マウントヘッドが前記配線母基板から遠ざかるように前記保持ロッドを移動して前記マウントヘッドに貼り付けられた前記接着層から前記各半導体チップを剥がす工程とを有し、
前記マウントヘッドへの前記半導体チップの仮固定は前記マウントヘッドの前記接着層を使用して繰り返して行うことを特徴とする。
1. (A) preparing a semiconductor chip having a first surface and a second surface opposite to the first surface, and having a plurality of electrodes on the first surface;
(B) A wiring having a predetermined pattern is provided on the first surface and a second surface opposite to the first surface, and a part of the wiring on the first and second surfaces is the first surface. Product forming portions connected by wiring penetrating between the surface and the second surface are formed vertically and horizontally,
The wiring on the first surface of the product forming portion has a connection pad formed corresponding to the electrode of the semiconductor chip;
A step of preparing a wiring mother board having a plurality of terminal forming pads for the wiring on the second surface of the product forming portion;
(C) a step of batch-flip-chip bonding the electrodes of the semiconductor chip to the connection pads of the product forming portions with a flip-chip bonder (batch flip-chip bonding method);
A method of manufacturing a semiconductor device comprising:
In the step (c),
in advance,
(1) A step of preparing a plurality of mount heads having a flat holding surface and forming an adhesive layer that can be repeatedly used for bonding on the holding surface of each mount head;
(2) The semiconductor chip is bonded onto the adhesive layer of the holding surface of the mount head via a second surface so that the semiconductor chips fixed to the wiring mother board are fixedly arranged. A temporary fixing step;
(3) including a step of setting the supply unit of the flip chip bonder so that the plurality of mount heads can be sequentially supplied one by one,
During flip chip bonding,
(4) The mounting head in the supply unit is held by a holding rod of the flip chip bonder, and the electrodes of the semiconductor chip are collectively connected to the connection pads of the product forming units of the wiring mother board. Process,
(5) a step of moving the holding rod so that the mount head moves away from the wiring mother board and peeling each semiconductor chip from the adhesive layer attached to the mount head;
The temporary fixing of the semiconductor chip to the mount head is repeatedly performed using the adhesive layer of the mount head.

また、前記接着層は両面が接着性のあるテープである。また、前記供給部では前記マウントヘッドは前記半導体チップが下面になる状態で供給され、前記保持ロッドは真空吸着によって前記保持ロッドの下面に前記マウントヘッドを保持する。さらに、前記供給部では、前記マウントヘッドを積層状態で収容し、上面が開口し、かつ側方から前記マウントヘッドを入出できるラックに、前記マウントヘッドを収容して供給する。   The adhesive layer is a tape having adhesiveness on both sides. In the supply unit, the mount head is supplied in a state where the semiconductor chip is a lower surface, and the holding rod holds the mount head on the lower surface of the holding rod by vacuum suction. Furthermore, the supply unit stores the mount heads in a stacked state, and stores and supplies the mount heads to a rack that has an open top surface and can be inserted and removed from the side.

2.前記1の構成において、前記工程(c)の後に、
(d)前記配線母基板と前記各半導体チップの間の隙間を塞ぎかつ前記各半導体チップを覆う絶縁性樹脂からなる樹脂層を前記配線母基板に形成する(一括モールド方式)工程、
(e)前記各製品形成部の前記各端子形成パッドに外部電極端子を形成する工程、
(f)前記配線母基板及び前記樹脂層を前記各製品形成部の境界線で切断して前記製品形成部を個片化する工程を有することを特徴とする。
2. In the above configuration 1, after the step (c),
(D) forming a resin layer made of an insulating resin that closes the gap between the wiring mother board and the semiconductor chips and covers the semiconductor chips on the wiring mother board (collective molding method);
(E) forming an external electrode terminal on each terminal forming pad of each product forming portion;
(F) The method includes a step of cutting the wiring mother board and the resin layer along a boundary line between the product forming portions to separate the product forming portions.

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
前記1の手段によれば、(a)一括フリップ・チップボンディングでは、マウントヘッドの保持面に仮固定する半導体チップは、マウントヘッドの保持面に形成された、約百回繰り返して接着使用が可能な接着層上に接着される。従って、一括フリップ・チップボンディング毎にマウントヘッドから前記接着層を除去したり、あるいは一括フリップ・チップボンディング前にマウントヘッドの保持面に接着層を形成する必要もなく、作業工数の低減が可能になる。この結果、生産性の向上が図れ、半導体装置の製造コストの低減が達成できる。
The effects obtained by the representative ones of the inventions disclosed in the present application will be briefly described as follows.
According to the first means, (a) in the collective flip chip bonding, the semiconductor chip temporarily fixed to the mounting surface of the mount head can be repeatedly used for bonding about 100 times formed on the mounting surface of the mount head. It is adhered on the adhesive layer. Therefore, it is not necessary to remove the adhesive layer from the mount head every batch flip-chip bonding, or to form an adhesive layer on the holding surface of the mount head before the collective flip-chip bonding, thereby reducing the work man-hours. Become. As a result, the productivity can be improved and the manufacturing cost of the semiconductor device can be reduced.

(b)本発明によれば、配線母基板の各製品形成部に個々にフリップ・チップボンディングを行うことなく一括してフリップ・チップボンディングを行うことから、工数の低減が図れるため生産性の向上及び半導体装置の製造コストの低減が達成できる。
前記2の手段によれば、前記1の手段1による効果に加えて次のような効果を有する。即ち、配線母基板の各製品形成部を個々にモールドして封止体を形成することなく、一括してモールドを行って樹脂層を形成することから、配線母基板の小型化が図れ、材料の低減が可能になる。また、モールド金型も簡単な構造になり、設備投資金額も少なくなり、半導体装置の製造コストの低減を図ることができる。
(B) According to the present invention, since the flip chip bonding is performed collectively on each product forming portion of the wiring mother board without performing the flip chip bonding individually, man-hours can be reduced, so that productivity is improved. In addition, the manufacturing cost of the semiconductor device can be reduced.
The second means has the following effects in addition to the effects of the first means 1. In other words, since the resin layer is formed by molding all at once without forming the sealing body by individually molding each product forming portion of the wiring mother board, the wiring mother board can be miniaturized and the material can be reduced. Can be reduced. In addition, the mold has a simple structure, the capital investment amount is reduced, and the manufacturing cost of the semiconductor device can be reduced.

以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiment of the invention, and the repetitive description thereof is omitted.

本実施例1ではBGA(Ball Grid Array )型の半導体装置の製造方法に本発明を適用した例について説明する。図1乃至図15は本発明の実施例1の半導体装置の製造方法に係わる図である。   In the first embodiment, an example in which the present invention is applied to a method of manufacturing a BGA (Ball Grid Array) type semiconductor device will be described. 1 to 15 are diagrams relating to a method of manufacturing a semiconductor device according to Embodiment 1 of the present invention.

本実施例1の半導体装置の製造方法によって製造された半導体装置1は、外観及びその内部構造は図1乃至図5に示すようになっている。図1は半導体装置の平面図、図2は半導体装置の側面図、図3は半導体装置の底面図、図4は図1のA−A線に沿う拡大断面図、図5は図4の一部の拡大断面図である。   The semiconductor device 1 manufactured by the semiconductor device manufacturing method according to the first embodiment has an appearance and an internal structure as shown in FIGS. 1 is a plan view of the semiconductor device, FIG. 2 is a side view of the semiconductor device, FIG. 3 is a bottom view of the semiconductor device, FIG. 4 is an enlarged sectional view taken along the line AA in FIG. It is an expanded sectional view of a part.

半導体装置1は、図1乃至図3に示すように、外観的には四角形の配線基板2と、この配線基板2の第1の面2a(図2では上面)に重ねて形成された四角形の封止体3と、配線基板2の第1の面2aの反対面となる第2の面2b(図2では下面)に形成された複数の外部電極端子4とからなっている。外部電極端子4は、図3に示すように、四角形の配線基板2の各辺に沿って2列設けられている。   As shown in FIGS. 1 to 3, the semiconductor device 1 has a rectangular wiring board 2 in appearance and a rectangular board formed on the first surface 2 a (upper surface in FIG. 2) of the wiring board 2. The sealing body 3 includes a plurality of external electrode terminals 4 formed on a second surface 2b (the lower surface in FIG. 2) which is the opposite surface of the first surface 2a of the wiring board 2. As shown in FIG. 3, the external electrode terminals 4 are provided in two rows along each side of the rectangular wiring board 2.

配線基板2は、例えば、厚さ0.2mmのガラス・エポキシ樹脂配線基板からなり、図4、図5に示すように、第1の面2a及び第2の面2bに所定パターンの配線5,6を有している。これら配線5,6は、図5に示すように、配線基板2の上下面間を貫通する配線7で接続されている。また、配線基板2の第1及び第2の面2a,2bには選択的に絶縁膜(ソルダーレジスト膜)8,9で覆われている。配線7は配線基板2を貫通して設けたスルーホールの内周壁面にメッキで形成されている。例えば、ソルダーレジスト膜8,9は厚さ25μmとなり、配線5,6は16μmの銅層で形成されている。   The wiring board 2 is made of, for example, a glass / epoxy resin wiring board having a thickness of 0.2 mm. As shown in FIGS. 4 and 5, the wiring 5 having a predetermined pattern is formed on the first surface 2a and the second surface 2b. 6. These wirings 5 and 6 are connected by a wiring 7 penetrating between the upper and lower surfaces of the wiring board 2 as shown in FIG. Further, the first and second surfaces 2 a and 2 b of the wiring substrate 2 are selectively covered with insulating films (solder resist films) 8 and 9. The wiring 7 is formed by plating on the inner peripheral wall surface of a through hole provided through the wiring substrate 2. For example, the solder resist films 8 and 9 have a thickness of 25 μm, and the wirings 5 and 6 are formed of a 16 μm copper layer.

封止体3の内部には四角形の半導体チップ10が位置している。半導体チップ10は第1の面10aに複数の電極11を有している。電極11は、特に限定はされないが、半導体チップ10の各辺の近傍に各辺に沿って1列に配置されている。半導体チップ10の第1の面10aの反対面となる第2の面10bは平坦な半導体面となっている。半導体チップ10には、図示しないが所定の回路素子が形成されている。半導体チップ10は、例えば、厚さ200μmのシリコン基板からなり、電極11は50μmの厚さのAuバンプ電極からなっている。また、封止体3は、例えば、厚さ400μmの絶縁性のエポキシ樹脂で形成されている。   A rectangular semiconductor chip 10 is located inside the sealing body 3. The semiconductor chip 10 has a plurality of electrodes 11 on the first surface 10a. The electrodes 11 are not particularly limited, but are arranged in a line along each side in the vicinity of each side of the semiconductor chip 10. The second surface 10b, which is the opposite surface of the first surface 10a of the semiconductor chip 10, is a flat semiconductor surface. Although not shown, predetermined circuit elements are formed on the semiconductor chip 10. The semiconductor chip 10 is made of, for example, a silicon substrate having a thickness of 200 μm, and the electrode 11 is made of an Au bump electrode having a thickness of 50 μm. Further, the sealing body 3 is formed of, for example, an insulating epoxy resin having a thickness of 400 μm.

配線基板2の第1の面2aにおいて、ソルダーレジスト膜8から露出する配線部分は、半導体チップ10の電極11に対応して形成され、接続パッド15となる。接続パッド15の表面にはメッキ膜16が形成されている。また、配線基板2の第2の面2bにおいて、ソルダーレジスト膜9から露出する配線部分は、外部電極端子4を形成する端子形成パッド17となる。端子形成パッド17の表面にはメッキ膜18が形成されている。そして、メッキ膜18の表面には外部電極端子4が形成されている。外部電極端子4は、例えば、300μm直径の半田ボール(PbSnボール)によって形成されたバンプ電極からなっている。また、メッキ膜16及びメッキ膜18は、例えば、厚さ5μmのNi層と、このNi層上に形成される厚さ0.5μmのAu層で形成されている。   On the first surface 2 a of the wiring substrate 2, a wiring portion exposed from the solder resist film 8 is formed corresponding to the electrode 11 of the semiconductor chip 10 and becomes a connection pad 15. A plating film 16 is formed on the surface of the connection pad 15. Further, on the second surface 2 b of the wiring substrate 2, the wiring portion exposed from the solder resist film 9 becomes a terminal formation pad 17 for forming the external electrode terminal 4. A plating film 18 is formed on the surface of the terminal formation pad 17. External electrode terminals 4 are formed on the surface of the plating film 18. The external electrode terminal 4 is composed of, for example, a bump electrode formed by a solder ball (PbSn ball) having a diameter of 300 μm. The plated film 16 and the plated film 18 are formed of, for example, a Ni layer having a thickness of 5 μm and an Au layer having a thickness of 0.5 μm formed on the Ni layer.

つぎに、実施例1の半導体装置1の製造方法について図6乃至図15を参照して説明する。
図6(a)〜(d)は実施例1の半導体装置の製造方法によって製造される各工程における製造品を示す図である。また、図6(a)〜(d)の各図では右と左にそれぞれ図を表示しているが、左側の図は製造品の正面図、右側の図は製造品の平面図である。
Next, a method for manufacturing the semiconductor device 1 according to the first embodiment will be described with reference to FIGS.
6A to 6D are views showing manufactured products in each process manufactured by the method for manufacturing a semiconductor device according to the first embodiment. Moreover, in each figure of Fig.6 (a)-(d), although the figure is each displayed on the right and the left, the figure on the left is a front view of a manufactured product, and the figure on the right is a top view of a manufactured product.

半導体装置の製造方法の各工程を説明する。図6(a)に示すように、配線母基板20を準備する。配線母基板20の4隅には、認識マーク21が形成され、一括フリップ・チップ接続の際、位置決め用の認識マークとして使用される。図6(a)の左側の図に示すように、配線母基板20の第1の面20aに半導体チップ10を縦横に整列状態で一括してフリップ・チップボンディングする。この結果、図6(a)の右側の図に示すように、配線母基板20の第1の面20aには、半導体チップ10が縦横に整列状態で固定される。   Each step of the semiconductor device manufacturing method will be described. As shown in FIG. 6A, a wiring mother board 20 is prepared. Recognition marks 21 are formed at the four corners of the wiring mother board 20, and are used as recognition marks for positioning in batch flip-chip connection. 6A, the semiconductor chips 10 are collectively flip-chip bonded to the first surface 20a of the wiring mother board 20 in an aligned state vertically and horizontally. As a result, as shown in the diagram on the right side of FIG. 6A, the semiconductor chip 10 is fixed to the first surface 20a of the wiring motherboard 20 in an aligned state vertically and horizontally.

つぎに、図6(b)の左側の図に示すように、配線母基板20の第1の面20aに絶縁性樹脂(例えば、エポキシ樹脂)によって、各半導体チップ10を覆うように一括モールドを行って樹脂層3aを形成する。樹脂層3aは、例えば、トランスファモールディング装置によって形成する。トランスファモールディングによって、図6(b)の右側の図に示すように、配線母基板20の周辺部分を除く全体に樹脂層3aが形成される。樹脂層3aの厚さは一定であり、例えば、400μmの厚さに形成される。樹脂層3aを形成する樹脂は、配線母基板20と半導体チップ10の間の隙間を塞ぐ。   Next, as shown in the left side of FIG. 6B, a batch molding is performed on the first surface 20a of the wiring motherboard 20 so as to cover each semiconductor chip 10 with an insulating resin (for example, epoxy resin). This is done to form the resin layer 3a. The resin layer 3a is formed by, for example, a transfer molding apparatus. By the transfer molding, the resin layer 3a is formed on the entire surface excluding the peripheral portion of the wiring mother board 20, as shown in the diagram on the right side of FIG. The thickness of the resin layer 3a is constant, and is formed to a thickness of 400 μm, for example. The resin that forms the resin layer 3 a closes the gap between the wiring mother board 20 and the semiconductor chip 10.

つぎに、図6(c)の左側の図に示すように、配線母基板20の第2の面20bに直径300μmの半田ボール(PbSnボール)を取り付け、かつリフローして外部電極端子4を形成する。外部電極端子4は半田バンプ電極で形成されることになる。   Next, as shown in the left side of FIG. 6C, a solder ball (PbSn ball) having a diameter of 300 μm is attached to the second surface 20b of the wiring mother board 20, and the external electrode terminal 4 is formed by reflowing. To do. The external electrode terminal 4 is formed of a solder bump electrode.

つぎに、図6(d)の左側の図に示すように、配線母基板20の第2の面20b側に剥がすことが可能なダイシングテープ22を貼り付ける。ダイシングテープ22の表面には外部電極端子4が接着されて配線母基板20がダイシングテープ22に固定される。つぎに、図6(d)の右側の図に示すように、図示しないダイシングブレードによって配線母基板20及び樹脂層3aを縦横に切断する。ダイシングブレードによって、図6(d)の左側の図に示すように、ダイシングテープ22の途中深さまで切断が行われる。23は切断溝である。この切断によって、配線母基板20及び樹脂層3aの個片化が行われる。この切断によって、配線母基板20は配線基板2になり、樹脂層3aは封止体3になり、複数の半導体装置1が製造される。ダイシングテープ22から各半導体装置1を引き剥がすことによって、図1乃至図3に示す半導体装置1となる。   Next, as shown in the diagram on the left side of FIG. 6D, a dicing tape 22 that can be peeled off is attached to the second surface 20 b side of the wiring mother board 20. The external electrode terminals 4 are bonded to the surface of the dicing tape 22 to fix the wiring mother board 20 to the dicing tape 22. Next, as shown in the right side of FIG. 6D, the wiring mother board 20 and the resin layer 3a are cut vertically and horizontally by a dicing blade (not shown). The dicing blade cuts the dicing tape 22 to a halfway depth as shown on the left side of FIG. Reference numeral 23 denotes a cutting groove. By this cutting, the wiring mother board 20 and the resin layer 3a are separated. By this cutting, the wiring mother board 20 becomes the wiring board 2, the resin layer 3 a becomes the sealing body 3, and a plurality of semiconductor devices 1 are manufactured. By peeling off each semiconductor device 1 from the dicing tape 22, the semiconductor device 1 shown in FIGS.

製造された半導体装置1は、例えば、図7に示すように、トレー25の各収容窪みに収容されて保管する。収容窪みは半導体装置1よりもわずかに大きい寸法となるが、図では省略する。   The manufactured semiconductor device 1 is housed and stored in each housing recess of the tray 25, for example, as shown in FIG. The housing recess has a size slightly larger than that of the semiconductor device 1, but is omitted in the drawing.

つぎに、一括フリップ・チップボンディングについて説明する。一括フリップ・チップボンディングは、図9に示すフリップ・チップボンダ30で行われる。フリップ・チップボンダ30は、機台31と、この機台31の上面側に突出する本体32と、この本体32の一側から突出するアーム33と、アーム33の先端に取り付けられる保持ロッド34と、ワークを載置するテーブル35と、供給部(ローダ部)及び搬出部(アンローダ部)等を有する。   Next, collective flip chip bonding will be described. The collective flip chip bonding is performed by a flip chip bonder 30 shown in FIG. The flip chip bonder 30 includes a machine base 31, a main body 32 protruding from the upper surface side of the machine base 31, an arm 33 protruding from one side of the main body 32, a holding rod 34 attached to the tip of the arm 33, It has a table 35 on which a work is placed, a supply unit (loader unit), a carry-out unit (unloader unit), and the like.

本体32はZ軸方向に沿って上下動制御されるとともに回転制御可能になっている。また、アーム33はアームの延在方向に伸縮制御可能になっている。この結果、保持ロッド34は三次元方向の位置制御が可能になる。保持ロッド34は筒状構造となり、開口する真空吸着孔を有する下面が真空吸着によるクランプ面となっている。実施例では板状のマウントヘッド40をクランプ面に真空吸着保持する。マウントヘッド40の上端には図示しない真空機構に接続されるパイプ41が接続されている。図示はしないが、パイプ41の途中に設けられる開閉バルブのオン・オフによって保持ロッド34の真空吸着保持及び解除が行われる。保持ロッド34にはカートリッジヒータが内蔵されて、保持ロッド34の下部を所定温度に加熱するようになっている。これは、マウントヘッド40をクランプした際、マウントヘッド40を所定温度に加熱するためである。また、マウントヘッド40を所定温度に加熱するため、テーブル35にもカートリッジヒータが内蔵されている。なお、マウントヘッド40を保持する機構は、真空吸着機構以外のメカニカルなものであってもよい。   The main body 32 is controlled to move up and down along the Z-axis direction and can be rotated. Further, the arm 33 can be controlled to extend and contract in the extending direction of the arm. As a result, the holding rod 34 can be controlled in a three-dimensional position. The holding rod 34 has a cylindrical structure, and a lower surface having an open vacuum suction hole is a clamp surface by vacuum suction. In the embodiment, the plate-like mount head 40 is held by vacuum suction on the clamp surface. A pipe 41 connected to a vacuum mechanism (not shown) is connected to the upper end of the mount head 40. Although not shown in the drawing, the holding rod 34 is vacuum-sucked and released by turning on and off an open / close valve provided in the middle of the pipe 41. A cartridge heater is built in the holding rod 34 so that the lower portion of the holding rod 34 is heated to a predetermined temperature. This is for heating the mount head 40 to a predetermined temperature when the mount head 40 is clamped. Further, a cartridge heater is also built in the table 35 in order to heat the mount head 40 to a predetermined temperature. The mechanism that holds the mount head 40 may be a mechanical mechanism other than the vacuum suction mechanism.

マウントヘッド40は複数準備される。マウントヘッド40は、図10に示すように、保持ロッド34にクランプされるクランプ面42と、このクランプ面42の反対面となる平坦な保持面43を有する四角形の板からなっている。マウントヘッド40は、特に限定はされないが、配線母基板20と同じ外形寸法となっている。また、マウントヘッド40の4隅には、図11に示すように、認識マーク44が形成されている。認識マーク44は、図12に示す配線母基板20の4隅の認識マーク21に対応し、認識マーク21とともに一括フリップ・チップ接続の際の位置合わせ用の認識マークとして使用される。   A plurality of mount heads 40 are prepared. As shown in FIG. 10, the mount head 40 is composed of a square plate having a clamp surface 42 clamped by the holding rod 34 and a flat holding surface 43 that is the opposite surface of the clamp surface 42. The mount head 40 is not particularly limited, but has the same outer dimensions as the wiring mother board 20. Further, as shown in FIG. 11, recognition marks 44 are formed at the four corners of the mount head 40. The recognition marks 44 correspond to the recognition marks 21 at the four corners of the wiring mother board 20 shown in FIG. 12, and are used together with the recognition marks 21 as positioning recognition marks for batch flip-chip connection.

マウントヘッド40は、フリップ・チップ接続時、例えば、250℃程度の温度に晒されることから、変質したり、変形しない材質であればよい。実施例では、マウントヘッド40は、厚さ15mmの超鋼材で形成されている。   Since the mount head 40 is exposed to a temperature of about 250 ° C., for example, at the time of flip-chip connection, any material may be used as long as it does not deteriorate or deform. In the embodiment, the mount head 40 is formed of a super steel material having a thickness of 15 mm.

図10及び図11に示すように、マウントヘッド40の保持面43には、繰り返して接着使用が可能な接着層45が形成されている。この接着層45は、両面が接着性のあるテープで形成されている。このテープは、例えば、両面が接着性のあるACF(Anisotropic Conductive Film)からなっている。なお、接着層45を接着性があるNCP(Non Conductive Resin Paste)で形成してもよい。接着層45は、図9ではマウントヘッド40の一面に描いた太い黒線で示す。   As shown in FIGS. 10 and 11, an adhesive layer 45 that can be repeatedly used for adhesion is formed on the holding surface 43 of the mount head 40. The adhesive layer 45 is formed of a tape having adhesiveness on both sides. This tape is made of, for example, an ACF (Anisotropic Conductive Film) having adhesiveness on both sides. Note that the adhesive layer 45 may be formed of NCP (Non Conductive Resin Paste) having adhesiveness. The adhesive layer 45 is indicated by a thick black line drawn on one surface of the mount head 40 in FIG.

マウントヘッド40の保持面43上の接着層45には、配線母基板20に固定する半導体チップ10の固定配列状態になるように半導体チップ10が仮固定される。半導体チップ10は第2の面10bを介して保持面43の接着層45に仮固定される結果、図11に示すように、電極11が露出する。図11では一部の半導体チップ10に電極11を表示し、他の半導体チップ10では省略してある。仮固定は常用の一つの半導体チップをフリップ・チップボンディングする一般的なチップボンダによって行う。   The semiconductor chip 10 is temporarily fixed to the adhesive layer 45 on the holding surface 43 of the mount head 40 so that the semiconductor chips 10 to be fixed to the wiring motherboard 20 are fixedly arranged. As a result of temporarily fixing the semiconductor chip 10 to the adhesive layer 45 of the holding surface 43 via the second surface 10b, the electrode 11 is exposed as shown in FIG. In FIG. 11, the electrodes 11 are displayed on some of the semiconductor chips 10 and are omitted from the other semiconductor chips 10. Temporary fixing is performed by a general chip bonder for flip-chip bonding one common semiconductor chip.

複数のマウントヘッド40は順次一枚ずつ供給できるようにフリップ・チップボンダ30の供給部に設定される。図9に示すように、フリップ・チップボンダ30の供給部では、マウントヘッド40を積層状態で収容し、上面が開口し、かつ側方からマウントヘッド40を入出できるラック50に、マウントヘッド40を収容して供給するようになっている。マウントヘッド40に仮固定された半導体チップ10はマウントヘッド40の下面に位置する状態でラック50に収容される。ラック50は、図9に示すように、一対の対面する側板51,52と、この側板51,52の下端に固定される底板53と、側板51,52の内壁面に固定されるガイド54,55とからなっている。ガイド54,55はマウントヘッド40を所定間隔離して積層できるように、側板51,52の内壁面に対面して複数設けられている。   The plurality of mount heads 40 are set in the supply section of the flip chip bonder 30 so that they can be sequentially supplied one by one. As shown in FIG. 9, in the supply part of the flip chip bonder 30, the mount head 40 is accommodated in a stacked state, and the mount head 40 is accommodated in a rack 50 whose upper surface is open and the mount head 40 can be entered and exited from the side. To supply. The semiconductor chip 10 temporarily fixed to the mount head 40 is accommodated in the rack 50 in a state of being positioned on the lower surface of the mount head 40. As shown in FIG. 9, the rack 50 includes a pair of facing side plates 51, 52, a bottom plate 53 fixed to the lower ends of the side plates 51, 52, a guide 54 fixed to the inner wall surface of the side plates 51, 52, 55. A plurality of guides 54, 55 are provided facing the inner wall surfaces of the side plates 51, 52 so that the mount heads 40 can be stacked with a predetermined separation.

対面する側板51,52及び底板53によって形成される箱型のラック50は、上面及び対面する側方が開口することから、側方からスライドするようにマウントヘッド40を入出させることができる。そして、マウントヘッド40の対面する両側部分をガイド54,55上に載せることによって、マウントヘッド40をラック50内に収容することができる。ラック50は上面が開口していることから、図9に示すように、フリップ・チップボンダ30の本体32及びアーム33を動作させることによって、ラック50の上面の開口から保持ロッド34をラック50内に移動させることができる。そこで、保持ロッド34の下面に、最上段のマウントヘッド40を真空吸着保持し、保持ロッド34をラック50の開口する一側方に移動させてラック50から取り出す。その後、保持ロッド34をテーブル35に移送し、一括フリップ・チップボンディングする。   Since the box-shaped rack 50 formed by the facing side plates 51 and 52 and the bottom plate 53 is open at the upper surface and the facing side, the mount head 40 can be moved in and out so as to slide from the side. The mount head 40 can be accommodated in the rack 50 by placing the opposite side portions of the mount head 40 on the guides 54 and 55. Since the top surface of the rack 50 is open, as shown in FIG. 9, the holding rod 34 is moved into the rack 50 from the opening on the top surface of the rack 50 by operating the main body 32 and the arm 33 of the flip chip bonder 30. Can be moved. Therefore, the uppermost mounting head 40 is vacuum-sucked and held on the lower surface of the holding rod 34, and the holding rod 34 is moved to one side where the rack 50 is opened and taken out from the rack 50. Thereafter, the holding rod 34 is transferred to the table 35 and batch flip chip bonding is performed.

図12は配線母基板20の平面図、即ち、配線母基板20の第1の面20aを示す図である。この配線母基板20は、区画され、縦横に製品形成部60が整列形成されている。製品形成部60は、点線で示す四角形領域である。製品形成部60は半導体チップ10よりも大きい寸法になっている。配線母基板20は最終的にはダイシングブレードで縦横に切断されて配線基板2となる。隣接する製品形成部60間の領域がダイシングブレードで切断される切断領域である。   FIG. 12 is a plan view of the wiring motherboard 20, that is, a diagram showing the first surface 20 a of the wiring motherboard 20. The wiring mother board 20 is partitioned, and product forming portions 60 are aligned in the vertical and horizontal directions. The product forming unit 60 is a quadrangular region indicated by a dotted line. The product forming part 60 has a size larger than that of the semiconductor chip 10. The wiring mother board 20 is finally cut into a wiring board 2 vertically and horizontally by a dicing blade. A region between adjacent product forming portions 60 is a cutting region that is cut by a dicing blade.

図8は製品形成部60を示す拡大断面図である。両側の一点鎖線で示す部分がダイシングブレードで切断される部分である。従って、隣接する一点鎖線間が製品形成部60となる。配線母基板20の第1の面20a、厳密には製品形成部60の第1の面60aには、配線5及び接続パッド15が形成され、製品形成部60の第2の面60bには配線6及び端子形成パッド17が設けられた構造になっている。製品形成部60の構造は、配線基板2の構造と同じであることから他の部分の説明は省略する。   FIG. 8 is an enlarged cross-sectional view showing the product forming portion 60. The portions indicated by the alternate long and short dash lines on both sides are the portions cut by the dicing blade. Accordingly, the product forming portion 60 is formed between adjacent one-dot chain lines. Wiring 5 and connection pads 15 are formed on the first surface 20 a of the wiring mother board 20, strictly speaking, the first surface 60 a of the product forming unit 60, and wiring is formed on the second surface 60 b of the product forming unit 60. 6 and the terminal formation pad 17 are provided. Since the structure of the product forming unit 60 is the same as the structure of the wiring board 2, description of other parts is omitted.

フリップ・チップボンディングを行う場合、配線母基板20を準備した後、図9及び図13に示すように、テーブル35上に配線母基板20を位置決め載置する。   When performing flip-chip bonding, after preparing the wiring mother board 20, the wiring mother board 20 is positioned and placed on the table 35 as shown in FIGS.

つぎに、図9に示すように、フリップ・チップボンダ30を動作させて、ラック50に収容される最上段のマウントヘッド40を保持ロッド34で保持し、図13に示すように、テーブル35上にマウントヘッド40を移送する。   Next, as shown in FIG. 9, the flip chip bonder 30 is operated to hold the uppermost mount head 40 accommodated in the rack 50 by the holding rod 34. As shown in FIG. The mount head 40 is transferred.

つぎに、図示しない位置合わせ機構によって配線母基板20の認識マーク21及びマウントヘッド40の認識マーク44を検出して保持ロッド34の位置を制御し、マウントヘッド40を配線母基板20に対して位置決めする。これにより、図13に示すように、各製品形成部60の各接続パッド15の真上に半導体チップ10の下面となる第1の面10aの電極11が位置する。   Next, the recognition mark 21 of the wiring mother board 20 and the recognition mark 44 of the mount head 40 are detected by an alignment mechanism (not shown) to control the position of the holding rod 34, and the mount head 40 is positioned with respect to the wiring mother board 20. To do. As a result, as shown in FIG. 13, the electrode 11 on the first surface 10 a serving as the lower surface of the semiconductor chip 10 is positioned directly above each connection pad 15 of each product forming unit 60.

つぎに、保持ロッド34を降下させて、図14に示すように、マウントヘッド40の下面に位置する各半導体チップ10を製品形成部60に押し付ける。この押し付けによって、各半導体チップ10の各電極11は各製品形成部60の接続パッド15に押し付けられる。また、配線母基板20はテーブル35によって所定の温度に加熱されるとともに、半導体チップ10は保持ロッド34によって所定の温度に加熱されることから、接続パッド15の表面に設けられたメッキ膜16のAu層と、Auバンプ電極からなる電極11が溶融して接続される。このフリップ・チップ接続は、例えば、250℃の温度下で、10kg/cm程度の押し付け荷重を5秒程度加えることによって行う。 Next, the holding rod 34 is lowered, and each semiconductor chip 10 located on the lower surface of the mount head 40 is pressed against the product forming portion 60 as shown in FIG. By this pressing, each electrode 11 of each semiconductor chip 10 is pressed against the connection pad 15 of each product forming unit 60. Since the wiring mother board 20 is heated to a predetermined temperature by the table 35 and the semiconductor chip 10 is heated to a predetermined temperature by the holding rod 34, the plating film 16 provided on the surface of the connection pad 15 is formed. The Au layer and the electrode 11 made of an Au bump electrode are melted and connected. This flip-chip connection is performed, for example, by applying a pressing load of about 10 kg / cm 2 at a temperature of 250 ° C. for about 5 seconds.

つぎに、図9及び図15に示すように、マウントヘッド40が配線母基板20から遠ざかるように保持ロッド34を移動(上昇)してマウントヘッド40に貼り付けられた接着層45から各半導体チップ10を剥がす。半導体チップ10が剥がされたマウントヘッド40は、図示しないアンローダ部へ移送される。使用済みのマウントヘッド40には、再び半導体チップ10が仮固定される。このように、マウントヘッド40への半導体チップ10の仮固定はマウントヘッド40の接着層45を使用して繰り返して行われる。   Next, as shown in FIGS. 9 and 15, each semiconductor chip is moved from the adhesive layer 45 attached to the mount head 40 by moving (raising) the holding rod 34 so that the mount head 40 moves away from the wiring mother board 20. 10 is peeled off. The mount head 40 from which the semiconductor chip 10 has been peeled is transferred to an unloader section (not shown). The semiconductor chip 10 is temporarily fixed to the used mount head 40 again. Thus, the temporary fixing of the semiconductor chip 10 to the mount head 40 is repeatedly performed using the adhesive layer 45 of the mount head 40.

一括フリップ・チップボンディングが行われた配線母基板20に対しては、既に図6(b)〜(d)を参照して説明したとおり、樹脂層3aの形成、外部電極端子4の形成、個片化の各処理が行われる。これにより、図1〜図3に示す半導体装置1が複数製造されることになる。   For the wiring mother board 20 on which the collective flip-chip bonding has been performed, as already described with reference to FIGS. 6B to 6D, the formation of the resin layer 3a, the formation of the external electrode terminals 4, and the individual Each process of singulation is performed. As a result, a plurality of semiconductor devices 1 shown in FIGS. 1 to 3 are manufactured.

本実施例1の半導体装置の製造方法によれば、以下の効果を有する。
(1)一括フリップ・チップボンディングでは、マウントヘッド40の保持面43に仮固定する半導体チップ10は、マウントヘッド40の保持面43に形成された繰り返して接着使用が可能な接着層45上に接着される。従って、一括フリップ・チップボンディング毎にマウントヘッド40から前記接着層を除去したり、あるいは一括フリップ・チップボンディング前にマウントヘッド40の保持面43に接着層を形成する必要もなく、作業工数の低減が可能になる。この結果、生産性の向上が図れ、半導体装置1の製造コストの低減が達成できる。
The method for manufacturing a semiconductor device according to the first embodiment has the following effects.
(1) In the collective flip chip bonding, the semiconductor chip 10 temporarily fixed to the holding surface 43 of the mount head 40 is bonded onto the adhesive layer 45 that is formed on the holding surface 43 of the mount head 40 and can be used repeatedly. Is done. Accordingly, it is not necessary to remove the adhesive layer from the mount head 40 every batch flip-chip bonding or to form an adhesive layer on the holding surface 43 of the mount head 40 before the batch flip-chip bonding, thereby reducing the number of work steps. Is possible. As a result, the productivity can be improved and the manufacturing cost of the semiconductor device 1 can be reduced.

(2)配線母基板20の各製品形成部60に個々にフリップ・チップボンディングを行うことなく一括してフリップ・チップボンディングを行うことから、工数の低減が図れるため生産性の向上及び半導体装置1の製造コストの低減が達成できる。   (2) Since the flip chip bonding is performed collectively on each product forming portion 60 of the wiring mother board 20 without performing the flip chip bonding individually, man-hours can be reduced, so that the productivity is improved and the semiconductor device 1 The manufacturing cost can be reduced.

(3)配線母基板20の各製品形成部60を個々にモールドして封止体を形成することなく、一括してモールドを行って樹脂層3aを形成することから、配線母基板20の小型化が図れ、材料の低減が可能になる。また、モールド金型もキャビティが一つとなって簡単な構造になり、設備投資金額も少なくなり、半導体装置1の製造コストの低減を図ることができる。   (3) Since each product forming part 60 of the wiring mother board 20 is individually molded to form the resin layer 3a without forming a sealing body, the size of the wiring mother board 20 is reduced. The material can be reduced and the material can be reduced. In addition, the mold has a simple structure with a single cavity, the amount of capital investment is reduced, and the manufacturing cost of the semiconductor device 1 can be reduced.

以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。   The invention made by the present inventor has been specifically described based on the embodiments. However, the present invention is not limited to the above embodiments, and various modifications can be made without departing from the scope of the invention. Nor.

本発明の実施例1である半導体装置の製造方法によって製造された半導体装置の平面図である。It is a top view of the semiconductor device manufactured by the manufacturing method of the semiconductor device which is Example 1 of this invention. 実施例1による半導体装置の側面図である。1 is a side view of a semiconductor device according to Example 1. FIG. 実施例1による半導体装置の底面図である。1 is a bottom view of a semiconductor device according to Example 1. FIG. 図1のA−A線に沿う拡大断面図である。It is an expanded sectional view which follows the AA line of FIG. 図4の一部の拡大断面図である。FIG. 5 is a partial enlarged cross-sectional view of FIG. 4. 実施例1の半導体装置の製造方法によって製造される各工程における製造品を示す図である。It is a figure which shows the manufactured goods in each process manufactured by the manufacturing method of the semiconductor device of Example 1. FIG. 実施例1によって製造された半導体装置をトレーに収容した状態を示す平面図である。FIG. 3 is a plan view showing a state where the semiconductor device manufactured according to Example 1 is housed in a tray. 実施例1の半導体装置の製造方法において用いる配線母基板の製品形成部を示す拡大断面図である。FIG. 6 is an enlarged cross-sectional view showing a product formation portion of a wiring mother board used in the method for manufacturing a semiconductor device of Example 1. 実施例1の半導体装置の製造方法における半導体チップ一括固定方法を示す模式図である。FIG. 6 is a schematic diagram illustrating a semiconductor chip batch fixing method in the method for manufacturing a semiconductor device according to the first embodiment. 前記半導体チップ一括固定を行うためのフリップ・チップボンダの保持ロッドと、この保持ロッドで保持されるマウントヘッドを示す模式図である。It is a schematic diagram showing a holding rod of a flip chip bonder for performing the semiconductor chip batch fixing and a mount head held by this holding rod. 前記マウントヘッドの保持面に仮固定した半導体チップを示す模式図である。It is a schematic diagram which shows the semiconductor chip temporarily fixed to the holding surface of the said mount head. 前記配線母基板の平面図である。It is a top view of the said wiring mother board. 前記配線母基板上に降下するマウントヘッドを示す拡大断面図である。It is an expanded sectional view showing the mount head which descends on the wiring mother board. 前記マウントヘッドに仮固定された半導体チップが配線母基板に接続される状態を示す拡大断面図である。It is an expanded sectional view showing the state where the semiconductor chip temporarily fixed to the mount head is connected to the wiring mother board. 前記配線母基板に固定された半導体チップからマウントヘッドが引き離された状態を示す拡大断面図である。FIG. 4 is an enlarged cross-sectional view showing a state in which a mount head is separated from a semiconductor chip fixed to the wiring motherboard.

符号の説明Explanation of symbols

1…半導体装置、2…配線基板、2a…第1の面、2b…第2の面、3…封止体、3a…樹脂層、4…外部電極端子、5,6,7…配線、8,9…ソルダーレジスト膜、10…半導体チップ、10a…第1の面、10b…第2の面、11…電極、15…接続パッド、16…メッキ膜、17…端子形成パッド、18…メッキ膜、20…配線母基板、20a…第1の面、20b…第2の面、21…認識マーク、22…ダイシングテープ、23…切断溝、25…トレー、30…フリップ・チップボンダ、31…機台、32…本体、33…アーム、34…保持ロッド、35…テーブル、40…マウントヘッド、41…パイプ、42…クランプ面、43…保持面、44…認識マーク、45…接着層、50…ラック、51,52…側板、53…底板、54,55…ガイド、60…製品形成部、60a…第1の面、60b…第2の面。   DESCRIPTION OF SYMBOLS 1 ... Semiconductor device, 2 ... Wiring board, 2a ... 1st surface, 2b ... 2nd surface, 3 ... Sealing body, 3a ... Resin layer, 4 ... External electrode terminal, 5, 6, 7 ... Wiring, 8 , 9 ... Solder resist film, 10 ... Semiconductor chip, 10a ... First surface, 10b ... Second surface, 11 ... Electrode, 15 ... Connection pad, 16 ... Plating film, 17 ... Terminal formation pad, 18 ... Plating film 20 ... wiring mother board, 20a ... first surface, 20b ... second surface, 21 ... recognition mark, 22 ... dicing tape, 23 ... cutting groove, 25 ... tray, 30 ... flip chip bonder, 31 ... machine base 32 ... Main body, 33 ... Arm, 34 ... Holding rod, 35 ... Table, 40 ... Mount head, 41 ... Pipe, 42 ... Clamp surface, 43 ... Holding surface, 44 ... Recognition mark, 45 ... Adhesive layer, 50 ... Rack , 51, 52 ... side plate, 53 ... bottom plate, 54 55 ... guide, 60 ... product forming section, 60a ... first face, 60b ... second surface.

Claims (5)

(a)第1の面及びこの第1の面の反対面となる第2の面を有し、前記第1の面に複数の電極を有する半導体チップを準備する工程、
(b)第1の面及びこの第1の面の反対面となる第2の面に所定パターンの配線を有し、前記第1及び第2の面の前記配線の一部は前記第1の面及び第2の面間を貫通する配線で接続されてなる製品形成部を縦横に整列形成し、
前記製品形成部の前記第1の面の前記配線は前記半導体チップの前記電極に対応して形成される接続パッドを有し、
前記製品形成部の前記第2の面の前記配線は複数の端子形成パッドを有する配線母基板を準備する工程、
(c)前記各製品形成部の前記接続パッドに前記半導体チップの前記各電極をフリップ・チップボンダで一括フリップ・チップボンディングする工程、
とを有する半導体装置の製造方法であって、
前記工程(c)においては、
あらかじめ、
(1)平坦な保持面を有するマウントヘッドを複数準備するとともに、前記各マウントヘッドの前記保持面に繰り返して接着使用が可能な接着層を形成する工程と、
(2)前記配線母基板に固定する前記半導体チップの固定配列状態になるように、前記マウントヘッドの前記保持面の前記接着層上に、前記半導体チップを第2の面を介して接着して仮固定する工程と、
(3)前記複数のマウントヘッドを順次一枚ずつ供給できるように前記フリップ・チップボンダの供給部に設定する工程とを有し、
フリップ・チップボンディング時は、
(4)前記供給部にある前記マウントヘッドを前記フリップ・チップボンダの保持ロッドで保持し、前記配線母基板の前記各製品形成部の前記接続パッドに前記半導体チップの前記電極を一括して接続する工程と、
(5)前記マウントヘッドが前記配線母基板から遠ざかるように前記保持ロッドを移動して前記マウントヘッドに貼り付けられた前記接着層から前記各半導体チップを剥がす工程とを有し、
前記マウントヘッドへの前記半導体チップの仮固定は前記マウントヘッドの前記接着層を使用して繰り返して行うことを特徴とする半導体装置の製造方法。
(A) preparing a semiconductor chip having a first surface and a second surface opposite to the first surface, and having a plurality of electrodes on the first surface;
(B) A wiring having a predetermined pattern is provided on the first surface and a second surface opposite to the first surface, and a part of the wiring on the first and second surfaces is the first surface. Product forming portions connected by wiring penetrating between the surface and the second surface are formed vertically and horizontally,
The wiring on the first surface of the product forming portion has a connection pad formed corresponding to the electrode of the semiconductor chip;
A step of preparing a wiring mother board having a plurality of terminal forming pads for the wiring on the second surface of the product forming portion;
(C) a step of performing flip-chip bonding of the electrodes of the semiconductor chip to the connection pads of the product forming portions with a flip-chip bonder;
A method of manufacturing a semiconductor device comprising:
In the step (c),
in advance,
(1) A step of preparing a plurality of mount heads having a flat holding surface and forming an adhesive layer that can be repeatedly used for bonding on the holding surface of each mount head;
(2) The semiconductor chip is bonded onto the adhesive layer of the holding surface of the mount head via a second surface so that the semiconductor chips fixed to the wiring mother board are fixedly arranged. A temporary fixing step;
(3) including a step of setting the supply unit of the flip chip bonder so that the plurality of mount heads can be sequentially supplied one by one,
During flip chip bonding,
(4) The mounting head in the supply unit is held by a holding rod of the flip chip bonder, and the electrodes of the semiconductor chip are collectively connected to the connection pads of the product forming units of the wiring mother board. Process,
(5) a step of moving the holding rod so that the mount head moves away from the wiring mother board and peeling each semiconductor chip from the adhesive layer attached to the mount head;
The semiconductor device manufacturing method, wherein the semiconductor chip is temporarily fixed to the mount head repeatedly using the adhesive layer of the mount head.
前記接着層は両面が接着性のあるテープであることを特徴とする請求項1に記載の半導体装置の製造方法。 2. The method of manufacturing a semiconductor device according to claim 1, wherein the adhesive layer is a tape having adhesiveness on both sides. 前記供給部では前記マウントヘッドは前記半導体チップが下面になる状態で供給され、前記保持ロッドは真空吸着によって前記保持ロッドの下面に前記マウントヘッドを保持することを特徴とする請求項1に記載の半導体装置の製造方法。 2. The supply unit according to claim 1, wherein the mount head is supplied in a state where the semiconductor chip is a lower surface, and the holding rod holds the mount head on the lower surface of the holding rod by vacuum suction. A method for manufacturing a semiconductor device. 前記供給部では、前記マウントヘッドを積層状態で収容し、上面が開口し、かつ側方から前記マウントヘッドを入出できるラックに、前記マウントヘッドを収容して供給することを特徴とする請求項1に記載の半導体装置の製造方法。 2. The supply unit stores and mounts the mount heads in a stacked state, and stores and mounts the mount heads in a rack that has an open top surface and that can be inserted and removed from the side. The manufacturing method of the semiconductor device as described in any one of Claims 1-3. (a)第1の面及びこの第1の面の反対面となる第2の面を有し、前記第1の面に複数の電極を有する半導体チップを準備する工程、
(b)第1の面及びこの第1の面の反対面となる第2の面に所定パターンの配線を有し、前記第1及び第2の面の前記配線の一部は前記第1の面及び第2の面間を貫通する配線で接続されてなる製品形成部を縦横に整列形成し、
前記製品形成部の前記第1の面の前記配線は前記半導体チップの前記電極に対応して形成される接続パッドを有し、
前記製品形成部の前記第2の面の前記配線は複数の端子形成パッドを有する配線母基板を準備する工程、
(c)前記各製品形成部の前記接続パッドに前記半導体チップの前記各電極をフリップ・チップボンダで一括フリップ・チップボンディングする工程、
(d)前記配線母基板と前記各半導体チップの間の隙間を塞ぎかつ前記各半導体チップを覆う絶縁性樹脂からなる樹脂層を前記配線母基板に形成する工程、
(e)前記各製品形成部の前記各端子形成パッドに外部電極端子を形成する工程、
(f)前記配線母基板及び前記樹脂層を前記各製品形成部の境界線で切断して前記製品形成部を個片化する工程を有し、
前記工程(c)においては、
あらかじめ、
(1)平坦な保持面を有するマウントヘッドを複数準備するとともに、前記各マウントヘッドの前記保持面に繰り返して接着使用が可能な接着層を形成する工程と、
(2)前記配線母基板に固定する前記半導体チップの固定配列状態になるように、前記マウントヘッドの前記保持面の前記接着層上に、前記半導体チップを第2の面を介して接着して仮固定する工程と、
(3)前記複数のマウントヘッドを順次一枚ずつ供給できるように前記フリップ・チップボンダの供給部に設定する工程と有し、
フリップ・チップボンディング時は、
(4)前記供給部にある前記マウントヘッドを前記フリップ・チップボンダの保持ロッドで保持し、前記配線母基板の前記各製品形成部の前記接続パッドに前記半導体チップの前記電極を一括して接続する工程と、
(5)前記マウントヘッドが前記配線母基板から遠ざかるように前記保持ロッドを移動して前記マウントヘッドに貼り付けられた前記接着層から前記各半導体チップを剥がす工程とを有し、
前記マウントヘッドへの前記半導体チップの仮固定は前記マウントヘッドの前記接着層を使用して繰り返して行うことを特徴とする半導体装置の製造方法。
(A) preparing a semiconductor chip having a first surface and a second surface opposite to the first surface, and having a plurality of electrodes on the first surface;
(B) A wiring having a predetermined pattern is provided on the first surface and a second surface opposite to the first surface, and a part of the wiring on the first and second surfaces is the first surface. Product forming portions connected by wiring penetrating between the surface and the second surface are formed vertically and horizontally,
The wiring on the first surface of the product forming portion has a connection pad formed corresponding to the electrode of the semiconductor chip;
A step of preparing a wiring mother board having a plurality of terminal forming pads for the wiring on the second surface of the product forming portion;
(C) a step of performing flip-chip bonding of the electrodes of the semiconductor chip to the connection pads of the product forming portions with a flip-chip bonder;
(D) forming a resin layer made of an insulating resin on the wiring mother board that closes a gap between the wiring mother board and the semiconductor chips and covers the semiconductor chips;
(E) forming an external electrode terminal on each terminal forming pad of each product forming portion;
(F) cutting the wiring mother board and the resin layer at a boundary line between the product forming parts to separate the product forming parts;
In the step (c),
in advance,
(1) A step of preparing a plurality of mount heads having a flat holding surface and forming an adhesive layer that can be repeatedly used for bonding on the holding surface of each mount head;
(2) The semiconductor chip is bonded onto the adhesive layer of the holding surface of the mount head via a second surface so that the semiconductor chips fixed to the wiring mother board are fixedly arranged. A temporary fixing step;
(3) setting the supply unit of the flip chip bonder so that the plurality of mount heads can be sequentially supplied one by one;
During flip chip bonding,
(4) The mounting head in the supply unit is held by a holding rod of the flip chip bonder, and the electrodes of the semiconductor chip are collectively connected to the connection pads of the product forming units of the wiring mother board. Process,
(5) a step of moving the holding rod so that the mount head moves away from the wiring mother board and peeling each semiconductor chip from the adhesive layer attached to the mount head;
The semiconductor device manufacturing method, wherein the semiconductor chip is temporarily fixed to the mount head repeatedly using the adhesive layer of the mount head.
JP2006107016A 2006-04-10 2006-04-10 Manufacturing method of semiconductor device Pending JP2007281264A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006107016A JP2007281264A (en) 2006-04-10 2006-04-10 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006107016A JP2007281264A (en) 2006-04-10 2006-04-10 Manufacturing method of semiconductor device

Publications (1)

Publication Number Publication Date
JP2007281264A true JP2007281264A (en) 2007-10-25

Family

ID=38682396

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006107016A Pending JP2007281264A (en) 2006-04-10 2006-04-10 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP2007281264A (en)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5752143A (en) * 1980-09-16 1982-03-27 Toshiba Corp Mounting method and device for semiconductor pellet
JPH04171949A (en) * 1990-11-06 1992-06-19 Seiko Epson Corp Manufacture of semiconductor device
JPH06163634A (en) * 1991-09-24 1994-06-10 Nec Corp Method of installation of flip chip semiconductor device
JPH0730209A (en) * 1993-07-14 1995-01-31 Matsushita Electric Ind Co Ltd Method for manufacturing optical element package
JP2005209864A (en) * 2004-01-22 2005-08-04 Renesas Technology Corp Semiconductor device manufacturing method, and semiconductor manufacturing apparatus
JP2005322869A (en) * 2004-05-10 2005-11-17 Advanced Chip Engineering Technology Inc Wafer level package manufacturing tool and chip placement method
JP2006173190A (en) * 2004-12-13 2006-06-29 Hitachi Chem Co Ltd Manufacturing method of semiconductor device and support material for IC chip arrangement

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5752143A (en) * 1980-09-16 1982-03-27 Toshiba Corp Mounting method and device for semiconductor pellet
JPH04171949A (en) * 1990-11-06 1992-06-19 Seiko Epson Corp Manufacture of semiconductor device
JPH06163634A (en) * 1991-09-24 1994-06-10 Nec Corp Method of installation of flip chip semiconductor device
JPH0730209A (en) * 1993-07-14 1995-01-31 Matsushita Electric Ind Co Ltd Method for manufacturing optical element package
JP2005209864A (en) * 2004-01-22 2005-08-04 Renesas Technology Corp Semiconductor device manufacturing method, and semiconductor manufacturing apparatus
JP2005322869A (en) * 2004-05-10 2005-11-17 Advanced Chip Engineering Technology Inc Wafer level package manufacturing tool and chip placement method
JP2006173190A (en) * 2004-12-13 2006-06-29 Hitachi Chem Co Ltd Manufacturing method of semiconductor device and support material for IC chip arrangement

Similar Documents

Publication Publication Date Title
US8394677B2 (en) Method of fabricating semiconductor device
KR100330937B1 (en) Connecting multiple microelectronic elements with lead deformation
TWI654721B (en) Solder column for embedding semiconductor grains
US20050167834A1 (en) Semiconductor device including semiconductor element mounted on another semiconductor element
KR20050063700A (en) A manufacturing method of a semiconductor device
JP5151053B2 (en) Manufacturing method of semiconductor device
KR20100034756A (en) Semiconductor die having a redistribution layer
US10804190B2 (en) Multi-chip module and method for manufacturing same
JP2009289959A (en) Bonder and bonding method
CN103065984A (en) Packaging methods for semiconductor devices
JP4503391B2 (en) Manufacturing method of semiconductor device
JP2004247534A (en) Semiconductor device
US6225686B1 (en) Semiconductor device
JP2006128711A (en) Semiconductor device and manufacturing method thereof
JP4497304B2 (en) Semiconductor device and manufacturing method thereof
JP2017139365A (en) Semiconductor package manufacturing method
US11817374B2 (en) Electronic device with exposed tie bar
JP2007281264A (en) Manufacturing method of semiconductor device
US20110115099A1 (en) Flip-chip underfill
JP4288026B2 (en) Mounting tool and IC chip mounting method
JP2004207291A (en) Semiconductor device and its manufacturing method, circuit board, and electronic equipment
JP2009088102A (en) Method of manufacturing semiconductor device
US6534392B1 (en) Methods of making microelectronic assemblies using bonding stage and bonding stage therefor
JP2007142128A (en) Semiconductor device and manufacturing method thereof
JP2008153491A (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090312

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110216

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111011