JP2007271658A - プラズマディスプレイ装置 - Google Patents

Abstract

【課題】ＰＤＰにおいて高Ｘｅ分圧化により発光効率向上を図りながら、駆動電圧の上昇による保護膜寿命の低下を防ぎ放電安定化する技術を提供する。
【解決手段】少なくとも発光表示のためのサステイン放電を含む駆動を行うプラズマディスプレイ装置であって、前置放電とそれに引き続き本放電を発生させる２段放電駆動を行い、本放電時の電圧をＶｓ、サステイン最小維持電圧をＶｓｍｉｎとし、２段放電が安定化する前置放電時の前置電圧ＶｐをＶｐｍｉｎとして、
Ｖｐｍｉｎ≦Ｖｐ＜Ｖｓ−１０、Ｖｐｍｉｎ＝２Ｖｓｍｉｎ−Ｖｓ−α
（αはセル構造に依存）となるようにＶｐを設定することを特徴とするプラズマディスプレイ装置。
【選択図】 図１

Description

本発明は、プラズマディスプレイパネル（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ
Ｐａｎｅｌ：以下、ＰＤＰと称する）を用いたプラズマディスプレイ装置及びその駆動方法に関するものである。本発明は、特に、発光効率を向上させ、かつ保護膜の寿命劣化を抑制する際に有効である。

現在、プラズマディスプレイパネル（ＰＤＰ）を用いたプラズマディスプレイ装置の一種であるプラズマテレビ（ＰＤＰ−ＴＶ）は薄型大画面テレビ市場でその地位を築きつつあると同時に、液晶その他競合デバイスとの競争が激化している。

図１０は従来の３電極構造のａｃ面放電型ＰＤＰの例を示す斜視図である。図１０に示すａｃ面放電型ＰＤＰでは、２枚のガラス基板、即ち、前面基板５１および背面基板５８が対向配置され、それらの間隙が放電空間６３となる。放電空間６３には、放電ガスが通常数百Ｔｏｒｒ以上の圧力で封入されている。放電ガスとしては、Ｈｅ、Ｎｅ、Ｘｅ、或いはＡｒ等の混合ガスを用いるのが一般的である。

表示面としての前面基板５１の下面には、主に表示発光のための 放電を行なうサステイン電極対が形成されている。このサステイン電極対はＸ電極、Ｙ電極と称される。通常、Ｘ電極及びＹ電極は、透明電極及びこの透明電極の導電性を補う不透明電極から構成される。即ち、Ｘ電極６４は、Ｘ透明電極５２−１、５２−２・・・と、不透明なＸバス電極５４−１、５４−２・・・とから構成され、Ｙ電極６５は、Ｙ透明電極５３−１、５３−２・・・と、不透明なＹバス電極５５−１、５５−２・・・とから構成される。又、Ｘ電極を共通電極、Ｙ電極を独立電極とする場合が多い。通常、Ｘ、Ｙ電極の放電間隙（スリット、または正スリット）Ｌｄｇは放電開始電圧が高くならないように狭く、隣接間隙（逆スリット）Ｌｎｇは隣接放電セルとの誤放電を防止するように広く設計される。

これらサステイン電極は、前面誘電体５６によって被覆され、この誘電体５６の表面には酸化マグネシウム（ＭｇＯ）等の保護膜５７が形成される。ＭｇＯは耐スパッタ性、二次電子放出係数が他の物質に比べて高いため、前面誘電体５６を保護し、放電開始電圧を低下させる。

一方、背面基板５８の上面には、サステイン電極（Ｘ電極、Ｙ電極）と直交する方向に、アドレス放電のためのアドレス電極（Ａ（Address）電極とも呼ぶ）５９が設けられている。このＡ電極５９は背面誘電体６０によって被覆される。この背面誘電体６０の上には、リブ６１が、隣接するＡ電極５９の間に設けられている。更に、リブ６１の壁面と背面誘電体６０の上面によって形成される凹領域内には蛍光体６２が塗布されている。この構成において、サステイン電極対とＡ電極との交差部が１つの放電セルに対応している。そして、放電セルは二次元状に配列されている。カラー表示の場合には、赤、緑、青色の各蛍光体が塗布された３種の放電セルを一組として１画素を構成する。

図１０中の矢印Ｄ１の方向から見た放電セル１個分の断面図を図１１に、図１０中の矢印Ｄ２の方向から見た放電セル１個分の断面図を図１２に示す。尚、図１２において、セルの境界は概略点線で示す位置である。図１２中、符号６６は電子、６７は正イオン、６８は正の壁電荷、６９は負の壁電荷を示す。

次に、この例のＰＤＰの動作について説明する。

ＰＤＰの発光の原理は、Ｘ、Ｙ電極間に印加するパルス電圧によって放電を起こして、励起された放電ガスから発生する紫外線を蛍光体によって可視光に変換するというものである。

図１３はＰＤＰ装置の基本構成を示すブロック図である。上記ＰＤＰ（プラズマディスプレイパネル、又はパネルとも呼ぶ）９１は、プラズマディスプレイ装置１００に組み込まれる。ＰＤＰ９１はパネル内の電極群と外部回路の接続部となるＸ電極端子部９２、Ｙ電極端子部９３、及びＡ電極端子部９４を通じてＸ、Ｙ、Ａ各電極に電圧を与えるＸ駆動回路９５、Ｙ駆動回路９６、及びＡ駆動回路９７からなる駆動回路９８に接続される。駆動回路９８は、画像源９９から表示画面の画像信号を受取り、駆動電圧に変換してＰＤＰ９１の各電極に供給する。

階調表示方式としてＡＤＳ（Address Display-Period Separation）を用いた
駆動電圧の具体的な例を図１４（ａ）〜１４（ｃ）に示す。図１４（ａ）は、図１０に示したＰＤＰに１枚の画を表示するのに要する１ＴＶフィールド期間の駆動電圧のタイムチャートを示す図である。図１４（ｂ）は、図１４（ａ）のアドレス期間８０においてＡ電極５９、Ｘ電極６４およびＹ電極６５に印加される電圧波形を示す図である。Ｘ電極、Ｙ電極を各々サステイン電極、まとめてサステイン電極対と呼ぶ。図１４（ｃ）は、図１４（ａ）のサステイン期間８１の間に、サステイン電極であるＸ電極とＹ電極の間に一斉に印加されるサステインパルス電圧（サステイン電圧またはサステインパルスとも呼ぶ）とアドレス電極に印加される電圧（アドレス電圧）を示す図である。

１ＴＶフィールド期間７０は複数の異なる発光回数を持つサブフィールド７１〜７８に分割されている。この状態を、図１４（ａ）中の（Ｉ）に示す。

そして、各サブフィールド毎の発光と非発光の選択により階調を表現する。例えば、２進法に基づく輝度の重みをもった８個のサブフィールドを設けた場合、３原色表示用放電セルはそれぞれ２⁸（＝２５６）階調の輝度表示が得られ、約
１６７８万色の色表示ができる。

各サブフィールドは、図１４（ａ）中の（ＩＩ）に示すように、次の３つの期間を有する。第１は放電セルを初期状態に戻すリセット期間７９、第２は発光する放電セルを選択するアドレス期間８０、そして、第３は選択した放電セルを発光させるサステイン期間８１である。

図１４（ｂ）は、図１４（ａ）のアドレス期間８０においてＡ電極５９、Ｘ電極６４、およびＹ電極６５に印加される電圧波形（サステインパルス電圧波形）を示す図である。波形８２はアドレス期間８０に於ける１本のＡ電極５９に印加する電圧波形（Ａ波形）、波形８３はＸ電極６４に印加する電圧波形（Ｘ波形）、８４、８５はそれぞれＹ電極６５のｉ番目と（ｉ＋１）番目に印加する電圧波形（Ｙ波形）である。これに対する、それぞれの電圧はＶ０、Ｖ１、Ｖ２１およびＶ２２（Ｖ）である。

図１４（ｂ）に示すように、Ｙ電極６５のｉ行目にスキャンパルス８６が印加された時、Ｙ電極６５のｉ行目と電圧Ｖ０のＡ電極５９との交点に位置するセルではＹ電極とＡ電極の間、次いでＹ電極６５のｉ行目とＸ電極の間にアドレス放電が起こる。Ｙ電極６５のｉ行目とグラウンド電位のＡ電極５９との交点に位置するセルではアドレス放電は起こらない。Ｙ電極の（ｉ＋１）行目にスキャンパルス８７が印加された場合も同様である。

アドレス放電が起こった放電セルでは、図１２に示すように、放電で生じた電荷（壁電荷）がＸ、Ｙ電極を覆う誘電体膜５６および保護膜５７の表面に形成され、Ｘ電極とＹ電極との間に壁電圧Ｖｗ（Ｖ）が発生する。前述したように、図１２中、符号６６は電子、６７は正イオン、６８は正壁電荷、６９は負壁電荷を示す。この壁電荷の有無が、次に続くサステイン期間８１でのサステイン放電の有無を決める。

図１４（ｃ）は、図１４（ａ）のサステイン期間８１の間に、サステイン電極であるＸ電極とＹ電極の間に一斉に印加されるサステインパルス電圧を示す図である。Ｘ電極には電圧波形８８のサステインパルス電圧が、Ｙ電極には電圧波形８９のサステインパルス電圧が印加される。いずれも、電圧値はＶ３（Ｖ）である。Ａ電極５９には、電圧波形９０の駆動電圧が印加され、サステイン期間内は一定電圧（Ｖ４）に保持される。尚、この電圧Ｖ４は、グラウンド電位の場合もある。Ｖ３の電圧のサステインパルス電圧が交互に印加されることにより、Ｘ電極とＹ電極との間の相対電圧は極性反転を繰り返す。このＶ３の電圧値は、アドレス放電による壁電圧の有無でサステイン放電の有無が決まるように設定される。

アドレス放電が起こった放電セルにおいて、１番目のサステイン電圧パルスにおいて、放電が起こり近似的には逆極性の壁電荷が印加電圧を打ち消すまで蓄積する。この放電の結果、蓄積された壁電圧は、２番目の反転した電圧パルスと同極性であるため、再び放電が起こる。３番目のパルス以降も同様である。このように、アドレス放電を起こした放電セルのＸ電極とＹ電極の間には、印加電圧パルス数だけサステイン放電が起こり発光する。逆に、アドレス放電を起こさなかった放電セルでは発光しない。以上が、従来のＰＤＰ装置の基本構成及びその駆動方法である。

薄型大画面テレビ市場における競合デバイスの出現に伴い、ＰＤＰの発光効率向上はますます重要な課題となっている。ＰＤＰの発光効率向上手段として非特許文献１に記載のように、パネル封入ガス中のXe分圧を、従来に比べて高くする方法が知られている。この高Ｘｅ分圧化による方法では、駆動電圧（サステイン電圧）が上昇し保護膜へのイオンスパッタが大きくなり、寿命の低下を招く問題がある。一般に、サステイン電圧上昇に伴うイオンスパッタ増大対策として、保護膜を厚くしたり、イオンに対する二次電子放出係数の大きい保護膜を使用するなど、保護膜を改善する方法が報告されている。例えば、特許文献１では、保護膜をＣａＯ／ＭｇＯの２層膜により低電圧化、膜厚増大により、保護膜を長寿命化する。特許文献２では、ＭｇＯとは異なる保護膜材料（ダイヤモンド）による低電圧化により長寿命化する。しかし、これらは実用化にはまだ課題が多いと考えられる。そこで、保護膜改善とは異なる保護膜の寿命低下抑制法が望まれていた。

特開2003-151446号公報 特開2004-71367号公報 ゛High Efficacy PDP," SID 03 DIGEST, pp. 28-31, (2003)

発光効率の向上はＰＤＰの最重要課題の一つである。本発明の目的は、プラズマディスプレイパネルを用いたプラズマテレビ（ＰＤＰ―ＴＶ）等のプラズマディスプレイ装置において、高Ｘｅ分圧化により発光効率向上を図りながら、駆動電圧の上昇による保護膜寿命の低下を防ぐ技術を提供することにある。

本明細書において開示される発明のうち、代表的なものの概要を説明すれば、下記の通りである。

（１） 放電ガスと，発光表示を行うサステイン放電を発生させる一対のサステイン電極と，前記サステイン放電で発生する紫外線により励起されて可視光を発生する蛍光体とを少なくとも有する複数の放電セルを少なくとも備えたプラズマディスプレイパネルと、前記サステイン放電を発生させるために、前記一対のサステイン電極の間にサステインパルス電圧を印加する駆動回路とを備えたプラズマディスプレイ装置において、前記サステインパルス電圧が、主要部が第１の電圧値Ｖｐ（Ｖ）からなる第１の部分と、時間的に該第１の部分の後に続く，主要部が前記第１の電圧値Ｖｐ（Ｖ）より大きい第２の電圧値Ｖｓ（Ｖ）からなる第２の部分とで構成され、前記サステイン放電が、前置放電と時間的にこれに続く本放電とで構成され、前記サステイン放電が安定化する前記第１の電圧値Ｖｐ（Ｖ）の最低値をＶｐｍｉｎ（Ｖ）としたとき、前記第１の電圧値Ｖｐ（Ｖ）が、Ｖｐｍｉｎ≦Ｖｐ＜Ｖｓ を満たすように設定されていることを特徴とするプラズマディスプレイ装置。

（２） 放電ガスと，発光表示を行うサステイン放電を発生させる一対のサステイン電極と，前記サステイン放電で発生する紫外線により励起されて可視光を発生する蛍光体とを少なくとも有する複数の放電セルを少なくとも備えたプラズマディスプレイパネルと、前記サステイン放電を発生させるために、前記一対のサステイン電極の間にサステインパルス電圧を印加する駆動回路とを備えたプラズマディスプレイ装置において、前記サステインパルス電圧が、主要部が第１の電圧値Ｖｐ（Ｖ）からなる第１の部分と、時間的に該第１の部分の後に続く，主要部が前記第１の電圧値Ｖｐ（Ｖ）より大きい第２の電圧値Ｖｓ（Ｖ）からなる第２の部分とで構成され、前記サステイン放電が、前置放電と時間的にこれに続く本放電とで構成され、前記サステイン放電が安定化する前記第１の電圧値Ｖｐ（Ｖ）の最低値をＶｐｍｉｎ（Ｖ）としたとき、前記第１の電圧値Ｖｐ（Ｖ）が、 Ｖｐｍｉｎ≦Ｖｐ＜Ｖｓ を満たし、前記放電ガスに濃度６．５％以上５０％以下のキセノン（Ｘｅ）が含まれていることを特徴とするプラズマディスプレイ装置。

（３） 放電ガスと，発光表示を行うサステイン放電を発生させる一対のサステイン電極と，前記サステイン放電で発生する紫外線により励起されて可視光を発生する蛍光体とを少なくとも有する複数の放電セルを少なくとも備えたプラズマディスプレイパネルと、前記サステイン放電を発生させるために、前記一対のサステイン電極の間にサステインパルス電圧を印加する駆動回路とを備えたプラズマディスプレイ装置において、前記サステインパルス電圧が、主要部が第１の電圧値Ｖｐ（Ｖ）からなる第１の部分と、時間的に該第１の部分の後に続く，主要部が前記第１の電圧値Ｖｐ（Ｖ）より大きい第２の電圧値Ｖｓ（Ｖ）からなる第２の部分とで構成され、前記サステイン放電が、前置放電と時間的にこれに続く本放電とで構成され、前記サステイン放電が安定化する前記第１の電圧値Ｖｐ（Ｖ）の最低値をＶｐｍｉｎ（Ｖ）としたとき、前記第１の電圧値Ｖｐ（Ｖ）が、 Ｖｐｍｉｎ≦Ｖｐ＜Ｖｓ−１０（Ｖ） を満たし、前記放電ガスに濃度６．５％以上５０％以下のキセノン（Ｘｅ）が含まれていることを特徴とするプラズマディスプレイ装置。

（４） （１）または（３）に記載のプラズマディスプレイパネル装置において、前記サステインパルス電圧は、その繰り返しパルス周期が４μｓ以上１３μｓ以下となる部分を含むことを特徴とする。

（５） （１）または（３）に記載のプラズマディスプレイパネル装置において、請求項１または３に記載のプラズマディスプレイパネル装置において、前記サステインパルス電圧は、その繰り返しパルス周期が６μｓ以上１３μｓ以下となる部分を含むことを特徴とする。

（６） （１）〜（５）の何れかに記載のプラズマディスプレイパネル装置において、前記複数の放電セルの全数に対する、ある時点において前記複数の放電セルの中で点灯されている放電セルの数の割合を負荷率と定義し、前記サステイン放電において、一つのサステインパルス電圧による放電電流の波形を積分した面積に対する，前記前置放電の期間における放電電流の波形を積分した面積の割合を前置放電の割合と定義した場合、前記負荷率が小さい表示のときには、前記負荷率が大きい表示のときより、前記前置放電の割合が大きくなるように、前記第１の電圧値Ｖｐ（Ｖ）及び前記第２の電圧値Ｖｓ（Ｖ）が設定されていることを特徴とする。

（７） （１）または（３）に記載のプラズマディスプレイパネル装置において、前記複数の放電セルの全数に対する、ある時点において前記複数の放電セルの中で点灯されている放電セルの数の割合を負荷率と定義し、該負荷率が最大の表示のときの前記サステイン放電を安定に維持できる最低電圧をＶｓｍｉｎ（Ｖ）と定義したとき、前記Ｖｐｍｉｎ（Ｖ）が、Ｖｐｍｉｎ＝２Ｖｓｍｉｎ−Ｖｓ−５０（Ｖ）を満足することを特徴とする。

（８） （１）または（３）に記載のプラズマディスプレイパネル装置において、前記複数の放電セルを形成する前記複数のサステイン電極が、第一の方向に延在し、かつ該第一の方向に交差する第二の方向に等間隔で配列で配列されており、前記プラズマディスプレイパネルが前記複数の放電セルを分離するための，前記第二の方向に延在する複数のリブ状部材を備え、前記複数の放電セルの全数に対する、ある時点において前記複数の放電セルの中で点灯されている放電セルの数の割合を負荷率と定義し、該負荷率が最大の表示のときのサステイン放電を安定に維持できる最低電圧をＶｓｍｉｎと定義したとき、前記Ｖｐｍｉｎが、Ｖｐｍｉｎ＝２Ｖｓｍｉｎ−Ｖｓ−１０ を満足することを特徴とする。

（９） （１）または（３）に記載のプラズマディスプレイパネル装置において、前記複数の放電セルを形成する前記複数のサステイン電極が、第一の方向に延在し、かつ該第一の方向に交差する第二の方向に等間隔で配列で配列されており、前記プラズマディスプレイパネルが前記複数の放電セルを互いに分離するボックス状リブ状部材を備え、前記複数の放電セルの全数に対する、ある時点において前記複数の放電セルの中で点灯されている放電セルの数の割合を負荷率と定義し、該負荷率が最大の表示のときのサステイン放電を安定に維持できる最低電圧をＶｓｍｉｎと定義したとき、前記Ｖｐｍｉｎが Ｖｐｍｉｎ＝２Ｖｓｍｉｎ−Ｖｓ−３５ を満足することを特徴とする。

（１０） （１）または（３）に記載のプラズマディスプレイパネル装置において、前記複数の放電セルを形成する前記複数のサステイン電極が、第一の方向に延在し、かつ前記一対をなすサステイン電極間間隔よりも、隣接するサステイン電極の一対との間隔が広くなるよう、前記第一の方向に交差する第二の方向に配列配列され、前記プラズマディスプレイパネルが、前記第二の方向に延在し、前記複数の放電セルを分離する複数のリブ状部材を備え、前記複数の放電セルの全数に対する、ある時点において前記複数の放電セルの中で点灯されている放電セルの数の割合を負荷率と定義し、前記負荷率が最大の表示のときのサステイン放電を安定に維持できる最低電圧をＶｓｍｉｎと定義したとき、前記Ｖｐｍｉｎが Ｖｐｍｉｎ＝２Ｖｓｍｉｎ−Ｖｓ−２５ を満足することを特徴とする。

（１１） （１）または（３）に記載のプラズマディスプレイパネル装置において、前記プラズマディスプレイパネルが放電セルを分離するボックス状リブ部材を備え、前記複数の放電セルの全数に対する、ある時点において前記複数の放電セルの中で点灯されている放電セルの数の割合を負荷率と定義し、該負荷率が最大の表示のときの前記サステイン放電を安定に維持できる最低電圧をＶｓｍｉｎと定義したとき、前記Ｖｐｍｉｎが Ｖｐｍｉｎ＝２Ｖｓｍｉｎ−Ｖｓ−４５ を満足することを特徴とする。

（１２） （１）または（３）に記載のプラズマディスプレイパネル装置において、前記一対のサステイン電極は、該サステイン電極の主面に垂直な方向で互いに対向するよう配置され、前記プラズマディスプレイパネルが放電セルを分離するリブとしてボックス状リブ部材を備え、前記複数の放電セルの全数に対する、ある時点において前記複数の放電セルの中で点灯されている放電セルの数の割合を負荷率と定義し、前記負荷率が最大の表示のときのサステイン放電を安定に維持できる最低電圧をＶｓｍｉｎと定義したとき、前記Ｖｐｍｉｎが Ｖｐｍｉｎ＝２Ｖｓｍｉｎ−Ｖｓ−５０ を満足することを特徴とする。

本発明は、様々な負荷率の表示、特に小負荷率の表示に対して安定な前置放電を伴う駆動方法を用いたプラズマディスプレイ装置を提供し、保護膜を長寿命化出来る効果がある。特に封入ガス中のＸｅ濃度を高濃度化したときにサステイン電圧の上昇による保護膜寿命の低下を緩和抑制出来る効果がある。

ＰＤＰの発光効率向上のため、封入ガスの高Ｘｅ分圧化をするとサステイン電圧が上昇し、保護膜のイオンスパッタが大きくなるために保護膜寿命低下を招く。これを避けるためには、保護膜のイオンスパッタを抑制しなければならない。サステイン電圧が上昇すると、放電セルのサステイン電極間にこれとほぼ同等の壁電圧が形成されるので、放電空間電圧は駆動電圧の約２倍に上昇する。ここで、放電空間電圧とは、放電セル内のサステイン電極間に実効的にかかる電圧で、駆動回路から印加されるサステイン電圧と，電極表面に形成されている前面誘電体上に蓄積された壁電荷による壁電圧との和である。この放電空間電圧が、サステイン電圧の上昇分の約２倍上昇するために、イオンスパッタが大きくなり保護膜の寿命が低下する。

この放電空間電圧の上昇を抑制するために、通常はサステイン電圧を低下させる必要がある。このために普通考えられるのが、保護膜（MgO）の二次電子放出係数向上による放電開始電圧低下によってサステイン電圧自身を低下させることであった。しかし、放電空間電圧の上昇を抑制する別の方法がある。サステイン（駆動）電圧自身は高Ｘｅ分圧化により上昇しても放電空間電圧の上昇を抑制できる方法である。測定結果によれば、保護膜のイオンスパッタは、端面へ電界が集中するため、Ｘ、Ｙ電極の放電間隙付近の掘れ量が最も大きい。すなわち、サステイン放電の初期のイオンスパッタが保護膜の寿命を決定する。したがって、保護膜の寿命低下を抑制するためには、サステイン放電開始直前の放電空間電圧を出来るだけ低くすればよい。そのためには、サステイン放電開始時のサステイン電圧Ｖｐを通常のサステイン電圧Ｖsより低く設定する。まず、駆動電圧Ｖｐで放電を開始させ、この放電が終了してしまわないうちに駆動電圧をＶｓまで上昇させてさらに放電させ壁電荷を蓄積する。これにより壁電圧がほぼＶｓとなり、次のサステインパルスの駆動電圧Ｖｐが印加された状態では、放電空間電圧がほぼＶｓ＋Ｖｐになっている。したがって、サステイン放電の放電開始の放電空間電圧が通常のほぼ２Ｖｓよりも低いので、保護膜のイオンスパッタが抑制され、寿命の低下を抑制できる。このサステイン電圧をまずＶｐ、次にＶｓに設定するサステイン駆動波形を持つ駆動方法を２段放電駆動法と呼ぶ。

２段放電駆動法では、駆動電圧Ｖｐの期間に発生する前置放電と駆動電圧Ｖｓの期間に発生する本放電の少なくとも２段階でサステイン放電を行なう。ここで、サステイン電極に駆動電圧Ｖｓまたはそれ以上の電圧が印加されている期間を、パルス印加期間と呼び、駆動電圧Ｖｐが印加されている期間を前置期間と呼ぶ。したがって、上記前置放電は低放電空間電圧で発生するため高発光効率でもある。さらに、前置放電に続く本放電では、前置放電により壁電圧が低下しており、従来駆動に比べて低放電空間電圧なので高発光効率である。低放電空間電圧でも本放電が発生するのは、前置放電で発生した空間電荷によるプライミング効果のためである。したがって、２段放電駆動においては、従来と同じ駆動電圧において所望の低放電空間電圧が実現できる。このため、ＰＤＰの封入ガスを高Ｘｅ分圧化して駆動電圧が上昇しても、放電開始時の放電空間電圧の上昇が抑制できる。このため、高Ｘｅ分圧化によりサステイン駆動電圧が上昇しても放電空間電圧が上昇しないので、保護膜の寿命低下を抑制できる。

しかし、特開２００５−１０３９８号公報に記載のように、２段放電駆動では放電の安定化にはサステインパルスの長周期化が必要であった。ＰＤＰにおいて、負荷率を、ある時点における点灯している放電セルの数の、パネルに含まれる全放電セルの数に対する割合と定義する。場合によっては、ある時点において、サステイン電極対方向に並ぶ，或る１列の放電セルの中での点灯放電セルの割合と定義することもある。ＰＤＰにおいては、負荷率の大きい表示での電力を一定以下にするためＡＰＣ（Automatic Power Control）制御を用いている。ＡＰＣ制御では電力を一定以下にするため、負荷率が小さい表示ほどサステインパルスを多くしている。このため、負荷率が小さい表示ほど、保護膜へのイオンスパッタ回数が多くなり保護膜寿命の低化、焼付き等が発生しやすくなる。したがって、保護膜短寿命化、焼付き等を緩和抑制するためには、特に負荷率が低い表示において放電開始時の放電空間電圧を下げることが重要である。

しかし、負荷率が小さい表示ではサステインパルス数を多くする必要があり、安定化のため長周期化した２段放電駆動が適用出来ない。したがって、低負荷率表示で２段放電駆動を適用するためにはサステインパルスを長周期化せずに安定化する必要がある。サステインパルスを長周期化せずに安定化するためには、前置電圧Ｖｐを一定電圧Ｖｐｍｉｎ以上に設定すればよいことを見出した。すなわち、１３μｓ以下のサステインパルス周期のとき２段放電が安定化する前置電圧ＶｐをＶｐｍｉｎとして、
Ｖｐｍｉｎ≦Ｖｐ＜Ｖｓ、Ｖｐｍｉｎ＝２Ｖｓｍｉｎ−Ｖｓ−α
とする。ここで、サステイン周期とは、Ｘ、Ｙ電極に繰り返し印加されるサステインパルス対の長さである。また、Ｖｓｍｉｎは様々な表示のサステイン放電を安定に維持できる最低電圧のうちの最小の電圧（サステイン最小維持電圧）である。言い換えれば、各表示においてサステイン放電を安定に維持できる最低電圧、すなわち、“各表示でのサステイン最小維持電圧”が存在する。“サステイン最小維持電圧Ｖｓｍｉｎ”とは様々な表示における“各表示でのサステイン最小維持電圧”のうち最小のものである。“各表示でのサステイン最小維持電圧”とは、その表示においてサステイン電圧Vsを下げていったとき画像表示にちらつきのない正常な表示のできる最小のサステイン電圧である。あらゆる表示の中で全面白表示（負荷率最大表示）の“各表示でのサステイン最小維持電圧”が“サステイン最小維持電圧Ｖｓｍｉｎ”である場合が多い。αはセル構造、駆動方法に依存する因子である。

上記条件は特に１３μｓ以下のサステインパルス周期のときに有効であるが、１３μｓ以上のサステインパルス周期においても有効であることは言うまでもない。Ｖｐ＜ＶｓとするのはＶｐ＝Ｖｓとすると従来駆動波形と同じになり、保護膜短寿命化、焼付き等を緩和抑制できないからである。また、保護膜短寿命化、焼付きの緩和抑制等のより大きな効果を得るためには、Ｖｐ＜Ｖｓ−１０とした方がよい。

Ｖｐｍｉｎを決定する式に含まれるαはセル構造、駆動方法に依存し下記のように設定する。

（１）両スリット駆動、ストレートリブ構造（後述、図３）では、放電の不安定が発生し易いので、α＝１０（Ｖ）。

（２）両スリット駆動、ボックスリブ構造（後述、図４）では、不安定発生が抑制されるので、α＝３５（Ｖ）。

（３）正スリット駆動、ストレートリブ構造（後述、図６）では、逆スリットが正スリットより広く設定され、放電不安定が（１）より発生しにくいので、α＝２５（Ｖ）。

（４）正スリット駆動、ボックス構造（後述、図６）では、より安定するのでα＝４０（Ｖ）。

（５）２電極対向放電構造（後述、図９）では、ボックスリブ構造で放電セルの独立性が高いので、α＝５０（Ｖ）。

さらに、
（６）負荷率の小さい表示の方が、負荷率の大きい表示より前置放電が大きくなるようにする。前置放電は低印加電圧での放電であるため放電空間電圧が低い。前置放電の割合を大きくすると寿命に効くサステイン放電前半の放電空間電圧を小さくできるので保護膜の寿命低下、保護膜起因の焼付き軽減に効果がある。

（７）特に、駆動電圧が上昇する高Ｘｅ分圧化（Ｘｅ分圧６．５％以上）したＰＤＰにおいて上記駆動を行なうことにより、駆動電圧が上昇しても放電空間電圧の上昇を抑えられるので、保護膜の短寿命化を防止できる効果がある。

なお、上記（１）〜（６）は高Ｘｅ分圧化時に限らず、ＰＤＰの保護膜の寿命改善に有効である。

以下、図面を参照して本発明の実施例を詳細に説明する。尚、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。

図２は、本発明の実施例１のａｃ３電極面放電型ＰＤＰのパネル内電極配置、駆動回路基本構成および放電発光を示す。図３（ａ）及び３（ｂ）は、本実施例１のａｃ３電極面放電型ＰＤＰに、放電セルを分離するリブ部材として、ストレートリブ３１を使用した例を説明する図である。図３（a）は、本実施例１のａｃ３電極面放電型ＰＤＰのストレートリブ３１と電極２１〜２４を、図１０のＤ３方向に相当する方向から見た平面図である。図３（b）はストレートリブ３１のみを、同じく、図１０のＤ３方向に相当する方向から見た平面図である。本発明の実施例１のａｃ３電極面放電型ＰＤＰは、Ｘ１電極２１、Ｘ２電極２２、Ｙ１電極２３、Ｙ２電極２４、Ｘ１サステイン駆動回路（ＰＸ１）２５、Ｘ２サステイン回路（ＰＸ２）２６、Ｙ１サステイン駆動回路（ＰＹ１）２７、Ｙ２サステイン駆動回路（ＰＹ２）２８、Ａ電極（アドレス電極）２９、およびアドレス駆動回路３０からなる。
Ｘ電極はＸ１電極２１とＸ２電極２２の２種類からなり、Ｙ電極はＹ１電極２３とＹ２電極２４の２種類からなる。Ｘ１電極２１はＸ１透明電極２１−１とＸ１バス２１−２電極からなり、Ｘ２電極２２はＸ２透明電極２２−１とＸ２バス２２−２電極からなり、Ｙ１電極２３はＹ１透明電極２３−１とＹ１バス２３−２電極からなり、Ｙ２電極２４はＹ２透明電極２４−１とＹ２バス２４−２電極からなる。各電極にはそれぞれ、Ｘ１サステイン駆動回路（ＰＸ１）２５、Ｘ２サステイン回路（ＰＸ２）２６、Ｙ１サステイン駆動回路（ＰＹ１）２７、Ｙ２サステイン駆動回路（ＰＹ２）２８によってサステイン電圧が供給される。１枚の画像を表示する１／６０秒の1フィールドは、階調表示のため１０サブフィールド（一般にはｎサブフィールド）に分割される。１サブフィールドは、従来技術と同様に、リセット期間、アドレス期間、およびサステイン期間から成る。本実施例では、インターレース駆動により駆動される。すなわち、インターレース駆動の１つの画面（フィールド）ごとに各スリットが正スリットと逆スリットの役割を交互に繰り返す。具体的には、ある画面（フィールド）で奇数行目（縦方向奇数番目１、３、５、７、…）の放電セルからなる各サブフィールドでリセット、アドレス、サステイン放電を行い、次の画面（フィールド）では偶数行目（縦方向偶数番目２、４、６…）の放電セルからなる各サブフィールドでリセット、アドレス、サステイン放電を行なう。奇数行目の放電セルの放電では、Ｘ１，Ｙ１電極間スリット、およびＸ２，Ｙ２電極間スリットが正スリット、Ｙ１，Ｘ２電極間スリット、およびＹ２，Ｘ１電極間スリットが逆スリットである。偶数行目の放電セルの放電では、Ｙ１，Ｘ２電極間スリット、およびＹ２，Ｘ１電極間スリットが正スリット、Ｘ１，Ｙ１電極間スリット、およびＸ２，Ｙ２電極間スリットが逆スリットである。各サブフィールドのアドレス期間には図１４（ｂ）に示すように、アドレス駆動回路３０で電圧が印加されるＡ電極２９には８２のようなパルス電圧、Ｘ１電極またはＸ２電極には８３のような電圧、Ｙ１電極またはＹ２電極には８４〜８７のようなパルス電圧が印加され、サステイン期間で光らせたい放電セルに壁電荷が蓄積する。
図１は、本発明の実施例１のプラズマディスプレイ装置のサステイン期間８１（図１４（ａ）参照）においてサステイン電極（Ｘ１電極、Ｘ２電極、Ｙ１電極およびＹ２電極）に印加されるサステインパルス波形（Ｖｓ１、Ｖｓ２）とその差分波形（Ｖｓ１−Ｖｓ２）、および発光波形（サステイン１周期Ｔｆ）を示す。奇数行目の放電セルのサステイン放電では、Ｘ１電極とＹ２電極にサステインパルスＶｓ１を、Ｘ２電極とＹ１電極にサステインパルスＶｓ２を印加する。これにより、逆スリット間には電位差が発生せず、正スリット間のみに電位差が発生するので、正スリットを挟む電極間（Ｘ１電極とＹ１電極間、およびＸ２電極、Ｙ２電極間）でのみサステイン放電が発生する。偶数行目の放電セルのサステイン放電では、Ｘ１電極とＹ１電極にサステインパルスＶｓ１を、Ｘ２電極とＹ２電極にサステインパルスＶｓ２を印加する。これにより、逆スリット間には電位差が発生せず、正スリット間のみに電位差が発生するので、正スリットを挟む電極間（Ｙ１電極とＸ２電極間、およびＹ２電極、Ｘ１電極間）でのみサステイン放電が発生する。放電が発生する２つのサステイン電極にはＶｓ１またはＶｓ２が印加され、これらのサステイン電極間にはＶｓ１−Ｖｓ２が印加されている。また、サステイン期間のアドレス電圧は、常にG（グラウンド）レベルに保持されている（図示せず）。
図１に示すように、サステイン期間の１周期Ｔｆの期間は少なくとも前置期間Ｔｐとサステイン印加期間Ｔｓからなる。前半の半周期Ｔf／２では、Ｖｓ１の前置期間ＴｐにはＶｐｐが印加され、サステイン印加期間ＴｓにはＶｓ／２が印加される。Ｖｓ２にはこの間、−Ｖｓ／２が印加される。したがって、Ｖｓ１−Ｖｓ２は前置期間ＴｐにはＶｐ＝Ｖｓ／２＋Ｖｐｐ、サステイン印加期間ＴｓにはＶｓが印加される。後半の半周期には、Ｖｓ１とＶｓ２の関係が逆になり、Ｖｓ１−Ｖｓ２は前置期間Ｔｐには−Ｖｐ＝−Ｖｓ／２−Ｖｐｐ、サステイン印加期間Ｔｓには−Ｖｓが印加される。このような印加電圧によりサステイン電極間に前置期間Ｔｐには前置放電１が、サステイン印加期間Ｔｓにかけては本放電２が発生する。このような前置放電を伴うサステイン放電によって従来の前置放電を伴わない放電よりも発光効率向上することが確認された。

また、非特許文献１に記載のように、パネル封入ガス中のXe分圧を従来に比べて高くすることにより発光効率が向上することが知られている。しかし、駆動電圧（サステイン電圧）が上昇し保護膜へのイオンスパッタが大きくなり、寿命の低下を招く問題があった。これを避けるためには、保護膜のイオンスパッタを抑制しなければならない。サステイン電圧が上昇すると、放電セルのサステイン電極間にこれとほほ同等の壁電圧が形成されるので、放電空間電圧は駆動電圧の約２倍に上昇する。ここで、放電空間電圧とは、放電セル内のサステイン電極間に実効的にかかる電圧で、駆動回路から印加されるサステイン電圧と電極表面に形成されている前面誘電体上に蓄積された壁電荷による壁電圧との和である。この放電空間電圧がサステイン電圧の上昇分の約２倍上昇するために、イオンスパッタが大きくなり保護膜の寿命が低下する。われわれの測定結果によれば、保護膜のイオンスパッタはＸ、Ｙ電極の放電間隙付近の掘れ量が最も大きい。すなわち、サステイン放電の初期のイオンスパッタが保護膜の寿命を決定する。したがって、保護膜の寿命低下を抑制するためには、サステイン放電開始直前の放電空間電圧を出来るだけ低くすればよい。そのためには、サステイン放電開始時のサステイン電圧Ｖｐを通常のサステイン電圧Ｖsより低く設定する。まず、駆動電圧Ｖｐで放電を開始させ、この放電が終了してしまわないうちに駆動電圧をＶｓまで上昇させてさらに放電させ壁電荷を蓄積する。これにより壁電圧がほぼＶｓとなり、次のサステインパルスの駆動電圧Ｖｐが印加された状態では、放電空間電圧がほぼＶｓ＋Ｖｐになっている。したがって、サステイン放電の放電開始の放電空間電圧が通常のほぼ２Ｖｓよりも低いので、保護膜のイオンスパッタが抑制され、寿命の低下を抑制できる。このサステイン電圧を、まずＶｐ、次にＶｓに設定するサステイン駆動波形を持つ駆動方法を２段放電駆動法と呼ぶ。

２段放電駆動法では、駆動電圧Ｖｐの期間に発生する前置放電と駆動電圧Ｖｓの期間に発生する本放電の少なくとも２段階でサステイン放電を行なう。ここで、サステイン電極に駆動電圧Ｖｓまたはそれ以上の電圧が印加されている期間を、パルス印加期間と呼び、駆動電圧Ｖｐが印加されている期間を前置期間と呼ぶ。したがって、上記前置放電は印加電圧ＶｐがＶｓよりも低いため、低放電空間電圧で発生する。さらに、前置放電に続く本放電では、前置放電により壁電圧が低下しており、従来駆動に比べて低放電空間電圧である。低放電空間電圧でも本放電が発生するのは、前置放電で発生した空間電荷によるプライミング効果のためである。したがって、２段放電駆動においては従来と同じ駆動電圧において所望の低放電空間電圧が実現できる。このため、ＰＤＰの封入ガスを高Ｘｅ分圧化して駆動電圧が上昇しても、放電開始時の放電空間電圧の上昇が抑制できる。このため、高Ｘｅ分圧化によりサステイン駆動電圧が上昇しても放電空間電圧が上昇しないので、保護膜の寿命低下を抑制できる。

非特許文献１から、Ｘｅ分圧に対する発光効率と（我々が見積もった）放電空間電圧の関係をグラフにすると図１６のようになる。このグラフによれば、高Ｘｅ分圧化すると発光効率が向上するとともに放電空間電圧も上昇する。しかし、Ｘｅ５０％以上では放電空間電圧は上昇するのに対し、発光効率は飽和傾向になり、電圧上昇の弊害の方が大きくなる。したがって、放電空間電圧上昇による保護膜のスパッタ劣化を出来るだけ避けながら発光効率向上を図るには、５０％以下の高Ｘｅ分圧化が望ましい。

一方、Ｎｅ−Ｘｅ５％、５００Ｔｏｒｒガスを封入したＰＤＰにおいて、保護膜スパッタ深さの放電空間電圧依存を調べたところ、２．５ｎｍ／Ｖであった。現状Ｘｅ５％のパネルに対して５％まで保護膜寿命短縮を許容できるとすると現状のパネルの放電空間電圧が約３２０Ｖであることから、１６Ｖの放電空間電圧の上昇まで許容できる。これは図１６のグラフから読み取るとＸｅ６．５％に相当する。したがって、以下に述べる対策はＸｅ６．５％以上において有効である。Ｘｅ分圧に関してまとめると、以下に述べる対策はＸｅ６．５％以上５０％以下において有効である。

しかし、前記特開２００５−１０３９８号公報に記載のように、２段放電駆動では放電の安定化にはサステインパルスの長周期化が必要であった。ＰＤＰにおいて、負荷率を、ある時点における点灯している放電セルの数の、パネルに含まれる全放電セルの数に対する割合と定義する。場合によっては、ある時点において、サステイン電極対方向に並ぶ，或る１列の放電セルの中での点灯放電セルの割合と定義することもある。ＰＤＰにおいては、負荷率の大きい表示での電力を一定以下にするためＡＰＣ制御を用いている。ＡＰＣ制御では電力を一定以下にするため、負荷率が小さい表示ほどサステインパルスを多くしている。このため、負荷率が小さい表示ほど保護膜へのイオンスパッタ回数が多くなり保護膜寿命の低化、焼付き等が発生しやすくなる。したがって、保護膜短寿命化、焼付き等を緩和するためには、特に負荷率が低い表示において放電開始時の放電空間電圧を下げることが重要である。

しかし、負荷率が小さい表示ではサステインパルス数を多くする必要があり、安定化のため長周期化した２段放電駆動が適用出来ない。したがって、低負荷率表示で２段放電駆動を適用するためにはサステインパルスを長周期化せずに安定化する必要がある。サステインパルスを長周期化せずに安定化するためには、前置電圧Ｖｐを一定電圧Ｖｐｍｉｎ以上に設定すればよいことを見出した。すなわち、１３μｓ以下のサステインパルス周期のとき２段放電が安定化する前置電圧ＶｐをＶｐｍｉｎとして
Ｖｐｍｉｎ≦Ｖｐ＜Ｖｓ、Ｖｐｍｉｎ＝２Ｖｓｍｉｎ−Ｖｓ−α
とする。ここで、サステイン周期とは、Ｘ、Ｙ電極に繰り返し印加されるＸ、Ｙサステインパルス対の長さである。また、ＶｓｍｉｎはＶｐ＝Ｖｓのときサステイン電圧Ｖｓを下げていったとき、さまざまな負荷率の表示（多くの場合全面白表示）におけるサステイン最小維持電圧である。サステイン最小維持電圧とは、画像表示にちらつきのない正常な表示のできる最小のサステイン電圧である。αはセル構造、駆動方法に依存する因子である。

上記条件は特に１３μｓ以下のサステインパルス周期のときに有効である。しかし、前置期間Ｔｐが長い場合で１μｓ必要であり、本放電のためにはサステイン印加期間Ｔｓが最低１μｓ必要であることから、サステインパルス半周期Ｔｆ／２は２μｓ、したがってサステインパルス周期Ｔｆは４μｓ以上必要である。したがって、上記条件は、特にサステインパルス周期が４μｓ以上１３μｓ以下のときに有効であると言える。さらに、サステイン印加期間Ｔｓは本放電終了後に壁電荷を蓄積する期間でもあるため、２μｓ以上、したがってサステインパルス周期Ｔｆは６μｓ以上に設定することが望ましい。したがって、上記条件は、特にサステインパルス周期が６μｓ以上１３μｓ以下のときにさらに有効である。図１７のグラフはサステイン周期とＶｐに対する放電の安定領域を示す。ここで、Ｖｓ＝１８０Ｖ、Ｖｓｍｉｎ＝１６０Ｖである。

Ｖｐ＜ＶｓとするのはＶｐ＝Ｖｓとすると従来駆動波形と同じになり、保護膜短寿命化、焼付き等を緩和抑制できないからである。また、２段放電による発光効率向上が見込めなくなるからでもある。また、保護膜短寿命化、焼付き等の緩和抑制、あるいは高発光効率化のより大きな効果を得るためには、Ｖｐ＜Ｖｓ−１０とした方がよい。

Ｖｐｍｉｎを決定する式に含まれるαはセル構造、駆動方法に依存する。本実施例（両スリット駆動、ストレートリブ構造）では、逆スリットでのクロストーク誤放電のため放電の不安定が発生し易く、比較的Ｖｐを高く設定する必要があることを見出した。すなわち、Ｎｅ−Ｘｅ５％、５００ｔｏｒｒガスを封入したＰＤＰにおいて、７μｓのサステインパルス周期、前置期間Ｔｐ＝０．７μｓの従来サステイン波形で駆動したときＶｓｍｉｎ＝１５０Ｖであった。設定電圧をＶｓ=160Ｖとした場合に、図１に示す２段放電駆動波形をサステイン波形としたときの放電の安定性、および発光効率の前置電圧Ｖｐ依存を示すグラフを図１７に示す。Ｖｐを０ＶからＶｓ＝１６０Ｖまで上昇させていくと、ある領域で放電が不安定になり、ある電圧以上では安定になることがわかる。また、Ｖｐ＝８０Ｖ付近から発光効率が上昇しあるＶｐでピークとなりＶｐ＝Ｖｓ＝１６０ＶでＶｐ＝０Ｖの従来駆動相当の発光効率に戻ることもわかる。ただし、発光効率のグラフはＶｐの不安定領域では厳密には測定出来ないが、画面のちらつきのある状態で発光効率を測定し、推定を加えて描いたものである。図１７のＶｐｍｉｎは１３０Ｖであり、ＶｓｍｉｎとＶｓを用いて
Ｖｐｍｉｎ＝２Ｖｓｍｉｎ−Ｖｓ−α
＝２×１５０−１６０−α
＝１４０−１０
と書け、α＝１０（Ｖ）となる。すなわち、
Ｖｐｍｉｎ≦Ｖｐ＜Ｖｓ、Ｖｐｍｉｎ＝２Ｖｓｍｉｎ−Ｖｓ−１０
となるようにＶｐを設定することにより安定な２段放電が得られる。また、より大きな保護膜短寿命化、焼付き等の緩和抑制の効果を得るため、および高発光効率化のためには、Ｖｐ＜Ｖｓ−１０とすることが望ましい。

これにより、Ｖｐが印加された前置期間に前置放電が低放電空間電圧の状態で発生するので、保護膜長寿命化、焼付き等の緩和抑制の効果がある。

図４（ａ）及び（ｂ）は、本実施例１のａｃ３電極面放電型ＰＤＰに、放電セルを分離するリブ部材として、ボックスリブ４３を使用した例を説明する図である。図４（a）は、本実施例のａｃ３電極面放電型ＰＤＰのリブ４３と電極２１〜２４を、図１０のＤ３方向に相当する方向から見た平面図である。図４（b）はボックスリブ４３のみを、同じく、図１０のＤ３方向に相当する方向から見た平面図である。ボックスリブ４３は、縦リブ４１と，隣接する放電セルを区切る横リブ４２が存在することが前述のストレートリブ３１と異なる。本発明の実施例１のａｃ３電極面放電型ＰＤＰのパネル内電極配置、駆動回路基本構成および放電は図２と同様である。駆動方法もストレートリブの場合と同じである。ただし、放電に関しては、ストレートリブでは電極の隣接スリットまで延びるのに対して、ボックスリブでは横リブ４２のために放電は横リブ付近で止まる。本実施例（両スリット駆動、ボックスリブ構造）では、ストレートリブ構造に比べて逆スリットでのクロストーク誤放電が発生しにくいため放電の不安定が発生しにくい。すなわち、Ｎｅ−Ｘｅ５％、５００ｔｏｒｒガスを封入したＰＤＰにおいて、７μｓのサステインパルス周期、前置期間Ｔｐ＝０．７μｓの従来サステイン波形で駆動したときＶｓｍｉｎ＝１５０Ｖであった。設定電圧をＶｓ=１６０Ｖとした場合に、図１に示す２段放電駆動波形をサステイン波形としたときの放電の安定性、および発光効率の前置電圧Ｖｐ依存を示すグラフを図１８に示す。Ｖｐを０ＶからＶｓ＝１６０Ｖまで上昇させていくと、ある領域で放電が不安定になり、ある電圧以上では安定になることがわかる。また、Ｖｐ＝８０Ｖ付近から発光効率が上昇しあるＶｐでピークとなりＶｐ＝Ｖｓ＝１６０ＶでＶｐ＝０Ｖの従来駆動相当の発光効率に戻ることもわかる。ただし、発光効率のグラフはＶｐの不安定領域では厳密には測定出来ないが、画面のちらつきのある状態で発光効率を測定し、推定を加えて描いたものである。図１８のＶｐｍｉｎは１０５Ｖであり、ＶｓｍｉｎとＶｓを用いて
Ｖｐｍｉｎ＝２Ｖｓｍｉｎ−Ｖｓ−α
＝２×１５０−１６０−α
＝１４０−３５
と書ける。したがって、２段放電を安定化させるＶｐを以下のように設定する。４μｓ以上１３μｓ以下のサステインパルス周期、または６μｓ以上１３μｓ以下のサステインパルス周期のときに２段放電が安定化する前置電圧ＶｐをＶｐｍｉｎとして
Ｖｐｍｉｎ≦Ｖｐ＜Ｖｓ、Ｖｐｍｉｎ＝２Ｖｓｍｉｎ−Ｖｓ−α
とし、α＝３５Ｖとする。また、より大きな保護膜短寿命化、焼付き等の緩和抑制の効果を得るため、および高発光効率化のためには、Ｖｐ＜Ｖｓ−１０とすることが望ましい。上記条件は特に１３μｓ以下のサステインパルス周期のときに有効である。

これにより、４μｓ以上１３μs以下のサステインパルス周期、または６μｓ以上１３μｓ以下のサステインパルス周期の前置放電を伴うサステイン放電を安定化させることが出来るので、サステインパルス数が多い負荷率が小さい表示においても保護膜へのスパッタを弱めることができる。このため、前置放電を伴わないサステイン放電に比べて保護膜寿命を長くすることが出来る。

特に、Ｘｅ濃度６．５％以上５０％以下に高Ｘｅ化したガスを封入したＰＤＰにおいて、サステイン設定電圧の上昇による保護膜の短寿命化を抑制することができる。

また、上記電極形状、ボックスリブの形状は一例であり、これに限定されるものではない。

図５は、本発明の実施例２のａｃ３電極面放電型ＰＤＰのパネル内電極配置、駆動回路基本構成および放電を示す。

図６（ａ）及び６（ｂ）は、本発明の実施例２のａｃ３電極面放電型ＰＤＰに、放電セルを分離するリブ部材として、ストレートリブ３１を使用した例を説明する図である。図６（a）は、本実施例２のａｃ３電極面放電型ＰＤＰのストレートリブ３１と電極５０１〜５０２を、図１０のＤ３方向に相当する方向から見た平面図である。図６（b）はストレートリブ３１のみを、同じく、図１０のＤ３方向に相当する方向から見た平面図である。Ｘ電極５０１はＸ透明電極５０１−１とバス電極５０１−２からなる。Ｙ電極５０２はＹ透明電極５０２−１とバス電極５０２−２からなる。

一方、図１５（ａ）及び１５（ｂ）は、本発明の実施例２のａｃ３電極面放電型ＰＤＰに、放電セルを分離するリブ部材として、ボックスリブ４３を使用した例を説明する図である。図１５（a）は、本実施例２のａｃ３電極面放電型ＰＤＰのボックスリブ４３と電極５０１〜５０２を、図１０のＤ３方向に相当する方向から見た平面図である。図１５（b）はボックスリブ４３のみを、同じく、図１０のＤ３方向に相当する方向から見た平面図である。ボックスリブ４３は縦リブ４１と、これに略直交する横リブ４２とからなる。横リブ４２と縦リブ４１の高さには３μｍ以上の段差がある。Ｘ電極５０１はＸ透明電極５０１−１とバス電極５０１−２からなる。Ｙ電極５０２はＹ透明電極５０２−１とバス電極５０２−２からなる。

本実施例２のａｃ３電極面放電型ＰＤＰは図５に示すように、Ｘ電極５０１、Ｙ電極５０２、Ｘ駆動回路５０３、Ｙ駆動回路５０４、Ａ電極（アドレス電極）２９、およびアドレス駆動回路３０からなる。放電を発生させるＸ、Ｙ電極間の隙間を正スリット５０５、放電させないＸ、Ｙ電極間の隙間を逆スリット５０６と呼ぶ。Ｘ電極５０１、Ｙ電極５０２にはＸサステイン回路５０３、Ｙ駆動回路５０４によって駆動電圧が供給される。アドレス電極２９にはアドレス駆動回路３０によって駆動電圧が供給される。１枚の画像を表示する１／６０秒の1フィールドは、階調表示のため１０サブフィールドに分割される。１サブフィールドは、従来技術と同様に、リセット期間、アドレス期間、およびサステイン期間から成る。本実施例では、プログレッシブ駆動により駆動される。各サブフィールドのアドレス期間には図１４（ｂ）に示すように、アドレス駆動回路３０で電圧が印加されるＡ電極２９には８２のようなパルス電圧、Ｘ１電極またはＸ２電極には８３のような電圧、Ｙ１電極またはＹ２電極には８４−８７のようなパルス電圧が印加され、サステイン期間で光らせたい放電セルに壁電荷が蓄積する。

図７は、本実施例２のプラズマディスプレイ装置のサステイン期間８１（図１４（ａ））においてサステイン電極（Ｘ電極５０１およびＹ電極５０２）に印加されるサステインパルス波形（Ｖｓｘ、Ｖｓｙ）とその差分波形（Ｖｓｘ−Ｖｓｙ）、および発光波形（サステイン１周期Ｔｆ）を示す。また、サステイン期間のアドレス電圧は、常にＧ（グラウンド）レベルに保持されている。図７に示すように、サステイン期間の１周期Ｔｆの期間は少なくとも前置期間Ｔｐとサステイン印加期間Ｔｓからなる。前半半周期Ｔ／２では、Ｖｓｘの前置期間ＴｐにはＶｐが印加され、サステイン印加期間ＴｓにはＶｓが印加される。Ｖｓｙはこの間グラウンドレベルに保持される。したがって、Ｖｓｘ−Ｖｘｙは前置期間ＴｐにはＶｐ、サステイン印加期間ＴｓにはＶｓが印加される。後半の半周期には、ＶｓｘとＶｓｙの関係が逆になり、Ｖｓｘ−Ｖｓｙは前置期間Ｔｐには−Ｖｐサステイン印加期間Ｔｓには−Ｖｓが印加される。このような印加電圧によりサステイン電極間に前置期間Ｔｐには前置放電１が、サステイン印加期間Ｔｓにかけては本放電２が発生する。本実施例では、正スリットのみを放電させるので正スリット駆動と呼ぶ。このような前置放電を伴うサステイン放電によって、従来の前置放電を伴わない放電よりも発光効率向上することが確認された。

１３μｓ以下のサステインパルス周期のときに２段放電が安定化する前置電圧ＶｐをＶｐｍｉｎとして、
Ｖｐｍｉｎ≦Ｖｐ、Ｖｐｍｉｎ＝２Ｖｓｍｉｎ−Ｖｓ−α
とする。本実施例（正スリット駆動、ストレートリブ構造またはボックスリブ構造）では、逆スリットでのクロストーク誤放電による放電の不安定が実施例１のストレートリブ構造の場合よりは発生しにくい。また、ボックスリブ構造はストレートリブ構造より、より上記誤放電が発生しにくい。このため、ストレートリブ構造では、α＝２５（Ｖ）で設定する。すなわち、Ｎｅ−Ｘｅ５％、５００ｔｏｒｒガスを封入したＰＤＰにおいて、７μｓのサステインパルス周期、前置期間Ｔｐ＝０．７μｓの従来サステイン波形で駆動したときＶｓｍｉｎ＝１５０Ｖであった。設定電圧をＶｓ=160Ｖとした場合に、図１に示す２段放電駆動波形をサステイン波形としたときの放電の安定性、および発光効率の前置電圧Ｖｐ依存を示すグラフを図１９に示す。図１９のＶｐｍｉｎは１１５Ｖであり、ＶｓｍｉｎとＶｓを用いて
Ｖｐｍｉｎ＝２Ｖｓｍｉｎ−Ｖｓ−α
＝２×１５０−１６０−α
＝１４０−２５
と書ける。したがって、２段放電を安定化させるＶｐを以下のように設定する。４μｓ以上１３μｓ以下のサステインパルス周期、または６μｓ以上１３μｓ以下のサステインパルス周期のときに２段放電が安定化する前置電圧ＶｐをＶｐｍｉｎとして
Ｖｐｍｉｎ≦Ｖｐ＜Ｖｓ、Ｖｐｍｉｎ＝２Ｖｓｍｉｎ−Ｖｓ−α
とし、α＝２５Ｖとする。また、より大きな保護膜短寿命化、焼付き等の緩和抑制の効果を得るため、および高発光効率化のためには、Ｖｐ＜Ｖｓ−１０とすることが望ましい。

また、ボックスリブ構造との組み合わせでは、Ｎｅ−Ｘｅ５％、５００ｔｏｒｒガスを封入したＰＤＰにおいて、７μｓのサステインパルス周期、前置期間Ｔｐ＝０．７μｓの従来サステイン波形で駆動したときＶｓｍｉｎ＝１５０Ｖであった。設定電圧をＶｓ=160Ｖとした場合に、図１に示す２段放電駆動波形をサステイン波形としたときの放電の安定性、および発光効率の前置電圧Ｖｐ依存を示すグラフを図２０に示す。図２０のＶｐｍｉｎは９５Ｖであり、ＶｓｍｉｎとＶｓを用いて
Ｖｐｍｉｎ＝２Ｖｓｍｉｎ−Ｖｓ−α
＝２×１５０−１６０−α
＝１４０−４５
と書ける。

したがって、α＝４５（Ｖ）で設定する。すなわち、
Ｖｐｍｉｎ≦Ｖｐ、Ｖｐｍｉｎ＝２Ｖｓｍｉｎ−Ｖｓ−４５
となるようにＶｐを設定する。また、保護膜短寿命化、焼付き等のより大きな緩和抑制の効果を得るため、および高発光効率化のためには、Ｖｐ＜Ｖｓ−１０とすることが望ましい。上記条件は特に４μｓ以上１３μｓ以下のサステインパルス周期、または６μｓ以上１３μｓ以下のサステインパルス周期のときに有効である。これにより、Ｖｐが印加された前置期間に前置放電が低放電空間電圧の状態で発生するので、保護膜長寿命化、焼付き等の緩和抑制の効果がある。

さらに、負荷率の小さい表示の方が負荷率の大きい表示より前置放電の割合が大きくなるようにする。前置放電の割合とは、ひとつのサステインパルスによる発光波形の面積に対する前置放電による発光、すなわち、前置期間における発光波形の面積の割合である。または、電流波形のうちの放電電流波形において、ひとつのサステインパルスによる放電電流波形の面積に対する前置放電による放電電流、すなわち、前置期間における放電電流波形の面積の割合である。前置放電は低印加電圧での放電であるため放電空間電圧が低い。前置放電の割合を大きくすると寿命に効くサステイン放電前半の放電空間電圧を小さくできるので保護膜の寿命低下、保護膜起因の焼付き軽減に効果がある。
特に、駆動電圧が上昇する高Ｘｅ分圧化（Ｘｅ分圧６．５％以上５０％以下）したＰＤＰにおいて上記駆動を行なうことにより、高発光効率化しながら駆動電圧が上昇しても放電空間電圧の上昇を抑えられる。このため、保護膜の短寿命化を防止できる効果がある。

図８は、本実施例３のａｃ２電極対向放電型ＰＤＰのパネル内電極配置、駆動回路基本構成および放電を示す。図９は、本実施３のac２電極対向放電型ＰＤＰのリブと電極を示す図である。本実施例３のａｃ２電極対向放電型ＰＤＰは図８に示すように、Ｙ電極８０１、Ｘ電極８０２、Ｙ駆動回路８０３、Ｘ駆動回路８０４からなる。図９に示すように、Ｙ電極８０１、Ｘ電極８０２は互いに対向するように配置され、その間にリブ９０１が配置されている。リブには穴９０２が開いており、この穴を望むＹ、Ｘ電極８０１、８０２間で放電が発生する。Ｙ電極はバス電極９０３と透明電極９０４からなり、電気抵抗の小さいバス電極９０３はリブ９０１上で穴９０１を塞がない位置に配置される。Ｘ電極８０２は電気抵抗の小さいバス電極のみからなる。９０５方向に並ぶリブ内穴の円柱状の側面には赤色（Ｒ）蛍光体が塗布され、９０６方向に並ぶリブ内穴の円柱状の側面には緑色（Ｇ）蛍光体が塗布され、９０７方向に並ぶリブ内穴の円柱状の側面には青色（Ｂ）蛍光体が塗布され、それぞれがＲ、Ｇ、Ｂの一つのセルを形成する。隣り合うＲ、Ｇ、Ｂセルの組がひとつの画素を形成する。
Ｙ電極８０１、Ｘ電極８０２にはＹ駆動回路８０３、Ｘ駆動回路８０４によって駆動電圧が供給される。１枚の画像を表示する１／６０秒の1フィールドは、階調表示のため１０サブフィールドに分割される。１サブフィールドは、従来技術と同様に、リセット期間、アドレス期間、およびサステイン期間からなる。本実施例では、アドレス期間のアドレス放電は，Ｘ、Ｙ電極間で行われ、Ｙ電極は従来駆動と同じ役割を、Ｘ電極は通常のＸ電極に加えてアドレス電極の役割を果たす。

サステイン期間にＸ、Ｙ電極に印加される電圧波形Ｖｓｘ，Ｖｓｙは図１、または図７と同じでよい。このような印加電圧によりサステイン電極間に前置期間Ｔｐには前置放電１が、サステイン印加期間Ｔｓにかけては本放電２が発生する。このような前置放電を伴うサステイン放電によって従来の前置放電を伴わない放電よりも発光効率向上することが確認された。

４μｓ以上１３μｓ以下のサステインパルス周期、または６μｓ以上１３μｓ以下のサステインパルス周期のときに２段放電が安定化する前置電圧ＶｐをＶｐｍｉｎとして
Ｖｐｍｉｎ≦Ｖｐ、Ｖｐｍｉｎ＝２Ｖｓｍｉｎ−Ｖｓ−α
とする。本実施例（２電極対向、ボックスリブ構造）では、クロストーク誤放電が発生しにく、それによる放電の不安定が実施例２のボックスリブ構造の場合より発生しにくい。

Ｎｅ−Ｘｅ５％、５００ｔｏｒｒガスを封入したＰＤＰにおいて、７μｓのサステインパルス周期、前置期間Ｔｐ＝０．７μｓの従来サステイン波形で駆動したときＶｓｍｉｎ＝１８０Ｖであった。設定電圧をＶｓ=２００Ｖとした場合に、図１に示す２段放電駆動波形をサステイン波形としたときの放電の安定性、および発光効率の前置電圧Ｖｐ依存を示すグラフを図２１に示す。図２１のＶｐｍｉｎは１１０Ｖであり、ＶｓｍｉｎとＶｓを用いて
Ｖｐｍｉｎ＝２Ｖｓｍｉｎ−Ｖｓ−α
＝２×１８０−２００−α
＝１６０−５０
と書ける。

したがって、α＝５０（Ｖ）で設定する。すなわち、
Ｖｐｍｉｎ≦Ｖｐ＜Ｖｓ、Ｖｐｍｉｎ＝２Ｖｓｍｉｎ−Ｖｓ−５０
となるようにＶｐを設定する。また、保護膜短寿命化、焼付き等の緩和抑制のより大きな効果を得るため、および高発光効率化のためには、Ｖｐ＜Ｖｓ−１０とすることが望ましい。

これにより、Ｖｐが印加された前置期間に前置放電が低放電空間電圧の状態で発生するので、保護膜長寿命化、焼付き等の緩和抑制の効果がある。

以上のように、本発明による駆動法、条件によれば、従来法に比べてサステイン放電開始、放電前半の放電空間電圧を小さくできるので保護膜の長寿命化、保護膜起因の焼付き軽減に効果がある。特に、駆動電圧が上昇する高Ｘｅ分圧化（Ｘｅ分圧６．５％以上５０％以下）したＰＤＰにおいて上記駆動を行なうことにより、駆動電圧が上昇しても放電空間電圧の上昇を抑えられるので、保護膜の短寿命化を防止できる効果がある。

また、前述した各実施例の諸組み合わせで、可能なもの全てが本発明として実施可能であることは言うまでもない。

以上、前記諸実施例に基づき具体的に説明したが、本発明は、前記実施例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。

本発明の実施例１のプラズマディスプレイ装置のサステイン期間においてサステイン電極（Ｘ１電極、Ｘ２電極、Ｙ１電極およびＹ２電極）に印加されるサステインパルス波形（Ｖｓ１、Ｖｓ２）とその差分波形（Ｖｓ１−Ｖｓ２）、および発光波形。 本発明の実施例１のａｃ３電極面放電型ＰＤＰのパネル内電極配置、駆動回路基本構成および放電発光を示す図。 本発明の実施例１のａｃ３電極面放電型ＰＤＰに使用されたストレートリブと電極を、図１０のＤ３方向に相当する方向から見た平面図。 本発明の実施例１のａｃ３電極面放電型ＰＤＰに使用されたストレートリブのみを、図１０のＤ３方向に相当する方向から見た平面図。 本実施例１のａｃ３電極面放電型ＰＤＰに使用されたボックスリブと電極を、図１０のＤ３方向に相当する方向から見た平面図。 本実施例１のａｃ３電極面放電型ＰＤＰに使用されたボックスリブのみを、図１０のＤ３方向に相当する方向から見た平面図。 本発明の実施例２のａｃ３電極面放電型ＰＤＰのパネル内電極配置、駆動回路基本構成および放電を示す図。 本発明の実施例２のａｃ３電極面放電型ＰＤＰに使用されたストレートリブと電極を、図１０のＤ３方向に相当する方向から見た平面図。 本実施例２のａｃ３電極面放電型ＰＤＰに使用されたストレートリブのみを、図１０のＤ３方向に相当する方向から見た平面図。 本発明の実施例２のプラズマディスプレイ装置のサステイン期間においてサステイン電極（Ｘ電極およびＹ電極）に印加されるサステインパルス波形（Ｖｓｘ、Ｖｓｙ）とその差分波形（Ｖｓｘ−Ｖｓｙ）、および発光波形（サステイン１周期Ｔｆ）を示す図。 本発明の実施例３のａｃ２電極対向放電型ＰＤＰのパネル内電極配置、駆動回路基本構成および放電を示す図。 本発明の実施例３のａｃ２電極対向放電型ＰＤＰのリブと電極を示す斜視図。 従来の３電極ａｃ面放電型ＰＤＰの例を示す斜視図である。 図１０のプラズマディスプレイパネルを、図１０の矢印Ｄ１の方向から見た断面図。 図１０のプラズマディスプレイパネルを、図１０の矢印Ｄ２の方向から見た断面図。 従来のプラズマディスプレイ装置の基本構成を示すブロック図。 図１０に示したＰＤＰに１枚の画を表示するのに要する１ＴＶフィールド期間の駆動電圧のタイムチャート。 図１４（ａ）のアドレス期間８０においてＡ電極５９、Ｘ電極６４およびＹ電極６５に印加される電圧波形を示す図。 図１４（ａ）のサステイン期間８１の間に、サステイン電極であるＸ電極とＹ電極の間に一斉に印加されるサステインパルス電圧とアドレス電極に印加される電圧を示す図。 本発明の実施例２のａｃ３電極面放電型ＰＤＰに使用されたボックスリブと電極を、図１０のＤ３方向に相当する方向から見た平面図。 本実施例２のａｃ３電極面放電型ＰＤＰに使用されたボックスリブのみを、図１０のＤ３方向に相当する方向から見た平面図。 Ｘｅ分圧に対する発光効率と放電空間電圧の関係を示すグラフ。 サステイン周期とＶｐに対する放電の安定領域を示す図。 図１に示す２段放電駆動波形をサステイン波形としたときの放電の安定性、および発光効率の前置電圧Ｖｐ依存を示すグラフ。 図１に示す２段放電駆動波形をサステイン波形としたときの放電の安定性、および発光効率の前置電圧Ｖｐ依存を示すグラフ。 図１に示す２段放電駆動波形をサステイン波形としたときの放電の安定性、および発光効率の前置電圧Ｖｐ依存を示すグラフ。 図１に示す２段放電駆動波形をサステイン波形としたときの放電の安定性、および発光効率の前置電圧Ｖｐ依存を示すグラフ。

符号の説明

１…前置放電、２…本放電、２１…Ｘ１電極、２２…Ｘ２電極、２３…Ｙ１電極、２４…Ｙ２電極、２５…Ｘ１サステイン駆動回路（ＰＸ１）、２６…Ｘ２サステイン回路（ＰＸ２）、２７…Ｙ１サステイン駆動回路（ＰＹ１）、２８…Ｙ２サステイン駆動回路（ＰＹ２）、２９…Ａ電極（アドレス電極）、３０…アドレス駆動回路、３１…ストレートリブ、４１…縦リブ、４２…横リブ、４３…ボックスリブ、５０１…Ｘ電極、５０２…Ｙ電極、５０３…Ｘ駆動回路、５０４…Ｙ駆動回路、５０５…正スリット、５０６…逆スリット、８０１…Ｙ電極、８０２…Ｘ電極、８０３…Ｙ駆動回路、８０４…Ｘ駆動回路、９０１…リブ、９０２…穴、９０３…バス電極、９０４…透明電極、９０５…方向、９０６…方向、９０７…方向
５１…前面基板、５２…Ｘ透明電極、５３…Ｙ透明電極、５４…Ｘバス電極、５５…Ｙバス電極、５６…前面誘電体、５７…保護膜、５８…背面基板、５９…アドレス電極（書き込み電極、Ａ電極とも呼ぶ）、６０…背面誘電体、６１…リブ、６２…蛍光体、６３…放電空間、６４…Ｘ電極、６５…Ｙ電極、６６…電子、６７…正イオン、６８…正の壁電荷、６９…負の壁電荷、７０…ＴＶフィールド、７１〜７８…サブフィールド、７９…リセット期間、８０…アドレス期間、８１…サステイン期間、８２…Ａ電極５９に印加する電圧波形（Ａ波形）、８３…Ｘ電極６４に印加する電圧波形（Ｘ波形）、８４…Ｙ電極６５のｉ番目に印加する電圧波形（Ｙ波形）、８５…Ｙ電極６５の（ｉ＋１）番目に印加する電圧波形（Ｙ波形）、８６、８７…スキャンパルス、８８…Ｘ電極電圧波形、８９…Ｙ電極電圧波形、９０…Ａ電極電圧波形、９１…パネル（プラズマディスプレイパネル、ＰＤＰとも呼ぶ）、９２…Ｘ電極端子部、９３…Ｙ電極端子部、９４…Ａ電極端子部、９５…Ｘ駆動回路、９６…Ｙ駆動回路、９７…Ａ駆動回路、９８…駆動回路、９９…画像源、１００…プラズマディスプレイ装置

Claims (12)

1. 放電ガスと，発光表示を行うサステイン放電を発生させる一対のサステイン電極と，前記サステイン放電で発生する紫外線により励起されて可視光を発生する蛍光体とを少なくとも有する複数の放電セルを少なくとも備えたプラズマディスプレイパネルと、
   前記サステイン放電を発生させるために、前記一対のサステイン電極の間にサステインパルス電圧を印加する駆動回路とを備えたプラズマディスプレイ装置において、
   前記サステインパルス電圧が、主要部が第１の電圧値Ｖｐ（Ｖ）からなる第１の部分と、時間的に該第１の部分の後に続く，主要部が前記第１の電圧値Ｖｐ（Ｖ）より大きい第２の電圧値Ｖｓ（Ｖ）からなる第２の部分とで構成され、
   前記サステイン放電が、前置放電と時間的にこれに続く本放電とで構成され、
   前記サステイン放電が安定化する前記第１の電圧値Ｖｐ（Ｖ）の最低値をＶｐｍｉｎ（Ｖ）としたとき、前記第１の電圧値Ｖｐ（Ｖ）が、Ｖｐｍｉｎ≦Ｖｐ＜Ｖｓ を満たすように設定されていることを特徴とするプラズマディスプレイ装置。
2. 放電ガスと，発光表示を行うサステイン放電を発生させる一対のサステイン電極と，前記サステイン放電で発生する紫外線により励起されて可視光を発生する蛍光体とを少なくとも有する複数の放電セルを少なくとも備えたプラズマディスプレイパネルと、
   前記サステイン放電を発生させるために、前記一対のサステイン電極の間にサステインパルス電圧を印加する駆動回路とを備えたプラズマディスプレイ装置において、
   前記サステインパルス電圧が、主要部が第１の電圧値Ｖｐ（Ｖ）からなる第１の部分と、時間的に該第１の部分の後に続く，主要部が前記第１の電圧値Ｖｐ（Ｖ）より大きい第２の電圧値Ｖｓ（Ｖ）からなる第２の部分とで構成され、
   前記サステイン放電が、前置放電と時間的にこれに続く本放電とで構成され、
   前記サステイン放電が安定化する前記第１の電圧値Ｖｐ（Ｖ）の最低値をＶｐｍｉｎ（Ｖ）としたとき、前記第１の電圧値Ｖｐ（Ｖ）が、 Ｖｐｍｉｎ≦Ｖｐ＜Ｖｓ を満たし、
   前記放電ガスに濃度６．５％以上５０％以下のキセノン（Ｘｅ）が含まれていることを特徴とするプラズマディスプレイ装置。
3. 放電ガスと，発光表示を行うサステイン放電を発生させる一対のサステイン電極と，前記サステイン放電で発生する紫外線により励起されて可視光を発生する蛍光体とを少なくとも有する複数の放電セルを少なくとも備えたプラズマディスプレイパネルと、
   前記サステイン放電を発生させるために、前記一対のサステイン電極の間にサステインパルス電圧を印加する駆動回路とを備えたプラズマディスプレイ装置において、
   前記サステインパルス電圧が、主要部が第１の電圧値Ｖｐ（Ｖ）からなる第１の部分と、時間的に該第１の部分の後に続く，主要部が前記第１の電圧値Ｖｐ（Ｖ）より大きい第２の電圧値Ｖｓ（Ｖ）からなる第２の部分とで構成され、
   前記サステイン放電が、前置放電と時間的にこれに続く本放電とで構成され、
   前記サステイン放電が安定化する前記第１の電圧値Ｖｐ（Ｖ）の最低値をＶｐｍｉｎ（Ｖ）としたとき、前記第１の電圧値Ｖｐ（Ｖ）が、 Ｖｐｍｉｎ≦Ｖｐ＜Ｖｓ−１０（Ｖ） を満たし、
   前記放電ガスに濃度６．５％以上５０％以下のキセノン（Ｘｅ）が含まれていることを特徴とするプラズマディスプレイ装置。
4. 請求項１または３に記載のプラズマディスプレイパネル装置において、前記サステインパルス電圧は、その繰り返しパルス周期が４μｓ以上１３μｓ以下となる部分を含むことを特徴とするプラズマディスプレイ装置。
5. 請求項１または３に記載のプラズマディスプレイパネル装置において、前記サステインパルス電圧は、その繰り返しパルス周期が６μｓ以上１３μｓ以下となる部分を含むことを特徴とするプラズマディスプレイ装置。
6. 前記複数の放電セルの全数に対する、ある時点において前記複数の放電セルの中で点灯されている放電セルの数の割合を負荷率と定義し、
   前記サステイン放電において、一つのサステインパルス電圧による放電電流の波形を積分した面積に対する，前記前置放電の期間における放電電流の波形を積分した面積の割合を前置放電の割合と定義した場合、
   前記負荷率が小さい表示のときには、前記負荷率が大きい表示のときより、前記前置放電の割合が大きくなるように、前記第１の電圧値Ｖｐ（Ｖ）及び前記第２の電圧値Ｖｓ（Ｖ）が設定されていることを特徴とする請求項１〜５の中の何れかに記載のプラズマディスプレイパネル装置。
7. 前記複数の放電セルの全数に対する、ある時点において前記複数の放電セルの中で点灯されている放電セルの数の割合を負荷率と定義し、
   該負荷率が最大の表示のときの前記サステイン放電を安定に維持できる最低電圧をＶｓｍｉｎ（Ｖ）と定義したとき、
   前記Ｖｐｍｉｎ（Ｖ）が、Ｖｐｍｉｎ＝２Ｖｓｍｉｎ−Ｖｓ−５０（Ｖ）を満足することを特徴とする請求項１または３に記載のプラズマディスプレイ装置。
8. 前記複数の放電セルを形成する前記複数のサステイン電極が、第一の方向に延在し、かつ該第一の方向に交差する第二の方向に等間隔で配列で配列されており、
   前記プラズマディスプレイパネルが前記複数の放電セルを分離するための，前記第二の方向に延在する複数のリブ状部材を備え、
   前記複数の放電セルの全数に対する、ある時点において前記複数の放電セルの中で点灯されている放電セルの数の割合を負荷率と定義し、
   該負荷率が最大の表示のときのサステイン放電を安定に維持できる最低電圧をＶｓｍｉｎと定義したとき、
   前記Ｖｐｍｉｎが、Ｖｐｍｉｎ＝２Ｖｓｍｉｎ−Ｖｓ−１０ を満足することを特徴とする請求項１または３に記載のプラズマディスプレイパネル装置。
9. 前記複数の放電セルを形成する前記複数のサステイン電極が、第一の方向に延在し、かつ該第一の方向に交差する第二の方向に等間隔で配列で配列されており、
   前記プラズマディスプレイパネルが前記複数の放電セルを互いに分離するボックス状リブ状部材を備え、
   前記複数の放電セルの全数に対する、ある時点において前記複数の放電セルの中で点灯されている放電セルの数の割合を負荷率と定義し、
   該負荷率が最大の表示のときのサステイン放電を安定に維持できる最低電圧をＶｓｍｉｎと定義したとき、
   前記Ｖｐｍｉｎが Ｖｐｍｉｎ＝２Ｖｓｍｉｎ−Ｖｓ−３５ を満足することを特徴とする請求項１または３に記載のプラズマディスプレイパネル装置。
10. 前記複数の放電セルを形成する前記複数のサステイン電極が、第一の方向に延在し、かつ前記一対をなすサステイン電極間間隔よりも、隣接するサステイン電極の一対との間隔が広くなるよう、前記第一の方向に交差する第二の方向に配列配列され、
    前記プラズマディスプレイパネルが、前記第二の方向に延在し、前記複数の放電セルを分離する複数のリブ状部材を備え、
    前記複数の放電セルの全数に対する、ある時点において前記複数の放電セルの中で点灯されている放電セルの数の割合を負荷率と定義し、
    前記負荷率が最大の表示のときのサステイン放電を安定に維持できる最低電圧をＶｓｍｉｎと定義したとき、
    前記Ｖｐｍｉｎが Ｖｐｍｉｎ＝２Ｖｓｍｉｎ−Ｖｓ−２５ を満足することを特徴とする請求項１または３に記載のプラズマディスプレイ装置。
11. 請求項１または請求項３に記載のプラズマディスプレイパネル装置において、
    前記プラズマディスプレイパネルが放電セルを分離するボックス状リブ部材を備え、
    前記複数の放電セルの全数に対する、ある時点において前記複数の放電セルの中で点灯されている放電セルの数の割合を負荷率と定義し、
    該負荷率が最大の表示のときの前記サステイン放電を安定に維持できる最低電圧をＶｓｍｉｎと定義したとき、
    前記Ｖｐｍｉｎが Ｖｐｍｉｎ＝２Ｖｓｍｉｎ−Ｖｓ−４５ を満足することを特徴とするプラズマディスプレイ装置。
12. 請求項１または請求項３に記載のプラズマディスプレイパネル装置において、
    前記一対のサステイン電極は、該サステイン電極の主面に垂直な方向で互いに対向するよう配置され、
    前記プラズマディスプレイパネルが放電セルを分離するリブとしてボックス状リブ部材を備え、
    前記複数の放電セルの全数に対する、ある時点において前記複数の放電セルの中で点灯されている放電セルの数の割合を負荷率と定義し、
    前記負荷率が最大の表示のときのサステイン放電を安定に維持できる最低電圧をＶｓｍｉｎと定義したとき、
    前記Ｖｐｍｉｎが Ｖｐｍｉｎ＝２Ｖｓｍｉｎ−Ｖｓ−５０ を満足することを特徴とするプラズマディスプレイ装置。
    

Images