[go: up one dir, main page]

JP2007241659A - Power supply unit - Google Patents

Power supply unit Download PDF

Info

Publication number
JP2007241659A
JP2007241659A JP2006063144A JP2006063144A JP2007241659A JP 2007241659 A JP2007241659 A JP 2007241659A JP 2006063144 A JP2006063144 A JP 2006063144A JP 2006063144 A JP2006063144 A JP 2006063144A JP 2007241659 A JP2007241659 A JP 2007241659A
Authority
JP
Japan
Prior art keywords
voltage
circuit
power supply
direct current
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006063144A
Other languages
Japanese (ja)
Inventor
Minoru Uehara
稔 上原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Ten Ltd
Original Assignee
Denso Ten Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Ten Ltd filed Critical Denso Ten Ltd
Priority to JP2006063144A priority Critical patent/JP2007241659A/en
Publication of JP2007241659A publication Critical patent/JP2007241659A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Direct Current Feeding And Distribution (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a power supply unit low in power consumption while preventing the occurrence of noise. <P>SOLUTION: A power circuit 42 is electrically connected to a power supply 46 capable of supplying a direct current. A first integrated circuit 47 operated by applying specified voltage V<SB>IC1</SB>, and a second integrated circuit 48 operated by applying specified voltage V<SB>IC2</SB>are electrically connected in series to the power circuit 42. The power circuit 42 comprises a transistor 49 consumes electric power to step down voltage of the direct current supplied from the power supply 46. The power circuit 42 supplies the direct current with the voltage stepped down, to the first and second integrated circuits 47, 48. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、電子部品に予め定められる規定電圧を印加するための電源装置に関する。   The present invention relates to a power supply device for applying a predetermined voltage to an electronic component.

近年、1つの電源から複数の電子回路に電圧を供給するための電源装置が実用に供されている。電源装置は、各電子回路毎に予め定められた規定電圧を各電子回路に印加可能に構成される。   In recent years, power supply devices for supplying voltage from a single power supply to a plurality of electronic circuits have been put into practical use. The power supply device is configured to be able to apply a predetermined voltage predetermined for each electronic circuit to each electronic circuit.

図5は、従来の第1の技術の電源装置1の回路図である。電源装置1は、いわゆるスイッチングレギュレータであり、2つの電源回路2,3を有する。各電源回路2,3は、電源4に対して互いに並列に接続され、各電源回路2,3には、集積回路5,6が電気的にそれぞれ接続されている。各電源回路2,3は、スイッチング回路であり、電源4の電圧12Vを、各電源回路2,3に接続される集積回路5,6の規定電圧、たとえば3Vおよび1.5Vに降圧して、各集積回路5,6にそれぞれ印加する。電源回路2,3は、コイル7と、ダイオード8と、分圧回路9と、トランジスタ11と、コンパレータ12と、ツェナーダイオード13と、抵抗器14とを備える。コイル7とダイオード8と分圧回路9とによって平滑回路15が構成され、トランジスタ11とコンパレータ12とツェナーダイオード13と抵抗器14とによってスイッチ16を構成する。スイッチ16は、分圧回路によって分圧された電圧に基づいて、スイッチのオンおよびオフ状態を切換える。スイッチのオンおよびオフ状態を切換えることによって平滑回路で集積回路5,6に印加する電圧を規定電圧に降圧する(たとえば特許文献1参照)。   FIG. 5 is a circuit diagram of the power supply device 1 according to the conventional first technique. The power supply device 1 is a so-called switching regulator and includes two power supply circuits 2 and 3. The power supply circuits 2 and 3 are connected in parallel to the power supply 4, and the integrated circuits 5 and 6 are electrically connected to the power supply circuits 2 and 3, respectively. Each of the power supply circuits 2 and 3 is a switching circuit, and steps down the voltage 12V of the power supply 4 to a specified voltage of the integrated circuits 5 and 6 connected to each of the power supply circuits 2 and 3, for example, 3V and 1.5V, Application is made to each of the integrated circuits 5 and 6. The power supply circuits 2 and 3 include a coil 7, a diode 8, a voltage dividing circuit 9, a transistor 11, a comparator 12, a Zener diode 13, and a resistor 14. The smoothing circuit 15 is configured by the coil 7, the diode 8, and the voltage dividing circuit 9, and the switch 16 is configured by the transistor 11, the comparator 12, the Zener diode 13, and the resistor 14. The switch 16 switches the on and off states of the switch based on the voltage divided by the voltage dividing circuit. By switching the on and off states of the switch, the voltage applied to the integrated circuits 5 and 6 is reduced to a specified voltage by the smoothing circuit (see, for example, Patent Document 1).

図6は、従来の第2の技術の電源装置21の回路図である。電源装置21は、いわゆるシリーズレギュレータであり、2つの電源回路22、23を有する。各電源回路22,23は、12Vの電源24に対して互いに並列に接続され、各電源回路22,23には、集積回路25,26が電気的にそれぞれ接続されている。各電源回路22,23は、電源24の電圧12Vを、各集積回路25,26の規定電圧、たとえば3Vおよび1.5Vに降圧して、集積回路5,6にそれぞれ印加する。各電源回路22,23は、トランジスタ27と、分圧回路28と、コンパレータ29と、ツェナーダイオード31と、抵抗器32とを備える。電源回路22,23では、電源24と集積回路25,26とがトランジスタ27を介在させて電気的に接続されている。トランジスタ27は、そのコレクタが電源24に、エミッタが集積回路25,26に接続されている。トランジスタ27と集積回路25,26との間には、分圧回路28が電気的に接続されている。コンパレータ29は、ツェナーダイオード31と抵抗器32とによって与えられる基準電圧が非反転入力端子に与えられ、分圧回路28によって分圧された電圧が反転入力端子に与えられる。コンパレータ29は、その出力端子がトランジスタ27のベースに電気的に接続され、トランジスタ27のエミッタ−コレクタ間の導通状態を切換える。   FIG. 6 is a circuit diagram of a power supply device 21 according to a second conventional technique. The power supply device 21 is a so-called series regulator and has two power supply circuits 22 and 23. The power supply circuits 22 and 23 are connected in parallel to a 12V power supply 24, and the integrated circuits 25 and 26 are electrically connected to the power supply circuits 22 and 23, respectively. Each power supply circuit 22, 23 steps down the voltage 12 V of the power supply 24 to a specified voltage of each integrated circuit 25, 26, for example, 3 V and 1.5 V, and applies it to the integrated circuits 5, 6. Each power supply circuit 22, 23 includes a transistor 27, a voltage dividing circuit 28, a comparator 29, a Zener diode 31, and a resistor 32. In the power supply circuits 22 and 23, the power supply 24 and the integrated circuits 25 and 26 are electrically connected with the transistor 27 interposed therebetween. The transistor 27 has a collector connected to the power supply 24 and an emitter connected to the integrated circuits 25 and 26. A voltage dividing circuit 28 is electrically connected between the transistor 27 and the integrated circuits 25 and 26. In the comparator 29, the reference voltage given by the Zener diode 31 and the resistor 32 is given to the non-inverting input terminal, and the voltage divided by the voltage dividing circuit 28 is given to the inverting input terminal. The output terminal of the comparator 29 is electrically connected to the base of the transistor 27 and switches the conduction state between the emitter and the collector of the transistor 27.

コンパレータ29は、分圧された電圧が基準電圧以下と判定すると、トランジスタ27の導通状態を切換え、電源24から集積回路25,26へ電流を流す。このときトランジスタ27は、電力を消費して熱に変換することによって、各集積回路25,26に印加される電圧を規定電圧に降圧している。これによって各集積回路25,26に規定電圧が印加される。   When the comparator 29 determines that the divided voltage is equal to or lower than the reference voltage, the comparator 29 switches the conduction state of the transistor 27 and causes a current to flow from the power supply 24 to the integrated circuits 25 and 26. At this time, the transistor 27 consumes power and converts it into heat, thereby stepping down the voltage applied to each of the integrated circuits 25 and 26 to a specified voltage. As a result, a prescribed voltage is applied to each integrated circuit 25, 26.

特開平9−304143号公報JP-A-9-304143

従来の第1の技術の電源装置1は、各集積回路5,6の規定電圧に降圧する際、スイッチ16の状態を切換えることによって降圧する。スイッチの状態を切換えることによって、コイル7を流れる電流が変動し電磁波が発生する。集積回路5,6では、この電磁波にともなってノイズが発生し、このノイズが動作異常の原因となる。   The conventional power supply device 1 according to the first technology steps down the voltage by switching the state of the switch 16 when the voltage is stepped down to the specified voltage of each of the integrated circuits 5 and 6. By switching the state of the switch, the current flowing through the coil 7 fluctuates and electromagnetic waves are generated. In the integrated circuits 5 and 6, noise is generated with the electromagnetic wave, and this noise causes abnormal operation.

従来の第2の技術の電源装置21は、このような電磁波の発生を抑制するために、トランジスタ27によって電力を消費させ、電源24の電圧12Vを各集積回路25,26の規定電圧、たとえば3.0Vまたは1.5Vに降圧している。トランジスタ27では、電力を消費する際、熱が発生し、電力消費量が大きければ大きいほどその熱量が大きくなる。したがってトランジスタ27で消費すべき電力を小さくすることによって、トランジスタ27で発生する熱量が小さくなる。   In order to suppress the generation of such electromagnetic waves, the power supply device 21 according to the conventional second technique consumes power by the transistor 27 and supplies the voltage 12V of the power supply 24 to the specified voltage of each integrated circuit 25, 26, for example, 3 The voltage is stepped down to 0V or 1.5V. In the transistor 27, heat is generated when power is consumed, and the amount of heat increases as the power consumption increases. Therefore, the amount of heat generated in the transistor 27 is reduced by reducing the power to be consumed by the transistor 27.

本発明の目的は、ノイズの発生を防止しつつ、電力消費量が小さい電源装置を提供することである。   The objective of this invention is providing the power supply device with small power consumption, preventing generation | occurrence | production of noise.

本発明(1)は、電力を消費して電圧を降圧する降圧素子によって、供給電圧に降圧して供給する電源回路であって、予め定められる規定電圧を印加すべき複数の電子部品が直列に電気的に接続される電源回路と、
一の電子部品に印加される電圧を検出するための検出手段と、
この検出された電圧と検出対象の電子部品の規定電圧とを比較する比較手段と、
比較手段の比較結果に基づいて、検出対象の電子部品に印加される電圧を前記規定電圧に制御する電圧制御手段とを含み、
電圧制御手段は、検出対象の電子部品に供給される直流電流を分流可能であり、比較手段の比較結果に基づいて、分流する直流電流の電流値を可変可能な分流回路を含むことを特徴とする電源装置である。
The present invention (1) is a power supply circuit that supplies power by stepping down to a supply voltage by a step-down element that consumes power and steps down the voltage. A plurality of electronic components to which a predetermined specified voltage is applied are connected in series. A power circuit electrically connected;
Detection means for detecting a voltage applied to one electronic component;
Comparing means for comparing the detected voltage with a specified voltage of the electronic component to be detected;
Voltage control means for controlling the voltage applied to the electronic component to be detected to the specified voltage based on the comparison result of the comparison means,
The voltage control means includes a shunt circuit capable of shunting a direct current supplied to the electronic component to be detected and capable of changing a current value of the shunted direct current based on a comparison result of the comparison means. It is a power supply device.

また本発明(2)は、電圧制御手段は、
検出対象の電子部品に直流電流を供給可能であり、比較手段の比較結果に基づいて、供給する直流電流の電流値を可変可能な供給回路をさらに備え、
比較手段が、検出された電圧が規定電圧未満であると判定すると、供給回路によって供給する直流電流の電流値を増加させ、分流回路によって分流する直流電流の電流値を減少させ、
比較手段が、検出された電圧が規定電圧を超えていると判定すると、供給回路によって供給する直流電流の電流値を減少させ、分流回路によって分流する直流電流の電流値を増加させることを特徴とする。
In the present invention (2), the voltage control means
A DC circuit capable of supplying a DC current to the electronic component to be detected, and further comprising a supply circuit capable of changing the current value of the DC current to be supplied based on the comparison result of the comparison means;
When the comparison means determines that the detected voltage is less than the specified voltage, the current value of the direct current supplied by the supply circuit is increased, the current value of the direct current shunted by the shunt circuit is decreased,
When the comparison means determines that the detected voltage exceeds the specified voltage, the current value of the direct current supplied by the supply circuit is decreased, and the current value of the direct current divided by the shunt circuit is increased. To do.

また本発明(3)は、検出対象の電子部品への直流電流の供給を停止する供給停止手段をさらに備え、
電圧制御手段は、検出対象の電子部品への直流電流の供給が停止されている際、分流回路によって、検出対象の電子部品に供給すべき直流電流を転流することを特徴とする。
The present invention (3) further includes a supply stopping means for stopping the supply of direct current to the electronic component to be detected,
The voltage control means is characterized in that, when supply of a direct current to the electronic component to be detected is stopped, a direct current to be supplied to the electronic component to be detected is commutated by a shunt circuit.

また本発明(4)は、電源回路は、電源から供給される交流または直流電流を予め定められる供給電圧の直流電流に変換する機能を有することを特徴とする。   According to the present invention (4), the power supply circuit has a function of converting an alternating current or a direct current supplied from a power supply into a direct current of a predetermined supply voltage.

また本発明(5)は、検出手段の検出結果に基づいて、検証対象の電子部品に印加を許容し得る許容電圧範囲内に検出対象の電子部品に印加される電圧が含まれていない異常状態か否かを判定する異常判定手段と、
異常判定手段が異常状態と判定すると、電源回路からの直流電流の供給を停止させる停止手段とをさらに含むことを特徴とする。
Further, according to the present invention (5), the abnormal state in which the voltage applied to the electronic component to be detected is not included in the allowable voltage range that can be applied to the electronic component to be verified based on the detection result of the detecting means. Abnormality determining means for determining whether or not,
When the abnormality determining means determines that the state is abnormal, it further includes a stopping means for stopping the supply of the direct current from the power supply circuit.

また本発明(6)は、インピーダンスが低い電子部品をインピーダンスが高い電子部品より接地側に配置することを特徴とする。   The present invention (6) is characterized in that an electronic component having a low impedance is arranged on the ground side with respect to an electronic component having a high impedance.

また本発明(7)は、電源回路は、降圧素子がトランジスタであるシリーズレギュレータであり、
比較手段は、コンパレータであり、
分流回路は、コンパレータの出力信号に基づいて、分流する直流電流の電流値を切換えるトランジスタであることを特徴とする。
また本発明(8)は、前記電源装置を備える電子機器である。
In the present invention (7), the power supply circuit is a series regulator in which the step-down element is a transistor.
The comparison means is a comparator,
The shunt circuit is a transistor that switches the current value of the DC current to be shunted based on the output signal of the comparator.
Moreover, this invention (8) is an electronic device provided with the said power supply device.

本発明(1)によれば、降圧素子によって直流電流を供給電圧に降圧して、複数の電子回路に供給する。複数の電子回路が電源回路に直列に電気的に接続されるので、各電子回路に規定電圧をそれぞれ印加するために、電源回路から複数の電子回路に供給すべき直流電流の電圧すなわち供給電圧は、各電子回路の規定電圧の総和となる。したがって従来の第2の技術の電源装置のように、複数の電子回路が電源に並列に接続される場合に比べて、電源回路が降圧すべき電圧を小さくすることができ、降圧素子での電力消費量を小さくすることができる。これによって電源電圧の利用効率を向上させることができる。またたとえば降圧素子がトランジスタなど発熱によって電力を消費するものである場合、電源回路の発熱量を抑えることができ、電源回路を備える装置の温度上昇を抑えることができる。また降圧素子によって電圧を降圧するので、ノイズが発生せず、電子部品の誤作動を抑制できる。   According to the present invention (1), the direct current is stepped down to the supply voltage by the step-down element and supplied to the plurality of electronic circuits. Since the plurality of electronic circuits are electrically connected in series to the power supply circuit, the voltage of the direct current that is to be supplied from the power supply circuit to the plurality of electronic circuits, that is, the supply voltage, This is the sum of the prescribed voltages of each electronic circuit. Therefore, as compared with the case where a plurality of electronic circuits are connected in parallel to the power supply as in the conventional power supply device of the second technology, the voltage that the power supply circuit should step down can be reduced, and the power in the step-down element can be reduced. Consumption can be reduced. As a result, the utilization efficiency of the power supply voltage can be improved. For example, when the step-down element consumes electric power due to heat generation such as a transistor, the heat generation amount of the power supply circuit can be suppressed, and the temperature rise of the device including the power supply circuit can be suppressed. Further, since the voltage is stepped down by the step-down element, no noise is generated and malfunction of the electronic component can be suppressed.

また本発明(1)は、降圧素子によって直流電流を供給電圧に降圧して、複数の電子部品に供給できる。複数の電子部品が電源回路に直列に電気的に接続されるので、各電子部品に規定電圧をそれぞれ印加するために、電源回路から複数の電子部品に供給すべき直流電流の電圧すなわち供給電圧は、各電子部品の規定電圧の総和となる。したがって従来の第2の技術の電源装置のように、複数の電子部品が電源に並列に接続される場合に比べて、電源回路が降圧すべき電圧を小さくすることができ、降圧素子での電力消費量を小さくすることができる。これによって電源電圧の利用効率を向上させることができる。またたとえば降圧素子がトランジスタなど発熱によって電力を消費するものである場合、電源回路の発熱量を抑えることができ、電源回路を備える装置の温度上昇を抑えることができる。また降圧素子によって電圧を降圧するので、ノイズが発生せず、電子部品の誤作動を抑制できる。   In the present invention (1), a direct current can be stepped down to a supply voltage by a step-down element and supplied to a plurality of electronic components. Since a plurality of electronic components are electrically connected in series to the power supply circuit, the voltage of the direct current that is to be supplied from the power supply circuit to the plurality of electronic components, that is, the supply voltage, in order to apply the specified voltage to each electronic component, respectively. This is the sum of the specified voltages of each electronic component. Therefore, as compared with the case where a plurality of electronic components are connected in parallel to the power supply as in the conventional power supply device of the second technique, the voltage to be stepped down by the power supply circuit can be reduced. Consumption can be reduced. As a result, the utilization efficiency of the power supply voltage can be improved. For example, when the step-down element consumes electric power due to heat generation such as a transistor, the heat generation amount of the power supply circuit can be suppressed, and the temperature rise of the device including the power supply circuit can be suppressed. Further, since the voltage is stepped down by the step-down element, no noise is generated and malfunction of the electronic component can be suppressed.

また比較手段が、検出手段によって検出された電圧と、検出対象の電子部品の規定電圧とを比較し、比較手段の比較結果に基づいて、電圧制御手段が、検出対象の電子部品に印加される電圧を規定電圧に制御する。これによって検出対象以外の電子部品で消費される電圧が変動しても、検出対象の電子部品に規定電圧を印加することができる。したがって複数の電子部品が電源回路に直列に電気的に接続されても、検出対象の電子部品に安定して規定電圧を印加できる。たとえば電子部品が集積回路である場合、複数の集積回路が直列に電気的に接続されても、検証対象の電子部品を安定して動作させることができる。   Further, the comparison means compares the voltage detected by the detection means with the specified voltage of the electronic component to be detected, and the voltage control means is applied to the electronic component to be detected based on the comparison result of the comparison means. Control the voltage to the specified voltage. As a result, even if the voltage consumed by the electronic components other than the detection target fluctuates, the specified voltage can be applied to the detection target electronic component. Therefore, even when a plurality of electronic components are electrically connected in series to the power supply circuit, the specified voltage can be stably applied to the electronic component to be detected. For example, when the electronic component is an integrated circuit, the electronic component to be verified can be stably operated even when a plurality of integrated circuits are electrically connected in series.

さらに本発明(1)は、比較手段の比較結果に基づいて、分流回路が分流する直流電流の電流値を変更できる。これによって検出対象の電子部品に印加される電圧を変更することができ、検出対象の電子部品に印加される電圧を規定電圧に制御することが実現できる。印加される電圧を規定電圧に制御することによって、たとえば検出対象の電子部品が集積回路である場合、この検出対象の電子部品を安定して動作させることができるとともに、規定電圧より高い電圧が印加されて検出対象の電子部品が故障することを防止できる。   Further, according to the present invention (1), the current value of the direct current that is shunted by the shunt circuit can be changed based on the comparison result of the comparing means. As a result, the voltage applied to the electronic component to be detected can be changed, and the voltage applied to the electronic component to be detected can be controlled to a specified voltage. By controlling the applied voltage to a specified voltage, for example, when the electronic component to be detected is an integrated circuit, the electronic component to be detected can be stably operated and a voltage higher than the specified voltage is applied. This can prevent the detection-target electronic component from being broken.

また本発明(2)によれば、検出対象の電子部品に印加される電圧がその規定電圧より小さくなると、供給回路によって供給する直流電流の電流値を増加させ、分流回路によって分流する直流電流の電流値を減少させて、検出対象の電子部品に印加される電圧を上昇させる。また検出対象の電子部品に印加される電圧がその規定電圧より大きくなると、供給回路によって供給する直流電流の電流値を減少させ、分流回路によって分流する直流電流の電流値を増加させて、検出対象の電子部品に印加される電圧を降下させる。これによって検出対象の電子部品に印加される電圧を規定電圧に制御することができ、検出対象の電子部品に安定して規定電圧を印加させることができる。また検出対象の電子部品に規定電圧より高い電圧が印加されて、検出対象の電子部品が故障することを防止できる。   According to the present invention (2), when the voltage applied to the electronic component to be detected is smaller than the specified voltage, the current value of the direct current supplied by the supply circuit is increased, and the direct current divided by the shunt circuit is increased. The voltage applied to the electronic component to be detected is increased by decreasing the current value. In addition, when the voltage applied to the electronic component to be detected becomes larger than the specified voltage, the current value of the DC current supplied by the supply circuit is decreased, and the current value of the DC current divided by the shunt circuit is increased. The voltage applied to the electronic component is reduced. As a result, the voltage applied to the electronic component to be detected can be controlled to a specified voltage, and the specified voltage can be stably applied to the electronic component to be detected. Moreover, it is possible to prevent the detection-target electronic component from being damaged by applying a voltage higher than the specified voltage to the detection-target electronic component.

また本発明(3)によれば、供給停止手段によって検出対象の電子部品への直流電流の供給が停止されると、分流回路によって、検出対象の電子部品に供給すべき直流電流を転流する。複数の電子回路が直列に電気的に接続されているにもかかわらず、検出対象の電子部品への直流電流の供給を停止させても、分流回路を用いて転流することによって、この供給が停止している電子部品以外の電子部品に直流電流を供給することができる。これによってたとえば、検出対象の電子部品が他の電子部品より先に電圧の印加を停止しても、他の電子部品を安定して規定電圧を印加させることができる。   According to the invention (3), when the supply of direct current to the electronic component to be detected is stopped by the supply stop means, the direct current to be supplied to the electronic component to be detected is commutated by the shunt circuit. . Even if a plurality of electronic circuits are electrically connected in series, even if the supply of DC current to the electronic component to be detected is stopped, this supply is achieved by commutation using a shunt circuit. A direct current can be supplied to electronic components other than the stopped electronic component. Thereby, for example, even when the electronic component to be detected stops applying the voltage before the other electronic component, the other electronic component can be stably applied with the specified voltage.

また本発明(4)によれば、交流電流を供給電圧の直流電流に変換できるので、電源回路に交流電流を供給可能な電源を電気的に接続することによって、複数の電子部品に供給電圧の直流電流を供給することができる。   Further, according to the present invention (4), since the alternating current can be converted into the direct current of the supply voltage, the power supply circuit can be electrically connected to a power supply capable of supplying the alternating current, whereby the supply voltage is supplied to a plurality of electronic components. A direct current can be supplied.

また本発明(5)によれば、異常判定手段が、検出結果に基づいて、検出対象の電子部品に印加される電圧が許容電圧範囲内に含まれないと判定すると、停止手段によって電源回路から複数の電子回路への直流電流の供給を停止させる。これによって各電子部品が異常に高い電圧が印加されている状態を防ぐことができ、このような異常に高い電圧を印加されることによって電子部品が故障することを防ぐことができる。   According to the invention (5), when the abnormality determining means determines that the voltage applied to the electronic component to be detected is not included in the allowable voltage range based on the detection result, the stopping means removes the voltage from the power supply circuit. The supply of direct current to a plurality of electronic circuits is stopped. Accordingly, it is possible to prevent a state in which an abnormally high voltage is applied to each electronic component, and it is possible to prevent the electronic component from being damaged by applying such an abnormally high voltage.

また本発明(6)によれば、インピーダンスがより低い電子部品を接地側に配置することによって、ノイズの発生を抑制する。これによって電子部品に安定して規定電圧を印加させることができる。   According to the present invention (6), the generation of noise is suppressed by arranging the electronic component having a lower impedance on the ground side. As a result, the specified voltage can be stably applied to the electronic component.

また本発明(7)によれば、降圧素子で消費すべき電力が低減できるとともに、電子部品に安定して規定電圧を印加することができる電源装置を実現することができる。   Further, according to the present invention (7), it is possible to realize a power supply device that can reduce power consumed by the step-down element and can stably apply a specified voltage to an electronic component.

また本発明(8)によれば、ノイズの発生を防止しつつ、降圧素子で消費される電力を低減されている電源装置を備える電子機器を実現することができる。   Further, according to the present invention (8), it is possible to realize an electronic apparatus including a power supply device in which the power consumed by the step-down element is reduced while preventing the generation of noise.

以下、図面を参照しながら本発明を実施するための形態を、複数の形態について説明する。各形態で先行する形態で説明している事項に対応している部分には同一の参照符を付し、重複する説明を略する場合がある。構成の一部のみを説明している場合、構成の他の部分は、先行して説明している形態と同様とする。また実施の各形態で具体的に説明している部分の組合せばかりではなく、特に組合せに支障が生じなければ、実施の形態同士を部分的に組合せることも可能である。   Hereinafter, a plurality of embodiments for carrying out the present invention will be described with reference to the drawings. Portions corresponding to the matters described in the preceding forms in each embodiment are denoted by the same reference numerals, and overlapping description may be omitted. When only a part of the configuration is described, the other parts of the configuration are the same as those described in the preceding section. In addition to the combination of parts specifically described in each embodiment, the embodiments may be partially combined as long as the combination is not particularly troublesome.

図1は、本発明の実施の第1の形態である電源装置41を示す回路図である。電源装置41は、複数の電子部品および電源に電気的に接続され、電源の電源電圧を降圧して、各電子部品に予め定められる規定電圧を印加するための装置である。電子部品には、集積回路などの電子回路ならびに抵抗器、コンデンサおよびコイルなどの回路素子が含まれる。電源装置41は、電子機器40、たとえば電子制御ユニット(Electronic Control
Unit:略称ECU)に設けられて車両に搭載される。電源装置41は、電子機器40に含まれる複数の集積回路に規定電圧をそれぞれ印加する。電源装置41には、電源回路42と電圧制御回路43と異常停止回路44とが含まれる。電源装置41には、電源回路42と電圧制御回路43と異常停止回路44とわたって主導電路45が形成されている。
FIG. 1 is a circuit diagram showing a power supply device 41 according to the first embodiment of the present invention. The power supply device 41 is a device that is electrically connected to a plurality of electronic components and a power supply, and steps down the power supply voltage of the power supply to apply a predetermined voltage to each electronic component. Electronic components include electronic circuits such as integrated circuits and circuit elements such as resistors, capacitors and coils. The power supply device 41 is an electronic device 40 such as an electronic control unit (Electronic Control Unit).
Unit: abbreviated as ECU) and mounted on the vehicle. The power supply device 41 applies a specified voltage to each of a plurality of integrated circuits included in the electronic device 40. The power supply device 41 includes a power supply circuit 42, a voltage control circuit 43, and an abnormal stop circuit 44. In the power supply device 41, a main conductive path 45 is formed across the power supply circuit 42, the voltage control circuit 43, and the abnormal stop circuit 44.

主導電路45は、その一端が電源46に電気的に接続され、他端が接地されている。電源46は、たとえば車両に備えられているバッテリであり、本実施の形態では12Vのバッテリである。ただし電源46は、バッテリなどの二次電池に限定されず、乾電池などの一次電池であってもよい。電源46は、高圧側が主導電路45に電気的に接続され、低圧側が接地されている。   One end of the main conductive path 45 is electrically connected to the power source 46, and the other end is grounded. The power source 46 is, for example, a battery provided in the vehicle, and is a 12V battery in the present embodiment. However, the power source 46 is not limited to a secondary battery such as a battery, and may be a primary battery such as a dry battery. The power supply 46 has a high voltage side electrically connected to the main conductive path 45 and a low voltage side grounded.

電源回路42は、電源46に電気的に接続され、複数の電子部品、本実施の形態では2つの第1および第2集積回路47,48が直列に電気的に接続されている。第1集積回路47は、たとえばアナログ信号処理回路であり、第2集積回路48は、たとえばディジタル信号処理回路である。ただしこのような信号処理回路に限定されない。電源回路42は、いわゆるシリーズレギュレータであり、電源46の電源電圧、本実施の形態では12Vの電源電圧を降圧して、第1および第2集積回路47,48に電圧を印加するための回路である。電源回路42には、主導電路45の一部である主導電路第1部分45aと、トランジスタ49と、分圧回路51と、基準電圧回路52と、コンパレータ53とが含まれる。   The power supply circuit 42 is electrically connected to a power supply 46, and a plurality of electronic components, in the present embodiment, two first and second integrated circuits 47 and 48 are electrically connected in series. The first integrated circuit 47 is, for example, an analog signal processing circuit, and the second integrated circuit 48 is, for example, a digital signal processing circuit. However, it is not limited to such a signal processing circuit. The power supply circuit 42 is a so-called series regulator, and is a circuit for applying a voltage to the first and second integrated circuits 47 and 48 by stepping down the power supply voltage of the power supply 46, which is 12V in the present embodiment. is there. The power supply circuit 42 includes a main conductive path first portion 45 a that is a part of the main conductive path 45, a transistor 49, a voltage dividing circuit 51, a reference voltage circuit 52, and a comparator 53.

主導電路第1部分45aは、その一端が電源46に電気的に接続され、トランジスタ49が介在している。トランジスタ49は、npn型のトランジスタであり、主導電路第1部分45aの一端側にコレクタが、他端側にエミッタが電気的に接続されている。さらに主導電路第1部分45aには、分圧回路51が電気的に接続されている。分圧回路51は、2つの抵抗器55,56が直列に電気的に接続されて構成されている。分圧回路51は、その一端が主導電路第1部分45aのトランジスタ49より他端側に電気的に接続され、他端が接地されている。さらに主導電路第1部分45aには、基準電圧回路52が電気的に接続されている。基準電圧回路52は、抵抗器57とツェナーダイオード58とが直列に電気的に接続されて構成されている。基準電圧回路52は、抵抗器57側の端である一端が主導電路第1部分45aのトランジスタ49と電源46との間に一端側に電気的に接続され、ツェナーダイオード58の端である他端が接地されている。   One end of the main conductive path first portion 45a is electrically connected to the power supply 46, and a transistor 49 is interposed. The transistor 49 is an npn-type transistor, and a collector is electrically connected to one end side of the main conductive path first portion 45a, and an emitter is electrically connected to the other end side. Further, a voltage dividing circuit 51 is electrically connected to the main conductive path first portion 45a. The voltage dividing circuit 51 is configured by electrically connecting two resistors 55 and 56 in series. One end of the voltage dividing circuit 51 is electrically connected to the other end side from the transistor 49 of the main conductive path first portion 45a, and the other end is grounded. Further, a reference voltage circuit 52 is electrically connected to the main conductive path first portion 45a. The reference voltage circuit 52 is configured by electrically connecting a resistor 57 and a Zener diode 58 in series. The reference voltage circuit 52 has one end, which is the end on the resistor 57 side, electrically connected to one end between the transistor 49 and the power supply 46 of the main conductive path first portion 45a, and the other end, which is the end of the Zener diode 58. Is grounded.

コンパレータ53は、その反転入力端子が分圧回路51に電気的に接続され、非反転入力端子が基準電圧回路52に電気的に接続されている。具体的には、コンパレータ53は、反転入力端子が分圧回路51の2つの抵抗器55,56の間に電気的に接続され、非反転入力端子が基準電圧回路52の抵抗器57とツェナーダイオード58との間に電気的に接続されている。またコンパレータ53は、その出力端子がトランジスタ49のベースに抵抗器59を介在させて電気的に接続されている。   The comparator 53 has an inverting input terminal electrically connected to the voltage dividing circuit 51 and a non-inverting input terminal electrically connected to the reference voltage circuit 52. Specifically, the comparator 53 has an inverting input terminal electrically connected between the two resistors 55 and 56 of the voltage dividing circuit 51, and a non-inverting input terminal connected to the resistor 57 of the reference voltage circuit 52 and a Zener diode. 58 is electrically connected. The output terminal of the comparator 53 is electrically connected to the base of the transistor 49 with a resistor 59 interposed.

電圧制御回路43は、第1および第2集積回路47,48に電気的に接続され、第1および第2集積回路47,48に印加される電圧を制御するための回路である。電圧制御回路43には、主導電路45の一部分である主導電路第2部分45bと、分圧回路61と、第1検出導電路62と、比較回路63と、第1分流回路64と、第2分流回路65とが含まれる。   The voltage control circuit 43 is a circuit that is electrically connected to the first and second integrated circuits 47 and 48 and controls the voltage applied to the first and second integrated circuits 47 and 48. The voltage control circuit 43 includes a main conductive path second portion 45b which is a part of the main conductive path 45, a voltage dividing circuit 61, a first detection conductive path 62, a comparison circuit 63, a first shunt circuit 64, and a second A shunt circuit 65 is included.

主導電路第2部分45bは、一端が主導電路第1部分45aの他端に電気的に接続されている。主導電路第2部分45bの一端側には、第1および第2集積回路47,48が直列に電気的に接続されている。具体的には、第1および第2集積回路47,48が直列に電気的に接続され、第1集積回路47側の一端が主導電路第2部分45bに電気的に接続され、第2集積回路48側の他端が接地されている。主導電路第2部分45bの他端側には、分圧回路61が電気的に接続されている。分圧回路61は、2つの抵抗器66,67が直列に電気的に接続されて構成されている。分圧回路61は、その一端が主導電路第2部分45bの他端側に電気的に接続され、他端が接地されている。第1検出導電路62は、その一端が第1および第2集積回路47,48の間に電気的に接続されている。比較手段である比較回路63は、コンパレータによって構成され、反転入力端子が第1検出導電路62の他端に電気的に接続され、非反転入力端子が分圧回路61の2つの抵抗器66,67の間に電気的に接続されている。   One end of the main conductive path second portion 45b is electrically connected to the other end of the main conductive path first portion 45a. The first and second integrated circuits 47 and 48 are electrically connected in series to one end side of the main conductive path second portion 45b. Specifically, the first and second integrated circuits 47 and 48 are electrically connected in series, one end on the first integrated circuit 47 side is electrically connected to the main conductive path second portion 45b, and the second integrated circuit The other end on the 48 side is grounded. A voltage dividing circuit 61 is electrically connected to the other end side of the main conductive path second portion 45b. The voltage dividing circuit 61 is configured by electrically connecting two resistors 66 and 67 in series. One end of the voltage dividing circuit 61 is electrically connected to the other end of the main conductive path second portion 45b, and the other end is grounded. One end of the first detection conductive path 62 is electrically connected between the first and second integrated circuits 47 and 48. The comparison circuit 63 which is a comparison means is constituted by a comparator, the inverting input terminal is electrically connected to the other end of the first detection conductive path 62, and the non-inverting input terminal is the two resistors 66, 67 is electrically connected.

第1分流回路64は、npn型トランジスタによって構成され、主導電路第2部分45bおよび第1検出導電路62に電気的に接続されている。具体的には、第1分流回路64は、そのコレクタが主導電路第2部分45bの第1集積回路47と分圧回路61との間に電気的に接続され、エミッタが第1検出導電路62に電気的に接続されている。第2分流回路65は、pnp型トランジスタによって構成され、第1検出導電路62に電気的に接続されている。具体的には、第2分流回路65は、エミッタが第1検出導電路62に電気的に接続され、コレクタが接地されている。本実施の形態では、第1分流回路64および第2分流回路65のエミッタが電気的に接続されている。第1分流回路64は、第1集積回路47に対して分流回路に相当し、第2集積回路48に対して供給回路に相当する。第2分流回路64は、分流回路に相当する。また第1および第2分流回路64,65は、電圧制御手段に相当する。   The first shunt circuit 64 is configured by an npn-type transistor, and is electrically connected to the main conductive path second portion 45 b and the first detection conductive path 62. Specifically, the collector of the first shunt circuit 64 is electrically connected between the first integrated circuit 47 and the voltage dividing circuit 61 of the second part 45b of the main conductive path, and the emitter is the first detection conductive path 62. Is electrically connected. The second shunt circuit 65 is configured by a pnp transistor and is electrically connected to the first detection conductive path 62. Specifically, the second shunt circuit 65 has an emitter electrically connected to the first detection conductive path 62 and a collector grounded. In the present embodiment, the emitters of the first shunt circuit 64 and the second shunt circuit 65 are electrically connected. The first shunt circuit 64 corresponds to a shunt circuit for the first integrated circuit 47 and corresponds to a supply circuit for the second integrated circuit 48. The second shunt circuit 64 corresponds to a shunt circuit. The first and second shunt circuits 64 and 65 correspond to voltage control means.

比較回路63の出力端子は、第1および第2分流回路64,65のベースに電気的にそれぞれ接続されている。第1および第2分流回路64,65のベースは、比較回路63の出力端子に並列に電気的に接続されている。比較回路63の出力端子と第1および第2分流回路64,65のベースとの間には、抵抗器68,69がそれぞれ介在している。   The output terminal of the comparison circuit 63 is electrically connected to the bases of the first and second shunt circuits 64 and 65, respectively. The bases of the first and second shunt circuits 64 and 65 are electrically connected in parallel to the output terminal of the comparison circuit 63. Resistors 68 and 69 are interposed between the output terminal of the comparison circuit 63 and the bases of the first and second shunt circuits 64 and 65, respectively.

異常停止回路44は、電源回路42および第1および第2集積回路47,48に電気的に接続されている。異常停止回路44は、第1および第2集積回路47,48に異常に高い電圧が印加されている場合、電源回路42を停止し、第1および第2集積回路47,48への直流電流の供給を停止させる回路である。異常停止回路44には、主導電路45の一部分である主導電路第3部分45cと、分圧回路71と、第2検出導電路72と、第1許容電圧比較回路73と、第2許容電圧比較回路74と、異常検出回路75と、電源判定回路76と、解除信号発信回路77と、リセット検出回路78と、停止判定回路79とが含まれる。   The abnormal stop circuit 44 is electrically connected to the power supply circuit 42 and the first and second integrated circuits 47 and 48. The abnormal stop circuit 44 stops the power supply circuit 42 when an abnormally high voltage is applied to the first and second integrated circuits 47 and 48, and the direct current to the first and second integrated circuits 47 and 48 is reduced. This circuit stops supply. The abnormal stop circuit 44 includes a main conductive path third portion 45c, which is a part of the main conductive path 45, a voltage dividing circuit 71, a second detection conductive path 72, a first allowable voltage comparison circuit 73, and a second allowable voltage comparison. A circuit 74, an abnormality detection circuit 75, a power supply determination circuit 76, a release signal transmission circuit 77, a reset detection circuit 78, and a stop determination circuit 79 are included.

主導電路第3部分45cは、その一端が主導電路第2部分45bに電気的に接続され、他端が接地されている。分圧回路71は、主導電路第3部分45cに介在している。分圧回路71は、主導電路第3部分45cの一端側から順に3つの抵抗器81,82,83が直列に電気的に接続されて構成されている。第2検出導電路72は、その一端が第1検出導電路62に電気的に接続され、第1検出導電路71と同電位の導電路である。   One end of the main conductive path third portion 45c is electrically connected to the main conductive path second portion 45b, and the other end is grounded. The voltage dividing circuit 71 is interposed in the main conductive path third portion 45c. The voltage dividing circuit 71 is configured by electrically connecting three resistors 81, 82, and 83 in series from one end side of the main conductive path third portion 45c. One end of the second detection conductive path 72 is electrically connected to the first detection conductive path 62 and is a conductive path having the same potential as the first detection conductive path 71.

第1許容電圧比較回路73は、コンパレータによって構成され、その反転入力端子が分圧回路71の主導電路第3部分の一端側の2つの抵抗器81,82の間に電気的に接続され、非反転入力端子が第2検出導電路72に電気的に接続されている。この第2検出導電路72および第1検出導電路62が検出手段に相当する。第2許容比較回路74は、コンパレータによって構成され、その反転入力端子が第2検出導電路72の他端に電気的に接続され、非反転入力端子が分圧回路71の主導電路第3部分45cの他端側の2つの抵抗器82,83の間に電気的に接続されている。異常検出回路75は、2つの入力端子を備える論理和演算回路(ORゲート)によって構成され、各入力端子に第1および第2許容電圧比較回路73,74の出力端子が電気的にそれぞれ接続されている。   The first allowable voltage comparison circuit 73 is configured by a comparator, and its inverting input terminal is electrically connected between the two resistors 81 and 82 on one end side of the third part of the main conductive path of the voltage dividing circuit 71. The inverting input terminal is electrically connected to the second detection conductive path 72. The second detection conductive path 72 and the first detection conductive path 62 correspond to detection means. The second allowable comparison circuit 74 is configured by a comparator, and its inverting input terminal is electrically connected to the other end of the second detection conductive path 72, and the non-inverting input terminal is the main conductive path third portion 45c of the voltage dividing circuit 71. Between the two resistors 82 and 83 on the other end side. The abnormality detection circuit 75 is configured by an OR operation circuit (OR gate) having two input terminals, and the output terminals of the first and second allowable voltage comparison circuits 73 and 74 are electrically connected to the input terminals, respectively. ing.

電源判定回路76は、電源装置41が搭載される電子機器40を初期状態に戻すためのリセットボタン、または前記電子機器40の各構成への電力を供給および供給停止させるための電源スイッチを操作すると、ハイレベルの電源信号を伝送する回路である。リセットボタンおよび電源スイッチは、電子機器40に設けられている。電源信号は、電圧の信号である。解除信号発信回路77は、電子機器40に設けられる解除ボタンが押されると、ハイレベルの解除信号を伝送する回路である。解除信号は、電圧の信号である。リセット検出回路78は、2つの入力端子を備える論理和演算回路(ORゲート)によって構成され、各入力端子に電源判定回路76および解除信号発信回路77が電気的にそれぞれ接続されている。電源判定回路76は、リセット検出回路78に電源信号を伝送可能に構成され、解除信号発信回路77は、リセット検出回路78に解除信号を伝送可能に構成される。   When the power determination circuit 76 operates a reset button for returning the electronic device 40 on which the power supply device 41 is mounted to an initial state, or a power switch for supplying and stopping power supply to each component of the electronic device 40. , A circuit for transmitting a high-level power supply signal. The reset button and the power switch are provided in the electronic device 40. The power supply signal is a voltage signal. The release signal transmission circuit 77 is a circuit that transmits a release signal at a high level when a release button provided in the electronic device 40 is pressed. The release signal is a voltage signal. The reset detection circuit 78 is configured by a logical sum operation circuit (OR gate) having two input terminals, and a power source determination circuit 76 and a release signal transmission circuit 77 are electrically connected to each input terminal. The power determination circuit 76 is configured to be able to transmit a power signal to the reset detection circuit 78, and the release signal transmission circuit 77 is configured to be able to transmit a release signal to the reset detection circuit 78.

停止判定回路79は、リセットセットフリップフロップ(RS−FF)で構成され、リセット端子(R端子)、セット端子(S端子)、非反転出力端子(Q1端子)、反転出力端子(Q2端子)を備える。停止判定回路79は、セット端子が異常検出回路75の出力端子に電気的に接続され、リセット端子がリセット検出回路78の出力端子に電気的に接続されている。第1許容電圧比較回路73、第2許容電圧比較回路74、異常検出回路75および停止判定回路79が異常判定手段80に相当する。   The stop determination circuit 79 includes a reset set flip-flop (RS-FF), and includes a reset terminal (R terminal), a set terminal (S terminal), a non-inverted output terminal (Q1 terminal), and an inverted output terminal (Q2 terminal). Prepare. The stop determination circuit 79 has a set terminal electrically connected to the output terminal of the abnormality detection circuit 75 and a reset terminal electrically connected to the output terminal of the reset detection circuit 78. The first allowable voltage comparison circuit 73, the second allowable voltage comparison circuit 74, the abnormality detection circuit 75, and the stop determination circuit 79 correspond to the abnormality determination means 80.

異常停止回路44には、さらに停止手段85および報知手段86が含まれる。停止手段85は、npn形トランジスタで構成され、コレクタがコンパレータ53の出力端子に電気的に接続され、エミッタが接地されている。停止手段85のコレクタは、具体的には、トランジスタ49と抵抗器59との間に電気的に接続されている。さらに停止手段85のベースは、停止判定回路79の非反転出力端子に抵抗器87を介して電気的に接続されている。報知手段86は、スイッチング素子88と報知素子89とで構成されている。スイッチング素子88は、pnp型トランジスタ88のエミッタが基準電圧回路52の抵抗器57より一端側に電気的に接続され、コレクタが接地されている。またトランジスタ88のエミッタと基準電圧回路52との間には、基準電圧回路52側から順に抵抗器91および報知素子89が電気的に接続されている。報知素子89は、フォトトランジスタである。   The abnormal stop circuit 44 further includes a stop unit 85 and a notification unit 86. The stopping means 85 is composed of an npn transistor, the collector is electrically connected to the output terminal of the comparator 53, and the emitter is grounded. Specifically, the collector of the stopping means 85 is electrically connected between the transistor 49 and the resistor 59. Further, the base of the stop means 85 is electrically connected to the non-inverting output terminal of the stop determination circuit 79 via a resistor 87. The notification means 86 includes a switching element 88 and a notification element 89. In the switching element 88, the emitter of the pnp transistor 88 is electrically connected to one end side from the resistor 57 of the reference voltage circuit 52, and the collector is grounded. A resistor 91 and a notification element 89 are electrically connected in order from the reference voltage circuit 52 side between the emitter of the transistor 88 and the reference voltage circuit 52. The notification element 89 is a phototransistor.

第1および第2集積回路47,48は、規定電圧VIC1,VIC2をそれぞれ印加すると、動作するように構成される。本実施の形態では、第1集積回路の規定電圧VIC1は、3.3Vであり、第2集積回路の規定電圧VIC2は、1.5Vである。ただし集積回路の規定電圧は、このような値に限定されない。規定電圧は、他にたとえば5.0Vがあり、複数の集積回路の規定電圧の総和が電源46の電源電圧V0以下であればよい。また第1集積回路47のインピーダンスは、第2集積回路48のインピーダンスより大きい。第1および第2集積回路47,48は、たとえばマイクロプロセッサおよび半導体メモリである。ただし第1および第2集積回路47,48は、これらに限定されるものでなく、複数の回路素子が組合させて形成されるものであればよい。 The first and second integrated circuits 47 and 48 are configured to operate when the prescribed voltages V IC1 and V IC2 are applied, respectively. In the present embodiment, the specified voltage V IC1 of the first integrated circuit is 3.3V, and the specified voltage V IC2 of the second integrated circuit is 1.5V. However, the specified voltage of the integrated circuit is not limited to such a value. The specified voltage may be 5.0 V, for example, and the sum of the specified voltages of the plurality of integrated circuits may be less than or equal to the power supply voltage V0 of the power supply 46. The impedance of the first integrated circuit 47 is larger than the impedance of the second integrated circuit 48. The first and second integrated circuits 47 and 48 are, for example, a microprocessor and a semiconductor memory. However, the first and second integrated circuits 47 and 48 are not limited to these, and may be formed by combining a plurality of circuit elements.

このようにして構成される電源装置41において、電源回路42では、基準電圧回路52によって、電源電圧V0を基準電圧V1に制御する。基準電圧V1は、ツェナーダイオード58のツェナー電圧である。また電源電圧V0は、トランジスタ49によって供給電圧V2に降圧され、分圧回路51は、この降圧された供給電圧V2を被比較電圧V3に分圧する。分圧回路51の2つの抵抗器55,56の抵抗値は、供給電圧V2が規定総電圧であるとき、被比較電圧V3が基準電圧V2と一致するように決定される。規定総電圧は、複数の集積回路の規定電圧の総和であり、本実施の形態では第1および第2集積回路47,48の規定電圧VIC1,VIC2の総和4.8Vである。 In the power supply device 41 configured as described above, in the power supply circuit 42, the reference voltage circuit 52 controls the power supply voltage V0 to the reference voltage V1. The reference voltage V1 is a Zener voltage of the Zener diode 58. The power supply voltage V0 is stepped down to the supply voltage V2 by the transistor 49, and the voltage dividing circuit 51 divides the stepped down supply voltage V2 into the voltage V3 to be compared. The resistance values of the two resistors 55 and 56 of the voltage dividing circuit 51 are determined so that the voltage V3 to be compared matches the reference voltage V2 when the supply voltage V2 is a specified total voltage. The prescribed total voltage is the sum of prescribed voltages of a plurality of integrated circuits. In this embodiment, the prescribed total voltage is the sum 4.8V of the prescribed voltages V IC1 and V IC2 of the first and second integrated circuits 47 and 48.

コンパレータ53は、非反転入力端子に基準電圧V1が印加され、反転入力端子に被比較電圧V3が印加される。コンパレータ53は、基準電圧V1と被比較電圧V3とを比較し、その比較結果に基づいて、出力端子から抵抗器59を介して電流の信号である開閉信号をトランジスタ49に伝送する。トランジスタ49は、この開閉信号に応じて供給電圧V2を制御する。具体的には、コンパレータ53は、被比較電圧V3が基準電圧V1より大きい場合、トランジスタ49にローレベルの開閉信号を伝送し、被比較電圧V3が基準電圧V1より小さい場合、トランジスタ49にハイレベルの開閉信号を伝送する。トランジスタ49は、ローレベルの開閉信号が入力されると、供給電圧V2を減少させ、ハイレベルの開閉信号が入力されると、供給電圧V2を増加させる。このようにトランジスタ49によって、開閉信号に応じて供給電圧を増減して、供給電圧V2が規定総電圧に制御される。このようにして電源回路42では、供給電圧V2が規定総電圧に制御される。   In the comparator 53, the reference voltage V1 is applied to the non-inverting input terminal, and the compared voltage V3 is applied to the inverting input terminal. The comparator 53 compares the reference voltage V <b> 1 and the voltage to be compared V <b> 3, and transmits an open / close signal, which is a current signal, to the transistor 49 from the output terminal via the resistor 59 based on the comparison result. The transistor 49 controls the supply voltage V2 according to the open / close signal. Specifically, the comparator 53 transmits a low-level open / close signal to the transistor 49 when the compared voltage V3 is greater than the reference voltage V1, and the high level to the transistor 49 when the compared voltage V3 is less than the reference voltage V1. Transmits an open / close signal. The transistor 49 decreases the supply voltage V2 when a low-level open / close signal is input, and increases the supply voltage V2 when a high-level open / close signal is input. In this way, the supply voltage V2 is controlled to the specified total voltage by increasing or decreasing the supply voltage according to the open / close signal by the transistor 49. In this way, in the power supply circuit 42, the supply voltage V2 is controlled to the specified total voltage.

制御された供給電圧V2に基づいて、第1および第2集積回路47,48には、第1印加電圧V4および第2印加電圧V5がそれぞれ印加される。具体的には、供給電圧V2が、第1集積回路47によって第1印加電圧V4分降圧されて第2印加電圧V5になり、第2集積回路48にこの第2印加電圧V5が印加される。第1および第2集積回路47,48に規定電圧VIC1,VIC2がそれぞれ印加されると、各集積回路47,48が動作可能な状態になる。 Based on the controlled supply voltage V2, the first application voltage V4 and the second application voltage V5 are applied to the first and second integrated circuits 47 and 48, respectively. Specifically, the supply voltage V2 is stepped down by the first application voltage V4 by the first integrated circuit 47 to become the second application voltage V5, and this second application voltage V5 is applied to the second integrated circuit 48. When the prescribed voltages V IC1 and V IC2 are applied to the first and second integrated circuits 47 and 48, the integrated circuits 47 and 48 are operable.

電圧制御回路43では、第1検出導電路62によってこの第2印加電圧V5を検出し、この第2印加電圧V5が比較回路63の反転入力端子に印加される。分圧回路61は、供給電圧を分圧電圧V6に分圧し、この分圧電圧V6を比較回路63の非反転入力端子に印加する。分圧回路51の2つの抵抗器66,67の抵抗値は、供給電圧V2が規定総電圧であるとき、分圧電圧V6が第2集積回路48の規定電圧VIC2と一致するように決定される。 In the voltage control circuit 43, the second applied voltage V 5 is detected by the first detection conductive path 62, and the second applied voltage V 5 is applied to the inverting input terminal of the comparison circuit 63. The voltage dividing circuit 61 divides the supply voltage into the divided voltage V 6 and applies the divided voltage V 6 to the non-inverting input terminal of the comparison circuit 63. The resistance values of the two resistors 66 and 67 of the voltage dividing circuit 51 are determined so that the divided voltage V6 matches the specified voltage V IC2 of the second integrated circuit 48 when the supply voltage V2 is the specified total voltage. The

比較回路63には、非反転入力端子に分圧電圧V6が印加され、反転入力端子に第2印加電圧V5が印加される。比較回路63は、分圧電圧V6と第2印加電圧V5とを比較し、その比較結果に基づいて、その出力端子から電流の信号である電流制御信号を、各抵抗器68,69を介して、第1および第2分流回路64,65にそれぞれ伝送する。第1および第2分流回路64,65は、この電流制御信号に応じて、それぞれ分流する電流値を制御する。   In the comparison circuit 63, the divided voltage V6 is applied to the non-inverting input terminal, and the second applied voltage V5 is applied to the inverting input terminal. The comparison circuit 63 compares the divided voltage V6 with the second applied voltage V5, and based on the comparison result, a current control signal that is a current signal from its output terminal is passed through the resistors 68 and 69. To the first and second shunt circuits 64 and 65, respectively. The first and second shunt circuits 64 and 65 control current values to be shunted according to the current control signal.

具体的には、比較回路63は、第2印加電圧V5が分圧電圧V6より大きい場合、第1および第2分流回路66,67にローレベルの電流制御信号を伝送し、第2印加電圧V5が分圧電圧V6より小さい場合、第1および第2分流回路64,65にハイレベルの電流制御信号を伝送する。各分流回路64,65にローレベルの電流制御信号が入力されると、第1分流回路64は、分流する電流の電流値を減少させ、第2分流回路65は、分流する電流の電流値を増加させる。つまり、第2印加電圧V5が第2集積回路48の規定電圧VIC2を超える場合、第1分流回路64によって第1印加電圧V4を増加させ、第2分流回路65によって第2印加電圧V5を減少させる。各分流回路64,65にハイレベルの電流制御信号が入力されると、第1分流回路64は、分流する電流の電流値を増加させ、第2分流回路65は、分流する電流の電流値を減少させる。つまり、第2印加電圧V5が第2集積回路48の規定電圧VIC2未満である場合、第1分流回路64によって第1印加電圧V4を減少させ、第2分流回路65によって第2印加電圧V5を増加させる。このようにして各分流回路64、65は、第2印加電圧V5と第2集積回路48の規定電圧VIC2との大小関係に基づいて、分流する電流の電流値を制御し、第1印加電圧V5を第1集積回路47の規定電圧VIC1に制御し、第2印加電圧V5を第2集積回路48の規定電圧VIC2に制御する。 Specifically, when the second applied voltage V5 is larger than the divided voltage V6, the comparison circuit 63 transmits a low-level current control signal to the first and second shunt circuits 66 and 67, and the second applied voltage V5. Is smaller than the divided voltage V6, a high-level current control signal is transmitted to the first and second shunt circuits 64 and 65. When a low-level current control signal is input to each of the shunt circuits 64 and 65, the first shunt circuit 64 decreases the current value of the shunt current, and the second shunt circuit 65 sets the current value of the shunt current. increase. That is, when the second applied voltage V5 exceeds the specified voltage V IC2 of the second integrated circuit 48, the first applied voltage V4 is increased by the first shunt circuit 64, and the second applied voltage V5 is decreased by the second shunt circuit 65. Let When a high-level current control signal is input to each of the shunt circuits 64 and 65, the first shunt circuit 64 increases the current value of the shunt current, and the second shunt circuit 65 sets the current value of the shunt current. Decrease. That is, when the second applied voltage V5 is less than the prescribed voltage V IC2 of the second integrated circuit 48, the first applied voltage V4 is decreased by the first shunt circuit 64, and the second applied voltage V5 is reduced by the second shunt circuit 65. increase. In this way, each of the shunt circuits 64 and 65 controls the current value of the shunt current based on the magnitude relationship between the second applied voltage V5 and the specified voltage V IC2 of the second integrated circuit 48, and the first applied voltage. V5 is controlled to the specified voltage V IC1 of the first integrated circuit 47, and the second applied voltage V5 is controlled to the specified voltage V IC2 of the second integrated circuit 48.

また供給電圧V2は、主導電路第3部分45cの分圧回路71で、2つの抵抗器81,82によって、第1異常基準電圧V7に分圧される。この第1異常基準電圧V7は、第1許容電圧比較回路73の反転入力端子に印加される。第1許容電圧比較回路73の非反転入力端子には、第2印加電圧V5が第2検出導電路72を介して印加される。第1許容電圧比較回路73は、第2印加電圧V5が第1異常基準電圧V7を超えると、ハイレベルの第1異常信号を異常検出回路75に伝送する。第1許容電圧比較回路73は、第2印加電圧V5が第1異常基準電圧V7未満の場合、ローレベルの第1異常信号が伝送される。第1異常信号は、電圧の信号である。   The supply voltage V2 is divided by the two resistors 81 and 82 into the first abnormal reference voltage V7 in the voltage dividing circuit 71 of the main conductive path third portion 45c. The first abnormal reference voltage V7 is applied to the inverting input terminal of the first allowable voltage comparison circuit 73. The second applied voltage V <b> 5 is applied to the non-inverting input terminal of the first allowable voltage comparison circuit 73 via the second detection conductive path 72. When the second applied voltage V5 exceeds the first abnormality reference voltage V7, the first allowable voltage comparison circuit 73 transmits a high-level first abnormality signal to the abnormality detection circuit 75. The first allowable voltage comparison circuit 73 transmits a low-level first abnormality signal when the second applied voltage V5 is less than the first abnormality reference voltage V7. The first abnormal signal is a voltage signal.

さらに供給電圧V2は、主導電路第3部分45cの分圧回路71で、2つの抵抗器82,83によって、第2異常基準電圧V8に分圧される。この第2異常基準電圧V8は、第2許容電圧比較回路74の非反転入力端子に印加される。第2許容電圧比較回路74の反転入力端子には、第2印加電圧V5が第2検出導電路72を介して印加される。第2許容電圧比較回路74は、第2印加電圧V5が第2異常基準電圧V8未満になると、ハイレベルの第2異常信号を異常検出回路75に伝送する。第2許容電圧比較回路74は、第2印加電圧V5が第2異常基準電圧V8を超えると、ローレベルの第2異常信号が伝送される。第2異常信号は、電圧の信号である。   Further, the supply voltage V2 is divided into the second abnormal reference voltage V8 by the two resistors 82 and 83 in the voltage dividing circuit 71 of the main conductive path third portion 45c. The second abnormal reference voltage V8 is applied to the non-inverting input terminal of the second allowable voltage comparison circuit 74. The second applied voltage V <b> 5 is applied to the inverting input terminal of the second allowable voltage comparison circuit 74 via the second detection conductive path 72. The second allowable voltage comparison circuit 74 transmits a high-level second abnormality signal to the abnormality detection circuit 75 when the second applied voltage V5 becomes less than the second abnormality reference voltage V8. When the second applied voltage V5 exceeds the second abnormality reference voltage V8, the second allowable voltage comparison circuit 74 transmits a low-level second abnormality signal. The second abnormal signal is a voltage signal.

第1異常基準電圧V7は、第2集積回路48が動作可能な電圧の上限値であり、第2異常基準電圧V8は、第2集積回路48が動作可能な電圧の下限値である。第2集積回路48の許容電圧範囲は、第2異常基準電圧V8以上第1異常基準電圧V7以下であり、集積回路が異常動作を起こさない範囲内で、予め定められる電圧の範囲である。   The first abnormal reference voltage V7 is the upper limit value of the voltage at which the second integrated circuit 48 can operate, and the second abnormal reference voltage V8 is the lower limit value of the voltage at which the second integrated circuit 48 can operate. The allowable voltage range of the second integrated circuit 48 is a second abnormal reference voltage V8 or more and a first abnormal reference voltage V7 or less, and is a predetermined voltage range within a range where the integrated circuit does not cause an abnormal operation.

異常検出回路75は、第2印加電圧V5が許容電圧範囲外である場合、第1および第2許容電圧比較回路73,74のうち少なくともいずれか一方からハイレベルの第1および第2異常信号が伝送される。これによって異常検出回路75は、第2印加電圧V5が許容電圧範囲外であると判定し、第2集積回路47,48が正常に動作することが困難であると判定する。このように判定すると、異常検出回路75は、停止判定回路79のセット端子にハイレベルの異常検出信号を伝送する。異常検出信号は、電圧の信号である。   When the second applied voltage V5 is outside the allowable voltage range, the abnormality detection circuit 75 receives a high-level first and second abnormality signal from at least one of the first and second allowable voltage comparison circuits 73 and 74. Is transmitted. Accordingly, the abnormality detection circuit 75 determines that the second applied voltage V5 is outside the allowable voltage range, and determines that it is difficult for the second integrated circuits 47 and 48 to operate normally. When determined in this way, the abnormality detection circuit 75 transmits a high-level abnormality detection signal to the set terminal of the stop determination circuit 79. The abnormality detection signal is a voltage signal.

停止判定回路79は、セット端子にハイレベルの異常検出信号が入力されると、非反転出力端子から抵抗器87を介して停止手段85に、ハイレベルの停止信号を伝送し、反転出力端子から抵抗器92を介して報知手段86に、ローレベルの報知信号を伝送する。停止信号および報知信号は、電流の信号である。停止手段85は、このハイレベルの停止信号が入力されると、コレクタとエミッタを導通させ、コンパレータ53の出力端子を接地させる。これによって停止手段85は、コンパレータ53からトランジスタ49のベースへの開閉信号の伝送を阻止する。トランジスタ49のエミッタ−コレクタ間が非導通状態となり、電源回路42から第1および第2集積回路47,48への電流の供給が阻止される。このようにして停止手段85は、電源回路41から第1および第2集積回路47,48への電流の供給を停止する。また報知手段86は、ローレベルの報知信号を受信すると、スイッチング素子88のエミッタ−コレクタ間を導通状態にし、報知素子89の発光させ、電源回路42からの電流の供給が停止していることを報知する。   When a high level abnormality detection signal is input to the set terminal, the stop determination circuit 79 transmits a high level stop signal from the non-inverted output terminal to the stop means 85 via the resistor 87, and from the inverted output terminal. A low level notification signal is transmitted to the notification means 86 via the resistor 92. The stop signal and the notification signal are current signals. When this high level stop signal is input, the stop means 85 makes the collector and the emitter conductive, and grounds the output terminal of the comparator 53. As a result, the stopping means 85 prevents transmission of the open / close signal from the comparator 53 to the base of the transistor 49. The emitter-collector of the transistor 49 becomes non-conductive, and current supply from the power supply circuit 42 to the first and second integrated circuits 47 and 48 is blocked. In this way, the stopping unit 85 stops the supply of current from the power supply circuit 41 to the first and second integrated circuits 47 and 48. Further, when the notification means 86 receives the low level notification signal, the notification device 89 makes the emitter-collector of the switching element 88 conductive, causes the notification element 89 to emit light, and stops supplying the current from the power supply circuit 42. Inform.

供給が停止した後、リセットボタンまたは電源スイッチが操作されると、電源判定回路76からリセット検出回路78にハイレベルの電源信号が伝送され、解除ボタンが操作されると、解除信号発信回路77からリセット検出回路78にハイレベルの解除信号が伝送される。リセット検出回路は、ハイレベルの電源信号および解除信号の少なくともいずれか一方が入力されると、停止判定回路79のセット端子にハイレベルのリセット信号を伝送する。リセット信号は、電圧の信号である。停止判定回路79は、リセット端子にハイレベルのリセット信号が入力されると、停止判定回路79の非反転入力端子から停止手段85にローレベルの停止信号が伝送され、反転入力端子から報知手段86にハイレベルの報知信号が伝送される。停止手段85は、ローレベルの停止信号が入力されると、エミッタ−コレクタ間を非導通状態にし、電源回路41からの直流電流の供給を再開させる。また報知手段85は、ハイレベルの停止信号が入力されると、スイッチング素子88のエミッタ−コレクタ間が非導通状態になる。これによって報知素子89を発光が阻止され、電源回路41からの電流の供給がされていることを報知する。   When the reset button or the power switch is operated after the supply is stopped, a high-level power signal is transmitted from the power determination circuit 76 to the reset detection circuit 78, and when the release button is operated, the release signal transmission circuit 77 A high level release signal is transmitted to the reset detection circuit 78. The reset detection circuit transmits a high-level reset signal to the set terminal of the stop determination circuit 79 when at least one of a high-level power supply signal and a release signal is input. The reset signal is a voltage signal. When a high-level reset signal is input to the reset terminal, the stop determination circuit 79 transmits a low-level stop signal from the non-inverting input terminal of the stop determination circuit 79 to the stop means 85 and notifies the informing means 86 from the inverting input terminal. A high level notification signal is transmitted. When a low-level stop signal is input, the stop unit 85 brings the emitter and collector into a non-conductive state and restarts the supply of the direct current from the power supply circuit 41. In addition, when a high-level stop signal is input to the notification unit 85, the emitter and collector of the switching element 88 become non-conductive. As a result, the notification element 89 is prevented from emitting light, and a notification is given that current is being supplied from the power supply circuit 41.

また異常検出回路75は、第2印加電圧V5が許容電圧範囲内である場合、第1許容電圧比較回路73からローレベルの第1異常信号が伝送され、第2許容電圧比較回路74からローレベルの第2異常信号が伝送される。これによって異常検出回路75は、第2印加電圧V5が許容電圧範囲内であると判定し、第2集積回路48が正常に動作可能であると判定する。このように判定すると、異常検出回路75は、停止判定回路79にローレベルの異常検出信号を伝送する。さらに電源回路41からの直流電流の供給が停止すると、異常検出回路75は、ローレベルの異常検出信号を停止判定回路79のセット端子に伝送する。また解除ボタン、リセットボタンおよび電源ボタンが操作されない状態では、リセット検出回路78は、ローレベルのリセット信号を停止判定回路79のリセット端子に伝送する。   Further, the abnormality detection circuit 75 transmits a low-level first abnormality signal from the first allowable voltage comparison circuit 73 and transmits a low level from the second allowable voltage comparison circuit 74 when the second applied voltage V5 is within the allowable voltage range. The second abnormal signal is transmitted. Accordingly, the abnormality detection circuit 75 determines that the second applied voltage V5 is within the allowable voltage range, and determines that the second integrated circuit 48 can operate normally. If determined in this way, the abnormality detection circuit 75 transmits a low-level abnormality detection signal to the stop determination circuit 79. Further, when the supply of the direct current from the power supply circuit 41 is stopped, the abnormality detection circuit 75 transmits a low-level abnormality detection signal to the set terminal of the stop determination circuit 79. When the release button, the reset button, and the power button are not operated, the reset detection circuit 78 transmits a low level reset signal to the reset terminal of the stop determination circuit 79.

停止判定回路79は、セット端子にローレベルの異常検出信号が入力され、かつリセット端子にローレベルのリセット信号が入力されると、反転入力端子および非反転入力端子から出力される信号の伝送を継続する。すなわち電源回路41からの電流の供給が停止されている状態では、解除ボタン、リセットボタンまたは電源スイッチを押されないと、
電流の供給が停止されている状態が継続する。また電源回路41からの電流が供給されている状態では、第2印加電圧V5が許容電圧範囲内であれば、電源回路41からの電流の供給が継続される。このように異常停止回路44によって、第2印加電圧V5が許容電圧範囲内か否かを判定し、第2集積回路47に許容電圧範囲外の電圧が印可されることを防ぐ。
When a low level abnormality detection signal is input to the set terminal and a low level reset signal is input to the reset terminal, the stop determination circuit 79 transmits a signal output from the inverting input terminal and the non-inverting input terminal. continue. That is, when the supply of current from the power supply circuit 41 is stopped, the release button, the reset button or the power switch is not pressed.
The state where the supply of current is stopped continues. In the state where the current from the power supply circuit 41 is supplied, the supply of current from the power supply circuit 41 is continued if the second applied voltage V5 is within the allowable voltage range. In this way, the abnormal stop circuit 44 determines whether or not the second applied voltage V5 is within the allowable voltage range, and prevents the second integrated circuit 47 from being applied with a voltage outside the allowable voltage range.

以下では、このように構成される電源装置41が奏する効果について説明する。本実施の形態の電源装置41によれば、トランジスタ49によって直流電流を供給電圧V2に降圧して、第1および第2集積回路48,49に供給できる。第1および第2集積回路47,48が電源回路42に直列に電気的に接続されているので、各集積回路47,48に規定電圧VIC1,VIC2をそれぞれ印加するために、電源回路41から第1および第2集積回路47,48に供給すべき直流電流の供給電圧V2は、第1および第2集積回路47,48の規定電圧VIC1,VIC2の総和となる。したがって従来の第2の技術の電源装置21のように、第1および第2集積回路25,26が並列に接続されている場合に比べて、電源回路41が降圧すべき電圧を小さくすることができ、トランジスタ49での電力消費量を小さくすることができる。これによって電源電圧V0の利用効率を向上させることができる。またトランジスタ49は、消費された電力が熱に変換するけれども、消費電力が低減できるので、電源回路42の発熱量を抑えることができ、電源回路42を備える装置の温度上昇を抑えることができる。これによって電源回路42を冷却させるための冷却装置を従来より小形化することができる。 Below, the effect which the power supply device 41 comprised in this way has is demonstrated. According to the power supply device 41 of the present embodiment, the direct current can be stepped down to the supply voltage V2 by the transistor 49 and supplied to the first and second integrated circuits 48 and 49. Since the first and second integrated circuits 47 and 48 are electrically connected in series to the power supply circuit 42, the power supply circuit 41 is used to apply the prescribed voltages V IC1 and V IC2 to the integrated circuits 47 and 48, respectively. The supply voltage V2 of the direct current to be supplied to the first and second integrated circuits 47 and 48 is the sum of the prescribed voltages V IC1 and V IC2 of the first and second integrated circuits 47 and 48. Therefore, as compared with the case where the first and second integrated circuits 25 and 26 are connected in parallel as in the power supply device 21 of the conventional second technology, the voltage to be stepped down by the power supply circuit 41 can be reduced. Thus, power consumption in the transistor 49 can be reduced. As a result, the utilization efficiency of the power supply voltage V0 can be improved. The transistor 49 converts consumed power into heat, but can reduce power consumption. Therefore, the amount of heat generated by the power supply circuit 42 can be suppressed, and an increase in temperature of a device including the power supply circuit 42 can be suppressed. As a result, a cooling device for cooling the power supply circuit 42 can be made smaller than before.

本実施の形態の電源装置41によれば、トランジスタ49によって直流電流を供給電圧に降圧して、第1および第2集積回路47,48に供給できる。第1および第2集積回路47,48が電源回路42に直列に電気的に接続されているので、各集積回路47,48に規定電圧VIC1,VIC2をそれぞれ印加するために、電源回路42から第1および第2集積回路47,48に供給すべき直流電流の供給電圧V2は、各集積回路47,48の規定電圧VIC1,VIC2の総和となる。したがって従来の第2の技術の電源装置21のように、第1および第2集積回路25,26が並列に接続されている場合に比べて、電源回路42が降圧すべき電圧を小さくすることができ、トランジスタ49での電力消費量を小さくすることができる。これによって電源電圧V0の利用効率を向上させることができる。またトランジスタ49によって消費された電力が熱に変換されるけれども、消費電力が低減されているので、電源回路42の発熱量を抑えることができ、電源回路42を備える装置の温度上昇を抑えることができる。 According to the power supply device 41 of the present embodiment, the direct current can be stepped down to the supply voltage by the transistor 49 and supplied to the first and second integrated circuits 47 and 48. Since the first and second integrated circuits 47 and 48 are electrically connected in series to the power supply circuit 42, the power supply circuit 42 is used to apply the specified voltages V IC1 and V IC2 to the integrated circuits 47 and 48, respectively. The supply voltage V2 of the direct current to be supplied to the first and second integrated circuits 47 and 48 is the sum of the prescribed voltages V IC1 and V IC2 of the integrated circuits 47 and 48. Therefore, as compared with the case where the first and second integrated circuits 25 and 26 are connected in parallel as in the power supply device 21 according to the conventional second technique, the voltage to be stepped down by the power supply circuit 42 can be reduced. Thus, power consumption in the transistor 49 can be reduced. As a result, the utilization efficiency of the power supply voltage V0 can be improved. Further, although the power consumed by the transistor 49 is converted into heat, since the power consumption is reduced, the amount of heat generated by the power supply circuit 42 can be suppressed, and the temperature rise of the device including the power supply circuit 42 can be suppressed. it can.

また比較回路63が、検出導電路62によって検出された第2印加電圧V5と、第2集積回路48の規定電圧VIC2とを比較し、比較回路63の比較結果に基づいて、第1および第2分流回路64,65によって、第2印加電圧V5を規定電圧VIC2に制御する。これによって第1印加電圧V4が変動しても、第2集積回路48に規定電圧VIC2を印加することができ、第1および第2集積回路47,48が電源回路42に直列に電気的に接続されても、第2集積回路48に安定して規定電圧VIC2を印加し、安定して動作させることができる。 Further, the comparison circuit 63 compares the second applied voltage V5 detected by the detection conductive path 62 with the specified voltage V IC2 of the second integrated circuit 48, and based on the comparison result of the comparison circuit 63, the first and first voltages are compared. The second applied voltage V5 is controlled to the specified voltage V IC2 by the two shunt circuits 64 and 65. As a result, even if the first applied voltage V4 fluctuates, the specified voltage V IC2 can be applied to the second integrated circuit 48, and the first and second integrated circuits 47 and 48 are electrically connected in series to the power supply circuit 42. Even if connected, the specified voltage V IC2 can be stably applied to the second integrated circuit 48 to stably operate.

本実施の形態の電源装置41によれば、比較回路63の比較結果に基づいて、第2分流回路65が分流する直流電流の電流値を変更できる。これによって第2集積回路48に印加される第2印加電圧V5を変更することができ、第2印加電圧V5を規定電圧VIC2に制御することが実現できる。第2印加電圧V5を規定電圧VIC2に制御することによって、第2集積回路48を安定して動作させることができるとともに、規定電圧VIC2より高い電圧が第2集積回路48に印加されて故障することを防止できる。 According to the power supply device 41 of the present embodiment, the current value of the direct current divided by the second shunt circuit 65 can be changed based on the comparison result of the comparison circuit 63. As a result, the second applied voltage V5 applied to the second integrated circuit 48 can be changed, and the second applied voltage V5 can be controlled to the specified voltage V IC2 . By controlling the second applied voltage V5 to the specified voltage V IC2 , the second integrated circuit 48 can be stably operated, and a voltage higher than the specified voltage V IC2 is applied to the second integrated circuit 48 and malfunctions. Can be prevented.

本実施の形態の電源装置41によれば、第2集積回路48に印加される第2印加電圧V5がその規定電圧VIC2より小さくなると、第1分流回路64によって第2集積回路48に供給する直流電流の電流値を増加させ、第2分流回路65によって分流する直流電流の電流値を減少させて、第2集積回路48に印加される第2印加電圧V5を上昇させる。また第2集積回路48に印加される第2印加電圧V5がその規定電圧VIC2より大きくなると、第1分流回路64によって第2集積回路48に供給する直流電流の電流値を減少させ、第2分流回路65によって分流する直流電流の電流値を増加させて、第2集積回路48に印加される第2印加電圧V5を降下させる。これによって第2集積回路48に印加される第2印加電圧V5を規定電圧VIC2に制御することができ、第2集積回路48に安定して規定電圧VIC2を印加させることができる。また第2集積回路48に規定電圧VIC2より高い電圧が印加されて、第2集積回路48が故障することを防止できる。 According to the power supply device 41 of the present embodiment, when the second applied voltage V5 applied to the second integrated circuit 48 becomes smaller than the specified voltage V IC2 , the first shunt circuit 64 supplies the second integrated voltage 48 to the second integrated circuit 48. The current value of the DC current is increased, the current value of the DC current shunted by the second shunt circuit 65 is decreased, and the second applied voltage V5 applied to the second integrated circuit 48 is increased. When the second applied voltage V5 applied to the second integrated circuit 48 becomes larger than the specified voltage V IC2 , the current value of the direct current supplied to the second integrated circuit 48 by the first shunt circuit 64 is decreased, and the second The current value of the direct current shunted by the shunt circuit 65 is increased, and the second applied voltage V5 applied to the second integrated circuit 48 is lowered. This second integrated circuit can control the second applied voltage V5 applied to the specified voltage V IC 2 to 48, it can be stably to apply a prescribed voltage V IC 2 to the second integrated circuit 48. In addition, it is possible to prevent the second integrated circuit 48 from being damaged by applying a voltage higher than the specified voltage V IC2 to the second integrated circuit 48.

本実施の形態の電源装置41によれば、異常検出回路75が、第2集積回路48に印加される第2印加電圧V5が許容電圧範囲内に含まれないと判定すると、停止手段85によって電源回路42から第1および第2集積回路47,48への直流電流の供給を停止させる。これによって各集積回路47,48に異常に高い電圧が印加されている状態が継続することを防ぐことができ、このような異常に高い電圧が継続して印加されることによって集積回路が故障することを防ぐことができる。   According to the power supply device 41 of the present embodiment, when the abnormality detection circuit 75 determines that the second applied voltage V5 applied to the second integrated circuit 48 is not included in the allowable voltage range, the power is stopped by the stop unit 85. The supply of direct current from the circuit 42 to the first and second integrated circuits 47 and 48 is stopped. As a result, it is possible to prevent a state in which an abnormally high voltage is being applied to each of the integrated circuits 47 and 48 from being continued, and the integrated circuit fails due to such an abnormally high voltage being continuously applied. Can be prevented.

本実施の形態の電源装置41によれば、インピーダンスがより低い第2集積回路48を接地側に配置することによって、ノイズの発生を抑制する。これによって電子部品に安定して規定電圧VIC2を印加させることができる。 According to the power supply device 41 of the present embodiment, noise generation is suppressed by arranging the second integrated circuit 48 having a lower impedance on the ground side. As a result, the specified voltage V IC2 can be stably applied to the electronic component.

本実施の形態の電源装置41によれば、トランジスタ49で消費すべき電力が小さくできるとともに、各集積回路48,47に安定して規定電圧VIC1,VIC2を印加することができる電源装置を実現することができる。 According to the power supply device 41 of the present embodiment, a power supply device that can reduce the power consumed by the transistor 49 and can stably apply the specified voltages V IC1 and V IC2 to the integrated circuits 48 and 47 is provided. Can be realized.

本実施の形態の電源装置41によれば、ノイズの発生を防止しつつ、トランジスタ49で消費される電力を低減されている電源装置41を備える電子機器40を実現することができる。   According to the power supply device 41 of the present embodiment, it is possible to realize the electronic device 40 including the power supply device 41 in which the power consumed by the transistor 49 is reduced while preventing the generation of noise.

本実施の形態の電源装置41によれば、電源回路42のトランジスタ49で消費する電力を減少し、電源回路42での発熱量を減少できる。具体的に説明すると、従来の第2の技術のように並列に接続されている場合、電源回路22のトランジスタ27で消費される電力W11は、
11=(12−3.3)×I1=8.7×I1 …(1)
である。電力W11は、電源電圧V0と第1集積回路25の規定電圧VIC1との差にトランジスタ11のエミッタ−コレクタ間を流れる電流、具体的には第1集積回路25の定格電流I1を掛け合わした値である。同様に、電源回路23のトランジスタ27で消費される電力W12は、
11=(12−1.5)×I2=11.5×I2 …(2)
である。電力W11は、電源電圧V0と第2集積回路26の規定電圧VIC2との差にトランジスタ27のエミッタ−コレクタ間を流れる電流、具体的には第2集積回路26の定格電流I2を掛け合わした値である。したがって電源装置21の電源回路22,23で消費される総消費電力W1は、
1=8.7×I1+11.5×I2 …(3)
であり、I1=I2の場合、総消費電力W1は、
1=19.2×I1 …(4)
である。
According to the power supply device 41 of the present embodiment, the power consumed by the transistor 49 of the power supply circuit 42 can be reduced, and the amount of heat generated in the power supply circuit 42 can be reduced. Specifically, when connected in parallel as in the conventional second technique, the power W 11 consumed by the transistor 27 of the power supply circuit 22 is:
W 11 = (12-3.3) × I1 = 8.7 × I1 (1)
It is. The power W 11 is obtained by multiplying the difference between the power supply voltage V 0 and the specified voltage V IC1 of the first integrated circuit 25 by the current flowing between the emitter and collector of the transistor 11, specifically, the rated current I 1 of the first integrated circuit 25. Value. Similarly, the power W 12 consumed by the transistor 27 of the power supply circuit 23 is
W 11 = (12−1.5) × I2 = 11.5 × I2 (2)
It is. The power W 11 is obtained by multiplying the difference between the power supply voltage V 0 and the specified voltage V IC2 of the second integrated circuit 26 by the current flowing between the emitter and collector of the transistor 27, specifically, the rated current I 2 of the second integrated circuit 26. Value. Therefore, the total power consumption W 1 consumed by the power supply circuits 22 and 23 of the power supply device 21 is
W 1 = 8.7 × I1 + 11.5 × I2 (3)
, And the case of I1 = I2, the total power consumption W 1 is,
W 1 = 19.2 × I1 (4)
It is.

これに対してトランジスタ49で消費される電力は、電源電圧V0から供給電圧V2に降圧する際に消費される電力W2であり、電力W2は、
2=(12−3.3−1.5)×I3=7.2×I3 …(5)
である。電力W2は、電源電圧V0と第1および第2集積回路47,48の規定電圧VIC1,VIC2との差にトランジスタ49のエミッタ−コレクタ間を流れる電流、具体的には第1および第2集積回路47,48の定格電流I3を掛け合わした値である。したがって本実施の形態の電源装置41で消費される電力W2は、従来の技術の電源装置21で消費される電力W1より小さい。また電源装置21,41では、電力を消費する際、消費された電力がトランジスタによって熱に変換されるので、電力の消費量が小さい本実施の形態の電源装置41がより発熱量を小さくできる。
On the other hand, the power consumed by the transistor 49 is the power W 2 consumed when stepping down from the power supply voltage V0 to the supply voltage V2, and the power W 2 is
W 2 = (12-3.3-1.5) × I3 = 7.2 × I3 (5)
It is. The power W 2 is a current flowing between the emitter and the collector of the transistor 49, specifically, the first and second currents, which is the difference between the power supply voltage V0 and the prescribed voltages V IC1 and V IC2 of the first and second integrated circuits 47 and 48. 2 The value obtained by multiplying the rated current I3 of the integrated circuits 47 and 48. Therefore, the power W 2 consumed by the power supply device 41 of the present embodiment is smaller than the power W 1 consumed by the conventional power supply device 21. Further, in the power supply devices 21 and 41, when the power is consumed, the consumed power is converted into heat by the transistor. Therefore, the power supply device 41 of the present embodiment having a small power consumption can further reduce the heat generation amount.

本実施の形態の電源装置41によれば、従来の第2の技術の電源装置21に対して電力効率が高く、電力が効率よく利用されている。具体的に説明すると、従来の第2の技術の電源装置21では、電源から供給される電力W1tは、
1t=12×I1+12×I2 …(6)
であり、I1=I2の場合、電力W1tは、
1t=24×I1 …(7)
である。電源装置21の電力効率η1は、
η1=(24×I1−19.2×I1)/(24×I1)×100
=20% …(8)
である。電力効率η1は、第1および第2集積回路25,26で消費される電力を、電源から供給される電力で除したものの百分率である。
According to the power supply device 41 of the present embodiment, the power efficiency is higher than that of the conventional power supply device 21 of the second technology, and the power is efficiently used. Specifically, in the power supply device 21 of the conventional second technology, the power W 1t supplied from the power supply is
W 1t = 12 × I1 + 12 × I2 (6)
And when I1 = I2, the power W 1t is
W 1t = 24 × I1 (7)
It is. The power efficiency η 1 of the power supply device 21 is
η 1 = (24 × I1-19.2 × I1) / (24 × I1) × 100
= 20% (8)
It is. The power efficiency η 1 is a percentage of the power consumed by the first and second integrated circuits 25 and 26 divided by the power supplied from the power source.

これに対して本実施の形態の電源装置41では、電源46から供給される電力W2tは、
2t=12×I3
である。電源装置41の電力効率η2は、
η2=(12×I3−7.2×I3)/(12×I3)×100
=40% …(9)
である。電力効率η2は、第1および第2集積回路47,48で消費される電力を、電源から供給される電力で除したものの百分率である。このように本実施の形態の電源装置41の電力効率η2は、従来の第2の技術の電源装置21の電力効率η1より高く、電力の利用効率が高い。
On the other hand, in the power supply device 41 of the present embodiment, the power W 2t supplied from the power supply 46 is
W 2t = 12 × I3
It is. The power efficiency η 2 of the power supply device 41 is
η 2 = (12 × I3−7.2 × I3) / (12 × I3) × 100
= 40% (9)
It is. The power efficiency η 2 is a percentage obtained by dividing the power consumed by the first and second integrated circuits 47 and 48 by the power supplied from the power source. Thus, the power efficiency η 2 of the power supply device 41 of the present embodiment is higher than the power efficiency η 1 of the power supply device 21 of the conventional second technology, and the power use efficiency is high.

また本実施の形態の電源装置41によれば、トランジスタ49によって電力を消費することによって、電源電圧V0を供給電圧V2に降圧している。したがって従来の第1の技術の電源装置1のように、電源電圧V0を供給電圧V2に降圧する際、ノイズが発生せず、このノイズに起因する第1および第2集積回路47,48の誤作動を防止できる。   Further, according to the power supply device 41 of the present embodiment, the power supply voltage V0 is stepped down to the supply voltage V2 by consuming power by the transistor 49. Therefore, when the power supply voltage V0 is stepped down to the supply voltage V2 as in the conventional power supply device 1 of the first technology, no noise is generated, and the first and second integrated circuits 47 and 48 caused by this noise are erroneous. Operation can be prevented.

また本実施の形態の電源装置41によれば、比較回路63によって第1分流回路64および第2分流回路65が制御されている。つまり1つの比較回路63によって、第2集積回路48に対する直流電流の供給および分流を制御することができる。1つの比較回路63で制御することによって、各分流回路64,65に電流制御信号を伝送する際、電流制御信号の出力のタイミングを一致させることができ、第2集積回路48に対する直流電流の供給および分流させるタイミングのばらつきを抑制できる。これによって第2集積回路48に安定した規定電圧VIC2を印加できる。さらに1つの比較回路63によって制御するので、電源装置の構成を簡単にすることができ、製造コストを低減することができる。 Further, according to the power supply device 41 of the present embodiment, the first shunt circuit 64 and the second shunt circuit 65 are controlled by the comparison circuit 63. That is, the supply and shunting of the direct current to the second integrated circuit 48 can be controlled by the single comparison circuit 63. By controlling with one comparator circuit 63, when the current control signal is transmitted to each of the shunt circuits 64 and 65, the output timing of the current control signal can be matched, and the direct current is supplied to the second integrated circuit 48. In addition, it is possible to suppress variations in the timing of diversion. As a result, a stable specified voltage V IC2 can be applied to the second integrated circuit 48. Further, since the control is performed by one comparison circuit 63, the configuration of the power supply device can be simplified, and the manufacturing cost can be reduced.

また本実施の形態の電源装置41によれば、第1分流回路64は、第1集積回路47に対して分流回路の役割を果たし、第2集積回路48に対して供給回路の役割を果たす。したがって部品点数を低減でき、電源装置41の構成を簡単化でき、製造コストを低減できる。さらに第1および第2集積回路47,48が直列に電気的に接続されているので、第1分流回路64を流れる直流電流の電流値を制御することによって、第1集積回路47に印加される第1印加電圧V4を制御するとともに、第2集積回路48に印加される第2印加電圧V5を制御することができる。   Further, according to the power supply device 41 of the present embodiment, the first shunt circuit 64 serves as a shunt circuit for the first integrated circuit 47 and serves as a supply circuit for the second integrated circuit 48. Therefore, the number of parts can be reduced, the configuration of the power supply device 41 can be simplified, and the manufacturing cost can be reduced. Further, since the first and second integrated circuits 47 and 48 are electrically connected in series, the current value of the direct current flowing through the first shunt circuit 64 is controlled to be applied to the first integrated circuit 47. The first applied voltage V4 can be controlled, and the second applied voltage V5 applied to the second integrated circuit 48 can be controlled.

また本実施の形態の電源装置41によれば、電源回路42を集積回路47,48毎に設ける必要がなく、電源装置41の構造を簡単にすることができる。これによって電源装置の製造コストを低減することができる。   Further, according to the power supply device 41 of the present embodiment, it is not necessary to provide the power supply circuit 42 for each of the integrated circuits 47 and 48, and the structure of the power supply device 41 can be simplified. As a result, the manufacturing cost of the power supply device can be reduced.

また本実施の形態の電源装置41によれば、報知素子89によって、電源回路42からの直流電流の供給が停止していることを報知する。これによって第2集積回路48に許容電圧範囲外の電圧が印加されたことを、使用者に報知することができる。これによってたとえば第1および第2集積回路47,48のいずれかが断線などしていることを使用者に報知することができる。   Further, according to the power supply device 41 of the present embodiment, the notification element 89 notifies that the supply of direct current from the power supply circuit 42 is stopped. As a result, the user can be notified that a voltage outside the allowable voltage range has been applied to the second integrated circuit 48. Accordingly, for example, it is possible to notify the user that one of the first and second integrated circuits 47 and 48 is disconnected.

本実施の形態の電源装置41によれば、第1分流回路64によって、第2分流回路65と同様の効果を奏する。これによって各集積回路47,48に印加される第1および第2印加電圧V4,V5を規定電圧VIC1、VIC2に制御することができる。 According to the power supply device 41 of the present embodiment, the first shunt circuit 64 provides the same effect as the second shunt circuit 65. Thus, the first and second applied voltages V4 and V5 applied to the integrated circuits 47 and 48 can be controlled to the specified voltages V IC1 and V IC2 .

図2は、本発明の実施の第2の形態の電源装置41Aを示す回路図である。実施の第2の形態の電源装置41Aは、実施の第1の形態の電源装置41と構成が類似している。したがって実施の第2の形態の電源装置41Aについて、実施の第1の形態の電源装置41と異なる点について説明し、同一の構成については同一の符号を付してその説明を省略する。電源装置41Aは、実施の第1の形態の電源装置41に対して、さらに電源投入順序制御手段101が設けられ、異常停止回路44が省かれている。ただし電源装置41Aに異常停止回路44が設けられてもよく、設けられる場合は、実施の第1の形態の電源装置41と同様の構成である。   FIG. 2 is a circuit diagram showing a power supply device 41A according to the second embodiment of the present invention. The power supply device 41A according to the second embodiment is similar in configuration to the power supply device 41 according to the first embodiment. Therefore, the power supply device 41A according to the second embodiment will be described with respect to differences from the power supply device 41 according to the first embodiment, and the same components will be denoted by the same reference numerals and description thereof will be omitted. The power supply device 41A is further provided with a power-on sequence control means 101 and the abnormal stop circuit 44 is omitted from the power supply device 41 of the first embodiment. However, the abnormal stop circuit 44 may be provided in the power supply device 41A, and when provided, the configuration is the same as that of the power supply device 41 of the first embodiment.

電源投入順序制御手段101には、第1供給停止素子102と第2供給停止素子103と電源投入順序制御回路104とが含まれる。第1供給停止素子102は、pnp型トランジスタで構成され、主導電路第2部分45bと第1集積回路47との間に介在している。第1供給停止素子102は、エミッタが主導電路第2部分45bに電気的に接続され、コレクタが第1集積回路47に電気的に接続されている。第2供給停止素子103は、pnp型トランジスタで構成され、第1および第2集積回路47,48の間に介在している。さらに具体的に説明すると、第2供給停止素子103は、第1検出導電路62と第2集積回路48との間に介在している。第2供給停止素子103は、エミッタが第1集積回路47に電気的に接続され、コレクタが第2集積回路48に電気的に接続されている。第1および第2供給停止素子102,103が供給停止手段に相当する。   The power-on sequence control means 101 includes a first supply stop element 102, a second supply stop element 103, and a power-on order control circuit 104. The first supply stop element 102 is composed of a pnp transistor, and is interposed between the main conductive path second portion 45 b and the first integrated circuit 47. The first supply stop element 102 has an emitter electrically connected to the main conductive path second portion 45 b and a collector electrically connected to the first integrated circuit 47. The second supply stop element 103 is composed of a pnp transistor, and is interposed between the first and second integrated circuits 47 and 48. More specifically, the second supply stop element 103 is interposed between the first detection conductive path 62 and the second integrated circuit 48. The second supply stop element 103 has an emitter electrically connected to the first integrated circuit 47 and a collector electrically connected to the second integrated circuit 48. The first and second supply stop elements 102 and 103 correspond to supply stop means.

電源投入順序制御回路104は、電源装置41を備える電子機器40の電源スイッチを操作して電力を供給する際、予め定められる順序で第1および第2集積回路47,48に第1および第2印加電圧V4,V5をそれぞれ印加し、前記電子機器40の電源スイッチを操作し電力供給を停止する際、予め定められる順序で第1および第2集積回路47,48にそれぞれ印加される第1および第2印加電圧V4,V5を停止させるための回路である。本実施の形態において、電源投入順序制御回路104には、第1集積回路47、第2集積回路48の順で電圧を印加させ、第1集積回路47、第2集積回路48の順で印加される電圧を停止させる。ただしこのような順序に限定されない。電源投入順序制御回路102は、第1および第2供給停止素子102,103のベースにそれぞれ電気的に接続されている。   The power-on sequence control circuit 104 operates the power switch of the electronic device 40 including the power supply device 41 to supply power to the first and second integrated circuits 47 and 48 in a predetermined order. When the application voltages V4 and V5 are respectively applied and the power supply switch of the electronic device 40 is operated to stop the power supply, the first and second integrated circuits 47 and 48 are applied to the first and second integrated circuits 47 and 48, respectively, in a predetermined order. This is a circuit for stopping the second applied voltages V4 and V5. In the present embodiment, a voltage is applied to the power-on sequence control circuit 104 in the order of the first integrated circuit 47 and the second integrated circuit 48, and is applied in the order of the first integrated circuit 47 and the second integrated circuit 48. Stop the voltage. However, it is not limited to such an order. The power-on sequence control circuit 102 is electrically connected to the bases of the first and second supply stop elements 102 and 103, respectively.

以下、電源投入順序制御回路104によって、予め定められる順序で電圧を印加する場合の電源装置41の動作について説明する。電源装置41Aを備える電子機器40の電源が投入されると、電源投入順序制御回路104は、第1供給停止素子102のベースにローレベルの第1供給停止信号を伝送し、第2供給停止素子103のベースにハイレベルの第2供給停止信号を伝送する。第1および第2供給停止信号は、電流の信号である。これによって第1供給停止素子102は、そのエミッタ−コレクタ間が導通状態になり、第2供給停止素子103は、そのエミッタ−コレクタ間が非導通状態になる。この際、第2集積回路48に供給すべき直流電流は、第2分流回路65を流れる、すなわち第2分流回路65に転流される。これによって第1集積回路47にだけ電圧を印加させることができる。   Hereinafter, the operation of the power supply device 41 when the power-on sequence control circuit 104 applies voltages in a predetermined order will be described. When the electronic device 40 including the power supply device 41A is turned on, the power-on sequence control circuit 104 transmits a low-level first supply stop signal to the base of the first supply stop element 102, and the second supply stop element A high-level second supply stop signal is transmitted to the base 103. The first and second supply stop signals are current signals. As a result, the first supply stop element 102 becomes conductive between its emitter and collector, and the second supply stop element 103 becomes non-conductive between its emitter and collector. At this time, the direct current to be supplied to the second integrated circuit 48 flows through the second shunt circuit 65, that is, is commutated to the second shunt circuit 65. As a result, a voltage can be applied only to the first integrated circuit 47.

次に電源投入順序制御回路104は、第2供給停止素子103にもローレベルの第2供給停止信号を伝送する。これによって第2供給停止素子103は、そのエミッタ−コレクタ間が導通状態になり、第2集積回路48に直流電流が供給される。このようにして電源投入順序制御回路104は、予め定められた順序で第1および第2集積回路47,48を動作させる。   Next, the power-on sequence control circuit 104 also transmits a low-level second supply stop signal to the second supply stop element 103. As a result, the second supply stop element 103 becomes conductive between its emitter and collector, and a direct current is supplied to the second integrated circuit 48. In this way, the power-on sequence control circuit 104 operates the first and second integrated circuits 47 and 48 in a predetermined order.

次に電源投入順序制御回路104によって、予め定められる順序で電圧を停止する場合の電源装置41の動作について説明する。電源装置41Aを備える電子機器40の電源が落とされると、電源投入順序制御回路104は、第1供給停止素子102のベースにハイレベルの第1供給停止信号を伝送し、第2供給停止素子103のベースにローレベルの第2供給停止信号を伝送する。これによって第1供給停止素子102は、そのエミッタ−コレクタ間が非導通状態になり、第2供給停止素子103は、そのエミッタ−コレクタ間が導通状態になる。この際、第2集積回路47と主導電路第2部分45bとは、第1分流回路64によって電気的に接続されている。これによって第1集積回路47に供給すべき直流電流を第1分流回路65に転流されて、第2集積回路48および第2分流回路65に流れる。これによって第1集積回路47に印加される電圧を停止し、第2集積回路47にだけ電圧を印加させることができる。   Next, the operation of the power supply device 41 when the power supply sequence control circuit 104 stops the voltage in a predetermined order will be described. When the electronic device 40 including the power supply device 41 </ b> A is powered off, the power-on sequence control circuit 104 transmits a high-level first supply stop signal to the base of the first supply stop element 102, and the second supply stop element 103. A low-level second supply stop signal is transmitted to the base of. As a result, the first supply stop element 102 becomes nonconductive between its emitter and collector, and the second supply stop element 103 becomes conductive between its emitter and collector. At this time, the second integrated circuit 47 and the main conductive path second portion 45 b are electrically connected by the first shunt circuit 64. As a result, a direct current to be supplied to the first integrated circuit 47 is commutated to the first shunt circuit 65 and flows to the second integrated circuit 48 and the second shunt circuit 65. As a result, the voltage applied to the first integrated circuit 47 can be stopped, and the voltage can be applied only to the second integrated circuit 47.

次に電源投入順序制御回路104は、第2供給停止素子103にもハイレベルの第2供給停止信号を伝送する。これによって第2供給停止素子103は、そのエミッタ−コレクタ間が非導通状態になり、第2集積回路48に直流電流の供給が停止され、第2集積回路48に印加される第2印加電圧V5が停止される。このようにして電源投入順序制御回路104は、予め定められた順序で第1および第2集積回路47,48に印加される第1および第2印加電圧V4,V5が停止される。   Next, the power-on sequence control circuit 104 also transmits a high-level second supply stop signal to the second supply stop element 103. As a result, the second supply stop element 103 becomes non-conductive between the emitter and the collector, the supply of DC current to the second integrated circuit 48 is stopped, and the second applied voltage V5 applied to the second integrated circuit 48. Is stopped. In this manner, the power-on sequence control circuit 104 stops the first and second applied voltages V4 and V5 applied to the first and second integrated circuits 47 and 48 in a predetermined order.

以下、このように構成される電源装置41Aが奏する効果について説明する。本実施の形態の電源装置41Aによれば、第2供給停止素子103によって第2集積回路48への直流電流の供給が停止されると、第2分流回路65によって、第2集積回路48に供給すべき直流電流を転流する。第1および第2集積回路47,48が直列に電気的に接続されているにもかかわらず、第2集積回路65への直流電流の供給を停止させても、第2分流回路65を用いて転流することによって、第1集積回路47に直流電流を供給することができる。これによってたとえば、第2集積回路48が第1集積回路47より先に電圧の印加を停止しても、第1集積回路47を安定して規定電圧VIC1を印加させることができる。第1供給停止素子103および第1分流回路64によっても同様の効果を奏する。 Hereinafter, the effect which power supply device 41A comprised in this way produces is explained. According to the power supply device 41A of the present embodiment, when the supply of DC current to the second integrated circuit 48 is stopped by the second supply stop element 103, the second shunt circuit 65 supplies the second integrated circuit 48 with the direct current. The direct current to be commutated is commutated. Even if the supply of the direct current to the second integrated circuit 65 is stopped even though the first and second integrated circuits 47 and 48 are electrically connected in series, the second shunt circuit 65 is used. The direct current can be supplied to the first integrated circuit 47 by the commutation. Thus, for example, even when the second integrated circuit 48 stops applying the voltage before the first integrated circuit 47, the first integrated circuit 47 can be stably applied with the specified voltage V IC1 . The first supply stop element 103 and the first shunt circuit 64 have the same effect.

また本実施の形態の電源装置41Aによれば、実施の第1の形態の電源装置41と同様の効果を奏する。   Further, according to the power supply device 41A of the present embodiment, the same effects as those of the power supply device 41 of the first embodiment are obtained.

図3は、本発明の実施の第3の形態の電源装置41Bを示す回路図である。実施の第3の形態の電源装置41Bは、実施の第1の形態の電源装置41に類似している。したがって実施の第3の形態の電源装置41Bについて、実施の第1の形態の電源装置41と異なる点について説明し、同一の構成については同一の符号を付し、その説明を省略する。電源装置41Bには、第1、第2および第3集積回路47,48,111が直列に電気的に接続されている。第3集積回路111は、第1集積回路47と主導電路第2部分45bとの間に介在している。第3集積回路111は、規定電圧VIC3が印加されると、動作可能に構成されている。規定電圧VIC3は、本実施の形態では5.0Vである。第3集積回路111も、第1および第2集積回路47,48と同様、たとえばマイクロプロセッサおよび半導体メモリである。ただし第3集積回路111も、またこれらに限定されるものでなく、複数の回路素子が組合させて形成されるものであればよい。 FIG. 3 is a circuit diagram showing a power supply device 41B according to the third embodiment of the present invention. The power supply device 41B according to the third embodiment is similar to the power supply device 41 according to the first embodiment. Therefore, the power supply device 41B according to the third embodiment will be described with respect to differences from the power supply device 41 according to the first embodiment, the same components will be denoted by the same reference numerals, and description thereof will be omitted. First, second, and third integrated circuits 47, 48, and 111 are electrically connected in series to the power supply device 41B. The third integrated circuit 111 is interposed between the first integrated circuit 47 and the main conductive path second portion 45b. The third integrated circuit 111 is configured to be operable when a specified voltage V IC3 is applied. The specified voltage V IC3 is 5.0 V in the present embodiment. Similarly to the first and second integrated circuits 47 and 48, the third integrated circuit 111 is, for example, a microprocessor and a semiconductor memory. However, the third integrated circuit 111 is not limited to these as long as it is formed by combining a plurality of circuit elements.

電源装置41Bは、2つの電圧制御回路43を備え、一方を一方の電圧制御回路43aとし、他方を他方の電圧制御回路43bとする。各電圧制御回路43a,43bのいずれの構成について説明しているのかを明確にするために、一方の電圧制御回路43の各構成については、符号に「a」を付し、他方の電圧制御回路43bの各構成については、符号に「b」を付して説明する。一方の電圧制御回路43aは、実施の第1の形態の電源装置41と同様に、第2集積回路48に印加される第2印加電圧V5を検出し、比較回路63a、第1分流回路64aおよび第2分流回路65aによって第2印加電圧V5を規定電圧VIC2に制御する。第1分流回路64aのコレクタは、第3検出導電路112を介して、第1集積回路47と第3集積回路111との間に電気的に接続されている。 The power supply device 41B includes two voltage control circuits 43, one of which is one voltage control circuit 43a and the other is the other voltage control circuit 43b. In order to clarify which configuration of each of the voltage control circuits 43a and 43b is described, each configuration of one voltage control circuit 43 is denoted by “a” and the other voltage control circuit. Each component of 43b will be described by adding “b” to the reference numeral. One voltage control circuit 43a detects the second applied voltage V5 applied to the second integrated circuit 48, similarly to the power supply device 41 of the first embodiment, and compares the comparison circuit 63a, the first shunt circuit 64a, and The second applied voltage V5 is controlled to the specified voltage V IC2 by the second shunt circuit 65a. The collector of the first shunt circuit 64 a is electrically connected between the first integrated circuit 47 and the third integrated circuit 111 via the third detection conductive path 112.

他方の電圧制御回路43bは、その第1分流回路64bのエミッタおよび第1分流回路64bの一端が導電路113を介して主導電路第2部分45bに電気的に接続されている。電圧制御回路43の第1検出導電路62に相当する第3検出導電路112は、一端が第1集積回路47と第3集積回路111との間に電気的に接続され、他端が比較回路63bの反転入力端子に電気的に接続されている。第1および第2分流回路64b,65bのエミッタは、第3検出導電路112に電気的に接続されている。また第2分流回路65bのコレクタは、第1検出導電路62に電気的に接続されている。   In the other voltage control circuit 43b, the emitter of the first shunt circuit 64b and one end of the first shunt circuit 64b are electrically connected to the main conductive path second portion 45b through the conductive path 113. One end of the third detection conductive path 112 corresponding to the first detection conductive path 62 of the voltage control circuit 43 is electrically connected between the first integrated circuit 47 and the third integrated circuit 111, and the other end is a comparison circuit. It is electrically connected to the inverting input terminal 63b. The emitters of the first and second shunt circuits 64 b and 65 b are electrically connected to the third detection conductive path 112. The collector of the second shunt circuit 65 b is electrically connected to the first detection conductive path 62.

電源装置41Bは、異常停止回路44が省かれている。ただし電源装置41Bに異常停止回路44を設けてもよく、この場合、第1集積回路47および第2集積回路48が各許容電圧範囲内の電圧がそれぞれ印加されているかを判定し、少なくともいずれか1つの電圧が許容電圧範囲外であれば、電源回路42から各集積回路47,48,111への直流電流の供給を停止させる。   In the power supply device 41B, the abnormal stop circuit 44 is omitted. However, the abnormal stop circuit 44 may be provided in the power supply device 41B. In this case, the first integrated circuit 47 and the second integrated circuit 48 determine whether a voltage within each allowable voltage range is applied, and at least one of them. If one voltage is outside the allowable voltage range, the supply of direct current from the power supply circuit 42 to each of the integrated circuits 47, 48, and 111 is stopped.

このようにして構成される電源装置41Bでは、実施の第1の形態の電源装置41に含まれる電圧制御回路43と同様に、一方の電圧制御回路43aによって、第1および第2集積回路47,48にそれぞれ印加される第1印加電圧V4および第2印加電圧V5を規定電圧VIC1,VIC2にそれぞれ制御する。さらに他方の電圧制御回路43bによって、第3および第1集積回路111,47にそれぞれ印加される第3印加電圧V11および第1印加電圧V4を規定電圧VIC3,VIC1に制御する。 In the power supply device 41B configured as described above, as with the voltage control circuit 43 included in the power supply device 41 of the first embodiment, the first and second integrated circuits 47, The first applied voltage V4 and the second applied voltage V5 applied to 48 are controlled to the specified voltages V IC1 and V IC2 , respectively. Further, the other applied voltage control circuit 43b controls the third applied voltage V11 and the first applied voltage V4 applied to the third and first integrated circuits 111 and 47, respectively, to the specified voltages V IC3 and V IC1 .

以下、このようにして構成される電源装置41Bが奏する効果について説明する。本実施の形態の電源装置41Bによれば、複数の集積回路47,48,111が直列に電気的に接続されても、実施の第1の形態の電源装置41と同様の効果を奏する。   Hereinafter, the effect which the power supply device 41B comprised in this way has is demonstrated. According to the power supply device 41B of the present embodiment, even if the plurality of integrated circuits 47, 48, and 111 are electrically connected in series, the same effect as the power supply device 41 of the first embodiment is obtained.

図4は、本発明の実施の第4の形態の電源装置41Cを示す回路図である。実施の第1〜第3の形態の電源装置41,41A,41Bでは、電源46として直流電流を供給可能なバッテリなどの電池が用いられているけれども、必ずしも電池に限定されない。図4に示すように、電源装置41Cでは、電源46として交流電流を供給可能な商用電源を用いられ、トランジスタ49と電源46との間に交流と直流に変換可能な交流直流変換回路(AC−DCコンバータ)115が設けられる。これによって商用電源でも用いることができ、汎用性の高い電源装置41を実現することができる。   FIG. 4 is a circuit diagram showing a power supply device 41C according to the fourth embodiment of the present invention. In the power supply devices 41, 41 </ b> A, and 41 </ b> B according to the first to third embodiments, a battery such as a battery capable of supplying a direct current is used as the power supply 46, but is not necessarily limited to the battery. As shown in FIG. 4, in the power supply device 41 </ b> C, a commercial power supply capable of supplying an alternating current is used as the power supply 46, and an AC / DC conversion circuit (AC−) capable of converting between alternating current and direct current between the transistor 49 and the power supply 46. DC converter) 115 is provided. Accordingly, a commercial power supply can be used, and a highly versatile power supply device 41 can be realized.

本実施の形態では、異常検出回路75およびリセット検出回路78が論理和演算回路に限定されず、否定論理和演算回路(NORゲート)であってもよい。また各コンパレータの出力端子に電気的に接続されている抵抗器は、これらの抵抗値を変えることによって、トランジスタに入力される信号の電流値を制御する。このような抵抗器を用いることによって、各トランジスタの導通状態を制御し、このエミッタ−コレクタ間を流れる電流の電流値を制御することができる。   In the present embodiment, the abnormality detection circuit 75 and the reset detection circuit 78 are not limited to the logical sum operation circuit, and may be a negative logical sum operation circuit (NOR gate). In addition, the resistor electrically connected to the output terminal of each comparator controls the current value of the signal input to the transistor by changing these resistance values. By using such a resistor, the conduction state of each transistor can be controlled, and the current value of the current flowing between the emitter and the collector can be controlled.

本実施の形態では、複数の集積回路が規定電圧が低いほうから順に接地側に電気的に接続されているけれども、必ずしもこのような順序に限定されない。また本実施の形態では、電子部品を集積回路として説明しているけれども、必ずしもこれに限定されない。電子部品は、抵抗器、コンデンサおよびコイルなどの回路素子であってもよく、また回路素子が複数組み合わされて構成される電子回路であってもよく、予め定められ規定電圧を印加すべき部品であればよい。また電子機器40は、ECUに限定されず、オーディオ機器、パーソナルコンピュータならびに電子レンジおよび冷蔵庫などの電化製品であってもよく、集積回路を複数備えるものであればよい。   In this embodiment, the plurality of integrated circuits are electrically connected to the ground side in order from the lowest specified voltage, but the order is not necessarily limited to this. In this embodiment, the electronic component is described as an integrated circuit. However, the present invention is not necessarily limited to this. The electronic component may be a circuit element such as a resistor, a capacitor, and a coil, or may be an electronic circuit configured by combining a plurality of circuit elements, and is a component to which a predetermined voltage is to be applied. I just need it. The electronic device 40 is not limited to the ECU, and may be an audio device, a personal computer, an electric appliance such as a microwave oven and a refrigerator, and may be any device provided with a plurality of integrated circuits.

本発明の実施の第1の形態である電源装置41を示す回路図である。It is a circuit diagram which shows the power supply device 41 which is the 1st Embodiment of this invention. 本発明の実施の第2の形態の電源装置41Aを示す回路図である。It is a circuit diagram which shows the power supply device 41A of the 2nd Embodiment of this invention. 本発明の実施の第3の形態の電源装置41Bを示す回路図である。It is a circuit diagram which shows the power supply device 41B of the 3rd Embodiment of this invention. 本発明の実施の第4の形態の電源装置41Cを示す回路図である。It is a circuit diagram which shows the power supply device 41C of the 4th Embodiment of this invention. 従来の第1の技術の電源装置1の回路図である。It is a circuit diagram of the power supply device 1 of the conventional 1st technique. 従来の第2の技術の電源装置21の回路図である。It is a circuit diagram of the power supply device 21 of the conventional 2nd technique.

符号の説明Explanation of symbols

40 電子装置
41 電源装置
42 電源回路
43 電圧制御回路
44 異常停止回路
47 第1集積回路
48 第2集積回路
49 トランジスタ
62 第1検出導電路
63 比較回路
64 第1分流回路
65 第2分流回路
72 第2検出導電路
79 停止判定回路
80 異常判定手段
102 第1供給停止回路
103 第2供給停止回路
111 第3集積回路
112 第3検出導電路
115 交流直流変換回路
40 Electronic Device 41 Power Supply Device 42 Power Supply Circuit 43 Voltage Control Circuit 44 Abnormal Stop Circuit 47 First Integrated Circuit 48 Second Integrated Circuit 49 Transistor 62 First Detection Conductive Path 63 Comparison Circuit 64 First Shunt Circuit 65 Second Shunt Circuit 72 Second 2 detection conductive path 79 stop determination circuit 80 abnormality determination means 102 first supply stop circuit 103 second supply stop circuit 111 third integrated circuit 112 third detection conductive path 115 AC / DC conversion circuit

Claims (8)

電力を消費して電圧を降圧する降圧素子によって、供給電圧に降圧して供給する電源回路であって、予め定められる規定電圧を印加すべき複数の電子部品が直列に電気的に接続される電源回路と、
一の電子部品に印加される電圧を検出するための検出手段と、
この検出された電圧と検出対象の電子部品の規定電圧とを比較する比較手段と、
比較手段の比較結果に基づいて、検出対象の電子部品に印加される電圧を前記規定電圧に制御する電圧制御手段とを含み、
電圧制御手段は、検出対象の電子部品に供給される直流電流を分流可能であり、比較手段の比較結果に基づいて、分流する直流電流の電流値を可変可能な分流回路を含むことを特徴とする電源装置。
A power supply circuit that steps down to a supply voltage and supplies a voltage by a step-down element that consumes power and steps down the voltage, and a power supply in which a plurality of electronic components to which a predetermined specified voltage is to be applied are electrically connected in series Circuit,
Detection means for detecting a voltage applied to one electronic component;
Comparing means for comparing the detected voltage with a specified voltage of the electronic component to be detected;
Voltage control means for controlling the voltage applied to the electronic component to be detected to the specified voltage based on the comparison result of the comparison means,
The voltage control means includes a shunt circuit capable of shunting a direct current supplied to the electronic component to be detected and capable of changing a current value of the shunted direct current based on a comparison result of the comparison means. Power supply.
電圧制御手段は、
検出対象の電子部品に直流電流を供給可能であり、比較手段の比較結果に基づいて、供給する直流電流の電流値を可変可能な供給回路をさらに備え、
比較手段が、検出された電圧が規定電圧未満であると判定すると、供給回路によって供給する直流電流の電流値を増加させ、分流回路によって分流する直流電流の電流値を減少させ、
比較手段が、検出された電圧が規定電圧を超えていると判定すると、供給回路によって供給する直流電流の電流値を減少させ、分流回路によって分流する直流電流の電流値を増加させることを特徴とする請求項1に記載の電源装置。
The voltage control means
A DC circuit capable of supplying a DC current to the electronic component to be detected, and further comprising a supply circuit capable of changing the current value of the DC current to be supplied based on the comparison result of the comparison means;
When the comparison means determines that the detected voltage is less than the specified voltage, the current value of the direct current supplied by the supply circuit is increased, the current value of the direct current shunted by the shunt circuit is decreased,
When the comparison means determines that the detected voltage exceeds the specified voltage, the current value of the direct current supplied by the supply circuit is decreased, and the current value of the direct current divided by the shunt circuit is increased. The power supply device according to claim 1.
検出対象の電子部品への直流電流の供給を停止する供給停止手段をさらに備え、
電圧制御手段は、検出対象の電子部品への直流電流の供給が停止されている際、分流回路によって、検出対象の電子部品に供給すべき直流電流を転流することを特徴とする請求項1または2に記載の電源装置。
A supply stop means for stopping the supply of direct current to the electronic component to be detected;
The voltage control means, when supply of direct current to the electronic component to be detected is stopped, causes a direct current to be supplied to the electronic component to be detected to be commutated by a shunt circuit. Or the power supply device of 2.
電源回路は、電源から供給される交流または直流電流を予め定められる供給電圧の直流電流に変換する機能を有することを特徴とする請求項1〜3のいずれか1つに記載の電源装置。   The power supply device according to any one of claims 1 to 3, wherein the power supply circuit has a function of converting an alternating current or a direct current supplied from a power supply into a direct current having a predetermined supply voltage. 検出手段の検出結果に基づいて、検証対象の電子部品に印加を許容し得る許容電圧範囲内に検出対象の電子部品に印加される電圧が含まれていない異常状態か否かを判定する異常判定手段と、
異常判定手段が異常状態と判定すると、電源回路からの直流電流の供給を停止させる停止手段とをさらに含むことを特徴とする請求項1〜4のいずれか1つに記載の電源装置。
An abnormality determination that determines whether or not the voltage applied to the electronic component to be detected is not included in the allowable voltage range that can be applied to the electronic component to be verified based on the detection result of the detection means Means,
The power supply apparatus according to any one of claims 1 to 4, further comprising stop means for stopping supply of direct current from the power supply circuit when the abnormality determination means determines that the state is abnormal.
インピーダンスが低い電子部品をインピーダンスが高い電子部品より接地側に配置することを特徴とする請求項1〜5のいずれか1つに記載の電源装置。   The power supply apparatus according to claim 1, wherein an electronic component having a low impedance is arranged closer to a ground side than an electronic component having a high impedance. 電源回路は、降圧素子がトランジスタであるシリーズレギュレータであり、
比較手段は、コンパレータであり、
分流回路は、コンパレータの出力信号に基づいて、分流する直流電流の電流値を切換えるトランジスタであることを特徴とする請求項1〜6のいずれか1つに記載の電源装置。
The power supply circuit is a series regulator whose step-down element is a transistor.
The comparison means is a comparator,
7. The power supply device according to claim 1, wherein the shunt circuit is a transistor that switches a current value of a direct current to be shunted based on an output signal of the comparator.
請求項1〜7のいずれか1つに記載される電源装置を備える電子機器。
An electronic apparatus provided with the power supply device described in any one of Claims 1-7.
JP2006063144A 2006-03-08 2006-03-08 Power supply unit Withdrawn JP2007241659A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006063144A JP2007241659A (en) 2006-03-08 2006-03-08 Power supply unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006063144A JP2007241659A (en) 2006-03-08 2006-03-08 Power supply unit

Publications (1)

Publication Number Publication Date
JP2007241659A true JP2007241659A (en) 2007-09-20

Family

ID=38587141

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006063144A Withdrawn JP2007241659A (en) 2006-03-08 2006-03-08 Power supply unit

Country Status (1)

Country Link
JP (1) JP2007241659A (en)

Similar Documents

Publication Publication Date Title
US10079547B2 (en) Insulating synchronous rectifying DC/DC converter, synchronous rectifying controller, power supply using the same, power adapter and electronic device, and control method of synchronous rectifying controller
JP4870058B2 (en) Constant current drive circuit
US7750504B2 (en) Power supply apparatus to selectively output one of a plurality of input powers
JP6578111B2 (en) Insulated DC / DC converter and feedback circuit thereof, power supply using the same, power adapter, and electronic device
JP4997405B2 (en) Power allocation device
US10505441B2 (en) Voltage regulation system, regulator chip and voltage regulation control method
JP2021518061A (en) Low quiescent current load switch
JP6723038B2 (en) Insulated synchronous rectification type DC/DC converter, synchronous rectification circuit, power supply adapter and electronic device, control method
JP2010068637A (en) Charge controlling semiconductor integrated circuit
JP6355410B2 (en) Charging circuit, power management circuit, and electronic device using the same
WO2013085992A2 (en) Integrated circuit device with two voltage regulators
US20120293082A1 (en) Light emitting device open/short detection circuit
US20140312855A1 (en) Multi-purpose power management chip and power path control circuit
JP3691635B2 (en) Voltage control circuit and DC / DC converter
CN105281296A (en) Switch power supply protection and control method and circuit
US9343901B2 (en) Power system and short-circuit protection circuit thereof
JP2006115594A (en) Malfunction prevention circuit
US9705323B2 (en) Power supply system and power control circuit thereof
CN215932416U (en) Wake-up circuit
US8421511B2 (en) Power converter and pulse width modulation signal controlling apparatus thereof
JP6344086B2 (en) Control device
JP2007241659A (en) Power supply unit
JP2012143030A (en) Electronic circuit
JP2008061488A (en) Power supply system equipped with remote control circuit, and method for operating the power supply system
JP2016173952A (en) Human sensor switch circuit

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20090512