[go: up one dir, main page]

JP2007116015A - Electronic equipment - Google Patents

Electronic equipment Download PDF

Info

Publication number
JP2007116015A
JP2007116015A JP2005308039A JP2005308039A JP2007116015A JP 2007116015 A JP2007116015 A JP 2007116015A JP 2005308039 A JP2005308039 A JP 2005308039A JP 2005308039 A JP2005308039 A JP 2005308039A JP 2007116015 A JP2007116015 A JP 2007116015A
Authority
JP
Japan
Prior art keywords
semiconductor device
chip
substrate
electronic component
type electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005308039A
Other languages
Japanese (ja)
Inventor
Masao Kikuchi
正雄 菊池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2005308039A priority Critical patent/JP2007116015A/en
Publication of JP2007116015A publication Critical patent/JP2007116015A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H10W90/756

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】EMC(Electromagnetic Compatibility)耐量を向上させるため電子部品を半導体装置近辺に配置した電子装置において、従来チップ型電子部品をリードフレームのランドにマウントしてはんだ付けすることが行われているが電子装置の寸法が大きくなり、またリードフレームのランドの段差精度によっては、はんだ付け部にダメージが発生するという問題点を解消するため、コンパクトでかつダメージ発生の恐れのない電子装置を提供する。
【解決手段】半導体装置に、基板上に設置されたチップ型電子部品を載積し、リード端子とともにモールド成型して、半導体装置はリード端子に、チップ型電子部品は基板の接続点を介してリード端子およびグランドに接続する。
【選択図】図1
In an electronic device in which an electronic component is disposed in the vicinity of a semiconductor device in order to improve EMC (Electromagnetic Compatibility) resistance, a chip-type electronic component is conventionally mounted on a land of a lead frame and soldered. In order to solve the problem that the size of the electronic device becomes large and the soldering portion is damaged depending on the step difference of the land of the lead frame, an electronic device that is compact and does not cause damage is provided.
A chip-type electronic component installed on a substrate is mounted on a semiconductor device, molded together with a lead terminal, the semiconductor device is connected to the lead terminal, and the chip-type electronic component is connected via a connection point of the substrate. Connect to lead terminal and ground.
[Selection] Figure 1

Description

この発明は、EMC(Electromagnetic Compatibility)耐量を向上させるためのチップ型電子部品を、半導体装置の上部等に配置した電子装置に関するものであり、特に車輌用回転電機の電圧調整器等におけるノイズ低減が不可欠な半導体装置を備えた電子装置に係るものである。   The present invention relates to an electronic device in which a chip-type electronic component for improving EMC (Electromagnetic Compatibility) resistance is arranged on an upper part of a semiconductor device, and in particular, noise reduction in a voltage regulator or the like of a rotating electrical machine for a vehicle. The present invention relates to an electronic device provided with an indispensable semiconductor device.

従来、半導体装置にチップ型電子部品を載置するのに、リードフレームの一部にランドを形成し、チップ型電子部品をマウントしてはんだ付けすることが示されている(例えば、特許文献1)。   Conventionally, in order to mount a chip-type electronic component on a semiconductor device, it has been shown that a land is formed on a part of a lead frame, and the chip-type electronic component is mounted and soldered (for example, Patent Document 1). ).

特開平07−245377号公報(図1)Japanese Unexamined Patent Publication No. 07-245377 (FIG. 1)

前記特許文献1に示されたものは、リードフレーム上にチップ型電子部品を載置する領域を必要とするので、装置自体の寸法が大きくなるという問題点がある。またリードフレームのたわみ等に起因する電子部品のはんだ付け部のダメージ発生等の問題点も有している。   The device disclosed in Patent Document 1 requires a region on which a chip-type electronic component is placed on a lead frame, so that the size of the device itself is increased. In addition, there is a problem such as the occurrence of damage to the soldered portion of the electronic component due to the deflection of the lead frame.

この発明は、前記のような課題を解決するためになされたものであって、半導体装置に、基板上に設置されたチップ型電子部品を載積し、半導体装置がリード端子に、チップ型電子部品が基板に設けられた接続点を介してリード端子およびグランドに接続されていることによって、チップ型電子部品の安定した取り付けが行え、電子装置のパッケージの小型化を図るとともに、ノイズ防止特性を向上させたものである。   The present invention has been made in order to solve the above-described problems. A chip-type electronic component placed on a substrate is mounted on a semiconductor device, and the semiconductor device is mounted on a lead terminal. The component is connected to the lead terminal and the ground via the connection point provided on the board, so that the chip-type electronic component can be mounted stably, the electronic device package can be downsized, and the noise prevention characteristics can be achieved. It is an improvement.

この発明に係る電子装置は、半導体装置に、基板上に設置されたチップ型電子部品が載積され、信号を伝送するリード端子とともに、モールド成型された電子装置であって、半導体装置はリード端子に接続されるとともに、チップ型電子部品は基板に設けられた接続点を介して、リード端子に接続されているものである。   An electronic device according to the present invention is an electronic device in which chip-type electronic components installed on a substrate are mounted on a semiconductor device and molded together with a lead terminal that transmits a signal. The semiconductor device is a lead terminal. The chip-type electronic component is connected to the lead terminal through a connection point provided on the substrate.

この発明に係る電子装置は、半導体装置に基板上に設置されたチップ型電子部品を載積され、リード端子とともにモールド成型され、半導体装置はリード端子に接続されるとともに、チップ型電子部品は基板に設けられた接続点を介してリード端子およびグランドに接続されているので、電子装置のパッケージの小型化が図れるとともに、チップ型電子部品が安定して取り付けられ、また半導体装置とチップ型電子部品が近接した個所で電気的に接続しているので、半導体装置へのノイズ防止効果を高めることができるという効果がある。   In the electronic device according to the present invention, a chip-type electronic component installed on a substrate is mounted on a semiconductor device, molded together with a lead terminal, the semiconductor device is connected to the lead terminal, and the chip-type electronic component is connected to the substrate. Since it is connected to the lead terminal and the ground via a connection point provided on the semiconductor device, the package of the electronic device can be reduced in size, the chip electronic component can be stably mounted, and the semiconductor device and the chip electronic component Since these are electrically connected at close locations, the effect of preventing noise to the semiconductor device can be enhanced.

実施の形態1.
以下、この実施の形態1を図に基づいて説明する。
図1(a)は、電子装置100のパッケージ内部の平面透視図であり、図1(b)は図1(a)のA−A矢視部分側面図を示す。
図1(b)に示すように、半導体装置1の上面1aには、基板2が設置され、この基板2上には、例えばセラミックコンデンサ等のチップ型電子部品3が基板2に設けられたランド4上に、はんだ付け等によって設置されている。一方、半導体装置1の下面1bには、半導体装置1の発熱を拡散するヒートスプレッダ5が設けられている。前記基板2には基板拡大図である図2に示すように、前記ランド4と、このランド4に基板2の表面あるいは内部のパターン配線を通じて電気的につながった複数のパッド6a、6bが設けられている。
Embodiment 1 FIG.
Hereinafter, the first embodiment will be described with reference to the drawings.
1A is a plan perspective view inside the package of the electronic device 100, and FIG. 1B is a partial side view taken along the line AA in FIG.
As shown in FIG. 1B, a substrate 2 is installed on the upper surface 1 a of the semiconductor device 1, and a land on which a chip-type electronic component 3 such as a ceramic capacitor is provided on the substrate 2. 4 is installed by soldering or the like. On the other hand, a heat spreader 5 that diffuses heat generated by the semiconductor device 1 is provided on the lower surface 1 b of the semiconductor device 1. As shown in FIG. 2, which is an enlarged view of the substrate, the substrate 2 is provided with the land 4 and a plurality of pads 6a and 6b electrically connected to the land 4 through the surface wiring of the substrate 2 or internal pattern wiring. ing.

このパッド6a、6bおよび半導体装置1の図示省略した電極には3系統のボンディングワイヤ7が接続されている。
すなわち図1に示すように、半導体装置1とリード端子8のインナ部8aに接続されるボンディングワイヤ7aと、パッド6aとリード端子8のインナ部8aに接続されるボンディングワイヤ7bと、パッド6bとグランドに相当するヒートスプレッダ5に接続されるボンディングワイヤ7cとを有している。
このようにチップ型電子部品3がボンディングワイヤ7bにより、半導体装置1に接続されるとともに、さらにボンディングワイヤ7cによりグランドにつながっているので、半導体装置1へ侵入するノイズを防止することができる。なお、この実施の形態1ではボンディングワイヤ7で接続することを示したが、基板2のパッド6aと半導体装置1の電極、あるいはリード端子8を直接電気的に接続してもよい。
Three types of bonding wires 7 are connected to the pads 6a and 6b and electrodes (not shown) of the semiconductor device 1.
That is, as shown in FIG. 1, the bonding wire 7a connected to the inner part 8a of the semiconductor device 1 and the lead terminal 8, the bonding wire 7b connected to the pad 6a and the inner part 8a of the lead terminal 8, and the pad 6b And a bonding wire 7c connected to the heat spreader 5 corresponding to the ground.
Thus, since the chip-type electronic component 3 is connected to the semiconductor device 1 by the bonding wire 7b and further connected to the ground by the bonding wire 7c, noise entering the semiconductor device 1 can be prevented. In the first embodiment, the connection with the bonding wire 7 is shown. However, the pad 6a of the substrate 2 and the electrode of the semiconductor device 1 or the lead terminal 8 may be directly electrically connected.

図1(a)(b)に示す一点鎖線はモールド樹脂の外装9を示している。前記半導体装置1、チップ型電子部品3を載積した基板2、リード端子8のインナ部8aは、前記モールド樹脂によってモールド成形され、リード端子8のアウタ部8bがモールド樹脂の外装9より露出している。なお、この電子装置100は、製造過程にヒートスプレッダ5にフレーム10がカシメ部11を介して機械的に締結固定されている。
チップ型電子部品3は、ノイズを防止するため設けられたコンデンサ等のノイズ防止用の部品であり、基板2上にセラミックコンデンサ等が実装される。基板2はエポキシやフェノールを基材とした樹脂基板、アルミナ等を基材としたセラミック基板が用いられる。なお、図1(a)ではチップ型電子部品3を2個設けた例を示したが、この個数に限定されるものではない。
Dotted lines shown in FIGS. 1A and 1B indicate the molding resin exterior 9. The semiconductor device 1, the substrate 2 on which the chip-type electronic component 3 is mounted, and the inner portion 8 a of the lead terminal 8 are molded by the molding resin, and the outer portion 8 b of the lead terminal 8 is exposed from the exterior 9 of the molding resin. ing. In the electronic device 100, the frame 10 is mechanically fastened and fixed to the heat spreader 5 via the crimping portion 11 during the manufacturing process.
The chip-type electronic component 3 is a noise prevention component such as a capacitor provided to prevent noise, and a ceramic capacitor or the like is mounted on the substrate 2. The substrate 2 is a resin substrate based on epoxy or phenol, or a ceramic substrate based on alumina or the like. Although FIG. 1A shows an example in which two chip-type electronic components 3 are provided, the number is not limited to this number.

このようにチップ型電子部品3を搭載した基板2を半導体装置1の上面1aに配置して、半導体装置1とチップ型電子部品3とを積層配置することによって、チップ型電子部品3を搭載するためのスペースをリード端子8上など他の部位に設ける必要がないので、電子装置100のパッケージの小型化を図ることが可能となる。また、チップ型電子部品3と半導体装置1とを近接して配置しているので、ノイズ防止に一層の効果がある。   In this way, the substrate 2 on which the chip-type electronic component 3 is mounted is arranged on the upper surface 1 a of the semiconductor device 1, and the semiconductor device 1 and the chip-type electronic component 3 are stacked and mounted, thereby mounting the chip-type electronic component 3. Therefore, it is not necessary to provide a space for other parts such as on the lead terminal 8, so that the package of the electronic device 100 can be reduced in size. In addition, since the chip-type electronic component 3 and the semiconductor device 1 are arranged close to each other, there is a further effect in preventing noise.

なお、この実施の形態1による図1(a)では、ボンディングワイヤ7はリード端子8のインナ部8aに接続することによるノイズ防止構成を示したが、他の例として半導体装置1上に電極パッドを設け、基板2のパッド6aから半導体装置1の電極パッドにワイヤボンドしてもよい。こうすることによって、半導体装置1内のノイズを防止する必要のある回路部により近く電子部品をつなぐことができ、ノイズ防止の効果が高い。   In FIG. 1A according to the first embodiment, the bonding wire 7 is connected to the inner portion 8 a of the lead terminal 8. However, as another example, an electrode pad is provided on the semiconductor device 1. May be provided and wire-bonded from the pad 6 a of the substrate 2 to the electrode pad of the semiconductor device 1. By doing so, electronic components can be connected closer to the circuit portion that needs to prevent noise in the semiconductor device 1, and the effect of noise prevention is high.

また、従来技術に示されたチップ型電子部品をリード端子部に固定する構成ではリード端子部の寸法精度によっては、チップ型電子部品のはんだ部に歪が加わり、亀裂が発生することがあるが、この実施の形態1では半導体装置1上に基板2を介してチップ型電子部品を搭載しているので、車載用等振動を伴う電子装置100には、より安定した品質を確保することができる。   Further, in the configuration in which the chip type electronic component shown in the prior art is fixed to the lead terminal portion, depending on the dimensional accuracy of the lead terminal portion, the solder portion of the chip type electronic component may be distorted and a crack may occur. In the first embodiment, since chip-type electronic components are mounted on the semiconductor device 1 via the substrate 2, more stable quality can be ensured for the electronic device 100 with on-vehicle vibration. .

また、ヒートスプレッダ5によって半導体装置1の発熱を拡散することができ、局部的な温度上昇を防止した電子装置100を得ることができる。
一方電子装置100の設置環境によっては、半導体装置1の冷却が別途配慮される場合、前記ヒートスプレッダ5は必ずしも必要でなく樹脂平板等でもよい。
In addition, the heat spreader 5 can diffuse the heat generated by the semiconductor device 1, and the electronic device 100 can be obtained in which a local temperature rise is prevented.
On the other hand, depending on the installation environment of the electronic device 100, when the cooling of the semiconductor device 1 is considered separately, the heat spreader 5 is not necessarily required and may be a resin flat plate or the like.

実施の形態2.
次に実施の形態2を図に基づいて説明する。
図3(a)は電子装置100のパッケージ内部の平面透視図であり、半導体装置1が設けられた面を上方より見た図である。
図3(b)は図3(a)のA−A矢視部分側面図を示す。
図4は、図3(b)のB矢視による裏面図であり、基板2上にチップ型電子部品3が設けられた図を示す。この実施の形態2は、前述した実施の形態1のヒートスプレッダ5に代替して、ダイパッド11の上面11aに半導体装置1が載積され、ダイパッド11の下面11bに基板2上に設置されたチップ型電子部品3が載積されている。基板2は前述した実施の形態1と同様なチップ型電子部品3をランド4上に載積した構成である。半導体装置1およびチップ型電子部品3を接続するボンディングワイヤ7は、ダイパッド11を挟んで上、下面に設けられている。
Embodiment 2. FIG.
Next, the second embodiment will be described with reference to the drawings.
FIG. 3A is a plan perspective view of the inside of the package of the electronic device 100, and is a view of the surface provided with the semiconductor device 1 as viewed from above.
FIG.3 (b) shows the AA arrow partial side view of Fig.3 (a).
FIG. 4 is a back view as viewed in the direction of the arrow B in FIG. In the second embodiment, instead of the heat spreader 5 of the first embodiment, the semiconductor device 1 is mounted on the upper surface 11a of the die pad 11, and the chip type is installed on the substrate 2 on the lower surface 11b of the die pad 11. An electronic component 3 is mounted. The substrate 2 has a configuration in which the same chip type electronic component 3 as that of the first embodiment is mounted on the land 4. Bonding wires 7 for connecting the semiconductor device 1 and the chip-type electronic component 3 are provided on the upper and lower surfaces with the die pad 11 interposed therebetween.

このような実施の形態2の構成は、半導体装置1のサイズに比較して、基板2上のチップ型電子部品3のサイズが大きい場合に有効である。つまり電子装置100の設置個所によっては、図4に示すようにチップ型電子部品3を例えば3個設ける必要がある場合、あるいは半導体装置の小型化が行われると基板2のサイズが半導体装置1より大きくなることがある。このような時においてもダイパッド11、基板2のサイズを適宜設定し、半導体装置1にチップ型電子部品3を載積したコンパクトな電子装置100を得ることができる。また、ダイパッド11は図3(a)に示すように、リード端子8cを一体化して形成した構成を採用してもよい。このような構成により、別部品であるリード端子8の数を低減することができる。
なお、実施の形態1と同様の構成は説明を省略している。
Such a configuration of the second embodiment is effective when the size of the chip-type electronic component 3 on the substrate 2 is larger than the size of the semiconductor device 1. That is, depending on the installation location of the electronic device 100, for example, when it is necessary to provide three chip-type electronic components 3 as shown in FIG. 4 or when the semiconductor device is downsized, the size of the substrate 2 is larger than that of the semiconductor device 1. May grow. Even in such a case, the size of the die pad 11 and the substrate 2 can be appropriately set, and the compact electronic device 100 in which the chip-type electronic component 3 is mounted on the semiconductor device 1 can be obtained. Further, as shown in FIG. 3A, the die pad 11 may adopt a configuration in which lead terminals 8c are formed integrally. With such a configuration, the number of lead terminals 8 which are separate components can be reduced.
Note that the description of the same configuration as that of the first embodiment is omitted.

実施の形態3.
次に実施の形態3を図5に示す側面図に基づいて説明する。
前述した実施の形態2の図3(b)ではダイパッド11の上面11aに半導体装置1が載積され、ダイパッド11の下面11bに基板2上に設置されたチップ型電子部品3が載積されたものを示した。この実施の形態3では図5の側面図に示すように、前記図3(b)の半導体装置1の上面にもチップ型電子部品を載積したものである。すなわち、ダイパッド11の上面11aに半導体装置1が載積され、この半導体装置1の上面1aには、第1の基板2a上に第1のチップ型電子部品3aを載積するとともに、ダイパッド11の下面11bには、第2の基板2b上に第2のチップ型電子部品3bを載積した構成である。この第1、第2の基板2a、2b上の第1、第2のチップ型電子部品3a、3bの載積様態は、前記実施の形態1、2と同様である。このような構成は、ノイズ対策に多数のチップ型電子部品を必要とする場合の電子装置100に対して、床面積を増加させることなく、コンパクトな電子装置を提供できる。
Embodiment 3 FIG.
Next, Embodiment 3 will be described based on the side view shown in FIG.
In FIG. 3B of the second embodiment described above, the semiconductor device 1 is mounted on the upper surface 11a of the die pad 11, and the chip-type electronic component 3 installed on the substrate 2 is mounted on the lower surface 11b of the die pad 11. Showed things. In the third embodiment, as shown in the side view of FIG. 5, chip-type electronic components are also mounted on the upper surface of the semiconductor device 1 of FIG. That is, the semiconductor device 1 is mounted on the upper surface 11 a of the die pad 11, and the first chip-type electronic component 3 a is mounted on the first substrate 2 a on the upper surface 1 a of the semiconductor device 1 and the die pad 11. On the lower surface 11b, the second chip electronic component 3b is mounted on the second substrate 2b. The loading state of the first and second chip-type electronic components 3a and 3b on the first and second substrates 2a and 2b is the same as in the first and second embodiments. Such a configuration can provide a compact electronic device without increasing the floor area with respect to the electronic device 100 in the case where a large number of chip-type electronic components are required for noise countermeasures.

実施の形態4.
次に実施の形態4を説明する。
前述した実施の形態1では、半導体装置1の上面1aにチップ型電子部品3を載積した基板2の構成の電子装置100を示したが、この実施の形態4では、図示省略した半導体装置1の上面1aには、第1の基板2a上に第1のチップ型電子部品3aを載積するとともに、半導体装置1の下面1aには、第2の基板2b上に第2のチップ型電子部品3bを載積した構成である。なお、この第1、第2の基板2a、2b上に第1、第2のチップ型電子部品3a、3bの載積様態は、前記実施の形態3と同様である。このような構成は前記実施の形態3と同様の効果がある。
Embodiment 4 FIG.
Next, a fourth embodiment will be described.
In the first embodiment described above, the electronic device 100 having the configuration of the substrate 2 in which the chip-type electronic component 3 is mounted on the upper surface 1a of the semiconductor device 1 is shown. However, in the fourth embodiment, the semiconductor device 1 not shown in the figure. The first chip type electronic component 3a is mounted on the first substrate 2a on the upper surface 1a of the semiconductor device, and the second chip type electronic component on the second substrate 2b is mounted on the lower surface 1a of the semiconductor device 1. 3b is loaded. Note that the manner of loading the first and second chip-type electronic components 3a and 3b on the first and second substrates 2a and 2b is the same as that of the third embodiment. Such a configuration has the same effect as the third embodiment.

以上の実施の形態1〜4のいずれにおいても、半導体装置と電子部品を近接して配置することができるので、ノイズ防止に一層の効果があり、特に車載用の半導体装置を備えた電子装置に対して有効である。
車載用の半導体装置は、例えば、車載用回転電機に搭載する電圧調整器に代表されるように、より一層のノイズ耐量向上が必要であるとともに、種々のコンポーネントがレイアウトされるエンジンルームをはじめ、部品毎の小形化が求められている。これに対して、この発明における電子装置は、上記双方を両立することができる極めて有用な装置を提供することができる。
In any of the first to fourth embodiments described above, since the semiconductor device and the electronic component can be arranged close to each other, there is a further effect in noise prevention, and particularly in an electronic device including an in-vehicle semiconductor device. It is effective against this.
In-vehicle semiconductor devices, such as engine rooms where various components are laid out, are required to further improve noise tolerance, as represented by, for example, voltage regulators mounted on in-vehicle rotating electrical machines, Miniaturization is required for each part. On the other hand, the electronic device according to the present invention can provide an extremely useful device that can achieve both of the above.

この発明の実施の形態1〜4は、半導体装置へのノイズ防止用電子部品を備えた電子装置に利用でき、特に車載用の半導体装置を載積した電子装置に利用すると、大きな効果がある。   Embodiments 1 to 4 of the present invention can be used for an electronic device provided with an electronic component for noise prevention on a semiconductor device, and are particularly effective when used for an electronic device on which an in-vehicle semiconductor device is mounted.

この発明の実施の形態1の電子装置の平面透視図および部分側面図である。1 is a plan perspective view and a partial side view of an electronic device according to Embodiment 1 of the present invention; この発明の実施の形態1の基板拡大図である。It is a board | substrate enlarged view of Embodiment 1 of this invention. この発明の実施の形態2の電子装置の平面透視図および部分側面図である。It is the plane perspective view and the partial side view of the electronic device of Embodiment 2 of this invention. この発明の実施の形態2の電子装置の裏面平面透視図である。It is a back surface perspective drawing of the electronic device of Embodiment 2 of this invention. この発明の実施の形態3の電子装置の部分側面図である。It is a partial side view of the electronic device of Embodiment 3 of this invention.

符号の説明Explanation of symbols

1 半導体装置、1a 半導体装置上面、1b 半導体装置下面、
2,2a,2b 基板、3,3a,3b チップ型電子部品、5 ヒートスプレッダ、
8 リード端子、11 ダイパッド、11a ダイパッド上面、
11b ダイパッド下面、100 電子装置。
DESCRIPTION OF SYMBOLS 1 Semiconductor device, 1a Semiconductor device upper surface, 1b Semiconductor device lower surface,
2, 2a, 2b substrates, 3, 3a, 3b chip-type electronic components, 5 heat spreaders,
8 Lead terminal, 11 Die pad, 11a Die pad top surface,
11b Die pad bottom surface, 100 electronic device.

Claims (5)

半導体装置に、基板上に設置されたチップ型電子部品が載積され、信号を伝送するリード端子とともにモールド成型された電子装置であって、前記半導体装置は前記リード端子に接続されるとともに、前記チップ型電子部品は前記基板に設けられた接続点を介して、前記リード端子およびグランドに接続されていることを特徴とする電子装置。 A chip-type electronic component installed on a substrate is mounted on a semiconductor device, and is molded with a lead terminal for transmitting a signal, the semiconductor device being connected to the lead terminal, An electronic device, wherein the chip-type electronic component is connected to the lead terminal and the ground through a connection point provided on the substrate. ダイパッドの上面には半導体装置が載積され、前記ダイパッドの下面には基板上に設置されたチップ型電子部品が載積され、信号を伝送するリード端子とともにモールド成型された電子装置であって、前記半導体装置は前記リード端子に接続されるとともに、前記チップ型電子部品は前記基板に設けられた接続点を介して、前記リード端子およびグランドに接続されていることを特徴とする電子装置。 A semiconductor device is mounted on the upper surface of the die pad, a chip-type electronic component placed on the substrate is mounted on the lower surface of the die pad, and is molded with a lead terminal for transmitting a signal, The semiconductor device is connected to the lead terminal, and the chip-type electronic component is connected to the lead terminal and the ground via a connection point provided on the substrate. ダイパッドの上面には半導体装置が載積され、該半導体装置の上面には、第1の基板上に設置された第1のチップ型電子部品が載積され、前記ダイパッドの下面には、第2の基板上に設置された第2のチップ型電子部品が載積され、信号を伝送するリード端子とともにモールド成型された電子装置であって、前記半導体装置は前記リード端子に接続されるとともに、前記第1、第2のチップ型電子部品はそれぞれ前記第1、第2の基板に設けられた接続点を介して、前記リード端子およびグランドに接続されていることを特徴とする電子装置。 A semiconductor device is mounted on the upper surface of the die pad, a first chip-type electronic component placed on the first substrate is mounted on the upper surface of the semiconductor device, and a second device is mounted on the lower surface of the die pad. A second chip-type electronic component placed on the substrate is molded and molded together with a lead terminal for transmitting a signal, wherein the semiconductor device is connected to the lead terminal; An electronic device, wherein the first and second chip-type electronic components are connected to the lead terminal and the ground through connection points provided on the first and second substrates, respectively. 半導体装置の上面には基板上に設置されたチップ型電子部品が載積され、前記半導体装置の下面には該半導体装置の発熱を拡散するヒートスプレッダが設けられ、信号を伝送するリード端子とともにモールド成型された電子装置であって、前記半導体装置は前記リード端子に接続されるとともに、前記チップ型電子部品は前記基板に設けられた接続点を介して、前記リード端子およびグランドに接続されていることを特徴とする電子装置。 Chip-type electronic components installed on a substrate are mounted on the upper surface of the semiconductor device, and a heat spreader for diffusing the heat generated by the semiconductor device is provided on the lower surface of the semiconductor device, and molded with lead terminals for transmitting signals. The semiconductor device is connected to the lead terminal, and the chip-type electronic component is connected to the lead terminal and the ground via a connection point provided on the substrate. An electronic device characterized by the above. 半導体装置の上面には、第1の基板上に設置された第1のチップ型電子部品が載積され、前記半導体装置の下面には、第2の基板上に設置された第2のチップ型電子部品が載積され、信号を伝送するリード端子とともにモールド成型された電子装置であって、前記半導体装置は前記リード端子に接続されるとともに、前記第1、第2のチップ型電子部品はそれぞれ前記第1、第2の基板に設けられた接続点を介して、前記リード端子およびグランドに接続されていることを特徴とする電子装置。
A first chip type electronic component installed on a first substrate is mounted on the upper surface of the semiconductor device, and a second chip type installed on the second substrate is placed on the lower surface of the semiconductor device. An electronic device on which electronic components are mounted and molded together with lead terminals for transmitting signals, wherein the semiconductor device is connected to the lead terminals, and the first and second chip-type electronic components are respectively An electronic device, wherein the electronic device is connected to the lead terminal and the ground via a connection point provided on the first and second substrates.
JP2005308039A 2005-10-24 2005-10-24 Electronic equipment Pending JP2007116015A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005308039A JP2007116015A (en) 2005-10-24 2005-10-24 Electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005308039A JP2007116015A (en) 2005-10-24 2005-10-24 Electronic equipment

Publications (1)

Publication Number Publication Date
JP2007116015A true JP2007116015A (en) 2007-05-10

Family

ID=38097913

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005308039A Pending JP2007116015A (en) 2005-10-24 2005-10-24 Electronic equipment

Country Status (1)

Country Link
JP (1) JP2007116015A (en)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04144269A (en) * 1990-10-05 1992-05-18 Nec Corp Hybrid integrated circuit device
JPH04280696A (en) * 1991-03-08 1992-10-06 Hitachi Ltd High integrated semiconductor device
JPH05343610A (en) * 1992-06-11 1993-12-24 Hitachi Ltd Hybrid integrated circuit device
JP2000124401A (en) * 1999-11-26 2000-04-28 Seiko Epson Corp Semiconductor device
JP2000252417A (en) * 1999-02-25 2000-09-14 Internatl Rectifier Corp Co-package MOS-gate device and control IC
JP2004363351A (en) * 2003-06-05 2004-12-24 Mitsubishi Electric Corp Stacked semiconductor device
JP2005191213A (en) * 2003-12-25 2005-07-14 Oki Electric Ind Co Ltd Semiconductor chip package and multi-chip package
JP2005203497A (en) * 2004-01-14 2005-07-28 Toshiba Corp Semiconductor device and manufacturing method thereof

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04144269A (en) * 1990-10-05 1992-05-18 Nec Corp Hybrid integrated circuit device
JPH04280696A (en) * 1991-03-08 1992-10-06 Hitachi Ltd High integrated semiconductor device
JPH05343610A (en) * 1992-06-11 1993-12-24 Hitachi Ltd Hybrid integrated circuit device
JP2000252417A (en) * 1999-02-25 2000-09-14 Internatl Rectifier Corp Co-package MOS-gate device and control IC
JP2000124401A (en) * 1999-11-26 2000-04-28 Seiko Epson Corp Semiconductor device
JP2004363351A (en) * 2003-06-05 2004-12-24 Mitsubishi Electric Corp Stacked semiconductor device
JP2005191213A (en) * 2003-12-25 2005-07-14 Oki Electric Ind Co Ltd Semiconductor chip package and multi-chip package
JP2005203497A (en) * 2004-01-14 2005-07-28 Toshiba Corp Semiconductor device and manufacturing method thereof

Similar Documents

Publication Publication Date Title
US6958534B2 (en) Power semiconductor module
US8446002B2 (en) Multilayer wiring substrate having a castellation structure
US5831835A (en) Press grid for electrically connecting circuit components
JPH1174433A (en) Semiconductor device
JP2021005690A (en) Semiconductor module
KR20060039044A (en) Stacked Semiconductor Multichip Packages
US6833512B2 (en) Substrate board structure
US10653020B2 (en) Electronic module and method for producing an electronic module
JP2021005580A (en) Electronic control device
JP2007116015A (en) Electronic equipment
JP3942495B2 (en) Semiconductor device
US12453011B2 (en) Electronic control device
JP3159950B2 (en) Socket for mounting semiconductor package
US7492038B2 (en) Semiconductor device
JP2007221133A (en) Integrated circuit package
US20060138623A1 (en) Stacked-type semiconductor device
JPH0817960A (en) QFP structure semiconductor device
JP4545537B2 (en) Semiconductor device and semiconductor device unit
US20070108570A1 (en) Semiconductor device and method of manufacturing the same
JP2021064771A (en) Electronic control device
JP2007165445A (en) Power amplifier module
CN120164876A (en) Semiconductor module and method for manufacturing semiconductor module
JP2000058704A (en) LSI package and inner lead wiring method thereof
EP1918988A2 (en) A semiconductor package manufacturing method and semiconductor apparatus
JPH05206375A (en) Multi-chip module

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071015

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100615

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101019