[go: up one dir, main page]

JP2007115850A - Optical semiconductor device - Google Patents

Optical semiconductor device Download PDF

Info

Publication number
JP2007115850A
JP2007115850A JP2005305042A JP2005305042A JP2007115850A JP 2007115850 A JP2007115850 A JP 2007115850A JP 2005305042 A JP2005305042 A JP 2005305042A JP 2005305042 A JP2005305042 A JP 2005305042A JP 2007115850 A JP2007115850 A JP 2007115850A
Authority
JP
Japan
Prior art keywords
recess
semiconductor light
base
semiconductor device
housing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005305042A
Other languages
Japanese (ja)
Inventor
Yoshio Noguchi
吉雄 野口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005305042A priority Critical patent/JP2007115850A/en
Publication of JP2007115850A publication Critical patent/JP2007115850A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a small-sized optical semiconductor device which is complete in a package size. <P>SOLUTION: The optical semiconductor device comprises a first case 21 which has a first recess 11, and in which a semiconductor light emitting element 39 is mounted on the bottom of the first recess 11; and a second case 28 which has a second recess 22, and in which a semiconductor light emitting element 41 is mounted on the bottom of the second recess 22. The second case 28 is fixed to the first case 21 so that the semiconductor light emitting element 39 confronts the semiconductor light emitting element 41. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、光半導体装置に関する。   The present invention relates to an optical semiconductor device.

光半導体装置、なかでも半導体発光素子と半導体受光素子とを組み合わせたフォトカプラは電子機器において電気的に絶縁された信号伝達の用途に広く用いられている。
また、半導体発光素子と半導体受光素子およびスイッチング素子を組み合わせたフォトリレーは、テスタなどの計測機器やモデムなどに用いられている機械式リレーの高信頼性化を目的に広く用いられるようになってきている。
An optical semiconductor device, in particular, a photocoupler in which a semiconductor light emitting element and a semiconductor light receiving element are combined, is widely used for electronically insulated signal transmission in electronic equipment.
Photorelays that combine semiconductor light-emitting elements, semiconductor light-receiving elements, and switching elements are widely used for the purpose of increasing the reliability of mechanical relays used in measuring equipment such as testers and modems. ing.

従来のフォトカプラやフォトリレーは、例えば第1リードフレームに半導体発光素子、第2リードフレームに半導体受光素子およびスイッチング素子をそれぞれ載置した後、半導体発光素子と半導体受光素子を対向させ、半導体発光素子と半導体受光素子との間をシリコンなどの透光性樹脂により一次封止し、更に第1および第2リードフレームと半導体発光素子と半導体受光素子およびスイッチング素子全体をエポキシなどの不透光性樹脂により二次封止して形成されていた。   In conventional photocouplers and photorelays, for example, a semiconductor light emitting element is mounted on a first lead frame, a semiconductor light receiving element and a switching element are mounted on a second lead frame, and then the semiconductor light emitting element and the semiconductor light receiving element are opposed to each other. The space between the element and the semiconductor light receiving element is primarily sealed with a light transmitting resin such as silicon, and the first and second lead frames, the semiconductor light emitting element, the semiconductor light receiving element, and the entire switching element are opaque with epoxy or the like. It was formed by secondary sealing with resin.

また、同一リードフレームに半導体発光素子と半導体受光素子とを平面的に載置した後、半導体発光素子と半導体受光素子全体をシリコンなどの透光性樹脂により一次封止し、更にリードフレームと半導体発光素子と半導体受光素子全体をエポキシなどの不透光性樹脂により二次封止して形成されていた。   In addition, after the semiconductor light emitting element and the semiconductor light receiving element are mounted on the same lead frame, the semiconductor light emitting element and the entire semiconductor light receiving element are primarily sealed with a translucent resin such as silicon, and the lead frame and the semiconductor are further sealed. The entire light emitting element and the semiconductor light receiving element are formed by secondary sealing with an opaque resin such as epoxy.

近年、移動式携帯端末に代表される電子機器や、数千個のフォトリレーを使用するテスタなどで実装密度を向上し、装置の小型化を図るためにフォトカプラ、フォトリレーのパッケージの小型化が要求されている。   In recent years, the packaging of photocouplers and photorelays has been reduced in order to improve the mounting density of electronic devices typified by mobile portable terminals and testers that use thousands of photorelays, and to reduce the size of the devices. Is required.

然しながら、リードフレームを樹脂でモールドしたパッケージでは、光半導体装置を基板にハンダ付けする際にリードフレームとパッケージ端面、透光性樹脂とパッケージ端面までの距離を熱応力が緩和できる程度に確保する必要があるため、パッケージの小型化が難しいという問題があった。   However, in a package in which the lead frame is molded with resin, it is necessary to ensure that the distance between the lead frame and the package end surface and the translucent resin and the package end surface can be relaxed when the optical semiconductor device is soldered to the substrate. Therefore, there is a problem that it is difficult to downsize the package.

またモールドする際に樹脂の形状ばらつきが生じるため、設計通りの寸法のパッケージが得られないという問題があった。   In addition, there is a problem that a package having the dimensions as designed cannot be obtained because the resin shape variation occurs when molding.

これに対して、リードフレームを用いずに、配線が形成された基板を用いたパッケージを有する光半導体装置が知られている(例えば特許文献1参照。)。   On the other hand, an optical semiconductor device having a package using a substrate on which wiring is formed without using a lead frame is known (see, for example, Patent Document 1).

特許文献1に開示された光半導体装置は、開口部を有する第1の配線基板およびこの第1の配線基板に積層された第2の配線基板からなる積層配線基板を有し、第2の配線基板の表面に開口部と対応した位置に半導体発光素子が載置されている。   The optical semiconductor device disclosed in Patent Document 1 includes a laminated wiring board including a first wiring board having an opening and a second wiring board laminated on the first wiring board, and the second wiring A semiconductor light emitting element is placed on the surface of the substrate at a position corresponding to the opening.

また、積層配線基板にスイッチング素子がボールバンプを介して電気的に接続され、第1の配線基板の開口部に受光部を対向させるとともに、開口部を覆うように半導体受光素子がボールバンプを介して電気的に接続されている。   In addition, the switching element is electrically connected to the multilayer wiring board via ball bumps, the light receiving part is opposed to the opening of the first wiring board, and the semiconductor light receiving element is interposed via the ball bump so as to cover the opening. Are electrically connected.

この半導体受光素子に受光部を覆うように固形状の第1の透光性樹脂が設けられ、第1の配線基板の開口部内に表面が第1の透光性樹脂に接触するように充填され、押圧によって変形可能なゲル状の第2の透光性樹脂が設けられている。   The semiconductor light-receiving element is provided with a solid first light-transmitting resin so as to cover the light-receiving portion, and the surface of the opening of the first wiring substrate is filled so as to be in contact with the first light-transmitting resin. A gel-like second translucent resin that can be deformed by pressing is provided.

更に、第1の配線基板の表面に第1の透光性樹脂および第2の透光性樹脂を覆うようにエポキシ封止用樹脂が設けられている。   Further, an epoxy sealing resin is provided on the surface of the first wiring substrate so as to cover the first light-transmitting resin and the second light-transmitting resin.

然しながら、特許文献1に開示された光半導体装置では、第1の配線基板の表面にエポキシなどの封止用樹脂をポッティング法や印刷法などによって塗布しているので、樹脂の塗布量やキュア条件のばらつきにより、パッケージの高さがばらつくという問題がある。
特開2004−63764号公報
However, in the optical semiconductor device disclosed in Patent Document 1, a sealing resin such as epoxy is applied to the surface of the first wiring board by a potting method, a printing method, or the like. There is a problem that the height of the package varies due to variations in the package.
JP 2004-63764 A

本発明は、パッケージサイズの揃った小型の光半導体装置を提供する。   The present invention provides a small optical semiconductor device having a uniform package size.

本発明の一態様の光半導体装置は、第1の凹部を有し、前記第1の凹部の底面に半導体発光素子が載置された第1の筐体と、第2の凹部を有し、前記第2の凹部の底面に半導体受光素子が載置された第2の筐体とを備え、前記半導体発光素子と前記半導体受光素子とが対向するように、前記第1の筐体に前記第2の筐体が固着されていることを特徴としている。   An optical semiconductor device of one embodiment of the present invention has a first recess, a first housing on which a semiconductor light emitting element is placed on the bottom surface of the first recess, and a second recess. A second housing on which a semiconductor light receiving element is mounted on a bottom surface of the second recess, and the first housing is disposed on the first housing so that the semiconductor light receiving element faces the semiconductor light receiving element. It is characterized in that two cases are fixed.

本発明の別態様の光半導体装置は、第1の凹部を有し、前記第1の凹部の底面に半導体発光素子および半導体受光素子が並置された第1の筐体と、第2の凹部を有し、前記第2の凹部に光反射面が形成された第2の筐体とを備え、前記半導体発光素子および前記半導体受光素子と前記第2の凹部の前記反射面とが対向するように、前記第1の筐体に前記第2の筐体が固着されていることを特徴としている。   An optical semiconductor device according to another aspect of the present invention includes a first housing having a first recess, a semiconductor light emitting element and a semiconductor light receiving element juxtaposed on a bottom surface of the first recess, and a second recess. A second housing having a light reflecting surface formed in the second recess, the semiconductor light emitting element and the semiconductor light receiving element and the reflecting surface of the second recess facing each other. The second casing is fixed to the first casing.

本発明によれば、パッケージサイズの揃った小型の光半導体装置が得られる。   According to the present invention, a small optical semiconductor device with a uniform package size can be obtained.

以下、本発明の実施例について図面を参照しながら説明する。   Embodiments of the present invention will be described below with reference to the drawings.

図1は本発明の実施例1に係る光半導体装置を示す図で、図1(a)はその内部を透視して眺めた平面図、図1(b)は図1(a)のA−A線に沿って切断し矢印方向に眺めた断面図である。   1A and 1B are diagrams showing an optical semiconductor device according to a first embodiment of the present invention, in which FIG. 1A is a plan view seen through the inside, and FIG. 1B is a cross-sectional view taken along line A- of FIG. It is sectional drawing cut | disconnected along the A line and looked at the arrow direction.

本実施例は、半導体発光素子と、半導体受光素子およびスイッチング素子とを対向して配置した対向型フォトリレーの場合である。   This embodiment is a case of a facing photorelay in which a semiconductor light emitting element, a semiconductor light receiving element, and a switching element are arranged to face each other.

始めに、本実施例の光半導体装置10のパッケージについて説明する。
図1に示すように、光半導体装置10のパッケージは、第1凹部11を有する第1筐体21と第2凹部22を有する第2筐体28とが、第1凹部11と第2凹部22を対向して箱型に一体化されている。
First, the package of the optical semiconductor device 10 of this embodiment will be described.
As shown in FIG. 1, the package of the optical semiconductor device 10 includes a first casing 21 having a first recess 11 and a second casing 28 having a second recess 22, and the first recess 11 and the second recess 22. Are integrated into a box shape.

第1筐体21は、第1凹部11を有する第1基台12と、第1基台12の上面に設けられた第1パッド13、第2パッド14(図示せず)と、第1凹部11の底部内に設けられた第1電極リード15、第2電極リード16と、第1基台12に設けられた第1外部端子17、第2外部端子18、第3外部端子19、第4外部端子20(図示せず)とを有している。   The first housing 21 includes a first base 12 having a first recess 11, a first pad 13, a second pad 14 (not shown) provided on the upper surface of the first base 12, and a first recess. 11, a first electrode lead 15 and a second electrode lead 16 provided in the bottom, a first external terminal 17, a second external terminal 18, a third external terminal 19, a fourth electrode provided on the first base 12. It has an external terminal 20 (not shown).

第2筺体28は、上面に第2凹部22を有する第2基台23と、第2基台23の上面に設けられた第3パッド24、第4パッド25と、第2凹部22の底部内に設けられた第3電極リード26、第4電極リード27とを有している。   The second housing 28 includes a second base 23 having a second recess 22 on the upper surface, a third pad 24 and a fourth pad 25 provided on the upper surface of the second base 23, and a bottom portion of the second recess 22. The third electrode lead 26 and the fourth electrode lead 27 are provided.

第1基台12の上面に設けられた第1凹部11は方形状で、その底部内には第1凹部11の一辺側(図の左辺側)に第1および第2電極リード15、16が設けられている。   The first recess 11 provided on the upper surface of the first base 12 has a square shape, and the first and second electrode leads 15 and 16 are provided on one side (left side in the drawing) of the first recess 11 in the bottom. Is provided.

第1基台12の上面に設けられた第1および第2パッド13、14は第1凹部11の一辺と反対辺側(図の右辺側)に互いに離間して配置されている。   The first and second pads 13, 14 provided on the upper surface of the first base 12 are spaced apart from each other on the opposite side (the right side in the drawing) of the first recess 11.

また、第1外部端子17は第1電極リード15に接続部29を介して電気的に接続され、第2外部端子18は第2電極リード16と接続部30を介して電気的に接続され、第1および第2電極リード15、16を一辺側へ延伸するように第1基台12の下面に設けられている。   The first external terminal 17 is electrically connected to the first electrode lead 15 via the connection portion 29, and the second external terminal 18 is electrically connected to the second electrode lead 16 via the connection portion 30, The first and second electrode leads 15 and 16 are provided on the lower surface of the first base 12 so as to extend to one side.

第3外部端子19は第1パッド13と接続部31を介して電気的に接続され、第4外部端子20は第2パッド14と接続部32(図示せず)を介して電気的に接続され、第1基台12の下面に設けられている。   The third external terminal 19 is electrically connected to the first pad 13 via the connection portion 31, and the fourth external terminal 20 is electrically connected to the second pad 14 via the connection portion 32 (not shown). The first base 12 is provided on the lower surface.

同様に、第2基台23の上面に設けられた第2凹部22は方形状で、その底部内には第2凹部22の一辺と反対辺側(図の右辺側)に第3および第4電極リード26、27が設けられている。   Similarly, the 2nd recessed part 22 provided in the upper surface of the 2nd base 23 is a square shape, and the 3rd and 4th is on the opposite side (right side of a figure) side of the 2nd recessed part 22 in the bottom part. Electrode leads 26 and 27 are provided.

第2基台23の上面に設けられた第3および第4パッド24、25は第2凹部22の一辺と反対辺側(図の右辺側)に互いに離間して配置されている。   The third and fourth pads 24 and 25 provided on the upper surface of the second base 23 are disposed on the opposite side (the right side in the drawing) of the second recess 22 from each other.

更に具体的には、第1基台12は、例えばセラミックス部材からなる第1基板33と第2基板34とが積層されている。   More specifically, the first base 12 includes a first substrate 33 and a second substrate 34 made of, for example, a ceramic member.

第1基板33は、例えば厚さ0.1mmに形成され、その上面には第1および第2電極リード15、16が形成され、その下面には第1乃至第4外部端子17、18、19、20が形成され、第1および第2電極リード15、16と第1および第2外部端子17、18をそれぞれ接続する接続部29、30が形成されている。   The first substrate 33 is formed to have a thickness of, for example, 0.1 mm, the first and second electrode leads 15 and 16 are formed on the upper surface, and the first to fourth external terminals 17, 18 and 19 are formed on the lower surface. , 20 are formed, and connection portions 29, 30 for connecting the first and second electrode leads 15, 16 and the first and second external terminals 17, 18 are formed.

第2基板34は、例えば厚さ0.4mmに形成され、開口幅が2.4mmの方形状の貫通孔34aが形成されている。   The second substrate 34 is formed to have a thickness of 0.4 mm, for example, and a rectangular through hole 34 a having an opening width of 2.4 mm is formed.

更に、貫通孔34aの一辺と反対辺側の内壁には第1パッド13を第3外部端子19に接続する接続部31と、第2パッド14を第4外部端子20に接続する接続部32(図示せず)が形成されている。   Further, on the inner wall on the side opposite to the one side of the through hole 34a, a connection part 31 for connecting the first pad 13 to the third external terminal 19 and a connection part 32 for connecting the second pad 14 to the fourth external terminal 20 ( (Not shown) is formed.

同様に、第2基台23は、例えばセラミックス部材からなる第3基板35と第4基板36とが積層されている。   Similarly, the second base 23 includes a third substrate 35 and a fourth substrate 36 made of, for example, a ceramic member.

第3基板35は、例えば厚さ0.1mmに形成され、その上面には第3および第4電極リード26、27が形成されている。
第4基板36は、例えば厚さ0.4mmに形成され、開口幅が2.4mmの方形状の貫通孔36aが形成されている。
The third substrate 35 is formed with a thickness of 0.1 mm, for example, and third and fourth electrode leads 26 and 27 are formed on the upper surface thereof.
The fourth substrate 36 is formed to have a thickness of 0.4 mm, for example, and a rectangular through hole 36a having an opening width of 2.4 mm is formed.

更に、貫通孔36aの一辺と反対辺側の内壁には第3および第4パッド24、25と第3および第4電極リード26、27をそれぞれ接続する接続部37、38が形成されている。   Further, connecting portions 37 and 38 for connecting the third and fourth pads 24 and 25 and the third and fourth electrode leads 26 and 27, respectively, are formed on the inner wall on the opposite side to the one side of the through hole 36a.

ここで、第1基台12の第1凹部11の開口幅と第2基台23の第2凹部22の開口幅は等しくなくても構わないが、ほぼ等しく設定しておくことが望ましい。   Here, the opening width of the first concave portion 11 of the first base 12 and the opening width of the second concave portion 22 of the second base 23 do not have to be equal, but it is desirable to set them substantially equal.

第1電極リード15には、第1凹部11の中央側の一端部に半導体発光素子を載置するためのマウントベッド15aが設けられている。   The first electrode lead 15 is provided with a mount bed 15 a for mounting the semiconductor light emitting element on one end portion on the center side of the first recess 11.

同様に、第3電極リード26には、第二凹部22の中央側の一端部にスイッチング素子を載置するためのマウントベッド26aと半導体受光素子を載置するためのマウントベッド26bが設けられている。
更に、第4電極リード27には、中央側の一端部にはスイッチング素子を載置するためのマウントベッド27aが設けられている。
Similarly, the third electrode lead 26 is provided with a mount bed 26a for mounting a switching element and a mount bed 26b for mounting a semiconductor light receiving element on one end of the second recess 22 on the center side. Yes.
Further, the fourth electrode lead 27 is provided with a mount bed 27a for placing a switching element at one end on the center side.

次に、上記構造のパッケージを用いた光半導体装置10について説明する。
図1に示すように、光半導体装置10は、第1基台12の第1凹部11内に設けられたマウントベッド15aに半導体発光素子39を載置して下面電極(図示せず)と第1電極リード15とを電気的に接続し、半導体発光素子39の上面電極(図示せず)と第2電極リード16とをボンディングワイヤ40を介して電気的に接続している。
Next, the optical semiconductor device 10 using the package having the above structure will be described.
As shown in FIG. 1, the optical semiconductor device 10 includes a semiconductor light emitting element 39 placed on a mount bed 15 a provided in the first recess 11 of the first base 12, and a bottom electrode (not shown) and a first electrode. The first electrode lead 15 is electrically connected, and the upper electrode (not shown) of the semiconductor light emitting element 39 and the second electrode lead 16 are electrically connected via the bonding wire 40.

第2基台23の第2凹部22内に設けられたマウントベッド26aにスイッチング素子42aを載置して下面電極D(図示せず)と第3電極リード26とを電気的に接続し、マウントベッド27aにスイッチング素子42bを載置して下面電極D(図示せず)と第4電極リード27とを電気的に接続している。   A switching element 42a is mounted on a mount bed 26a provided in the second recess 22 of the second base 23, and the lower surface electrode D (not shown) and the third electrode lead 26 are electrically connected to mount. The switching element 42b is mounted on the bed 27a, and the lower surface electrode D (not shown) and the fourth electrode lead 27 are electrically connected.

更に、マウントベッド26bに半導体受光素子41を載置して、スイッチング素子42a、42bの上面電極G、Sと半導体受光素子41の上面電極A、Kとをそれぞれボンディングワイヤ43を介して電気的に接続している。   Further, the semiconductor light receiving element 41 is mounted on the mount bed 26b, and the upper surface electrodes G and S of the switching elements 42a and 42b and the upper surface electrodes A and K of the semiconductor light receiving element 41 are electrically connected via bonding wires 43, respectively. Connected.

第1基台12の第1凹部11内には、半導体発光素子39およびボンディングワイヤ40を外部から保護するために透光性を有する第1封止樹脂44、例えばシリコン樹脂が上面に達するまで充填されている。   The first recess 11 of the first base 12 is filled until a first sealing resin 44 having translucency, for example, a silicon resin, reaches the upper surface in order to protect the semiconductor light emitting element 39 and the bonding wire 40 from the outside. Has been.

同様に、第2基台23の第2凹部22内には、半導体受光素子41、第1および第2スイッチング素子42a、42bおよびボンディングワイヤ43を外部から保護するために透光性を有する第2封止樹脂45、例えばシリコン樹脂が上面に達するまで充填されている。   Similarly, in the second recess 22 of the second base 23, a second light-transmitting element is provided to protect the semiconductor light receiving element 41, the first and second switching elements 42 a and 42 b and the bonding wire 43 from the outside. The sealing resin 45, for example, silicon resin is filled until reaching the upper surface.

第1凹部11と第2凹部22を対向して第1基台12に第2基台23を冠着することにより、第1および第2パッド13、14と第3および第4パッド24、25がそれぞれ導電性のバンプ(図示せず)を介して電気的に接続される。   The first and second pads 13 and 14 and the third and fourth pads 24 and 25 are attached by attaching the second base 23 to the first base 12 so that the first concave portion 11 and the second concave portion 22 face each other. Are electrically connected via conductive bumps (not shown).

第1基台12と第2基台23は絶縁性の接着剤46により固着され、第1筺体21と第2筺体28が箱型に一体化される。   The first base 12 and the second base 23 are fixed by an insulating adhesive 46, and the first casing 21 and the second casing 28 are integrated into a box shape.

これにより、第1封止樹脂44と第2封止樹脂45とは互いに密着して光学的に一体化するので、半導体発光素子39から放射された光aは第1封止樹脂44と第2封止樹脂45の界面bで散乱されることなく半導体受光素子41の受光面に入射する。   As a result, the first sealing resin 44 and the second sealing resin 45 are in close contact with each other and optically integrated, so that the light a emitted from the semiconductor light emitting element 39 is emitted from the first sealing resin 44 and the second sealing resin 44. The light enters the light receiving surface of the semiconductor light receiving element 41 without being scattered at the interface b of the sealing resin 45.

半導体発光素子39は、例えばGaAsまたはGaAlAsを発光層とする赤外LEDであり、半導体受光素子41は、例えば赤外域に受光感度を有するシリコンフォトダイオードアレイであり、第1および第2スイッチング素子42a、42bは、例えば低オン抵抗の縦型MOSトランジスタである。   The semiconductor light emitting element 39 is an infrared LED having, for example, GaAs or GaAlAs as a light emitting layer, and the semiconductor light receiving element 41 is, for example, a silicon photodiode array having light receiving sensitivity in the infrared region, and the first and second switching elements 42a. , 42b are, for example, low on-resistance vertical MOS transistors.

上記光半導体装置10では、第1外部端子17を、例えば半導体発光素子39のカソード端子、第2外部端子18を半導体発光素子39のアノード端子として、第1外部端子17と第2外部端子18を電源(図示せず)に接続することにより、半導体発光素子39から赤外光が放射される。   In the optical semiconductor device 10, the first external terminal 17 and the second external terminal 18 are used as the first external terminal 17, for example, the cathode terminal of the semiconductor light emitting element 39, and the second external terminal 18 as the anode terminal of the semiconductor light emitting element 39. By connecting to a power source (not shown), infrared light is emitted from the semiconductor light emitting device 39.

また、第3外部端子19を、例えばスイチング素子42aのドレイン端子、第4外部端子20をスイッチング素子42bのドレイン端子として、第3外部端子19と第4外部端子20間に電源と負荷(図示せず)を接続することにより、半導体発光素子39からの赤外光に応じてスイッチング素子42a、42bがスイッチングされ、入出力間が電気的に絶縁された無極性のフォトリレーとして機能する。   The third external terminal 19 is, for example, the drain terminal of the switching element 42a, and the fourth external terminal 20 is the drain terminal of the switching element 42b. A power source and a load (not shown) are connected between the third external terminal 19 and the fourth external terminal 20. 2), the switching elements 42a and 42b are switched according to the infrared light from the semiconductor light emitting element 39, and function as a nonpolar photorelay in which the input and output are electrically insulated.

次に、上記構造のパッケージを用いた光半導体装置10の製造方法について図2乃至図7を用いて説明する。   Next, a method for manufacturing the optical semiconductor device 10 using the package having the above structure will be described with reference to FIGS.

図2は複数の第1筺体21が一括して形成された基板を示す平面図、図3は第1筺体21の製造工程の要部を示す断面図、図4は複数の第2筺体23が一括して形成された基板を示す平面図、図5は第2筺体23の製造工程の要部を示す断面図、図6は第1および第2筐体21、23が一括して形成された基板を分割する工程を示す断面図、図7は光半導体装置10の組み立て工程を順に示す断面図である。   2 is a plan view showing a substrate on which a plurality of first casings 21 are formed in a lump, FIG. 3 is a cross-sectional view showing the main part of the manufacturing process of the first casing 21, and FIG. 4 shows a plurality of second casings 23. FIG. 5 is a cross-sectional view showing the main part of the manufacturing process of the second housing 23, and FIG. 6 shows the first and second casings 21 and 23 formed together. FIG. 7 is a cross-sectional view sequentially illustrating the assembly process of the optical semiconductor device 10.

図2に示すように、第1筺体21は複数の第1筐体21が格子状に配列されたシート状の基台50に一括して形成される。   As shown in FIG. 2, the first housing 21 is collectively formed on a sheet-like base 50 in which a plurality of first housings 21 are arranged in a grid.

即ち、格子状に配列された第1基台12の上面に第1および第2パッド13、14が形成され、第1凹部11の底部内に第1および第2電極リード15、16が形成され、第1基台12の底面に第1乃至第4外部端子17、18、19、20が形成され、第1基台12を貫通する接続部29、30、31、32が形成される。   That is, the first and second pads 13 and 14 are formed on the upper surface of the first base 12 arranged in a lattice pattern, and the first and second electrode leads 15 and 16 are formed in the bottom of the first recess 11. First to fourth external terminals 17, 18, 19, and 20 are formed on the bottom surface of the first base 12, and connection portions 29, 30, 31, and 32 that penetrate the first base 12 are formed.

更に具体的には、図3に示すように、第1基台12は、第1基板33と第2基板34とを積層することにより製造される。   More specifically, as shown in FIG. 3, the first base 12 is manufactured by laminating a first substrate 33 and a second substrate 34.

始に、例えば矩形状の貫通孔(図示せず)が形成された、厚さ0.1mmの未焼結セラミックスの第1基板33を用意し、上面にマウントベッド15aを有する第1電極リード15と、第2電極リード16を、例えばニッケルおよび金メッキによりそれぞれ形成し、下面に第1乃至第4外部端子17、18、19、20を、例えばニッケルおよび金メッキによりそれぞれ形成する。   First, for example, a first substrate 33 made of green ceramics having a thickness of 0.1 mm and having a rectangular through hole (not shown) is prepared, and a first electrode lead 15 having a mount bed 15a on the upper surface is prepared. The second electrode lead 16 is formed by nickel and gold plating, for example, and the first to fourth external terminals 17, 18, 19, and 20 are formed on the lower surface by nickel and gold plating, respectively.

次に、貫通孔の内壁に、例えば銀メッキにより第1基板33を貫通する接続部29、30、および接続部31、32の下部を形成する。これにより、第1および第2電極リード15、16と第1および第2外部端子17、18とが電気的に接続される。   Next, the connection parts 29 and 30 which penetrate the 1st board | substrate 33 and the lower part of the connection parts 31 and 32 are formed in the inner wall of a through-hole, for example by silver plating. As a result, the first and second electrode leads 15 and 16 and the first and second external terminals 17 and 18 are electrically connected.

次に、中央部に、例えば開口幅2.4mmの方形状の貫通孔34aが形成された、厚さ0.4mmの未焼結セラミックスの第2基板34を用意し、上面に第1および第2パッド13、14と、貫通孔34aの内壁に接続部31、32の上部を、例えばニッケルおよび金メッキによりそれぞれ形成する。   Next, a non-sintered ceramic second substrate 34 having a thickness of 0.4 mm in which a square through hole 34a having an opening width of 2.4 mm, for example, is formed at the center is prepared. The upper portions of the connection portions 31 and 32 are formed on the inner walls of the two pads 13 and 14 and the through-hole 34a by, for example, nickel and gold plating.

次に、未焼結セラミックスの第1基板33および第2基板34を積層した後、加圧して低温焼結することにより、複数の第1筺体21が格子状に配列されたシート状の基台50が得られる。   Next, after laminating the first substrate 33 and the second substrate 34 made of unsintered ceramics, pressurization and low-temperature sintering are performed so that a plurality of first casings 21 are arranged in a lattice shape to form a sheet-like base 50 is obtained.

同様にして、図4に示すように、第2筺体28は複数の第2筐体28が格子状に配列されたシート状の基台51に一括して形成される。   Similarly, as shown in FIG. 4, the second housing 28 is collectively formed on a sheet-like base 51 in which a plurality of second housings 28 are arranged in a lattice shape.

即ち、格子状に配列された第2基台23の上面に第3および第4パッド24、25が形成され、第2凹部22の底部内に第3および第4電極リード26、27が形成され、第2凹部22の内壁面に沿って接続部37、38が形成される。   That is, the third and fourth pads 24 and 25 are formed on the upper surface of the second base 23 arranged in a lattice pattern, and the third and fourth electrode leads 26 and 27 are formed in the bottom of the second recess 22. Connection portions 37 and 38 are formed along the inner wall surface of the second recess 22.

更に具体的には、図5に示すように、第2基台23は、第3基板35と第4基板36とを積層することにより製造される。   More specifically, as shown in FIG. 5, the second base 23 is manufactured by laminating a third substrate 35 and a fourth substrate 36.

第2基台23として、例えば厚さ0.1mmの未焼結セラミックスの第3基板35を用意し、上面にマウントベッド26a、26bを有する第3電極リード26と、マウントベッド27aを有する第4電極リード27を、例えばニッケルおよび金メッキによりそれぞれ形成する。   As the second base 23, for example, a third substrate 35 made of unsintered ceramic having a thickness of 0.1 mm is prepared, and a third electrode lead 26 having mount beds 26a and 26b on the upper surface and a fourth electrode having a mount bed 27a. The electrode lead 27 is formed by nickel and gold plating, for example.

次に、中央部に、例えば開口幅2.4mmの方形状の貫通孔36aが形成された、厚さ0.4mmの未焼結セラミックスの第4基板36を用意し、上面に第3および第4パッド24、25と、接続部37、38を、例えばニッケルおよび金メッキによりそれぞれ形成する。   Next, a fourth substrate 36 of non-sintered ceramics having a thickness of 0.4 mm, in which a square through hole 36a having an opening width of 2.4 mm, for example, is formed at the center is prepared, and third and The four pads 24 and 25 and the connecting portions 37 and 38 are formed by nickel and gold plating, for example.

次に、未焼結セラミックスの第3基板35および第4基板36を積層した後、加圧して低温焼結することにより、複数の第2筺体28が格子状に配列されたシート状の基台51が得られる。   Next, after laminating the third substrate 35 and the fourth substrate 36 of non-sintered ceramic, pressurization and low-temperature sintering are performed, whereby a plurality of second casings 28 are arranged in a lattice shape to form a sheet-like base 51 is obtained.

次に、図6(a)に示すように、シート状の基台50を、例えばブレード52で各個片に分割することにより、第1筺体21が得られる。
同様に、図6(b)に示すように、シート状の基台51を、例えばブレード52で各個片に分割することにより、第2筺体28が得られる。
Next, as shown to Fig.6 (a), the 1st housing 21 is obtained by dividing the sheet-like base 50 into each piece with the blade 52, for example.
Similarly, as illustrated in FIG. 6B, the second casing 28 is obtained by dividing the sheet-like base 51 into individual pieces by, for example, a blade 52.

次に、図7(a)に示すように、第1基台12の第1凹部11内のマウントベッド15a上に半導体発光素子39を導電性ペーストまたは共晶でマウントし、下面電極を第1電極リード15に接続する。
同様に、第2基台23の第2凹部22内のマウントベッド26b上に半導体受光素子41、マウントベッド26a上にスイッチング素子42a、マウントベッド27a上にスイッチング素子42b導電性ペーストまたは共晶でマウントする。
Next, as shown in FIG. 7A, the semiconductor light-emitting element 39 is mounted on the mount bed 15a in the first recess 11 of the first base 12 with a conductive paste or eutectic, and the bottom electrode is attached to the first electrode. Connect to electrode lead 15.
Similarly, the semiconductor light receiving element 41 is mounted on the mount bed 26b in the second recess 22 of the second base 23, the switching element 42a is mounted on the mount bed 26a, and the switching element 42b is mounted on the mount bed 27a with conductive paste or eutectic. To do.

次に、図7(b)に示すように、半導体発光素子39の上面電極と第2電極リード14とをボンディングワイヤ40を介して電気的に接続した後、第1および第2パッド13、14上に、接合剤として、例えばAuボール53を形成する。
同様に、半導体受光素子41とスイッチング素子42a、42bとをボンディングワイヤ43を介して電気的に接続する。
Next, as shown in FIG. 7B, after the upper electrode of the semiconductor light emitting element 39 and the second electrode lead 14 are electrically connected via the bonding wire 40, the first and second pads 13, 14 are connected. On the top, for example, Au balls 53 are formed as a bonding agent.
Similarly, the semiconductor light receiving element 41 and the switching elements 42 a and 42 b are electrically connected via the bonding wire 43.

次に、図7(c)に示すように、ディスペンサ54により、第1基台12の第1凹部11内にシリコン樹脂を充填し、第1封止樹脂44で封止する。
同様に、第2基台23の第2凹部22内にシリコン樹脂を充填し、第2封止樹脂45で封止する。
Next, as shown in FIG. 7C, the dispenser 54 fills the first recess 11 of the first base 12 with silicon resin and seals with the first sealing resin 44.
Similarly, the second recess 22 of the second base 23 is filled with silicon resin and sealed with the second sealing resin 45.

次に、図7(d)に示すように、ディスペンサ55により、第1基台12の上面全周に絶縁性の接着剤56、例えばノンコネクティングペーストを塗布する。   Next, as shown in FIG. 7D, an insulating adhesive 56, such as a non-connecting paste, is applied to the entire upper surface of the first base 12 by the dispenser 55.

次に、図7(e)に示すように、第2筐体28を熱板57上に載置して、上方から第1凹部11に第2凹部22が対向するように真空チャック58で吸着した第1筺体21を降下させ、第1基台12に第2基台23を冠着した後、加熱あるいは超音波を印加して固着する。   Next, as shown in FIG. 7 (e), the second housing 28 is placed on the hot plate 57 and sucked by the vacuum chuck 58 so that the second recess 22 faces the first recess 11 from above. After the first casing 21 is lowered and the second base 23 is crowned on the first base 12, it is fixed by applying heat or ultrasonic waves.

これにより、図1に示す第1筐体21と第2筐体28を一体化したパッケージに半導体発光素子39と半導体受光素子41およびスイッチング素子42a、42bとを搭載した光半導体装置10を製造することが可能である。   Thus, the optical semiconductor device 10 in which the semiconductor light emitting element 39, the semiconductor light receiving element 41, and the switching elements 42a and 42b are mounted on the package in which the first casing 21 and the second casing 28 shown in FIG. 1 are integrated is manufactured. It is possible.

以上説明したように、本実施例の光半導体装置10では、予め成形加工された第1筺体21と第2筺体28とを一体化したので、パッケージサイズのばらつきを防止して光半導体装置を製造することができる。その結果、サイズの揃った小型の光半導体装置が得られる。   As described above, in the optical semiconductor device 10 of the present embodiment, the first housing 21 and the second housing 28 that have been molded in advance are integrated, so that the variation in package size is prevented and the optical semiconductor device is manufactured. can do. As a result, small optical semiconductor devices with uniform sizes can be obtained.

ここでは、光半導体装置10に2個のスイッチング素子42a、42bを用いた場合について説明したが、スイッチング素子は1個でも構わない。その場合は、有極性のフォトリレーとして機能する。
更に、スイッチング素子は無くても良く、その場合は対向型の所謂フォトカプラとして機能する。
Although the case where two switching elements 42a and 42b are used in the optical semiconductor device 10 has been described here, only one switching element may be used. In that case, it functions as a polar photorelay.
Further, there may be no switching element. In that case, the switching element functions as a so-called photocoupler.

また、各個片への分割はブレード52で行なう場合について説明したが、ワイヤーソーで行っても構わない。ワイヤーソーによれば、切り代が小さくできるので、材料損失を減らすことができる利点がある。   Moreover, although the case where the division | segmentation into each piece was performed with the braid | blade 52 was demonstrated, you may carry out with a wire saw. According to the wire saw, since the cutting allowance can be reduced, there is an advantage that material loss can be reduced.

図8は本発明の実施例2に係る光半導体装置を示す図で、図8(a)はその内部を透視して眺めた平面図、図8(b)は図8(a)のB−B線に沿って切断し矢印方向に眺めた断面図である。   8A and 8B are diagrams showing an optical semiconductor device according to Embodiment 2 of the present invention. FIG. 8A is a plan view seen through the inside thereof, and FIG. 8B is a cross-sectional view taken along line B- in FIG. It is sectional drawing cut | disconnected along the B line and looked at the arrow direction.

本実施例において、上記実施例1と同一の構成部分には同一符号を付してその部分の説明は省略し、異なる部分について説明する。   In the present embodiment, the same components as those in the first embodiment are denoted by the same reference numerals, description thereof will be omitted, and different portions will be described.

本実施例が実施例1と異なる点は、第3および第4外部端子を第2基台に設けたことにある。   The present embodiment is different from the first embodiment in that the third and fourth external terminals are provided on the second base.

即ち、図8に示すように、本実施例の光半導体装置60のパッケージは、第1凹部11を有する第1筐体21と第2凹部22を有する第2筐体28とが、第1凹部11と第2凹部22を対向して箱型に一体化されている。   That is, as shown in FIG. 8, the package of the optical semiconductor device 60 of the present embodiment includes a first housing 21 having the first recess 11 and a second housing 28 having the second recess 22. 11 and the 2nd recessed part 22 are opposed, and it is integrated in the box shape.

第1筐体21は、上面に第1凹部11を有する第1基台12と、第1凹部11の底部内に設けられた第1電極リード15、第2電極リード16(図示せず)と、第1基台12に設けられた第1外部端子17、第2外部端子18(図示せず)とを有している。   The first housing 21 includes a first base 12 having a first recess 11 on the upper surface, a first electrode lead 15 and a second electrode lead 16 (not shown) provided in the bottom of the first recess 11. And a first external terminal 17 and a second external terminal 18 (not shown) provided on the first base 12.

第2筺体28は、上面に第2凹部22を有する第2基台23と、第2凹部22の底部内に設けられた第3電極リード26、第4電極リード27と、第2基台23に設けられた第3外部端子19、第2外部端子20を有している。   The second casing 28 includes a second base 23 having a second recess 22 on the upper surface, a third electrode lead 26 and a fourth electrode lead 27 provided in the bottom of the second recess 22, and the second base 23. The third external terminal 19 and the second external terminal 20 are provided.

第1基台12の上面に設けられた第1凹部11は方形状で、その底部内には第1凹部11の一辺と反対辺側(図の右辺側)に第1および第2電極リード15、16が設けられている。   The first recess 11 provided on the upper surface of the first base 12 has a rectangular shape, and the first and second electrode leads 15 are disposed on the opposite side (the right side in the drawing) of the first recess 11 in the bottom. , 16 are provided.

また、第1外部端子17は第1電極リード15に接続部29を介して電気的に接続され、第2外部端子18は第2電極リード16と接続部30(図示せず)を介して電気的に接続され、第1および第2電極リード15、16を外側へ延伸するように第1基台12の下面に設けられている。   The first external terminal 17 is electrically connected to the first electrode lead 15 via the connection portion 29, and the second external terminal 18 is electrically connected to the second electrode lead 16 and the connection portion 30 (not shown). Are connected to each other, and are provided on the lower surface of the first base 12 so that the first and second electrode leads 15 and 16 extend outward.

同様に、第2基台23の上面に設けられた第2凹部22は方形状で、その底部内には第2凹部22の一辺と反対辺側(図の右辺側)に第3および第4電極リード26、27が設けられている。   Similarly, the 2nd recessed part 22 provided in the upper surface of the 2nd base 23 is a square shape, and the 3rd and 4th is on the opposite side (right side of a figure) side of the 2nd recessed part 22 in the bottom part. Electrode leads 26 and 27 are provided.

また、第3外部端子19は第3電極リード26に接続部31を介して電気的に接続され、第4外部端子20は第4電極リード27と接続部32を介して電気的に接続され、第3および第4電極リード26、27を外側へ延伸するように第2基台23の下面に設けられている。   The third external terminal 19 is electrically connected to the third electrode lead 26 via the connection portion 31, and the fourth external terminal 20 is electrically connected to the fourth electrode lead 27 via the connection portion 32. The third and fourth electrode leads 26 and 27 are provided on the lower surface of the second base 23 so as to extend outward.

以上説明したように、本実施例の光半導体装置60は、第3および第4外部端子19、20を第2基台23に設けたので、第3および第4電極リード26、27と第3および第4外部端子19、20との電気的接続が容易になる利点がある。   As described above, in the optical semiconductor device 60 of the present embodiment, since the third and fourth external terminals 19 and 20 are provided on the second base 23, the third and fourth electrode leads 26 and 27 and the third electrode Further, there is an advantage that the electrical connection with the fourth external terminals 19 and 20 becomes easy.

ここでは、第1乃至第4外部接続端子17、18、19、20を第1基台21および第2基台23の同じ辺側に設けた場合について説明したが、図9(a)に示すように互いに反対辺側に設けても構わない。また、図9(b)に示すように同じ辺側の中央部に設けても構わない。   Here, the case where the first to fourth external connection terminals 17, 18, 19, and 20 are provided on the same side of the first base 21 and the second base 23 has been described, but it is shown in FIG. As such, they may be provided on opposite sides. Moreover, as shown in FIG.9 (b), you may provide in the center part of the same edge | side side.

図10は本発明の実施例3に係る光半導体装置を示す図で、図10(a)はその内部を透視して眺めた平面図、図10(b)は図10(a)のC−C線に沿って切断し矢印方向に眺めた断面図である。   10A and 10B are views showing an optical semiconductor device according to Example 3 of the present invention. FIG. 10A is a plan view seen through the inside, and FIG. 10B is a cross-sectional view taken along line C- of FIG. It is sectional drawing cut | disconnected along the C line and looked at the arrow direction.

本実施例において、上記実施例1と同一の構成部分には同一符号を付してその部分の説明は省略し、異なる部分について説明する。   In the present embodiment, the same components as those in the first embodiment are denoted by the same reference numerals, description thereof will be omitted, and different portions will be described.

本実施例が実施例1と異なる点は、第1基台に半導体発光素子と半導体受光素子を搭載した、反射型のフォトカプラとしたことにある。   The present embodiment is different from the first embodiment in that a reflection type photocoupler in which a semiconductor light emitting element and a semiconductor light receiving element are mounted on a first base.

始めに、本実施例の光半導体装置70のパッケージについて説明する。図10に示すように、光半導体装置70のパッケージは、第1凹部11を有する第1筐体21と第2凹部73を有する第2筐体75とが、第1凹部11と第2凹部73を対向して箱型に一体化されている。   First, the package of the optical semiconductor device 70 of the present embodiment will be described. As shown in FIG. 10, the package of the optical semiconductor device 70 includes a first casing 21 having a first recess 11 and a second casing 75 having a second recess 73, and the first recess 11 and the second recess 73. Are integrated into a box shape.

第1筐体21は、上面に第1凹部11を有する第1基台12と、第1凹部11の底部内に設けられた第1乃至第4電極リード15、16、71、72と、第1基台12に設けられた第1乃至第4外部端子17、18、19、20とを有し、第2筺体75は、上面に第2凹部73を有する第2基台74のみを有している。   The first housing 21 includes a first base 12 having a first recess 11 on the upper surface, first to fourth electrode leads 15, 16, 71, 72 provided in the bottom of the first recess 11, The first casing 12 has first to fourth external terminals 17, 18, 19, 20, and the second casing 75 has only a second base 74 having a second recess 73 on the upper surface. ing.

第1基台12の上面に設けられた第1凹部11は方形状で、その底部内には第1乃至第4電極リード15、16、71、72が設けられている。
このうち、第1および第2電極リード15、16は第1凹部11の一辺側(図の左辺側)に、第3および第4電極リード71、72は第1凹部71の一辺と反対辺側(図の右辺側)に互いに離間して配置されている。
The first recess 11 provided on the upper surface of the first base 12 has a square shape, and first to fourth electrode leads 15, 16, 71, 72 are provided in the bottom thereof.
Of these, the first and second electrode leads 15 and 16 are on one side of the first recess 11 (the left side in the figure), and the third and fourth electrode leads 71 and 72 are on the opposite side to one side of the first recess 71. They are arranged apart from each other (on the right side in the figure).

また、第1乃至第4外部端子17、18、19、20は第1乃至第4電極リード15、16、71、72と接続部29、30、31、32を介してそれぞれ電気的に接続され、第1乃至第4電極リード15、16、71、72を外側へ延伸するように第1基台12の下面に設けられている。   The first to fourth external terminals 17, 18, 19, and 20 are electrically connected to the first to fourth electrode leads 15, 16, 71, and 72 through connection portions 29, 30, 31, and 32, respectively. The first to fourth electrode leads 15, 16, 71, 72 are provided on the lower surface of the first base 12 so as to extend outward.

更に具体的には、第1基台12は、例えばセラミックス部材からなる第1基板33と第2基板34とが積層されている。   More specifically, the first base 12 includes a first substrate 33 and a second substrate 34 made of, for example, a ceramic member.

第1基板33は、例えば厚さ0.1mmに形成され、その上面には第1乃至第4電極リード15、16、71、72が形成され、その下面には第1乃至第4外部端子17、18、19、20が形成され、第1乃至第4電極リード15、16、71、72と第1乃至第4外部端子17、18、19、20をそれぞれ接続する接続部29、30、31、32が形成されている。
第2基板34は、例えば厚さ0.4mmに形成され、開口幅が2.4mmの方形状の貫通孔34aが形成されている。
The first substrate 33 is formed, for example, to a thickness of 0.1 mm, and the first to fourth electrode leads 15, 16, 71, 72 are formed on the upper surface thereof, and the first to fourth external terminals 17 are formed on the lower surface thereof. 18, 19, 20 are formed, and the connection parts 29, 30, 31 for connecting the first to fourth electrode leads 15, 16, 71, 72 and the first to fourth external terminals 17, 18, 19, 20 respectively. , 32 are formed.
The second substrate 34 is formed to have a thickness of 0.4 mm, for example, and a rectangular through hole 34 a having an opening width of 2.4 mm is formed.

一方、第2基台74は、例えば厚さ0.2mmに形成されたセラミックス部材からなる単一の基板で、その上面には、例えば開口径が2.4mmの円形状で底部に向かってドーム状に湾曲した第2凹部73が形成されている。   On the other hand, the second base 74 is a single substrate made of a ceramic member formed to a thickness of 0.2 mm, for example, and the upper surface thereof has, for example, a circular shape with an opening diameter of 2.4 mm and a dome toward the bottom. A second recess 73 curved in a shape is formed.

ここで、方形状の第1凹部11の開口幅と円形状の第2凹部73の開口径とは等しくなくても構わないが、ほぼ等しく設定しておくことが望ましい。   Here, the opening width of the first concave portion 11 having a square shape and the opening diameter of the second concave portion 73 having a circular shape do not have to be equal, but it is desirable that they are set to be approximately equal.

第1電極リード15には第1凹部11の中央側の一端部には半導体発光素子を載置するためのマウントベッド15aが設けられ、第3電極リード71には中央側の一端部には半導体受光素子を載置するためのマウントベッド71aが設けられている。   The first electrode lead 15 is provided with a mount bed 15a for mounting the semiconductor light emitting element at one end portion on the center side of the first recess 11, and the third electrode lead 71 is provided with a semiconductor on one end portion on the center side. A mount bed 71a for placing the light receiving element is provided.

また、第1乃至第4外部端子17、18、19、20は、それぞれ第1基板33の下面に設けられ、第1基板33を貫通して形成された接続部29、30、31、32を介して第1乃至第4電極リード15、16、71、72に電気的に接続されている。   The first to fourth external terminals 17, 18, 19, and 20 are provided on the lower surface of the first substrate 33, respectively, and connect portions 29, 30, 31, and 32 formed through the first substrate 33. And electrically connected to the first to fourth electrode leads 15, 16, 71, 72.

次に、上記構造のパッケージを用いた光半導体装置70について説明する。図10に示すように、光半導体装置70は、第1基台12の第1凹部11内に設けられたマウントベッド15aに半導体発光素子39を載置して下面電極(図示せず)と第1電極リード15とを電気的に接続し、半導体発光素子39の上面電極(図示せず)と第2電極リード16とをボンディングワイヤ(第1接続導体)40を介して電気的に接続している。   Next, an optical semiconductor device 70 using the package having the above structure will be described. As shown in FIG. 10, the optical semiconductor device 70 has a semiconductor light emitting element 39 mounted on a mount bed 15 a provided in the first recess 11 of the first base 12, and a bottom electrode (not shown) and a first electrode. The first electrode lead 15 is electrically connected, and the upper electrode (not shown) of the semiconductor light emitting element 39 and the second electrode lead 16 are electrically connected via a bonding wire (first connection conductor) 40. Yes.

更に、第1基台12の第1凹部11内に設けられたマウントベッド71aに半導体受光素子33を載置して下面電極(図示せず)と第3電極リード71とを電気的に接続し、半導体受光素子33の上面電極(図示せず)と第4電極リード72とをボンディングワイヤ43を介して電気的に接続している。   Further, the semiconductor light receiving element 33 is placed on the mount bed 71 a provided in the first recess 11 of the first base 12 to electrically connect the lower surface electrode (not shown) and the third electrode lead 71. The upper electrode (not shown) of the semiconductor light receiving element 33 and the fourth electrode lead 72 are electrically connected via the bonding wire 43.

この半導体発光素子39、半導体受光素子41およびボンディングワイヤ40、43を外部から保護するために、第1基台12の第1凹部11内には透光性を有する第1封止樹脂44、例えばシリコン樹脂が充填され、第1封止樹脂44の上面はほぼ平坦に形成されている。   In order to protect the semiconductor light emitting element 39, the semiconductor light receiving element 41, and the bonding wires 40, 43 from the outside, a first sealing resin 44 having translucency is provided in the first recess 11 of the first base 12, for example, Silicon resin is filled, and the upper surface of the first sealing resin 44 is substantially flat.

同様に、第2基台74の第2凹部73内には、透光性を有する第2封止樹脂45、例えばシリコン樹脂が充填され、第2封止樹脂45の上面はほぼ平坦に形成されている。   Similarly, the second recess 73 of the second base 74 is filled with a second sealing resin 45 having translucency, for example, a silicon resin, and the upper surface of the second sealing resin 45 is formed almost flat. ing.

これにより、第1封止樹脂44と第2封止樹脂45とは互いに密着して光学的に一体化するので、半導体発光素子39から放射された光aは第1封止樹脂44と第2封止樹脂45の界面bで散乱されることなく第2基台74の第2凹部73のドーム状の湾曲面で反射され、反射された光cは半導体受光素子41の受光面に入射する。   As a result, the first sealing resin 44 and the second sealing resin 45 are in close contact with each other and optically integrated, so that the light a emitted from the semiconductor light emitting element 39 is emitted from the first sealing resin 44 and the second sealing resin 44. The light c reflected by the dome-shaped curved surface of the second recess 73 of the second base 74 without being scattered at the interface b of the sealing resin 45 is incident on the light receiving surface of the semiconductor light receiving element 41.

上記光半導体装置70では、第1外部端子17を、例えば半導体発光素子39のカソード端子、第2外部端子18を、例えば半導体発光素子39のアノード端子として、アノード端子18およびカソード端子17を電源(図示せず)に接続することにより、半導体発光素子39からの赤外光が放射される。   In the optical semiconductor device 70, the first external terminal 17 is used as, for example, the cathode terminal of the semiconductor light emitting element 39, and the second external terminal 18 is used as the anode terminal of the semiconductor light emitting element 39, for example. Infrared light is emitted from the semiconductor light emitting device 39 by connecting to the light source.

また、第3外部端子19を、例えば半導体受光素子41のカソード端子、第4外部端子20を、例えば半導体受光素子41のアノード端子として、アノード端子20およびカソード端子19に負荷(図示せず)を接続することにより受光した赤外光のエネルギーに応じた光電流が得られ、入力信号が電気的に絶縁されて負荷に伝達されるフォトカプラとして機能する。   Further, a load (not shown) is applied to the anode terminal 20 and the cathode terminal 19 using the third external terminal 19 as a cathode terminal of the semiconductor light receiving element 41 and the fourth external terminal 20 as an anode terminal of the semiconductor light receiving element 41, for example. By connecting, a photocurrent corresponding to the energy of the received infrared light is obtained, and the input signal functions as a photocoupler that is electrically insulated and transmitted to the load.

次に、上記構造のパッケージを用いた光半導体装置70の製造方法について図11乃至図14を用いて説明する。   Next, a method for manufacturing the optical semiconductor device 70 using the package having the above structure will be described with reference to FIGS.

図11は複数の第1筺体21が一括して形成された基板を示す平面図、図12は第1筺体21の製造工程の要部を示す断面図、図13は複数の第2筺体75が一括して形成された基板を示す平面図、図12は光半導体装置70の組み立て工程を順に示す断面図である。   FIG. 11 is a plan view showing a substrate on which a plurality of first casings 21 are collectively formed, FIG. 12 is a cross-sectional view showing the main part of the manufacturing process of the first casing 21, and FIG. 13 shows a plurality of second casings 75. FIG. 12 is a cross-sectional view sequentially illustrating the assembly process of the optical semiconductor device 70. FIG.

図11に示すように、第1筺体21は複数の第1筐体21が格子状に配列されたシート状の基台78に一括して形成される。   As shown in FIG. 11, the first housing 21 is collectively formed on a sheet-like base 78 in which a plurality of first housings 21 are arranged in a lattice pattern.

即ち、格子状に配列された第1基台12の上面の第1凹部11の底部内に第1乃至第4電極リード15、16、71、72が形成され、第1基台12の底面に第1乃至第4外部端子17〜20が形成され、第1基台12を貫通して接続部29、30、31、32が形成される。   That is, the first to fourth electrode leads 15, 16, 71, 72 are formed in the bottom of the first recess 11 on the upper surface of the first base 12 arranged in a lattice pattern, and the bottom of the first base 12 is formed. First to fourth external terminals 17 to 20 are formed, and connecting portions 29, 30, 31, and 32 are formed through the first base 12.

更に具体的には、図12に示すように、第1基台12は、第1基板33と第2基板34とを積層することにより製造される。   More specifically, as shown in FIG. 12, the first base 12 is manufactured by laminating a first substrate 33 and a second substrate 34.

始に、例えば4隅に矩形状の貫通孔(図示せず)が形成された、厚さ0.1mmの未焼結セラミックスの第1基板33を用意し、上面にマウントベッド15aを有する第1電極リード15と、第2電極リード16と、上面にマウントベッド71aを有する第3電極リード71および第4電極リード72を、例えばニッケルおよび金メッキによりそれぞれ形成し、下面に第1乃至第4外部端子17、18、19、20を、例えばニッケルおよび金メッキによりそれぞれ形成する。   First, for example, a first substrate 33 made of green ceramics having a thickness of 0.1 mm and having rectangular through holes (not shown) formed at four corners is prepared, and a first bed having a mount bed 15a on the upper surface is prepared. The electrode lead 15, the second electrode lead 16, and the third electrode lead 71 and the fourth electrode lead 72 having the mount bed 71a on the upper surface are formed by, for example, nickel and gold plating, and the first to fourth external terminals are formed on the lower surface. 17, 18, 19, and 20 are formed by nickel and gold plating, for example.

次に、貫通孔の内壁面に、例えば銀メッキにより第1基板33を貫通する接続部29、30、31、32を形成し、第1乃至第4電極リード15、16、71、72と第1乃至第4外部端子17、18、19、20とを電気的に接続する。   Next, on the inner wall surface of the through hole, connection portions 29, 30, 31, 32 that penetrate the first substrate 33 are formed by silver plating, for example, and the first to fourth electrode leads 15, 16, 71, 72 and the first The first to fourth external terminals 17, 18, 19, and 20 are electrically connected.

次に、中央部に、例えば開口幅2.4mmの方形状の貫通孔34aが形成された、厚さ0.4mmの未焼結セラミックスの第2基板34を用意し、貫通孔34aに接続部29、30、31、32がそれぞれ内接するように第1基板33上に積層する。   Next, a non-sintered ceramic second substrate 34 having a thickness of 0.4 mm in which, for example, a rectangular through hole 34 a having an opening width of 2.4 mm is formed at the center is prepared, and the connecting portion is connected to the through hole 34 a. 29, 30, 31, and 32 are stacked on the first substrate 33 so as to be inscribed therein.

次に、積層された未焼結セラミックスの第1基板33および第2基板34を加圧して低温焼結することにより、複数の第1筺体21が格子状に配列されたシート状の基台78が得られる。   Next, the laminated first ceramic substrate 33 and the second substrate 34 are pressed and sintered at a low temperature to thereby form a sheet-like base 78 in which a plurality of first casings 21 are arranged in a lattice pattern. Is obtained.

同様にして、図13に示すように、第2筺体75は複数の第2筐体75が格子状に配列されたシート状の基台79に一括して形成される。   Similarly, as shown in FIG. 13, the second casing 75 is collectively formed on a sheet-like base 79 in which a plurality of second housings 75 are arranged in a grid.

即ち、第2基台74として、例えば厚さ0.2mmの未焼結セラミックスの基板を用意し、円形状で底部に向かって湾曲したドーム状の第2凹部73を格子状に形成した後、低温焼結することにより第2筺体75が格子状に配列されたシート状の基台79が得られる。   That is, as the second base 74, for example, a non-sintered ceramic substrate having a thickness of 0.2 mm is prepared, and after forming the circular dome-shaped second concave portion 73 curved toward the bottom in a lattice shape, By performing low-temperature sintering, a sheet-like base 79 in which the second casings 75 are arranged in a lattice shape is obtained.

次に、シート状の基台78、79を、例えばブレードで各個片に分割することにより、第1および第2筺体21、75が得られる。   Next, the first and second casings 21 and 75 are obtained by dividing the sheet-like bases 78 and 79 into individual pieces with, for example, a blade.

次に、図14(a)に示すように、第1基台12の第1凹部11内のマウントベッド15a上に半導体発光素子39を導電性ペーストまたは共晶でマウントし、下面電極を第1電極リード15に接続する。
同様に、マウントベッド61a上に半導体受光素子41を導電性ペーストまたは共晶でマウントし、下面電極を第3電極リード71に接続する。
Next, as shown in FIG. 14A, the semiconductor light emitting device 39 is mounted on the mount bed 15a in the first recess 11 of the first base 12 with a conductive paste or eutectic, and the lower surface electrode is attached to the first electrode. Connect to electrode lead 15.
Similarly, the semiconductor light receiving element 41 is mounted on the mount bed 61 a with a conductive paste or eutectic, and the lower surface electrode is connected to the third electrode lead 71.

次に、図14(b)に示すように、半導体発光素子39の上面電極と第2電極リード16とをボンディングワイヤ40を介して電気的に接続し、半導体受光素子41の上面電極と第4電極リード72とをボンディングワイヤ43を介して電気的に接続する。   Next, as shown in FIG. 14B, the upper surface electrode of the semiconductor light emitting element 39 and the second electrode lead 16 are electrically connected via the bonding wire 40, and the upper surface electrode of the semiconductor light receiving element 41 and the fourth electrode are connected. The electrode lead 72 is electrically connected via the bonding wire 43.

次に、図14(c)に示すように、ディスペンサ54により、第1基台12の第1凹部11内にシリコン樹脂を充填し、第1封止樹脂44で封止する。
同様に、第2基台74の第2凹部73内にシリコン樹脂を充填し、第2封止樹脂45で封止する。
Next, as shown in FIG. 14C, the dispenser 54 fills the first recess 11 of the first base 12 with silicon resin and seals with the first sealing resin 44.
Similarly, the second recess 73 of the second base 74 is filled with silicon resin and sealed with the second sealing resin 45.

次に、図14(d)に示すように、ディスペンサ55により、第1基台12の上面全周に接着剤56を塗布する。   Next, as shown in FIG. 14D, the adhesive 56 is applied to the entire upper surface of the first base 12 by the dispenser 55.

次に、図14(e)に示すように、第2基台74を熱板57上に載置して、上方から第1凹部11に第2凹部73が対向するように真空チャック58で吸着した第1筺体21を降下させ、第1基台12に第2基台74を冠着した後、加熱あるいは超音波を印加して固着する。   Next, as shown in FIG. 14 (e), the second base 74 is placed on the hot plate 57 and sucked by the vacuum chuck 58 so that the second recess 73 faces the first recess 11 from above. After the first casing 21 is lowered and the second base 74 is attached to the first base 12, it is fixed by heating or applying ultrasonic waves.

これにより、図10に示す第1筐体21と第2筐体75を一体化したパッケージに、半導体発光素子39と半導体受光素子41とを搭載した光半導体装置70を製造することが可能である。   Thus, it is possible to manufacture the optical semiconductor device 70 in which the semiconductor light emitting element 39 and the semiconductor light receiving element 41 are mounted in a package in which the first casing 21 and the second casing 75 shown in FIG. 10 are integrated. .

以上説明したように、本実施例の光半導体装置70では、予め成形加工された第1筺体12に半導体発光素子39と半導体受光素子41を収納し、第2筺体74の第2凹部73を光反射面としたので、パッケージの高さを小さくできる利点がある。   As described above, in the optical semiconductor device 70 of the present embodiment, the semiconductor light emitting element 39 and the semiconductor light receiving element 41 are housed in the first housing 12 that has been molded in advance, and the second recess 73 of the second housing 74 is optically transmitted. Since it is a reflective surface, there is an advantage that the height of the package can be reduced.

ここでは、第1筺体12に半導体発光素子39と半導体受光素子41を収納した場合について説明したが、更にスイッチング素子を収納してフォトリレーとして動作させても構わない。   Although the case where the semiconductor light emitting element 39 and the semiconductor light receiving element 41 are accommodated in the first housing 12 has been described here, a switching element may be accommodated to operate as a photo relay.

図15は本発明の実施例4に係る光半導体装置の第2筐体を示す断面図である。本実施例において、上記実施例3と同一の構成部分には同一符号を付してその部分の説明は省略し、異なる部分について説明する。   FIG. 15 is a sectional view showing a second housing of the optical semiconductor device according to the fourth embodiment of the present invention. In the present embodiment, the same components as those in the third embodiment are denoted by the same reference numerals, description thereof will be omitted, and different portions will be described.

本実施例が実施例3と異なる点は、第2基台74の第2凹部73に光反射膜を形成したことにある。   The present embodiment is different from the third embodiment in that a light reflecting film is formed in the second recess 73 of the second base 74.

即ち、図15に示すように、第2基台74の第2凹部73に、例えば金、銀、アルミニウムなどの金属膜をメッキまたは蒸着した光反射膜80が形成されている。   That is, as shown in FIG. 15, a light reflecting film 80 is formed in the second recess 73 of the second base 74 by plating or vapor-depositing a metal film such as gold, silver, or aluminum.

光反射膜80により、半導体発光素子39と半導体受光素子41との光結合効率を向上させることが可能である。   The light reflecting film 80 can improve the optical coupling efficiency between the semiconductor light emitting element 39 and the semiconductor light receiving element 41.

以上説明したように、本実施例の光半導体装置の第2筐体74は、第2基台74の第2凹部73に光反射膜80を形成したので、半導体受光素子41の受光感度が向上し、光半導体装置70の信頼性が向上する利点がある。   As described above, since the light reflecting film 80 is formed in the second recess 73 of the second base 74 in the second housing 74 of the optical semiconductor device of this embodiment, the light receiving sensitivity of the semiconductor light receiving element 41 is improved. In addition, there is an advantage that the reliability of the optical semiconductor device 70 is improved.

また、半導体受光素子41の受光感度を一定とする場合には、半導体発光素子39の駆動電流を低減できるので、光半導体装置70の消費電流を低減できる利点がある。   Further, in the case where the light receiving sensitivity of the semiconductor light receiving element 41 is constant, the driving current of the semiconductor light emitting element 39 can be reduced.

上述した実施例においては、シート状の基台50、51を分割して第1筐体21および第2筐体28を形成した後、光半導体装置10を組み立てる場合について説明したが、始にシート状の基台50、51に半導体発光素子39、半導体受光素子41およびスイッチング素子42a、42bを載置して第1及び第2樹脂44、45で封止した後、シート状の基台50、51を固着してから各個片に分離して光半導体装置10を得るようにしても構わない。   In the embodiment described above, the case where the optical semiconductor device 10 is assembled after the sheet-like bases 50 and 51 are divided to form the first housing 21 and the second housing 28 has been described. The semiconductor light emitting device 39, the semiconductor light receiving device 41, and the switching devices 42a and 42b are placed on the bases 50 and 51 and sealed with the first and second resins 44 and 45, and then the sheet base 50, The optical semiconductor device 10 may be obtained after the 51 is fixed and separated into individual pieces.

また、第1乃至第4外部端子17、18、19、20をメッキで形成する場合について説明したが、導電性ペーストなどの印刷法によっても構わない。   Moreover, although the case where the 1st thru | or 4th external terminal 17, 18, 19, 20 was formed by plating was demonstrated, you may use printing methods, such as an electrically conductive paste.

更に、第1基台12および第2基台23が絶縁体である場合について説明したが、第1基台12および第2基台23の一部または全部が導電体であっても構わない。   Furthermore, although the case where the first base 12 and the second base 23 are insulators has been described, a part or all of the first base 12 and the second base 23 may be conductors.

その場合は、電極リード、外部接続端子、接続部をそれぞれ導電性の基台から絶縁する必要があるが、半導体発光素子39、半導体受光素子41、スイッチング素子42a、42bなどの放熱性が向上する利点がある。   In that case, it is necessary to insulate the electrode lead, the external connection terminal, and the connection portion from the conductive base, respectively, but the heat dissipation of the semiconductor light emitting element 39, the semiconductor light receiving element 41, the switching elements 42a, 42b, etc. is improved. There are advantages.

更にまた、第1凹部11および第2凹部22、73に透光性樹脂を充填した場合について説明したが、半導体発光素子39と半導体受光素子41との間で所定の光結合効率か得られ、ボンディングワイヤ40、43などの機械的強度が保てる範囲においては、第1および第2封止樹脂44、45は無くても構わない。
その場合に、第1凹部11および第2凹部22、73に乾燥不活性ガスを充填しておくことが望ましい。
Furthermore, although the case where the first concave portion 11 and the second concave portions 22 and 73 are filled with a translucent resin has been described, a predetermined optical coupling efficiency is obtained between the semiconductor light emitting element 39 and the semiconductor light receiving element 41, As long as the mechanical strength of the bonding wires 40 and 43 can be maintained, the first and second sealing resins 44 and 45 may be omitted.
In that case, it is desirable to fill the first recess 11 and the second recesses 22 and 73 with a dry inert gas.

本発明の実施例1に係る光半導体装置を示す図で、図1(a)はその内部を透視して眺めた平面図、図1(b)は図1(a)のA−A線に沿って切断し、矢印方向に眺めた断面図。1A and 1B are diagrams illustrating an optical semiconductor device according to a first embodiment of the present invention, in which FIG. 1A is a plan view seen through the inside, and FIG. 1B is a line AA in FIG. Sectional drawing cut | disconnected along and looked at the direction of the arrow. 本発明の実施例1に係る光半導体装置の第1筐体が一括して形成された基板を示す平面図。1 is a plan view showing a substrate on which a first housing of an optical semiconductor device according to Embodiment 1 of the present invention is formed in a lump. FIG. 本発明の実施例1に係る第1筐体の製造工程の要部を示す図。The figure which shows the principal part of the manufacturing process of the 1st housing | casing which concerns on Example 1 of this invention. 本発明の実施例1に係る光半導体装置の第2筐体が一括して形成された基板を示す平面図。1 is a plan view showing a substrate on which a second housing of an optical semiconductor device according to Embodiment 1 of the present invention is formed in a lump. FIG. 本発明の実施例1に係る第2筐体の製造工程の要部を示す図。The figure which shows the principal part of the manufacturing process of the 2nd housing | casing which concerns on Example 1 of this invention. 本発明の実施例1に係る基板から第1および第2筐体の分離工程を示す断面図。Sectional drawing which shows the isolation | separation process of the 1st and 2nd housing | casing from the board | substrate which concerns on Example 1 of this invention. 本発明の実施例1に係る光半導体装置の組み立て工程を順に示す断面図。Sectional drawing which shows the assembly process of the optical semiconductor device which concerns on Example 1 of this invention in order. 本発明の実施例2に係る光半導体装置を示す図で、図8(a)はその内部を透視して眺めた平面図、図8(b)は図8(a)のB−B線に沿って切断し、矢印方向に眺めた断面図。8A and 8B are diagrams illustrating an optical semiconductor device according to a second embodiment of the present invention, in which FIG. 8A is a plan view seen through the inside, and FIG. 8B is a line BB in FIG. Sectional drawing cut | disconnected along and looked at the direction of the arrow. 本発明の実施例2に係る他の光半導体装置を示す外観図。FIG. 6 is an external view showing another optical semiconductor device according to Embodiment 2 of the present invention. 本発明の実施例3に係る光半導体装置を示す図で、図10(a)はその内部を透視して眺めた平面図、図10(b)は図10(a)のC−C線に沿って切断し、矢印方向に眺めた断面図。10A and 10B are diagrams showing an optical semiconductor device according to Example 3 of the present invention, in which FIG. 10A is a plan view seen through the inside, and FIG. 10B is a CC line in FIG. Sectional drawing cut | disconnected along and looked at the direction of the arrow. 本発明の実施例3に係る光半導体装置の第1筐体が一括して形成された基板を示す平面図。The top view which shows the board | substrate with which the 1st housing | casing of the optical semiconductor device which concerns on Example 3 of this invention was formed collectively. 本発明の実施例3に係る第1筐体の製造工程の要部を示す図。The figure which shows the principal part of the manufacturing process of the 1st housing | casing which concerns on Example 3 of this invention. 本発明の実施例3に係る光半導体装置の第2筐体が一括して形成された基板を示す平面図。The top view which shows the board | substrate with which the 2nd housing | casing of the optical semiconductor device which concerns on Example 3 of this invention was formed collectively. 本発明の実施例3に係る光半導体装置の組み立て工程を順に示す断面図。Sectional drawing which shows the assembly process of the optical semiconductor device which concerns on Example 3 of this invention in order. 本発明の実施例4に係る光半導体装置の第2筐体を示す断面図。Sectional drawing which shows the 2nd housing | casing of the optical semiconductor device which concerns on Example 4 of this invention.

符号の説明Explanation of symbols

10、60、70 光半導体装置
11 第1凹部
12 第1基台
13 第1パッド
14 第2パッド
15 第1電極リード
15a、26a、26b、27a マウントベッド
16 第2電極リード
17 第1外部端子
18 第2外部端子
19 第3外部端子
20 第4外部端子
21 第1筺体
22、73 第2凹部
23 第2基台
24 第3パッド
25 第4パッド
26、71 第3電極リード
27、72 第4電極リード
28、75 第2筺体
29、30、31、32、37、38 接続部
33、34、35、36 基板
34a、36a 貫通孔
39 光半導体素子
40、43 ボンディングワイヤ
41 半導体受光素子
42a、42b スイッチング素子
44 第1封止樹脂
45 第2封止樹脂
46、56 接着剤
50、51、78、79 シート状の基台
52 ダイシングブレード
53 Auボール
54、55 ディスペンサ
57 熱板
58 真空チャック
80 光反射膜
10, 60, 70 Optical semiconductor device 11 First recess 12 First base 13 First pad 14 Second pad 15 First electrode leads 15a, 26a, 26b, 27a Mount bed 16 Second electrode lead 17 First external terminal 18 2nd external terminal 19 3rd external terminal 20 4th external terminal 21 1st housing 22, 73 2nd recessed part 23 2nd base 24 3rd pad 25 4th pad 26, 71 3rd electrode lead 27, 72 4th electrode Lead 28, 75 Second housing 29, 30, 31, 32, 37, 38 Connection part 33, 34, 35, 36 Substrate 34a, 36a Through hole 39 Optical semiconductor element 40, 43 Bonding wire 41 Semiconductor light receiving element 42a, 42b Switching Element 44 First sealing resin 45 Second sealing resin 46, 56 Adhesives 50, 51, 78, 79 Sheet-shaped base 52 Dicing blade 3 Au ball 55 dispenser 57 hot plate 58 vacuum chucks 80 light reflective film

Claims (5)

第1の凹部を有し、前記第1の凹部の底面に半導体発光素子が載置された第1の筐体と、
第2の凹部を有し、前記第2の凹部の底面に半導体受光素子が載置された第2の筐体と、
を備え、
前記半導体発光素子と前記半導体受光素子とが対向するように、前記第1の筐体に前記第2の筐体が固着されていることを特徴とする光半導体装置。
A first housing having a first recess, and a semiconductor light emitting element placed on the bottom surface of the first recess;
A second housing having a second recess, and a semiconductor light receiving element placed on the bottom surface of the second recess;
With
The optical semiconductor device, wherein the second housing is fixed to the first housing so that the semiconductor light emitting element and the semiconductor light receiving element face each other.
第1の凹部を有し、前記第1の凹部の底面に半導体発光素子および半導体受光素子が並置された第1の筐体と、
第2の凹部を有し、前記第2の凹部に光反射面が形成された第2の筐体と、
を備え、
前記半導体発光素子および前記半導体受光素子と前記第2の凹部の前記光反射面とが対向するように、前記第1の筐体に前記第2の筐体が固着されていることを特徴とする光半導体装置。
A first housing having a first recess, wherein the semiconductor light emitting element and the semiconductor light receiving element are juxtaposed on the bottom surface of the first recess;
A second housing having a second recess and having a light reflecting surface formed in the second recess;
With
The second casing is fixed to the first casing such that the semiconductor light emitting element and the semiconductor light receiving element are opposed to the light reflecting surface of the second recess. Optical semiconductor device.
前記第1の筐体の1側面に、前記半導体発光素子および前記半導体受光素子を外部に電気的接続するための電極端子が設けられていることを特徴とする請求項1または請求項2に記載の光半導体装置。   3. The electrode terminal for electrically connecting the semiconductor light emitting element and the semiconductor light receiving element to the outside is provided on one side surface of the first housing. 4. Optical semiconductor device. 前記第2の凹部の前記光反射面にアルミニウム、金、または銀のいずれかの金属膜が形成されていることを特徴とする請求項2に記載の光半導体装置。   3. The optical semiconductor device according to claim 2, wherein a metal film of aluminum, gold, or silver is formed on the light reflecting surface of the second recess. 前記第1の筐体の1側面に、前記半導体発光素子を外部に電気的接続するための電極端子が設けられ、前記第1の筐体の1側面に対向する前記第2の筐体の側面に、前記半導体受光素子を外部に電気的接続するための電極端子が設けられていることを特徴とする請求項1に記載の光半導体装置。   An electrode terminal for electrically connecting the semiconductor light emitting element to the outside is provided on one side surface of the first housing, and the side surface of the second housing facing the one side surface of the first housing. The optical semiconductor device according to claim 1, further comprising an electrode terminal for electrically connecting the semiconductor light receiving element to the outside.
JP2005305042A 2005-10-19 2005-10-19 Optical semiconductor device Pending JP2007115850A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005305042A JP2007115850A (en) 2005-10-19 2005-10-19 Optical semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005305042A JP2007115850A (en) 2005-10-19 2005-10-19 Optical semiconductor device

Publications (1)

Publication Number Publication Date
JP2007115850A true JP2007115850A (en) 2007-05-10

Family

ID=38097781

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005305042A Pending JP2007115850A (en) 2005-10-19 2005-10-19 Optical semiconductor device

Country Status (1)

Country Link
JP (1) JP2007115850A (en)

Similar Documents

Publication Publication Date Title
CN111211198B (en) Optical coupling device
CN104465531A (en) Mounting Parts and Optocouplers
US20020171136A1 (en) Semiconductor device with stack of semiconductor chips
CN110301050B (en) Thermoelectric element built-in package
WO2022030424A1 (en) Battery package, and battery module
JP2015029043A (en) Electronic device and optical module
US7307285B2 (en) Optical semiconductor device and a method for manufacturing the same
JP6811310B2 (en) Power module
JP2014232852A (en) Package for housing sensor element and proximity sensor device
KR101543563B1 (en) Optoelectronic semi-conductor component
JP2003107301A (en) Optical communication module
US12389731B2 (en) Semiconductor device, method for manufacturing same, and substrate
JP4822820B2 (en) Semiconductor element storage package and semiconductor device
TWI237333B (en) Semiconductor device and method for making same
CN100359687C (en) Optically coupled semiconductor device and manufacturing method thereof
JP2008235864A (en) Electronic equipment
JP2010283063A (en) Light emitting device and light emitting module
JP2007115850A (en) Optical semiconductor device
JP4147171B2 (en) Solid-state imaging device and manufacturing method thereof
JP2011151276A (en) Photoelectric converter and photoelectric conversion module
JP2011071400A (en) Photoelectric conversion device, package for housing photoelectric conversion element, and photoelectric conversion module
JP6622583B2 (en) Wiring board and electronic device
JP2008198892A (en) Optical coupling device
JP6026821B2 (en) Photoelectric conversion device, photoelectric conversion module, and component for photoelectric conversion device
JP2014049562A (en) Package for housing electronic element, and electronic device