[go: up one dir, main page]

JP2007189084A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2007189084A
JP2007189084A JP2006006339A JP2006006339A JP2007189084A JP 2007189084 A JP2007189084 A JP 2007189084A JP 2006006339 A JP2006006339 A JP 2006006339A JP 2006006339 A JP2006006339 A JP 2006006339A JP 2007189084 A JP2007189084 A JP 2007189084A
Authority
JP
Japan
Prior art keywords
package substrate
semiconductor device
ball
solder
conductive material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006006339A
Other languages
Japanese (ja)
Inventor
Takenori Akasaka
武則 赤坂
Takashi Takahashi
孝志 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006006339A priority Critical patent/JP2007189084A/en
Publication of JP2007189084A publication Critical patent/JP2007189084A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H10W72/884
    • H10W74/00
    • H10W90/754

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】 配列が高密度化され、接続強度が相対的に大きい半田ボールを有する半導体装置を提供する。
【解決手段】 表面及び前記表面に対向する裏面に形成され、互いに接続された表面配線13及び裏面配線15を有するパッケージ基板11、表面に電極を有し、パッケージ基板11の表面に固着された半導体チップ21、半導体チップ21の電極とパッケージ基板の表面配線13を電気的に接続するボンディングワイヤ32、少なくとも電極及びボンディングワイヤ32を封止する封止樹脂27、パッケージ基板11の裏面配線15上に接続され、長軸の延長が互いに実質90度で交わり、パッケージ基板11の側面に対して長軸の延長が実質45度で交わる第1及び第2の方向を向いた楕円形を有するボールパッド32、及び、ボールパッド32に接続された半田ボール31を備えている。
【選択図】 図1
PROBLEM TO BE SOLVED: To provide a semiconductor device having a solder ball with a high arrangement and a relatively high connection strength.
A package substrate having a front surface wiring and a back surface wiring formed on a front surface and a back surface opposite to the front surface, and a semiconductor having electrodes on the surface and fixed to the surface of the package substrate. The chip 21, the bonding wire 32 that electrically connects the electrode of the semiconductor chip 21 and the surface wiring 13 of the package substrate, the sealing resin 27 that seals at least the electrode and the bonding wire 32, and the back surface wiring 15 of the package substrate 11. A ball pad 32 having an elliptical shape oriented in the first and second directions in which the long axis extension intersects each other at substantially 90 degrees and the long axis extension intersects at substantially 45 degrees with respect to the side surface of the package substrate 11; In addition, a solder ball 31 connected to the ball pad 32 is provided.
[Selection] Figure 1

Description

本発明は、半導体装置に関し、特に、ボールグリッドアレイ(BGA)等のボール状端子を有する半導体装置に関する。   The present invention relates to a semiconductor device, and more particularly to a semiconductor device having ball-shaped terminals such as a ball grid array (BGA).

近年、電子機器の小型化、薄型化の要求に伴い、使用部品である半導体装置の小型化、薄型化が進んでいる。小型化、薄型化は、電子機器のモバイル化とも歩調を合わせている。このような小型化、薄型化を実現するために、BGA型半導体装置では、半田ボール間の間隔であるボールピッチが0.80mm、0.65mm、更に、0.5mmへと小さくなり、ボール径、すなわち、半田ボールの接続面積が小さくなっている。   In recent years, along with demands for downsizing and thinning electronic devices, semiconductor devices that are used parts have been downsized and thinned. The downsizing and thinning are in step with the trend toward mobile electronic devices. In order to realize such miniaturization and thinning, in the BGA type semiconductor device, the ball pitch, which is the distance between the solder balls, is reduced to 0.80 mm, 0.65 mm, and further to 0.5 mm. That is, the connection area of the solder balls is reduced.

ボールピッチが小さくなると、半田ボール及びそれを実装するための実装ランド形状も小さくなる。BGA型等のボール状端子を有する半導体装置の半田ボール配列は、実装基板の高密度パターンに1対1で対応する関係にあり、BGA型半導体装置の高密度な半田ボール配列の達成は、実装基板の高密度パターンの達成でもある。   When the ball pitch is reduced, the solder ball and the mounting land shape for mounting the solder ball are also reduced. The solder ball arrangement of a semiconductor device having a ball-like terminal such as a BGA type has a one-to-one correspondence with the high-density pattern of the mounting substrate, and the achievement of the high-density solder ball arrangement of the BGA type semiconductor device is achieved by mounting. It is also the achievement of a high density pattern on the substrate.

半田ボール等のボール状端子を有する半導体装置を実装する実装基板の高密度パターン配線及び接続強度確保の提案がなされている。例えば、実装基板の配線パターンにおいて、同一平面上にできるだけ多くの配線パターンを通すために、従来の円形の実装ランドに比較して、配線パターンの引き出し方向に円半径を伸ばした長軸を設け、直交する短軸を円半径より縮小した楕円形の実装ランドとする提案が開示されている(例えば、特許文献1参照。)。楕円形の実装ランドは、従来の円形の実装ランドと同じ面積とされ、接続信頼性を確保している。また、実装ランド間隔に余裕がある場合は、短軸を円半径と同じにして、長軸を円半径より伸ばして接続面積の拡大を図る例が示されている。   Proposals have been made for securing high-density pattern wiring and connection strength of a mounting board on which a semiconductor device having ball-shaped terminals such as solder balls is mounted. For example, in the wiring pattern of the mounting board, in order to pass as many wiring patterns as possible on the same plane, compared to a conventional circular mounting land, a long axis having a circular radius extended in the direction of drawing out the wiring pattern is provided. There has been disclosed a proposal of an elliptical mounting land in which a short axis perpendicular to the vertical axis is reduced from a circle radius (see, for example, Patent Document 1). The elliptical mounting land has the same area as the conventional circular mounting land, and ensures connection reliability. Further, in the case where there is a margin in the mounting land interval, an example is shown in which the short axis is made equal to the circular radius and the long axis is extended from the circular radius to increase the connection area.

しかしながら、上記提案は、同一平面上にできるだけ多くの配線パターンを通すことを目的とした実装ランドの配列であるため、これに対応させて、半導体装置の半田ボールを配列させても、半田ボールの近接限界まで接近させた配列になるとは限らないし、まして、最近接且つ接続強度の相対的な向上になる可能性は小さい。つまり、小型化要求の半導体装置の半田ボールの最近接配列及び接続強度の相対的な向上を図ることは困難であるという問題があった。
特開2001−230533号公報 (第6頁、図4、5)
However, since the above proposal is an arrangement of mounting lands intended to pass as many wiring patterns as possible on the same plane, even if the solder balls of the semiconductor device are arranged correspondingly, the solder balls The arrangement is not necessarily close to the proximity limit, and the possibility of relative improvement in the closest and connection strength is small. That is, there is a problem that it is difficult to improve the closest arrangement and the connection strength of the solder balls of the semiconductor device requiring miniaturization.
JP 2001-230533 A (Page 6, FIGS. 4, 5)

本発明は、配列が高密度化され、接続強度が相対的に大きい半田ボールを有する半導体装置を提供することを目的とする。   SUMMARY OF THE INVENTION An object of the present invention is to provide a semiconductor device having a solder ball having a high arrangement and a relatively high connection strength.

本発明の一態様の半導体装置は、表面に電極を有する半導体チップと、少なくとも前記電極を封止する封止樹脂と、前記電極に接続され、長軸の延長が互いに実質90度で交わり、前記半導体チップの側面の延長面に対して前記長軸の延長が実質45度で交わる第1及び第2の方向を向いた楕円形を有する導電性材料露出部と、前記導電性材料露出部に接続された外部接続端子とを備えていることを特徴とする。   A semiconductor device according to one embodiment of the present invention includes a semiconductor chip having an electrode on a surface, a sealing resin that seals at least the electrode, and an extension of a major axis that intersects with each other at substantially 90 degrees, A conductive material exposed portion having an elliptical shape oriented in the first and second directions in which the extension of the major axis intersects at substantially 45 degrees with respect to the extended surface of the side surface of the semiconductor chip, and is connected to the conductive material exposed portion And an external connection terminal.

また、本発明の別態様の半導体装置は、表面及び前記表面に対向する裏面に形成され、互いに接続された配線を有するパッケージ基板と、表面に電極を有し、前記パッケージ基板の表面に固着された半導体チップと、前記電極と前記パッケージ基板の表面の配線を電気的に接続する接続手段と、少なくとも前記電極及び前記接続手段を封止する封止樹脂と、前記パッケージ基板の裏面の配線に接続され、長軸の延長が互いに実質90度で交わり、前記パッケージ基板の側面に対して前記長軸の延長が実質45度で交わる第1及び第2の方向を向いた楕円形を有する導電性材料露出部と、前記導電性材料露出部に接続された外部接続端子とを備えていることを特徴とする。   According to another aspect of the present invention, there is provided a semiconductor device having a package substrate having wirings formed on a front surface and a back surface opposite to the front surface and connected to each other, an electrode on the surface, and fixed to the surface of the package substrate. The semiconductor chip, the connection means for electrically connecting the electrode and the wiring on the surface of the package substrate, the sealing resin for sealing at least the electrode and the connection means, and the wiring on the back surface of the package substrate A conductive material having an elliptical shape oriented in a first direction and a second direction in which the extension of the major axis intersects with each other at substantially 90 degrees and the extension of the major axis intersects with the side surface of the package substrate at substantially 45 degrees It has an exposed part and an external connection terminal connected to the conductive material exposed part.

本発明によれば、配列が高密度化され、接続強度が相対的に大きい半田ボールを有する半導体装置を提供することが可能である。   ADVANTAGE OF THE INVENTION According to this invention, it is possible to provide the semiconductor device which has a solder ball with a high arrangement and a relatively high connection strength.

以下、本発明の実施例について、図面を参照しながら説明する。各図では、同一の構成要素には同一の符号を付す。   Embodiments of the present invention will be described below with reference to the drawings. In each figure, the same components are denoted by the same reference numerals.

本発明の実施例1に係るBGA型の半導体装置について、図1乃至図3を参照しながら説明する。図1は半導体装置の概略を示すもので、図1(a)は半導体装置の一部を切り欠いて示す正面方向から見た模式図、図1(b)は底面側から見た平面図ある。なお、破線で示されるべき境界線の一部は省略され、裏面配線(15)のボールパッド(32)及びその周辺部のみを表示している。図2は図1(b)の一部を拡大した図で、半導体装置の底面の半田ボールの向きが同じ場合の配置及び形状を模式的に示す図である。図3は半導体装置の底面の半田ボールの向きが互いに異なる場合の配置及び形状を模式的に示す図である。   A BGA type semiconductor device according to Embodiment 1 of the present invention will be described with reference to FIGS. FIG. 1 shows an outline of a semiconductor device. FIG. 1A is a schematic view seen from the front direction, with a part of the semiconductor device cut away, and FIG. 1B is a plan view seen from the bottom side. . In addition, a part of boundary line which should be shown with a broken line is abbreviate | omitted and only the ball pad (32) of the back surface wiring (15) and its peripheral part are displayed. FIG. 2 is an enlarged view of a part of FIG. 1B, schematically showing the arrangement and shape when the orientation of the solder balls on the bottom surface of the semiconductor device is the same. FIG. 3 is a diagram schematically showing the arrangement and shape when the solder balls on the bottom surface of the semiconductor device have different directions.

図1に示すように、半導体装置1は、パッケージ基板11、半導体チップ21、接続手段であるボンディングワイヤ25、封止樹脂27、導電性材料露出部である楕円形のボールパッド32、及び、外部接続端子である半田ボール31を有している。   As shown in FIG. 1, the semiconductor device 1 includes a package substrate 11, a semiconductor chip 21, a bonding wire 25 that is a connection means, a sealing resin 27, an elliptical ball pad 32 that is an exposed portion of a conductive material, and an external A solder ball 31 as a connection terminal is provided.

詳しくは、インターポーザとも呼ばれるパッケージ基板11の表面に、ほぼ直方体状をなし、それぞれの側面が互いに平行に位置するように配置された半導体チップ21の裏面が、接着材23で固着されている。半導体チップ21の表面側の電極(図示略)とパッケージ基板11の表面配線13とがボンディングワイヤ25で電気的に接続されている。なお、半導体チップ21は、その表面側の電極パッドにバンプを形成して、フェイスダウンでパッケージ基板11の表面に接続されても差し支えない。   More specifically, the back surface of the semiconductor chip 21 which is formed in a substantially rectangular parallelepiped shape and is disposed so that the side surfaces thereof are parallel to each other is fixed to the surface of the package substrate 11, also called an interposer, with an adhesive 23. An electrode (not shown) on the surface side of the semiconductor chip 21 and the surface wiring 13 of the package substrate 11 are electrically connected by a bonding wire 25. The semiconductor chip 21 may be connected to the surface of the package substrate 11 face down by forming bumps on the electrode pads on the surface side.

また、パッケージ基板11の表面、表面上部にある半導体チップ21及びボンディングワイヤ25等は、封止樹脂27で封止されている。碁盤の目状に配列された異なる方向を向いた複数の楕円形のボールパッド32が、パッケージ基板11の裏面配線15上に形成されたソルダレジスト17に開口して形成され、ボールパッド32に半田ボール31が接続されている。なお、半田ボール31に代えて、銀ペースト等の導電性接着材であっても差し支えない。   The surface of the package substrate 11 and the semiconductor chip 21 and the bonding wires 25 on the upper surface are sealed with a sealing resin 27. A plurality of oval ball pads 32 arranged in a grid pattern and facing in different directions are formed in the solder resist 17 formed on the back surface wiring 15 of the package substrate 11, and soldered to the ball pads 32. A ball 31 is connected. Instead of the solder balls 31, a conductive adhesive such as silver paste may be used.

パッケージ基板11は、平面図的には図1(b)に示すように長方形をなし、エポキシ系樹脂を主成分とする材料等からなり、半導体チップ21を塔載する表面側に、ボンディングパッド等を有する、例えば、銅あるいは銅を主成分とする合金等からなる表面配線13が配設され、表面に対向する裏面側に、裏面配線15が配設されている。表面配線13と裏面配線15とは、パッケージ基板11に穿孔されたスルーホールに、例えば、銅メッキで形成されたスルーホール配線14を介して接続されている。パッケージ基板11は、多層構造であっても差し支えない。   As shown in FIG. 1B, the package substrate 11 has a rectangular shape and is made of a material mainly composed of an epoxy-based resin, and has a bonding pad or the like on the surface side where the semiconductor chip 21 is mounted. The front surface wiring 13 made of, for example, copper or an alloy containing copper as a main component is disposed, and the back surface wiring 15 is disposed on the back surface facing the front surface. The front surface wiring 13 and the back surface wiring 15 are connected to a through hole formed in the package substrate 11 via a through hole wiring 14 formed by, for example, copper plating. The package substrate 11 may have a multilayer structure.

また、図1(b)に示すように、パッケージ基板11の裏面配線15は、長軸方向線37a上の長軸がパッケージ基板11裏面の長方形の辺に、それぞれ、実質45度で交差する楕円形をなしている。裏面配線15の一端部は、スルーホール配線14に接続され、他端部は、ソルダレジスト17の開口として、長軸方向が同じ楕円形のボールパッド32が形成され、ボールパッド32には、球形の半田が配設されて、例えば、溶融させた後は、ほぼ楕円体の一部をなす形状を有している。なお、半田は、最初の配設時に、既に楕円体であっても差し支えない。   Further, as shown in FIG. 1B, the back surface wiring 15 of the package substrate 11 is an ellipse whose major axis on the long axis direction line 37a intersects the rectangular side of the back surface of the package substrate 11 at substantially 45 degrees. It has a shape. One end of the back surface wiring 15 is connected to the through-hole wiring 14, and the other end is an opening of the solder resist 17, and an elliptical ball pad 32 having the same major axis direction is formed. After the solder is disposed, for example, after being melted, it has a shape that is almost part of an ellipsoid. Note that the solder may already be an ellipsoid when initially disposed.

パッケージ基板11は、パッケージ基板11の裏面の中心を通る長方形の辺に平行なX軸(図面の左右線)及びY軸(図面の上下線)で4つの領域、すなわち、右上部(第1象限)、左上部(第2象限)、左下部(第3象限)、右下部(第4象限)に分けられ、それぞれの象限内のボールパッド32は同じ方向を向いている。第1象限乃至第4象限のボールパッド32の長軸(例えば、長軸方向線37a、37bの一部)は、X軸に対して、実質45度をなしているが、第1及び第3象限のボールパッド32の、例えば、第1の方向を向いている長軸(長軸方向線37aの一部)と、第2及び第4象限のボールパッド32の、例えば、第2の方向を向いている長軸(長軸方向線37bの一部)とは、実質90度で交わる関係にある。   The package substrate 11 has four regions on the X axis (left and right lines in the drawing) and Y axis (up and down lines in the drawing) parallel to a rectangular side passing through the center of the back surface of the package substrate 11, that is, the upper right portion (first quadrant). ), Upper left (second quadrant), lower left (third quadrant), and lower right (fourth quadrant), and the ball pads 32 in each quadrant face the same direction. The long axis (for example, part of the long axis direction lines 37a and 37b) of the ball pad 32 in the first quadrant to the fourth quadrant is substantially 45 degrees with respect to the X axis. For example, a long axis (a part of the long axis direction line 37a) facing the first direction of the quadrant ball pad 32 and, for example, the second direction of the ball pad 32 of the second and fourth quadrants. The long axis (a part of the long-axis direction line 37b) facing is in a relationship of intersecting at substantially 90 degrees.

また、X軸及びY軸を、通常のXY座標系のように仮定すると、交点が原点、右方向及び上方向がそれぞれ正となり、第1象限にあるボールパッド32の長軸の延長(長軸方向線37a)は、X軸の正及びY軸の正で交わる。第2象限及び第4象限にある裏面配線15も含めたボールパッド32の配置は、第1象限にあるボールパッド32の配置と鏡面対称にあり、第3象限にあるボールパッド32の配置は、第1象限にあるボールパッド32の配置と鏡面対称及び中心対称にある。第1象限乃至第4象限にあるボールパッド32の分布の中心は、X軸及びY軸の交点に一致する。なお、ボールパッド32の個数は、各象限ごとに全く同じでない場合もあり、その場合は、近似的な対称関係となるが、実質的には差し支えない。   Assuming that the X axis and the Y axis are the same as in a normal XY coordinate system, the intersection is the origin, the right direction and the upward direction are positive, respectively, and the long axis of the ball pad 32 in the first quadrant (long axis) The direction line 37a) intersects with the positive X axis and the positive Y axis. The arrangement of the ball pads 32 including the back surface wiring 15 in the second quadrant and the fourth quadrant is mirror-symmetrical with the arrangement of the ball pads 32 in the first quadrant, and the arrangement of the ball pads 32 in the third quadrant is The arrangement of the ball pads 32 in the first quadrant is mirror-symmetrical and centrally symmetric. The center of the distribution of the ball pads 32 in the first quadrant to the fourth quadrant coincides with the intersection of the X axis and the Y axis. The number of ball pads 32 may not be exactly the same for each quadrant. In this case, an approximate symmetrical relationship is obtained, but there is no problem.

次に、図2を用いて、ボールパッド32の近接配置及び形状を説明する。ここでは、比較説明するために、図1の半田ボール31を楕円半田ボール31aと称する。図2に示すように、ボールパッド32に接続される楕円半田ボール31aは、ほぼ楕円体の一部をなし、平面図的には楕円形となる。ボールパッド32の中心を結ぶ正方形41は、楕円半田ボール31aの中心を結ぶ正方形に平面図的には一致し、この正方形41は碁盤の目状配列の最小単位となり、正方形41の各辺は、それぞれ、パッケージ基板11の長方形の辺に平行である。   Next, the proximity arrangement and shape of the ball pad 32 will be described with reference to FIG. Here, for comparison, the solder ball 31 in FIG. 1 is referred to as an elliptical solder ball 31a. As shown in FIG. 2, the elliptical solder ball 31a connected to the ball pad 32 is substantially part of an ellipsoid, and is elliptical in plan view. The square 41 connecting the centers of the ball pads 32 coincides in plan view with the square connecting the centers of the elliptical solder balls 31a. The square 41 is the smallest unit of the grid arrangement of the grids. Each is parallel to the rectangular side of the package substrate 11.

まず、高密度の配列を求めて、半導体装置が、ほぼ球形の一部をなす半田ボールからなる円半田ボール45(点線表示)を有すると想定して検討を行った。円半田ボール45の配列条件は、実装された時のボールパッド32と実装基板(図示略)との間隔等から算出される所定の半径を維持し、碁盤の目状に配列し、近接限界を越えない範囲で最接近させること、すなわち、近接限界円43(破線表示)より接近しないこと等である。なお、近接限界は、実装基板への実装が安定して行い得る半田ボール間の距離(ボールピッチ)で、半田の種類、半田の量、実装装置の精度も含めた実装条件等により規定される量である。   First, in order to obtain a high-density array, the semiconductor device was examined on the assumption that it has circular solder balls 45 (indicated by dotted lines) made of solder balls that are part of a substantially spherical shape. The arrangement condition of the circular solder balls 45 is to maintain a predetermined radius calculated from the distance between the ball pad 32 and the mounting substrate (not shown) when mounted, and to arrange in a grid pattern, and to set the proximity limit. For example, the closest approach within a range that does not exceed, that is, not closer than the proximity limit circle 43 (shown by a broken line). The proximity limit is the distance (ball pitch) between the solder balls that can be stably mounted on the mounting board, and is defined by the mounting conditions including the type of solder, the amount of solder, and the accuracy of the mounting device. Amount.

次に、接続強度が大きい半田ボールの配列を求めて、パッケージ基板11と実装基板との間隔、すなわち、半田ボールの実質的な高さは変えずに、近接限界円43で分離される条件の下で、半田接続強度を最大にするための検討を行い、楕円半田ボール31aを形成することを見出した。楕円体の一部である楕円半田ボール31aは、図2に示すように、最近接の4つの碁盤の目(正方形41)の中央に空いている使用可能な領域を有効に利用するのに適している。また、楕円半田ボール31aは、実装基板に実装する時に予期せぬ方向へのはみ出し等が少ないと考えられる。   Next, an arrangement of solder balls having a high connection strength is obtained, and the distance between the package substrate 11 and the mounting substrate, that is, the substantial height of the solder balls is not changed, and the conditions of separation by the proximity limit circle 43 are satisfied. The inventors have studied to maximize the solder connection strength and found that the elliptical solder ball 31a is formed. As shown in FIG. 2, the ellipsoidal solder ball 31a, which is a part of an ellipsoid, is suitable for effectively using a usable area vacant in the center of the four nearest grids (square 41). ing. Further, it is considered that the elliptical solder balls 31a are less likely to protrude in an unexpected direction when mounted on the mounting board.

すなわち、楕円半田ボール31aの長軸(あるいは短軸)は正方形41の中央に空いている領域の方向(正方形41の辺に45度の方向)とした。更に、楕円の短軸と長軸との比を約0.5として、楕円半田ボール31aの半田接続部(ボールパッド32)面積を円半田ボール45に比較して約8%増加させた。短軸と長軸との比を約0.5とした理由は、約0.5からはずれてより細長い楕円とした場合、楕円は実装安定性を低下させる可能性があるため、一方、約0.5からはずれてより円に近い楕円とした場合、半田接続部面積の増加が抑制されるためである。   In other words, the major axis (or minor axis) of the elliptical solder ball 31a is set to the direction of the area vacant in the center of the square 41 (direction of 45 degrees to the side of the square 41). Furthermore, the ratio of the ellipse minor axis to the major axis was about 0.5, and the area of the solder connection part (ball pad 32) of the ellipsoidal solder ball 31a was increased by about 8% compared to the circular solder ball 45. The reason why the ratio of the minor axis to the major axis is about 0.5 is that when the ellipse is longer than about 0.5 and has an elongated ellipse, the ellipse may reduce the mounting stability. This is because an increase in the solder connection area is suppressed when the ellipse is closer to a circle and deviates from .5.

次に、図3に示すように、長軸の方向が異なる楕円が近接配置される場合について検討した。ここで、方向が異なるとは、長軸の方向が互いに90度で交わる(第1及び第2の方向)場合に相当し、楕円半田ボール31aと31bの位置関係に代表される。また、楕円半田ボール31aと31cの位置関係も同様となる。近接限界距離44は、正方形41の辺上に置かれた近接限界円43では表わせず、この辺の上部に存在する。楕円半田ボール31aと31bの距離増加51は、同一象限内の楕円半田ボール31aの距離(図2参照。正方形41の1辺の長さ)に比較して約8%となる。   Next, as shown in FIG. 3, the case where ellipses having different major axis directions are arranged close to each other was examined. Here, the difference in direction corresponds to a case where the major axis directions intersect each other at 90 degrees (first and second directions), and is represented by the positional relationship between the elliptical solder balls 31a and 31b. The positional relationship between the elliptical solder balls 31a and 31c is the same. The proximity limit distance 44 is not represented by the proximity limit circle 43 placed on the side of the square 41 but exists at the top of this side. The distance increase 51 between the elliptical solder balls 31a and 31b is about 8% compared to the distance between the elliptical solder balls 31a in the same quadrant (see FIG. 2, the length of one side of the square 41).

従って、図1には示されていないが、第1乃至第4象限の象限間の境界で近接する半田ボール31は、互いに約8%だけ余分に離して配置されている。なお、この距離の増加を抑制するために、例えば、境界で近接する半田ボールは楕円ではなく円形とすることは差し支えない。   Therefore, although not shown in FIG. 1, the solder balls 31 that are close to each other at the boundary between the first to fourth quadrants are arranged apart from each other by about 8%. In order to suppress this increase in distance, for example, the solder balls that are close to each other at the boundary may be circular instead of elliptical.

以上のような本発明の実施例1のBGA型の半導体装置1は、半田ボール31のボールパッド32を、長軸の延長がパッケージ基板11の裏面をなす長方形の辺に、それぞれ、実質45度で交差する楕円形にして、第1及び第3象限のボールパッド32の長軸と、第2及び第4象限のボールパッド32の長軸とは実質90度で交わる関係に置かれている。この結果、半田ボール31は、円半田ボール45配列密度のままで、半田接続部面積、すなわちボールパッド32の面積を約8%増加させることができ、半導体装置1の実装強度を増加させることが可能となる。半導体装置1のボールパッド32に対応した、同形のボールパッドを実装基板に形成して、半導体装置1を実装基板に接続した実装強度は、従来の円形のボールパッドを有する半導体装置1を実装基板に接続した実装強度に比較して、大きくなることが確認できた。   In the BGA type semiconductor device 1 according to the first embodiment of the present invention as described above, the ball pad 32 of the solder ball 31 is substantially 45 degrees on the side of the rectangle whose long axis extends from the back surface of the package substrate 11. The major axis of the ball pad 32 in the first and third quadrants and the major axis of the ball pad 32 in the second and fourth quadrants are placed so as to intersect at substantially 90 degrees. As a result, the solder balls 31 can increase the solder connection area, that is, the area of the ball pad 32 by about 8% while maintaining the arrangement density of the circular solder balls 45, and the mounting strength of the semiconductor device 1 can be increased. It becomes possible. The mounting strength obtained by forming a ball pad of the same shape corresponding to the ball pad 32 of the semiconductor device 1 on the mounting substrate and connecting the semiconductor device 1 to the mounting substrate is the same as that of the semiconductor device 1 having a conventional circular ball pad. It was confirmed that it was larger than the mounting strength connected to.

また、ボールパッド32を、長軸の延長がパッケージ基板11裏面の長方形の辺に、それぞれ、約45度で交差する楕円形にしているので、長方形の辺に約45度の方向に、半田接続部面積の増加が図られている。そのために、パッケージ基板11裏面内の方向による半田接続強度の分布において、長方形の辺に約45度の方向の半田接続強度が改善される。長方形の辺に平行な2方向は、ボールパッド32の碁盤の目の配列方向に一致して分布密度が高く、半田接続強度が高い方向であるが、本発明の実施例1のBGA型の半導体装置1では、それに加えて、半田接続面積を増加させたことにより、長方形の辺に約45度の方向の半田接続強度も強化される。この結果、特に、落下等が懸念されるモバイル化された電子機器等において、半導体装置1の接続不良が起こる可能性を抑制することができる。   In addition, since the ball pad 32 has an elliptical shape in which the extension of the long axis intersects the rectangular side of the back surface of the package substrate 11 at about 45 degrees, the solder pad is connected in the direction of about 45 degrees to the rectangular side. The area of the parts is increased. Therefore, the solder connection strength in the direction of about 45 degrees with respect to the rectangular side is improved in the distribution of the solder connection strength in the direction in the back surface of the package substrate 11. The two directions parallel to the sides of the rectangle coincide with the arrangement direction of the grids of the ball pad 32 and have a high distribution density and a high solder connection strength, but the BGA type semiconductor according to the first embodiment of the present invention. In the apparatus 1, in addition to this, by increasing the solder connection area, the solder connection strength in the direction of about 45 degrees to the rectangular side is also enhanced. As a result, it is possible to suppress the possibility of poor connection of the semiconductor device 1, particularly in a mobile electronic device or the like where there is a risk of dropping or the like.

本発明の実施例2に係るBGA型の半導体装置について、図4を参照しながら説明する。図4は半導体装置の底面側から見た模式的な平面図ある。なお、破線で示されるべき境界線の一部は省略され、裏面配線15のボールパッド32及びその周辺部のみを表示している。本実施例は、ボールパッド32の方向、及び、それに伴う半田ボール31方向が、上記実施例1と異なる。以下では、上記実施例1と同一構成部分には同一の符号を付し、その説明は省略し、異なる構成部分について説明する。   A BGA type semiconductor device according to Embodiment 2 of the present invention will be described with reference to FIG. FIG. 4 is a schematic plan view seen from the bottom side of the semiconductor device. A part of the boundary line to be indicated by a broken line is omitted, and only the ball pad 32 of the back surface wiring 15 and its peripheral part are displayed. The present embodiment is different from the first embodiment in the direction of the ball pad 32 and the direction of the solder ball 31 associated therewith. In the following, the same components as those in the first embodiment are denoted by the same reference numerals, description thereof is omitted, and different components are described.

図4に示すように、パッケージ基板61の底面において、実施例1と同様にX軸及びY軸で4つの象限に分けると、第1象限の個々の裏面配線15、内部配線14、ボールパッド32、及び半田ボール31の構成は、図1(b)の第2象限のそれらの構成と同様である。同様に図4と図1(b)とを対比させると、象限間の境界付近を除いて、図4の第2象限の構成は図1(b)の第1象限の構成に、図4の第3象限の構成は図1(b)の第4象限の構成に、図4の第4象限の構成は図1(b)の第3象限の構成に対応する。   As shown in FIG. 4, on the bottom surface of the package substrate 61, when divided into four quadrants along the X axis and the Y axis as in the first embodiment, the individual back surface wirings 15, internal wirings 14, and ball pads 32 in the first quadrant. The configuration of the solder balls 31 is the same as that of the second quadrant of FIG. Similarly, when FIG. 4 is compared with FIG. 1B, the configuration of the second quadrant of FIG. 4 is changed to the configuration of the first quadrant of FIG. 1B except for the vicinity of the boundary between quadrants. The configuration of the third quadrant corresponds to the configuration of the fourth quadrant of FIG. 1B, and the configuration of the fourth quadrant of FIG. 4 corresponds to the configuration of the third quadrant of FIG.

パッケージ基板61のX軸及びY軸を、通常のXY座標系のように仮定すると、交点が原点、右方向及び上方向がそれぞれ正となり、第1象限にあるボールパッド32の長軸の延長(長軸延長線37)は、X軸の正及びY軸の負、または、X軸の負及びY軸の正、または、原点で交わっている。そして、第1象限に対する第2象限乃至第4象限のボールパッド32の配置の関係は、実施例1と同様である。   Assuming the X axis and Y axis of the package substrate 61 as in a normal XY coordinate system, the intersection point is the origin, the right direction and the upward direction are positive, and the extension of the long axis of the ball pad 32 in the first quadrant ( The long-axis extension line 37) intersects at the X-axis positive and Y-axis negative, or the X-axis negative and Y-axis positive, or the origin. The arrangement relationship of the ball pads 32 in the second quadrant to the fourth quadrant with respect to the first quadrant is the same as that in the first embodiment.

以上のような本発明の実施例2のBGA型の半導体装置(図示略)は、半田ボール31のボールパッド32を、長軸の延長がパッケージ基板61裏面の長方形の辺に、それぞれ、約45度で交差する楕円形にして、第1及び第3象限のボールパッド32の長軸と、第2及び第4象限のボールパッド32の長軸とは90度で交わる関係に置かれている。この結果、本実施例のBGA型の半導体装置は、実施例1の半導体装置1と同様の効果を得ることができる。   In the BGA type semiconductor device (not shown) according to the second embodiment of the present invention as described above, the ball pad 32 of the solder ball 31 and the long axis extending to the rectangular side on the back surface of the package substrate 61 are about 45 respectively. The major axes of the ball pads 32 in the first and third quadrants and the major axes of the ball pads 32 in the second and fourth quadrants are placed so as to intersect at 90 degrees. As a result, the BGA type semiconductor device of the present embodiment can obtain the same effects as the semiconductor device 1 of the first embodiment.

また、ボールパッド32の長軸の方向は、実施例1のパッケージ基板11に比較して、パッケージ基板61裏面の中心方向に集中する傾向にある。その結果、加熱及び冷却を繰り返すことによる熱応力に対して、ボールパッド32に接続した半田はより耐性が高くなる。つまり、実装された半導体装置において、加熱及び冷却を繰り返すことにより発生する熱応力は、パッケージ基板に接続した半田にクラックあるいは剥離等の接続不良を起こすことが知られており、熱応力による変形中心は、パッケージ基板裏面内、特にその中心乃至中心付近に存在することが多く、ボールパッド32の長軸の方向を変形中心の方向またはそれに平行な方向に向けて、この方向の半田接続面積を増加させたことは、熱応力の影響を抑制することになる。   Further, the direction of the major axis of the ball pad 32 tends to be concentrated in the center direction of the back surface of the package substrate 61 as compared with the package substrate 11 of the first embodiment. As a result, the solder connected to the ball pad 32 is more resistant to thermal stress due to repeated heating and cooling. That is, it is known that thermal stress generated by repeated heating and cooling in a mounted semiconductor device causes poor connection such as cracking or peeling in the solder connected to the package substrate. Is often present in the back surface of the package substrate, particularly in the center or near the center thereof, and the direction of the major axis of the ball pad 32 is directed to the direction of the deformation center or a direction parallel thereto to increase the solder connection area in this direction. Doing so suppresses the influence of thermal stress.

以上、本発明の実施例を説明したが、本発明は上記実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々変形して実施することができる。   As mentioned above, although the Example of this invention was described, this invention is not limited to the said Example, It can implement in various deformation | transformation within the range which does not deviate from the summary of this invention.

例えば、実施例では、パッケージ基板の上に半導体チップを塔載するBGA型の半導体装置の半田ボールの形状を楕円形とする例を示したが、ウェーハレベルCSPにおいて、表面に電極が配設された半導体チップのその電極の上層に形成されるボールパッドを、長軸が互いに実質90度で交わり、半導体チップの側面の延長面に対して長軸が実質45度で交わる第1及び第2の方向を向いた楕円形として、このボールパッドに接続する半田ボールの形状をほぼ楕円体の一部とすることは可能である。   For example, in the embodiment, an example in which the shape of the solder ball of the BGA type semiconductor device on which the semiconductor chip is mounted on the package substrate is an ellipse is shown, but in the wafer level CSP, electrodes are arranged on the surface. A ball pad formed on the upper layer of the electrode of the semiconductor chip has first and second major axes intersecting each other at substantially 90 degrees and the major axes intersecting at substantially 45 degrees with respect to the extended surface of the side surface of the semiconductor chip. It is possible to make the shape of the solder ball connected to this ball pad almost as a part of an ellipsoid as an elliptical shape directed in the direction.

また、実施例では、楕円形の半田ボールが最近接して配置される例を示したが、碁盤の目状配置の縦または横方向の間隔に余裕がある場合は、半田ボールの短軸と長軸との比を約0.5に限定する必要は必ずしもないし、長軸とパッケージ基板11裏面の長方形の辺との角度を45度に限定する必要は必ずしもない。   In the embodiment, an example in which the elliptical solder balls are arranged closest to each other is shown. However, when there is a margin in the vertical or horizontal direction of the grid arrangement of the grid, the short axis and the long axis of the solder ball are arranged. It is not always necessary to limit the ratio to the axis to about 0.5, and it is not always necessary to limit the angle between the major axis and the rectangular side of the back surface of the package substrate 11 to 45 degrees.

また、実施例では、楕円形の半田ボールを半導体装置の全面、または、4分割した象限間の境界付近を除く領域に配置する例を示したが、パッケージ基板の周辺部または四隅部に楕円形の半田ボールを配置し、他の領域には円形の半田ボールを配置することは差し支えない。   In the embodiment, an example in which the elliptical solder balls are arranged on the entire surface of the semiconductor device or in a region excluding the vicinity of the boundary between the quadrants divided into four is shown. It is possible to arrange the solder balls in a circular shape and to arrange the circular solder balls in other regions.

また、実施例では、ボールパッドは裏面配線及び内部配線を介して表面配線に接続されている例を示したが、ボールパッドは、半導体装置を実装基板に接続したときの接続強度あるいは接続バランス等を確保するためのダミーの半田ボール接続用であって、表面配線等に接続されていなくても差し支えない。   In the embodiment, the ball pad is connected to the front surface wiring through the back surface wiring and the internal wiring, but the ball pad is connected to the semiconductor device to the mounting substrate, the connection strength or the connection balance, etc. This is for connecting a dummy solder ball to ensure the resistance, and it does not matter if it is not connected to the surface wiring or the like.

本発明の実施例1に係る半導体装置の概略を示すもので、図1(a)は半導体装置の一部を切り欠いて示す正面方向から見た模式図、図1(b)は底面側から見た平面図。BRIEF DESCRIPTION OF THE DRAWINGS It shows the outline of the semiconductor device which concerns on Example 1 of this invention, FIG. 1 (a) is the schematic diagram seen from the front direction which notches and shows a part of semiconductor device, FIG.1 (b) is from a bottom face side. A plan view. 本発明の実施例1に係る図1(b)の一部を拡大した図で、半導体装置の底面の半田ボールの向きが同じ場合の配置及び形状を模式的に示す図。FIG. 5 is an enlarged view of a part of FIG. 1B according to the first embodiment of the present invention, schematically showing an arrangement and a shape when the orientation of solder balls on the bottom surface of the semiconductor device is the same. 本発明の実施例1に係る半導体装置の底面の半田ボールの向きが互いに異なる場合の配置及び形状を模式的に示す図。The figure which shows typically the arrangement | positioning and shape in case the direction of the solder ball of the bottom face of the semiconductor device which concerns on Example 1 of this invention differs mutually. 本発明の実施例2に係る半導体装置の底面側から見た模式的な平面図。The typical top view seen from the bottom face side of the semiconductor device which concerns on Example 2 of this invention.

符号の説明Explanation of symbols

1 半導体装置
11、61 パッケージ基板
13 表面配線
14 内部配線
15 裏面配線
17 ソルダレジスト
21 半導体チップ
23 接着材
25 ボンディングワイヤ
27 封止樹脂
31 半田ボール
31a、31b、31c 楕円半田ボール
32 ボールパッド
37、37a、37b 長軸方向線
41 正方形
43 近接限界円
44 近接限界
45 円半田ボール
47 長軸
48 短軸
51 距離増加
DESCRIPTION OF SYMBOLS 1 Semiconductor device 11, 61 Package board 13 Front surface wiring 14 Internal wiring 15 Back surface wiring 17 Solder resist 21 Semiconductor chip 23 Adhesive material 25 Bonding wire 27 Sealing resin 31 Solder balls 31a, 31b, 31c Elliptical solder balls 32 Ball pads 37, 37a 37b Long axis direction line 41 Square 43 Proximity limit circle 44 Proximity limit 45 Circle solder ball 47 Long axis 48 Short axis 51 Distance increase

Claims (5)

表面に電極を有する半導体チップと、
少なくとも前記電極を封止する封止樹脂と、
前記電極に接続され、長軸の延長が互いに実質90度で交わり、前記半導体チップの側面の延長面に対して前記長軸の延長が実質45度で交わる第1及び第2の方向を向いた楕円形を有する導電性材料露出部と、
前記導電性材料露出部に接続された外部接続端子と、
を備えていることを特徴とする半導体装置。
A semiconductor chip having electrodes on the surface;
At least a sealing resin for sealing the electrode;
Connected to the electrode, the long axis extension intersects with each other at substantially 90 degrees, and faces the first and second directions in which the long axis extension intersects with the extension surface of the side surface of the semiconductor chip at substantially 45 degrees. A conductive material exposed portion having an oval shape;
An external connection terminal connected to the exposed portion of the conductive material;
A semiconductor device comprising:
表面及び前記表面に対向する裏面に形成され、互いに接続された配線を有するパッケージ基板と、
表面に電極を有し、前記パッケージ基板の表面に固着された半導体チップと、
前記電極と前記パッケージ基板の表面の配線を電気的に接続する接続手段と、
少なくとも前記電極及び前記接続手段を封止する封止樹脂と、
前記パッケージ基板の裏面の配線に接続され、長軸の延長が互いに実質90度で交わり、前記パッケージ基板の側面に対して前記長軸の延長が実質45度で交わる第1及び第2の方向を向いた楕円形を有する導電性材料露出部と、
前記導電性材料露出部に接続された外部接続端子と、
を備えていることを特徴とする半導体装置。
A package substrate having wirings formed on the front surface and the back surface facing the front surface and connected to each other;
A semiconductor chip having an electrode on the surface and fixed to the surface of the package substrate;
Connection means for electrically connecting the electrode and the wiring on the surface of the package substrate;
A sealing resin for sealing at least the electrode and the connection means;
The first and second directions are connected to the wiring on the back surface of the package substrate, and the major axis extension intersects each other at substantially 90 degrees, and the major axis extension intersects the side surface of the package substrate at substantially 45 degrees. A conductive material exposed portion having an oval shape facing;
An external connection terminal connected to the exposed portion of the conductive material;
A semiconductor device comprising:
前記第1の方向を向いた前記導電性材料露出部、及び、第2の方向を向いた前記導電性材料露出部は、互いに鏡面対称にあることを特徴とする請求項1または2に記載の半導体装置。   The conductive material exposed part facing the first direction and the conductive material exposed part facing the second direction are mirror-symmetric with each other. Semiconductor device. 前記導電性材料露出部の中心は、碁盤の目状に配列されていることを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置。   4. The semiconductor device according to claim 1, wherein the centers of the exposed portions of the conductive material are arranged in a grid pattern. 5. 前記導電性材料露出部は、前記導電性材料露出部の分布の中心を対称中心として配置されていることを特徴とする請求項1乃至4のいずれか1項に記載の半導体装置。   5. The semiconductor device according to claim 1, wherein the conductive material exposed portion is arranged with a center of distribution of the conductive material exposed portion as a symmetric center. 6.
JP2006006339A 2006-01-13 2006-01-13 Semiconductor device Pending JP2007189084A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006006339A JP2007189084A (en) 2006-01-13 2006-01-13 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006006339A JP2007189084A (en) 2006-01-13 2006-01-13 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2007189084A true JP2007189084A (en) 2007-07-26

Family

ID=38344034

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006006339A Pending JP2007189084A (en) 2006-01-13 2006-01-13 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2007189084A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8427841B2 (en) 2009-04-09 2013-04-23 Samsung Electronics Co., Ltd. Electronic device
JP2019003981A (en) * 2017-06-12 2019-01-10 富士通株式会社 Package substrate and method for manufacturing package substrate
WO2025204183A1 (en) * 2024-03-25 2025-10-02 Tdk株式会社 Electronic component package and electronic circuit board comprising same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8427841B2 (en) 2009-04-09 2013-04-23 Samsung Electronics Co., Ltd. Electronic device
JP2019003981A (en) * 2017-06-12 2019-01-10 富士通株式会社 Package substrate and method for manufacturing package substrate
WO2025204183A1 (en) * 2024-03-25 2025-10-02 Tdk株式会社 Electronic component package and electronic circuit board comprising same

Similar Documents

Publication Publication Date Title
JP5185885B2 (en) Wiring board and semiconductor device
US8288849B2 (en) Method for attaching wide bus memory and serial memory to a processor within a chip scale package footprint
CN101582395B (en) Wiring board
KR20120070093A (en) Semiconductor package and package on package comprising them
KR20070073187A (en) Wiring substrate having ball pads of various sizes, a semiconductor package having the same, and a laminated package using the same
JP2011142185A (en) Semiconductor device
US9190378B2 (en) Semiconductor chip and semiconductor device
JP2008218882A (en) Semiconductor device
JP2009043793A (en) Semiconductor device and method for manufacturing the same
US10553558B2 (en) Semiconductor device
TWI566352B (en) Package substrate and package
KR100914172B1 (en) Semiconductor Package Using Coin Ball
CN202423264U (en) Columnar protruding block routing structure of semiconductor chip
JP2007189084A (en) Semiconductor device
US20240321714A1 (en) Semiconductor device and wiring substrate
JP2004128290A (en) Semiconductor device
JP4952365B2 (en) Electronic component mounting structure on a double-sided mounting circuit board, semiconductor device, and manufacturing method of double-sided mounting semiconductor device
JPH11177225A (en) Printed board
JP4494249B2 (en) Semiconductor device
US20070166881A1 (en) Package structure and method for manufacturing the same
JP2007005452A (en) Semiconductor device
CN103515329B (en) Substrate structure and semiconductor package using same
US20210398889A1 (en) Semiconductor device
JP2006086150A (en) Semiconductor device
JP2003304055A (en) Connection terminals for electronic components