JP2007189045A

JP2007189045A - WIRING BOARD, ITS MANUFACTURING METHOD, SEMICONDUCTOR DEVICE, AND ELECTRONIC DEVICE

Info

Publication number: JP2007189045A
Application number: JP2006005744A
Authority: JP
Inventors: Motohiko Fukazawa; 元彦深澤
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2006-01-13
Filing date: 2006-01-13
Publication date: 2007-07-26

Abstract

【課題】配線層の接続部において安定した部品実装を可能にする。
【解決手段】基板Ｐに複数層に渡って絶縁層および配線層が形成されており、最表部の絶縁層２上に配線３が形成され、さらに配線３にメッキで形成された接続部４が形成される。接続部４は、第１メッキ膜Ｎ１、Ｎ２と、第１メッキ膜とはメッキ応力の向きが異なる第２メッキ膜Ｇ１、Ｇ２とが交互にそれぞれ複数層に亘って積層され、超音波圧着加工を施しても超音波振動を十分に伝えることができ、効果的に圧着することができる。
【選択図】図１To stably mount components at a connection portion of a wiring layer.
An insulating layer and a wiring layer are formed over a plurality of layers on a substrate P, a wiring 3 is formed on the outermost insulating layer 2, and a connection portion 4 formed by plating on the wiring 3 is also provided. Is formed. The connecting portion 4 includes ultrasonic plating processes in which the first plating films N1 and N2 and the second plating films G1 and G2 having different plating stress directions from the first plating film are alternately laminated over a plurality of layers. Even if it gives, ultrasonic vibration can be fully transmitted and it can crimp effectively.
[Selection] Figure 1

Description

本発明は、配線基板とその製造方法、及び半導体装置並びに電子機器に関するものである。 The present invention relates to a wiring board, a manufacturing method thereof, a semiconductor device, and an electronic apparatus.

基板における各金属配線の形成においては、例えば、特許文献１に示されるように、ドライプロセスとフォトリソエッチングを組み合わせた工程を複数回繰り返す手法が用いられている。
ところが、この技術では、ドライプロセスとフォトリソエッチングを組み合わせた処理を複数回行っているので、材料費や管理費がかさみやすく、また歩留まりも上げにくいという問題がある。 In forming each metal wiring on the substrate, for example, as disclosed in Patent Document 1, a technique of repeating a process combining a dry process and photolithography etching a plurality of times is used.
However, this technique has a problem that since the process combining the dry process and photolithography etching is performed a plurality of times, the material cost and the management cost are easily increased, and the yield is difficult to increase.

そこで、近年、電子装置の製造過程に用いられる塗布技術として、液体吐出方式の利用が拡大する傾向にある。液体吐出方式による塗布技術は、一般に、基板と液体吐出ヘッドとを相対的に移動させながら、液体吐出ヘッドに設けられた複数のノズルから液状体を液滴として吐出し、その液滴を基板上に繰り返し付着させて塗布膜を形成するものであり、液状体の消費に無駄が少なく、任意のパターンをフォトリソグラフィーなどの手段を用いず直接塗布することが出来るといった利点を有する。
例えば、特許文献２、特許文献３などには、パターン形成用材料を含んだ機能液を液滴吐出ヘッドから基板上に吐出することにより、パターン形成面に材料を配置（塗布）して半導体集積回路などの微細な配線パターンを形成する技術が開示されている。
特許第３２６１６９９号公報特開平１１−２７４６７１号公報特開２０００−２１６３３０号公報 Therefore, in recent years, there is a tendency that the use of a liquid ejection method is expanding as a coating technique used in the manufacturing process of an electronic device. In general, the coating technique using the liquid ejection method ejects a liquid as droplets from a plurality of nozzles provided in the liquid ejection head while relatively moving the substrate and the liquid ejection head, and the droplets are ejected onto the substrate. The coating film is formed by repeatedly adhering to the substrate, and there is an advantage that a liquid material is less wasted and an arbitrary pattern can be directly applied without using means such as photolithography.
For example, in Patent Document 2, Patent Document 3, and the like, a functional liquid containing a pattern forming material is ejected from a droplet ejection head onto a substrate, whereby the material is arranged (applied) on the pattern forming surface, and semiconductor integration is performed. A technique for forming a fine wiring pattern such as a circuit is disclosed.
Japanese Patent No. 3261699 Japanese Patent Laid-Open No. 11-274671 JP 2000-216330 A

しかしながら、上述したような従来技術には、以下のような問題が存在する。
基板上に絶縁膜と導電膜とを積層し、最表層にチップ部品等を実装する際には、絶縁層上に形成された配線層の接続部に、例えば無電解Ｎｉ／Ａｕのメッキ層を形成し、超音波ワイヤーボンディング等を用いてこのメッキ層とチップ部品等とを接続している。 However, the following problems exist in the conventional technology as described above.
When an insulating film and a conductive film are stacked on a substrate and a chip component or the like is mounted on the outermost layer, for example, an electroless Ni / Au plating layer is provided at the connection portion of the wiring layer formed on the insulating layer. The plated layer is connected to the chip component using ultrasonic wire bonding or the like.

ところが、超音波振動が有効に作用するためには、一定の厚さ以上のＮｉメッキ層が必要になるが、配線層と絶縁層との密着性が低い場合にはメッキ応力により配線層と絶縁層との界面で剥離が生じてしまい、安定した部品実装ができないという問題が生じる。
そこで、Ｎｉメッキ層を薄く形成するということも考えられるが、上述したように、Ｎｉメッキ層が薄いと超音波振動が充分に伝わらず、チップ部品の実装に悪影響を及ぼす虞がある。 However, in order for ultrasonic vibration to work effectively, a Ni plating layer with a certain thickness or more is required. However, when the adhesion between the wiring layer and the insulating layer is low, the wiring layer is insulated from the wiring layer by plating stress. Peeling occurs at the interface with the layer, which causes a problem that stable component mounting cannot be performed.
Therefore, it is conceivable to form a thin Ni plating layer. However, as described above, if the Ni plating layer is thin, ultrasonic vibrations are not sufficiently transmitted, which may adversely affect the mounting of chip components.

本発明は、以上のような点を考慮してなされたもので、配線層の接続部において安定した部品実装を可能にする配線基板とその製造方法、及び半導体装置並びに電子機器を提供することを目的とする。 The present invention has been made in consideration of the above points, and provides a wiring board, a manufacturing method thereof, a semiconductor device, and an electronic device that enable stable component mounting at a connection portion of a wiring layer. Objective.

上記の目的を達成するために本発明は、以下の構成を採用している。
本発明の配線基板は、基板に配線が形成され、前記配線にメッキで形成された接続部が接続部が接続される配線基板であって、前記接続部は、第１メッキ膜と、該第１メッキ膜とはメッキ応力の向きが異なる第２メッキ膜とが交互にそれぞれ複数層に亘って積層されてなることを特徴とするものである。 In order to achieve the above object, the present invention employs the following configuration.
The wiring board of the present invention is a wiring board in which wiring is formed on the board, and a connecting portion formed by plating on the wiring is connected to a connecting portion, and the connecting portion includes a first plating film and the first plating film. One plating film is formed by alternately laminating a plurality of layers with second plating films having different plating stress directions.

従って、本発明の配線基板では、第１メッキ膜と第２メッキ膜でメッキ応力が相殺されるため、配線に加わるメッキ応力を低減できる。この場合、第１、第２メッキ膜の（に加わる）応力は、方向が同一で向きが逆方向であることが、効果的に応力を相殺できることから好ましい。また、本発明では、配線に加わるメッキ応力が所定値よりも小さくなる厚さで、配線と隣接する第１メッキ膜を成膜することにより、配線が絶縁層から剥離することを防止できるとともに、複数層に亘る第１メッキ膜の総厚を大きくすることにより、超音波ワイヤーボンディング等の圧着加工を施しても超音波振動を充分に伝えることができ、効果的に圧着することができる。
そのため、本発明では、配線が剥離することなく、安定した部品実装を実現することができる。 Therefore, in the wiring board of the present invention, the plating stress is offset by the first plating film and the second plating film, so that the plating stress applied to the wiring can be reduced. In this case, it is preferable that the stresses (applied to) the first and second plating films have the same direction and the opposite directions because the stresses can be effectively offset. In the present invention, the plating stress applied to the wiring is less than a predetermined value, and by forming the first plating film adjacent to the wiring, it is possible to prevent the wiring from peeling from the insulating layer, By increasing the total thickness of the first plating film over a plurality of layers, ultrasonic vibration can be sufficiently transmitted even when a crimping process such as ultrasonic wire bonding is performed, and the crimping can be effectively performed.
Therefore, in the present invention, stable component mounting can be realized without peeling off the wiring.

前記配線としては、液相法により形成されている構成を採用できる。
これにより、本発明では、液滴吐出方式等の液相法で形成されて、配線の緻密性が低く、下地との密着性が劣る場合であっても、配線が剥離することなく、安定した部品実装を実現することができる。 As the wiring, a configuration formed by a liquid phase method can be adopted.
As a result, in the present invention, even when the wiring is formed by a liquid phase method such as a droplet discharge method, the wiring has low denseness, and the adhesion to the base is inferior, the wiring is not peeled off and is stable. Component mounting can be realized.

この場合の下地としては、絶縁層とすることができる。
従って、本発明では、配線が絶縁層上に成膜された場合であっても、配線が絶縁層から剥離することなく、安定した部品実装を実現することができる。 In this case, the base can be an insulating layer.
Therefore, in the present invention, even when the wiring is formed on the insulating layer, stable component mounting can be realized without peeling the wiring from the insulating layer.

前記配線と隣接する前記第１メッキ膜としては、前記絶縁層と前記配線との接合特性に基づく厚さで成膜されていることが好ましい。
これにより、本発明では、前記絶縁層と前記配線とが密着性の劣る接合特性で接合している場合であっても、剥離が生じない程度のメッキ応力で第１メッキ膜を形成することができ、安定した部品実装を実現することができる。 The first plating film adjacent to the wiring is preferably formed with a thickness based on the bonding characteristics between the insulating layer and the wiring.
Accordingly, in the present invention, even when the insulating layer and the wiring are bonded with bonding characteristics having poor adhesion, the first plating film can be formed with a plating stress that does not cause peeling. And stable component mounting can be realized.

また、上記の構成では、前記第２メッキ膜上に成膜される前記第１メッキ膜の厚さが、前記配線と隣接する前記第１メッキ膜の厚さよりも大きい構成を好適に採用できる。
これにより、本発明では、超音波ワイヤーボンディング等の圧着加工を施す場合であっても、第１メッキ膜を超音波振動が充分に伝わる総厚で成膜することができる。 In the above configuration, a configuration in which the thickness of the first plating film formed on the second plating film is larger than the thickness of the first plating film adjacent to the wiring can be suitably employed.
Thereby, in this invention, even when it is a case where crimping processes, such as ultrasonic wire bonding, are given, the 1st plating film can be formed with the total thickness to which an ultrasonic vibration is fully transmitted.

また、本発明では、前記第１メッキ膜及び前記第２メッキ膜が無電解メッキで形成される構成も好適に採用できる。
これにより、本発明では、電解メッキ用配線が不要になり、製造コストを低減できるとともに、高密度の配線を実現することが可能になる。 In the present invention, a configuration in which the first plating film and the second plating film are formed by electroless plating can also be suitably employed.
As a result, in the present invention, the wiring for electrolytic plating is not necessary, the manufacturing cost can be reduced, and a high-density wiring can be realized.

また、本発明では、前記接続部の外周部を覆い、且つ該外周部の内側に開口部を有する第２絶縁層が設けられる構成も好適に採用できる。
これにより、本発明では、開口部を介して第１、第２メッキ膜を成膜できるとともに、外周部を第２絶縁層で覆うことにより、接続部の密着力を向上させることが可能になる。
また本発明では、液相法を用いることにより、マスク製作や工程の長いフォトリソ等の方法を用いることなく、容易に第２絶縁層を形成することができる。 Moreover, in this invention, the structure by which the 2nd insulating layer which covers the outer peripheral part of the said connection part and has an opening part inside this outer peripheral part is also employable suitably.
Accordingly, in the present invention, the first and second plating films can be formed through the opening, and the adhesion of the connecting portion can be improved by covering the outer peripheral portion with the second insulating layer. .
Further, in the present invention, by using the liquid phase method, the second insulating layer can be easily formed without using a method such as mask fabrication or photolithography with a long process.

一方、本発明の半導体装置は、先に記載の配線基板に半導体素子が設けられたことを特徴とするものである。
従って、本発明では、配線が剥離することなく、安定した部品実装を実現する半導体装置を得ることができる。 On the other hand, the semiconductor device of the present invention is characterized in that a semiconductor element is provided on the wiring board described above.
Therefore, according to the present invention, it is possible to obtain a semiconductor device that realizes stable component mounting without peeling off the wiring.

この構成では、前記半導体素子が前記基板に埋設される構成を好適に採用できる。
従って、本発明では、半導体素子が基板に埋め込まれるため、埋め込んだ深さ分、薄い基板、すなわち薄い半導体装置を製造することが可能となり、薄型化・高密度化を実現することができる。 In this configuration, a configuration in which the semiconductor element is embedded in the substrate can be suitably employed.
Therefore, in the present invention, since the semiconductor element is embedded in the substrate, it is possible to manufacture a thin substrate, that is, a thin semiconductor device, by the embedded depth, thereby realizing a reduction in thickness and increase in density.

そして、本発明の電気光学装置は、先に記載の配線基板と、先に記載の半導体装置との少なくとも一方を備えることを特徴とするものである。
また、本発明の電子機器は、先に記載の電気光学装置を備えることを特徴とするものである。
従って、本発明では、部品が安定して実装された高品質な電気光学装置及び電子機器を得ることができる。 The electro-optical device according to the present invention includes at least one of the wiring board described above and the semiconductor device described above.
According to another aspect of the invention, an electronic apparatus includes the electro-optical device described above.
Therefore, according to the present invention, it is possible to obtain a high-quality electro-optical device and electronic apparatus in which components are stably mounted.

また、本発明の配線基板の製造方法は、基板に配線を形成する工程と、前記配線にメッキにより接続部を形成する工程とを有する配線基板の製造方法であって、前記接続部を、第１メッキ膜と、該第１メッキ膜とはメッキ応力の方向が異なる第２メッキ膜とを交互にそれぞれ複数層に亘って積層して形成することを特徴とするものである。
従って、本発明では、第１メッキ膜と第２メッキ膜でメッキ応力が相殺されるため、配線に加わるメッキ応力を低減できる。また、本発明では、配線に加わるメッキ応力が所定値よりも小さくなる厚さで、配線と隣接する第１メッキ膜を成膜することにより、配線が絶縁層から剥離することを防止できるとともに、複数層に亘る第１メッキ膜の総厚を大きくすることにより、超音波ワイヤーボンディング等の圧着加工を施しても超音波振動を充分に伝えることができ、効果的に圧着することができる。
そのため、本発明では、配線が剥離することなく、安定した部品実装を実現することができる。 The method for manufacturing a wiring board according to the present invention is a method for manufacturing a wiring board, comprising: a step of forming a wiring on the substrate; and a step of forming a connection portion by plating on the wiring. The first plating film and the second plating film having different plating stress directions are alternately laminated over a plurality of layers to form the first plating film.
Accordingly, in the present invention, the plating stress is offset between the first plating film and the second plating film, so that the plating stress applied to the wiring can be reduced. In the present invention, the plating stress applied to the wiring is less than a predetermined value, and by forming the first plating film adjacent to the wiring, it is possible to prevent the wiring from peeling from the insulating layer, By increasing the total thickness of the first plating film over a plurality of layers, ultrasonic vibration can be sufficiently transmitted even when a crimping process such as ultrasonic wire bonding is performed, and the crimping can be effectively performed.
Therefore, in the present invention, stable component mounting can be realized without peeling off the wiring.

また、本発明では、前記配線を液相法で形成する工程を有する構成を採用できる。
これにより、本発明では、液滴吐出方式等の液相法で形成されて、配線の緻密性が低く、下地との密着性が劣る場合であっても、配線が剥離することなく、安定した部品実装を実現することができる。 Moreover, in this invention, the structure which has the process of forming the said wiring by a liquid phase method is employable.
As a result, in the present invention, even when the wiring is formed by a liquid phase method such as a droplet discharge method, the wiring has low denseness, and the adhesion to the base is inferior, the wiring is not peeled off and is stable. Component mounting can be realized.

以下、本発明の配線基板とその製造方法、及び半導体装置並びに電子機器の実施の形態を、図１ないし図４を参照して説明する。
（配線基板；第１実施形態）
図１は、本実施形態の配線基板１の部分断面図である。
この配線基板１は、基板Ｐ上に複数層に亘って絶縁層及び配線層が適宜形成されたものであり、最表部の絶縁層２上には配線３が形成されている。 DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of a wiring board and a manufacturing method thereof, a semiconductor device, and an electronic device according to the present invention will be described below with reference to FIGS.
(Wiring board; First Embodiment)
FIG. 1 is a partial cross-sectional view of a wiring board 1 of the present embodiment.
In this wiring board 1, an insulating layer and a wiring layer are appropriately formed over a plurality of layers on the substrate P, and a wiring 3 is formed on the outermost insulating layer 2.

絶縁層２を形成する材料としては、例えばポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、アクリル樹脂、フェノール樹脂、ＢＣＢ（benzocyclobutene）及びＰＢＯ（polybenzoxazole）等や酸化珪素（ＳｉＯ_２）、窒化珪素（Ｓｉ_３Ｎ_４）等の無機絶縁材料が用いられる。
また、配線３としては、ここでは液相法により銀（Ａｇ）配線を形成している。
なお、図１では、最表部の配線３以外の配線については図示を省略している。 Examples of the material for forming the insulating layer 2 include polyimide resin, silicone-modified polyimide resin, epoxy resin, silicone-modified epoxy resin, acrylic resin, phenol resin, BCB (benzocyclobutene) and PBO (polybenzoxazole), and silicon oxide (SiO ₂ ). An inorganic insulating material such as silicon nitride (Si ₃ N ₄ ) is used.
Further, as the wiring 3, here, silver (Ag) wiring is formed by a liquid phase method.
In FIG. 1, the wiring other than the outermost wiring 3 is not shown.

配線３の端部には、回路基板やコントローラＩＣ、コネクタ、受信ＩＣ、水晶、受動素子（抵抗素子、キャパシタ）等の外部素子Ｃと電気的に接続するための接続パッド（接続部）４が設けられて（接続されて）いる。
接続パッド４は、いずれもメッキで形成され、メッキ応力が伸張する向きに作用するニッケルメッキ膜（第１メッキ膜）Ｎ１、Ｎ２と、メッキ応力が収縮する向きに作用する金メッキ膜（第２メッキ膜）Ｇ１、Ｇ２とが交互にそれぞれ複数層（ここでは、それぞれ２層）に亘って積層された構成となっている。 At the end of the wiring 3, there is a connection pad (connection part) 4 for electrically connecting to an external element C such as a circuit board, a controller IC, a connector, a receiving IC, a crystal, a passive element (resistance element, capacitor) or the like. It is provided (connected).
Each of the connection pads 4 is formed by plating, and nickel plating films (first plating films) N1 and N2 that act in the direction in which the plating stress expands, and gold plating films (second plating in the direction in which the plating stress contracts). Films) G1 and G2 are alternately stacked over a plurality of layers (here, two layers each).

配線３に隣接するニッケルメッキ膜Ｎ１は、配線３と絶縁層２との接合特性に基づき、具体的には配線３に作用するメッキ応力により配線３と絶縁層２とが界面で剥離しない厚さで成膜されている。また、ニッケルメッキ膜Ｎ２は、ニッケルメッキ膜Ｎ１との総厚が、例えば超音波ワイヤーボンディングを用いて外部素子Ｃと接続パッド４とを圧着接続する際にも、超音波振動が接続パッド４に充分に伝わる厚さとなるように、ニッケルメッキ膜Ｎ１よりも厚く成膜されている。 The nickel plating film N1 adjacent to the wiring 3 is based on the bonding characteristics between the wiring 3 and the insulating layer 2, and specifically has a thickness at which the wiring 3 and the insulating layer 2 do not peel at the interface due to plating stress acting on the wiring 3. The film is formed. Further, the nickel plating film N2 has a total thickness with the nickel plating film N1, and the ultrasonic vibration is also applied to the connection pad 4 when the external element C and the connection pad 4 are connected by crimping using, for example, ultrasonic wire bonding. It is formed thicker than the nickel plating film N1 so as to have a sufficiently transmitted thickness.

金メッキ膜Ｇ１、Ｇ２は、互いに略同一の厚さで、且つニッケルメッキ膜Ｎ１と同程度の厚さに成膜されている。 The gold plating films G1 and G2 are formed to have substantially the same thickness and the same thickness as the nickel plating film N1.

（配線基板の製造方法）
上記の配線基板１を製造する際は、基板Ｐ上に配線及び絶縁層を順次形成した後に、絶縁層２を形成する。
これら絶縁層及び配線の形成方法は、最表部にある絶縁層２及び配線３と同様であるため、ここでは最表部の絶縁層２及び配線３について説明する。 (Method for manufacturing a wiring board)
When manufacturing the wiring substrate 1, the wiring layer and the insulating layer are sequentially formed on the substrate P, and then the insulating layer 2 is formed.
Since these insulating layers and wirings are formed in the same manner as the insulating layer 2 and the wiring 3 in the outermost part, the insulating layer 2 and the wiring 3 in the outermost part will be described here.

絶縁層２は、スピンコート、スプレーコート、ロールコート、ダイコート、ディップコート、液滴吐出法等の所定の方法で、上述した絶縁層形成材料を塗布した後に、硬化させることにより形成される。 The insulating layer 2 is formed by applying the above-described insulating layer forming material and curing it by a predetermined method such as spin coating, spray coating, roll coating, die coating, dip coating, or droplet discharge method.

続いて、配線３を形成する際には、図示しない液滴吐出装置を用いて、絶縁層２上の所定位置に上述した導電性材料を含む液滴を吐出して、液相法により配線３を形成する。このとき、配線形成領域の周囲に隔壁を設け、この隔壁間の溝に配線形成材料を含む液滴を吐出して配線３を形成する方法や、配線形成材料を含む液滴に対して、配線形成領域に親液性を付与し、非配線形成領域に撥液性を付与し、配線形成領域に液滴を塗布する方法を採用できる。 Subsequently, when forming the wiring 3, a droplet including the above-described conductive material is discharged to a predetermined position on the insulating layer 2 using a droplet discharge device (not shown), and the wiring 3 is formed by a liquid phase method. Form. At this time, a partition is provided around the wiring formation region, and a method of forming the wiring 3 by discharging a droplet including the wiring formation material into a groove between the partition, or a wiring with respect to the droplet including the wiring formation material. It is possible to adopt a method in which lyophilicity is imparted to the formation region, liquid repellency is imparted to the non-wiring formation region, and droplets are applied to the wiring formation region.

液滴として吐出される溶液（分散液）に含まれる導電性微粒子としては、本実施形態では銀を用いているが、その他に例えば、金、銅、錫、鉛等の金属微粒子の他、これらの酸化物、並びに導電性ポリマーや超電導体の微粒子などが用いられる。これらの導電性微粒子は、分散性を向上させるために表面に有機物などをコーティングして使うこともできる。導電性微粒子の粒径は１ｎｍ以上０．１μｍ以下であることが好ましい。０．１μｍより大きいと、後述する液滴吐出ヘッドのノズルに目詰まりが生じるおそれがある。また、１ｎｍより小さいと、導電性微粒子に対するコーティング剤の体積比が大きくなり、得られる膜中の有機物の割合が過多となる。 As the conductive fine particles contained in the solution (dispersion) discharged as droplets, silver is used in the present embodiment, but in addition to these, for example, metal fine particles such as gold, copper, tin, lead, etc. In addition, oxides of conductive polymers, fine particles of conductive polymers and superconductors are used. These conductive fine particles can be used by coating the surface with an organic substance or the like in order to improve dispersibility. The particle diameter of the conductive fine particles is preferably 1 nm or more and 0.1 μm or less. If it is larger than 0.1 μm, there is a risk of clogging in the nozzles of the droplet discharge head described later. On the other hand, if it is smaller than 1 nm, the volume ratio of the coating agent to the conductive fine particles becomes large, and the ratio of the organic matter in the obtained film becomes excessive.

分散媒としては、上記の導電性微粒子を分散できるもので、凝集を起こさないものであれば特に限定されない。例えば、水の他に、メタノール、エタノール、プロパノール、ブタノールなどのアルコール類、ｎ−ヘプタン、ｎ−オクタン、デカン、ドデカン、テトラデカン、トルエン、キシレン、シメン、デュレン、インデン、ジペンテン、テトラヒドロナフタレン、デカヒドロナフタレン、シクロヘキシルベンゼンなどの炭化水素系化合物、またエチレングリコールジメチルエーテル、エチレングリコールジエチルエーテル、エチレングリコールメチルエチルエーテル、ジエチレングリコールジメチルエーテル、ジエチレングリコールジエチルエーテル、ジエチレングリコールメチルエチルエーテル、１，２−ジメトキシエタン、ビス（２−メトキシエチル）エーテル、ｐ−ジオキサンなどのエーテル系化合物、さらにプロピレンカーボネート、γ−ブチロラクトン、Ｎ−メチル−２−ピロリドン、ジメチルホルムアミド、ジメチルスルホキシド、シクロヘキサノンなどの極性化合物を例示できる。これらのうち、微粒子の分散性と分散液の安定性、また液滴吐出法（インクジェット法）への適用の容易さの点で、水、アルコール類、炭化水素系化合物、エーテル系化合物が好ましく、より好ましい分散媒としては、水、炭化水素系化合物を挙げることができる。 The dispersion medium is not particularly limited as long as it can disperse the conductive fine particles and does not cause aggregation. For example, in addition to water, alcohols such as methanol, ethanol, propanol, butanol, n-heptane, n-octane, decane, dodecane, tetradecane, toluene, xylene, cymene, durene, indene, dipentene, tetrahydronaphthalene, decahydro Hydrocarbon compounds such as naphthalene and cyclohexylbenzene, ethylene glycol dimethyl ether, ethylene glycol diethyl ether, ethylene glycol methyl ethyl ether, diethylene glycol dimethyl ether, diethylene glycol diethyl ether, diethylene glycol methyl ethyl ether, 1,2-dimethoxyethane, bis (2- Methoxyethyl) ether, ether compounds such as p-dioxane, propylene carbonate, γ- Butyrolactone, N- methyl-2-pyrrolidone, dimethylformamide, dimethyl sulfoxide, can be exemplified polar compounds such as cyclohexanone. Of these, water, alcohols, hydrocarbon compounds, and ether compounds are preferred from the viewpoints of fine particle dispersibility and dispersion stability, and ease of application to the droplet discharge method (inkjet method). More preferred dispersion media include water and hydrocarbon compounds.

導電性微粒子の分散液の表面張力は、例えば０．０２Ｎ／ｍ以上０．０７Ｎ／ｍ以下の範囲内であることが好ましい。インクジェット法にて液体を吐出する際、表面張力が０．０２Ｎ／ｍ未満であると、インク組成物のノズル面に対する濡れ性が増大するため飛行曲りが生じやすくなり、０．０７Ｎ／ｍを超えるとノズル先端でのメニスカスの形状が安定しないため吐出量や、吐出タイミングの制御が困難になる。表面張力を調整するため、上記分散液には、基板との接触角を大きく低下させない範囲で、フッ素系、シリコーン系、ノニオン系などの表面張力調節剤を微量添加するとよい。ノニオン系表面張力調節剤は、液体の基板への濡れ性を向上させ、膜のレベリング性を改良し、膜の微細な凹凸の発生などの防止に役立つものである。上記表面張力調節剤は、必要に応じて、アルコール、エーテル、エステル、ケトン等の有機化合物を含んでもよい。 The surface tension of the dispersion liquid of conductive fine particles is preferably in the range of 0.02 N / m or more and 0.07 N / m or less, for example. When the liquid is ejected by the ink jet method, if the surface tension is less than 0.02 N / m, the wettability of the ink composition to the nozzle surface increases, and thus flight bending tends to occur, exceeding 0.07 N / m. Since the meniscus shape at the nozzle tip is not stable, it becomes difficult to control the discharge amount and the discharge timing. In order to adjust the surface tension, a small amount of a surface tension regulator such as a fluorine-based, silicone-based, or nonionic-based material may be added to the dispersion within a range that does not significantly reduce the contact angle with the substrate. The nonionic surface tension modifier improves the wettability of the liquid to the substrate, improves the leveling property of the film, and helps prevent the occurrence of fine irregularities in the film. The surface tension modifier may contain an organic compound such as alcohol, ether, ester, or ketone, if necessary.

分散液の粘度は、例えば１ｍＰａ・ｓ以上５０ｍＰａ・ｓ以下であることが好ましい。
インクジェット法を用いて液体材料を液滴として吐出する際、粘度が１ｍＰａ・ｓより小さい場合にはノズル周辺部がインクの流出により汚染されやすく、また粘度が５０ｍＰａ・ｓより大きい場合は、ノズル孔での目詰まり頻度が高くなり円滑な液滴の吐出が困難となる。 The viscosity of the dispersion is preferably, for example, from 1 mPa · s to 50 mPa · s.
When a liquid material is ejected as droplets using the inkjet method, if the viscosity is less than 1 mPa · s, the nozzle periphery is easily contaminated by the outflow of the ink, and if the viscosity is greater than 50 mPa · s, the nozzle hole The clogging frequency of the liquid becomes high, and it becomes difficult to smoothly discharge the droplets.

基板Ｐに配線用液滴を吐出した後には、分散媒の除去のため、必要に応じて乾燥処理、焼成処理を行う。このような乾燥・焼成処理により、導電性微粒子間の電気的接触が確保され、導電性膜に変換される。
乾燥処理としては、例えば基板Ｐを加熱する通常のホットプレート、電気炉などによる加熱処理によって行うことができる。例えば１８０℃加熱を６０分間程度行う。
焼成処理及の処理温度としては、分散媒の沸点（蒸気圧）、微粒子の分散性や酸化性等の熱的挙動、コーティング剤の有無や量、基材の耐熱温度などを考慮して適宜決定される。例えば、有機物からなるコーティング剤を除去するために、約２５０℃で焼成することが必要である。 After the wiring droplets are discharged onto the substrate P, a drying process and a baking process are performed as necessary to remove the dispersion medium. By such drying and baking treatment, electrical contact between the conductive fine particles is ensured and converted to a conductive film.
The drying process can be performed, for example, by a heating process using a normal hot plate or an electric furnace that heats the substrate P. For example, heating at 180 ° C. is performed for about 60 minutes.
The treatment temperature for the firing treatment and the treatment temperature is appropriately determined in consideration of the boiling point (vapor pressure) of the dispersion medium, the thermal behavior such as fine particle dispersibility and oxidation, the presence and amount of the coating agent, the heat resistance temperature of the substrate, etc. Is done. For example, it is necessary to bake at about 250 ° C. in order to remove the coating agent made of organic matter.

このように、絶縁層２及び配線３が形成されると、当該絶縁層２及び配線３を覆うメッキレジスト（図示せず）を塗布し、このメッキレジストをフォトリソ等によりパターニングすることで、形成すべき膜パターンに応じた、ここでは接続パッド４に対応する開口部を有するマスク層としてのメッキレジストパターンを形成する。 As described above, when the insulating layer 2 and the wiring 3 are formed, a plating resist (not shown) covering the insulating layer 2 and the wiring 3 is applied, and this plating resist is patterned by photolithography or the like. Here, a plating resist pattern is formed as a mask layer having an opening corresponding to the connection pad 4 in accordance with the power film pattern.

次に、例えば８０〜９０℃に加温した無電解Ｎｉメッキ浴中に、基板Ｐを浸漬し、レジストパターンをマスクとして、開口部から露出する配線３上にニッケルメッキ膜Ｎ１を微小厚さでメッキ形成した。
このとき、ニッケルメッキ膜Ｎ１は、配線３に作用するメッキ応力により配線３と絶縁層２とが界面で剥離しない程度に薄い膜厚で形成する。
なお、Ｎｉメッキとしては、次亜リン酸浴を用いたため、Ｎｉ中にリン（Ｐ）が析出する。 Next, for example, the substrate P is immersed in an electroless Ni plating bath heated to 80 to 90 ° C., and the nickel plating film N1 is formed with a small thickness on the wiring 3 exposed from the opening using the resist pattern as a mask. Plated.
At this time, the nickel plating film N1 is formed with a film thickness that is thin enough that the wiring 3 and the insulating layer 2 do not peel at the interface due to plating stress acting on the wiring 3.
In addition, since the hypophosphorous acid bath was used as Ni plating, phosphorus (P) precipitates in Ni.

さらに、例えば６０〜８０℃に加温したＡｕメッキ浴中に、基板Ｐを１０〜３０分浸漬しニッケルメッキ膜Ｎ１上に金メッキ膜Ｇ１を積層する。さらに、この金メッキ膜Ｇ１上に、上記のニッケルメッキを施してニッケルメッキ膜Ｎ２を形成する。このニッケルメッキ膜Ｎ２の膜厚は、ニッケルメッキ膜Ｎ１の膜厚との総厚が、例えば超音波ワイヤーボンディングを用いる際にも超音波振動が接続パッド４に充分に伝わる大きさに形成される。この後、ニッケルメッキ膜Ｎ２上に、上記の金メッキを施して金メッキ膜Ｇ２を成膜する。これにより、配線３上にメッキで形成された接続パッド４が成膜される。
なお、上記Ａｕメッキには、亜硫酸浴を用いた。また、上記の化学処理と化学処理との間では、純水による洗浄を３〜５分間行っている。 Further, for example, the substrate P is immersed in an Au plating bath heated to 60 to 80 ° C. for 10 to 30 minutes, and the gold plating film G1 is laminated on the nickel plating film N1. Further, the nickel plating is performed on the gold plating film G1 to form a nickel plating film N2. The thickness of the nickel plating film N2 is formed such that the total thickness with the thickness of the nickel plating film N1 is such that ultrasonic vibration is sufficiently transmitted to the connection pads 4 even when, for example, ultrasonic wire bonding is used. . Thereafter, the gold plating film G2 is formed on the nickel plating film N2 by performing the above gold plating. Thereby, the connection pad 4 formed by plating on the wiring 3 is formed.
A sulfite bath was used for the Au plating. Further, between the chemical treatment and the chemical treatment, washing with pure water is performed for 3 to 5 minutes.

上記の配線基板１においては、メッキ応力が互いに逆方向のニッケルメッキ膜Ｎ１、Ｎ２と、金メッキ膜Ｇ１、Ｇ２とを交互に積層しているので、隣り合うメッキ膜間でメッキ応力が相殺され、配線３に加わる応力を低減できる。また、本実施形態では、この配線３に隣接するニッケルメッキ膜Ｎ１が、配線３と絶縁層２との接合特性に基づいて、両者が界面で剥離しない程度の応力しか加わらない薄さで成膜されているため、配線３が剥離してしまって部品実装に支障を来すことなく、チップ部品等を安定して実装することが可能になる。特に、本実施形態では配線３を液相法により形成しているため、配線３の緻密性が低く絶縁層２との密着性が劣る場合であっても、配線３が剥離することなく安定した部品実装を実現することができる。 In the above wiring board 1, since the nickel plating films N1 and N2 and the gold plating films G1 and G2 whose plating stresses are opposite to each other are alternately laminated, the plating stress is offset between the adjacent plating films, The stress applied to the wiring 3 can be reduced. Further, in the present embodiment, the nickel plating film N1 adjacent to the wiring 3 is formed with such a thin thickness as to apply only a stress that does not cause the two to peel at the interface, based on the bonding characteristics between the wiring 3 and the insulating layer 2. Therefore, it is possible to stably mount chip components and the like without causing the wiring 3 to peel off and hindering component mounting. In particular, since the wiring 3 is formed by the liquid phase method in the present embodiment, the wiring 3 is stable without peeling even when the density of the wiring 3 is low and the adhesion with the insulating layer 2 is poor. Component mounting can be realized.

また、本実施形態では、ニッケルメッキ膜Ｎ１、Ｎ２が総厚では超音波振動を伴う加工に対して充分振動が伝わる強度（厚さ）を有しているため、チップ部品等を安定して圧着して実装することが可能である。
さらに、本実施形態では、ニッケルメッキ膜Ｎ１、Ｎ２、金メッキ膜Ｇ１、Ｇ２が無電解メッキで形成されているため、電解メッキ用配線が不要になり、製造コストを低減できるとともに、高密度の配線を実現することが可能になる。 Further, in this embodiment, since the nickel plating films N1 and N2 have a strength (thickness) that can sufficiently transmit vibration to processing involving ultrasonic vibration when the total thickness is obtained, the chip parts and the like can be stably bonded. Can be implemented.
Furthermore, in this embodiment, since the nickel plating films N1, N2 and the gold plating films G1, G2 are formed by electroless plating, the wiring for electrolytic plating becomes unnecessary, the manufacturing cost can be reduced, and the high-density wiring Can be realized.

（配線基板；第２実施形態）
続いて、配線基板の第２実施形態について図２乃至図４を参照して説明する。
なお、これらの図において、図１に示す第１の実施の形態の構成要素と同一の要素については同一符号を付し、その説明を省略する。 (Wiring board; Second Embodiment)
Next, a second embodiment of the wiring board will be described with reference to FIGS.
In these drawings, the same reference numerals are given to the same elements as those of the first embodiment shown in FIG. 1, and the description thereof is omitted.

本実施形態の配線基板１では、図２に示すように、絶縁層２上に形成された配線３の端部に接続パッド４が設けられており、これら絶縁層２、配線３及び接続パッド４を覆うように第２絶縁層３２が設けられている。
第２絶縁層３２は、接続パッド４に対しては、外周部を覆い、且つ当該外周部の内側に開口部３３を形成して設けられている。そして、接続パッド４上には、開口部３３を介して、図２（ｂ）に示すように、上述したニッケルメッキ膜Ｎ１、Ｎ２、金メッキ膜Ｇ１、Ｇ２が積層されたメッキ層Ｍが形成されている。 In the wiring board 1 of the present embodiment, as shown in FIG. 2, the connection pads 4 are provided at the ends of the wirings 3 formed on the insulating layer 2, and the insulating layers 2, the wirings 3, and the connection pads 4 are provided. A second insulating layer 32 is provided so as to cover the surface.
The second insulating layer 32 is provided so as to cover the outer periphery of the connection pad 4 and to form an opening 33 inside the outer periphery. On the connection pad 4, as shown in FIG. 2B, a plating layer M in which the above-described nickel plating films N 1 and N 2 and gold plating films G 1 and G 2 are laminated is formed through the opening 33. ing.

この配線基板１を製造する手順としては、図３に示すように、まず絶縁層２上に上述した液滴吐出装置を用いた液相法により配線３及び接続パッド４を形成する。
次に、絶縁層形成材料（例えばポリイミド樹脂）を含む液状体の液滴を絶縁層２、配線３及び接続パッド４上に塗布して、図４（ａ）、（ｂ）に示すように、第２絶縁層３２を形成する。このとき、第２絶縁層３２は、接続パッド４の外周部を覆い、且つ外周部の内側に開口部３３が形成されるように、液滴を塗布する。
この後、上記第１実施形態と同様の手順により、開口部３３を介して接続パッド４上にニッケルメッキ膜Ｎ１、金メッキ膜Ｇ１、ニッケルメッキ膜Ｎ２、金メッキ膜Ｇ２が順次積層されたメッキ層Ｍを成膜する（図２参照）。
本実施形態の配線基板１では、上記第１実施形態と同様の作用・効果が得られることに加えて、接続パッド４の外周部が第２絶縁層３２で覆われているため、絶縁層２と接続パッド４との密着性を高めることが可能になる。 As a procedure for manufacturing the wiring substrate 1, as shown in FIG. 3, first, the wiring 3 and the connection pads 4 are formed on the insulating layer 2 by a liquid phase method using the above-described droplet discharge device.
Next, a liquid droplet containing an insulating layer forming material (for example, polyimide resin) is applied onto the insulating layer 2, the wiring 3 and the connection pad 4, and as shown in FIGS. 4 (a) and 4 (b), A second insulating layer 32 is formed. At this time, the second insulating layer 32 applies droplets so as to cover the outer periphery of the connection pad 4 and to form the opening 33 inside the outer periphery.
Thereafter, a plating layer M in which a nickel plating film N1, a gold plating film G1, a nickel plating film N2, and a gold plating film G2 are sequentially laminated on the connection pad 4 through the opening 33 by the same procedure as in the first embodiment. Is formed (see FIG. 2).
In the wiring board 1 of the present embodiment, in addition to obtaining the same operations and effects as those of the first embodiment, the outer peripheral portion of the connection pad 4 is covered with the second insulating layer 32, so that the insulating layer 2 And the connection pad 4 can be improved in adhesion.

（半導体装置）
続いて、本実施形態の半導体装置について、図５及び図６を参照して説明する。
ここでは、半導体素子が配線基板１に埋設された半導体装置を製造する手順について説明する。
図５において、符号５は樹脂シートで形成された基板、符号４０は半導体素子、符号４１、４２はチップ部品（電子部品）である。 (Semiconductor device)
Next, the semiconductor device of this embodiment will be described with reference to FIGS.
Here, a procedure for manufacturing a semiconductor device in which a semiconductor element is embedded in the wiring board 1 will be described.
In FIG. 5, reference numeral 5 is a substrate formed of a resin sheet, reference numeral 40 is a semiconductor element, and reference numerals 41 and 42 are chip components (electronic components).

樹脂基板５としては、ポリイミドやエポキシ系の樹脂が半硬化状態で用いられる。なお、本発明における半硬化状態とは、加熱やＵＶ等の光照射によるエネルギ付与で硬化する樹脂に対してエネルギを付与する前の状態を示している。
チップ部品４１、４２としては、チップインダクタ、チップ抵抗器、チップサーミスタ、ダイオード、バリスタ、ＬＳＩベアチップ、ＬＳＩパッケージ等を用いることができる。各チップ部品４１、４２は、外部接続電極である電極４１ａ、４２ａをそれぞれ有している。 As the resin substrate 5, polyimide or epoxy resin is used in a semi-cured state. In addition, the semi-cured state in the present invention indicates a state before energy is applied to a resin that is cured by applying energy by light irradiation such as heating or UV.
As the chip components 41 and 42, a chip inductor, a chip resistor, a chip thermistor, a diode, a varistor, an LSI bare chip, an LSI package, or the like can be used. Each chip component 41, 42 has electrodes 41a, 42a which are external connection electrodes.

同様に、半導体素子４０は、外部接続電極である電極４０ａを有している。
この電極４０ａは、Ａｌ電極部４０ｂに対して無電解Ｎｉ／Ａｕメッキなどで形成された金属バンプとして設けられている。 Similarly, the semiconductor element 40 has an electrode 40a which is an external connection electrode.
The electrode 40a is provided as a metal bump formed by electroless Ni / Au plating or the like on the Al electrode portion 40b.

上記の半導体素子４０、チップ部品４１、４２を樹脂基板５に搭載する際には、まず、図５（ａ）に示すように、マウンタ等を用いて半導体素子４０、チップ部品４１、４２を樹脂基板５の上方の所定位置に配置する。このとき、半導体素子４０、チップ部品４１、４２は電極４０ａ〜４２ａが上側を向くように配置される。また、樹脂基板５は、半硬化状態のものがセットされており、半導体素子４０、チップ部品４１、４２は予め樹脂基板５の硬化温度以下に加熱される。
本実施形態では、約１６０℃で硬化が始まる樹脂基板５に対して、半導体素子４０、チップ部品４１、４２を約１００℃に加熱している。 When the semiconductor element 40 and the chip parts 41 and 42 are mounted on the resin substrate 5, first, as shown in FIG. 5A, the semiconductor element 40 and the chip parts 41 and 42 are made of resin by using a mounter or the like. It is arranged at a predetermined position above the substrate 5. At this time, the semiconductor element 40 and the chip components 41 and 42 are arranged so that the electrodes 40a to 42a face upward. In addition, the resin substrate 5 is set in a semi-cured state, and the semiconductor element 40 and the chip components 41 and 42 are heated in advance to be equal to or lower than the curing temperature of the resin substrate 5.
In the present embodiment, the semiconductor element 40 and the chip components 41 and 42 are heated to about 100 ° C. with respect to the resin substrate 5 that starts to be cured at about 160 ° C.

次に、加熱した半導体素子４０、チップ部品４１、４２を樹脂基板５の上面に当接させる。これにより、樹脂基板５は硬化することなく軟化する。そして、半導体素子４０、チップ部品４１、４２を押し込むことにより、図５（ｂ）に示すように、樹脂基板５に埋め込む。このとき、電極４０ａ〜４２ａが樹脂基板５の上面から突出する深さで半導体素子４０、チップ部品４１、４２をそれぞれ埋め込む。 Next, the heated semiconductor element 40 and chip components 41 and 42 are brought into contact with the upper surface of the resin substrate 5. Thereby, the resin substrate 5 is softened without being cured. Then, the semiconductor element 40 and the chip components 41 and 42 are pushed into the resin substrate 5 as shown in FIG. At this time, the semiconductor elements 40 and the chip components 41 and 42 are embedded at a depth at which the electrodes 40 a to 42 a protrude from the upper surface of the resin substrate 5.

続いて、上述した液滴吐出装置を用いて、図５（ｃ）に示すように、導電性材料を含む液滴を電極４０ａ〜４２ａ上にそれぞれ吐出する。そして、これらの液滴を乾燥・焼成することにより、それぞれ導電ポスト４０Ｐ〜４２Ｐを形成する。このとき、頂部の高さが略同一となるように導電ポスト４０Ｐ〜４２Ｐを形成する。
本実施形態の導電性材料としては、上記配線３と同じ材料が用いられ、平均粒径が１０ｎｍ程度の銀粒子と、分散媒と、を含む。そして導電性材料において、銀粒子は分散媒中に安定して分散されている。なお、銀粒子はコーティング剤で被覆されていてもよい。ここで、コーティング剤は、銀原子に配位可能な化合物である。 Subsequently, using the above-described droplet discharge device, droplets containing a conductive material are respectively discharged onto the electrodes 40a to 42a as shown in FIG. Then, these droplets are dried and fired to form conductive posts 40P to 42P, respectively. At this time, the conductive posts 40P to 42P are formed so that the heights of the tops are substantially the same.
As the conductive material of the present embodiment, the same material as that of the wiring 3 is used, and includes silver particles having an average particle diameter of about 10 nm and a dispersion medium. In the conductive material, the silver particles are stably dispersed in the dispersion medium. Silver particles may be coated with a coating agent. Here, the coating agent is a compound capable of coordinating with silver atoms.

次に、液滴吐出装置を用いて、図５（ｄ）に示すように、導電ポスト４０Ｐ〜４２Ｐの頂部が露出するように絶縁層形成材料を含む液滴を樹脂基板５上に吐出して、絶縁層１０を形成する。
絶縁層形成工程により絶縁層１０を形成する際には、得られる絶縁層１０の表面がほぼ平坦になるとともに、絶縁層１０が電極４０ａ〜４２ａの側面を囲むように、樹脂基板５へ吐出する液滴の総数と、液滴を着弾させる位置と、液滴を着弾させる位置の間隔とを調整する。さらに、本実施形態では、絶縁層１０の厚さが、電極４０ａ〜４２ａの厚さを超えないように、吐出する液滴の総数または液滴を着弾させる位置の間隔を調整する。
なお、本実施形態の絶縁層形成材料としては、例えば感光性の樹脂材料を含んでいる。具体的には、絶縁層形成材料は、光重合開始剤と、アクリル酸のモノマーおよび／またはオリゴマ−とを含んでいる。 Next, using a droplet discharge device, as shown in FIG. 5D, droplets containing an insulating layer forming material are discharged onto the resin substrate 5 so that the tops of the conductive posts 40P to 42P are exposed. Then, the insulating layer 10 is formed.
When the insulating layer 10 is formed by the insulating layer forming step, the surface of the obtained insulating layer 10 is substantially flat, and the insulating layer 10 is discharged to the resin substrate 5 so as to surround the side surfaces of the electrodes 40a to 42a. The total number of droplets, the position where the droplets land, and the interval between the positions where the droplets land are adjusted. Further, in the present embodiment, the total number of droplets to be discharged or the interval between the positions where the droplets are landed are adjusted so that the thickness of the insulating layer 10 does not exceed the thickness of the electrodes 40a to 42a.
In addition, as an insulating-layer formation material of this embodiment, the photosensitive resin material is included, for example. Specifically, the insulating layer forming material includes a photopolymerization initiator and an acrylic acid monomer and / or oligomer.

続いて、液滴吐出装置を用いて、絶縁層１０上の所定位置に導電性材料を含む液滴を吐出して、図５（ｅ）に示すように、導電ポスト４０Ｐ〜４２Ｐに接続される配線パターン２３を形成する。配線パターン２３を形成するための導電性材料としては、導電ポスト４０Ｐ〜４２Ｐと同様のものを用いることができる。 Subsequently, using a droplet discharge device, a droplet containing a conductive material is discharged to a predetermined position on the insulating layer 10 and connected to the conductive posts 40P to 42P as shown in FIG. A wiring pattern 23 is formed. As the conductive material for forming the wiring pattern 23, the same material as the conductive posts 40P to 42P can be used.

この後、半硬化状態の樹脂基板５を絶縁層１０及び配線パターン２３とともに、硬化温度以上の温度に加熱することにより、樹脂基板５に半導体素子４０、チップ部品４１、４２が搭載された電子基板１１を製造することができる。 Thereafter, by heating the semi-cured resin substrate 5 together with the insulating layer 10 and the wiring pattern 23 to a temperature equal to or higher than the curing temperature, the semiconductor substrate 40 and the chip components 41 and 42 are mounted on the resin substrate 5. 11 can be manufactured.

続いて、図５に示した工程で製造された電子基板１１に対して、絶縁層形成、導電ポスト形成及び配線パターン形成等、上記実施形態と同様の工程を繰り返すことにより図６に示す構造の多層構造基板（半導体装置）１Ａを製造する。
具体的には、図６の多層構造基板１Ａにおいて、絶縁層１０上には、絶縁層１２〜１５及び上述した最表部の絶縁層２がこの順番で積層されている。そして、半導体素子４３が絶縁層１３、１４によって多層構造基板１に埋め込まれるとともに、最表部に半導体素子４４及びチップ部品４５が配置・搭載されている。各絶縁層１２〜１５、２においては、図５に示した導電ポスト４０Ｐ〜４２Ｐと同様に配線パターンが形成されるとともに、各絶縁層を貫通するように導電ポストが所定位置に形成される。
そして、この半導体素子４４は、上述した最表部の配線３に設けられた接続パッド４で電気的に接続されている。 Subsequently, the electronic substrate 11 manufactured in the process shown in FIG. 5 is subjected to the same process as in the above embodiment, such as the formation of an insulating layer, the formation of a conductive post, and the formation of a wiring pattern. A multilayer structure substrate (semiconductor device) 1A is manufactured.
Specifically, in the multilayer structure substrate 1 </ b> A of FIG. 6, the insulating layers 12 to 15 and the above-described outermost insulating layer 2 are stacked in this order on the insulating layer 10. The semiconductor element 43 is embedded in the multilayer structure substrate 1 with the insulating layers 13 and 14, and the semiconductor element 44 and the chip component 45 are arranged and mounted on the outermost portion. In each of the insulating layers 12 to 15 and 2, a wiring pattern is formed similarly to the conductive posts 40 </ b> P to 42 </ b> P shown in FIG. 5, and conductive posts are formed at predetermined positions so as to penetrate each insulating layer.
The semiconductor element 44 is electrically connected by the connection pad 4 provided on the wiring 3 at the outermost portion described above.

この多層構造基板１においては、抵抗体形成材料を含む液滴（抵抗体インク）、高誘電体形成材料を含む液滴（高誘電体インク）等を用いて、抵抗、コンデンサ（キャパシタ）、インダクタ等の電子素子を形成されている。
例えば、図６に示す絶縁層１２上に形成された配線パターンである電極２０Ａ上に液滴吐出方式により誘電体層ＤＩを形成する。そして、絶縁層１３を形成した後に、液滴吐出方式により、誘電体層ＤＩ上に配線パターンとしての電極２０Ｂを形成する。ここで、誘電体層ＤＩと、電極２０Ａ、２０Ｂとは、電子素子であるキャパシタ４２を構成することになる。
なお、液滴吐出工程で誘電体層ＤＩを形成するために吐出される液状材料は、基本的に絶縁層形成材料と同じである。 In this multilayer structure substrate 1, a resistor, a capacitor (capacitor), an inductor is used by using a droplet (resistor ink) containing a resistor forming material, a droplet (high dielectric ink) containing a high dielectric forming material, or the like. Etc. are formed.
For example, the dielectric layer DI is formed on the electrode 20A, which is a wiring pattern formed on the insulating layer 12 shown in FIG. Then, after forming the insulating layer 13, an electrode 20B as a wiring pattern is formed on the dielectric layer DI by a droplet discharge method. Here, the dielectric layer DI and the electrodes 20A and 20B constitute a capacitor 42 which is an electronic element.
Note that the liquid material discharged to form the dielectric layer DI in the droplet discharging step is basically the same as the insulating layer forming material.

本実施形態の半導体装置では、上記実施形態の配線基板１を含むので、上述したものと同様の効果を奏することに加えて、半導体素子４０、チップ部品４１、４２を基板５に埋設しているので、埋め込んだ深さ分、薄い基板、すなわち薄い半導体装置を製造することが可能となり、薄型化・高密度化を実現することができる。 Since the semiconductor device of the present embodiment includes the wiring substrate 1 of the above-described embodiment, the semiconductor element 40 and the chip components 41 and 42 are embedded in the substrate 5 in addition to the same effects as described above. Therefore, it becomes possible to manufacture a thin substrate, that is, a thin semiconductor device, by the embedded depth, thereby realizing a reduction in thickness and density.

なお、上記の多層構造基板１においては、樹脂シート５に半導体素子４０、チップ部品４１、４２を押し込むことにより埋め込む手順としたが、この手順の他に、例えば図７（ａ）に示すように、基板Ｐ上にチップ部品４１（半導体素子であってもよい）を載置すべき高さとなる厚さで樹脂層５ａをポリイミドやエポキシ系の樹脂を含む液滴を吐出して成膜した後にチップ部品４１を載置し、さらに図７（ｂ）に示すように、樹脂層５ａ上に同じ樹脂を含む液滴を吐出してチップ部品４２（半導体素子であってもよい）を載置すべき高さになる厚さで樹脂層５ｂを成膜してチップ部品４２を載置し、そしてチップ部品４１、４２の上面が露出する厚さで樹脂層５ｂ上に同じ樹脂を含む液滴を吐出して樹脂層５ｃを成膜することにより、チップ部品４１、４２が埋め込まれた樹脂基板５を形成する手順としてもよい。
この手順では、樹脂基板５に埋め込むときの荷重（負荷）がチップ部品４１、４２に加わらないため、チップ部品４１、４２に不具合が生じづらくなり、高品質の多層構造基板１を製造することが可能になる。 In the multi-layer structure substrate 1 described above, the semiconductor element 40 and the chip components 41 and 42 are embedded in the resin sheet 5 by pressing them. However, in addition to this procedure, for example, as shown in FIG. After the resin layer 5a is formed on the substrate P by ejecting liquid droplets containing polyimide or epoxy resin at a thickness sufficient to place the chip component 41 (which may be a semiconductor element). The chip component 41 is placed, and as shown in FIG. 7B, the chip component 42 (which may be a semiconductor element) is placed by discharging droplets containing the same resin onto the resin layer 5a. A resin layer 5b is formed with a thickness that is a power height, the chip component 42 is placed, and droplets containing the same resin are placed on the resin layer 5b with a thickness at which the upper surfaces of the chip components 41 and 42 are exposed. A chip is formed by discharging and forming a resin layer 5c. May procedure for forming a resin substrate 5 which article 41 is embedded.
In this procedure, since the load (load) for embedding in the resin substrate 5 is not applied to the chip components 41, 42, it is difficult for the chip components 41, 42 to be defective, and the high-quality multilayer structure substrate 1 can be manufactured. It becomes possible.

（電子機器）
続いて、電子機器について説明する。
図８は、上記多層構造基板１を有する本発明に係る電子機器の一例を示す斜視図である。この図に示す携帯電話（電子機器）１３００は、液晶装置を小サイズの表示部１３０１として備え、複数の操作ボタン１３０２、受話口１３０３、及び送話口１３０４を備えて構成されており、筺体Ｋの内部に上述した多層構造基板１が接着して収容されている。
本実施形態の携帯電話１３００は、上記の電子機器の製造方法を用いて製造されるため、薄型で高密度化・高機能化が実現された高品質な電子機器を得ることができる。 (Electronics)
Next, the electronic device will be described.
FIG. 8 is a perspective view showing an example of an electronic apparatus according to the present invention having the multilayer substrate 1. A cellular phone (electronic device) 1300 shown in this figure includes a liquid crystal device as a small-sized display portion 1301, and includes a plurality of operation buttons 1302, an earpiece 1303, and a mouthpiece 1304. The multilayer structure substrate 1 described above is accommodated and accommodated in the interior.
Since the cellular phone 1300 of the present embodiment is manufactured using the above-described method for manufacturing an electronic device, it is possible to obtain a high-quality electronic device that is thin and has high density and high functionality.

上記実施の形態の電子機器としては、上記携帯電話に限らず、電子ブック、パーソナルコンピュータ、ディジタルスチルカメラ、液晶テレビ、ビューファインダ型あるいはモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等に適用することができ、いずれの電子機器に対しても薄型で高密度化・高機能化を実現することができる。 The electronic device of the above embodiment is not limited to the above mobile phone, but an electronic book, a personal computer, a digital still camera, a liquid crystal television, a viewfinder type or a direct view type video tape recorder, a car navigation device, a pager, and an electronic notebook. It can be applied to calculators, word processors, workstations, videophones, POS terminals, devices equipped with touch panels, etc., and it is possible to realize thin, high density and high functionality for any electronic device. .

以上、添付図面を参照しながら本発明に係る好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。 As described above, the preferred embodiments according to the present invention have been described with reference to the accompanying drawings, but the present invention is not limited to the examples. Various shapes, combinations, and the like of the constituent members shown in the above-described examples are examples, and various modifications can be made based on design requirements and the like without departing from the gist of the present invention.

例えば、上記実施形態では、ニッケルメッキ膜及び金メッキ膜をそれぞれ二層ずつ交互に積層する構成としたが、これに限定されるものではなく、それぞれ三層ずつ積層する構成としてもよい。
また、上記実施形態では、第１メッキ膜としてニッケル膜を成膜し、第２メッキ膜として金膜を成膜する構成としたが、メッキ応力が異なる他の材料を用いてもよい。例えば、金膜の代わりに、金とメッキ応力の向きが同じ銅を用い、ニッケルメッキ膜と銅メッキ膜とを交互に複数層に亘って積層する構成としてもよい。 For example, in the above-described embodiment, the nickel plating film and the gold plating film are alternately laminated in two layers. However, the present invention is not limited to this, and a structure in which three layers are laminated may be employed.
In the above embodiment, a nickel film is formed as the first plating film and a gold film is formed as the second plating film. However, other materials having different plating stress may be used. For example, instead of a gold film, gold and copper having the same direction of plating stress may be used, and a nickel plating film and a copper plating film may be alternately stacked over a plurality of layers.

また、上記実施形態では、配線３を液相法である液滴吐出方式で形成する構成としたが、スパッタリングやメッキ等により成膜してもよい。本発明は、このような方法で配線が成膜された配線基板に対しても適用可能である。
さらに、上記実施形態では、ニッケルメッキ膜及び金メッキ膜をそれぞれ無電解メッキで形成する構成としたが、電解メッキにより形成する構成としてもよい。 In the above embodiment, the wiring 3 is formed by a droplet discharge method that is a liquid phase method. However, the wiring 3 may be formed by sputtering, plating, or the like. The present invention is also applicable to a wiring board on which wiring is formed by such a method.
Further, in the above embodiment, the nickel plating film and the gold plating film are each formed by electroless plating, but may be formed by electrolytic plating.

また、上記実施形態で説明した半導体装置においては、必ずしも半導体素子が基板に埋設される必要はなく、基板上に載置した状態で実装される構成としてもよい。
また、上記第１実施形態では、本発明に係る接続部としての接続パッド４が配線３の端部に設けられる構成としたが、これに限定されるものではなく、第２実施形態に示したように、配線３から引き出されて配置される構成であってもよい。 Further, in the semiconductor device described in the above embodiment, the semiconductor element is not necessarily embedded in the substrate, and may be configured to be mounted on the substrate.
Moreover, in the said 1st Embodiment, although it was set as the structure by which the connection pad 4 as a connection part which concerns on this invention was provided in the edge part of the wiring 3, it is not limited to this, It showed to 2nd Embodiment As such, a configuration in which the wiring 3 is drawn out and arranged may be used.

第１実施形態の配線基板の部分断面図である。It is a fragmentary sectional view of the wiring board of a 1st embodiment. 第２実施形態に係る配線基板の平面図及び部分断面図である。It is the top view and partial sectional view of the wiring board which concern on 2nd Embodiment. 図２の配線基板の製造手順を示す図である。It is a figure which shows the manufacture procedure of the wiring board of FIG. 図２の配線基板の製造手順を示す図である。It is a figure which shows the manufacture procedure of the wiring board of FIG. 本発明に係る半導体装置の製造方法を示す工程図である。It is process drawing which shows the manufacturing method of the semiconductor device which concerns on this invention. 多層構造基板の断面図である。It is sectional drawing of a multilayer structure board | substrate. 多層構造基板の別の製造手順を示す図である。It is a figure which shows another manufacturing procedure of a multilayered structure board | substrate. 電子機器の一例を示す斜視図である。It is a perspective view which shows an example of an electronic device.

Explanation of symbols

Ｇ１、Ｇ２…金メッキ膜（第２メッキ膜）、Ｎ１、Ｎ２…ニッケルメッキ膜（第１メッキ膜）、Ｐ、５…基板、１…配線基板、１Ａ…多層構造基板（半導体装置）、２…絶縁層、３…配線、４…接続パッド（接続部）、１１…電子基板（半導体装置）、３２…第２絶縁層、３３…開口部、４０、４３…半導体素子、１３００…携帯電話（電子機器）
G1, G2 ... gold plating film (second plating film), N1, N2 ... nickel plating film (first plating film), P, 5 ... substrate, 1 ... wiring board, 1A ... multilayer substrate (semiconductor device), 2 ... Insulating layer, 3 ... Wiring, 4 ... Connection pad (connection part), 11 ... Electronic substrate (semiconductor device), 32 ... Second insulation layer, 33 ... Opening, 40, 43 ... Semiconductor element, 1300 ... Mobile phone (electronic) machine)

Claims

A wiring board in which wiring is formed on a substrate, and a connecting portion formed by plating is connected to the wiring,
The wiring board according to claim 1, wherein the connection portion is formed by alternately laminating a first plating film and a second plating film having a different plating stress direction from the first plating film.

The wiring board according to claim 1,
The wiring board is formed by a liquid phase method.

The wiring board according to claim 1 or 2,
The wiring board, wherein the wiring is formed on an insulating layer.

The wiring board according to claim 3,
The wiring substrate, wherein the first plating film adjacent to the wiring is formed with a thickness based on a bonding characteristic between the insulating layer and the wiring.

The wiring board according to claim 4,
The wiring board according to claim 1, wherein a thickness of the first plating film formed on the second plating film is larger than a thickness of the first plating film adjacent to the wiring.

The wiring board according to any one of claims 1 to 5,
The wiring board, wherein the first plating film and the second plating film are formed by electroless plating.

The wiring board according to any one of claims 1 to 6,
A wiring board comprising a second insulating layer that covers an outer peripheral portion of the connecting portion and has an opening inside the outer peripheral portion.

The wiring board according to claim 7,
The wiring board, wherein the second insulating layer is formed by a liquid phase method.

9. A semiconductor device, wherein a semiconductor element is provided on the wiring board according to claim 1.

The semiconductor device according to claim 9.
A semiconductor device, wherein the semiconductor element is embedded in the substrate.

An electronic apparatus comprising at least one of the wiring board according to claim 1 and the semiconductor device according to claim 9 or 10.

A method of manufacturing a wiring board, comprising: forming a wiring on the substrate; and forming a connection portion on the wiring by plating,
The connection part is formed by alternately laminating a first plating film and a second plating film having a plating stress direction different from that of the first plating film over a plurality of layers. Manufacturing method.

In the manufacturing method of the wiring board according to claim 12,
A method of manufacturing a wiring board, comprising the step of forming the wiring by a liquid phase method.